KR20140052832A - 전자 디바이스 및 전자 디바이스 제조 방법 - Google Patents

전자 디바이스 및 전자 디바이스 제조 방법 Download PDF

Info

Publication number
KR20140052832A
KR20140052832A KR1020130118282A KR20130118282A KR20140052832A KR 20140052832 A KR20140052832 A KR 20140052832A KR 1020130118282 A KR1020130118282 A KR 1020130118282A KR 20130118282 A KR20130118282 A KR 20130118282A KR 20140052832 A KR20140052832 A KR 20140052832A
Authority
KR
South Korea
Prior art keywords
thermoplastic resin
resin film
electronic device
mounting member
substrate
Prior art date
Application number
KR1020130118282A
Other languages
English (en)
Inventor
고헤이 후지하라
고우지 곤도
가즈오 다다
Original Assignee
가부시키가이샤 덴소
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 덴소 filed Critical 가부시키가이샤 덴소
Publication of KR20140052832A publication Critical patent/KR20140052832A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/14—Mounting supporting structure in casing or on frame or rack
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0129—Thermoplastic polymer, e.g. auto-adhesive layer; Shaping of thermoplastic polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09072—Hole or recess under component or special relationship between hole and component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0969—Apertured conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10962—Component not directly connected to the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1131—Sintering, i.e. fusing of metal particles to achieve or improve electrical conductivity
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

전자 디바이스를 생성하는 방법에 있어서, 전극을 가진 전자 부품과 기판을 가진 탑재 부재 사이에 열가소성 수지 필름이 샌드위치되어 적층 어셈블리를 생성한다. 열가소성 수지 필름에 비아 홀이 형성되어 도전성 페이스트로 충진된다. 열가소성 수지 필름에 대향하는 기판의 영역과, 기판 상에 형성되어 비아 홀내의 도전성 페이스트와 접촉하지 않은 접속 섹션내의 영역 중 정어도 하나에 함몰 섹션으로서의 관통 홀이 형성된다. 적층 어셈블리는 가열되고, 적층 방향으로 동시에 가압되어, 비아 홀내의 도전성 페이스트를 소결시킨다. 이에 따라 전자 디바이스와 각 비아 홀내의 층간 접속 부재가 생성된다.

Description

전자 디바이스 및 전자 디바이스 제조 방법{ELECTRONIC DEVICE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 하나 이상의 전자 부품이 접착 부재를 통해 탑재 부재에 탑재되는 전자 디바이스 및 전자 디바이스를 제조하는 방법에 관한 것이다.
접착 부재를 통해 탑재 부재상에 하나 이상의 전자 부품을 탑재하는 전자 디바이스는 널리 알려져 있다. 그러한 전자 디바이스는 탑재 부재로서 전자 회로 기판(Printed Circuit Board: PCB)을 이용한다. 인쇄 회로 기판의 표면상에 배선 패턴 및 접속 섹션이 형성된다. 전극들을 가진 하나 이상의 반도체 칩들이 전자 부품으로서 이용된다. 예를 들어, 열가소성 수지 필름이 접착 부재로서 이용되는데, 거기에서는 열가소성 수지 필름에 비아 홀(via hole)이 형성되고 비아 홀에 층간 접속 부재가 형성된다. 반도체 칩과 같은 전자 부품의 전극들은 탑재 부재에 형성된 층간 접속 부재를 통해 탑재 부재의 접속 섹션에 전기적으로 접속된다. 예를 들어, 일본특허공개공보번호 JP2011-222553호에는 그러한 전자 디바이스의 통상적인 구조가 개시되어 있다.
예를 들어, 이하의 방법에 의해 전자 디바이스가 제조될 수 있다. 열가소성 수지 필름에 비아 홀이 형성된다. 그 다음, 비아 홀은 도전성 페이스트(conductive paste)로 충진된다. 비아 홀과 함께 열가소성 수지 필름은 소성(fire) 또는 소결(sinter)되어 비아 홀에 층간 접속 부재를 형성한다. 이것은 비아 홀을 가진 접착 부재로서 이용될 부품 부재를 생성한다. 비아 홀은 층간 접속 부재로 충진된다.
탑재 부재상에 배선 패턴 및 접속 섹션이 형성된다. 접착 부재로서 생성된 부품 부재상에 하나 이상의 반도체 칩이 탑재된다. 부품 부재는 탑재 부재상에 배열되며, 그에 따라 비아 홀내의 도전성 페이스트는 탑재 부재상에 형성된 접속 섹션들과 전기적으로 접촉하게 되어 반도체 칩의 전극들을 도전성 페이스트에 접속시킨다. 이에 따라 전자 디바이스로서 적층 어셈블리(lamination assembly)가 형성된다.
적층 어셈블리는 가열되고 사전 설정된 압력으로 적층 방향으로 가압된다. 이에 따라 열가소성 수지 필름에 포함된 열가소성 수지가 유동하게 되고, 그 결과, 전자 부품 및 탑재 부재는 열가소성 수지 필름을 통해 접속되고, 도전성 페이스트는 소결되어 층간 접속 부재가 형성된다.
이에 따라, 반도체 칩의 전극들과 탑재 부재의 접속 섹션은 접착 부재의 층간 접속 부재를 통해 전기적으로 접속된다. 이로써, 적층 어셈블리로서 전자 디바이스를 형성할 수 있게 된다.
그러나, 상술한 종래의 방법은, 적층 어셈블리가 형성될 때, 열가소성 수지가 탑재 부재, 즉, 인쇄 회로 기판의 표면 방향을 향해 쉽게 유동한다는 단점이 있다. (도전성 페이스트를 가진) 비아 홀은 탑재 부재의 표면 방향을 향해 시프트될 가능성이 있으며, 그 결과 반도체 칩의 전극들과, 접착 부재의 비아 홀에 있는 도전성 페이스트를 소결함에 의해 형성된 층간 접속 부재 및 탑재 부재의 접속 섹션간에 접속 고장이 발생할 수 있다.
그러므로, 접착 부재의 비아 홀에 형성된 층간 접속 부재와, 반도체 칩과 같은 전자 부품들의 전극들 및 탑재 부재에 형성된 접속 섹션간에 접속 고장의 발생을 억제할 수 있는 전자 디바이스 및 전자 디바이스를 제조하는 방법을 제공하는 것이 바람직하다.
예시적인 실시 예는 전자 디바이스를 제조하는 방법을 제공한다. 전자 디바이스는 탑재 부재, 전자 부품 및 접착 부재를 구비한다. 탑재 부재는 접속 섹션이 형성되는 표면을 가진 기판을 구비한다. 전자 부품은 전극들이 형성되는 표면을 가진다. 전자 부품의 그 표면은 탑재 부품의 기판과 대향한다. 접착 부재는 탑재 부재와 전자 부품사이에 배열된 열가소성 수지 필름을 구비한다. 비아 홀은 열가소성 수지 필름에 형성되며 층간 접속 부재로 충진된다. 접속 섹션은 층간 접속 부재를 통해 전자 부품의 전극들에 접속된다.
그 방법은 적층 어셈블리 생성 단계와, 가열 및 가압 단계를 구비한다. 적층 어셈블리 생성 단계는 이하의 단계들을 구비한다. 적층 어셈블리 생성 단계에 있어서, 비아 홀은 열가소성 수지 필름에 형성된다. 비아 홀은 도전성 페이스트로 충진된다. 탑재 부재의 기판 중 열가소성 수지 필름과 대향하는 표면과, 접속 섹션 중 도전성 페이스트로부터 멀리 떨어져 있는 섹션 중에서 적어도 하나에 함몰부가 형성된다. 접착 부재, 탑재 부재 및 전자 부품은, 접착 부재가 전자 부품과 탑재 부재 사이에 샌드위치되도록 적층된다. 가열 및 가압 단계에서, 적층 어셈블리는 가열되고 그와 동시에 그의 적층 방향으로 가압되어, 비아 홀내의 도전성 페이스트를 소결시킴으로써 전자 디바이스를 생성한다.
전자 부품, 접착 부재 및 탑재 부재가 함께 접착되어 적층 어셈블리(50)를 형성할 때 열가소성 수지가 함몰 섹션의 내부로 유동하기 때문에, 기판 표면의 표면 방향을 향해 유동하는 열가소성 수지를 억제할 수 있다. 이에 따라 (도전성 페이스트로 충진된) 비아 홀이 기판 표면상에서 표면 방향을 향해 시프트되는 것을 억제할 수 있게 된다. 그러므로, 도전성 페이스트를 소결함에 의해 생성되는 접속 섹션, 전극 및 층간 접속 부재들간의 접속 고장의 발생을 피할 수 있게 된다.
다른 예시적인 실시 예는 탑재 부재, 전자 부품 및 접착 부재로 구성된 적층 어셈블리를 구비한 전자 디바이스를 제공한다. 탑재 부재는 기판과, 그 기판의 표면상에 형성된 접속 섹션을 구비한다. 전자 부품은, 전자 부품의 표면상에 형성된 전극들을 구비하며, 그 전자 부품의 표면은 기판의 표면에 대향한다. 접착 부재는 탑재 부재와 전자 부품 사이에 배열된 열가소성 수지 필름을 구비한다. 비아 홀은 열가소성 수지 필름을 형성하도록 열가소성 수지 필름의 두께 방향으로 형성된다. 비아 홀은 층간 접속 부재로 충진된다. 열가소성 수지 필름은 접속 섹션 및 전극과 접촉된다. 특히, 함몰 섹션은 (a) 접착 부재가 배열되는 탑재 부재의 기판 표면, (b) 함몰 섹션이 층간 접속 부재와 접촉하지 않도록 된 접속 섹션 중 적어도 하나에 형성된다. 함몰 섹션은 열가소성 수지 필름에 포함된 열가소성 수지로 충진된다. 열가소성 수지 필름에 포함된 열가소성 수지가 함몰 섹션(또는 관통 홀)의 내부로 흐르기 때문에, 열가소성 수지가 기판 표면의 표면 방향으로 유동하는 것을 억제할 수 있다. 이에 따라, (도전성 페이스트로 충진된) 비아 홀이 기판 표면상에서 표면 방향으로 시프트되는 것을 억제한다.
그러므로, 접속 섹션, 전극들 및 층간 접속 부재들간의 접속 고장의 발생을 피할 수 있게 된다.
첨부된 도면을 참조하여 본 발명의 바람직하고 비제한적인 실시 예가 예시적으로 설명될 것이다.
도 1은 본 발명의 제 1 예시적인 실시 예에 따른, 탑재 부재(10), 접착 부재(20) 및 전자 부품(30)(반도체 칩)을 구비한 전자 디바이스의 단면을 나타낸 전경도,
도 2는 도 1에 도시된 본 발명의 제 1 예시적인 실시 예에 따른, 전자 디바이스내의 탑재 부재(10)의 평면도,
도 3a는 도 1에 도시된 전자 디바이스를 제조하는 공정에서 비아 홀(22)이 도전성 페이스트(24)로 충진되기 전, 접착 부재(20)로 되는 부품 부재(40)의 단면을 나타낸 도면,
도 3b는 도 1 에 도시된 전자 디바이스를 제조하는 공정에서 비아 홀(22)이 도전성 페이스트(24)로 충진된 후의 부품 부재(40)의 단면을 도시한 도면,
도 4a는 도 1에 도시된 제 1 예시적인 실시 예에 따른, 전자 디바이스를 제조하는 공정에서 전자 디바이스의 단면을 도시한 도면,
도 4b는 도 1에 도시된 제 1 예시적인 실시 예에 따른, 전자 디바이스를 제조하는 공정에서 전자 디바이스의 단면을 도시한 도면,
도 5는 도 1에 도시된 제 1 예시적인 실시 예의 수정으로서, 2개의 전자 부품(30)(반도체 칩)이 접착 부재(20)를 통해 탑재 부재(10)상에 탑재되는 전자 디바이스를 도시한 도면,
도 6은 본 발명의 제 2 예시적인 실시 예에 따른 전자 디바이스의 단면을 도시한 도면,
도 7은 도 6에 도시된 본 발명의 제 2 예시적인 실시 예에 따른 전자 디바이스에 있어서 탑재 부재(10-1)의 평면도,
도 8은 본 발명의 제 3 예시적인 실시 예에 따른 전자 디바이스의 단면을 도시한 도면,
도 9는 도 8에 도시된 본 발명의 제 3 실시 예에 따른 전자 디바이스에 있어서 탑재 부재(10-2)의 평면도,
도 10은 본 발명의 제 4 실시 예에 따른 전자 디바이스의 단면을 도시한 도면,
도 11은 도 10에 도시된 본 발명의 제 4 실시 예에 따른 전자 디바이스에 있어서 탑재 부재(10)의 평면도,
도 12a 내지 도 12d는 전자 디바이스를 제조하는 공정 동안의, 본 발명의 제 5 실시 예에 따른 전자 디바이스의 단면을 도시한 도면이다.
이하에서는, 첨부된 도면을 참조하여, 본 발명의 여러 실시 예가 설명될 것이다. 여러 실시 예의 이하의 설명에 있어서, 유사 참조 문자 및 번호는 여러 도면에 걸쳐 유사하거나 등가인 부품 부분들을 지칭한다.
제 1 예시적인 실시 예
도 1 내지 도 5를 참조하여 제 1 예시적인 실시 예에 따른 전자 디바이스 및 전자 디바이스 제조 방법을 설명하겠다.
도 1은 제 1 예시적인 실시 예에 따른, 탑재 부재(10), 접착 부재(20) 및 전자 부품(30)(반도체 칩)을 구비한 전자 디바이스의 단면을 나타낸 전경도(overall view)이다. 도 1에 도시된 바와 같이, 제 1 예시적인 실시 예에 따른 전자 디바이스는 전자 부품(30)(즉, 반도체 칩)이 접착 부재(20)를 통해 탑재 부재(10)상에 탑재되는 구조를 가진다.
특히, 탑재 부재(10)는 인쇄 회로 기판(PCB) 등으로서, 배선 패턴(도면에서 생략됨) 및 접속 섹션(12)이 직사각형 형상을 가진 기판(11)의 표면(11a)상에 형성된다.
도 2는 도 1에 도시된 본 발명의 제 1 예시적인 실시 예에 따른, 전자 디바이스내의 탑재 부재(10)의 평면도이다. 도 2에 도시된 바와 같이, 3개의 접속 섹션(12)의 각각은 직사각형 형상을 가지며 탑재 부재(10)의 기판(11)의 횡방향으로 배열된다. 그러나, 접속 섹션들의 형상이 제한되는 것은 아니다.
예를 들어, 탑재 부재(10)의 기판(11)은 유리 에폭시 기판(glass epoxy substrate)으로 이루어지며, 배선 패턴(도시되지 않음)은 구리(Cu)로 이루어진다. 도 1에 도시된 전자 디바이스의 단면은 도 2에 도시된 전자 디바이스를 절단한 Ⅰ-Ⅰ라인을 이용하여 획득된다.
도 1 및 도 2에 도시된 바와 같이, 탑재 부재(10)로서의 기판(11)의 두께 방향을 따라 다수의 관통 홀(13)이 기판(11)에 형성된다. 즉, 기판(11)의 영역 중 접착 부재(20)에 대응하는 위치의 영역에 2개의 관통 홀(13)이 형성된다. 도 2에 도시된 바와 같이, 제 1 예시적인 실시 예에 따른 전자 디바이스의 구조에 있어서, 접착 부재(20) 중 접속 섹션이 형성되지 않은 영역에 대응하는 기판(11)의 영역에 2개의 관통 홀(13)이 형성된다.
각각의 관통 홀(13)은 본 발명의 청구범위에서 이용된 함몰 섹션에 대응한다. 관통 홀(13)은 추후에 상세하게 설명하겠다. 전자 디바이스의 제조 동안에 함몰 섹션으로서의 관통 홀(13)내로 열가소성 수지가 흐른다. 즉, 열가소성 수지는, 기판(11)의 표면(11a)로부터 기판(11)에 형성된 관통 홀(13)의 내부로 흐른다. 도 1에 도시된 바와 같이, 기판(11)의 표면(11a) 측에 있는 각각의 관통 홀(13)의 상부 절반이 열가소성 수지로 채워진다. 도 2에서의 점선은 탑재 부재(10)상에 배열된 접착 부재(20)를 나타낸다.
접착 부재(20)는 열가소성 수지 필름(21)으로 이루어진다. 비아 홀(22)은 탑재 부재(10)의 접속 섹션(12)에 대응하는 열가소성 수지 필름(21)내의 위치에 형성된다. 비아 홀(22)은 열가소성 수지 필름(21)의 두께 방향으로 관통한다. 또한, 층간 접속 부재(23)는 비아 홀(22)의 각각에 형성된다. 각 층간 접속 부재(23)는 탑재 부재(10)의 대응하는 접속 섹션(12)에 전기적으로 접속된다. 제 1 예시적인 실시 예에 따른 전자 디바이스에 있어서, 도 1에 도시된 바와 같이, 각 비아 홀(22)은 비아 홀(22)의 직경이 탑재 부재(10) 측을 향해 점차적으로 감소하는 테이퍼 형상(tapered shape)을 가진다. 그러나, 본 발명의 개념은 비아 홀(22)의 이러한 구성에 제한되는 것은 아니다. 각 비아 홀(22)은, 비아 홀(22)의 직경이 탑재 부재(10)측을 향해 점차적으로 증가되거나, 비아 홀(22)이 상수 직경을 갖는, 즉, 원통 형상인 다른 테이퍼 형상을 가질 수 있다.
층간 접속 부재(23)는 도전성 페이스트(24)를 소결함에 의해 형성된다. 도전성 페이스트(24)는 Ag-Sn 등의 금속 입자에 파라핀(paraffin)과 같은 유기 용매를 첨가함에 의해 획득된다. 열가소성 수지 필름(21)은 층간 접속 부재(23)를 형성하는 금속 입자의 소결 온도보다 높고, 탑재 부재(10)와 전자 부품(30)(반도체 칩)의 용융점보다 낮은 유리질 전이 온도(glassy-transition temperature)를 가진다.
전자 부품(30)은 반도체 칩 등으로 구성된다. 전자 부품(30)은 그의 표면에 다수의 전극들(31)을 가진다. 전극(31)이 비아 홀(22)에 형성된 층간 접속 부재(23)에 전기적으로 접속되면, 전자 부품(30)의 전극(31)은 비아 홀(22)에 형성된 층간 접속 부재(230)를 통해 접속 섹션(12)에 전기적으로 접속된다.
제 1 예시적인 실시 예에 따른 전자 디바이스는 상술한 개선된 구조를 가진다.
다음, 도 3a, 도 3b, 도 4a 및 도 4b를 참조하여, 제 1 예시적인 실시 예에 따른 이전에 설명된 구조를 가진 전자 디바이스를 제조하는 방법을 설명하겠다.
도 3a는 도 1에 도시된 제 1 예시적인 실시 예에 따른 전자 디바이스를 제조하는 공정에서 비아 홀(22)이 도전성 페이스트(24)로 충진되기 전의 부품 부재(40)의 단면을 나타낸 도면이고, 도 3b는 도 1 에 도시된 제 1 예시적인 실시 예에 따른 전자 디바이스를 제조하는 공정에서 비아 홀(22)이 도전성 페이스트(24)로 충진된 후의 부품 부재(40)의 단면을 도시한 도면이다.
전자 디바이스를 제조하는 방법에 있어서, 도 3a에 도시된 바와 같이, 열가소성 수지 필름(21)이 마련된다. 가스 레이저(gas laser)등을 이용하여 열가소성 수지 필름(21)에 비아 홀(22)이 형성된다.
그 다음, 도 3b에 도시된 바와 같이, 비아 홀(22)은 도전성 페이스트(24)로 충진된다. 이것은 부품 부재(40)를 생성한다. 도전성 페이스트(24)는 480℃의 용융점을 가진 Ag-Sn의 금속 입자에 파라핀과 같은 유기 용매를 첨가함에 의해 획득된 페이스트로 구성된다.
비아 홀(22)내에 도전성 페이스트(24)를 채울 수 있게 하는 디바이스를 이용할 수 있으며, 이것은 특허문헌 JP 2010-50356에 예시적으로 개시되어 있다.
간단히 설명하면, 열가소성 수지 필름(21)의 후위 표면이 지지 테이블(supporting table)상의 흡착 용지(adsorption paper)와 대향하도록, 흡착 용지를 통해 지지 테이블상에 열가소성 수지 필름(21)이 배치된다. 흡착 용지는 상업적으로 쉽게 입수할 수 있는 백상지(wood-free paper)이다. 즉, 그 용지는 도전성 페이스트(24)내에 포함된 유기 용매를 흡수할 수 있으면 충분히 이용될 수 있다.
도전성 페이스트(24)를 용해시키면서 도전성 페이스트(24)를 비아 홀(22)에 충진한다. 이 공정에서, 백상지가 도전성 페이스트(24)에 포함된 유기 용매를 흡수하기 때문에, 도전성 페이스트(24)에 포함된 금속 입자로 비아 홀(22)을 충진할 수 있게 된다.
도 4a 및 도 4b는 도 1에 도시된 제 1 예시적인 실시 예에 따른 제조 공정에서 전자 디바이스의 단면을 도시한 도면이다.
도 4a에 도시된 바와 같이, 탑재 부재(10)가 마련되며, 거기에서는 배선 패턴(도시되지 않음), 접속 섹션(12) 및 관통 홀(13)이 형성된다. (도전성 페이스트(24)를 가진 비아 홀(22)을 가진 열가소성 수지 필름(21)으로 이루어진)부품 부재(40)는, 비아 홀(22)내의 도전성 페이스트(24)가 접속 섹션(12)과 전기적으로 접촉하고, 전자 부품(30)(반도체 칩)의 전극(31)이 비아 홀(22)내의 도전성 페이스트(24)와 전기적으로 접속되도록, 탑재 부재(10)상에 배열된다. 관통 홀(13)은 기판(11)에 형성된다. 기판(11)의 표면(11a)은 접속 섹션(12) 및 (열가소성 수지 필름(21)으로서)부품 부재(40)에 대향한다. 이에 따라 적층 어셈블리(50)가 생성된다.
도 4b에 도시된 바와 같이, 적층 어셈블리(50)는 전자 부품(30), 부품 부재(40) 및 탑재 부재(10)를 구비한다. 적층 어셈블리(50)는 한 쌍의 가압 보드(a pair of pressing board) 사이에 배치된다. 적층 어셈블리(50)는 사전 설정된 가열 온도로 가열되고, 동시에 예를 들어, 가압 기계에 의해 그의 적층 방향을 향해 가압된다. 가열 온도는, 열가소성 수지 필름(21)이 연화(soft)되는 부품 부재(40)의 열가소성 수지 필름(21)의 변형 온도 및 비아 홀(22)내의 도전성 페이스트(24)에 포함된 금속 입자의 소결 온도보다 높고, 또한 탑재 부재(10)의 용융점 및 전자 부품(30)의 용융점보다 높다.
열가소성 수지 필름(21)에 포함된 열가소성 수지는 연화되고, 연화된 열가소성 수지는 전자 부품(30)의 표면(30a)상에서 흐른다. 열가소성 수지는 접착 부재(20)상의 전자 부품(30)을 접착시킨다. 또한, 연화된 열가소성 수지는 탑재 부재(10)의 기판(11)의 표면(11a)상에 흐르며, 탑재 부재(10)상의 접착 부재(20)를 접착시킨다. 또한, 비아 홀(22)내의 도전성 페이스트(24)는 가열되고 연화된 열가소성 수지의 유동에 의해 동시에 가압된다. 이에 따라, 도전성 페이스트(24)에 포함된 금속 입자를 함께 소결하고 접착시킬 수 있게 된다. 즉, 급속 입자, 접속 섹션(12) 및 전자 부품(30)의 전극(31)간에 확산 접합이 형성된다. 즉, 비아 홀(22)에 층간 접속 부재(23)가 형성된다. 그 결과, 전자 부품(30)의 전극(31)은 비아 홀(22)에 형성된 층간 접속 부재(23)를 통해 접속 섹션(12)에 전기적으로 접속된다.
이 시점에, 관통 홀(13)이 기판(11)에 형성되어 있기 때문에, 열가소성 수지는 관통 홀(13)내로 흐른다. 이에 따라, 열가소성 수지가 기판(11)의 표면(11a)을 향해 흐르지 못하게 할 수 있다.
상기에서 상세히 설명한 바와 같이, 제 1 예시적인 실시 예에 따른 전자 부품의 제조 방법은, 관통 홀(13)이 형성되는 기판(11)을 이용한다. 기판(11)의 이러한 구조는 열가소성 수지가 기판(11)의 표면(11a)의 표면 방향으로 흐르는 것을 억제할 수 있게 하는데, 그 이유는 전자 부품(30), 접착 부재(20) 및 탑재 부재(10)가 함께 접착되어 적층 어셈블리(50)를 형성할 때, 열가소성 수지가 관통 홀(13)의 내부로 흐르기 때문이다. 이에 따라 (도전성 페이스트(24)로 충진된) 비아 홀(22)이 기판(11)의 표면(11a)상에서 표면 방향으로 시프트되는 것을 억제할 수 있게 된다. 그러므로, 도전성 페이스트(24)를 소결함에 의해 생성된 접속 섹션(12), 전극(31) 및 층간 접속 부재(23)간의 접속 고장의 발생을 피할 수 있게 된다.
또한, 관통 홀(13)내로 흐르는 열가소성 수지량을 조정함에 의해 접합 부재(20)의 두께를 조정할 수 있다. 즉, 관통 홀(13)내로 흐르는 열가소성 수지의 양을 증가시키면, 접합 부재(20)의 두께는 감소된다. 다른 한편, 관통 홀(13)내로 흐르는 열가소성 수지의 양을 감소시키면, 접합 부재(20)의 두께는 증가된다.
다수의 전자 부품(30)이 탑재 부재(10)상에 배열될 때, (전자 부품(30)의 표면(30a)에 대향하는) 평탄면을 가진 접착 부재(20)를 형성할 수 있게 된다. 접착 부재(20)의 평탄면은 기판(11)의 표면(11a)의 크기를 변경하지 않고 (탑재 부재(10)의 기판(11)의 표면(11a)에 대향하는) 접착 부재(20)의 다른 표면으로부터 측정할 때 동일 높이를 가진다.
도 5는 도 1에 도시된 제 1 예시적인 실시 예에 따른 전자 디바이스의 수정을 나타낸 도면으로서, 2개의 전자 부품(30)(반도체 칩)이 접착 부재(20)를 통해 탑재 부재(10)상에 탑재된다.
도 5에 도시된 바와 같이, (열가소성 수지(21)에 대응하는) 부품 부재(40)의 각각들이 약간 다른 두께를 가지며 전자 부품(30)의 각각이 약간 다른 두께를 가진다 해도, 탑재 부재(10)의 표면(11a)으로부터 측정할 때 동일 높이를 가진 접착 부재(20)의 표면을 형성할 수 있는데, 그 이유는 관통 홀(13)내로 흐르는 열가소성 수지의 양을 조정함에 의해 접착 부재(20)의 두께가 변경되기 때문이다.
또한, 제 1 예시적인 실시 예에 따른 전자 디바이스 및 방법은 480℃의 용융점을 가진 금속 입자 Ag-Sn을 포함하는 도전성 페이스트(24)를 이용한다. 이에 따라 접착 부재(20)와 같은 부품이 탑재 부재(10)상에 탑재되어 땜납으로 고정된다.
제 1 예시적인 실시 예는 접착 부재(20)의 인접하는 접속 섹션(12)들간의 영역에 대응하는, 탑재 부재(10)로서의 기판(11)에 형성된 관통 홀(13)을 나타낸다. 그러나, 본 발명의 개념이 이러한 구조에 제한되는 것은 아니다. 물론, 예를 들어, 접착 부재(20)의 접속 섹션(12)의 외측 영역내의 원하는 위치에 관통 홀(130)을 형성할 수 있다.
제 2 예시적인 실시 예
도 6 및 도 7을 참조하여 제 2 예시적인 실시 예에 따른 전자 디바이스 및 방법이 설명될 것이다.
제 1 예시적인 실시 예는, 관통 홀(13)이 이전에 설명된 바와 같이 탑재 부재(10)에 형성되는 구조를 가진 전자 디바이스를 나타낸다. 그러나, 본 발명의 개념이 그러한 구조에 제한되는 것은 아니다.
제 2 예시적인 실시 예는, 관통 홀(12a)이 접착 부재(20-1)의 접속 섹션(12-1)에 형성되는 다른 구조를 가진 전자 디바이스를 나타낸다. 제 2 예시적인 실시 예에 따른 전자 디바이스의 다른 부품들은 제 1 예시적인 실시 예에 따른 전자 디바이스에서의 부품과 동일한 구조 및 기능을 가진다. 동일 부품에 대한 설명은 생략하겠다.
도 6은 제 2 예시적인 실시 예에 따른 전자 디바이스의 단면을 도시한 도면이고, 도 7은 도 6에 도시된 제 2 예시적인 실시 예에 따른 전자 디바이스에 있어서 탑재 부재(10-1)의 평면도이다.
도 6 및 도 7에 도시된 바와 같이, 제 2 예시적인 실시 예에 따른 전자 디바이스의 접착 부재(20-1)는 3개의 접속 섹션(12,12-1)을 가진다. 특히, 도 6 및 도 7에 도시된 바와 같이, 관통 홀(12a)은 2개의 접속 섹션(12-1)에 형성된다. 2개의 접속 섹션(12-1)은 접착 부재(20-1)의 양 측면 영역에 형성된다. 접속 섹션들은 판형상(plate shape)을 가진다.
도 6에 도시된 전자 디바이스에 있어서 전자 부품(30), 접착 부재(20-1) 및 탑재 부재(10-1)를 구비하는 전자 디바이스의 단면은 도 7에 도시된 전자 디바이스를 절단한 Ⅵ-Ⅵ 라인을 이용하여 획득된다. 도 7에서의 점선은 탑재 부재(10-1)상의 배열된 접착 부재(20-1)를 나타낸다.
제 2 예시적인 실시 예에 따른 전자 디바이스를 제조하는 방법은, 관통 홀(12a)을 가진 탑재 부재(10-1)를 마련하는 공정을 제외하고는, 제 1 예시적인 실시 예에 따른 방법과 동일한 공정을 실행한다.
제 2 예시적인 실시 예에 따른 전자 디바이스를 제조하는 방법에 있어서, 전자 부품(30), 접착 부재(20-1) 및 탑재 부재(10-1)가 함께 조립되어 적층 어셈블리를 형성할 때, 접착 부재(20-1)의 접속 섹션(12-1)에 형성된 관통 홀(12a)을 통해 열가소성 수지가 흐른다. 이러한 공정은 탑재 부재(10-1)로서의 기판(11-1)의 표면(11a)의 표면 방향을 향해 열가소성 수지가 흐르는 것을 방지할 수 있으며, 상술한 제 1 예시적인 실시 예에 따른 전자 디바이스 및 방법과 동일한 효과를 가지게 할 수 있다.
제 2 예시적인 실시 예는, 3개의 접속 섹션(12,12-1)이 접착 부재(20-1)에 형성되는 구조를 나타낸다. 그러나, 본 발명의 개념이 이러한 구조에 국한되는 것은 아니다. 접착 부재(20-1)는 단지 하나의 접속 부재에 관통 홀(12a)이 형성되거나 모든 접속 부재에 관통 홀(12a)이 형성되는 구조를 가질 수 있다. 또한, 접착 부재(20-1)의 접속 섹션(12-1)의 위치를 변경할 수 있다.
제 3 예시적인 실시 예
도 8 및 도 9를 참조하여 제 3 예시적인 실시 예에 따른 전자 디바이스 및 방법을 설명하겠다.
도 8은 제 3 예시적인 실시 예에 따른 전자 디바이스의 단면을 도시한 도면이고, 도 9는 도 8에 도시된 제 3 실시 예에 따른 전자 디바이스에 있어서 탑재 섹션(10-2)의 평면도이다.
제 3 예시적인 실시 예는 기판(11-2)의 표면(11a)상에 2개의 돌출 섹션(14)이 형성되는 구조를 가진 전자 디바이스를 나타낸다. 제 3 예시적인 실시 예에 따른 전자 디바이스의 다른 부품들은 제 1 예시적인 실시 예에 따른 전자 디바이스의 부품들과 동일한 구조 및 기능을 가진다. 동일 부품에 대한 설명은 여기에서 생략된다.
도 8 및 도 9에 도시된 바와 같이, 2개의 돌출 섹션(14)은 접착 부재(20-1_의 외측면 양쪽에 형성된다. 즉, 각 돌출 섹션(14)은, 접착 부재(20-2)의 접속 섹션(12)의 외측면에 대응하는, 탑재 부재(10-2)의 표면(11a)상에 형성된다.
제 3 예시적인 실시 예에 따른 전자 디바이스의 구조에 있어서, 돌출 섹션(14)은 기판(11-2)상에 형성된 배선 패턴(도시되지 않음) 및 접속 섹션(12)과 같이 구리(Cu) 등으로 이루어진다. 또한 돌출 섹션(14)은 접착 부재(20-2)의 비아 홀(22)에 형성된 층간 접속 부재(23)와 접속 섹션(120)에 전기적으로 접속되지 않는다. 다시 말해, 돌출 섹션(14)은 더미 패턴(dummy pattern)이다.
도 8에 도시된 전자 디바이스의 전자 부품(30), 접착 부재(20-1) 및 탑재 부재(10-2)를 구비한 전자 디바이스의 단면은 도 9에 도시된 전자 디바이스를 절단한 Ⅷ-Ⅷ라인을 이용하여 획득된다. 도 9에서 점선은 탑재 부재(10-2)상에 배열된 접착 부재(20-2)를 나타낸다.
제 3 예시적인 실시 예에 따른 전자 디바이스를 제조하는 방법은, 돌출 섹션(14)을 가진 탑재 부재(10-2)를 준비하는 공정을 제외하고는, 제 1 예시적인 실시 예에 따른 방법과 동일한 공정을 실행한다.
제 3 예시적인 실시 예에 따른 전자 디바이스를 제조하는 방법에 있어서, 돌출 섹션(14)은 열가소성 수지가 기판(11-2)의 표면(11a) 방향을 향해 유동하는 것을 방지할 수 있다. 이 공정은 (도전성 페이스트(24) 및 층간 접속 부재(23)로 충진된) 비아 홀(22)이 기판(11-2)의 표면(11a)상의 표면 방향으로 변형되는 것을 방지하고, 상술한 제 1 예시적인 실시 예에 따른 전자 디바이스 및 방법과 동일한 효과를 가질 수 있게 한다.
제 3 예시적인 실시 예는, 기판(11-2)상에 2개의 돌출 섹션(14)이 형성되는 전자 디바이스의 구조를 나타낸다. 그러나, 본 발명의 개념이 이러한 구조에 국한되는 것은 아니다. 전자 디바이스는, 4개의 돌출 섹션(14)이 접속 섹션(12) 근처에 형성되는 구조 또는 외측 프레임이 3개의 접속 섹션(12) 근처에 형성되는 구조를 가질 수 있다.
제 4 예시적인 실시 예
도 10 및 도 11을 참조하여 제 4 예시적인 실시 예에 따른 전자 디바이스 및 방법을 설명하겠다.
도 10은 제 4 실시 예에 따른 전자 디바이스의 단면을 도시한 도면이고, 도 11은 도 10에 도시된 제 4 실시 예에 따른 전자 디바이스에 있어서 탑재 부재(10)의 평면도이다.
제 4 예시적인 실시 예에 따른 전자 디바이스는 제 1 내지 제 3 예시적인 실시 예에 개시된 접속 섹션(12)과 그 형상이 다른 접속 섹션(12-2)을 가진다. 제 4 예시적인 실시 예에 따른 전자 디바이스에서의 다른 부품들은 제 1 예시적인 실시 예에 따른 전자 디바이스에서의 부품과 동일한 구조 및 기능을 가진다. 동일 부품에 대한 설명은 여기에서 생략하겠다.
도 10 및 도 11에 도시된 바와 같이, 제 4 예시적인 실시 예에 따른 전자 디바이스의 구조에 있어서, 접속 섹션(12-3)에 관통 홀(12b)이 형성된다. 관통 홀(12b)은 본 발명의 청구항에 이용된 제 2 함몰 섹션에 대응한다. 즉, 기판(11)의 표면(11a)은 비아 홀(22)에 형성된 층간 접속 부재(230)에 노출된다. 다시 말해, 기판(11)의 표면(11a)은 관통 홀(12b)을 통해 비아 홀(22)에 형성된 전기적 층간 접속 부재(23)에 직접 접속된다. 관통 홀(12b)은 본 발명의 청구항에 이용된 함몰 섹션에 대응한다. 도 10에 도시된 바와 같이, 층간 접속 부재(23)는 비아 홀(23)에 형성되며, 또한 관통 홀(12b)에서 웨지(wedge)로서 형성된다.
도 10에 도시된 전자 디바이스에 있어서 전자 부품(30), 접착 부재(20-3) 및 탑재 부재(10)를 구비하는 전자 디바이스의 단면은 도 11에 도시된 전자 디바이스를 절단한 Ⅹ-Ⅹ 라인을 이용하여 획득된다. 도 11에서 점선은 탑재 부재(10)상에 배열된 접착 부재(20-3)를 나타낸다.
도 10 및 도 11에 도시된 제 4 예시적인 실시 예에 따른 전자 디바이스의 구조는 층간 접속 부재(23)와 접속 섹션(12-3)간의 접촉 면적을 증가시킬 수 있다. 이에 따라 탑재 부재(10)의 기판(11)에 접착 부재(20-3)을 접속시키는 세기가 추가로 증가된다.
적층 어셈블리는 전자 부품(30), (열가소성 수지 필름(21)으로서의) 부품 부재(40) 및 탑재 부재(10)를 구비한다. 제 4 실시 예에 따른 전자 디바이스에 있어서의 적층 어셈블리는 이하의 방법을 이용하여 획득된다. 관통 홀(12)이 도전성 페이스트(24)로 밀봉되도록 부품 부재(40)가 탑재 부재(10)상에 배열된다. 전자 부품(30)의 전극(31)들이 도전성 페이스트(24)와 접촉하도록 부품 부재(40)(열가소성 수지 필름(21))상에 전자 부품(30)이 배열된다.
제 5 예시적인 실시 예
도 12a 내지 도 12d를 참조하여 제 5 예시적인 실시 예에 따른 전자 디바이스 및 방법을 설명하겠다.
도 12a 내지 도 12d는 전자 디바이스를 제조하는 공정 동안의, 제 5 실시 예에 따른 전자 디바이스의 단면을 도시한 도면이다. 제 5 실시 예는 적층 어셈블리를 생성하는 개선된 방법을 나타낸다. 제 5 예시적인 실시 예에 따른 전자 디바이스의 다른 부품들은 제 1 예시적인 실시 예에 따른 전자 디바이스의 부품들과 동일한 구조 및 기능을 가진다. 동일 부품에 대한 설명은 여기에서 생략하겠다.
도 12a에 도시된 바와 같이, 제 5 예시적인 실시 예에 따른 방법에 있어서, 열가소성 수지 필름(21)은 전자 부품(30)의 표면(30a)상에 접착된다. 보다 구체적으로, 열가소성 수지 필름(21)은 전자 부품(30)의 표면(30a)상에 배열되고, 열가소성 수지 필름(21)과 전자 부품(30)으로 이루어진 어셈블리는 그 어셈블리의 가열동안에 사전 설정된 압력으로 가압된다.
도 12b에 도시된 바와 같이, 다수의 비아 홀(22)은 카본 이산화 레이저(CO2 레이저)를 이용하여 열가소성 수지 필름(21)에 형성된다. 전자 부품(30)의 전극(31)은 열가소성 수지 필름(21)에 형성된 대응하는 비아 홀(22)에 노출된다.
도 12c에 도시된 바와 같이, 비아 홀(22)은 도전성 페이스트(24)로 충진된다. 각각의 비아 홀(22)의 일 표면이 제 5 예시적인 실시 예에서 전자 부품(30)의 대응하는 전극(31)을 이용하기 때문에, 임의의 흡착 용지를 이용할 필요가 없다.
이후, 도 12d에 도시된 바와 같이, 접속 섹션(12)이 비아 홀(22)내의 도전성 페이스트(24)와 접촉하도록 탑재 부재(10)상에 (열가소성 수지 필름(21)으로서의) 부품 부재(40)가 배열된다. 이에 따라 적층 어셈블리(50)가 제조된다. 이후, 적층 어셈블리(50)는 제 1 실시 예에 따른 방법과 같이 동시에 가열되고 가압된다. 전자 디바이스의 생성이 완료된다.
제 5 예시적인 실시 예에 따른 방법은 흡착 용지를 이용하지 않는다. 또한, 전자 부품(30)의 전극(31)이 비아 홀(22)과 접촉하기 때문에, 이 구조는 비아 홀(22)로부터 도전성 페이스트(24)의 분리를 억제할 수 있게 하고, 도전성 페이스트(24)가 드롭(drop)되는 것을 억제할 수 있게 한다. 제 5 예시적인 실시 예는 단일 제조 공정 및 비아 홀의 용이한 고안을 제공하고, 제 1 예시적인 실시 예와 동일한 효과를 가진다.
(다른 수정)
상술한 제 1 예시적인 실시 예에 따른 전자 디바이스의 구조에 있어서, 탑재 부재(10)의 기판(11)을 관통하는 관통 홀(13)은 본 발명의 청구항에 정의된 함몰 섹션으로서 이용된다. 그러나, 본 발명의 개념이 이러한 구조에 의해 국한되는 것은 아니다. 관통 홀(13) 대신에 기판(11)을 관통하지 않은 홀을 이용할 수 있다.
상술한 제 2 예시적인 실시 예에 따른 전자 디바이스의 구조에 있어서, 접착 부재(20-1)의 접속 섹션(12-1)을 관통하는 관통 홀(12a)은 본 발명의 청구항에 정의된 함몰 섹션으로서 이용된다. 그러나, 본 발명의 개념이 이 구조에 국한되는 것은 아니다. 관통 홀(12a) 대신에, 접속 섹션(12-1)을 관통하지 않은 홀을 이용할 수 있다.
상술한 제 4 예시적인 실시 예에 따른 전자 디바이스의 구조에 있어서, 접합 부재(20-3)의 접속 섹션(12-3)을 관통하는 관통 홀(12b)이 본 발명의 청구항에 정의된 함몰 섹션으로서 이용된다. 그러나, 본 발명의 개념이 이 구조에 국한되는 것은 아니다. 관통 홀(12b) 대신에, 접속 섹션(12-3)을 관통하지 않은 홀을 이용할 수 있다.
예를 들어, 제 1 , 제 2 , 제 3 및 제 4 예시적인 실시 예에 따른 전자 디바이스의 구조들 중 둘 이상을 조합할 수 있다. 예를 들어, 제 1 예시적인 실시 예와 제 2 예시적인 실시 예에 따른 전자 디바이스의 구조를 조합할 수 있다. 이 경우, 관통 홀(13)은 기판(11)에 형성되고, 관통 홀(12a)은 접속 섹션(12-1)에 형성된다.
또한, 제 2 예시적인 실시 예와 제 3 예시적인 실시 예에 따른 전자 디바이스의 구조를 조합할 수 있다. 이 경우, 관통 홀(12a)은 접속 섹션(12-1)에 형성되고, 돌출 섹션(14)은 기판(11-2)에 형성된다.
또한, 제 2 예시적인 실시 예와 제 4 예시적인 실시 예에 따른 전자 디바이스의 구조를 조합할 수 있다. 이 경우, 관통 홀(12a,12b)은 접착 부재의 접속 섹션에 형성된다.
또한, 제 3 예시적인 실시 예와 제 4 예시적인 실시 예에 따른 전자 디바이스의 구조를 조합할 수 있다. 이 경우, 돌출 섹션(14)은 기판(11-2)에 형성되고, 관통 홀(12b)은 접속 섹션(12-3)에 형성된다.
또한, 제 1 예시적인 실시 예, 제 2 예시적인 실시 예, 제 3 예시적인 실시 예 및 제 4 예시적인 실시 예에 따른 전자 디바이스의 구조를 조합할 수 있다. 이 경우, 관통 홀(13)과 돌출 섹션(14)은 기판(11-2)에 형성되고, 관통 홀(12a,12b)은 접속 섹션에 형성된다.
또한, 제 1 예시적인 실시 예 내지 제 4 예시적인 실시 예 중 하나 이상과 제 5 예시적인 실시 예를 조합할 수 있다. 이 경우, (열가소성 수지 필름(21)으로 이루어진) 부품 부재(40)를 갖춘 전자 디바이스는 탑재 부재(10)상에 배열된다.
본 발명의 특정의 실시 예가 상세하게 설명되었지만, 당업자라면 이들 세부에 대한 여러 수정 및 대안들이 본 개시의 전체 교시의 견지에서 구현될 수 있음을 알 것이다. 따라서, 개시된 특정 배열은 단지 예시적인 것으로, 이하의 청구항의 전체 범위 및 그의 모든 등가를 제공받게 된 본 발명의 범주에 국한되지 않는다.
10: 탑재 부재
11: 기판
12: 접속 섹션
13: 관통 홀
14: 돌출 섹션
20: 접착 부재
22: 비아 홀
23: 층간 접속 부재
24: 도전성 페이스트
30: 전자 부품
40: 부품 부재
50: 적층 어셈블리

Claims (8)

  1. 탑재 부재(10,10-1,10-2)와, 전자 부품(30) 및 접착 부재(20,20-1,20-2)를 구비한 전자 디바이스를 제조하는 방법으로서,
    상기 탑재 부재(10,10-1,10-2)는 접속 섹션(12,12-1,12-2)이 형성되는 표면(11a)을 가진 기판(11)을 구비하고, 상기 전자 부품(30)은 전극(31)이 형성되는 표면(31)을 가지며, 상기 표면(31)은 상기 탑재 부재(10,10-1,10-2)의 기판(11)에 대향하고, 상기 접착 부재(20,20-1,20-2)는 상기 탑재 부재(10,10-1,10-2)와 상기 전자 부품(30) 사이에 배열된 열가소성 수지 필름(21)을 구비하며, 상기 열가소성 수지 필름(21)내에 비아 홀(22)이 형성되어 층간 접속 부재(23)로 충진되고, 상기 접속 섹션(12,12-1,12-2)은 상기 층간 접속 부재(23)를 통해 상기 전자 부품(30)의 전극(31)에 접속되고,
    상기 방법은,
    적층 어셈블리(50)를 생성하는 단계와,
    비아 홀(22)내의 도전성 페이스트(24)를 소결하여 상기 전자 디바이스를 생성하기 위해, 상기 적층 어셈블리(50)를 가열하고 그와 동시에 적층 방향으로 상기 적층 어셈블리(50)를 가압하는 단계를 포함하고,
    상기 적층 어셈블리(50)를 생성하는 단계는,
    상기 열가소성 수지 필름(21)에 비아 홀(22)을 형성하는 단계와,
    상기 비아 홀(22)을 도전성 페이스트(24)로 충진하는 단계와,
    함몰 섹션(13,12a)이 도전성 페이스트(24)로부터 멀리 떨어져 있도록 열가소성 수지 필름(21) 및 접속 섹션(12-1)에 대향하는 탑재 부재(10)의 기판의 표면 중의 적어도 하나에 함몰 섹션(13,12a)을 형성하는 단계와,
    접착 부재(20,20-1,20-2)가 전자 부품(30)과 탑재 부재(10,10-1,10-2) 사이에 샌드위치 되도록 접착 부재(20,20-1,20-2)와, 탑재 부재(10,10-1,10-2) 및 전자 부품(30)을 적층하는 단계를 포함하는
    전자 디바이스 제조 방법.
  2. 제 1 항에 있어서,
    상기 적층 어셈블리 생성 단계에 있어서, 상기 접속 섹션(12)으로부터 멀리 떨어져 있는 탑재 부재(10-2)의 기판(11-2)의 영역상에 돌출 섹션(14)이 형성되는
    전자 디바이스 제조 방법.
  3. 제 1 항에 있어서,
    상기 적층 어셈블리 생성 단계는 접속 섹션(12-3)에 함몰 섹션(12b)이 형성되는 탑재 부재(10)의 접속 섹션(12-3)을 이용하고,
    상기 적층 어셈블리 제조 생성 단계에 있어서, 상기 열가소성 수지 필름(21)은, 상기 함몰 섹션(12b)이 열가소성 수지 필름(21)으로 충진되도록, 탑재 부재(10)의 기판(11)상에 배열되는
    전자 디바이스 제조 방법.
  4. 제 2 항에 있어서,
    상기 적층 어셈블리 생성 단계는, 상기 접속 섹션(12-3)에 함몰 섹션(12b)이 생성되는 탑재 부재(10)의 접속 섹션(12-3)을 이용하고,
    상기 적층 어셈블리 생성 단계에 있어서, 상기 열가소성 수지 필름(21)은, 상기 함몰 섹션(12b)이 상기 열가소성 수지 필름(21)으로 충진되도록, 상기 탑재 부재(10)의 기판(11)상에 배열되는
    전자 디바이스 제조 방법.
  5. 제 1 항, 제 2 항, 제 3 항 및 제 4 항 중 어느 한 항에 있어서,
    상기 적층 어셈블리 생성 단계에 있어서, 상기 비아 홀(22)은 상기 열가소성 수지 필름(21)에 형성되고, 상기 비아 홀(22)은 도전성 페이스트(24)로 충진되며, 상기 열가소성 수지 필름(21)은, 상기 탑재 부재(10)의 접속 섹션(12-1)이 상기 열가소성 수지 필름(21)의 도전성 페이스트(24)와 접촉하도록, 상기 탑재 부재(10)의 기판(11)상에 배열되고,
    상기 전자 부품(30)은, 상기 전자 부품(30)의 전극(31)이 상기 도전성 페이스트(24)와 접촉하도록, 상기 열가소성 수지 필름(21)상에 배열되는
    전자 디바이스 제조 방법.
  6. 제 1 항, 제 2 항, 제 3 항 및 제 4 항 중 어느 한 항에 있어서,
    상기 적층 어셈블리 생성 단계에 있어서, 상기 전자 부품(30)의 표면(30a)은 열가소성 수지 필름(21)상에 배열되고, 상기 비아 홀(22)은, 상기 전자 부품(30)의 전극(31)이 상기 열 가소성 수지 필름(21)으로 충진되도록 열가소성 수지 필름(21)에 형성되고, 상기 비아 홀(22)은 도전성 페이스트(24)로 충진되고, 상기 전자 부품(30)과 상기 열가소성 수지 필름(21)은, 상기 탑재 부재(10)의 접속 섹션(12-1)이 상기 열가소성 수지 필름(21)의 도전성 페이스트(24)와 접촉하도록, 상기 탑재 부재(10)상에 배열되는
    전자 디바이스 제조 방법.
  7. 전자 디바이스로서,
    기판(11)과, 상기 기판(11)의 표면(11a)상에 형성된 접속 섹션(12,12-1,12-2)을 구비한 탑재 부재(10,10-1,10-2)와,
    전극(31)을 구비하는 전자 부품(30) - 상기 전자 부품(230)의 표면(30a)이 상기 기판(11)의 표면(11a)에 대향하도록, 상기 전자 부품(30)의 표면상에 상기 전극(31)이 형성됨 - 과,
    상기 탑재 부재(10,10-1,10-2)와 상기 전자 부품(30) 사이에 배열된 열가소성 수지 필름(21)을 구비한 접착 부재(20,20-1,20-2)를 포함하되,
    상기 열가소성 수지 필름(21)의 두께 방향으로 열가소성 수지(21)를 관통하도록 비아 홀(22)이 형성되고,
    상기 비아 홀(22)은 층간 접속 부재(23)로 충진되며, 상기 열가소성 수지 필름(21)은 상기 접속 섹션(12,12-1,12-2) 및 전극(31)과 접촉하고,
    (a) 접착 부재가 배열되는 탑재 부재(10)의 기판(11)의 표면(11a)과,
    (b) 상기 접속 섹션(12-1) 중
    적어도 하나에 함몰 섹션(13,12a)이 형성되고,
    상기 함몰 섹션(13,12a)은, 상기 층간 접속 부재(23)와 접촉하지 않도록 형성되고,
    상기 함몰 섹션(13,12a)은 상기 열가소성 수지 필름(21)에 포함된 열가소성 수지로 충진되는
    전자 디바이스.
  8. 제 7 항에 있어서,
    상기 탑재 부재(10)의 접속 섹션(12-3)에 제 2 함몰 섹션(12b)이 형성되고,
    상기 제 2 함몰 섹션(12b)은 상기 층간 접속 부재(23)로 충진되는
    전자 디바이스.
KR1020130118282A 2012-10-25 2013-10-04 전자 디바이스 및 전자 디바이스 제조 방법 KR20140052832A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012235435A JP2014086616A (ja) 2012-10-25 2012-10-25 電子装置およびその製造方法
JPJP-P-2012-235435 2012-10-25

Publications (1)

Publication Number Publication Date
KR20140052832A true KR20140052832A (ko) 2014-05-07

Family

ID=50479922

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130118282A KR20140052832A (ko) 2012-10-25 2013-10-04 전자 디바이스 및 전자 디바이스 제조 방법

Country Status (6)

Country Link
US (1) US20140118984A1 (ko)
JP (1) JP2014086616A (ko)
KR (1) KR20140052832A (ko)
CN (1) CN103781289A (ko)
DE (1) DE102013221674A1 (ko)
TW (1) TW201428903A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104345485A (zh) * 2014-11-10 2015-02-11 深圳市华星光电技术有限公司 液晶显示面板及其用于电连接的过孔
CN108882500B (zh) * 2017-05-10 2021-08-24 宏启胜精密电子(秦皇岛)有限公司 柔性电路板及其制作方法
WO2021230226A1 (ja) * 2020-05-14 2021-11-18 株式会社村田製作所 回路基板、回路基板の接続構造、および、回路基板の接続構造の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3227778B2 (ja) * 1992-04-20 2001-11-12 カシオ計算機株式会社 導電接続構造
JP2001203229A (ja) * 2000-01-18 2001-07-27 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2002134557A (ja) * 2000-10-23 2002-05-10 Rohm Co Ltd 半導体チップの実装方法、および半導体チップの実装構造
JP4158431B2 (ja) * 2002-06-14 2008-10-01 株式会社村田製作所 電子部品の実装方法、実装用接合シートおよび電子部品
JP4129837B2 (ja) * 2003-06-03 2008-08-06 松下電器産業株式会社 実装構造体の製造方法
JP2010050356A (ja) 2008-08-22 2010-03-04 Shin-Etsu Chemical Co Ltd ヘテロ接合太陽電池の製造方法及びヘテロ接合太陽電池
JP2011222553A (ja) 2010-04-02 2011-11-04 Denso Corp 半導体チップ内蔵配線基板及びその製造方法

Also Published As

Publication number Publication date
JP2014086616A (ja) 2014-05-12
US20140118984A1 (en) 2014-05-01
TW201428903A (zh) 2014-07-16
CN103781289A (zh) 2014-05-07
DE102013221674A1 (de) 2014-04-30

Similar Documents

Publication Publication Date Title
JP5100081B2 (ja) 電子部品搭載多層配線基板及びその製造方法
JP5427305B1 (ja) 部品内蔵基板及びその製造方法並びに実装体
JP2012079994A (ja) 部品内蔵プリント配線板およびその製造方法
KR20130007415A (ko) 적층 회로 기판의 제조 방법 및 적층 회로 기판
JP2014107552A (ja) 多層回路基板及びその製作方法
TW201427509A (zh) 具有內埋元件的電路板及其製作方法
KR101516531B1 (ko) 회로판, 및 회로판의 제조 방법
KR20140052832A (ko) 전자 디바이스 및 전자 디바이스 제조 방법
TWI506758B (zh) 層疊封裝結構及其製作方法
JP5462450B2 (ja) 部品内蔵プリント配線板及び部品内蔵プリント配線板の製造方法
JP6511851B2 (ja) 多層回路基板、半導体装置、多層回路基板の製造方法
JP2010062199A (ja) 回路基板
JP5867614B2 (ja) 部品内蔵基板およびその製造方法
JP5539453B2 (ja) 電子部品搭載多層配線基板及びその製造方法
KR20040045017A (ko) 반도체 장치 및 반도체 장치의 제조 방법
KR20200142236A (ko) 다층 구조의 방열체를 구비한 인쇄회로기판 및 그 제조방법
TWI477214B (zh) 具有內埋元件的電路板及其製作方法
TWI451826B (zh) 多層電路板及其製作方法
JP6251420B1 (ja) 電子モジュールおよび電子モジュールの製造方法
JP2016076509A (ja) 回路モジュール
JP2010219180A (ja) 電子部品実装構造および電子部品実装方法ならびに基板接続用部品
WO2010095210A1 (ja) 部品内蔵モジュールの製造方法
JP2006253167A (ja) キャビティ構造プリント配線板の製造方法及び実装構造
JP2009158641A (ja) 部品内蔵モジュールの製造方法
JP5913535B1 (ja) 部品内蔵基板及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application