KR20140043870A - 봉지 시트 피복 반도체 소자, 그의 제조방법, 반도체 장치 및 그의 제조방법 - Google Patents

봉지 시트 피복 반도체 소자, 그의 제조방법, 반도체 장치 및 그의 제조방법 Download PDF

Info

Publication number
KR20140043870A
KR20140043870A KR1020130117292A KR20130117292A KR20140043870A KR 20140043870 A KR20140043870 A KR 20140043870A KR 1020130117292 A KR1020130117292 A KR 1020130117292A KR 20130117292 A KR20130117292 A KR 20130117292A KR 20140043870 A KR20140043870 A KR 20140043870A
Authority
KR
South Korea
Prior art keywords
led
sheet
phosphor
semiconductor element
group
Prior art date
Application number
KR1020130117292A
Other languages
English (en)
Other versions
KR102160728B1 (ko
Inventor
히로유키 가타야마
다카시 곤도
유키 에베
무네히사 미타니
Original Assignee
닛토덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛토덴코 가부시키가이샤 filed Critical 닛토덴코 가부시키가이샤
Publication of KR20140043870A publication Critical patent/KR20140043870A/ko
Priority to KR1020200122238A priority Critical patent/KR102319931B1/ko
Application granted granted Critical
Publication of KR102160728B1 publication Critical patent/KR102160728B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/18—Layered products comprising a layer of metal comprising iron or steel
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/28—Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42
    • B32B27/283—Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42 comprising polysiloxanes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B3/00—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form
    • B32B3/02—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by features of form at particular places, e.g. in edge regions
    • B32B3/08—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by features of form at particular places, e.g. in edge regions characterised by added members at particular parts
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04—Interconnection of layers
    • B32B7/12—Interconnection of layers using interposed adhesives or interposed materials with bonding properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/30—Properties of the layers or laminate having particular thermal properties
    • B32B2307/306—Resistant to heat
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/50—Properties of the layers or laminate having particular mechanical properties
    • B32B2307/54—Yield strength; Tensile strength
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68331—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding of passive members, e.g. die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/06102—Disposition the bonding areas being at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10157—Shape being other than a cuboid at the active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)

Abstract

봉지 시트 피복 반도체 소자는, 기판에 접촉하는 한쪽면과, 한쪽면의 다른 쪽측에 배치되는 다른 쪽면을 갖는 반도체 소자와, 반도체 소자의 적어도 다른 쪽면을 피복하는 봉지 시트를 구비한다. 봉지 시트는, 한쪽측으로부터 다른 쪽측으로 투영했을 때에, 반도체 소자의 한쪽면에 포함되지 않고, 또한, 한쪽면으로부터 노출하는 노출면을 구비한다. 노출면은, 반도체 소자의 한쪽면보다 다른 쪽측에 위치하는 다른 쪽측 부분을 갖고 있다.

Description

봉지 시트 피복 반도체 소자, 그의 제조방법, 반도체 장치 및 그의 제조방법{ENCAPSULATING SHEET-COVERED SEMICONDUCTOR ELEMENT, PRODUCING METHOD THEREOF, SEMICONDUCTOR DEVICE, AND PRODUCING METHOD THEREOF}
본 발명은, 봉지 시트 피복 반도체 소자, 그의 제조방법, 반도체 장치 및 그의 제조방법에 관한 것이다.
광반도체 소자를 구비하는 광반도체 장치, 또는, 전자 소자를 구비하는 전자 장치는, 우선, 기판에, 복수의 반도체 소자(광반도체 소자 또는 전자 소자)를 실장하고, 이어서, 복수의 반도체 소자를 피복하도록 봉지층을 설치하는 것에 의해 얻어진다는 것이 알려져 있다.
특히, 광반도체 소자 및 반도체 장치가 각각 LED 및 LED 장치인 경우에는, 복수의 LED 사이에서, 발광 파장이나 발광 효율에 편차가 생기기 때문에, 그와 같은 LED가 실장된 LED 장치에서는, 복수의 LED 사이에서 발광에 편차가 생기는 문제가 있다.
이러한 문제를 해소하기 위해, 예컨대, 복수의 LED를 형광체층으로 피복하여 형광체층 피복 LED를 제작하고, 그 후, 형광체층 피복 LED를 발광 파장이나 발광 효율에 따라 선별한 후, 기판에 실장하는 것이 검토되어 있다.
예컨대, 석영 기판 상에, 점착 시트를 통해서 칩을 부착하고, 이어서, 칩 상에서 수지를 석영 기판의 상면에 접촉하도록 도포하여, 수지로 피복된 칩으로 이루어지는 유사 웨이퍼를 제작하고, 그 후, 유사 웨이퍼를, 석영 기판 및 점착 시트로부터 박리한 후, 유사 웨이퍼를, 칩 단위로 다이싱하여 개편화하는 것에 의해 얻어지는 칩 부품이 제안되어 있다(예컨대, 하기 일본 특허공개 2001-308116호 공보 참조.). 일본 특허공개 2001-308116호 공보의 칩 부품은, 그 후, 기판에 실장되어, 반도체 장치가 얻어진다.
일본 특허공개 2001-308116호 공보
그런데, 수지는, 칩을 포함하는 점착 시트 상에 도포되고, 그 후, 수지가 점착 시트의 상면에 접촉하고 있어, 그 때문에, 기포를 물고 들어가기 쉽고(포함하기 쉽고), 그 때문에, 수지 중에 보이드를 생기게 하기 쉬워진다고 하는 문제가 있다. 그렇게 하면, 반도체 장치의 신뢰성이 저하된다.
본 발명의 목적은, 봉지 시트 중의 보이드의 발생이 억제된 봉지 시트 피복 반도체 소자, 그의 제조방법, 및 봉지 시트 피복 반도체 소자를 구비하고, 신뢰성이 우수한 반도체 장치 및 그의 제조방법을 제공하는 것에 있다.
본 발명의 봉지 시트 피복 반도체 소자는, 기판에 접촉하는 한쪽면과, 상기 한쪽면의 다른 쪽측에 배치되는 다른 쪽면을 갖는 반도체 소자와, 상기 반도체 소자의 적어도 상기 다른 쪽면을 피복하는 봉지 시트를 구비하고, 상기 봉지 시트는, 한쪽측으로부터 다른 쪽측으로 투영했을 때에, 상기 반도체 소자의 상기 한쪽면에 포함되지 않고, 또한, 상기 한쪽면으로부터 노출하는 노출면을 구비하고, 상기 노출면은, 상기 반도체 소자의 상기 한쪽면보다 다른 쪽측에 위치하는 다른 쪽측 부분을 갖고 있는 것을 특징으로 하고 있다.
이 봉지 시트 피복 반도체 소자에서는, 봉지 시트의 노출면은, 반도체 소자의 한쪽면보다 다른 쪽측에 위치하는 다른 쪽측 부분을 갖고 있기 때문에, 봉지 시트의 노출면이 반도체 소자의 한쪽면과 같은 위치에 있는 경우에 비하여, 봉지 시트 중의 보이드의 발생이 억제된다.
그 때문에, 봉지 시트 피복 반도체 소자는 신뢰성이 우수하다.
또한, 본 발명의 봉지 시트 피복 반도체 소자에서는, 상기 노출면은, 전부 상기 다른 쪽측 부분인 것이 적합하다.
이 봉지 시트 피복 반도체 소자에서는, 노출면은, 전부 다른 쪽측 부분이기 때문에, 상기한 보이드의 발생을 더한층 억제할 수 있다.
또한, 본 발명의 봉지 시트 피복 반도체 소자에서는, 상기 반도체 소자는, 발광층을 구비하는 광반도체 소자인 것이 적합하며, 또한, 상기 발광층은, 상기 광반도체 소자의 적어도 상기 다른 쪽면을 형성하는 것이 적합하며, 또한, 상기 광반도체 소자는, LED인 것이 적합하며, 또한, 상기 봉지 시트가, 형광체를 함유하는 형광체 시트인 것이 적합하다.
본 발명에 의하면, 형광체를 함유하는 형광체 시트에 의해 LED인 광반도체 소자의 적어도 다른 쪽면을 피복하기 때문에, 형광체 시트에 의해서, 광반도체 소자로부터 발광되는 광, 구체적으로는, LED의 적어도 다른 쪽면을 형성하는 발광층으로부터 발광되는 광의 파장을 변환하여, 고에너지의 광을 발광할 수 있다.
또한, 본 발명의 봉지 시트 피복 반도체 소자에서는, 상기 반도체 소자는, 서로 간격을 사이에 두고 복수 설치되어 있는 것이 적합하다.
본 발명에서는, 복수의 반도체 소자에 의해서 물성을 향상시킬 수 있다.
또한, 본 발명의 반도체 장치는, 기판과, 상기 기판에 접촉하는 한쪽면과, 상기 한쪽면의 다른 쪽측에 배치되는 다른 쪽면을 갖는 반도체 소자와, 상기 반도체 소자의 적어도 상기 다른 쪽면을 피복하는 봉지 시트를 구비하는 상기한 봉지 시트 피복 반도체 소자를 구비하고, 상기 봉지 시트는, 한쪽측으로부터 다른 쪽측으로 투영했을 때에, 상기 반도체 소자의 상기 한쪽면에 포함되지 않고, 또한, 상기 한쪽면으로부터 노출하는 노출면을 구비하고, 상기 노출면은, 상기 반도체 소자의 상기 한쪽면보다 다른 쪽측에 위치하는 다른 쪽측 부분을 갖고, 상기 봉지 시트 피복 반도체 소자의 반도체 소자는, 그 한쪽면이 상기 기판에 접촉하도록, 상기 기판에 실장되어 있는 것을 특징으로 하고 있다.
이 반도체 장치에서는, 봉지 시트 중의 보이드의 발생이 억제된 봉지 시트 피복 반도체 소자를 구비하기 때문에, 신뢰성이 우수하다.
또한, 본 발명의 봉지 시트 피복 반도체 소자의 제조방법은, 지지 시트를 준비하는 지지 시트 준비 공정, 한쪽면과, 상기 한쪽면의 다른 쪽측에 배치되는 다른 쪽면을 갖는 반도체 소자를, 상기 한쪽면이 상기 지지 시트의 한쪽면에 접촉하도록, 상기 지지 시트에 배치하는 반도체 소자 배치 공정, 및 한쪽측으로부터 다른 쪽측으로 투영했을 때에, 상기 반도체 소자의 상기 한쪽면에 포함되지 않고, 또한, 상기 한쪽면으로부터 노출하는 노출면을 구비하는 봉지 시트를, 상기 반도체 소자의 적어도 상기 다른 쪽면을 피복하고, 또한 상기 봉지 시트의 상기 노출면이, 상기 지지 시트의 상기 한쪽면보다 다른 쪽측에 위치하는 다른 쪽측 부분을 갖도록, 배치하는 봉지 시트 배치 공정을 구비하는 것을 특징으로 하고 있다.
이 방법에 의하면, 봉지 시트 배치 공정에 있어서, 한쪽측으로부터 다른 쪽측으로 투영했을 때에, 반도체 소자의 한쪽면에 포함되지 않고, 또한, 한쪽면으로부터 노출하는 노출면을 구비하는 봉지 시트를, 반도체 소자의 적어도 다른 쪽면을 피복하고, 또한 봉지 시트의 노출면이, 지지 시트의 한쪽면보다 다른 쪽측에 위치하는 다른 쪽측 부분을 갖도록, 배치하는 봉지 시트 배치 공정을 구비한다. 그 때문에, 봉지 시트의 노출면 전면이 지지 시트의 한쪽면과 같은 위치에 있는 경우에 비하여, 즉, 봉지 시트의 노출면 전면과 지지 시트의 노출면이 접촉하는 경우에 비하여, 이러한 접촉이 적고, 그 만큼, 봉지 시트와 지지 시트의 접촉에 기인하는 봉지 시트 중의 보이드의 발생을 억제할 수 있다.
또한, 본 발명의 봉지 시트 피복 반도체 소자의 제조방법은, 봉지 시트 배치 공정을 상압 분위기 하에서 실시하는 것이 적합하다.
이 방법에 의하면, 봉지 시트 배치 공정을 상압 분위기 하에서 실시하기 때문에, 봉지 시트 배치 공정을 간략화할 수 있다.
또한, 본 발명의 반도체 장치의 제조방법은, 기판에 접촉하는 한쪽면과, 상기 한쪽면의 다른 쪽측에 배치되는 다른 쪽면을 갖는 반도체 소자와, 상기 반도체 소자의 적어도 상기 다른 쪽면을 피복하는 봉지 시트를 구비하는 상기한 봉지 시트 피복 반도체 소자를 준비하는 공정, 및 상기 봉지 시트 피복 반도체 소자의 반도체 소자를 기판에 실장하거나, 또는, 반도체 소자를 기판에 미리 실장하는 공정을 구비하고, 상기 봉지 시트는, 한쪽측으로부터 다른 쪽측으로 투영했을 때에, 상기 반도체 소자의 상기 한쪽면에 포함되지 않고, 또한, 상기 한쪽면으로부터 노출하는 노출면을 구비하고,
상기 노출면은, 상기 반도체 소자의 상기 한쪽면보다 다른 쪽측에 위치하는 다른 쪽측 부분을 갖고 있다.
본 발명의 반도체 장치의 제조방법은, 간략화된 봉지 시트 배치 공정을 구비하는 봉지 시트 피복 반도체 소자의 제조방법에 의해서, 봉지 시트 피복 반도체 소자를 준비하기 때문에, 간이한 공정으로 반도체 장치를 얻을 수 있다.
본 발명의 봉지 시트 피복 반도체 소자의 제조방법에 의해 얻어지는 본 발명의 봉지 시트 피복 반도체 소자는, 봉지 시트 중의 보이드의 발생이 억제되어 있어, 본 발명의 반도체 장치의 제조방법 및 그것에 의하여 얻어지는 본 발명의 반도체 장치는 신뢰성이 우수하다.
도 1은 본 발명의 봉지 시트 피복 반도체 소자의 제 1 실시형태인 형광체층 피복 LED의 단면도를 나타낸다.
도 2는, 본 발명의 봉지 시트 피복 반도체 소자의 제조방법 및 반도체 장치의 제조방법의 제 1 실시형태인 형광체층 피복 LED의 제조방법 및 LED 장치의 제조방법을 나타내는 공정도이며,
도 2(a)는, 지지 시트를 준비하는 지지 시트 준비 공정,
도 2(b)는, LED를 지지 시트의 표면에 배치하는 LED 배치 공정,
도 2(c)는, 형광체 시트를, LED의 표면 및 측면의 표측 부분을 피복하면서, 형광체 시트의 이면이 표측 부분(다른 쪽측 부분)이 되도록 배치하는 형광체 시트 배치 공정,
도 2(d)는, 형광체 시트에 의해서 LED의 표면 및 측면의 표측 부분을 봉지하는 LED 봉지 공정, 및 형광체 시트를 절단하는 절단 공정,
도 2(e)는, 형광체층 피복 LED를 지지 시트로부터 박리하는 LED 박리 공정,
도 2(e')은, 도 2(e)의 LED 박리 공정에 있어서, 픽업 장치를 이용하여 형광체층 피복 LED를 점착층으로부터 박리하는 상태를 상세히 설명하는 공정도,
도 2(f)는, 형광체층 피복 LED를 기판에 실장하는 실장 공정을 나타낸다.
도 3은, 도 2(a)에 나타내는 지지 시트의 평면도를 나타낸다.
도 4는, 도 2(e) 및 도 2(e')에 나타내는 LED 박리 공정의 변형예이고, 개편화하지 않는 복수의 형광체층 피복 LED를 박리하는 변형예를 나타낸다.
도 5는, 제 1 실시형태의 형광체층 피복 LED의 제조방법 및 LED 장치의 제조방법의 변형예를 나타내는 공정도이며,
도 5(a)는, 지지 시트를 준비하는 지지 시트 준비 공정,
도 5(b)는, LED를 지지 시트의 표면에 배치하는 LED 배치 공정,
도 5(c)는, 형광체 시트를, LED의 표면 및 측면의 표측 부분을 피복하면서, 형광체 시트의 이면이 표측 부분(다른 쪽측 부분)이 되도록 배치하는 형광체 시트 배치 공정,
도 5(d)는, 형광체 시트에 의해서 LED의 표면 및 측면의 표측 부분을 봉지하는 LED 봉지 공정,
도 5(e)은, 형광체층 피복 LED를 지지 시트로부터 박리하는 LED 박리 공정,
도 5(e')은, 도 5(e)의 LED 박리 공정에 있어서, 픽업 장치를 이용하여 형광체층 피복 LED를 점착층으로부터 박리하는 상태를 상세히 설명하는 공정도,
도 5(f)는, 형광체층 피복 LED를 기판에 실장하는 실장 공정을 나타낸다.
도 6은, 도 5(a)에 나타내는 지지 시트의 평면도를 나타낸다.
도 7은, 제 1 실시형태의 형광체층 피복 LED의 변형예의 단면도를 나타낸다.
도 8은, 도 7에 나타내는 형광체층 피복 LED의 제조방법 및 LED의 제조방법의 변형예를 설명하는 공정도이며,
도 8(a)는, 형광체 시트를, LED의 표면만을 피복하면서, 형광체 시트의 이면이 표측 부분(다른 쪽측 부분)이 되도록 배치하는 배치하는 형광체 시트 배치 공정,
도 8(b)는, 형광체 시트에 의해서 LED의 표면만을 봉지하는 LED 봉지 공정, 및 형광체 시트를 절단하는 절단 공정,
도 8(c)는, 형광체층 피복 LED를 지지 시트로부터 박리하는 LED 박리 공정,
도 8(d)는, 형광체층 피복 LED를 기판에 실장하는 실장 공정을 나타낸다.
도 9는, 제 1 실시형태의 형광체층 피복 LED의 변형예의 단면도를 나타낸다.
도 10은, 도 9에 나타내는 형광체층 피복 LED의 제조방법 및 LED의 제조방법의 변형예를 설명하는 공정도이며,
도 10(a)는, 형광체 시트를, LED의 표면 및 측면을 피복하면서, 형광체 시트의 이면이 표측 부분을 갖도록 배치하는 형광체 시트 배치 공정,
도 10(b)는, 형광체 시트에 의해서 LED의 표면 및 측면을 봉지하는 LED 봉지 공정, 및 형광체 시트를 절단하는 절단 공정,
도 10(c)는, 형광체층 피복 LED를 지지 시트로부터 박리하는 LED 박리 공정,
도 10(d)는, 형광체층 피복 LED를 기판에 실장하는 실장 공정을 나타낸다.
도 11은, 본 발명의 봉지 시트 피복 반도체 소자의 제조방법 및 반도체 장치의 제조방법의 제 2 실시형태인 형광체층 피복 LED의 제조방법 및 LED 장치의 제조방법을 나타내는 공정도이며,
도 11(a)는, 지지 시트를 준비하는 지지 시트 준비 공정,
도 11(b)는, LED를 지지 시트의 표측에 배치하는 LED 배치 공정,
도 11(c)는, 형광체 시트를, LED의 표면 및 측면의 표측 부분을 피복하면서, 형광체 시트의 이면이 표측 부분(다른 쪽측 부분)이 되도록 배치하는 형광체 시트 배치 공정,
도 11(d)는, 형광체 시트에 의해서 LED의 표면 및 측면의 표측 부분을 봉지하는 LED 봉지 공정, 및, 형광체 시트를 절단하는 절단 공정,
도 11(e)는, 형광체층 피복 LED를 지지 시트로부터 박리하는 LED 박리 공정,
도 11(f)는, 형광체층 피복 LED를 기판에 실장하는 실장 공정을 나타낸다.
도 12는, 도 11(a)에 나타내는 지지 시트의 평면도를 나타낸다.
도 13은, 본 발명의 봉지 시트 피복 반도체 소자의 제조방법 및 반도체 장치의 제조방법의 제 3 실시형태인 형광체층 피복 LED의 제조방법 및 LED 장치의 제조방법을 나타내는 공정도이며,
도 13(a)는, 지지 시트를 준비하는 지지 시트 준비 공정,
도 13(b)는, LED를 지지 시트의 표측에 배치하는 LED 배치 공정,
도 13(c)는, 형광체 시트를, LED의 표면 및 측면의 표측 부분을 피복하면서, 형광체 시트의 이면이 표측 부분(다른 쪽측 부분)이 되도록 배치하는 형광체 시트 배치 공정,
도 13(d)는, 형광체 시트에 의해서 LED의 표면 및 측면의 표측 부분을 봉지하는 LED 봉지 공정, 및 형광체 시트를 절단하는 절단 공정,
도 13(e)는, 지지판을 점착층으로부터 박리하는 지지판 박리 공정,
도 13(f)는, 형광체층 피복 LED를 점착층으로부터 박리하는 LED 박리 공정,
도 13(f')은, 도 13(f)의 LED 박리 공정에 있어서, 픽업 장치를 이용하여 형광체층 피복 LED를 점착층으로부터 박리하는 상태를 상세히 설명하는 공정도,
도 13(g)는, 형광체층 피복 LED를 기판에 실장하는 실장 공정을 나타낸다.
도 14는, 본 발명의 봉지 시트 피복 반도체 소자의 제조방법 및 반도체 장치의 제조방법의 제 4 실시형태인 형광체층 피복 LED의 제조방법 및 LED 장치의 제조방법을 나타내는 공정도이며,
도 14(a)는, 지지 시트를 준비하는 지지 시트 준비 공정,
도 14(b)는, LED를 지지 시트의 표측에 배치하는 LED 배치 공정,
도 14(c)는, 형광체 시트를, LED의 표면 및 측면의 표측 부분을 피복하면서, 형광체 시트의 이면이 표측 부분(다른 쪽측 부분)이 되도록 배치하는 형광체 시트 배치 공정,
도 14(d)는, 형광체 시트에 의해서 LED의 표면 및 측면의 표측 부분을 봉지하는 LED 봉지 공정, 및 형광체 시트를 절단하는 절단 공정,
도 14(e)는, 형광체층 피복 LED를 전사 시트에 전사하는 제 1 전사 공정,
도 14(f)는, 형광체층 피복 LED를 연신 지지 시트에 전사하는 제 2 전사 공정,
도 14(g)은, 형광체층 피복 LED를 연신 지지 시트로부터 박리하는 재박리 공정,
도 14(g')은, (g)의 재박리 공정에 있어서, 픽업 장치를 이용하여 형광체층 피복 LED를 연신 지지 시트로부터 박리하다 상태를 상세히 설명하는 공정도,
도 14(h)는, 형광체층 피복 LED를 기판에 실장하는 실장 공정을 나타낸다.
도 15는, 본 발명의 봉지 시트 피복 반도체 소자의 제조방법 및 반도체 장치의 제조방법의 제 5 실시형태인 형광체층 피복 LED의 제조방법 및 LED 장치의 제조방법을 나타내는 공정도이며,
도 15(a)는, 지지 시트를 준비하는 지지 시트 준비 공정,
도 15(b)는, LED를 지지 시트의 표측에 배치하는 LED 배치 공정,
도 15(c)는, 형광체 시트를, LED의 표면 및 측면의 표측 부분을 피복하면서, 형광체 시트의 이면이 표측 부분(다른 쪽측 부분)이 되도록 배치하는 형광체 시트 배치 공정,
도 15(d)는, 형광체 시트에 의해서 LED의 표면 및 측면의 표측 부분을 봉지하는 LED 봉지 공정,
도 15(e)는, 형광체층 피복 LED를 전사 시트에 전사하는 제 1 전사 공정,
도 15(f)는, 형광체 시트를 절단하는 절단 공정,
도 15(g)는, 형광체층 피복 LED를 연신 지지 시트에 전사하는 제 2 전사 공정,
도 15(h)는, 형광체층 피복 LED를 연신 지지 시트로부터 박리하는 재박리 공정,
도 15(h')은, 도 15(h)의 재박리 공정에 있어서, 픽업 장치를 이용하고 형광체층 피복 LED를 연신 지지 시트로부터 박리하는 상태를 상세히 설명하는 공정도,
도 15(i)는, 형광체층 피복 LED를 기판에 실장하는 실장 공정을 나타낸다.
도 16은, 본 발명의 봉지 시트 피복 반도체 소자의 제조방법 및 반도체 장치의 제조방법의 제 6 실시형태인 형광체층 피복 LED의 제조방법 및 LED 장치의 제조방법을 나타내는 공정도이며,
도 16(a)는, 지지 시트를 준비하는 지지 시트 준비 공정,
도 16(b)는, LED를 지지 시트의 표측에 배치하는 LED 배치 공정,
도 16(c)는, 형광체 시트를, LED의 표면 및 측면의 표측 부분을 피복하면서, 형광체 시트의 이면이 표측 부분(다른 쪽측 부분)이 되도록 배치하는 형광체 시트 배치 공정,
도 16(d)는, 형광체 시트에 의해서 LED의 표면 및 측면의 표측 부분을 봉지하는 LED 봉지 공정,
도 16(e)는, 지지판을 점착층으로부터 박리하는 지지판 박리 공정,
도 16(f)는, 형광체층 피복 LED를 전사 시트에 전사하는 제 1 전사 공정,
도 16(g)는, 점착층을 형광체층 피복 LED로부터 박리하는 점착층 박리 공정, 및 형광체 시트를 절단하는 절단 공정,
도 16(h)는, 형광체층 피복 LED를 연신 지지 시트에 전사하는 제 2 전사 공정,
도 16(i)는, 형광체층 피복 LED를 연신 지지 시트로부터 박리하는 재박리 공정,
도 16(i')은, 도 16(i)의 재박리 공정에 있어서, 픽업 장치를 이용하여 형광체층 피복 LED를 연신 지지 시트로부터 박리하는 상태를 상세히 설명하는 공정도,
도 16(j)는, 형광체층 피복 LED를 기판에 실장하는 실장 공정을 나타낸다.
도 17은, 본 발명의 봉지 시트 피복 반도체 소자의 제조방법 및 반도체 장치의 제조방법의 제 7 실시형태인 형광체층 피복 LED의 제조방법 및 LED 장치의 제조방법을 나타내는 공정도이며,
도 17(a)는, LED를 지지 시트의 표면에 배치하는 LED 배치 공정,
도 17(b)는, 형광체 시트를, LED의 표면 및 측면의 표측 부분을 피복하면서, 형광체 시트의 이면이 표측 부분(다른 쪽측 부분)이 되도록 배치하는 형광체 시트 배치 공정,
도 17(c)는, 활성 에너지선을 형광체 시트에 조사하고 형광체 시트를 경화시켜, 이러한 형광체 시트에 의해서 LED의 표면 및 측면의 표측 부분을 봉지하는 LED 봉지 공정,
도 17(d)는, 형광체 시트를 절단하는 절단 공정,
도 17(e)는, 형광체층 피복 LED를 지지 시트로부터 박리하는 LED 박리 공정,
도 17(e')은, 도 17(e)의 LED 박리 공정에 있어서, 픽업 장치를 이용하여 형광체층 피복 LED를 지지 시트로부터 박리하는 상태를 상세히 설명하는 공정도,
도 17(f)는, 형광체층 피복 LED를 기판에 실장하는 실장 공정을 나타낸다.
도 18은, 본 발명의 봉지 시트 피복 반도체 소자의 제조방법 및 반도체 장치의 제조방법의 제 8 실시형태인 형광체층 피복 LED의 제조방법 및 LED 장치의 제조방법을 나타내는 공정도이며,
도 18(a)는, 지지 시트를 준비하는 지지 시트 준비 공정,
도 18(b)는, LED를 지지 시트의 표측에 배치하는 LED 접착 공정,
도 18(c)는, 형광체 시트를, LED의 표면 및 측면의 표측 부분을 피복하면서, 형광체 시트의 이면이 표측 부분(다른 쪽측 부분)이 되도록 배치하는 형광체 시트 배치 공정,
도 18(d)는, 형광체 시트에 의해서 LED의 표면 및 측면의 표측 부분을 봉지하는 LED 봉지 공정, 및 형광체 시트를 절단하는 절단 공정,
도 18(e)는, 형광체층 피복 LED를 지지 시트로부터 박리하는 LED 박리 공정,
도 18(f)는, 형광체층 피복 LED를 기판에 실장하는 실장 공정을 나타낸다.
도 19는, 본 발명의 봉지 시트 피복 반도체 소자의 제조방법 및 반도체 장치의 제조방법의 제 9 실시형태인 LED 장치의 제조방법을 나타내는 공정도이며,
도 19(a)는, LED를 기판에 미리 실장하는 공정,
도 19(b)는, 형광체 시트를, LED의 표면 및 측면의 표측 부분을 피복하면서, 형광체 시트의 이면이 표측 부분(다른 쪽측 부분)이 되도록 배치하여, LED 장치를 얻는 공정을 나타낸다.
도 20은, 제 1∼제 9 실시형태에 있어서의 LED의 확대 단면도를 나타낸다.
본 발명의 봉지 시트 피복 반도체 소자는, 기판에 접촉하는 한쪽면과, 한쪽면의 다른 쪽측에 배치되는 다른 쪽면을 갖는 반도체 소자와, 반도체 소자의 적어도 다른 쪽면을 피복하는 봉지 시트를 구비하고, 봉지 시트는, 한쪽측으로부터 다른 쪽측으로 투영했을 때에, 반도체 소자의 한쪽면에 포함되지 않고, 또한 한쪽면으로부터 노출하는 노출면을 구비한다. 그리고, 노출면은, 반도체 소자의 한쪽면보다 다른 쪽측에 위치하는 다른 쪽측 부분을 갖고 있다.
이하, 제 1 실시형태∼제 9 실시형태에 따라서, 도 1∼도 17을 참조하여, 본 발명의 봉지 시트 피복 반도체 소자, 그의 제조방법, 반도체 장치 및 그의 제조방법을 설명한다.
<제 1 실시형태>
도 1에 있어서, 지면 상하 방향을 제 1 방향(표리 방향), 지면 깊이 방향을 제 2 방향(전후 방향), 지면 좌우 방향을 제 3 방향이라고 하는 경우가 있다. 또한, 표리 방향은, 후술하는 LED(4)에 있어서 다른 쪽면인 표면으로부터 한쪽면인 이면으로 향하는 방향과, 이면으로부터 표면으로 향하는 방향의 쌍방향이며, 또한, 표면으로부터 이면으로 향하는 방향을 표리 방향 한쪽으로 하고, 이면으로부터 표면으로 향하는 방향을 표리 방향 다른 쪽으로 한다. 도 2 이후의 도면의 방향에 관해서도 도 1과 마찬가지다. 또한, 도 3, 도 6, 및 도 12에 있어서, 후술하는 점착층(3)은, 후술하는 지지판(2), 관통공(21)(도 3 및 도 6만) 및 기준 마크(18)(도 3 및 도 12만)의 상대 배치를 명확히 나타내기 위해서, 생략하고 있다.
도 1에 나타낸 바와 같이, 봉지 시트 피복 반도체 소자로서의 형광체층 피복 LED(10)는, 기판(9)(후술, 도 2(f) 참조)에 접촉하여 실장하기 위한 한쪽면으로서의 이면(22)과, 이면(22)의 표측(표리 방향 다른 쪽측, 즉, 반대측)에 배치되는 다른 쪽면으로서의 표면(23)과, 이면(22)과 표면(23) 사이에서, 그들에 연결되는 측면(26)을 갖는 반도체 소자로서의 LED(4)와, LED(4)의 적어도 표면(23)을 피복하는 봉지 시트로서의 형광체 시트(5)(도 2 참조)로부터 형성되는 형광체층(7)을 구비한다.
LED(4)는, 전기 에너지를 광 에너지로 변환하는 반도체 소자(보다 구체적으로는, 광반도체 소자)이며, 예컨대, 두께(표리 방향의 최대 길이)가 면 방향 길이(표리 방향에 대한 직교 방향에서의 최대 길이)보다 짧은 단면시 대략 직사각형상 및 평면시 대략 직사각형상으로 형성되어 있다. 또한, LED(4)의 표면(23) 및 측면(26)은, 발광층(도시하지 않음)에 의해서 형성되어 있다. 한편, LED(4)의 이면(22)의 일부는, 도 1에 있어서 도시하지 않은 뱀프(도 20에 있어서의 부호 22 참조.)에 의해서 형성되고, 기판(9)(도 2(f) 참조)의 표면에 설치되는 단자(도 2에 있어서도 도시하지 않음)와 전기적으로 접속되는 것에 의해, LED(4)가 실장된다. LED(4)로서는, 예컨대, 청색광을 발광하는 청색 LED(발광 다이오드 소자)를 들 수 있다. 한편, LED(4)의 표면이 단차를 갖는 경우에는, LED(4)에 있어서 가장 표리 방향 다른 쪽측에 위치하는 면이 LED(4)의 표면(23)이며, 또한, 후술하는 도 20에 있어서도 설명하지만, LED(4)의 이면이 단차를 갖는 경우에는, LED(4)에 있어서 가장 표리 방향 한쪽측에 위치하는 면이 LED(4)의 이면(22)이다.
LED(4)의 면 방향의 최대 길이는, 예컨대 0.1mm 이상, 3mm 이하이며, 또한, 1변의 길이가, 예컨대 0.1mm 이상, 3mm 이하이다. 또한, LED(4)의 두께 T0은, 예컨대 0.05mm 이상, 1mm 이하이다.
형광체층(7)의 이측 부분은, LED(4)의 표측 부분을 매설하고 있다. 구체적으로는, 형광체층(7)은, LED(4)의 표면(23) 및 측면(26)의 표측 부분을 피복하고 있다.
즉, 형광체층(7)은, 그 표면(25)이, 면 방향(표리 방향에 대한 직교 방향)에 투영했을 때에, LED(4)의 표면(23)보다 표측(표리 방향 다른 쪽)에 위치하도록 평탄상으로 형성되어 있다.
한편, 형광체층(7)에 있어서의 이면(24)은, 면 방향으로 투영했을 때에, LED(4)의 이면(22)보다 표측에 위치하고, LED(4)의 표면(23)보다 이측(표리 방향 한쪽)에 위치한다. 구체적으로는, 형광체층(7)의 이면(24)에 있어서, 표리 방향으로 투영했을 때에, LED(4)와 겹치지 않고서, LED(4)로부터 노출하는 평탄상의 노출면(27)이 형성되어 있다. 형광체층(7)의 노출면(27)은, 저면시(底面視)에 있어서, LED(4)를 둘러싸는 프레임 형상으로 형성되어 있고, 측면시에 있어서, 노출면(27)의 내단(內端) 가장자리는, LED(4)의 측면(26)의 표리 방향 중앙에 이르도록 형성되어 있다. 또한, 형광체층(7)의 노출면(27)은, LED(4)의 이면(22)보다 표측(표리 방향 다른 쪽측)에 위치하는 표측 부분(다른 쪽측 부분)으로 되어 있다. 이것에 의해서, LED(4)의 이측 부분은, 형광체층(7)의 노출면(27)으로부터 이측(표리 방향한편)으로 돌출하고 있다.
면 방향으로 투영했을 때의, LED(4)의 표면(23)과, 형광체층(7)의 노출면(27)의 표리 방향 길이 T1, 즉, LED(4)이 매설되는 표리 방향 길이(LED(4)의 매설 길이) T1은, LED(4)의 두께 T0에 대하여, 예컨대 5% 이상, 바람직하게는 10% 이상, 보다 바람직하게는 20% 이상이며, 또한, 예컨대 95% 이하, 바람직하게는 90% 이하, 보다 바람직하게는 80% 이하가 되도록 설정된다. 또한, LED(4)의 매설 길이 T1은, 후술하는 형광체 시트(5)의 압착 전의 두께 T3(도 2(b) 참조)에 대하여, 예컨대 5% 이상, 바람직하게는 10% 이상이며, 또한, 예컨대 95% 이하, 바람직하게는 90% 이하가 되도록 설정된다. 구체적으로는, LED(4)의 매설 길이 T1은, 예컨대 0.01mm 이상, 바람직하게는 0.05mm 이상, 보다 바람직하게는 0.1mm 이상이며, 또한, 예컨대 1mm 이하, 바람직하게는 0.8mm 이하, 보다 바람직하게는 0.5mm 이하이다.
한편, 면 방향으로 투영했을 때에 있어서, LED(4)의 이면(22)과, 형광체층(7)의 노출면(27)의 표리 방향 길이 T2, 즉, 형광체층(7)의 이면(24)으로부터 LED(4)의 이측 부분이 이측(표리 방향 한쪽)으로 돌출하는 돌출 길이 T2는, LED(4)의 두께 T0에 대하여, 예컨대 5% 이상, 바람직하게는 10% 이상, 보다 바람직하게는 20% 이상이며, 또한, 예컨대 95% 이하, 바람직하게는 90% 이하, 보다 바람직하게는 80% 이하가 되도록 설정된다. 또한, 돌출 길이 T2는, 후술하는 형광체 시트(5)의 압착 전의 두께 T3(도 2(b) 참조)에 대하여, 예컨대 5% 이상, 바람직하게는 10% 이상이며, 또한, 예컨대 95% 이하, 바람직하게는 90% 이하가 되도록 설정된다. 구체적으로는, LED(4)의 돌출 길이 T2는, 예컨대 0.01mm 이상, 바람직하게는 0.05mm 이상, 보다 바람직하게는 0.1mm 이상이며, 또한, 예컨대 1mm 이하, 바람직하게는 0.8mm 이하, 보다 바람직하게는 0.5mm 이하이다.
또한, 형광체층(7)의 두께 T4는, 예컨대 2mm 이하, 바람직하게는 1mm 이하이며, 또한, 예컨대 0.05mm 이상, 바람직하게는 0.1mm 이상이기도 하다.
한편, 형광체층(7)의 두께 T4는, 형광체층 피복 LED(10)에 있어서의 형광체층(7)의 최대 두께(표리 방향의 최대 길이) T4이고, 상세하게는, 표리 방향으로 투영했을 때에 겹치지 않고, LED(4)로부터 노출하는 부분의 형광체층(7)의 두께, 구체적으로는, 저면시에 있어서, 노출면(27)이 구획되는 형광체층(7)의 두께(즉, 표면(25) 및 노출면(27) 사이의 길이)이다.
한편, 형광체층(7)의 최소 두께 T5는, 예컨대 0.01mm 이상, 바람직하게는 0.02mm 이상이며, 또한, 1mm 이하, 바람직하게는 0.5mm 이하이기도 하다.
다음으로 이 형광체층 피복 LED(10)의 제조방법을 상세히 설명한다.
형광체층 피복 LED(10)의 제조방법은, 도 2(a)∼도 2(e)에 나타낸 바와 같이, 지지 시트 준비 공정(도 2(a) 참조), LED(4)를 배치하는 LED 배치 공정(반도체 소자 배치 공정의 일례, 도 2(b) 참조), LED 피복 공정(도 2(c) 및 도 2(d) 참조), 형광체층 피복 LED(10)를 얻는 절단 공정(도 2(d)의 파선 참조), 및 LED 박리 공정(도 2(e) 및 도 2(e') 참조)을 구비한다.
LED 피복 공정은, LED 배치 공정 후에, 봉지 시트로서의 형광체 시트(5)를, LED(4)의 표면(23) 및 측면(26)의 표측 부분을 피복하면서, 형광체 시트(5)의 이면(24)이 상기 위치에 있는 노출면(27)이 되도록, LED(4)의 표측 부분에 배치하는 형광체 시트 배치 공정(봉지 시트 배치 공정의 일례, 도 2(c) 참조), 및 형광체 시트(5)를 경화시켜, 형광체 시트(5)에 의해서 LED(4)의 표측 부분을 봉지하는 LED 봉지 공정(도 2(d) 참조)을 구비한다.
또한, 반도체 장치로서의 LED 장치(15)의 제조방법은, 실장 공정(도 2(f) 참조)을 구비한다.
이하, 제 1 실시형태에 있어서의 형광체층 피복 LED(10)의 제조방법 및 그 LED 장치(15)의 제조방법의 각 공정을 상술한다.
[지지 시트 준비 공정]
지지 시트 준비 공정은, 지지 시트(1)를 준비하는 공정이다. 지지 시트(1)는, 도 2(a) 및 도 3에 나타낸 바와 같이, 면 방향으로 연장되는 시트 형상을 이루고, 평면시 형상(표리 방향으로 투영했을 때의 형상)은, 예컨대, 대략 직사각형상으로 형성되어 있다.
또한, 지지 시트(1)는, 후에 설명하는 절단 공정(도 2(d)의 파선 참조)에 있어서 절단의 기준이 되는 기준 마크(18)가 미리 설치되도록, 준비된다.
기준 마크(18)는, 도 3에 나타낸 바와 같이, 지지 시트(1)에 있어서의 면 방향에서의 주단부에 있어서, 간격을 사이에 두고 복수 설치되어 있다. 예컨대, 기준 마크(18)는, 지지 시트(1)에 있어서 서로 대향하는 2변에 각각 설치되어 있고, 기준 마크(18)는, 지지 시트(1)의 2변이 대향하는 방향에 있어서 대향하는 한 쌍을 이루도록 형성되어 있다. 한 쌍의 기준 마크(18)는, 그 후에 배치되는 LED(4)(파선)에 대응하여 설치되고, 기준 마크(18)를 기준으로 하여 형광체 시트(5)를 절단했을 때에, LED(4)를 개편화할 수 있도록 배치되어 있다.
각 기준 마크(18)는, 평면시에 있어서 용이하게 인식되는 형상으로 형성되어 있고, 예컨대, 평면시 대략 삼각형 형상으로 형성되어 있다.
지지 시트(1)의 크기는, 최대 길이가, 예컨대 10mm 이상, 300mm 이하이며, 또한, 1변의 길이가, 예컨대 10mm 이상, 300mm 이하이다.
지지 시트(1)는, 복수의 LED(4)(도 2(b) 참조)를 지지할 수 있도록(것같이) 구성되어 있고, 도 2(a) 및 도 3에 나타낸 바와 같이, 예컨대, 지지판(2)과, 지지판(2)의 표면에 적층되는 점착층(3)을 구비한다.
지지판(2)은, 면 방향으로 연장되는 판형상을 이루고, 지지 시트(1)에 있어서의 이면에 설치되어 있고, 지지 시트(1)와 평면시 대략 동일 형상으로 형성되어 있다.
또한, 지지판(2)에는, 기준 마크(18)가 형성되어 있다. 기준 마크(18)는, 단면시에 있어서, 도시하지 않지만, 예컨대, 표면으로부터 표리 방향 도중까지 오목한 오목부, 또는 표리 방향을 관통하는 구멍으로서 형성되어 있다.
지지판(2)은, 적어도 면 방향으로 연신 불능이고, 경질의 재료로 이루어지며, 구체적으로는, 그와 같은 재료로서, 예컨대, 산화규소(유리, 석영 등), 알루미나 등의 산화물, 예컨대, 스테인레스, 실리콘 등의 금속 등을 들 수 있다.
지지판(2)의 23℃에서의 영률은, 예컨대 1×106Pa 이상, 바람직하게는, 1×107Pa 이상, 보다 바람직하게는 1×108Pa 이상이며, 또한, 예컨대 1×1012Pa 이하이기도 하다. 지지판(2)의 영률이 상기한 하한 이상이면, 지지판(2)의 경질을 담보하여, 후술하는 LED(4)(도 2(b) 참조)를 더한층 확실히 지지할 수 있다. 한편, 지지판(2)의 영률은, 예컨대, JIS H7902:2008의 압축 탄성률 등으로부터 구해진다.
지지판(2)의 두께는, 예컨대, 0.1mm 이상, 바람직하게는, 0.3mm 이상이며, 또한, 예컨대, 5mm 이하, 바람직하게는, 2mm 이하이기도 하다.
또한, 지지판(2)에는, 후에 설명하는 LED 박리 공정(도 2(e) 및 도 2(e') 참조)에 있어서 가압 부재(14)를 삽입하기 위한 관통공(21)이 형성되어 있다.
관통공(21)은, 도 3에 나타낸 바와 같이, 지지판(2)에 있어서, 그 후에 배치되는 LED(4)에 대응하여 설치되고, 간격을 사이에 두고 복수 설치되어 있다. 예컨대, 관통공(21)은, 기준 마크(18)를 기준으로 하여 형광체 시트 피복 LED(10')을 개편화했을 때에 각각의 형광체층 피복 LED(10)를 가압할 수 있도록 배치되어 있다.
보다 구체적으로는, 복수의 관통공(21)이 평면시에 있어서 전후좌우로 서로 등간격을 사이에 두도록, 지지 시트(1)에 정렬 배치되어 있다.
관통공(21)의 형상은, 예컨대, 평면시 원형상을 이루고, 그 크기는, 공경이, 예컨대 0.1mm 이상, 바람직하게는 0.2mm 이상이며, 또한, 예컨대 1mm 이하, 바람직하게는 0.7mm 이하이기도 하다.
또한, 관통공(21)의 크기(평면적)는, LED(4)의 크기(평면적)에 대하여, 예컨대 10% 이상, 바람직하게는 20% 이상이며, 또한, 예컨대 90% 이하이며, 바람직하게는 80% 이하이기도 하다.
점착층(3)은, 지지판(2)의 표면 전면에 형성되어 있다.
즉, 점착층(3)은, 지지판(2)의 표면에 관통공(21)을 피복하도록 적층되어 있다.
점착층(3)을 형성하는 점착 재료로서는, 예컨대, 아크릴계 감압 접착제, 실리콘계 감압 접착제 등의 감압 접착제를 들 수 있다.
또한, 점착 재료로서는, 자외선 조사, 약액 또는 가열에 의해서 점착력이 저하되는 것 외에, 통상, 점착제로서 이용할 수 있는 것으로부터 광범위하게 선택할 수 있다.
점착층(3)의 두께는, 예컨대 0.01mm 이상, 바람직하게는 0.02mm 이상이며, 또한, 1mm 이하, 바람직하게는 0.5mm 이하이기도 하다.
지지 시트(1)를 준비하기 위해서는, 예컨대, 지지판(2)과 점착층(3)을 접합한다.
지지 시트(1)의 두께는, 예컨대 0.2mm 이상, 바람직하게는 0.5mm 이상이며, 또한, 6mm 이하, 바람직하게는 2.5mm 이하이기도 하다.
[LED 배치 공정]
LED 배치 공정은, 복수의 LED(4)를 준비하고, 복수의 LED(4)를 점착층(3)에 배치하는 공정이다. LED 배치 공정에서는, 도 2(b) 및 도 3의 가상선으로 나타낸 바와 같이, LED(4)를 복수 준비하고, 복수의 LED(4)를, 그들의 이면(22)이 지지 시트(1)의 표면에 접촉하도록, 서로 간격을 사이에 두고 배치한다.
LED 배치 공정에서는, 예컨대, 복수의 LED(4)를, 지지 시트(1)의 표면에 정렬 배치한다. 구체적으로는, 복수의 LED(4)를, 각 LED(4)의 측면(26)이, 평면시에 있어서 전후좌우로 서로 등간격을 사이에 두도록 배치한다.
또한, LED(4)의 이면(22)을, 관통공(21)과 표리 방향으로 대향하도록, 점착층(3)의 표면에 접촉하도록 배치하고, 도 2에 있어서 도시하지 않은 뱀프(도 20에 있어서의 부호 22 참조.)가 지지 시트(1)에 대향하도록 점착층(3)에 접착한다. 이것에 의해서, LED(4)는, 정렬 상태가 유지되도록, 이면(22)이 점착층(3)을 통해서 지지판(2)의 표면에 지지(감압 접착)된다.
각 LED(4)는, 대응하는 관통공(21)이 그 중앙에 위치하도록 배치된다.
각 LED(4)사이의 간격 L1은, 예컨대 0.05mm 이상, 2mm 이하이다.
[LED 피복 공정]
LED 피복 공정은, 형광체 시트(5)에 의해서 LED(4)의 표면(23) 및 측면(26)의 표측 부분을 피복하여, LED(4)와 형광체 시트(5)를 구비하는 형광체층 피복 LED(10)를 얻는 공정이다. LED 피복 공정은, 형광체 시트 배치 공정(도 2(c) 참조), 및 LED 봉지 공정(도 2(d) 참조)을 구비하고 있다.
(형광체 시트 배치 공정)
형광체 시트 배치 공정은, LED 배치 공정 후에, 형광체 시트(5)를, LED(4)를 부분적으로 피복하고, 또한, 형광체 시트(5)의 이면(24)이 상기 위치에 있는 노출면(27)이 되도록, LED(4)의 표측 부분에 배치하는 공정이다. 구체적으로는, 표리 방향으로 투영했을 때에, 형광체 시트(5)를, LED(4)의 적어도 표면(23)을 피복하고, 또한 형광체 시트(5)의 노출면(27)이, 지지 시트(1)의 표면보다 표측에 위치하는 표측 부분(다른 쪽측 부분)을 갖도록, 배치한다.
도 2(b)의 상측도 및 도 2(c)에 있어서, 형광체 시트(5)는, 경화성 수지 및 형광체를 함유하는 형광 수지 조성물로부터 형성되어 있다.
경화성 수지로서는, 예컨대, 가열에 의해 경화되는 열경화성 수지, 예컨대, 활성 에너지선(예컨대, 자외선, 전자선 등)의 조사에 의해 경화되는 활성 에너지선 경화성 수지 등을 들 수 있다. 바람직하게는, 열경화성 수지를 들 수 있다.
구체적으로는, 경화성 수지로서, 예컨대, 실리콘 수지, 에폭시 수지, 폴리이미드 수지, 페놀 수지, 요소 수지, 멜라민 수지, 불포화 폴리에스터 수지 등의 열경화성 수지를 들 수 있다. 바람직하게는, 실리콘 수지를 들 수 있다.
실리콘 수지로서는, 예컨대, 2단계 경화형 실리콘 수지, 1단계 경화형 실리콘 수지 등의 실리콘 수지를 들 수 있고, 바람직하게는, 2단계 경화형 실리콘 수지를 들 수 있다.
2단계 경화형 실리콘 수지는, 2단계의 반응 기구를 갖고 있고, 1단계째의 반응으로 B 스테이지화(반경화)되고, 2단계째의 반응으로 C 스테이지화(완전 경화)되는 열경화성 실리콘 수지이다. 한편, 1단계 경화형 실리콘 수지는, 1단계의 반응 기구를 갖고 있고, 1단계째의 반응으로 완전 경화되는 열경화성 실리콘 수지이다.
또한, B 스테이지는, 경화성 실리콘 수지가, 용제에 가용인 A 스테이지와, 완전 경화된 C 스테이지 사이의 상태이고, 경화 및 겔화가 약간 진행되어, 용제에 팽윤되지만 완전히 용해되지 않고, 가열에 의해서 연화되지만 용융되지 않는 상태이다.
2단계 경화형 실리콘 수지로서는, 예컨대, 축합 반응과 부가 반응의 2개의 반응계를 갖는 축합 반응·부가 반응 경화형 실리콘 수지 등을 들 수 있다.
경화성 수지의 배합 비율은, 형광 수지 조성물에 대하여, 예컨대 30질량% 이상, 바람직하게는 50질량% 이상이며, 또한, 예컨대 99질량% 이하, 바람직하게는 95질량% 이하이기도 하다.
형광체는, 파장 변환 기능을 갖고 있고, 예컨대, 청색광을 황색광으로 변환할 수 있는 황색 형광체, 청색광을 적색광으로 변환할 수 있는 적색 형광체 등을 들 수 있다.
황색 형광체로서는, 예컨대, Y3Al5O12:Ce(YAG(이트륨·알루미늄·가넷):Ce), Tb3Al3O12:Ce(TAG(테르븀·알루미늄·가넷):Ce) 등의 가넷형 결정 구조를 갖는 가넷형 형광체, 예컨대, Ca-α-SiAlON 등의 산질화물 형광체 등을 들 수 있다.
적색 형광체로서는, 예컨대, CaAlSiN3:Eu, CaSiN2:Eu 등의 질화물 형광체 등을 들 수 있다.
바람직하게는, 황색 형광체를 들 수 있다.
형광체의 형상으로서는, 예컨대, 구상, 판상, 침상 등을 들 수 있다. 바람직하게는, 유동성의 관점에서, 구상을 들 수 있다.
형광체의 최대 길이의 평균치(구상인 경우에는, 평균 입자경)는, 예컨대 0.1μm 이상, 바람직하게는 1μm 이상이며, 또한, 예컨대 200μm 이하, 바람직하게는 100μm 이하이기도 하다.
형광체의 배합 비율은, 경화성 수지 100질량부에 대하여, 예컨대 0.1질량부 이상, 바람직하게는 0.5질량부 이상이며, 예컨대 80질량부 이하, 바람직하게는 50질량부 이하이기도 하다.
또한, 형광 수지 조성물은 충전제를 함유할 수도 있다.
충전제로서는, 예컨대, 실리콘 입자 등의 유기 미립자, 예컨대, 실리카, 탈크, 알루미나, 질화알루미늄, 질화규소 등의 무기 미립자를 들 수 있다. 또한, 충전제의 배합 비율은, 경화성 수지 100질량부에 대하여, 예컨대 0.1질량부 이상, 바람직하게는 0.5질량부 이상이며, 또한, 예컨대 70질량부 이하, 바람직하게는 50질량부 이하이기도 하다.
그리고, 도 2(c)에 나타낸 바와 같이, 형광체 시트(5)를, 복수의 LED(4)를 피복하고, 또한 형광체 시트(5)의 이면(24)이 상기 위치에 있는 노출면(27)이 되도록 배치하기 위해서는, 우선, 도 2(b)의 상측도에 나타낸 바와 같이, 형광체 시트(5)를 준비한다. 형광체 시트(5)를 준비하기 위해서는, 경화성 수지 및 형광체 및 필요에 따라 배합되는 충전제를 배합하여, 형광 수지 조성물을 조제한다. 이어서, 형광 수지 조성물을, 이형 시트(6)의 표면에 도포하고, 그 후 가열시킨다.
경화성 수지가 2단계 경화형 실리콘 수지를 함유하는 경우에는, 상기한 가열에 의해서, 경화성 수지가 B 스테이지화(반경화)된다. 즉, B 스테이지의 형광체 시트(5)가 형성된다.
이 형광체 시트(5)의 23℃에서의 압축 탄성률은, 예컨대 0.01MPa 이상, 바람직하게는 0.04MPa 이상이며, 또한, 예컨대 1.0MPa 이하, 바람직하게는, 0.5MPa 이하이기도 하다.
형광체 시트(5)의 압축 탄성률이 상기 하한 이상이면, 충분한 유연성을 담보할 수 있다. 한편, 형광체 시트(5)의 압축 탄성률이 상기 상한 이하이면, LED(4)에 지나친 응력이 걸리는 것을 방지하면서, LED(4)를 매설할 수 있다.
이 형광체 시트(5)의 두께 T3, 즉, 형광체 시트(5)의 압착 전의 두께(표리 방향의 최대 길이) T3은, 예컨대 2mm 이하, 바람직하게는 1mm 이하이며, 또한, 예컨대 0.05mm 이상, 바람직하게는 0.1mm 이상이다.
이어서, 도 2(c)에 나타낸 바와 같이, 형광체 시트(5)를, 복수의 LED(4)를 부분적으로 피복하고, 또한, 형광체 시트(5)의 이면(24)이 상기 위치에 있는 노출면(27)이 되도록, LED(4)의 표측 부분에 배치한다.
즉, 형광체 시트(5)를, 복수의 LED(4)의 표측 부분을 피복하면서, 형광체 시트(5)의 이면(24)이 점착층(3)의 표면보다 표측 부분에 배치되는 노출면(27)이 되도록, LED(4)의 표측 부분에 배치한다.
구체적으로는, 형광체 시트(5)를, LED(4)의 표측 부분에 배치하기 위해서는, 예컨대, 형광체 시트(5)를 복수의 LED(4)의 표측 부분에 대하여 압착한다. 압착은, 예컨대, 2개의 금속 평판을 구비하는 평판 프레스 장치에 의해서 실시된다. 이것에 의해서, 형광체 시트(5)의 이측 부분을 복수의 LED(4) 사이의 간극의 표측 부분에 매입(埋入)시킨다.
형광체 시트(5)의 복수의 LED(4)의 표측 부분에 대한 압착에서는, 압력, 또는, 형광체 시트(5)의 압입량(押入量)을 제어하는 것에 의해, 실시한다.
압력은, 형광체 시트(5)의 23℃에서의 압축 탄성률에 대응하여 적절히 설정된다.
압입량은, 도시하지 않은 소정 두께의 스페이서를, 지지 시트(1)의 표면에 있어서, 복수의 LED(4)를 둘러싸도록 평면시 대략 프레임 형상으로 배치한 후, 프레스하거나, 또는, 평판 프레스 장치에 있어서의 프레스판의 표리 방향의 변위량을 조정하여, 제어된다. 스페이서의 두께는, 예컨대, LED(4)의 두께 T0으로부터 LED(4)의 매설 길이 T1을 뺀 길이이다.
또한, 압착은, 감압 분위기 하, 또는 상압 분위기 하에서 실시되고, 바람직하게는, 프로세스의 간략화의 관점에서, 상압 분위기 하에서 실시된다.
한편, 형광체 시트(5)를 복수의 LED(4)의 표면에 재치하고, 그 후, 형광체 시트(5)를 소정 시간 방치하는 것에 의해, 형광체 시트(5)의 자중 및 형광체 시트(5)의 유연성(낮은 압축 탄성률)에 근거하여, 형광체 시트(5)가 이측(표리 방향 한쪽측)으로 약간 늘어지는 것에 의해, 형광체 시트(5)를 복수의 LED(4) 사이의 간극의 표측 부분에 설치할 수도 있다.
형광체 시트(5) 중, 복수의 LED(4) 사이의 간극의 표측 부분(표리 방향 다른 쪽측 부분)에 매입되는(파고 들어가는) 부분은, 형광체 시트(5)의 표측 부분으로부터 이측으로 단면 대략 직사각형상으로 돌출하는 진입 부분(31)으로 된다. 진입 부분(31)은, 그 측면이, LED(4)의 측면(26)의 표측 부분을 피복하고 있다. 한편, 형광체 시트(5)는, LED(4)의 측면(26)(복수의 LED(4)가 서로 대향하는 대향면)의 이측 부분을 피복하지 않고, 노출하고 있다. 진입 부분(31)의 두께(표리 방향길이)는, 상기한 LED(4)의 매설 길이 T1과 마찬가지다.
한편, 형광체 시트(5)의 LED(4)의 표측 부분에 대한 압착에 의해서, 형광체 시트(5)의 25가 평판 프레스에 의해 평탄 형상을 유지한 채로, 표리 방향으로 투영했을 때에, 형광체 시트(5)에 있어서 LED(4)와 겹치는 부분은, 면 방향 외측으로 이동하여, 즉, LED(4)와 겹치지 않는 부분으로 이동하여, 진입 부분(31)보다 표측에 배치되는 표측 부분을 구성한다. 그 때문에, 압착 후의 형광체층(7)의 최대 두께 T4는, 형광체 시트(5)의 압착 전의 두께 T3을 상회하는 한편, 압착 후의 형광체층(7)의 최소 두께 T5는, 형광체 시트(5)의 압착 전의 두께 T3을 하회한다.
이것에 의해서, 각 LED(4)의 표면(25) 및 측면(26)의 표측 부분이 형광체 시트(5)에 의해서 피복되는 한편, 각 LED(4) 사이의 이측 부분이 형광체 시트(5)로부터 노출되는 공간(30)이 형성된다.
공간(30)은, 복수의 LED(4)의 이측 부분의 측면(26), 점착층(3)의 표면, 및 형광체 시트(5)의 이면(진입 부분(31)의 이면)(24)에 의해서 구획되는 공간이다. 또한, 공간(30)은, 각 LED(4) 사이에서 연통하는 공간이다. 구체적으로는, 공간(30)은, 도 3이 참조되는 바와 같이, 평면시에 있어서, 점착층(3)의 외형 형상으로부터 LED(4)의 형상을 제외한 대략 격자 형상(대략 바둑판눈 형상)으로 형성된다. 한편, 공간(30)에 있어서, LED(4)로부터 노출하는 점착층(3)의 표면은, 형광체 시트(5)의 이면(24)에 접촉하지 않고, 구체적으로는, 진입 부분(31)의 이면(24)과 표리 방향으로 간격이 사이에 두어져 있다. 공간(30)의 두께는, LED(4)의 돌출 길이 T2와 마찬가지다.
그 후, 도 2(c)의 가상선으로 나타낸 바와 같이, 이형 시트(6)를 형광체 시트(5)의 표면(25)으로부터 박리한다.
(LED 봉지 공정)
LED 봉지 공정은, 형광체 시트(5)를 경화시켜, 가요성의 형광체 시트(5)에 의해서 LED(4)의 표측 부분을 봉지하는 공정이다. LED 봉지 공정은, 형광체 시트 배치 공정(도 2(c) 참조) 후에 실시한다.
LED 봉지 공정에서는, 도 2(d)에 나타낸 바와 같이, 형광체 시트(5)를 경화시킨다. 구체적으로는, 형광체 시트(5)를, 예컨대 80℃ 이상, 바람직하게는 100℃ 이상, 또한, 예컨대 200℃ 이하, 바람직하게는 180℃ 이하로 가열한다.
경화성 수지가 2단계 경화형 실리콘 수지를 함유하고, LED(4)를 매설하는 형광체 시트(5)가 B 스테이지인 경우에는, 형광체 시트(5)는, 상기한 가열에 의해서, 완전 경화되어 C 스테이지로 된다.
또한, 경화성 수지가 1단계 경화형 실리콘 수지를 함유하는 경우에는, 이러한 경화성 수지로 이루어지는 형광체 시트(5)는, 상기한 가열에 의해서, 완전 경화되어 C 스테이지로 된다.
또는, 경화성 수지가 활성 에너지선 경화성 수지인 경우에는, 형광체 시트(5)에 활성 에너지선을 표측으로부터 조사한다.
경화(완전 경화)된 형광체 시트(5)는, 가요성을 갖고 있고, 구체적으로는, 23℃에서의 압축 탄성률이, 예컨대 0.5MPa 이상, 바람직하게는 1MPa 이상이며, 또한, 예컨대 100MPa 이하, 바람직하게는 10MPa 이하이기도 하다.
형광체 시트(5)의 압축 탄성률이 상기 상한 이하이면, 가요성을 확실히 담보할 수 있어, 예컨대, 다음 절단 공정(도 2(d) 참조)에 있어서, 커팅 장치(후술)를 이용하여, 형광체 시트(5)를 절단할 수도 있다. 형광체 시트(5)의 압축 탄성률이 상기 하한 이상이면, 절단 후의 형상을 유지할 수 있다.
이것에 의해, LED(4)의 측면(26)의 표측 부분 및 표면(23)이, 형광체 시트(5)에 의해서 밀착 형상으로 피복된다. 즉, C 스테이지의 형광체 시트(5)에 의해서 LED(4)의 표측 부분이 봉지된다.
이것에 의해서, 절단 공정 전의 지지 시트(1)의 표측에 있어서, 복수의 LED(4)와, 그들의 표측 부분을 통틀어 피복하여 봉지하는 형광체 시트(5)를 구비하는, 봉지 시트 피복 반도체 소자의 일례로서의 형광체 시트 피복 LED(10')을 얻는다. 형광체 시트 피복 LED(10')은, 복수의 LED(4)의 이면(22)이 지지 시트(1)에 밀착하는 상태로 얻어진다. 또한, 형광체 시트 피복 LED(10')에 있어서, 형광체 시트(5)의 이면(24)은, 면 방향으로 투영했을 때에, 복수의 LED(4)의 이면(22)보다 표측(표리 방향 다른 쪽)에 위치하는 노출면(27)으로 된다.
[절단 공정]
절단 공정은, LED 봉지 공정 후에, 형광체 시트(5)를, 복수의 LED(4)에 대응하여 절단하는 것에 의해, 복수의 LED(4)를 구비하는 형광체 시트 피복 LED(10')으로부터, 하나의 LED(4)를 구비하는 형광체층 피복 LED(10)를 얻는 공정이다. 도 2(d)의 파선으로 나타낸 바와 같이, 절단 공정에서는, 복수의 LED(4)의 주위의 가요성의 형광체 시트(5)를, 표리 방향에 따라 절단한다. 예컨대, 도 3의 일점쇄선으로 나타낸 바와 같이, 형광체 시트(5)를, 예컨대, 각 LED(4)를 둘러싸는 평면시 대략 직사각형상으로 절단한다.
형광체 시트(5)를 절단하기 위해서는, 예컨대, 원반상의 다이싱 소(dicing saw)(다이싱 블레이드)를 이용하는 다이싱 장치, 커터를 이용하는 커팅 장치, 레이저 조사 장치 등의 절단 장치가 사용된다.
또한, 형광체 시트(5)의 절단은, 기준 마크(18)를 기준으로 하여 실시한다. 구체적으로는, 한 쌍을 이루는 기준 마크(18)를 맺는 직선(도 3에 있어서 일점쇄선으로 표시됨)에 따라, 형광체 시트(5)를 자른 칼집(8)이 형성되도록 절단한다.
한편, 형광체 시트(5)의 절단에서는, 예컨대, 칼집(8)이 지지 시트(1)를 관통하지 않도록, 구체적으로는, 점착층(3)을 관통하지 않도록, 형광체 시트(5)의 표측으로부터 이측으로 향하여 절단한다.
절단 공정에 의해서, 하나의 LED(4)와, 그 LED(4)의 표측 부분을 피복하는 형광체 시트(5)로부터 형성되는 형광체층(7)을 구비하는 형광체층 피복 LED(10)를, LED(4)이 지지 시트(1)에 밀착하는 상태로 얻는다. 즉, 복수의 LED(4)를 구비하는 형광체 시트 피복 LED(10')을 각 LED(4)에 대응하도록 개편화하여, 하나의 LED(4)를 구비하는 형광체층 피복 LED(10)를 얻는다.
[LED 박리 공정]
LED 박리 공정은, 도 2(e)에 나타낸 바와 같이, 형광체층 피복 LED(10)를 점착층(3)으로부터 박리하는 공정이다. LED 박리 공정에서는, 도 2(e')에 나타낸 바와 같이, 바늘 등의 가압 부재(14)와, 코렛트 등의 흡인 부재(16)를 구비하는 픽업 장치(17)를 이용하여, 관통공(21)을 통해서 가압 부재(14)에 의해 점착층(3)을 가압하여, 형광체층 피복 LED(10)를 지지판(2) 및 점착층(3)으로부터 박리한다.
상세하게는, 우선, 지지 시트(1)를 픽업 장치(17)에 설치하고, 가압 부재(14)를 박리하고자 하는 형광체층 피복 LED(10)에 대응하는 관통공(21)에 대하여 이측으로부터 대향 배치시킨다.
그리고, 관통공(21)에, 가압 부재(14)를 이측으로부터 삽입한다.
그렇게 하면, 관통공(21)에 대응하는 점착층(3)이, 지지판(2)에 대하여 상대적으로 표측으로 가압되어, 형광체층 피복 LED(10)과 동시에 밀어 올려진다.
밀어 올려진 형광체층 피복 LED(10)는, 흡인 부재(16)에 의해서 흡인된다.
그리고, 형광체층 피복 LED(10)는, 흡인 부재(16)에 의해서 흡인되면서, 지지판(2)에 대하여 상대적으로 표측으로 더욱 이동하고, 그 후, 점착층(3)으로부터 박리한다.
한편, 필요에 따라, LED 박리 공정 전에, 자외선 조사, 약액 또는 가열에 의해서 점착층(3)의 점착력을 저하시키고 나서, 형광체층 피복 LED(10)를 용이하게 박리할 수도 있다.
또한, LED 박리 공정에 있어서, 형광체층(7)이 점착층(3)에 접촉하고 있지 않고, LED(4)만이 점착층(3)에 접촉하고 있기 때문에, 형광체층 피복 LED(10)를 점착층(3)으로부터 용이하게 박리할 수 있다.
이것에 의해서, 도 2(e)에 나타낸 바와 같이, 지지 시트(1)로부터 박리된 형광체층 피복 LED(10)를 얻는다.
[실장 공정]
실장 공정은, LED 박리 공정 후, 형광체층 피복 LED(10)를 기판(9)에 실장하는 공정이다. 실장 공정에서는, 형광체층 피복 LED(10)를 발광 파장이나 발광 효율에 따라 선별한 후, 도 2(f)에 나타낸 바와 같이, 선별된 형광체층 피복 LED(10)를 기판(9)에 실장한다. 이것에 의해서, 반도체 장치로서의 LED 장치(15)를 얻는다.
구체적으로는, 형광체층 피복 LED(10)를, LED(4)의 이면(22)에 설치되는 뱀프(도 20에 있어서의 부호 22 참조.)가 기판(9)의 표면에 설치되는 단자(도시하지 않음)와 대향하도록, 기판(9)과 대향 배치시킨다. 즉, 형광체층 피복 LED(10)의 LED(4)를 기판(9)에 플립 칩 실장한다.
이것에 의해, 기판(9)과, 기판(9)에 실장되는 형광체층 피복 LED(10)를 구비하는 LED 장치(15)를 얻는다. LED 장치(15)에서는, 형광체층(7)의 노출면(27)과 기판(9)은, 표리 방향으로 간격이 사이에 두어져 있다. 즉, 형광체층(7)의 노출면(27)은, 면 방향으로 투영했을 때에, 기판(9)의 표면보다 표측(표리 방향 다른 쪽)에 위치하고 있다.
그 후, 필요에 따라, 도 2(f)의 가상선으로 나타낸 바와 같이, LED 장치(15)에, 형광체층 피복 LED(10)를 봉지하는 봉지 보호층(20)(형광체층(7)과는 다른 봉지층)을 설치할 수도 있다. 이것에 의해서, LED 장치(15)의 신뢰성을 향상시킬 수 있다.
그리고, 이 형광체층 피복 LED(10) 및 형광체 시트 피복 LED(10')에서는, 형광체 시트(5)의 노출면(27)은 LED(4)의 이면(22)보다 표측에 위치하기 때문에, 형광체 시트(5)의 노출면(27)이 LED(4)의 이면(22)과 같은 위치에 있는 경우에 비하여, 형광체 시트(5) 중의 보이드의 발생이 억제된다.
그 때문에, 형광체층 피복 LED(10) 및 형광체 시트 피복 LED(10')은, 신뢰성이 우수하다.
또한, 이 형광체층 피복 LED(10) 및 형광체 시트 피복 LED(10')에서는, 노출면(27)은, 전부 LED(4)의 이면(22)보다 표측(표리 방향 다른 쪽)에 위치하는 표측 부분(다른 쪽측 부분)이기 때문에, 보이드의 발생을 더한층 억제할 수 있다.
또한, 형광체를 함유하는 형광체 시트(5)에 의해 LED(4)를 피복하기 때문에, 형광체층(7)에 의해서, LED(4)로부터 발광되는 광, 구체적으로는, LED(4)의 적어도 표면(23)을 형성하는 발광층(도시하지 않음)으로부터 발광되는 광의 파장을 변환하여, 고에너지의 광을 발광할 수 있다.
또한, 형광체 시트 피복 LED(10') 및 그것이 실장되는 LED 장치(15)에서는, 복수의 LED(4)에 의해서 물성을 향상시킬 수 있고, 구체적으로는, 복수의 LED(4)의 발광에 의해서 발광 강도를 향상시킬 수 있다.
따라서, 이 LED 장치(15)에서는, 형광체 시트(5) 중의 보이드의 발생이 억제된 형광체층 피복 LED(10)를 구비하기 때문에, 신뢰성이 우수하다.
또한, 상기한 형광체층 피복 LED(10)의 제조방법에 의하면, 표리 방향으로 투영했을 때에, LED(4)의 이면(22)에 포함되지 않고, 또한, LED(4)의 이면(22)으로부터 노출하는 노출면(27)을 구비하는 형광체 시트(15)를, LED(4)의 적어도 표면(23)을 피복하고, 또한, 형광체 시트(5)의 노출면(27)이, 지지 시트(1)의 표면보다 표측(표리 방향 다른 쪽측)에 위치하는 표측 부분(다른 쪽측 부분)이 되도록 배치하는 형광체 시트 배치 공정을 구비한다. 그 때문에, 형광체 시트(5)에 있어서 LED(4)로부터 노출하는 노출면(27) 전면이 지지 시트(1)의 표면과 같은 위치에 있는 경우에 비하여, 즉, 형광체 시트(5)의 노출면(27) 전면과 지지 시트(1)의 표면이 접촉하는 경우에 비하여, 이러한 접촉이 적다. 그만큼, 형광체 시트(5)와 지지 시트(1)의 접촉에 기인하는 형광체 시트(5) 중의 보이드의 발생을 억제할 수 있다.
또한, 이 방법에 있어서, 형광체 시트 배치 공정을 상압 분위기 하에서 실시하면, 이러한 공정을 감압 분위기 하에서 실시하는 경우에 비하여, 형광체 시트 배치 공정을 간략화할 수 있다.
이 LED 장치(15)의 제조방법은, 간략화된 형광체 시트 배치 공정을 구비하는 형광체층 피복 LED(10)의 제조방법에 의해서, 형광체층 피복 LED(10)를 준비하기 때문에, 간이한 공정으로 LED 장치(15)를 얻을 수 있다.
또한, 상기한 형광체층 피복 LED(10)에서는, 형광체 시트(5)를, 복수의 LED(4)를 부분적으로 피복하고, 또한, 서로 인접하는 LED(4) 사이에 걸치는 공간(30)이 형성되도록 배치하기 때문에, 형광체 시트(5)가 복수의 LED(4)에 접촉(압착)할 때에, 형광체 시트(5)로부터 복수의 LED(4)에 걸리는 응력을, 공간(30)으로 해방시킬 수 있다. 그 때문에, 형광체 시트(5)로부터 복수의 LED(4)에 걸리는 면 방향의 응력을 저감할 수 있다. 그 결과, LED(4)가 면 방향으로 어긋나는, LED의 위치 어긋남이 억제된 형광체층 피복 LED(10)를 제조할 수 있다.
또한, 서로 대향하는 LED(4)의 이측 부분의 측면(26)이 노출하는 것에 의해, 상기한 공간(30)을 확실히 형성할 수 있다.
또한, 형광체를 함유하는 형광체 시트(5)를 LED(4)의 표측 부분에 접촉시키기 때문에, 형광체층(7)에 의해서 LED(4)로부터 발광되는 광의 파장을 변환하여, 고에너지의 광을 발광할 수 있다.
그리고, 형광체층 피복 LED(10)는, LED의 위치 어긋남이 억제되고, 치수 편차가 억제되어 있다. 그 때문에, 안정된 광학 특성, 구체적으로는, 안정된 휘도, 안정된 색도, 안정된 배향성 등을 확보할 수 있다.
또한, LED 장치(15)의 제조방법은, 안정된 광학 특성이 확보된 형광체층 피복 LED(10)를 준비하는 공정을 포함하기 때문에, 안정된 광학 특성을 갖는 LED 장치(15)를 제조할 수 있다.
그리고, LED 장치(15)는, LED의 위치 어긋남이 억제되고, 치수 편차가 억제되어 있기 때문에, 안정된 휘도, 안정된 색도, 안정된 배향성 등을 확보할 수 있다.
또한, 상기한 형광체층 피복 LED(10)의 제조방법에 의하면, 지지 시트 준비 공정에서는, 관통공(21)이 미리 형성되어 있는 경질의 지지판(2)을 준비하고, LED 박리 공정에서는, 상기한 픽업 장치(17)를 이용하여, 지지판(2)의 관통공(21)에 가압 부재(14)를 삽입하여 점착층(3)을 가압하는 것에 의해, 형광체층 피복 LED(10)를 점착층(3)으로부터 박리한다.
그 때문에, LED 박리 공정 전에, 점착층(3)의 점착력을 저하시키는 공정을 필요로 하지 않아도, LED(4)를 점착층(3)으로부터 박리할 수 있다.
그 결과, 형광체층 피복 LED(10)의 제조에 요하는 공수를 삭감할 수 있다.
또한, 점착층(3)의 재료를, 자외선 조사, 약액 또는 가열에 의해서 점착력이 저하되는 재료뿐만 아니라, 광범위하게 선택할 수 있다.
그 결과, 공정 설계의 자유도를 향상시킬 수 있다.
한편, 이 형광체층 피복 LED(10)의 제조방법은, 절단 공정을 구비하고, 절단 공정 후에, 형광체층 피복 LED(10)를 지지 시트(1)로부터 박리한다. 즉, 절단 공정에서는, 경질의 지지판(2)을 구비하는 지지 시트(1)에 의해, LED(4) 및 형광체 시트(5)를 지지하면서, 형광체 시트(5)를 절단할 수 있다. 그 때문에, 치수 안정성이 우수한 형광체층 피복 LED(10)를 얻을 수 있다.
또한, LED 장치(15)는, 치수 안정성이 우수한 형광체층 피복 LED(10)를 구비하기 때문에, 신뢰성이 우수하고, 그 때문에, 발광 효율이 향상되어 있다.
또한, 형광체 시트(5)를 경화시키는 LED 봉지 공정 후에, 형광체 시트(5)를 절단하는 절단 공정을 실시하기 때문에, 경화로 생길 수 있는 형광체 시트(5)의 수축에 기인하는 치수 오차를, 절단 공정에서 캔슬할 수 있다. 그 때문에, 치수 안정성이 한층 더 우수한 형광체층 피복 LED(10)를 얻을 수 있다.
또한, LED(4)의 표측 부분을 봉지하는 형광체 시트(5)는, 가요성이기 때문에, 절단 공정에 있어서, 고가의 다이싱 장치뿐만 아니라, 비교적 저렴한 커팅 장치를 포함하는 여러 가지 절단 장치를 사용하여, 형광체 시트(5)를 원활하게 절단할 수 있다.
또한, 이 방법의 형광체 시트 배치 공정에서는, B 스테이지의 형광체 시트(5)에 의해서, LED(4)의 표측 부분을 매설하고, LED 봉지 공정에서는, 형광체 시트(5)를 경화시켜 C 스테이지로 하여, C 스테이지의 형광체 시트(5)에 의해서 LED(4)의 표측 부분을 봉지한다. 그 때문에, B 스테이지의 LED(4)의 표측 부분을 형광체 시트(5)에 의해서 용이하고 또한 확실히 피복하면서, C 스테이지의 형광체 시트(5)에 의해서 LED(4)의 표측 부분을 확실히 봉지할 수 있다.
따라서, 형광체층 피복 LED(10)는, 치수 안정성이 우수하다.
또한, 형광체층 피복 LED(10)는, 그 제조에 요하는 공수가 저감되어 있기 때문에, 비용을 저감할 수 있다.
또한, LED 장치(15)는, 상기한 형광체층 피복 LED(10)를 갖추고 있기 때문에, 비용을 저감할 수 있다.
또한, 이 방법에 있어서의 지지 시트 준비 공정에서는, 지지 시트(1)를, 절단 공정에서 절단의 기준이 되는 기준 마크(18)가 미리 설치되도록, 준비한다.
한편, 유사 웨이퍼를 석영 기판 및 점착 시트로부터 박리한 후, 다이싱하는 일본 특허공개 2001-308116에 기재된 방법에서는, 유사 웨이퍼를 다이싱할 때에는, 유사 웨이퍼는, 석영 기판의 표측에는 없어, 상기한 바와 같이 기준 마크(18)를 기준으로 하여 다이싱할 수 없다.
이와 대조적으로, 상기 방법에서는, 절단 공정에 있어서, LED(4)는, 지지 시트(1)에 지지되어 있기 때문에, 이와 같이 기준 마크(18)를 기준으로 하여 LED(4)를 우수한 정밀도로 개편화할 수 있다.
[변형예]
도 2의 실시형태에서는, 우선, 절단 공정에 있어서, 도 2(d)의 파선으로 나타낸 바와 같이, 복수의 LED(4), 및 복수의 LED(4)의 표측 부분을 피복하는 형광체 시트(5)를 갖는 형광체 시트 피복 LED(10')을, 복수의 형광체층 피복 LED(10)로 개편화하고, 이어서, LED 박리 공정에 있어서, 도 2(e)에 나타낸 바와 같이, 복수의 형광체층 피복 LED(10)의 각각을 점착층(3)으로부터 박리하고 있다. 그러나, 도 4에 나타낸 바와 같이, 절단 공정에 있어서, 형광체 시트 피복 LED(10')을 절단하여 개편화하지 않고서, LED 박리 공정에 있어서, 형광체 시트 피복 LED(10')에 있어서의 복수의 LED(4)를 형광체 시트(5)와 함께 점착층(3)으로부터 박리할 수도 있다.
그 경우에는, 픽업 장치(17)는, 도 4에 나타낸 바와 같이, 복수의 LED(4)에 대응하여, 복수의 가압 부재(14)와 복수의 흡인 부재(16)를 구비하고, 복수의 가압 부재(14)는 연동하여 동시에 표리 방향으로 이동한다.
복수의 LED(4)를 박리하기 위해서는, 우선, 복수의 LED(4)를 갖는 형광체 시트 피복 LED(10') 픽업 장치(17)에 설치하여, 복수의 가압 부재(14)를 각각 복수의 관통공(21)에 대하여 이측으로부터 대향 배치시킨다.
그리고, 복수의 관통공(21)에, 복수의 가압 부재(14)를 이측으로부터 동시에 삽입한다.
그렇게 하면, 점착층(3) 전체가, 지지판(2)에 대하여 상대적으로 표측으로 가압되어, 복수의 LED(4) 및 형광체 시트(5)와 함께 밀어 올려진다.
밀어 올려진 복수의 LED(4) 및 형광체 시트(5)는, 복수의 흡인 부재(16)에 의해서 흡인된다.
그리고, 복수의 LED(4) 및 형광체 시트(5)는, 복수의 흡인 부재(16)에 의해서 흡인되면서, 지지판(2)에 대하여 상대적으로 표측으로 더욱 이동하고, 그 후, 점착층(3)으로부터 박리된다.
이것에 의해서, 복수의 LED(4)와, 그들의 표측 부분을 피복하는 형광체 시트(5)를 구비하는 형광체 시트 피복 LED(10')를 얻는다.
한편, 도 2 및 도 3의 실시형태에서는, 도 2(b)에 나타낸 바와 같이, LED 배치 공정에 있어서, 복수의 LED(4)를 지지 시트(1)에 배치하고, LED 피복 공정에 있어서, 도 2(c) 및 도 2(d)에 나타낸 바와 같이, 형광체 시트 피복 LED(10')를 제작하고, 그 후, 절단 공정에 있어서, 도 2(d)의 파선으로 나타낸 바와 같이, 형광체 시트 피복 LED(10')를 절단하여 개편화하여, 형광체층 피복 LED(10)를 얻고 있다. 그러나, 예컨대, 도 5 및 도 6에 나타낸 바와 같이, 미리 원하는 크기의 지지 시트(1)를 준비하고, 계속해서, 하나의 LED(4)를 지지 시트(1)에 배치하고, 계속해서, 형광체 시트(5)를 LED(4)의 표측 부분에 배치하고, 그 후, 절단 공정(도 2(d)의 파선 참조)을 실시하지 않고, 형광체층 피복 LED(10)를 지지 시트(1)로부터 박리하여, 형광체층 피복 LED(10)를 얻을 수도 있다.
즉, 이 실시형태는, 도 5(a)∼도 5(e)에 나타낸 바와 같이, 지지 시트 준비 공정(도 5(a) 참조), LED 배치 공정(도 5(b) 참조), LED 피복 공정(도 5(c) 및 도 5(d) 참조), 및 LED 박리 공정(도 5(e) 및 도 5(e') 참조)을 구비한다. 한편, 이 실시형태는, 절단 공정(도 2(d)의 파선 참조)을 구비하고 있지 않다.
지지 시트 준비 공정에서는, 도 5(a) 및 도 6에 나타낸 바와 같이, 지지 시트(1)를, 하나의 LED(4)를 지지할 수 있는 크기로 미리 외형 가공하여, 준비한다. 한편, 지지 시트(1)는, 관통공(21)을 구비하지만, 기준 마크(18)가 형성되어 있지 않은 평면시 대략 직사각형상을 이룬다.
LED 배치 공정에서는, 도 5(b)에 나타낸 바와 같이, 하나의 LED(4)를 준비하여, 하나의 LED(4)를 점착층(3)에 배치한다.
LED 피복 공정에서의 형광체 시트 배치 공정에서는, 도 5(c)에 나타낸 바와 같이, 형광체 시트(5)를, 형광체층 피복 LED(10)의 형광체층(7)(도 5(d) 참조)에 대응하는 형상 및 크기로 미리 외형 가공하여 준비하고, 이러한 형광체 시트(5)를, LED(4)의 표측 부분을 피복하고, 또한, 형광체 시트(5)의 이면(24)이 상기 위치에 있는 노출면(27)이 되도록, LED(4)의 표측 부분에 배치한다. 그 후, 도 5(d)에 나타낸 바와 같이, LED 봉지 공정에 있어서, 형광체 시트(5)를 경화시켜 얻어지는 형광체층(7)에 의해서, LED(4)의 표측 부분을 봉지하는 것에 의해, 하나의 LED(4)를 구비하는 형광체층 피복 LED(10)를 얻는다.
그 후, 절단 공정(도 2(d)의 파선 참조)을 실시하지 않고, LED 박리 공정에 있어서, 도 5(e)에 나타낸 바와 같이, 형광체층 피복 LED(10)를 점착층(3)으로부터 박리한다.
이것에 의해 얻어지는 형광체층 피복 LED(10)를, 도 5(f)에 나타낸 바와 같이, 기판(9)에 실장하여, LED 장치(15)를 얻는다.
그리고, 이 형광체층 피복 LED(10) 및 이것을 구비하는 LED 장치(15)는, 상기한 절단 공정(도 2(d)의 파선 참조)을 경유하여 얻어지는 형광체층 피복 LED(10)(도 2(e) 참조) 및 LED 장치(15)(도 2(f) 참조)와 마찬가지의 작용 효과를 발휘할 수 있고, 또한, 상기한 제조방법에 의하면, 절단 공정(도 2(d)의 파선 참조)을 실시하지 않는 만큼, 공정을 간략화할 수 있다.
또한, 도 1의 실시형태에서는, 형광체층(7)의 이면(24)에 있어서, LED(4)로부터 노출하는 노출면(27)을, 면 방향으로 투영했을 때에, LED(4)의 표리 방향 중앙에 배치하고 있지만, 예컨대, 도 7에 나타낸 바와 같이, LED(4)의 표면(23)에 배치할 수도 있다.
그 경우에는, 형광체층(7)은, LED(4)의 표면(23)만을 피복하고, 측면(26)의 전부(측면 전면)를 노출시키고 있다. 즉, 형광체층(7)은, 그 이면(24)이, LED(4)의 표면(23)과 동일 평면 상에 위치하도록 형성되어 있고, 즉, 형광체 시트(5)의 이면(24)과 LED(4)의 표면(23)이, LED(4)의 이면(22)에 평행한 동일 평면을 이루도록 형성되어 있다.
이러한 형광체층 피복 LED(10)를 얻기 위해서는, 도 8(a)에 나타낸 바와 같이, 형광체 시트(5)를, 진입 부분(31)이 형성되지 않도록, 복수의 LED(4)의 표면(23)에 재치한다. 구체적으로는, 형광체 시트(5)를 압착하지 않고, 또한, 형광체 시트(5)는, 형광체 시트(5)의 자중(自重)에 따라서 진입 부분(31)이 형성되지 않도록, 압축 탄성률이 설정되어 있고, 그 경우에는, 형광체 시트(5)의 23℃에서의 압축 탄성률은, 예컨대 0.02MPa 이상, 바람직하게는 0.05MPa 이상이며, 또한, 예컨대 1.0MPa 이하, 바람직하게는 0.5MPa 이하이기도 하다.
계속해서, 도 8(b)에 나타낸 바와 같이, 형광체 시트(5)를 경화시킨다. 이것에 의해, LED(4)의 표면(23)이, 형광체 시트(5)에 의해서 밀착상으로 피복된다. 즉, C 스테이지의 형광체 시트(5)에 의해서 LED(4)의 표면(23)이 봉지된다.
그 후, 절단 공정(도 8(b)의 파선 참조), LED 박리 공정(도 8(c) 참조) 및 실장 공정(도 8(d) 참조)을 순차적으로 실시한다.
그리고, 도 7 및 도 8의 실시형태에 의해서도, 도 1 및 도 2의 실시형태와 마찬가지의 작용 효과를 발휘할 수 있고, 또한, 도 1 및 도 2의 실시형태에 비하면, 진입 부분(31)을 형성하는 시간을 생략할 수 있어, 그 만큼, 공정을 간략화할 수 있다. 또한, 도 7 및 도 8의 실시형태이면, LED(4)의 이면(22)과 형광체층(7)의 노출면(27)의 표리 방향 길이 T2가, LED(4)의 두께 T0과 동일하게 되어, 충분한 길이가 확보된다. 그 때문에, 형광체층(7)의 이면(24) 전면과 LED(4)의 표면(23)이 접촉하는 것을 더한층 방지하여, 그것에 의하여, 형광체층(7)에 있어서의 보이드의 발생을 더한층 억제할 수 있다.
한편, 도 7 및 도 8의 실시형태에서는, 바람직하게는, 표면(23)만을 형성하는 발광층(도시하지 않음)을 갖는 LED(4)가 사용된다.
한편, 도 1 및 도 2의 실시형태이면, 진입 부분(31)에 의해서, LED(4)의 측면(26)의 표측 부분을 봉지하기 때문에, 표면(23) 및 측면(26)을 형성하는 발광층(도시하지 않음)을 갖는 LED(4)를 이용할 수 있다.
또한, 도 1의 실시형태에서는, 형광체층(7)의 노출면(27)은, 전부, LED(4)의 이면(22)보다 표측에 위치하는 표측 부분(표리 방향 다른 쪽측 부분)으로 하고 있지만, 예컨대, 도 9에 나타낸 바와 같이, 노출면(27)의 일부가, 표측 부분(32)으로 할 수도 있다.
그 경우에는, 도 9에 나타낸 바와 같이, 형광체층(7)은, LED(4)의 측면(26)의 전부(측면(26) 전면)를 피복하고 있다. 즉, 형광체층(7)의 노출면(27)은, LED(4)의 이면(22)과 동일 평면 상에 형성되고, 또한, LED(4)의 이면(22)으로부터 바깥쪽으로 연장되어, 지지 시트(1)(도 10(a) 및 도 10(b) 참조) 및 기판(9)(도 10(d) 참조)에 접촉하기 위한 접촉면(34)과, 접촉면(34)에 연속하여, 면 방향으로 투영했을 때에, LED(4)의 이면(22)에 대하여 표측에 간격을 사이에 두고 만곡상으로 형성되는 표측 부분(다른 쪽측 부분)으로서의 만곡면(32)(표측 부분)을 갖는다.
접촉면(34)의 폭 L3은, 예컨대 0.01mm 이상, 바람직하게는 0.02mm 이상이며, 또한, 0.5mm 이하, 바람직하게는 0.3mm 이하이기도 하다. 만곡면(32)의 폭(면 방향에서의 최단 거리) L4는, 예컨대 0.01mm 이상, 바람직하게는 0.02mm 이상이며, 또한, 1mm 이하, 바람직하게는 0.5mm 이하이기도 하다. 폭 L3이 상기 하한 이상이면, 미소한 보이드(길이 1∼10μm)의 발생을 억제할 수 있다.
이 방법에서는, 형광체 시트 배치 공정(도 10(a)) 후에, LED 봉지 공정(도 10(b) 참조), 절단 공정(도 10(b)의 파선 참조), LED 박리 공정(도 10(c) 참조) 및 실장 공정(도 10(d) 참조)을 순차적으로 실시한다.
LED 봉지 공정의 형광체 시트 배치 공정에서는, 도 10(a)에 나타낸 바와 같이, 형광체 시트(5)의 이면(24)이, 점착층(3)의 표면에 접촉하는 접촉면(34)과 만곡면(32)을 갖도록, 형광체 시트(5)를 LED(4)에 배치한다.
또한, 실장 공정에서는, 도 10(d)에 나타낸 바와 같이, 형광체층(7)의 접촉면(34)이 기판(9)의 표면에 접촉한다.
도 9 및 도 10의 실시형태에 의해서도, 도 1 및 도 2의 실시형태와 마찬가지의 작용 효과를 발휘할 수 있고, 또한, 도 1 및 도 2의 실시형태와 비교하면, LED(4)의 측면(26) 전면이 형광체 시트(5)에 의해서 봉지되어 있기 때문에, LED(4)의 내구성 및 LED 장치(15)의 발광 효율을 향상시킬 수 있다. 또한, 표면(23) 및 측면(26)의 전면에 발광층(도시하지 않음)을 갖는 LED(4)를 적합하게 이용할 수 있다.
또한, 도 3 및 도 6에 있어서, 관통공(21)을 평면시 원형상으로 형성하고 있지만, 그 형상은, 특별히 한정되지 않고, 예컨대, 평면시 대략 직사각형상, 평면시 대략 삼각형상 등의 평면시 대략 다각형상 등, 적절한 형상으로 형성할 수 있다.
또한, 도 3에 있어서, 기준 마크(18)를 평면시 대략 삼각형상으로 형성하고 있지만, 그 형상은, 특별히 한정되지 않고, 예컨대, 평면시 대략 원형상, 평면시 대략 직사각형상, 평면시 대략 X자 형상, 평면시 대략 T자 형상 등, 적절한 형상으로 형성할 수 있다.
또한, 제 1 실시형태에서는, 본 발명에 있어서의 반도체 소자, 봉지 시트 피복 반도체 소자 및 반도체 장치로서, 각각, LED(4), 형광체층 피복 LED(10)(형광체 시트 피복 LED(10')) 및 LED 장치(15)를 일례로서 설명하고 있지만, 예컨대, 각각, 광반도체 소자, 형광체 시트 피복 광반도체 소자 및 광반도체 장치라도 좋고, 구체예로서는, 각각, LD(레이저 다이오드)(4), 형광체층 피복 LD(10)(형광체 시트 피복 LD(10')) 및 레이저 다이오드 장치(7)로 할 수 있다.
또한, 본 발명에 있어서의 반도체 소자, 봉지 시트, 봉지 시트 피복 반도체 소자 및 반도체 장치로서, 각각, LED(4), 형광체 시트(5)(형광체층(7)), 형광체층 피복 LED(10)(형광체 시트 피복 LED(10')) 및 LED 장치(15)를 일례로서 설명하고 있지만, 예컨대, 도시하지 않지만, 그들을, 전자 소자, 봉지 시트(봉지층), 봉지층 피복 전자 소자(봉지 시트 피복 전자 소자) 및 전자 장치로 할 수도 있다.
전자 소자는, 전기 에너지를, 전기 이외의 에너지, 구체예로서는, 신호 에너지 등으로 변환하는 반도체 소자이고, 구체적으로는, 트랜지스터, 다이오드 등을 들 수 있다. 전자 소자의 크기는, 용도 및 목적에 따라 적절히 선택된다.
봉지 시트는, 경화성 수지를 필수 성분으로서 함유하고, 충전제를 임의 성분으로서 함유하는 봉지 수지 조성물로부터 형성되어 있다. 충전제로서는, 또한, 카본 블랙 등의 흑색 안료 등을 들 수 있다. 충전제의 배합 비율은, 경화성 수지 100질량부에 대하여, 예컨대 5질량부 이상, 바람직하게는 10질량부 이상이며, 또한, 예컨대 99질량부 이하, 바람직하게는 95질량부 이하이기도 하다.
봉지 시트의 광투과성 이외의 물성(구체적으로는, 압축 탄성률 등)은, 제 1 실시형태의 형광체 시트(5)의 그것과 동일하다.
봉지층은, 도 2(d)의 파선이 참조되는 바와 같이, 봉지 시트가 절단되어, 각 전자 소자의 표면 및 측면의 표측 부분을 피복하는 보호층으로서 형성된다.
<제 2 실시형태>
도 11 및 도 12에 있어서, 제 1 실시형태와 마찬가지의 부재 및 공정에 관해서는, 동일한 참조 부호를 붙여, 그 상세한 설명을 생략한다.
제 1 실시형태에서는, 지지판(2)에 관통공(21)을 설치하고 있지만, 예컨대, 도 11(a) 및 도 12에 나타낸 바와 같이, 지지판(2)을 관통공(21)이 없는 평판 상에 형성할 수도 있다.
제 2 실시형태의 형광체층 피복 LED(10)의 제조방법은, 도 11(a)∼도 11(e)에 나타낸 바와 같이, 지지 시트(1)를 준비하는 지지 시트 준비 공정(도 11(a) 참조), LED(4)를 지지 시트(1)의 표측에 배치하는 LED 배치 공정(도 11(b) 참조), LED 배치 공정 후에, 형광체 시트(5)를, LED(4)를 부분적으로 피복하고, 또한 형광체 시트(5)의 이면(24)이 상기 위치에 있는 노출면(27)이 되도록, LED(4)의 표측 부분에 배치하는 형광체 시트 배치 공정(도 11(c) 참조), 형광체 시트(5)를 경화시키고, 형광체 시트(5)에 의해서 LED(4)의 표측 부분을 봉지하는 LED 봉지 공정(도 11(d) 참조), LED 봉지 공정 후에, 형광체 시트(5)를, LED(4)에 대응하여 절단하는 것에 의해, 형광체층 피복 LED(10)를 얻는 절단 공정(도 11(d)의 파선 참조), 및 절단 공정 후에, 형광체층 피복 LED(10)를 지지 시트(1)로부터 박리하는 LED 박리 공정(도 11(e) 참조)을 구비한다.
또한, LED 장치(15)의 제조방법은, 실장 공정(도 11(f) 참조)을 구비한다.
이하, 제 2 실시형태에 있어서의 형광체층 피복 LED(10)의 제조방법 및 그 LED 장치(15)의 제조방법의 각 공정을 상술한다.
[지지 시트 준비 공정]
도 11(a) 및 도 12에 나타낸 바와 같이, 지지 시트(1)는, 면 방향으로 연장되는 평판 시트 형상을 이루고, 평면시 형상은, 예컨대, 직사각형상으로 형성되어 있다.
또한, 지지 시트(1)는, 도 12에 나타낸 바와 같이, 후에 설명하는 절단 공정에서 절단의 기준이 되는 기준 마크(18)가 미리 설치되도록, 준비된다. 한편, 제 1 실시형태와 달리, 지지 시트(1)에는, 관통공(21)이 설치되어 있지 않다.
지지 시트(1)는, 다음에서 설명하는 LED(4)(도 11(b) 참조)를 지지할 수 있도록 구성되어 있고, 도 11(a) 및 도 12에 나타낸 바와 같이, 예컨대, 지지판(2)과, 지지판(2)의 표면에 적층되는 점착층(3)을 구비한다.
지지판(2)은, 면 방향으로 연장되는 판형상을 이루고, 지지 시트(1)에 있어서의 이면에 설치되어 있고, 지지 시트(1)와 평면시 대략 동일 형상으로 형성되어 있다. 지지판(2)에는, 제 1 실시형태와 달리, 관통공(21)이 설치되어 있지 않다.
점착층(3)은, 지지판(2)의 표면 전면에 형성되어 있다.
점착층(3)을 형성하는 점착 재료로서는, 예컨대, 제 1 실시형태와 마찬가지의 감압 접착제를 들 수 있다. 또한, 점착층(3)을, 예컨대, 활성 에너지선의 조사에 의해서 점착력이 저하되는 활성 에너지선 조사 박리 시트(구체적으로는, 일본 특허공개 2005-286003호 공보 등에 기재된 활성 에너지선 조사 박리 시트), 가열에 의해서 점착력이 저하되는 열박리 시트(구체적으로는, 리바알파(등록상표, 닛토덴코사제) 등의 열박리 시트) 등으로부터 형성할 수 있다. 구체적으로는, 형광체 시트(5)(도 11(b)의 상측도 참조)의 형광 수지 조성물이 열경화성 수지를 함유하는 경우에는, 바람직하게는, 점착층(3)을 활성 에너지선 조사 박리 시트로부터 형성하고, 한편, 후술하는 형광체 시트(5)의 형광 수지 조성물이 활성 에너지선 경화성 수지를 함유하는 경우에는, 바람직하게는, 점착층(3)을 열박리 시트로부터 형성한다.
[LED 배치 공정]
LED 배치 공정에서는, 도 11(b) 및 도 12의 가상선으로 나타낸 바와 같이, LED(4)를 복수 준비하고, 그들을 지지 시트(1)의 표측에 배치한다.
[형광체 시트 배치 공정]
도 11(c)에 나타낸 바와 같이, 형광체 시트(5)를, 복수의 LED(4)의 표측 부분을 피복하고, 또한, 형광체 시트(5)의 이면(24)이 상기 위치에 있는 노출면(27)이 되도록, 배치한다.
구체적으로는, 도 11(b)의 화살표로 나타낸 바와 같이, 이형 시트(13)에 적층된 형광체 시트(5)를, 예컨대, 점착층(3)으로 향해서 압착한다. 또한, 압착은, 감압 분위기 하, 또는 상압 분위기 하에서 실시된다. 프로세스의 간략화의 관점에서, 바람직하게는, 상압 분위기 하에서 실시된다.
그 후, 도 11(c)의 가상선으로 나타낸 바와 같이, 이형 시트(13)를 형광체 시트(5)의 표면(25)으로부터 박리한다.
[LED 봉지 공정]
LED 봉지 공정은, 형광체 시트 배치 공정(도 11(c) 참조) 후에 실시한다.
LED 봉지 공정에서는, 도 11(d)에 나타낸 바와 같이, 형광체 시트(5)를 경화시킨다.
이것에 의해, LED(4)의 측면(26)의 표측 부분 및 표면(23)이, 형광체 시트(5)에 의해서 밀착상으로 피복된다. 즉, C 스테이지의 형광체 시트(5)에 의해서 LED(4)의 표측 부분이 봉지된다.
[절단 공정]
도 11(d)의 파선으로 나타낸 바와 같이, 절단 공정에서는, LED(4)의 주위의 가요성의 형광체 시트(5)를, 표리 방향에 따라 절단한다. 예컨대, 도 12의 일점쇄선으로 나타낸 바와 같이, 형광체 시트(5)를, 예컨대, 각 LED(4)를 둘러싸는 평면시 대략 직사각형상으로 절단한다.
절단 공정에 의해서, LED(4)와, LED(4)를 피복하는 형광체 시트(5)로부터 형성되는 형광체층(7)을 구비하는 형광체층 피복 LED(10)를, LED(4)이 지지 시트(1)에 밀착하는 상태로 얻는다.
[LED 박리 공정]
도 11(e)에 있어서, LED 박리 공정에서는, 형광체층 피복 LED(10)를 점착층(3)의 표면으로부터 박리한다. 즉, 형광체층 피복 LED(10)를 지지판(2) 및 점착층(3)으로부터 박리한다. 구체적으로는, 점착층(3)에 활성 에너지선을 조사하거나, 또는 점착층(3)을 가열하여, 점착층(3)의 점착력을 저하시킨다. 한편, LED 박리 공정에서는, 제 1 실시형태와 달리, 가압 부재(14)(도 2(e') 참조)를 이용하지 않고, 형광체층 피복 LED(10)를 점착층(3)으로부터 박리한다.
또한, LED 박리 공정에 있어서, 형광체층(7)이 점착층(3)에 접촉하고 있지 않고, LED(4)만이 점착층(3)에 접촉하고 있기 때문에, 형광체층 피복 LED(10)를 점착층(3)으로부터 용이하게 박리할 수 있다.
이것에 의해서, 지지 시트(1)로부터 박리된 형광체층 피복 LED(10)를 얻는다.
[실장 공정]
그 후, 형광체층 피복 LED(10)를 발광 파장이나 발광 효율에 따라 선별한 후, 도 11(f)에 나타낸 바와 같이, 선별된 형광체층 피복 LED(10)를 기판(9)에 실장한다. 이것에 의해서, LED 장치(15)를 얻는다.
이것에 의해, 기판(9)과, 기판(9)에 실장되는 형광체층 피복 LED(10)를 구비하는 LED 장치(15)를 얻는다.
그 후, 필요에 따라, 도 11(f)의 가상선으로 나타낸 바와 같이, LED 장치(15)에, 형광체층 피복 LED(10)를 봉지하는 봉지 보호층(20)(형광체층(7)과는 다른 봉지층)을 설치한다. 이것에 의해서, LED 장치(15)의 신뢰성을 향상시킬 수 있다.
그리고, 제 2 실시형태의 형광체층 피복 LED(10)의 제조방법에서는, 제 1 실시형태의 그것과 마찬가지의 작용 효과를 발휘할 수 있다.
한편, 이 제 2 실시형태의 지지 시트 준비 공정(도 11(a) 참조)에 있어서, 지지 시트(1)를, 지지판(2) 및 점착층(3)을 구비하도록 준비하고 있지만, 예컨대, 도시하지 않지만, 점착층(3)을 구비하지 않고, 지지판(2)만을 구비하도록 지지 시트(1)를 준비할 수도 있다.
바람직하게는, 도 11(a)에 나타낸 바와 같이, 지지 시트(1)를, 지지판(2) 및 점착층(3)을 구비하도록 준비한다.
이것에 의해서, 도 11(b)에 나타내는 LED 배치 공정에 있어서, LED(4)를 배치할 때에, LED(4)를 점착층(3)을 통해서 지지판(2)에 접착할 수 있다. 그 때문에, 지지 시트(1)가 LED(4)를 확실히 지지할 수 있다.
<제 3 실시형태>
도 13에 있어서, 제 1 및 제 2 실시형태와 마찬가지의 부재 및 공정에 관해서는, 동일한 참조 부호를 붙여, 그 상세한 설명을 생략한다.
제 2 실시형태에 있어서의 LED 박리 공정(도 11(e) 참조)에서는, 형광체층 피복 LED(10)를 지지판(2) 및 점착층(3)으로부터 박리하고 있지만, 예컨대, 도 13(e)에 나타낸 바와 같이, 우선, 지지판(2)을 점착층(3)으로부터 박리하고, 그 후, 도 13(f)에 나타낸 바와 같이, 형광체층 피복 LED(10)를 점착층(3)만으로부터 박리할 수도 있다.
즉, 형광체층 피복 LED(10)의 제조방법은, 제 2 실시형태와 같은 지지 시트 준비 공정(도 13(a) 참조), LED 배치 공정(도 13(b) 참조), 형광체 시트 배치 공정(도 13(c) 참조), LED 봉지 공정(도 13(d) 참조), 절단 공정(도 13(d)의 파선 참조) 및 LED 박리 공정(도 13(f) 참조)을 구비하고, 또한, 절단 공정(도 13(d) 참조) 후에, LED 박리 공정(도 13(f) 참조) 전에, 도 13(e)에 나타낸 바와 같이, 지지판(2)을 점착층(3)으로부터 박리하는 지지판 박리 공정을 추가로 구비한다.
[지지판 박리 공정]
도 13(e)에 나타낸 바와 같이, 지지판 박리 공정에서는, 지지판(2)을 점착층(3)의 이면으로부터 박리한다.
지지판(2)을 점착층(3)으로부터 박리하기 위해서는, 예컨대, 점착층(3)을, 자외선 등의 활성 에너지선을 조사하는 것에 의해 점착력이 저하되는 감압 접착제로부터 형성하고, 그리고, 이러한 점착층(3)에 활성 에너지선을 조사하여, 점착층(3)의 점착력을 저하시킨다. 그 후, 지지판(2)을 이러한 점착층(3)으로부터 박리한다.
또는, 점착층(3)을, 가열에 의해서 점착력이 저하되는 감압 접착제로부터 형성하고, 그리고, 이러한 점착층(3)에 가열하여, 점착층(3)의 점착력을 저하시킨다. 그 후, 지지판(2)을 이러한 점착층(3)으로부터 박리한다.
[LED 박리 공정]
이어서, 도 13(f)의 화살표로 나타내는 LED 박리 공정에서는, 형광체층 피복 LED(10)를 점착층(3)으로부터 박리한다.
구체적으로는, 도 13(f')에 나타낸 바와 같이, 픽업 장치(17)에 의해서, 형광체층 피복 LED(10)를 점착층(3)으로부터 박리한다. 픽업 장치(17)에서는, 가압 부재(14)가, 박리하고자 하는 형광체층 피복 LED(10)에 대응하는 점착층(3)을 이측으로부터 가압하는(밀어 올리는) 것에 의해, 박리하고자 하는 형광체층 피복 LED(10)를 표측으로 밀어 올리고, 밀어 올려진 형광체층 피복 LED(10)를 코렛트 등의 흡인 부재(16)에 의해서 흡인하면서 점착층(3)으로부터 박리한다.
이것에 의해서, 도 13(f)에 나타낸 바와 같이, 지지 시트(1)로부터 박리된 형광체층 피복 LED(10)를 얻는다.
[실장 공정]
그 후, 형광체층 피복 LED(10)를 발광 파장이나 발광 효율에 따라 선별한 후, 도 13(g)에 나타낸 바와 같이, 선별된 형광체층 피복 LED(10)를 기판(9)에 실장한다. 이것에 의해서, LED 장치(15)를 얻는다.
그리고, 제 3 실시형태의 방법에 의하면, LED 박리 공정에서는, 형광체층 피복 LED(10)를 점착층(3)으로부터 박리하기 때문에, 상기한 픽업 장치(17)를 이용하여, 형광체층 피복 LED(10)를 점착층(3)으로부터 용이하고 또한 확실히 박리할 수 있다.
<제 4 실시형태>
도 14에 있어서, 제 1∼제 3 실시형태와 마찬가지의 부재 및 공정에 관해서는, 동일한 참조 부호를 붙여, 그 상세한 설명을 생략한다.
제 1 실시형태∼제 3 실시형태의 LED 박리 공정(도 2(e), 도 11(e) 및 도 13(f) 참조)에서는, 형광체층 피복 LED(10)를 지지 시트(1)로부터 박리하고, 실장 공정(도 2(f), 도 11(f) 및 도 13(g) 참조)에서는, 형광체층 피복 LED(10)를 그대로 기판(9)에 실장하고 있다. 그러나, 예컨대, 도 14(e) 및 도 14(f)에 나타낸 바와 같이, 형광체층 피복 LED(10)를 전사 시트(11) 및 연신 지지 시트(12)에 순차적으로 전사하고, 그 후, 도 14(g)에 나타낸 바와 같이, 형광체층 피복 LED(10)를 연신 지지 시트(12)로부터 박리할 수도 있다.
즉, 형광체층 피복 LED(10)의 제조방법은, 제 2 실시형태와 같은 지지 시트 준비 공정(도 14(a) 참조), LED 배치 공정(도 14(b) 참조), 형광체 시트 배치 공정(도 14(c) 참조), LED 봉지 공정(도 14(d) 참조) 및 절단 공정(도 14(d)의 파선 참조)을 구비하고, 또한, 상기한 LED 박리 공정(도 14(e)∼도 14(g) 참조)을 구비한다. 또한, LED 장치(15)의 제조방법은, 실장 공정(도 14(h) 참조)을 구비한다.
[LED 박리 공정]
LED 박리 공정은, 형광체층 피복 LED(10)를 연신 지지 시트(12)에 전사하는 전사 공정(도 14(f) 참조), 및 연신 지지 시트(12)를 면 방향으로 연신시키면서, 형광체층 피복 LED(10)를 연신 지지 시트(12)로부터 박리하는 재박리 공정(도 14(g) 및 도 14(g') 참조)을 구비한다.
[전사 공정]
형광체층 피복 LED(10)를 연신 지지 시트(12)에 전사하기 위해서는, 미리, 도 14(d)의 화살표 및 도 14(e)에 나타낸 바와 같이, 절단 공정(도 14(d)의 파선)후의 형광체층 피복 LED(10)를 전사 시트(11)에 전사한다(제 1 전사 공정).
전사 시트(11)는, 다음에서 설명하는 연신 지지 시트(12)와 마찬가지의 재료 및 두께로 형성되어 있다.
형광체층 피복 LED(10)의 전사 시트(11)에의 전사에 의해서, 도시하지 않은 뱀프(도 20에 있어서의 부호 22 참조.)가 형성되는 LED(4)의 표면(22)(전사 전의 이면(22), 도 14(d) 참조) 및 측면(26)의 표측 부분(전사 전의 이측 부분, 도 14(d) 참조)은, LED(4)의 주위의 형광체층(7)으로부터 노출하는 한편, 형광체층(7)의 이면(25)(전사 전의 표면(25),도 14(d) 참조)은, 전사 시트(11)의 표면에 접촉(밀착)한다.
그 후, 도 14(f)에 나타낸 바와 같이, 형광체층 피복 LED(10)를 연신 지지 시트(12)에 전사한다(제 2 전사 공정).
연신 지지 시트(12)는, 면 방향으로 연신 가능한 연신 가능 점착 시트이고, 예컨대, 활성 에너지선의 조사에 의해서 점착력이 저하되는 활성 에너지선 조사 박리 시트(구체적으로는, 일본 특허공개 2005-286003호 공보 등에 기재된 활성 에너지선 조사 박리 시트), 가열에 의해서 점착력이 저하되는 열박리 시트(구체적으로는, 리바알파(등록상표, 닛토덴코사제) 등의 열박리 시트) 등을 들 수 있고, 바람직하게는, 활성 에너지선 조사 박리 시트 등을 들 수 있다.
연신 지지 시트(12)의 23℃에서의 인장 탄성률은, 예컨대 0.01MPa 이상, 바람직하게는 0.1MPa 이상이며, 또한, 예컨대 10MPa 이하, 바람직하게는 1MPa 이하이기도 하다.
연신 지지 시트(12)의 두께는, 예컨대 0.1mm 이상 1mm 이하이다.
연신 지지 시트(12)는, 시판품을 이용할 수 있고, 구체적으로는, UE 시리즈(닛토덴코사제) 등이 사용된다.
형광체층 피복 LED(10)의 연신 지지 시트(12)에의 전사에 의해서, 도시하지 않은 뱀프(도 20에 있어서의 부호 22 참조.)가 형성되는 LED(4)의 이면(22)은, 연신 지지 시트(12)의 표면에 접촉(밀착)하는 한편, 형광체층(7)의 표면(25)은, 노출한다.
[재박리 공정]
전사 공정 후, 도 14(g)에 나타낸 바와 같이, 연신 지지 시트(12)를 면 방향으로 연신시키면서, 형광체층 피복 LED(10)를 연신 지지 시트(12)로부터 박리한다.
구체적으로는, 우선, 도 14(f)의 화살표로 나타낸 바와 같이, 연신 지지 시트(12)를 면 방향 외측으로 연신시킨다. 이것에 의해서, 도 14(g)에 나타낸 바와 같이, 형광체층 피복 LED(10)는, 연신 지지 시트(12)에 밀착한 상태로, 칼집(8)에 인장 응력이 집중하기 때문에, 칼집(8)이 넓어지고, 그리고, 각 LED(4)이 서로 이간하여, 간극(19)이 형성된다. 간극(19)은, 각 LED(4)를 사이에 두도록, 평면시 대략 격자 형상(대략 바둑판눈 형상)으로 형성된다.
계속해서, 도 14(g')에 나타낸 바와 같이, 가압 부재(14)에 의해서, 박리하고자 하는 형광체층 피복 LED(10)에 대응하는 연신 지지 시트(12)를 이측으로부터 밀어 올리면서, 이러한 형광체층 피복 LED(10)를 표측으로 밀어 올려, 밀어 올려진 형광체층 피복 LED(10)를 흡인 부재(16)에 의해서 흡인하면서 연신 지지 시트(12)로부터 박리한다.
또한, 연신 지지 시트(12)가 활성 에너지선 조사 박리 시트인 경우에는, 형광체층 피복 LED(10)를 연신 지지 시트(12)로부터 박리할 때에, 연신 지지 시트(12)에 활성 에너지선을 조사한다. 또는, 연신 지지 시트(12)가 열박리 시트인 경우에는, 연신 지지 시트(12)를 가열한다. 이들 처리에 의해서, 연신 지지 시트(12)의 점착력이 저하되기 때문에, 형광체층 피복 LED(10)를 연신 지지 시트(12)로부터 용이하고 또한 확실히 박리할 수 있다.
이것에 의해서, 지지 시트(1)로부터 박리된 형광체층 피복 LED(10)를 얻는다.
[실장 공정]
그 후, 형광체층 피복 LED(10)를 발광 파장이나 발광 효율에 따라 선별한 후, 도 14(h)에 나타낸 바와 같이, 선별된 형광체층 피복 LED(10)를 기판(9)에 실장한다. 이것에 의해서, LED 장치(15)를 얻는다.
그리고, 제 4 실시형태의 방법에서는, 연신 지지 시트(12)를 면 방향으로 연신시키면서, 형광체층 피복 LED(10)를 연신 지지 시트(12)로부터 박리한다.
그 때문에, 형광체층 피복 LED(10)의 주위에는 간극(19)이 형성되어 있기 때문에, 이러한 형광체층 피복 LED(10)를, 픽업 장치(17)를 이용하여, 연신 지지 시트(12)로부터 더한층 용이하고 또한 확실히 박리할 수 있다.
더구나, 박리하고자 하는 형광체층 피복 LED(10)과, 그것에 인접하는 형광체층 피복 LED(10) 사이에 간극(19)이 형성되기 때문에, 흡인 부재(16)를 박리하고자 하는 형광체층 피복 LED(10)에 근접시켰을 때에, 그것에 인접하는 형광체층 피복 LED(10)에 흡인 부재(16)가 접촉하여, 이러한 형광체층 피복 LED(10)가 손상되는 것을 방지할 수도 있다.
<제 5 실시형태>
도 15에 있어서, 제 1∼제 4 실시형태와 마찬가지의 부재 및 공정에 관해서는, 동일한 참조 부호를 붙여, 그 상세한 설명을 생략한다.
제 4 실시형태에서는, 도 14(e)에 나타낸 바와 같이, 절단 공정(도 14(d)의 파선) 후의 형광체층 피복 LED(10)를 전사 시트(11)에 전사하고 있다. 그러나, 도 15가 참조되는 바와 같이, 도 15(d)의 화살표 및 도 15(e)에 나타낸 바와 같이, 우선, 형광체층 피복 LED(10)를 전사 시트(11)에 전사하고, 그 후, 도 15(f)의 파선으로 나타낸 바와 같이, 절단 공정을 실시할 수도 있다.
즉, 제 5 실시형태의 형광체층 피복 LED(10)의 제조방법은, 제 4 실시형태와 같은 지지 시트 준비 공정(도 15(a) 참조), LED 배치 공정(도 15(b) 참조), 형광체 시트 배치 공정(도 15(c) 참조), LED 봉지 공정(도 15(d) 참조), 전사 공정(도 15(e) 및 도 15(f) 참조), 절단 공정(도 15(f)파선 참조) 및 재박리 공정(도 15(g) 참조)을 구비한다. 또한, 제 5 실시형태의 LED 장치(15)의 제조방법은, 실장 공정(도 15(i) 참조)을 구비한다.
도 15(f)의 파선으로 표시되는 절단 공정을, 제 1 전사 공정(도 15(e) 참조) 후에, 제 2 전사 공정(도 15(f) 참조) 전에, 실시한다.
그리고, 얻어진 형광체층 피복 LED(10)를 발광 파장이나 발광 효율에 따라 선별한 후, 도 15(i)에 나타낸 바와 같이, 선별된 형광체층 피복 LED(10)를 기판(9)에 실장한다. 이것에 의해서, LED 장치(15)를 얻는다.
<제 6 실시형태>
도 16에 있어서, 제 1∼제 5 실시형태와 마찬가지의 부재 및 공정에 관해서는, 동일한 참조 부호를 붙여, 그 상세한 설명을 생략한다.
제 5 실시형태에서는, 도 15(e)에 나타낸 바와 같이, 제 1 전사 공정에 있어서, 형광체 시트(5) 및 복수의 LED(4)로 이루어지는 형광체층 피복 LED(10)를 전사 시트(11)에 전사하고, 이 때, 지지판(2) 및 점착층(3)으로 이루어지는 지지 시트(1)를 형광체층 피복 LED(10)로부터 박리하고 있다. 그러나, 도 16(d)에 나타낸 바와 같이, 우선, 지지 시트(1)에 있어서의 지지판(2)을 점착층(3)으로부터 미리 박리해 놓고, 이어서, 도 16(e)의 화살표 및 도 16(f)에 나타낸 바와 같이, 형광체층 피복 LED(10)를, 점착층(3)과 함께, 전사 시트(11)에 전사하고, 계속해서, 도 16(f)에 나타낸 바와 같이, 점착층(3)을 형광체층 피복 LED(10)로부터 박리할 수도 있다.
즉, 제 6 실시형태의 형광체층 피복 LED(10)의 제조방법은, 지지판 박리 공정(도 16(e) 참조), 점착층 박리 공정(도 16(f)의 화살표 및 도 16(g) 참조), 제 5 실시형태와 같은 지지 시트 준비 공정(도 16(a) 참조), LED 배치 공정(도 16(b) 참조), 형광체 시트 배치 공정(도 16(c) 참조), LED 봉지 공정(도 16(d) 참조), 전사 공정(도 16(f) 및 도 16(h) 참조), 절단 공정(도 16(g)의 파선 참조) 및 재박리 공정(도 16(i) 참조)을 구비한다. 또한, 제 6 실시형태의 LED 장치(15)의 제조방법은, 실장 공정(도 16(j) 참조)을 구비한다.
또한, 도 16(d)의 화살표 및 도 16(e)로 나타내는 지지판 박리 공정은, LED 봉지 공정(도 16(d) 참조) 후에 실시하고, 그 후, 도 16(f)에 나타낸 바와 같이, 전사 공정에서의 제 1 전사 공정에 있어서, 점착층(3) 및 형광체층 피복 LED(10)를 전사 시트(11)에 전사한다. 그 후, 도 16(f)의 화살표 및 도 16(g)로 나타낸 바와 같이, 점착층 박리 공정에 있어서, 점착층(3)을 형광체층 피복 LED(10)로부터 박리한다. 그 후, 도 16(g)에 나타낸 바와 같이, 전사 공정에서의 제 2 전사 공정에 있어서, 형광체층 피복 LED(10)를 연신 지지 시트(12)에 전사한다.
그리고, 얻어진 형광체층 피복 LED(10)를 발광 파장이나 발광 효율에 따라 선별한 후, 도 16(j)에 나타낸 바와 같이, 선별된 형광체층 피복 LED(10)를 기판(9)에 실장한다. 이것에 의해서, LED 장치(15)를 얻는다.
<제 7 실시형태>
도 17에 있어서, 제 1∼제 6 실시형태와 마찬가지의 부재 및 공정에 관해서는, 동일한 참조 부호를 붙여, 그 상세한 설명을 생략한다.
제 7 실시형태의 형광체층 피복 LED(10)의 제조방법은, 도 17(a)∼도 17(e)에 나타낸 바와 같이, LED(4)를 지지 시트(12)의 표면에 배치하는 LED 배치 공정(도 17(a) 참조), 형광체 시트(5)를, LED(4)를 부분적으로 피복하고, 또한, 형광체 시트(5)의 이면(24)이 상기 위치에 있는 노출면(27)이 되도록, 배치하는 형광체 시트 배치 공정(도 17(b) 참조), 활성 에너지선을 형광체 시트(5)에 조사하여, 형광체 시트(5)에 의해서 LED(4)의 표측 부분을 봉지하는 LED 봉지 공정(도 17(c) 참조), 형광체 시트(5)를, LED(4)에 대응하여 절단하는 절단 공정(도 17(d) 참조), 및, 형광체층 피복 LED(10)를 지지 시트(32)로부터 박리하는 LED 박리 공정(도 17(e) 참조)을 구비한다. 또한, 제 7 실시형태의 LED 장치(15)의 제조방법은, 실장 공정(도 17(f) 참조)을 구비한다.
이하, 제 7 실시형태에 있어서의 형광체층 피복 LED(10)의 제조방법 및 그 LED 장치(15)의 제조방법의 각 공정을 상술한다.
<LED 배치 공정>
도 17(a)에 나타낸 바와 같이, LED 배치 공정에 있어서, 지지 시트(32)는, 면 방향으로 연장되는 시트 형상을 이루고, 다음에서 설명하는 형광체 시트(5)와 동일 또는 그것보다 큰 평면시 대략 형상을 이루고, 구체적으로는, 평면시 대략 직사각 시트 형상으로 형성되어 있다.
지지 시트(32)는, 후술하는 형광체 시트(5)의 가열 경화에 대한 내열성이 불필요하기 때문에, 내열성이 낮은 시트로부터 선택될 수도 있다. 그와 같은 지지 시트(32)로서는, LED(4)를 지지 가능하고, 또한, 면 방향으로 연신 가능하다. 또한, 지지 시트(32)는, 예컨대, 가열에 의해서 점착력이 저하되는 열박리 시트(구체적으로는, 리바알파(등록상표, 닛토덴코사제) 등의 열박리 시트), 또는 활성 에너지선(예컨대, 자외선, 전자선 등)의 조사에 의해서 점착력이 저하되는 활성 에너지선 조사 박리 시트(구체적으로는, 일본 특허공개 2005-286003호 공보 등에 기재된 활성 에너지선 조사 박리 시트)라도 좋다. 한편, 지지 시트(32)가 활성 에너지선 조사 박리 시트인 경우에는, 활성 에너지선의 형광체 시트(5)에의 조사에 의해서 지지 시트(32)의 점착력이 저하되지 않도록, 활성 에너지선 경화성 수지나 조사 조건이 선택된다.
지지 시트(32)의 크기는, 최대 길이가, 예컨대 10mm 이상, 300mm 이하이며, 또한, 1변의 길이가, 예컨대 10mm 이상, 300mm 이하이다.
지지 시트(32)의 23℃에서의 인장 탄성률은, 예컨대, 1×104Pa 이상, 바람직하게는 1×105Pa 이상이며, 또한, 예컨대 1×109Pa 이하이기도 하다. 지지 시트(32)의 인장 탄성률이 상기한 하한 이상이면, 지지 시트(32)의 면 방향의 연신성을 담보하여, 후술하는 지지 시트(32)의 면 방향의 연신(도 17(e) 참조)을 원활히 실시할 수 있다.
지지 시트(32)의 두께는, 예컨대 0.1mm 이상, 바람직하게는 0.2mm 이상이며, 또한, 예컨대 1mm 이하, 바람직하게는 0.5mm 이하이기도 하다.
LED 배치 공정에서는, 예컨대, 복수의 LED(4)를, 지지 시트(32)의 표면에 정렬 배치한다. 구체적으로는, 복수의 LED(4)가 평면시에 있어서 전후좌우로 서로 등간격을 사이에 두도록, LED(4)를 지지 시트(32)의 표면에 배치한다. 또한, LED(4)의 이면(22)을, 이면(22)에 설치되는 도시하지 않은 뱀프(도 20에 있어서의 부호 22 참조.)가 지지 시트(32)의 표면에 대향하도록, 지지 시트(32)의 표면에 접착한다. 이것에 의해서, LED(4)의 이면(22)은, 그 정렬 상태가 유지되도록, 지지 시트(32)의 표면에 지지(감압 접착)된다.
각 LED(4) 사이의 간격은, 예컨대 0.05mm 이상, 2mm 이하이다.
<형광체 시트 배치 공정>
형광체 시트 배치 공정은, LED 배치 공정 후에 실시한다.
도 17(b)에 나타내는 형광체 시트 배치 공정에 있어서, 도 17(a)의 상측도로 표시되는 형광체 시트(5)는, 활성 에너지선 경화성 수지 및 형광체를 함유하는 형광 수지 조성물로부터 형성되어 있다.
활성 에너지선 경화성 수지는, 활성 에너지선의 조사에 의해서 경화되는 경화성 수지이며, 구체적으로는, 실리콘 반경화체를 들 수 있고, 그와 같은 실리콘 반경화체는, 제 1 실리콘 수지 조성물 또는 제 2 실리콘 수지 조성물을 가열하는 것에 의해 시트로서 얻어진다.
이하, 제 1 실리콘 수지 조성물 및 제 2 실리콘 수지 조성물을 각각 상술한다.
[제 1 실리콘 수지 조성물]
제 1 실리콘 수지 조성물은, 예컨대, 가열에 의해서 축합 가능한 적어도 한 쌍의 축합 가능 치환기와, 활성 에너지선에 의해서 부가 가능한 적어도 하나의 부가 가능 치환기를 함유하는 제 1 폴리실록산과, 활성 에너지선에 의해서 부가 가능하고, 제 1 폴리실록산의 부가 가능 치환기와 한 쌍을 이루는, 적어도 하나의 부가 가능 치환기를 함유하는 제 2 폴리실록산을 함유한다.
한 쌍의 축합 가능 치환기로서는, 예컨대, 하이드록실기(-OH), 알콕시기, 아실옥시기, 아미노기(-NH2), 알킬아미노기, 알켄일옥시기 및 할로젠 원자로 이루어지는 군으로부터 선택되는 적어도 하나의 치환기와, 하이드록실기의 조합(제 1 조합군)을 들 수 있다.
알콕시기는, -OR1로 표시된다. R1은, 알킬기 또는 사이클로알킬기를 나타낸다. 알킬기로서는, 예컨대, 메틸기, 에틸기, 프로필기, 아이소프로필기, 뷰틸기, 아이소뷰틸기, 펜틸기, 헥실기 등의, 직쇄상 또는 분기상의 탄소수 1 이상 20 이하의 알킬기를 들 수 있다. 바람직하게는, 탄소수 1 이상의 알킬기, 또한 바람직하게는, 탄소수 10 이하의 알킬기, 보다 바람직하게는, 탄소수 6 이하의 알킬기를 들 수 있다. 사이클로알킬기로서는, 예컨대, 사이클로펜틸기, 사이클로헥실기 등의, 탄소수 3 이상 6 이하의 사이클로알킬기를 들 수 있다.
알콕시기로서는, 예컨대, 메톡시기, 에톡시기, 프로폭시기, 아이소프로폭시기, 뷰톡시기, 아이소뷰톡시기, 펜틸옥시기, 헥실옥시기 등, 탄소수 1 이상 20 이하의 직쇄상 또는 분기상의 알킬기를 갖는 알콕시기 등을 들 수 있다.
또한, 알콕시기로서, 예컨대, 사이클로펜틸옥시기, 사이클로헥실옥시기 등의, 탄소수 3 이상 6 이하의 사이클로알킬기를 갖는 알콕시기 등도 들 수 있다.
알콕시기로서, 바람직하게는, 조제의 용이성이나 열안정성의 관점에서, 탄소수 1 이상의 알킬기를 갖는 알콕시기를 들 수 있고, 또한, 바람직하게는, 탄소수 10 이하의 알킬기를 갖는 알콕시기를 들 수 있고, 보다 바람직하게는, 탄소수 6 이하의 알킬기를 갖는 알콕시기, 더 바람직하게는, 메톡시기를 들 수 있다.
아실옥시기는, -OCOR1로 표시된다. R1은, 상기한 알킬기 또는 사이클로알킬기를 나타낸다. R1로서, 바람직하게는 알킬기를 들 수 있다.
아실옥시기로서는, 예컨대, 아세톡시기(-OCOCH3), -OCOC2H5, -OCOC3H7 등을 들 수 있다. 바람직하게는, 아세톡시기를 들 수 있다.
알킬아미노기는, 모노알킬아미노기 및 다이알킬아미노기를 포함한다.
모노알킬아미노기는, -NR2H로 표시된다. R2는, 알킬기 또는 사이클로알킬기를 나타낸다. R2로서, 바람직하게는, 알킬기를 들 수 있다. 모노알킬아미노기로서는, 예컨대, 메틸아미노기, 에틸아미노기, n-프로필아미노기, 아이소프로필아미노기 등, N 치환 알킬기의 탄소수가 1 이상 10 이하인 모노알킬아미노기를 들 수 있다.
다이알킬아미노기는, -NR2 2로 표시된다. R2는, 동일 또는 상이해도 좋은 알킬기 또는 사이클로알킬기를 나타낸다. R2는, 상기와 같은 의미이다. 다이알킬아미노기로서는, 예컨대, 다이메틸아미노기, 다이에틸아미노기, 다이 n-프로필아미노기, 다이아이소프로필아미노기, 에틸메틸아미노기, 메틸 n-프로필아미노기, 메틸아이소프로필아미노기 등, N,N 치환 알킬의 탄소수가 1 이상 10 이하인 다이알킬아미노기를 들 수 있다.
알킬아미노기로서, 바람직하게는, 다이알킬아미노기, 보다 바람직하게는, N,N 치환 알킬의 탄소수가 동수인 다이알킬아미노기, 더 바람직하게는, 다이메틸아미노기를 들 수 있다.
알켄일옥시기는, -OCOR3으로 표시된다. R3은, 알켄일기, 사이클로알켄일을 나타낸다. 알켄일기로서는, 예컨대, 바이닐기, 알릴기, 프로펜일기, 아이소프로펜일기, 뷰텐일기, 펜텐일기, 헥센일기, 헵텐일기, 옥텐일기 등의 탄소수 3 이상 10 이하의 알켄일기를 들 수 있다. 사이클로알켄일기로서는, 예컨대, 사이클로헥센일기, 사이클로옥텐일기, 노보넨일기등의 탄소수 3 이상 10 이하의 사이클로알켄일기를 들 수 있다.
알켄일옥시기로서, 바람직하게는, 탄소수 2 이상 10 이하의 알켄일기를 함유하는 알켄일옥시기를 들 수 있고, 보다 바람직하게는, 아이소프로펜일옥시기를 들 수 있다.
할로젠 원자로서는, 예컨대, 불소 원자, 염소 원자, 브롬 원자, 요오드 원자등을 들 수 있다. 바람직하게는, 염소 원자를 들 수 있다.
제 1 조합군으로서, 구체적으로는, 예컨대, 하이드록실기끼리의 조합, 알콕시기와 하이드록실기의 조합, 아실옥시기와 하이드록실기의 조합, 아미노기와 하이드록실기의 조합, 알킬아미노기와 하이드록실기의 조합, 알켄일옥시기와 하이드록실기의 조합, 할로젠 원자와 하이드록실기의 조합 등, 한 쌍의 조합을 들 수 있다.
또한, 예컨대, 알콕시기와, 아실옥시기와, 하이드록실기의 조합 등, 두 쌍(구체적으로는, 알콕시기와 하이드록실기의 한 쌍과, 아실옥시기와 하이드록실기의 한 쌍의 합계 두 쌍) 이상의 조합도 들 수 있다.
제 1 조합군으로서, 바람직하게는, 하이드록실기끼리의 조합, 알콕시기와 하이드록실기의 조합, 보다 바람직하게는, 알콕시기와 하이드록실기의 조합, 더 바람직하게는, 탄소수 1 이상 10 이하의 알킬기를 갖는 알콕시기와 하이드록실기의 조합, 특히 바람직하게는, 메톡시기와 하이드록실기의 조합을 들 수 있다.
그리고, 제 1 조합군으로 이루어지는 한 쌍의 축합 가능 치환기는, 하기 화학식 1로 표시되는 축합, 즉, 실란올 축합에 의해서, 2개의 규소 원자가 산소 원자를 통해서 결합한다.
Figure pat00001
(식 중, R1∼R3은 상기 같은 의미이다.)
한 쌍의 축합 가능 치환기로서, 예컨대, 하이드록실기 및 알콕시기로부터 선택되는 적어도 하나의 치환기와, 수소 원자의 조합(제 2 조합군)도 들 수 있다.
알콕시기로서는, 제 1 조합군에서 든 알콕시기를 들 수 있다.
제 2 조합군으로서, 구체적으로는, 예컨대, 하이드록실기와 수소 원자의 조합, 알콕시기와 수소 원자의 조합 등, 한 쌍의 조합을 들 수 있다.
또한, 예컨대, 하이드록실기와, 알콕시기와, 수소 원자의 조합 등, 두 쌍(구체적으로는, 하이드록실기와 수소 원자의 한 쌍과, 알콕시기와 수소 원자의 한 쌍의 합계 두 쌍) 이상의 조합도 들 수 있다.
그리고, 제 2 조합군으로 이루어지는 한 쌍의 축합 가능 치환기는, 하기 화학식 2로 표시되는 축합, 즉, 하이드로실레인 축합에 의해서, 2개의 규소 원자가 산소 원자를 통해서 결합한다.
Figure pat00002
(식 중, R1은 상기와 같은 의미이다.)
상기한 제 1 조합군 및 제 2 조합군을, 제 1 폴리실록산에, 단독의 군으로, 또는 복수의 군을 병용하여 함유할 수 있다.
각 축합 가능 치환기는, 제 1 폴리실록산의 분자를 구성하는 주쇄의 말단, 주쇄의 도중, 및/또는 주쇄로부터 분기하는 측쇄에 있어서의 규소 원자에 결합한다. 바람직하게는, 한쪽의 축합 가능 치환기(바람직하게는, 하이드록실기)가, 주쇄의 양말단의 규소 원자에 결합하고, 다른 쪽의 축합 가능 치환기(바람직하게는, 알콕시기)가, 주쇄의 도중의 규소 원자에 결합한다(후술하는 화학식 16 참조).
한 쌍의 부가 가능 치환기에 있어서, 한쪽의 부가 가능 치환기는, 제 1 폴리실록산에 적어도 하나 함유되고, 다른 쪽의 부가 가능 치환기는, 제 2 폴리실록산에 적어도 하나 함유되어 있다.
한 쌍의 부가 가능 치환기로서는, 예컨대, 하이드로실릴기와 에틸렌성 불포화기 함유기의 조합, (메트)아크릴로일기 함유기끼리의 조합, 에폭시기 함유기끼리의 조합, 싸이올기 함유기와 에틸렌성 불포화기 함유기의 조합 등을 들 수 있다.
하이드로실릴기는, -SiH로 표시되고, 규소 원자에 수소 원자가 직접 결합하는 기이다.
에틸렌성 불포화기 함유기는, 분자 내에 에틸렌성 불포화기를 함유하고 있고, 에틸렌성 불포화기 함유기로서, 예컨대, 상기한 알켄일기, 사이클로알켄일기를 들 수 있다. 바람직하게는, 알켄일기, 보다 바람직하게는, 바이닐기를 들 수 있다.
(메트)아크릴로일기 함유기는, 분자 내에 메타크릴로일기(CH2=C(CH3)COO-) 및/또는 아크릴로일기(CH2=CHCOO-)를 함유하고, 구체적으로는, 하기 화학식 3으로 표시된다.
Figure pat00003
(식 중, Y는 수소 원자 또는 메틸기, R4는 포화 탄화수소기 및 방향족 탄화수소기로부터 선택되는 2가의 탄화수소기를 나타낸다.)
2가의 포화 탄화수소기로서는, 예컨대, 메틸렌기, 에틸렌기, 프로필렌기, 뷰틸렌기 등의 탄소수 1 이상 6 이하의 알킬렌기, 예컨대, 사이클로펜틸렌기, 사이클로헥실렌기 등의 탄소수 3 이상 8 이하의 사이클로알킬렌기 등을 들 수 있다.
2가의 방향족 탄화수소기로서는, 예컨대, 페닐렌기, 나프틸렌기 등의 탄소수 6 이상 10 이하의 아릴렌기 등을 들 수 있다.
2가의 탄화수소기로서, 바람직하게는, 2가의 포화 탄화수소기, 보다 바람직하게는, 알킬렌기, 더 바람직하게는, 프로필렌기를 들 수 있다.
(메트)아크릴로일기 함유기로서, 구체적으로는, 3-(메트)아크릴옥시프로필기 등을 들 수 있다.
에폭시기 함유기는, 분자 내에 에폭시기를 함유하고 있고, 에폭시기 함유기로서는, 예컨대, 에폭시기, 글리시딜에터기, 에폭시사이클로알킬기 등을 들 수 있다. 바람직하게는, 글리시딜에터기, 에폭시사이클로알킬기 등을 들 수 있다.
글리시딜에터기는, 예컨대, 화학식 4로 표시되는 글리시독시알킬기이다.
Figure pat00004
(화학식 4 중, R4는 포화 탄화수소기 및 방향족 탄화수소기로부터 선택되는 2가의 탄화수소기를 나타낸다.)
R4로 표시되는 2가의 탄화수소기는, 상기 화학식 3의 2가의 탄화수소기와 같은 의미이다.
글리시딜에터기로서는, 예컨대, 3-글리시독시프로필기 등을 들 수 있다.
에폭시사이클로알킬기로서는, 예컨대, 하기 화학식 5로 표시되는 에폭시사이클로헥실기 등을 들 수 있다.
Figure pat00005
(식 중, R4는, 포화 탄화수소기 및 방향족 탄화수소기로부터 선택되는 2가의 탄화수소기를 나타낸다.)
2가의 포화 탄화수소기로서는, 상기 화학식 3의 2가의 탄화수소기를 들 수 있고, 바람직하게는, 상기한 탄소수 1 이상 6 이하의 알킬렌기를 들 수 있고, 보다 바람직하게는, 에틸렌기를 들 수 있다.
에폭시사이클로알킬기로서, 구체적으로는, 2-(3,4-에폭시사이클로헥실)에틸기 등을 들 수 있다.
싸이올기 함유기는, 분자 내에 싸이올기(-SH)를 함유하고 있고, 예컨대, 싸이올기, 예컨대, 머캅토메틸, 머캅토에틸, 머캅토프로필 등의 머캅토알킬기 등을 들 수 있다.
한쪽의 부가 가능 치환기는, 제 1 폴리실록산의 주쇄의 말단, 도중 및/또는 측쇄에 치환하고 있다. 다른 쪽의 부가 가능 치환기는, 제 2 폴리실록산의 주쇄의 말단, 도중, 및/또는 측쇄에 치환 또는 위치하고 있다.
부가 가능 치환기로서, 상기한 각 한 쌍 또는 두 쌍 이상의 조합을 들 수 있다.
한 쌍의 부가 가능 치환기로서, 내열성 및 투명성의 관점에서, 바람직하게는, 하이드로실릴기와 알켄일기의 조합을 들 수 있다.
그리고, 한 쌍의 부가 가능 치환기는, 하기 화학식 6∼화학식 9로 표시되는 바와 같이 부가한다.
Figure pat00006
Figure pat00007
(식 중, Z는, 수소 원자 또는 메틸기를 나타낸다.)
Figure pat00008
Figure pat00009
구체적으로는, 한 쌍의 부가 가능 치환기가, 하이드로실릴기와 알켄일기(구체적으로는, 바이닐기)의 조합인 경우에는, 상기 화학식 6으로 나타낸 바와 같이, 하이드로실릴화(하이드로실릴 부가)한다.
또한, 한 쌍의 부가 가능 치환기가, (메트)아크릴로일기끼리의 조합인 경우에는, 상기 화학식 7로 나타낸 바와 같이, 중합(부가 중합)한다.
또한, 한 쌍의 부가 가능 치환기가, 글리시딜에터기끼리의 조합인 경우에는, 상기 화학식 8로 나타낸 바와 같이, 에폭시기의 개환에 근거하여, 개환 부가한다.
또한, 한 쌍의 부가 가능 치환기가, 싸이올기와 알켄일기(구체적으로는, 바이닐기)의 조합인 경우에는, 상기 화학식 9로 나타내는 엔·싸이올 반응(부가)한다.
제 1 폴리실록산은, 구체적으로는, 하기 화학식 10으로 표시된다.
Figure pat00010
(식 중, R6은, 포화 탄화수소기 및 방향족 탄화수소기로부터 선택되는 1가의 탄화수소기, 축합 가능 치환기 및/또는 부가 가능 치환기를 나타낸다. 또한, SiR6은, 부가 가능 치환기를 나타내도 좋다. A∼E는 구성 단위, A 및 E가 말단 단위, B∼D가 반복 단위를 나타낸다. Q는, B∼E 중 어느 하나의 구성 단위를 나타낸다. a+b+c는 1 이상의 정수이다. 복수의 R6 중, 적어도 한 쌍의 R6은, 축합 가능 치환기를 나타내고, 또한, 적어도 하나의 R6 또는 적어도 하나의 SiR6은, 부가 가능 치환기를 나타낸다.)
화학식 10 중, R6으로 표시되는 1가의 탄화수소기 중, 1가의 포화 탄화수소기로서는, 예컨대, 알킬기, 사이클로알킬기 등을 들 수 있다. 알킬기 및 사이클로알킬기로서는, 각각, 상기 R1에서 든 알킬기 및 사이클로알킬기와 마찬가지다.
화학식 10 중, R6으로 표시되는 1가의 탄화수소기 중, 1가의 방향족 탄화수소기로서는, 예컨대, 페닐기, 나프틸기 등의, 탄소수 6 이상 10 이하의 아릴기 등을 들 수 있다.
1가의 탄화수소기로서, 바람직하게는, 메틸, 페닐을 들 수 있다.
a는, 예컨대 0 이상의 정수, 바람직하게는 1 이상의 정수, 보다 바람직하게는 2 이상의 정수이며, 또한, 예컨대 100000 이하의 정수, 바람직하게는 10000 이하의 정수이기도 하다.
b는, 예컨대 0 이상 100000 이하의 정수, 바람직하게는 0 이상 10000 이하의 정수이다.
c는, 예컨대, 0 이상 100000 이하의 정수, 바람직하게는, 0 이상 10000 이하의 정수이다.
a+b+c는, 바람직하게는 1 이상 100000 이하의 정수, 보다 바람직하게는 1 이상 10000 이하의 정수이다. 즉, a∼c 중, 적어도 어느 하나는 1 이상의 정수이다.
R6으로 표시되는 축합 가능 치환기, 및 R6 또는 SiR6으로 표시되는 부가 가능 치환기로서는, 각각, 상기한 축합 가능 치환기 및 부가 가능 치환기를 들 수 있다.
제 1 폴리실록산은, 예컨대, 적어도 하나의 축합 가능 치환기 및 적어도 하나의 부가 가능 치환기를 병유하는 제 1 규소 화합물과, 적어도 하나의 축합 가능 치환기를 함유하는 제 2 규소 화합물을 부분적으로 축합시키는 것에 의해, 조제된다(후술하는 화학식 16 참조).
제 1 규소 화합물은, 예컨대, 하기 화학식 11로 표시된다.
Figure pat00011
(식 중, R7 또는 SiR7은 부가 가능 치환기, B는 포화 탄화수소기 및 방향족 탄화수소기로부터 선택되는 1가의 탄화수소기, X1은 축합 가능 치환기를 나타낸다. n은 0 또는 1을 나타낸다.)
R7 또는 SiR7로 표시되는 부가 가능 치환기로서, 예컨대, 상기한 부가 가능 치환기, 바람직하게는, 한 쌍의 부가 가능 치환기를 구성하는 치환기 중의 한쪽이고, 보다 바람직하게는, 에틸렌성 불포화기 함유기, (메트)아크릴로일기 함유기, 에폭시기 함유기를 들 수 있고, 더 바람직하게는, 에틸렌성 불포화기 함유기, 특히 바람직하게는, 알켄일기, 가장 바람직하게는, 바이닐기를 들 수 있다.
X1로 표시되는 축합 가능 치환기로서, 예컨대, 상기한 축합 가능 치환기, 바람직하게는, 한 쌍의 축합 가능 치환기를 구성하는 치환기 중의 한쪽이고, 보다 바람직하게는, 하이드록실기, 알콕시기, 아실옥시기, 아미노기, 알킬아미노기, 알켄일옥시기, 할로젠 원자를 들 수 있고, 보다 바람직하게는, 알콕시기를 들 수 있다.
X1로 표시되는 알콕시기로서, 예컨대, 반응성의 관점에서, 바람직하게는, 탄소수 1 이상 10 이하의 알킬기를 갖는 알콕시기, 보다 바람직하게는, 탄소수 1 이상 6 이하의 알킬기를 갖는 알콕시기를 들 수 있다. 구체적으로는, 메톡시기를 들 수 있다.
B로 표시되는 1가의 탄화수소기는, 화학식 10의 R6에서 예시한 1가의 탄화수소기와 같은 의미이다.
n이 0인 경우에는, 제 1 규소 화합물은, 하기 화학식 12로 표시되고, 3개의 축합 가능 치환기를 함유하는 3작용형 규소 화합물로 된다.
Figure pat00012
(식 중, R7 또는 SiR7은 부가 가능 치환기, X1은 축합 가능 치환기를 나타낸다.)
그와 같은 3작용형 규소 화합물로서는, 예컨대, 바이닐트라이메톡시실레인, 바이닐트라이에톡시실레인, 알릴트라이메톡시실레인, 프로펜일트라이메톡시실레인, 노보넨일트라이메톡시실레인, 옥텐일트라이메톡시실레인, 3-아크릴옥시프로필트라이메톡시실레인, 3-메타크릴옥시프로필트라이에톡시실레인, 3-메타크릴옥시프로필트라이메톡시실레인, 3-글리시독시프로필트라이에톡시실레인, 3-글리시독시프로필트라이메톡시실레인, 2-(3,4-에폭시사이클로헥실)에틸트라이메톡시실레인 등을 들 수 있다.
이들 3작용형 규소 화합물은, 단독 사용 또는 2종 이상 병용할 수 있다.
3작용형 규소 화합물로서, 바람직하게는, 상기 화학식 12에 있어서, R7이 바이닐기, X1이 모두 메톡시기인 바이닐트라이메톡시실레인을 들 수 있다.
한편, 상기 화학식 11에 있어서, n이 1인 경우에는, 제 1 규소 화합물은, 하기 화학식 13으로 표시되고, 2개의 축합 가능 치환기를 함유하는 2작용형 규소 화합물로 된다.
Figure pat00013
(식 중, R7 또는 SiR7은 부가 가능 치환기, B는 포화 탄화수소기 및 방향족 탄화수소기로부터 선택되는 1가의 탄화수소기, X1은 축합 가능 치환기를 나타낸다.)
R7, SiR7, B 및 X1은 상기와 같은 의미이다.
2작용형 규소 화합물로서는, 예컨대, 바이닐다이메톡시메틸실레인, 바이닐디에톡시메틸실레인, 알릴다이메톡시메틸실레인, 프로펜일다이메톡시메틸실레인, 노보넨일다이메톡시메틸실레인, 옥텐일다이메톡시메틸실레인, 옥텐일다이에톡시메틸실레인, 3-아크릴옥시프로필다이메톡시메틸실레인, 3-메타크릴옥시프로필다이메톡시메틸실레인, 3-메타크릴옥시프로필다이메톡시메틸실레인, 3-글리시독시프로필디에톡시메틸실레인, 3-글리시독시프로필다이메톡시메틸실레인, 2-(3,4-에폭시사이클로헥실)에틸다이메톡시메틸실레인 등을 들 수 있다.
이들 2작용형 규소 화합물은, 단독 사용 또는 2종 이상 병용할 수 있다.
2작용형 규소 화합물로서, 바람직하게는, 상기 화학식 13에 있어서, R7이 바이닐기, B가 메틸기, X1이 전부 메톡시기인 바이닐다이메톡시메틸실레인을 들 수 있다.
제 1 규소 화합물은, 시판품을 이용할 수 있고, 또한, 공지된 방법에 따라서 합성한 것을 이용할 수도 있다.
제 1 규소 화합물은, 단독 사용 또는 2종 이상 병용할 수 있다.
구체적으로는, 3작용형 규소 화합물의 단독 사용, 2작용형 규소 화합물의 단독 사용, 3작용형 규소 화합물과 2작용형 규소 화합물의 병용 등을 들 수 있다. 바람직하게는, 3작용형 규소 화합물의 단독 사용, 3작용형 규소 화합물과 2작용형 규소 화합물의 병용을 들 수 있다.
제 2 규소 화합물은, 예컨대, 적어도 2개의 축합 가능 치환기를 함유하는 폴리실록산을 들 수 있고, 구체적으로는, 주쇄의 말단의 규소 원자에 결합하는 축합 가능 치환기, 및/또는 주쇄로부터 분기하는 측쇄의 규소 원자에 결합하는 축합 가능 치환기를 함유한다.
제 2 규소 화합물은, 바람직하게는, 주쇄의 양말단의 규소 원자에 결합하는 축합 가능 치환기를 함유한다(2작용형 규소 화합물).
그와 같은 제 2 규소 화합물은, 하기 화학식 14로 표시되는 양말단형 폴리실록산(2작용형 폴리실록산)이다.
Figure pat00014
(식 중, R8은 포화 탄화수소기 및 방향족 탄화수소기로부터 선택되는 1가의 탄화수소기, X2는 축합 가능 치환기를 나타낸다. 또한, n은 1 이상의 정수를 나타낸다. )
화학식 14에 있어서, R8로 표시되는 1가의 탄화수소기로서는, 상기 화학식 10의 R6에서 예시되는 1가의 탄화수소기를 들 수 있고, 바람직하게는, 메틸, 페닐을 들 수 있다.
화학식 14에 있어서, X2로 표시되는 축합 가능 치환기로서는, 상기 화학식 10의 R6에서 예시되는 축합 가능 치환기를 들 수 있고, 바람직하게는, 하이드록실기, 수소 원자, 보다 바람직하게는, 하이드록실기를 들 수 있다.
양말단형 폴리실록산은, 축합 가능 치환기가 하이드록실기인 경우에는, 하기 화학식 15로 표시되는 실란올기 양말단 폴리실록산(양말단 실란올형 실리콘 오일)으로 된다.
Figure pat00015
(식 중, R8은 포화 탄화수소기 및 방향족 탄화수소기로부터 선택되는 1가의 탄화수소기를 나타낸다. 또한, n은 1 이상의 정수를 나타낸다. )
R8은 상기와 같은 의미의미이다.
상기 화학식 14 및 상기 화학식 15에 있어서, n은, 바람직하게는, 안정성 및/또는 취급성의 관점에서, 1 이상 10000 이하의 정수, 더 바람직하게는 1 이상 1000 이하의 정수이다.
양말단형 폴리실록산으로서, 구체적으로는, 실란올기 양말단 폴리다이메틸실록산, 실란올기 양말단 폴리메틸페닐실록산, 실란올기 양말단 폴리다이페닐실록산 등을 들 수 있다.
제 2 규소 화합물은, 시판품을 이용할 수 있고, 또한, 공지된 방법에 따라서 합성한 것을 이용할 수도 있다.
제 2 규소 화합물의 수평균 분자량은, 안정성 및/또는 취급성의 관점에서, 예컨대 100 이상, 바람직하게는 200 이상이며, 또한, 예컨대 1000000 이하, 바람직하게는 100000 이하이다. 수평균 분자량은, 겔 투과크로마토그래피에 의해, 표준폴리스타이렌으로 환산되어 산출된다. 제 2 규소 화합물이외의 원료의 수평균 분자량에 관해서도, 상기와 같이 하여 산출된다.
제 1 규소 화합물과 제 2 규소 화합물을 부분적으로 축합시키기 위해서는, 그들로 이루어지는 축합 원료를 축합 촉매와 함께 배합한다.
제 2 규소 화합물의 배합 비율은, 제 1 규소 화합물 및 제 2 규소 화합물의 총량(즉, 축합 원료의 총량) 100질량부에 대하여, 예컨대 1질량부 이상, 바람직하게는 50질량부 이상, 더 바람직하게는 80질량부 이상이며, 또한, 예컨대 99.99질량부 이하, 바람직하게는 99.9질량부 이하, 보다 바람직하게는 99.5질량부 이하이기도 하다.
또한, 제 1 규소 화합물의 축합 가능 치환기(상기 화학식 11에 있어서의 X1,구체적으로는 알콕시기)에 대한, 제 2 규소 화합물의 축합 가능 치환기(상기 화학식 14에 있어서의 X2, 구체적으로는 하이드록실기)의 몰비(X2/X1)는, 예컨대 20/1 이하, 바람직하게는 10/1 이하이며, 또한, 예컨대 1/5 이상, 바람직하게는 1/2 이상이기도 하고, 가장 바람직하게는, 실질적으로 1/1이다.
몰비가 상기 상한을 넘는 경우에는, 제 1 및 제 2 규소 화합물을 부분적으로 축합시켜 제 1 폴리실록산을 얻고, 그 후, 제 1 및 제 2 폴리실록산을 완전히 축합시킬 때에, 적절한 인성을 갖는 실리콘 반경화체가 얻어지지 않는 경우가 있고, 한편, 몰비가 상기 하한에 차지 않는 경우에는, 제 1 규소 화합물의 배합 비율이 과도하게 많아, 그 때문에, 얻어지는 실리콘 경화체의 내열성이 저하되는 경우가 있다.
또한, 몰비가 상기 범위 내(바람직하게는, 실질적으로 1/1)이면, 제 1 규소 화합물의 축합 가능 치환기(구체적으로는, 알콕시기)와, 제 2 규소 화합물의 축합 가능 치환기(구체적으로는, 하이드록실기)를 과부족 없이 완전히 축합시킬 수 있다.
또한, 3작용형 규소 화합물과 2작용형 규소 화합물이 병용되는 경우에는, 2작용형 규소 화합물의, 3작용형 규소 화합물에 대한 비(2작용형 규소 화합물의 질량부수/3작용형 규소 화합물의 질량부수)는, 질량 기준으로, 예컨대 70/30 이하, 바람직하게는 50/50 이하이며, 또한, 예컨대 1/99 이상, 바람직하게는 5/95 이상이기도 하다. 또한, 3작용형 규소 화합물과 2작용형 규소 화합물이 병용되는 경우에는, 3작용형 규소 화합물의 축합 가능 치환기(상기 화학식 12에 있어서의 X1, 구체적으로는 알콕시기)에 대한, 제 2 규소 화합물의 축합 가능 치환기(상기 화학식 14에 있어서의 X2, 구체적으로는 하이드록실기)의 몰비(X2/X1)는, 예컨대 20/1 이하, 바람직하게는 10/1 이하이며, 또한, 예컨대 1/5 이상, 바람직하게는 1/2 이상이기도 하고, 가장 바람직하게는, 실질적으로 1/1이다. 한편, 3작용형 규소 화합물과 2작용형 규소 화합물이 병용되는 경우에 있어서, 2작용형 규소 화합물의 축합 가능 치환기(상기 화학식 13에 있어서의 X1, 구체적으로는 알콕시기)에 대한, 제 2 규소 화합물의 축합 가능 치환기(상기 화학식 14에 있어서의 X2, 구체적으로는 하이드록실기)의 몰비(X2/X1)는, 예컨대 20/1 이하, 바람직하게는 10/1 이하이며, 또한, 예컨대 1/5 이상, 바람직하게는 1/2 이상이기도 하고, 또한, 가장 바람직하게는, 실질적으로 1/1이다.
축합 촉매로서는, 제 1 규소 화합물 및 제 2 규소 화합물의 축합을 촉진하는 촉매이면 특별히 한정되지 않는다. 축합 촉매로서는, 예컨대, 산, 염기, 금속계 촉매 등을 들 수 있다.
산으로서는, 예컨대, 염산, 아세트산, 폼산, 황산 등의 무기산(브뢴스테드산) 등을 들 수 있다. 또한, 산은, 루이스산을 포함하고, 그와 같은 루이스산으로서, 예컨대 펜타플루오로페닐붕소, 스칸듐트리플레이트, 비스무트트리플레이트, 스칸듐트리플릴이미드,옥소바나듐트리플레이트, 스칸듐트리플릴메티드, 트라이메틸실릴트리플릴이미드 등의 유기 루이스산을 들 수 있다.
염기로서는, 예컨대, 수산화칼륨, 수산화나트륨, 탄산칼륨 등의 무기 염기, 예컨대, 수산화테트라메틸암모늄 등을 들 수 있다. 바람직하게는, 수산화테트라메틸암모늄 등의 유기 염기를 들 수 있다.
금속계 촉매로서는, 예컨대, 알루미늄계 촉매, 티타늄계 촉매, 아연계 촉매, 주석계 촉매 등을 들 수 있다. 바람직하게는, 주석계 촉매를 들 수 있다.
주석계 촉매로서는, 예컨대, 다이(2-에틸헥세인산)주석(II), 다이옥테인산주석(II)(다이카프릴산주석(II)), 비스(2-에틸헥사노에이트)주석, 비스(네오데카노에이트)주석, 주석올레에이트 등의, 탄소수 1 이상 20 이하의 직쇄상 또는 분기상의 카복실산을 함유하는 다이(또는 비스)(카복실산)주석(II) 등의 카복실산 주석염, 예컨대, 다이뷰틸비스(2,4-펜테인다이오네이트)주석, 다이메틸주석다이버사테이트(versatate), 다이뷰틸주석다이버사테이트, 다이뷰틸주석다이아세테이트(다이뷰틸다이아세톡시주석), 다이뷰틸주석다이옥토에이트, 다이뷰틸비스(2-에틸헥실말레에이트)주석, 다이옥틸다이라우릴주석, 다이메틸다이네오데카노에이트주석, 다이뷰틸주석다이올레에이트, 다이뷰틸주석다이라우레이트, 다이옥틸주석다이라우레이트, 다이옥틸주석다이버사테이트, 다이옥틸주석비스(머캅토아세트산아이소옥틸에스터)염, 테트라메틸-1,3-다이아세톡시다이스타녹산, 비스(트라이에틸주석)옥사이드, 테트라메틸-1,3-다이페녹시다이스타녹산, 비스(트라이프로필주석)옥사이드, 비스(트라이뷰틸주석)옥사이드, 비스(트라이뷰틸주석)옥사이드, 비스(트라이페닐주석)옥사이드, 폴리(말레산다이뷰틸주석), 다이페닐주석다이아세테이트, 산화다이뷰틸주석, 다이뷰틸주석다이메톡사이드, 다이뷰틸비스(트라이에톡시)주석 등의 유기 주석 화합물 등을 들 수 있다.
주석계 촉매로서, 바람직하게는, 카복실산 주석염, 보다 바람직하게는, 탄소수 1 이상 20 이하의 직쇄상 또는 분기상의 카복실산을 갖는 다이(카복실산)주석(II), 더 바람직하게는, 탄소수 4 이상 14 이하의 직쇄상 또는 분기상의 카복실산을 갖는 다이(카복실산)주석(II), 특히 바람직하게는, 탄소수 6 이상 10 이하의 분기상의 카복실산을 갖는 다이(카복실산)주석(II)을 들 수 있다.
축합 촉매는, 단독 사용 또는 병용할 수 있다.
축합 촉매는, 시판품을 이용할 수 있고, 또한, 공지된 방법에 따라서 합성한 것을 이용할 수도 있다.
또한, 축합 촉매는, 예컨대, 용매에 용해하여 축합 촉매 용액으로서 조제할 수 있다. 축합 촉매 용액에 있어서의 축합 촉매의 농도는, 예컨대 1질량% 이상 99질량% 이하로 조정된다.
축합 촉매의 배합 비율은, 제 2 규소 화합물 100몰에 대하여, 예컨대 0.001몰 이상, 바람직하게는 0.01몰 이상이며, 또한, 예컨대 50몰 이하, 바람직하게는 5몰 이하이기도 하다.
이어서, 이 방법에서는, 제 1 규소 화합물, 제 2 규소 화합물 및 축합 촉매를 배합한 후, 예컨대, 온도 0℃ 이상, 바람직하게는 10℃ 이상이며, 또한, 예컨대 80℃ 이하, 바람직하게는 75℃ 이하에서, 예컨대 1분간 이상, 바람직하게는 2시간 이상, 또한, 예컨대 24시간 이하, 바람직하게는 10시간 이하 교반 혼합한다.
그리고, 상기한 혼합에 의해서, 제 1 및 제 2 규소 화합물이, 축합 촉매의 존재 하에서, 부분적으로 축합한다.
구체적으로는, 제 1 규소 화합물의 축합 가능 치환기(상기 화학식 11에 있어서의 X1)와, 제 2 규소 화합물의 축합 가능 치환기(상기 화학식 14에 있어서의 X2)가 부분적으로 축합한다.
상세하게는, 제 1 규소 화합물의 축합 가능 치환기가 알콕시기이며, 제 2 규소 화합물의 축합 가능 치환기가 하이드록실기인 경우에는, 하기 화학식 16으로 나타낸 바와 같이, 그들이 부분적으로 축합한다.
Figure pat00016
한편, 제 2 규소 화합물의 일부는, 축합하지 않고, 잔존하고 있어, 다음의 추가적인 축합(완전 경화 공정)에 의해서, 제 1 폴리실록산의 축합 가능 치환기와 축합한다.
이렇게 하여 얻어지는 제 1 폴리실록산은, 액상(오일상)이고, A 스테이지이다.
제 2 폴리실록산으로서는, 예컨대, 하기 화학식 17로 표시되고, 적어도 하나의 축합 가능 치환기를 측쇄에 함유하는 측쇄형 폴리실록산을 들 수 있다.
Figure pat00017
(식 중, F∼I는 구성 단위이며, F 및 I가 말단 단위, G 및 H가 반복 단위를 나타낸다. R8은 포화 탄화수소기 및 방향족 탄화수소기로부터 선택되는 1가의 탄화수소기, R9 또는 SiR9는 부가 가능 치환기를 나타낸다. d는 0 또는 1, e는 0 이상의 정수, f는 1 이상의 정수를 나타낸다. 단, 모든 R8 또는 R9는 동일해도 상이해도 좋다. )
화학식 17에 있어서, R8로 표시되는 1가의 탄화수소기로서는, 상기 화학식 10의 R6에서 예시한 1가의 탄화수소기를 들 수 있고, 바람직하게는, 메틸, 페닐을 들 수 있다.
화학식 17에 있어서, R9 또는 SiR9로 표시되는 부가 가능 치환기로서는, 예컨대, 상기한 부가 가능 치환기, 바람직하게는 한 쌍의 부가 가능 치환기를 구성하는 치환기 중의 다른 쪽면이며, 보다 바람직하게는 하이드로실릴기, 에틸렌성 불포화기 함유기(구체적으로는, 바이닐기)를 들 수 있고, 보다 바람직하게는 하이드로실릴기를 들 수 있다.
d가 1인 경우에는, 측쇄형 폴리실록산은 직쇄상 폴리실록산이며, d가 0인 경우에는, 측쇄형 폴리실록산은 환상 폴리실록산이다.
d는 바람직하게는 1이다.
e는 구성 단위 G의 반복 단위수를 나타내고, 반응성의 관점에서, 바람직하게는 0 이상의 정수, 보다 바람직하게는 1 이상의 정수이며, 또한, 바람직하게는 100000 이하의 정수, 보다 바람직하게는 10000 이하의 정수이다.
f는 구성 단위 H의 반복 단위수를 나타내고, 반응성의 관점에서, 바람직하게는 1 이상의 정수, 보다 바람직하게는 2 이상의 정수이며, 또한, 바람직하게는 100000 이하의 정수, 보다 바람직하게는 10000 이하의 정수이기도 하다.
측쇄형 폴리실록산의 수평균 분자량은, 예컨대, 안정성이나 취급성의 관점에서, 100 이상 1000000 이하, 바람직하게는 100 이상 100000 이하이다.
측쇄형 폴리실록산으로서, 구체적으로는, 메틸하이드로젠폴리실록산, 메틸바이닐폴리실록산, 다이메틸폴리실록산-CO-메틸하이드로젠폴리실록산, 다이메틸폴리실록산-CO-바이닐메틸폴리실록산, 에틸하이드로젠폴리실록산, 메틸하이드로젠폴리실록산-CO-메틸페닐폴리실록산, 메틸바이닐폴리실록산-CO-메틸페닐폴리실록산, 2,4,6,8-테트라메틸-2,4,6,8-테트라바이닐사이클로테트라실록산, 1,3,5,7-테트라메틸사이클로테트라실록산 등을 들 수 있다.
이들 측쇄형 폴리실록산은, 단독 사용 또는 2종 이상 병용할 수 있다.
바람직하게는, R8이 메틸기, R9가 수소 원자(즉, SiR9가 하이드로실릴기) 또는 바이닐기, d가 1, e가 1 이상의 정수, h가 2이상의 정수인 직쇄상의 측쇄형 폴리실록산을 들 수 있다.
또한, 제 2 폴리실록산으로서, 예컨대, 하기 화학식 18로 표시되고, 부가 가능 치환기를 분자의 양말단에 함유하는 양말단형 폴리실록산(부가 가능 치환기 양말단 함유 폴리실록산)을 들 수 있다.
Figure pat00018
(식 중, R8은 포화 탄화수소기 및 방향족 탄화수소기로부터 선택되는 1가의 탄화수소기, R9 또는 SiR9는 부가 가능 치환기, g는 1 이상의 정수를 나타낸다. 단, 모든 R8 또는 R9는 동일해도 상이해도 좋다. )
R8로 표시되는 1가의 탄화수소기로서는, 상기 화학식 10의 R6으로 표시되는 1가의 탄화수소기를 들 수 있고, 바람직하게는 메틸, 페닐을 들 수 있다.
R9 또는 SiR9로 표시되는 부가 가능 치환기로서는, 예컨대, 상기한 부가 가능 치환기, 바람직하게는, 한 쌍의 부가 가능 치환기를 구성하는 치환기 중의 다른 쪽이며, 보다 바람직하게는, 하이드로실릴기, 에틸렌성 불포화기 함유기(구체적으로는 바이닐기)를 들 수 있고, 보다 바람직하게는 하이드로실릴기를 들 수 있다.
g는, 반응성의 관점에서, 바람직하게는 1 이상의 정수, 보다 바람직하게는 2 이상의 정수이며, 또한, 바람직하게는 100000 이하의 정수, 보다 바람직하게는 10000 이하의 정수이기도 하다.
양말단형 폴리실록산의 수평균 분자량은, 안정성이나 취급성의 관점에서, 예컨대 100 이상 1000000 이하, 바람직하게는 100 이상 100000 이하이다.
양말단형 폴리실록산으로서는, 예컨대, 양말단 하이드로실릴형 폴리다이메틸실록산, 양말단 바이닐형 폴리다이메틸실록산, 양말단 하이드로실릴형 폴리메틸페닐실록산, 양말단 바이닐형 폴리메틸페닐실록산, 양말단 하이드로실릴형 폴리다이페닐실록산, 양말단 바이닐기 함유 폴리다이메틸실록산, 양말단 바이닐기 함유 폴리다이페닐실록산 등을 들 수 있다.
이들 양말단형 폴리실록산은, 단독 사용 또는 2종 이상 병용할 수 있다.
바람직하게는, R8이 모두 메틸기, R9가 수소 원자(즉, SiR9가 하이드로실릴기) 또는 바이닐기, g가 2 이상 10000 이하의 정수인, 양말단 하이드로실릴형 폴리다이메틸실록산(오가노 하이드로젠 폴리실록산) 또는 양말단 바이닐기 함유 폴리다이메틸실록산을 들 수 있다.
상기한 측쇄형 폴리실록산 및 양말단형 폴리실록산 중, 제 2 폴리실록산으로서, 바람직하게는 양말단형 폴리실록산을 들 수 있다.
제 2 폴리실록산은, 시판품을 이용할 수 있고, 또한, 공지된 방법에 따라서 합성한 것을 이용할 수도 있다.
그리고, 제 1 실리콘 수지 조성물을 조제하기 위해서는, 제 1 폴리실록산과 제 2 폴리실록산을 배합한다. 바람직하게는 제 1 폴리실록산과 제 2 폴리실록산을 부가 촉매와 함께 배합한다.
또한, 제 2 폴리실록산의 부가 가능 치환기(다른 쪽측, 바람직하게는, 하이드로실릴기(화학식 18의 SiR9))에 대한, 제 1 폴리실록산의 부가 가능 치환기(한쪽측, 바람직하게는 바이닐기(화학식 11의 R7))의 몰비(R7/SiR9)는, 예컨대 20/1 이하, 바람직하게는 10/1 이하, 보다 바람직하게는 5/1 이하이며, 또한, 예컨대 1/20 이상, 바람직하게는 1/10 이상, 보다 바람직하게는 1/5 이상이기도 하다.
또한, 제 2 폴리실록산의 배합 비율은, 제 1 폴리실록산 및 제 2 폴리실록산의 총량 100질량부에 대하여, 예컨대 1질량부 이상, 바람직하게는 50질량부 이상, 더 바람직하게는 80질량부 이상이며, 또한, 예컨대 99.99질량부 이하, 바람직하게는 99.9질량부 이하, 보다 바람직하게는 99.5질량부 이하이기도 하다.
부가 촉매로서는, 제 1 폴리실록산의 부가 가능 치환기와, 제 2 폴리실록산의 부가 가능 치환기의 부가, 구체적으로는, 상기 화학식 6∼화학식 9의 부가를 촉진하는 촉매이면 특별히 한정되지 않는다. 바람직하게는, 활성 에너지선에 의한 축합을 촉진하는 관점에서, 활성 에너지선에 대하여 활성을 갖는 광촉매를 들 수 있다.
광촉매로서, 예컨대, 하이드로실릴화 촉매 등을 들 수 있다.
하이드로실릴화 촉매는, 하이드로실릴기와 알켄일기의 하이드로실릴화 부가를 촉진한다. 그와 같은 하이드로실릴화 촉매로서, 예컨대, 전이 원소계 촉매를 들 수 있고, 구체적으로는, 백금계 촉매, 크로뮴계 촉매(헥사카보닐크로뮴(Cr(CO)6) 등), 철계 촉매(카보닐트라이페닐포스핀철(Fe(CO)PPh3 등), 트라이카보닐비스페닐포스핀철(trans-Fe(CO)3(PPh3)2), 폴리머 기질-(아릴-다이페닐포스핀)5-n[카보닐철](polymer substrate-(Ar-PPh2)5-n[Fe(CO)n]), 펜타카보닐철(Fe(CO)5) 등), 코발트계 촉매(트라이카보닐트라이에틸실릴코발트(Et3SiCo(CO)3), 테트라카보닐트라이페닐실릴코발트(Ph3SiCo(CO)4), 옥타카보닐코발트(Co2(CO)8) 등), 몰리브덴계 촉매(헥사카보닐몰리브덴(Mo(CO)6) 등), 팔라듐계 촉매, 로듐 촉매계 등을 들 수 있다.
하이드로실릴화 촉매로서, 바람직하게는 백금계 촉매를 들 수 있다. 백금계 촉매로서는, 예컨대, 백금흑, 염화백금, 염화백금산 등의 무기계 백금, 예컨대, 백금-올레핀 착체, 백금-카보닐 착체, 백금-사이클로펜타다이엔일 착체, 백금-아세틸아세토네이트 착체 등의 백금 착체 등을 들 수 있다.
바람직하게는, 반응성의 관점에서, 백금 착체를 들 수 있고, 보다 바람직하게는 백금-사이클로펜타다이엔일 착체, 백금-아세틸아세토네이트 착체를 들 수 있다.
백금-사이클로펜타다이엔일 착체로서는, 예컨대, 트라이메틸(메틸사이클로펜타다이엔일)백금(IV), 트라이메틸(사이클로펜타다이엔일)백금(IV) 착체 등을 들 수 있다.
백금-아세틸아세토네이트 착체로서는, 예컨대, 2,4-펜테인다이오네이트백금(II)(백금(II)아세틸아세토네이트) 등을 들 수 있다.
한편, 전이 원소계 촉매는, 예컨대, 하기 문헌 등에 기재된 것을 들 수도 있다.
문헌: ISSN 1070-3632, Russian Journal of General chemistry, 2011, Vol. 81, No.7, pp. 1480-1492 「Hydrosilyation on Photoactivated Catalysts」 D. A. de Vekki
부가 촉매는, 단독 사용 또는 병용할 수 있다.
부가 촉매는, 시판품을 이용할 수 있고, 또한, 공지된 방법에 따라서 합성한 것을 이용할 수도 있다.
부가 촉매는, 예컨대, 용매에 용해하여 부가 촉매 용액으로서 조제할 수 있다. 부가 촉매 용액에 있어서의 부가 촉매의 농도는, 예컨대, 1질량% 이상 99질량% 이하이며, 또한, 부가 촉매가 전이 원소계 촉매인 경우에는, 예컨대, 전이 원소의 농도가 0.1질량% 이상 50질량% 이하로 조정된다.
부가 촉매의 배합 비율은, 제 1 실리콘 수지 조성물 전체 100질량부에 대하여, 예컨대 1.0×10-11질량부 이상, 바람직하게는 1.0×10-9질량부 이상이며, 또한, 예컨대 0.5질량부 이하, 바람직하게는 0.1질량부 이하이기도 하다.
또한, 부가 촉매는, 필요에 따라, 적절한 양의 광활성제, 광산발생제, 광염기발생제 등의 광조제와 병용할 수도 있다.
그리고, 제 1 폴리실록산과 제 2 폴리실록산을 포함하는 각 성분을 상기한 배합 비율로 배합하여, 교반 혼합하는 것에 의해, 제 1 실리콘 수지 조성물을 얻을 수 있다.
한편, 제 1 실리콘 수지 조성물은, 제 1 폴리실록산의 조제에 있어서 잔존하는 제 2 규소 화합물의 일부를 포함하고 있다.
그리고, 상기한 바와 같이 하여 얻어진 제 1 실리콘 수지 조성물은, 예컨대, 액상, 바람직하게는, 오일상(점조(粘調)한 액상)이며, 25℃, 1기압의 조건 하에서의 점도는, 예컨대 100MPa·s 이상, 바람직하게는 1000MPa·s 이상이며, 또한, 예컨대 100000MPa·s, 바람직하게는 50000MPa·s 이하이기도 하다. 한편, 점도는, 1기압의 조건 하에서 레오미터를 이용하여 측정했다. 한편, 점도는, 제 1 실리콘 수지 조성물을 25℃로 온도 조절하고, E형 콘을 이용하여, 회전수 99s-1에서 측정했다.
구체적으로, 제 1 실리콘 수지 조성물을 얻기 위해서는, 우선, 실란올기 양말단 폴리다이메틸실록산과, 바이닐트라이메톡시실레인과, 다이(2-에틸헥세인산)주석(II)(축합 촉매)을 배합하여, 오일상의 제 1 폴리실록산을 조제하고, 그 후, 양말단 하이드로실릴형 폴리다이메틸실록산(제 2 폴리실록산)과, 트라이메틸(메틸사이클로펜타다이엔일)백금(IV) 용액 또는 백금(II)아세틸아세토네이트(부가 촉매)를 가한다.
또는, 우선, 실란올기 양말단 폴리다이메틸실록산과, 바이닐트라이메톡시실레인과, 다이(2-에틸헥세인산)주석(II)(축합 촉매)을 배합하여, 오일상의 제 1 폴리실록산을 조제하고, 그 후, 양말단 하이드로실릴형 폴리다이메틸실록산(제 2 폴리실록산)과, 트라이메틸(메틸사이클로펜타다이엔일)백금(IV) 착체 용액 또는 백금(II)아세틸아세토네이트(부가 촉매)를 가한다.
[제 2 실리콘 수지 조성물]
제 2 실리콘 수지 조성물은, 예컨대, 가열에 의해서 축합 가능한 적어도 한 쌍의 축합 가능 치환기와, 활성 에너지선에 의해서 부가 가능한 적어도 한 쌍의 부가 가능 치환기를 함유하는 제 3 폴리실록산을 함유한다.
한 쌍의 축합 가능 치환기는, 제 1 실리콘 수지 조성물의 제 1 폴리실록산에 있어서의 한 쌍의 축합 가능 치환기와 마찬가지다. 한 쌍의 축합 가능 치환기는, 제 3 폴리실록산의 주쇄의 말단, 도중 및/또는 측쇄에 치환하고 있다.
한 쌍의 부가 가능 치환기는, 제 1 실리콘 수지 조성물의 제 1 및 제 2 폴리실록산의 부가 가능 치환기와 마찬가지다. 한 쌍의 부가 가능 치환기는, 제 3 폴리실록산의 주쇄의 말단, 도중 및/또는 측쇄에 치환하고 있다.
제 3 폴리실록산은, 예컨대, 하기 화학식 21로 표시된다.
Figure pat00019
(식 중, R6은 포화 탄화수소기 및 방향족 탄화수소기로부터 선택되는 1가의 탄화수소기, 축합 가능 치환기 및/또는 부가 가능 치환기를 나타낸다. J∼N은 구성 단위이며, J 및 N은 말단 단위, K∼M은 반복 단위를 나타낸다. P는 K∼M 중 어느 하나의 구성 단위를 나타낸다. k+l+m은 1 이상의 정수를 나타낸다. 단, R6은, 적어도 한 쌍의 축합 가능 치환기와, 적어도 한 쌍의 부가 가능 치환기를 포함한다. )
R6으로 표시되는 1가의 탄화수소기, 축합 가능 치환기 및 부가 가능 치환기는, 상기한 상기 화학식 10에서 예시되는 1가의 탄화수소기, 축합 가능 치환기 및 부가 가능 치환기를 들 수 있다.
k+l+m은, 안정성이나 취급성의 관점에서, 바람직하게는 1 이상 100000 이하의 정수, 보다 바람직하게는 1 이상 10000 이하의 정수이다.
k는, 예컨대 0 이상의 정수, 바람직하게는 1 이상의 정수이며, 또한, 예컨대 100000 이하의 정수, 바람직하게는 10000 이하의 정수이다.
l은, 예컨대 0 이상 100000 이하의 정수, 바람직하게는 0 이상 10000 이하의 정수이다.
m은, 예컨대 0 이상 100000 이하의 정수, 바람직하게는 0 이상 10000 이하의 정수이다.
제 3 폴리실록산의 수평균 분자량은, 예컨대 100 이상, 바람직하게는 200 이상이며, 또한, 예컨대 1000000 이하, 바람직하게는 100000 이하이기도 하다.
제 3 폴리실록산은, 시판품을 이용할 수 있고, 또한, 공지된 방법에 따라서 합성한 것을 이용할 수도 있다.
제 3 폴리실록산의 함유비율은, 제 2 실리콘 수지 조성물에 대하여, 예컨대 60질량% 이상, 바람직하게는 90질량% 이상이며, 또한, 예컨대 100질량% 이하이기도 하다.
제 2 실리콘 수지 조성물로부터 실리콘 반경화체를 얻기 위해서는, 제 1 실리콘 수지 조성물과 마찬가지의 조건에서, 제 3 폴리실록산을, 축합 촉매와 함께 가열하고, 그 후 부가 촉매를 가한다.
[형광체]
형광체로서는, 제 1 실시형태에서 든 형광체와 마찬가지의 형광체를 들 수 있다. 형광체의 배합 비율은, 활성 에너지선 경화성 수지 100질량부에 대하여, 예컨대, 0.1질량부 이상, 바람직하게는, 0.5질량부 이상 이며, 예컨대, 80질량부 이하, 바람직하게는, 50질량부 이하이기도 하다.
[충전제]
또한, 형광 수지 조성물은, 충전제를 함유할 수도 있다. 충전제로서는, 제 1 실시형태에서 든 충전제와 마찬가지의 충전제를 들 수 있다. 충전제의 배합 비율은, 활성 에너지선 경화성 수지 100질량부에 대하여, 예컨대 0.1질량부 이상, 바람직하게는 0.5질량부 이상이며, 또한, 예컨대 70질량부 이하, 바람직하게는 50질량부 이하이기도 하다.
[형광체 시트(5)의 제작]
형광체 시트(5)를 제작하기 위해서는, A 스테이지의 제 1 실리콘 수지 조성물 또는 제 2 실리콘 수지 조성물 및 형광체 및 필요에 따라 배합되는 충전제를 배합하고, 그들의 혼합물을, 이형 시트(13)의 표면에 도포하고, 그 후, 가열하여, 형광 수지 조성물을 시트상으로 조제한다. 한편, 형광체 및 필요에 따라 배합되는 충전제를, A 스테이지의 제 1 실리콘 수지 조성물 또는 제 2 실리콘 수지 조성물의 조제에 있어서, 각 성분의 배합시, 반응 전, 반응 중, 반응 후의 어디에 있어서도 가할 수 있다.
이형 시트(13)로서는, 예컨대, 폴리에틸렌 필름, 폴리에스터 필름(PET 등) 등의 폴리머 필름, 예컨대, 세라믹스 시트, 예컨대, 금속박 등을 들 수 있다. 바람직하게는, 폴리머 필름을 들 수 있다. 또한, 이형 시트의 표면에는, 불소 처리 등의 박리 처리를 실시할 수도 있다.
혼합물의 도포에서는, 예컨대, 캐스팅, 스핀 코팅, 롤 코팅 등이 사용된다.
가열 조건으로서, 가열 온도는, 예컨대 40℃ 이상, 바람직하게는 60℃ 이상이며, 또한, 예컨대 180℃ 이하, 바람직하게는 150℃ 이하기도 하고, 가열 시간은, 예컨대 0.1분간 이상이며, 또한, 예컨대 180분간 이하, 바람직하게는 60분간 이하이기도 하다.
가열 조건이 상기 범위 내에 있으면, 저분자 성분(예컨대, 물을 포함하는 용매 등)을 확실히 제거하여, 축합을 완결시켜, 제 1 또는 제 2 실리콘 수지 조성물을 반경화(B 스테이지화)할 수 있다.
그리고, 혼합물이 제 1 실리콘 수지 조성물로부터 조제되는 경우에는, 상기한 가열에 의해서, 제 1 폴리실록산이 함유하는 적어도 한 쌍의 축합 가능 치환기가 축합한다. 이것에 의해서, 제 1 규소 화합물의 축합 가능 치환기가 알콕시기이며, 제 2 규소 화합물의 축합 가능 치환기가 하이드록실기인 경우에는, 하기 화학식 19에 나타낸 바와 같이, 제 1 폴리실록산의 분자량이 증대하여, 그것에 의하여, 제 1 실리콘 수지 조성물이 겔화한다. 즉, 제 1 실리콘 수지 조성물이 반경화(B 스테이지화)하여, 실리콘 반경화체가 얻어진다.
Figure pat00020
또는, 혼합물이 제 2 실리콘 수지 조성물로부터 조제되는 경우에는, 상기한 가열에 의해서, 제 3 폴리실록산이 함유하는 적어도 한 쌍의 축합 가능 치환기가 축합한다. 이것에 의해서, 제 3 폴리실록산의 분자량이 증대하여, 그것에 의하여, 제 2 실리콘 수지 조성물이 겔화한다. 즉, 제 2 실리콘 수지 조성물이 반경화(B 스테이지화)하여, 실리콘 반경화체가 얻어진다.
이것에 의해, 실리콘 반경화체 및 형광체(및 필요에 따라 배합되는 충전제)를 함유하는 형광 수지 조성물로부터 형성되는 형광체 시트(5)가 얻어진다.
형광체 시트(5)의 23℃에서의 압축 탄성률은, 예컨대 0.01MPa 이상, 바람직하게는 0.04MPa 이상이며, 또한, 예컨대 1.0MPa 이하이기도 하다.
형광체 시트(5)의 압축 탄성률이 상기 상한 이하이면, 충분한 유연성을 담보할 수 있다. 한편, 형광체 시트(5)의 압축 탄성률이 상기 하한 이상이면, LED(4)에 지나친 응력이 걸리는 것을 방지하면서, LED(4)를 매설할 수 있다.
또한, 형광체 시트(5)의 파장 400nm 이하에서의 광투과율은, 예컨대 50% 이상, 바람직하게는 60% 이상이다.
또한, 형광체 시트(5)의 광투과율이 상기 하한 이상이면, 광투과성을 확실히 담보할 수 있어, 휘도가 우수한 LED 장치(15)(후술)를 얻을 수 있다.
형광체 시트(5)의 압착 전의 두께 T3은, 예컨대 10μm 이상, 바람직하게는 100μm 이상이며, 또한, 예컨대 5000μm 이하, 바람직하게는 2000μm 이하이기도 하다.
이것에 의해서, 도 17(a)의 상측도에 나타낸 바와 같이, 이형 시트(13)에 적층되는 형광체 시트(5)를 제작(준비)한다.
그 후, 제작한 형광체 시트(5)를, 복수의 LED(4)의 표측 부분을 피복하고, 또한, 서로 인접하는 LED(4) 사이에 연통하는 공간(30)이 형성되도록, 배치한다.
그 후, 필요에 따라, 도 17(b)의 가상선으로 나타낸 바와 같이, 이형 시트(13)를 형광체 시트(5)로부터 박리한다.
<LED 봉지 공정>
형광체 시트 배치 공정 후, 도 17(c)의 화살표로 나타낸 바와 같이, LED 봉지 공정에서는, 활성 에너지선을 형광체 시트(5)에 조사한다.
활성 에너지선은, 예컨대, 자외선, 전자선 등을 포함하고, 예컨대, 파장 180nm 이상 영역, 바람직하게는 200nm 이상, 또한, 예컨대 460nm 이하, 바람직하게는 400nm 이하의 영역에 스펙트럼 분포를 가지는 활성 에너지선을 들 수 있다.
활성 에너지선의 조사에는, 예컨대, 케미컬 램프, 엑시머 레이저, 블랙 라이트, 수은 아크, 탄소 아크, 저압 수은 램프, 중압 수은 램프, 고압 수은 램프, 초고압 수은 램프, 메탈 할라이드 램프등의 조사 장치가 사용된다. 한편,상기파장영역보다 장파장측 또는 단파장측의 활성 에너지선을 발생시킬 수 있는 조사 장치를 이용할 수도 있다.
조사량은, 예컨대 0.001J/cm2 이상, 또한, 예컨대 100J/cm2 이하, 바람직하게는 10J/cm2 이하이기도 하다.
조사 시간은, 예컨대 10분간 이하, 바람직하게는 1분간 이하이며, 또한, 5초간 이상이기도 하다.
또한, 활성 에너지선을, 예컨대, 표측 및/또는 이측으로부터 형광체 시트(5)로 향해서 조사하고, 바람직하게는, 도 17(c)의 화살표로 나타낸 바와 같이, 표측으로부터 형광체 시트(5)로 향해서 조사한다.
한편, 활성 에너지선의 형광체 시트(5)에의 조사에 있어서, 지지 시트(32)가 활성 에너지선 조사 박리 시트인 경우에는, 활성 에너지선의 형광체 시트(5)에의 조사에 의해서 지지 시트(32)의 점착력이 저하하지 않도록, 활성 에너지선 조사 박리 시트나 조사 조건이 선택된다.
상기한 활성 에너지선의 조사와 함께, 가열할 수도 있다.
가열의 시기는, 활성 에너지선의 조사와 함께, 또는, 활성 에너지선의 조사의 전 또는 후에 실시해도 좋고, 바람직하게는, 활성 에너지선의 조사 후에 실시한다.
가열 조건에서는, 온도가, 예컨대 50℃ 이상, 바람직하게는 100℃ 이상이며, 또한, 예컨대 250℃ 이하, 또한 200℃ 이하이기도 하고, 또한, 가열 시간은, 예컨대 0.1분간 이상, 또한, 예컨대 1440분간 이하, 바람직하게는 180분간 이하이기도 하다.
상기한 활성 에너지선의 조사(및 필요에 따라 실시되는 가열)에 의해서, 형광체 시트(5)가 완전 경화되어 C 스테이지로 된다.
구체적으로는, 실리콘 반경화체가 제 1 실리콘 수지 조성물로부터 조제되는 경우에는, 활성 에너지선의 조사(및 필요에 따라 실시되는 가열)에 의해서, 하기 화학식 20에 나타낸 바와 같이, 제 1 폴리실록산의 부가 가능 치환기가, 바이닐기 이며, 제 2 폴리실록산의 부가 가능 치환기가 하이드로실릴기인 경우에는, 그들이 부가(하이드로실릴부가)한다.
Figure pat00021
또는, 실리콘 반경화체가 제 2 실리콘 수지 조성물로부터 조제되는 경우에는, 활성 에너지선의 조사(및 필요에 따라 실시되는 가열)에 의해서, 제 3 폴리실록산의 부가 가능 치환기가, 바이닐기 및 하이드로실릴기인 경우에는, 그들이 부가(하이드로실릴 부가)한다.
이것에 의해서, 실리콘 반경화체가 완전 경화된다. 즉, 형광체 시트(5)가 완전 경화(C 스테이지화)한다.
한편, 완전 경화에 있어서의 축합의 진행도는, 예컨대, 고체 NMR 측정에 의해서, 축합 가능 치환기에 유래하는 피크 강도로 확인할 수 있다.
C 스테이지화(완전 경화)한 형광체 시트(5)는, 가요성을 갖고 있고, 구체적으로는, 23℃에서의 압축 탄성률이, 예컨대 0.5MPa 이상, 바람직하게는 1.0MPa 이상이며, 또한, 예컨대 100MPa 이하, 바람직하게는 10MPa 이하이기도 하다.
형광체 시트(5)의 압축 탄성률이 상기 상한 이하이면, 가요성을 확실히 담보할 수 있어, 예컨대, 다음 절단 공정(도 17(d)의 파선 참조)에 있어서, 비교적 저렴한 커팅 장치를 이용하여, 형광체 시트(5)를 절단할 수도 있다. 형광체 시트(5)의 압축 탄성률이 상기 하한 이상이면, 절단 후의 형상을 유지할 수 있다.
이것에 의해, LED(4)의 측면(26)의 표측 부분 및 표면(23)이, 형광체 시트(5)에 의해서 밀착상으로 피복된다. 즉, C 스테이지의 형광체 시트(5)에 의해서 LED(4)의 표측 부분이 봉지된다.
<절단 공정>
LED 봉지 공정 후, 도 17(d)의 파선으로 나타낸 바와 같이, 절단 공정에서는, LED(4)의 주위의 가요성의 형광체 시트(5)를, 표리 방향에 따라 절단한다. 예컨대, 형광체 시트(5)를, 예컨대, 각 LED(4)를 둘러싸는 평면시 대략 직사각형상으로 절단한다.
이것에 의해서, 기판(9)에 실장하기 위한 이면(22), 및 이면(22)의 표측(표리 방향 다른 쪽측, 즉, 반대측)에 배치되는 표면(23)을 갖는 LED(4)와, LED(4)의 표면(23) 및 측면(26)의 표측 부분을 피복하여 봉지하는 형광체 시트(5)로부터 형성되는 형광체층(7)을 구비하는 형광체층 피복 LED(10)를, LED(4)이 지지 시트(32)에 밀착하는 상태로 얻는다.
<LED 박리 공정>
절단 공정 후, 도 17(e)에 나타낸 바와 같이, 지지 시트(32)를 면 방향으로 연신시키면서, 형광체층 피복 LED(10)를 지지 시트(32)로부터 박리한다.
구체적으로는, 우선, 도 17(d)의 화살표로 나타낸 바와 같이, 지지 시트(32)를 면 방향 외측으로 연신시킨다. 이것에 의해서, 도 17(e)에 나타낸 바와 같이, 형광체층 피복 LED(10)는, 지지 시트(32)에 밀착한 상태로, 칼집(8)에 인장 응력이 집중하기 때문에, 칼집(8)이 넓어지고, 그리고, 각 LED(4)이 서로 이간하여, 간극(19)이 형성된다. 간극(19)은, 각 LED(4)를 사이에 두도록, 평면시 대략 격자 형상으로 형성된다.
그 후, 형광체층 피복 LED(10)를 지지 시트(32)의 표면으로부터 박리한다.
구체적으로는, 도 17(e')에 나타낸 바와 같이, 예컨대, 바늘 등의 가압 부재(14)와, 코렛트 등의 흡인 부재(16)를 구비하는 픽업 장치(17)에 의해서, 형광체층 피복 LED(10)를 지지 시트(32)로부터 박리한다. 픽업 장치(17)에서는, 가압 부재(14)가, 박리하고자 하는 형광체층 피복 LED(10)에 대응하는 지지 시트(32)를 이측으로부터 가압하는(밀어 올리는) 것에 의해, 박리하고자 하는 형광체층 피복 LED(10)를 표측으로 밀어 올리고, 밀어 올려진 형광체층 피복 LED(10)를 코렛트 등의 흡인 부재(16)에 의해서 흡인하면서 지지 시트(32)로부터 박리한다.
그리고, 지지 시트(32)를 면 방향으로 연신하면, 박리하고자 하는 형광체층 피복 LED(10)과, 그것에 인접하는 형광체층 피복 LED(10)의 사이에 간극(19)이 형성되기 때문에, 흡인 부재(16)를 박리하고자 하는 형광체층 피복 LED(10)에 근접시켰을 때에, 그것에 인접하는 형광체층 피복 LED(10)에 흡인 부재(16)가 접촉하여, 이러한 형광체층 피복 LED(10)가 손상되는 것을 방지할 수도 있다.
또한, 상기한 지지 시트(32)의 연신 대신에, 또는, 지지 시트(32)의 연신에 더하여, 상기한 지지 시트(32)가, 열박리 시트이기도 하는 경우에는, 지지 시트(32)를, 예컨대 50℃ 이상, 바람직하게는 70℃ 이상, 또한, 예컨대 200℃ 이하, 바람직하게는 150℃ 이하로 가열할 수도 있다.
또한, 상기한 지지 시트(32)의 연신 대신에, 또는, 지지 시트(32)의 연신에 가하여, 상기한 지지 시트(32)가, 활성 에너지선 조사 박리 시트이기도 하는 경우에는, 지지 시트(32)에 활성 에너지선을 조사할 수도 있다.
이들 처리에 의해서, 지지 시트(32)의 점착력이 저하되어, 형광체층 피복 LED(10)를 지지 시트(32)로부터 더한층 용이하게 박리할 수 있다.
이것에 의해서, 도 17(e)에 나타낸 바와 같이, 지지 시트(32)로부터 박리된 형광체층 피복 LED(10)를 얻는다.
<실장 공정>
LED 박리 공정 후, 형광체층 피복 LED(10)를 발광 파장이나 발광 효율에 따라 선별한 후, 도 17(f)에 나타낸 바와 같이, 선별된 형광체층 피복 LED(10)를 기판(9)에 실장한다. 이것에 의해서, LED 장치(15)를 얻는다.
그 후, 필요에 따라, 도 17(f)의 가상선으로 나타낸 바와 같이, LED 장치(15)에, 형광체층 피복 LED(10)를 봉지하는 봉지 보호층(20)을 설치한다. 이것에 의해서, LED 장치(15)의 신뢰성을 향상시킬 수 있다.
그리고, 제 7 실시형태의 형광체층 피복 LED(10)의 제조방법에서는, 활성 에너지선의 조사에 의해서 경화되는 활성 에너지선 경화성 수지 및 형광체를 함유하는 형광 수지 조성물로부터 형성되는 형광체 시트(5)를, LED(4)의 표측 부분을 피복하고, 또한, 형광체 시트(5)의 이면(24)이 상기 위치에 있는 노출면(27)이 되도록, LED(4)의 표측 부분에 배치하고, 그 후, 활성 에너지선을 형광체 시트(5)에 조사하여, 형광체 시트(5)에 의해서 LED(4)의 표측 부분을 봉지한다. 그 때문에, 지지 시트(32)의 손상을 억제하면서, LED(4)의 표측 부분을 봉지하여, LED(4)의 주위에 형광체를 균일하게 분산시킬 수 있다.
즉, 형광체 시트(5)를, 가열하지 않아도, 또는, 가열을 저감하면서, 형광체 시트(5)를 활성 에너지선의 조사에 의해서, 이러한 형광체 시트(5)를 경화시키는 것에 의해, LED(4)의 표측 부분을 봉지할 수 있기 때문에, 형광체 시트(5)를 지지하는 지지 시트(32)가 내열성을 가질 필요가 없어, 즉, 내열성이 낮은 지지 시트(32)를 이용할 수 있다.
더구나, 형광체 시트(5)를 완전 경화시키는 경우에, 활성 에너지선을 조사하는 조사 시간은, 가열만에 의해서 형광체 시트(5)를 완전 경화시키는 경우에 비하여, 단시간으로 설정할 수 있다.
또한, 형광체 시트(5)를, LED(4)에 대응하여 절단하는 것에 의해, LED(4)와, LED(4)의 표면(23) 및 측면(26)의 표측 부분을 피복하는 형광체 시트(5)로부터 형성되는 형광체층(7)을 구비하는 형광체층 피복 LED(10)를 얻고, 그 후, 형광체층 피복 LED(10)를 지지 시트(32)로부터 박리한다. 그 때문에, 손상이 억제된 지지 시트(32)에 지지되는 형광체 시트(5)를, 우수한 치수 안정성으로 절단하여, 치수 안정성이 우수한 형광체층 피복 LED(10)를 얻을 수 있다.
또한, 절단 공정에 있어서, 형광체 시트(5)를 지지 시트(32)에 의해서 지지하면서 절단하고, 그 후, LED 박리 공정에 있어서, 지지 시트(32)를 가열하면, 이미 절단 공정에서 형광체 시트(5)를 지지하여 그 역할을 끝낸 지지 시트(32)를 가열하고, 그 다음에 형광체층 피복 LED(10)를 박리하기 때문에, 효율적으로, 치수 안정성이 우수한 형광체층 피복 LED(10)를 얻을 수 있다.
따라서, 이 형광체층 피복 LED(10)는 치수 안정성이 우수하다.
또한, LED 장치(15)는, 치수 안정성이 우수한 형광체층 피복 LED(10)를 구비하기 때문에, 신뢰성이 우수하고, 그 때문에, 발광 효율이 향상되어 있다.
<변형예>
상기한 제 7 실시형태에서는, 지지 시트(32)를 1층으로부터 형성하고 있지만, 예컨대, 도시하지 않지만, 면 방향으로 연신 불능한 경질의 지지판과, 지지판의 표측에 적층되는 점착층의 2층으로부터 형성할 수도 있다.
지지판을 형성하는 경질 재료로서, 예컨대, 산화규소(석영 등) 등의 산화물, 예컨대, 스테인레스 등의 금속 등을 들 수 있다. 지지판의 두께는, 예컨대 0.1mm 이상, 바람직하게는 0.3mm 이상이며, 또한, 예컨대 5mm 이하, 바람직하게는 2mm 이하이기도 하다.
점착층은, 지지판의 표면 전면에 형성되어 있다. 점착층을 형성하는 점착 재료로서는, 예컨대, 아크릴계 감압 접착제 등의 감압 접착제를 들 수 있다. 점착층의 두께는, 예컨대 0.1mm 이상, 바람직하게는 0.2mm 이상이며, 또한, 예컨대 1mm 이하, 바람직하게는 0.5mm 이하이기도 하다.
바람직하게는, 도 17(a)의 상측도에 나타낸 바와 같이, 면 방향으로 연신 가능한 지지 시트(32)를 1층으로부터 형성한다.
이것에 의하면, 도 17(e)에 나타내는 LED 박리 공정에서는, 지지 시트(32)를 면 방향으로 연신시키면서, 형광체층 피복 LED(10)를 지지 시트(32)로부터 박리할 수 있기 때문에, 도 17(e')에 나타낸 바와 같이, 상기한 픽업 장치(17)를 이용하여, 형광체층 피복 LED(10)를 지지 시트(32)로부터 용이하고 또한 확실히 박리할 수 있다.
한편, 지지 시트(32)에는, 경질의 지지판이 설치되어 있지 않기 때문에, 도 17(e')가 참조되는 바와 같이, 픽업 장치(17)의 가압 부재(14)에 의해서, 이측으로부터 지지 시트(32) 및 그것에 대응하는 형광체층 피복 LED(10)를 밀어 올릴 수 있다.
더구나, 경질의 지지판을 점착층에 적층할 필요가 없기 때문에, 프로세스의 간편화를 꾀할 수 있다.
<제 8 실시형태>
도 18에 있어서, 제 1∼제 7 실시형태와 마찬가지의 부재 및 공정에 관해서는, 동일한 참조 부호를 붙여, 그 상세한 설명을 생략한다.
제 8 실시형태의 형광체층 피복 LED(10)의 제조방법은, 지지 시트(1)를 준비하는 지지 시트 준비 공정(도 18(a) 참조), LED(4)를, 지지판(2)에 점착층(3)을 통해서 접착하는 LED 접착 공정(반도체 소자 배치 공정의 일례, 도 18(b) 참조), 형광체 시트(5)에 의해서 LED(4)의 표측 부분을 봉지하는 LED 봉지 공정(도 18(c) 및 도 18(d) 참조), 형광체 시트(5)를, LED(4)에 대응하여 절단하는 절단 공정(도 18(d)의 파선 참조), 및 형광체층 피복 LED(10)를 점착층(3)으로부터 박리하는 LED 박리 공정(도 18(e) 참조)을 구비한다. 또한, 제 8 실시형태의 LED 장치(15)의 제조방법은, 실장 공정(도 18(f) 참조)을 구비한다.
이하, 제 8 실시형태의 각 공정에 대하여 상술한다.
<지지 시트 준비 공정>
도 18(a)에 나타낸 바와 같이, 지지 시트(1)는, 지지판(2)과, 지지판(2)의 표면에 적층되는 점착층(3)을 구비한다.
지지판(2)으로서는, 제 1 실시형태의 지지판(2)과 마찬가지의 지지판(2)을 들 수 있다.
점착층(3)은, 활성 에너지선의 조사에 의해서 점착력이 저하되는 재료로부터, 활성 에너지선 조사 박리층(시트)으로서 형성되어 있고, 구체적으로는, 예컨대, 아크릴계 감압 접착제층 등의 감압 접착제층을 들 수 있다. 또한, 점착층(3)은, 예컨대, 일본 특허공개 2001-308116호 공보에 기재된 활성 에너지선 조사 박리층(시트)으로부터 형성할 수도 있다.
점착층(3)의 두께는, 예컨대 0.01mm 이상, 바람직하게는 0.02mm 이상이며, 또한, 1mm 이하, 바람직하게는 0.5mm 이하이기도 하다.
지지 시트(1)를 준비하기 위해서는, 예컨대, 지지판(2)과 점착층(3)을 접합한다. 지지 시트(1)의 두께는, 예컨대 0.2mm 이상, 바람직하게는 0.5mm 이상이며, 또한, 6mm 이하, 바람직하게는 2.5mm 이하이기도 하다.
<LED 접착 공정>
LED 접착 공정은, 지지 시트 준비 공정 후에 실시한다.
LED 접착 공정에서는, 도 18(b)의 하측도에 나타낸 바와 같이, 예컨대, 복수의 LED(4)를, 점착층(3)의 표면에 정렬상으로 접착한다. 구체적으로는, 복수의 LED(4)가 평면시에 있어서 전후좌우로 서로 등간격을 사이에 두도록, LED(4)를 점착층(3)의 표면에 접착한다. 또한, LED(4)를, 이면(22)에 설치되는 도시하지 않은 뱀프(도 20에 있어서의 부호 22 참조.)가 점착층(3)의 표면에 대향하도록, 이면(22)을 점착층(3)의 표면에 접착한다. 이것에 의해서, LED(4)는, 그 정렬 상태가 유지되도록, 점착층(3)의 표면에 지지(감압 접착)된다.
<LED 봉지 공정>
LED 봉지 공정은, LED 접착 공정 후에 실시한다.
도 18(b)의 상측도에 있어서, 형광체 시트(5)는, 제 1 실시형태의 형광 수지 조성물과 마찬가지의 형광 수지 조성물로부터, 면 방향으로 연장되는 시트상으로 형성되어 있다.
그리고, 도 18(c)에 나타낸 바와 같이, 형광체 시트(5)에 의해서 LED(4)의 표측 부분을 봉지하기 위해서는, 우선, 도 18(b)의 상측도에 나타낸 바와 같이, 형광체 시트(5)를 준비한다.
이어서, 도 18(c)에 나타낸 바와 같이, 형광체 시트(5)를, LED(4)의 표측 부분을 피복하고, 또한, 형광체 시트(5)의 이면(24)이 상기 위치에 있는 노출면(27)이 되도록, LED(4)의 표측 부분에 배치한다(봉지 시트 배치 공정의 일례로서의 형광체 시트 배치 공정).
그 후, 도 18(c)의 가상선으로 나타낸 바와 같이, 이형 시트(13)를 형광체 시트(5)의 표면(25)으로부터 박리한다.
그 후, 도 18(d)에 나타낸 바와 같이, 형광체 시트(5)를 경화시킨다. 경화성 수지가 열경화성 수지인 경우에는, 형광체 시트(5)를 열경화시킨다. 구체적으로는, 형광체 시트(5)를, 예컨대 80℃ 이상, 바람직하게는 100℃ 이상, 또한, 예컨대 200℃ 이하, 바람직하게는 180℃ 이하로 가열한다.
열경화성 수지가 2단계 경화형 실리콘 수지를 함유하고, LED(4)를 매설하는 형광체 시트(5)가 B 스테이지인 경우에는, 형광체 시트(5)는, 상기한 가열에 의해서, 완전 경화되어 C 스테이지로 된다.
또한, 열경화성 수지가 1단계 경화형 실리콘 수지를 함유하는 경우에는, 형광체 시트(5)는, 상기한 가열에 의해서, 완전 경화되어 C 스테이지로 된다.
또는, 경화성 수지가 활성 에너지선 경화성 수지인 경우에는, 형광체 시트(5)에 활성 에너지선을 표측으로부터 조사한다. 한편, 활성 에너지선을 표측으로부터 조사하는 경우에는, 그것에 의하여 점착층(3)의 점착력이 저하하지 않도록, 경화성 수지나 조사 조건이 선택된다.
경화(완전 경화)한 형광체 시트(5)는, 가요성을 갖고 있고, 또한, 형광체 시트(5)의 파장 400nm 이하에서의 광투과율은, 예컨대 50% 이상, 바람직하게는 60% 이상이다. 형광체 시트(5)의 광투과율이 상기한 하한 이상이면, 형광체층(7)에 있어서의 활성 에너지선의 투과성을 담보하여, 활성 에너지선이 형광체층(7)을 투과하여 점착층(3)에 도달할 수 있다. 동시에, 휘도가 우수한 LED 장치(15)(후술)을 얻을 수 있다.
이것에 의해, LED(4)의 측면(26)의 표측 부분 및 표면(23)이, 형광체 시트(5)에 의해서 밀착상으로 피복된다. 즉, C 스테이지의 형광체 시트(5)에 의해서 LED(4)의 표측 부분이 봉지된다.
<절단 공정>
LED 봉지 공정 후, 도 18(d)의 파선으로 나타낸 바와 같이, 절단 공정에서는, LED(4)의 주위의 형광체 시트(5)를, 표리 방향에 따라 절단한다. 예컨대, 도 3의 일점쇄선으로 나타낸 바와 같이, 형광체 시트(5)를, 예컨대, 각 LED(4)를 둘러싸는 평면시 대략 직사각형상으로 절단한다.
절단 공정에 의해서, 기판(9)에 실장하기 위한 이면(22), 및 이면(22)의 표측(표리 방향 다른 쪽측, 즉, 반대측)에 배치되는 표면(23)을 갖는 LED(4)와, LED(4)의 표면(23) 및 측면(26)의 표측 부분을 피복하여 봉지하는 형광체 시트(5)로부터 형성되는 형광체층(7)을 구비하는 형광체층 피복 LED(10)를, LED(4)이 지지 시트(1)에 밀착하는 상태로 얻는다. 즉, 형광체 시트(5)를, LED(4)에 대응하여 개편화한다. 한편, 형광체층(7)의 물성(광투과율 등)은, 형광체 시트(5)의 그것과 동일하다.
<LED 박리 공정>
절단 공정 후, 도 18(e)에 있어서, LED 박리 공정에서는, 형광체층 피복 LED(10)를 점착층(3)의 표면으로부터 박리한다.
형광체층 피복 LED(10)를 점착층(3)의 표면으로부터 박리하기 위해서는, 우선, 도 18(e)의 하향 화살표로 나타낸 바와 같이, 활성 에너지선을 표측으로부터 형광체 시트(5)을 통해서 점착층(3)에 조사한다.
활성 에너지선은, 예컨대, 자외선, 전자선 등을 포함하고, 예컨대, 파장 180nm 이상 영역, 바람직하게는 200nm 이상, 또한, 예컨대 460nm 이하, 바람직하게는 400nm 이하의 영역에 스펙트럼 분포를 가지는 활성 에너지선을 들 수 있다.
활성 에너지선의 조사에는, 예컨대, 케미컬 램프, 엑시머 레이저, 블랙 라이트, 수은 아크, 탄소 아크, 저압 수은 램프, 중압 수은 램프, 고압 수은 램프, 초고압 수은 램프, 메탈 할라이드 램프 등의 조사 장치가 사용된다. 한편, 상기 파장 영역보다 장파장측 또는 단파장측의 활성 에너지선을 발생시킬 수 있는 조사 장치를 이용할 수도 있다.
조사량은, 예컨대 0.001J/cm2 이상, 바람직하게는 0.01J/cm2 이상이며, 또한, 예컨대 100J/cm2 이하, 바람직하게는 10J/cm2 이하이기도 하다. 조사량이 상기 하한 이상이면, 점착층(3)의 점착력을 확실히 효율적으로 저하시킬 수 있다. 한편, 조사량이 상기 상한 이하이면, 비용 증대를 억제하고, 기기의 손상을 유효하게 방지할 수 있다.
조사 시간은, 예컨대 10분간 이하, 바람직하게는 1분간 이하이며, 또한, 예컨대 5초간 이상이기도 하다. 조사 시간의 상한이 상기한 상한 이하이면, LED 박리 공정에 걸리는 시간을 단축할 수 있다.
그리고, 활성 에너지선의 전부 또는 일부는, 표측으로부터 형광체층(7)을 투과하여 점착층(3)에 조사된다.
이 활성 에너지선의 조사에 의해서, 점착층(3)의 점착력이 저하된다.
이 상태로, 도 18(e)의 상향 화살표로 나타낸 바와 같이, 형광체층 피복 LED(10)를 점착층(3)으로부터 박리한다. 한편, 형광체층 피복 LED(10)를 점착층(3)으로부터 박리하기 위해서는, 필요에 따라, 도시하지 않지만, 코렛트 등의 흡인 부재를 구비하는 픽업 장치를 이용할 수 있다. 구체적으로는, 흡인 부재에 의해서 형광체층 피복 LED(10)를 흡인하면서 점착층(3)으로부터 박리할 수 있다.
형광체층 피복 LED(10)의 점착층(3)으로부터의 박리에서는, LED(4)의 이면(22)이, 점착층(3)의 표면으로부터 박리된다.
이것에 의해서, 점착층(3)으로부터 박리된 형광체층 피복 LED(10)를 얻는다.
[실장 공정]
LED 박리 공정 후, 형광체층 피복 LED(10)를 발광 파장이나 발광 효율에 따라 선별한 후, 도 18(f)에 나타낸 바와 같이, 선별된 형광체층 피복 LED(10)를 기판(9)에 실장한다. 이것에 의해서, LED 장치(15)를 얻는다.
이것에 의해, 기판(9)과, 기판(9)에 실장되는 형광체층 피복 LED(10)를 구비하는 LED 장치(15)를 얻는다.
그 후, 필요에 따라, 도 18(f)의 가상선으로 나타낸 바와 같이, LED 장치(15)에, 형광체층 피복 LED(10)를 봉지하는 봉지 보호층(20)을 설치한다. 이것에 의해서, LED 장치(15)의 신뢰성을 향상시킬 수 있다.
그리고, 제 8 실시형태의 방법에 의하면, LED 박리 공정에서는, 활성 에너지선을 표측으로부터 형광체 시트(5)를 통해서 점착층(3)에 조사한다. 그렇게 하면, 활성 에너지선이 형광체 시트(5)를 투과하여 점착층(3)에 조사된다. 그 때문에, 지지판(2)을, 활성 에너지선을 투과시키는 기판 재료로부터 형성하고, 그 지지판(2)에 활성 에너지선을 투과시킬 필요가 없다. 그 결과, 지지판(2)으로서, 활성 에너지선 투과성의 지지판에 한하지 않고, 활성 에너지선 차단성의 지지판으로부터도 선택할 수 있다.
또한, 절단 공정 후에, LED 박리 공정을 실시한다. 즉, 절단 공정에서는, 경질의 지지판(2)을 구비하는 지지 시트(1)에 의해, LED(4) 및 형광체 시트(5)를 지지하면서, 형광체 시트(5)를 절단할 수 있다. 그 때문에, 치수 안정성이 우수한 형광체층 피복 LED(10)를 얻을 수 있다.
또한, 이 방법에서는, LED 박리 공정에 있어서, 활성 에너지선을 점착층(3)에 조사하기 때문에, 점착층(3)의 가열에 의해서 점착층(3)의 점착력을 저감하는 방법에 비하면, 가열에 기인하는 지지 시트(1)의 변형을 방지하여, 치수 안정성을 더한층 향상시킬 수 있다.
따라서, 이 형광체층 피복 LED(10)는, 치수 안정성이 우수하다.
또한, LED 장치(15)는, 치수 안정성이 우수한 형광체층 피복 LED(10)를 구비하기 때문에, 신뢰성이 우수하고, 그 때문에, 발광 효율이 향상되어 있다.
<변형예>
한편, 도 18(e)의 실시형태의 LED 박리 공정에서는, 활성 에너지선을 표측으로부터만 점착층(3)에 조사하고 있지만, 제 8 실시형태에 있어서, 활성 에너지선을 적어도 표측으로부터 조사하면 바람직하고, 예컨대, 지지판(2)이 활성 에너지선 투과성 재료 또는 활성 에너지선 반투과성 재료로부터 형성되는 경우에는, 활성 에너지선을 표측 및 이측의 양측으로부터 점착층(3)에 조사할 수도 있다. 그 경우에는, 지지 시트(1)의 이측으로부터 조사되는 활성 에너지선은, 전부 또는 일부가, 지지판(2)을 투과하여 점착층(3)에 도달한다.
이러한 변형예에 의하면, LED 박리 공정에 있어서, 점착층(3)의 점착력을 저하시키기 위해서 요하는 시간, 즉, 활성 에너지선의 조사 시간을 더한층 단축할 수 있어, 형광체층 피복 LED(10)의 제조 효율을 향상시킬 수 있다.
<제 9 실시형태>
도 19에 있어서, 제 1∼제 8 실시형태와 마찬가지의 부재 및 공정에 관해서는, 동일한 참조 부호를 붙여, 그 상세한 설명을 생략한다.
제 1∼제 8 실시형태에서는, 우선, 형광체층 피복 LED(10)를 제작하여 준비하고(도 2(e), 도 11(e), 도 13(f), 도 14(g), 도 15(h), 도 16(i), 도 17(e), 도 18(e) 참조), 그 후, 형광체층 피복 LED(10)의 LED(4)를 기판(9)에 실장하고 있다(도 2(f), 도 11(f), 도 13(g), 도 14(h), 도 15(i), 도 16(j), 도 17(f), 도 18(f) 참조).
그러나, 도 19가 참조되는 바와 같이, 도 19(a)에 나타낸 바와 같이, 복수의 LED(4)를 미리 기판(9)에 실장해 두고, 그 후, 도 19(b)에 나타낸 바와 같이, 형광체 시트(5)를, 복수의 LED(4)의 표측 부분을 피복하고, 또한, 형광체 시트(5)의 이면(24)이 상기 위치에 있는 노출면(27)이 되도록, LED(4)의 표측 부분에 배치할 수도 있다.
제 9 실시형태에서는, 도 19(a)에 나타낸 바와 같이, 복수의 LED(4)는, 전후좌우로 서로 등간격을 사이에 두도록, 기판(9)에 미리 실장되어 있다.
그 후, 형광체 시트(5)를, 형광체 시트(5)의 이면(24)이 상기 위치에 있는 노출면(27)이 되도록, 기판(9)의 표측에 배치한다. 형광체 시트(5)를 배치하기 위해서는, 우선, 형광체 시트(5)를 준비한다. 그 후, 도 19(b)에 나타낸 바와 같이, 형광체 시트(5)를 복수의 LED(4)의 표측 부분에 대하여 압착한다. 또한, 압착은, 감압 분위기 하, 또는, 상압 분위기 하에서 실시되고, 바람직하게는, 프로세스의 간략화의 관점에서, 감압 분위기 하에서 실시된다. 이것에 의해서, 공간(30)이 형성된다. 그 후, 형광체 시트(5)가 경화성 수지를 포함하고 있으면, 형광체 시트(5)를 경화시켜, 복수의 LED(4)의 표측 부분을 봉지한다.
이것에 의해서, 기판(9)의 표측에 있어서, 형광체층 피복 LED(10)가 형성됨 과 더불어, 기판(9), 복수의 LED(4) 및 형광체 시트(5)를 구비하는 LED 장치(15)를 얻는다.
그 후, 도 19(b)의 가상선으로 나타낸 바와 같이, 필요에 따라, 봉지 보호층(20)을 설치한 후에, 각 LED(4)에 대응하여, LED 장치(15)를 개편화할 수도 있다. 또한, LED 장치(15)의 제조와 더불어, 형광체층 피복 LED(10)가 제작된다.
제 9 실시형태이면, 형광체층 피복 LED(10)를 발광 파장이나 발광 효율에 따라 선별하지 않고, 미리 LED(4)를 기판(9)에 실장하기 때문에, 상기한 형광체층 피복 LED(10)의 선별의 시간을 생략할 수 있다.
[LED의 표면 및 이면의 설명]
제 1∼제 9 실시형태에서는, LED(4)를 단면시 대략 직사각형상으로 형성하고 있지만, LED(4)의 단면시 형상은 특별히 한정되지 않고, 예컨대, 도 20에 나타낸 바와 같이, 이면에 단차를 갖는 형상으로 형성할 수 있다.
이 경우에 있어서, LED(4)는, 예컨대, 지지 기판(42)과, 지지 기판(42)의 이면에 형성되는 광반도체층(43)과, 광반도체층(43)의 이면에 형성되는 전극부(44)를 구비하고 있다.
지지 기판(42)은, 예컨대, 투명 경질 기재 등으로부터, 평면시에 있어서, LED(4)의 외형 형상에 대응하도록, 단면 대략 직사각형상으로 형성되어 있다.
광반도체층(43)은, 지지 기판(42)에 지지되어 있고, 반도체 재료로부터, 표리 방향으로 투영했을 때에, 지지 기판(42)에 포함되도록 형성되어 있다. 광반도체층(43)은, 예컨대, 완충층(46), 그 이면에 형성되는 N형 반도체층(47), 그 이면에 형성되는 발광층(48), 및 그 이면에 형성되는 P형 반도체층(49)을 구비하고 있다. 완충층(46)은, 지지 기판(42)의 이면 전면에 형성되어 있다. N형 반도체층(47)은, 완충층(46)의 이면 전면에 형성되어 있다. 발광층(48)은, 완충층(46)의 이면에 있어서, 면 방향 한쪽측(우측) 단부에 있어서 소정 패턴으로 형성되어 있다. P형 반도체층(49)은, 발광층(48)의 이면 전면에, 발광층(48)과 동일 패턴으로 형성되어 있다.
전극부(44)는, 도전 재료로부터 형성되고, 광반도체층(43)과 전기적으로 접속되어 있고, 애노드 전극(50) 및 캐쏘드 전극(51)을 구비하고 있다. 애노드 전극(50)은, P형 반도체층(49)의 이측에, 투명 전극(52)을 끼우도록 형성되어 있고, 투명 전극(52)을 통해서 P형 반도체층(49)과 전기적으로 접속되어 있다. 투명 전극(52)은, P형 반도체층(49)의 이면에 형성되고, 두께 방향으로 투영했을 때에, P형 반도체층(49)에 포함되도록 배치되어 있다. 애노드 전극(50)은, 두께 방향으로 투영했을 때에, 투명 전극(52)에 포함되는 패턴으로 형성되어 있다. 캐쏘드 전극(51)은, P형 반도체층(49) 및 발광층(48)으로부터 노출하는 N형 반도체층(47)의 이면에 형성되어 있다. 캐쏘드 전극(51)은, N형 반도체층(47)과 전기적으로 접속되어 있다.
또한, 전극부(44)에는, 뱀프(53)가 설치되어 있다.
뱀프(53)는, 애노드 전극(50)의 이면과, 캐쏘드 전극(51)의 이면에 각각 형성되어 있다. 각 뱀프(53)는, 각각, 평면시에 있어서, 애노드 전극(50) 및 캐쏘드 전극(51)에 포함되는 패턴으로 형성되어 있다. 뱀프(53)는, 기판(9)(도 2(f) 참조)의 단자(도시하지 않음)와 실질적으로 동일 패턴으로 형성되어 있다. 또한, 모든 뱀프(53)의 이면은, 동일 평면 상에 배치되고, 구체적으로는, 면 방향(구체적으로는, 좌우 방향)으로 투영했을 때에, 동일 위치가 되도록, 설치되어 있다.
그리고, 이 LED(4)에 있어서, LED(4)에 있어서 가장 표리 방향 한쪽측에 위치하는, 뱀프(53)의 이면이 LED(4)의 이면(22)이며, LED(4)에 있어서 가장 표리 방향으로 다른 쪽측에 위치하는, 지지 기판(42)의 표면이 LED(4)의 표면(23)이다.
또한, 도 20의 가상선으로 나타낸 바와 같이, 이러한 LED(4)를 구비하는 형광체층 피복 LED(10)에서는, 형광체층(7)의 이면(24)이, 뱀프(53)의 이면(22)보다 표측(표리 방향 다른 쪽측)에 위치한다.
한편, 상기 설명은, 본 발명을 예시하는 실시형태로서 제공했지만, 이것은 단순한 예시에 지나지 않고, 한정적으로 해석해서는 안 된다. 상기 기술 분야의 당업자에 의해서 분명한 본 발명의 변형예는, 후기하는 특허청구범위에 포함되는 것이다.

Claims (11)

  1. 기판에 접촉하는 한쪽면과, 상기 한쪽면의 다른 쪽측에 배치되는 다른 쪽면을 갖는 반도체 소자와,
    상기 반도체 소자의 적어도 상기 다른 쪽면을 피복하는 봉지 시트를 구비하고,
    상기 봉지 시트는, 한쪽측으로부터 다른 쪽측으로 투영했을 때에, 상기 반도체 소자의 상기 한쪽면에 포함되지 않고, 또한, 상기 한쪽면으로부터 노출하는 노출면을 구비하고,
    상기 노출면은, 상기 반도체 소자의 상기 한쪽면보다 다른 쪽측에 위치하는 다른 쪽측 부분을 갖고 있는 것을 특징으로 하는, 봉지 시트 피복 반도체 소자.
  2. 제 1 항에 있어서,
    상기 노출면은, 전부 상기 다른 쪽측 부분인 것을 특징으로 하는 봉지 시트 피복 반도체 소자.
  3. 제 1 항에 있어서,
    상기 반도체 소자는, 발광층을 구비하는 광반도체 소자인 것을 특징으로 하는 봉지 시트 피복 반도체 소자.
  4. 제 3 항에 있어서,
    상기 발광층은, 상기 광반도체 소자의 적어도 상기 다른 쪽면을 형성하는 것을 특징으로 하는 봉지 시트 피복 반도체 소자.
  5. 제 3 항에 있어서,
    상기 광반도체 소자는 LED인 것을 특징으로 하는 봉지 시트 피복 반도체 소자.
  6. 제 1 항에 있어서,
    상기 봉지 시트가, 형광체를 함유하는 형광체 시트인 것을 특징으로 하는 봉지 시트 피복 반도체 소자.
  7. 제 1 항에 있어서,
    상기 반도체 소자는, 서로 간격을 사이에 두고 복수 설치되어 있는 것을 특징으로 하는 봉지 시트 피복 반도체 소자.
  8. 기판과,
    상기 기판에 접촉하는 한쪽면과, 상기 한쪽면의 다른 쪽측에 배치되는 다른 쪽면을 갖는 반도체 소자와,
    상기 반도체 소자의 적어도 상기 다른 쪽면을 피복하는 봉지 시트를 구비하는 봉지 시트 피복 반도체 소자를 구비하고,
    상기 봉지 시트는, 한쪽측으로부터 다른 쪽측으로 투영했을 때에, 상기 반도체 소자의 상기 한쪽면에 포함되지 않고, 또한, 상기 한쪽면으로부터 노출하는 노출면을 구비하고,
    상기 노출면은, 상기 반도체 소자의 상기 한쪽면보다 다른 쪽측에 위치하는 다른 쪽측 부분을 갖고,
    상기 봉지 시트 피복 반도체 소자의 반도체 소자는, 그 한쪽면이 상기 기판에 접촉하도록, 상기 기판에 실장되어 있는 것을 특징으로 하는, 반도체 장치.
  9. 지지 시트를 준비하는 지지 시트 준비 공정,
    한쪽면과, 상기 한쪽면의 다른 쪽측에 배치되는 다른 쪽면을 갖는 반도체 소자를, 상기 한쪽면이 상기 지지 시트의 한쪽면에 접촉하도록, 상기 지지 시트에 배치하는 반도체 소자 배치 공정, 및
    한쪽측으로부터 다른 쪽측으로 투영했을 때에, 상기 반도체 소자의 상기 한쪽면에 포함되지 않고, 또한, 상기 한쪽면으로부터 노출하는 노출면을 구비하는 봉지 시트를, 상기 반도체 소자의 적어도 상기 다른 쪽면을 피복하고, 또한, 상기 봉지 시트의 상기 노출면이, 상기 지지 시트의 상기 한쪽면보다 다른 쪽측에 위치하는 다른 쪽측 부분을 갖도록, 배치하는 봉지 시트 배치 공정을 구비하는 것을 특징으로 하는, 봉지 시트 피복 반도체 소자의 제조방법.
  10. 제 9 항에 있어서,
    봉지 시트 배치 공정을 상압 분위기 하에서 실시하는 것을 특징으로 하는, 봉지 시트 피복 반도체 소자의 제조방법.
  11. 기판에 접촉하는 한쪽면과, 상기 한쪽면의 다른 쪽측에 배치되는 다른 쪽면을 갖는 반도체 소자와,
    상기 반도체 소자의 적어도 상기 다른 쪽면을 피복하는 봉지 시트를 구비하는 봉지 시트 피복 반도체 소자를 준비하는 공정, 및
    상기 봉지 시트 피복 반도체 소자의 반도체 소자를 기판에 실장하거나, 또는 반도체 소자를 기판에 미리 실장하는 공정을 구비하고,
    상기 봉지 시트는, 한쪽측으로부터 다른 쪽측으로 투영했을 때에, 상기 반도체 소자의 상기 한쪽면에 포함되지 않고, 또한, 상기 한쪽면으로부터 노출하는 노출면을 갖추고,
    상기 노출면은, 상기 반도체 소자의 상기 한쪽면보다 다른 쪽측에 위치하는 다른 쪽측 부분을 갖고 있는 것을 특징으로 하는, 반도체 장치의 제조방법.
KR1020130117292A 2012-10-03 2013-10-01 봉지 시트 피복 반도체 소자, 그의 제조방법, 반도체 장치 및 그의 제조방법 KR102160728B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200122238A KR102319931B1 (ko) 2012-10-03 2020-09-22 봉지 시트 피복 반도체 소자, 그의 제조방법, 반도체 장치 및 그의 제조방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2012-221656 2012-10-03
JP2012221656A JP6055259B2 (ja) 2012-10-03 2012-10-03 封止シート被覆半導体素子、その製造方法、半導体装置およびその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020200122238A Division KR102319931B1 (ko) 2012-10-03 2020-09-22 봉지 시트 피복 반도체 소자, 그의 제조방법, 반도체 장치 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR20140043870A true KR20140043870A (ko) 2014-04-11
KR102160728B1 KR102160728B1 (ko) 2020-09-29

Family

ID=49263235

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020130117292A KR102160728B1 (ko) 2012-10-03 2013-10-01 봉지 시트 피복 반도체 소자, 그의 제조방법, 반도체 장치 및 그의 제조방법
KR1020200122238A KR102319931B1 (ko) 2012-10-03 2020-09-22 봉지 시트 피복 반도체 소자, 그의 제조방법, 반도체 장치 및 그의 제조방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020200122238A KR102319931B1 (ko) 2012-10-03 2020-09-22 봉지 시트 피복 반도체 소자, 그의 제조방법, 반도체 장치 및 그의 제조방법

Country Status (6)

Country Link
US (1) US9024353B2 (ko)
EP (1) EP2717334A2 (ko)
JP (1) JP6055259B2 (ko)
KR (2) KR102160728B1 (ko)
CN (2) CN103715336A (ko)
TW (1) TW201415679A (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130234344A1 (en) * 2012-03-06 2013-09-12 Triquint Semiconductor, Inc. Flip-chip packaging techniques and configurations
JP6149487B2 (ja) * 2012-11-09 2017-06-21 日亜化学工業株式会社 発光装置の製造方法および発光装置
JP6209949B2 (ja) 2013-11-13 2017-10-11 日亜化学工業株式会社 発光装置及び発光装置の製造方法
TWI546934B (zh) * 2014-10-20 2016-08-21 Playnitride Inc Led陣列擴張方法及led陣列單元
JP6755090B2 (ja) * 2014-12-11 2020-09-16 シチズン電子株式会社 発光装置及び発光装置の製造方法
JP6762736B2 (ja) * 2015-03-16 2020-09-30 晶元光電股▲ふん▼有限公司Ｅｐｉｓｔａｒ Ｃｏｒｐｏｒａｔｉｏｎ 光反射層付光半導体素子、および、光反射層および蛍光体層付光半導体素子の製造方法
JPWO2017057454A1 (ja) * 2015-09-30 2018-07-19 東レ株式会社 発光装置の製造方法および表示装置の製造方法
US10615320B2 (en) 2016-01-12 2020-04-07 Maven Optronics Co., Ltd. Recessed chip scale packaging light emitting device and manufacturing method of the same
FR3053526B1 (fr) * 2016-07-01 2018-11-16 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de fabrication collective de dispositifs electroniques et dispositif electronique
CN106252474A (zh) * 2016-09-01 2016-12-21 佛山市国星半导体技术有限公司 一种倒装白光led芯片及其制造方法
JP7048883B2 (ja) * 2017-11-30 2022-04-06 日亜化学工業株式会社 発光装置及びその製造方法
US10777527B1 (en) * 2019-07-10 2020-09-15 Mikro Mesa Technology Co., Ltd. Method for transferring micro device
JP2021140037A (ja) * 2020-03-05 2021-09-16 シャープ福山セミコンダクター株式会社 発光素子の製造方法及び発光素子
JP7342785B2 (ja) * 2020-05-14 2023-09-12 信越化学工業株式会社 微小構造体の移載用基板およびその製造方法
US11588078B2 (en) 2020-07-17 2023-02-21 Lextar Electronics Corporation Light emitting device and module

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001308116A (ja) 2000-04-24 2001-11-02 Sony Corp チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウエーハ及びその製造方法
JP2009117833A (ja) * 2007-11-08 2009-05-28 Shin Etsu Chem Co Ltd 光電子デバイス光透過表面の保護用シリコーン樹脂
JP2010123802A (ja) * 2008-11-20 2010-06-03 Nitto Denko Corp 光半導体封止用シート
JP2012516026A (ja) * 2008-09-02 2012-07-12 ブリッジラックス インコーポレイテッド 蛍光体変換ｌｅｄ
KR20120085660A (ko) * 2011-01-24 2012-08-01 스탠리 일렉트릭 컴퍼니, 리미티드 발광장치 및 그 제조방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002198569A (ja) * 2000-12-26 2002-07-12 Sony Corp 素子の転写方法、半導体装置、及び画像表示装置
JP4078825B2 (ja) * 2001-10-30 2008-04-23 ソニー株式会社 回路基板の製造方法、並びに表示装置の製造方法
JP4514490B2 (ja) 2004-03-29 2010-07-28 日東電工株式会社 半導体ウエハの小片化方法
KR200363934Y1 (ko) * 2004-06-14 2004-10-07 조영상 다이 본더의 백업 홀더 구조
US7304425B2 (en) * 2004-10-29 2007-12-04 3M Innovative Properties Company High brightness LED package with compound optical element(s)
US7419839B2 (en) * 2004-11-12 2008-09-02 Philips Lumileds Lighting Company, Llc Bonding an optical element to a light emitting device
US20060115912A1 (en) * 2004-11-26 2006-06-01 Matsushita Electric Industrial Co., Ltd. Manufacturing method and luminance adjustment method of light emitting element array, exposure head, and electrophotographic apparatus
JP2007019096A (ja) * 2005-07-05 2007-01-25 Toyoda Gosei Co Ltd 発光装置及びその製造方法
KR100986336B1 (ko) * 2009-10-22 2010-10-08 엘지이노텍 주식회사 발광소자, 발광소자 제조방법 및 발광소자 패키지
JPWO2011136302A1 (ja) * 2010-04-28 2013-07-22 三菱化学株式会社 半導体発光装置用パッケージ及び発光装置
JP5390472B2 (ja) * 2010-06-03 2014-01-15 株式会社東芝 半導体発光装置及びその製造方法
JP2012033823A (ja) * 2010-08-02 2012-02-16 Stanley Electric Co Ltd 発光装置およびその製造方法
JP2012049164A (ja) * 2010-08-24 2012-03-08 Disco Abrasive Syst Ltd 発光デバイスの製造方法
US8198109B2 (en) * 2010-08-27 2012-06-12 Quarkstar Llc Manufacturing methods for solid state light sheet or strip with LEDs connected in series for general illumination
JP5843859B2 (ja) * 2011-07-01 2016-01-13 シチズンホールディングス株式会社 半導体発光素子の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001308116A (ja) 2000-04-24 2001-11-02 Sony Corp チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウエーハ及びその製造方法
JP2009117833A (ja) * 2007-11-08 2009-05-28 Shin Etsu Chem Co Ltd 光電子デバイス光透過表面の保護用シリコーン樹脂
JP2012516026A (ja) * 2008-09-02 2012-07-12 ブリッジラックス インコーポレイテッド 蛍光体変換ｌｅｄ
JP2010123802A (ja) * 2008-11-20 2010-06-03 Nitto Denko Corp 光半導体封止用シート
KR20120085660A (ko) * 2011-01-24 2012-08-01 스탠리 일렉트릭 컴퍼니, 리미티드 발광장치 및 그 제조방법

Also Published As

Publication number Publication date
TW201415679A (zh) 2014-04-16
CN103715336A (zh) 2014-04-09
US9024353B2 (en) 2015-05-05
JP2014075450A (ja) 2014-04-24
JP6055259B2 (ja) 2016-12-27
CN203521461U (zh) 2014-04-02
US20140091348A1 (en) 2014-04-03
KR20200113179A (ko) 2020-10-06
EP2717334A2 (en) 2014-04-09
KR102319931B1 (ko) 2021-11-01
KR102160728B1 (ko) 2020-09-29

Similar Documents

Publication Publication Date Title
KR102319931B1 (ko) 봉지 시트 피복 반도체 소자, 그의 제조방법, 반도체 장치 및 그의 제조방법
KR20140043871A (ko) 봉지 시트 피복 반도체 소자, 그의 제조방법, 반도체 장치 및 그의 제조방법
JP2014168034A (ja) 蛍光体層被覆ｌｅｄ、その製造方法およびｌｅｄ装置
JP6033557B2 (ja) 封止シート、および、それを用いた発光ダイオード装置の製造方法
KR20130143511A (ko) 실리콘 수지 조성물, 반경화체 시트, 실리콘 경화체의 제조방법, 발광 다이오드 장치 및 그의 제조방법
US9214362B2 (en) Producing method of encapsulating layer-covered semiconductor element and producing method of semiconductor device
KR20130138685A (ko) 봉지 시트, 발광 다이오드 장치 및 그의 제조 방법
KR20140086882A (ko) 봉지층 피복 광반도체 소자, 그의 제조방법 및 광반도체 장치
US20130193477A1 (en) Light emitting diode device and method of producing the same
JP2014096491A (ja) 蛍光体層被覆半導体素子、その製造方法、半導体装置およびその製造方法
EP2584620A2 (en) Silicone resin sheet, cured silicone sheet, light emitting diode device and producing method thereof
KR20140068774A (ko) 봉지 시트, 광 반도체 장치 및 그의 제조 방법
TW202104376A (zh) 晶圓級光半導體裝置用樹脂組成物，及使用該組成物之晶圓級光半導體裝置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
A107 Divisional application of patent
GRNT Written decision to grant