KR20140068774A - 봉지 시트, 광 반도체 장치 및 그의 제조 방법 - Google Patents

봉지 시트, 광 반도체 장치 및 그의 제조 방법 Download PDF

Info

Publication number
KR20140068774A
KR20140068774A KR20130145356A KR20130145356A KR20140068774A KR 20140068774 A KR20140068774 A KR 20140068774A KR 20130145356 A KR20130145356 A KR 20130145356A KR 20130145356 A KR20130145356 A KR 20130145356A KR 20140068774 A KR20140068774 A KR 20140068774A
Authority
KR
South Korea
Prior art keywords
layer
wire
silicone resin
buried layer
coating layer
Prior art date
Application number
KR20130145356A
Other languages
English (en)
Inventor
히로카즈 마츠다
하루카 오나
야스나리 오오야부
Original Assignee
닛토덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛토덴코 가부시키가이샤 filed Critical 닛토덴코 가부시키가이샤
Publication of KR20140068774A publication Critical patent/KR20140068774A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L83/00—Compositions of macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon only; Compositions of derivatives of such polymers
    • C08L83/04—Polysiloxanes
    • C08L83/06—Polysiloxanes containing silicon bound to oxygen-containing groups
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D183/00—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers
    • C09D183/14—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers in which at least two but not all the silicon atoms are connected by linkages other than oxygen atoms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G77/00—Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule
    • C08G77/04—Polysiloxanes
    • C08G77/12—Polysiloxanes containing silicon bound to hydrogen
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G77/00—Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule
    • C08G77/04—Polysiloxanes
    • C08G77/14—Polysiloxanes containing silicon bound to oxygen-containing groups
    • C08G77/16—Polysiloxanes containing silicon bound to oxygen-containing groups to hydroxyl groups
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G77/00—Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule
    • C08G77/04—Polysiloxanes
    • C08G77/20—Polysiloxanes containing silicon bound to unsaturated aliphatic groups
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31652—Of asbestos
    • Y10T428/31663—As siloxane, silicone or silane

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Wood Science & Technology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Led Device Packages (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Compositions Of Macromolecular Compounds (AREA)

Abstract

봉지 시트는 기판에 와이어 본딩 접속에 의해 실장되는 광 반도체 소자를 봉지하기 위한 봉지 시트이다. 봉지 시트는 광 반도체 소자 및 와이어를 매설하기 위한 매설층과, 매설층을 피복하는 피복층을 구비한다. 매설층 및 피복층은, 전이 금속을 함유하는 촉매를 함유하고, 또한 촉매에 의해서 반응을 촉진시켜 경화되는 실리콘 수지 조성물로 이루어진다. 피복층에서의 전이 금속의 농도의 매설층에서의 전이 금속의 농도에 대한 비가 1 이상이다. 매설층 및 피복층의 계면과, 가장 상기 피복층측에 위치하는 상기 와이어의 부분의 길이가 150㎛ 이상이다.

Description

봉지 시트, 광 반도체 장치 및 그의 제조 방법{ENCAPSULATING SHEET, OPTICAL SEMICONDUCTOR DEVICE, AND PRODUCING METHOD THEREOF}
본 발명은, 봉지 시트, 광 반도체 장치 및 그의 제조 방법, 상세하게는, 봉지 시트, 그것을 구비하는 광 반도체 장치 및 그의 제조 방법에 관한 것이다.
광 반도체 장치는, 기판에 실장되는 LED(발광 다이오드 소자) 등의 광 반도체 소자를, 실리콘 수지를 함유하는 봉지층이나 형광체층에 의해서 봉지함으로써 제조된다. 그리고, 실리콘 수지를 함유하는 봉지층이나 형광체층에 의해서, 광 반도체 소자의 내구성을 향상시키고, 그에 의하여, 광 반도체 장치의 장기 신뢰성을 향상시키고 있다.
구체적으로는, 광 반도체 장치를 수득하는 방법으로서, 이하의 방법이 제안되어 있다(예컨대, 일본 특허공개 제2012-49508호 참조). 즉, 우선, 청색 LED를 기판에 와이어 본딩에 의해 실장하고, 이어서, 실리콘 수지로 이루어지는 봉지재에 의해서, 청색 LED와, 청색 LED 및 기판을 접속하는 와이어를 피복(매설)하고, 계속해서, 봉지재를 경화시켜, 봉지층을 형성한다. 별도로, 백금-카보닐 착체(하이드로실릴화 촉매)를 함유하는 실리콘 수지 조성물을 조제하고, 이것을 이형 기재의 표면에 도포하여, 전구체층을 형성하고, 이것을 가열하여, B 스테이지의 실리콘 수지 조성물로 이루어지는 형광체층을 형성한다. 그 후, 형광체층을, 청색 LED를 피복하고 있는 봉지층에 전사하고, 이어서, 형광체층을 가열하여, 형광체층의 실리콘 수지 조성물을 완전 경화시킨다.
일본 특허공개 제2012-49508호 공보
그러나, 일본 특허공개 제2012-49508호 공보의 방법에서는, 우선, 봉지층에 의해서 청색 LED 및 와이어를 피복하고, 이어서, 별도로, 이형 기재의 표면에 형광체층을 적층한 후, 형광체층을 봉지층에 적층한다. 그 때문에, 공정 수가 많고, 그 만큼, 일손이 많이 간다고 하는 문제가 있다.
이러한 문제를 해소하도록, 미리 형광체층 및 봉지층이 적층된 적층체 시트를 이용하는 것이 시안된다. 그와 같은 경우에는, 청색 LED 및 와이어를 매설하도록 봉지층을 B 스테이지로 조제하는 한편, 봉지 시트의 취급성을 갖도록 형광체층을 C 스테이지로 조제하는 것이 요망된다. 그와 같은 적층체 시트를 생산 효율좋게 제조하기 위해서는, 봉지층의 촉매량을 상대적으로 적게 하면서, 형광체층의 촉매량을 상대적으로 많게 할 필요가 있다. 그러나, 형광체층 및 봉지층에, 그와 같은 비율로 촉매를 배합하면, 형광체층에 많이 포함되는 촉매의 일부가 B 스테이지의 봉지층으로 이행함으로써, 봉지층이 용이하게 C 스테이지가 되는 경우가 있다. 따라서, 그와 같은 C 스테이지의 봉지층에 의해서 청색 LED 및 와이어를 매설하고자 하면, 와이어는, 기계 강도가 비교적 낮기 때문에, 손상된다고 하는 문제가 있다.
본 발명의 목적은, 적은 공정 수로 간이하게 광 반도체 소자를 매설할 수 있으면서, 와이어의 손상을 유효하게 방지할 수 있는 봉지 시트, 광 반도체 장치 및 그의 제조 방법을 제공하는 것에 있다.
본 발명의 봉지 시트는, 기판에 와이어 본딩 접속에 의해 실장되는 광 반도체 소자를 봉지하기 위한 봉지 시트로서, 상기 광 반도체 소자 및 와이어를 매설하기 위한 매설층과 상기 매설층을 피복하는 피복층을 구비하고, 상기 매설층 및 상기 피복층은 전이 금속을 함유하는 촉매를 함유하고, 또한 상기 촉매에 의해서 반응을 촉진시켜 경화되는 실리콘 수지 조성물로 이루어지며, 상기 피복층에서의 상기 전이 금속의 농도의 상기 매설층에서의 상기 전이 금속의 농도에 대한 비가 1 이상이고, 상기 매설층 및 상기 피복층의 계면과 가장 상기 피복층측에 위치하는 상기 와이어의 부분의 길이가 150㎛ 이상인 것을 특징으로 하고 있다.
이 봉지 시트에 의해서, 광 반도체 소자를 매설하면, 매설층 및 피복층의 계면과 가장 피복층측에 위치하는 와이어의 부분의 길이가 150㎛ 이상 확보된다. 그리고, 피복층에서의 전이 금속의 농도의 매설층에서의 전이 금속의 농도에 대한 비가 1 이상인 것에 의해 기인되는 촉매의 피복층으로부터 매설층으로의 이행에 의해서, 매설층의 피복층측 부분에서 실리콘 수지 조성물의 반응이 촉진되어 경화가 진행되고 경화 영역이 형성되어도, 매설층에서의 경화 영역과 와이어가 중복되는 것을 방지하고, 경화 영역과 와이어의 중복에 기인되는 와이어의 손상을 유효하게 방지할 수 있다.
또한, 봉지 시트는 매설층 및 피복층을 미리 구비하고 있기 때문에, 이들에 의해서 한번에 광 반도체 소자 및 와이어를 매설하여 피복할 수 있다. 그 때문에, 적은 공정 수로 간이하게 광 반도체 소자 및 와이어를 매설하여 봉지할 수 있다.
또한, 본 발명의 봉지 시트에서는, 상기 피복층은 완전 경화 후의 실리콘 수지 조성물로 형성되고, 상기 매설층은 완전 경화 전의 실리콘 수지 조성물로 형성되어 있는 것이 적합하다.
이 봉지 시트에서는, 피복층이 완전 경화 후의 실리콘 수지 조성물로 형성되기 때문에, 취급성이 우수하다. 또한, 완전 경화 전의 실리콘 수지 조성물로 형성되는 매설층에 의해서, 와이어의 손상을 유효하게 방지하면서, 이러한 와이어를 매설하여, 이것을 봉지할 수 있다.
또한, 본 발명의 봉지 시트에서는, 상기 촉매가 하이드로실릴화 촉매이며, 상기 전이 금속이 백금인 것이 적합하다.
이 봉지 시트에서는, 촉매가 하이드로실릴화 촉매이기 때문에, 실리콘 수지 조성물의 하이드로실릴화 반응에 의한 경화를 확실히 촉진시킬 수 있다.
또한, 본 발명의 봉지 시트에서는, 상기 매설층 및/또는 상기 피복층의 상기 실리콘 수지 조성물이 형광체를 함유하는 것이 적합하다.
이 봉지 시트에서는, 매설층 및/또는 피복층의 실리콘 수지 조성물이 형광체를 함유하기 때문에, 광 반도체 소자로부터 발광되는 광의 파장을 매설층 및/또는 피복층에 의해서 변환하여, 광의 변환 효율을 높일 수 있다.
또한, 본 발명의 광 반도체 장치의 제조 방법은, 기판에 와이어 본딩 접속에 의해 실장되는 광 반도체 소자를 준비하는 공정, 및 봉지 시트에 의해서 광 반도체 소자를 매설하는 매설 공정을 구비하고, 상기 봉지 시트는 상기 광 반도체 소자 및 와이어를 매설하는 매설층과 상기 매설층을 피복하는 피복층을 구비하고, 상기 매설층 및 상기 피복층은 전이 금속을 함유하는 촉매를 함유하고, 또한 상기 촉매에 의해서 반응을 촉진시켜 경화되는 실리콘 수지 조성물로 이루어지며, 상기 피복층에서의 상기 전이 금속의 농도의 상기 매설층에서의 상기 전이 금속의 농도에 대한 비가 1 이상이고, 상기 매설층 및 상기 피복층의 계면과 가장 상기 피복층측에 위치하는 상기 와이어의 부분의 길이가 150㎛ 이상인 것을 특징으로 하고 있다.
이 광 반도체 장치의 제조 방법에서는, 상기한 봉지 시트에 의해서 광 반도체 소자 및 와이어를 봉지하기 때문에, 매설층 및 피복층의 계면과 가장 피복층측에 위치하는 와이어의 부분의 길이가 150㎛ 이상 확보된다. 그리고, 피복층에서의 전이 금속의 농도의 매설층에서의 전이 금속의 농도에 대한 비가 1 이상인 것에 의해 기인되는 촉매의 피복층으로부터 매설층으로의 이행에 의해서, 매설층의 피복층측 부분에서 실리콘 수지 조성물의 반응이 촉진되어 경화가 진행되고 경화 영역이 형성되어도, 매설층에서의 경화 영역과 와이어가 중복되는 것을 방지하고, 경화 영역과 와이어의 중복에 기인되는 와이어의 손상을 유효하게 방지할 수 있다.
또한, 봉지 시트는 매설층 및 피복층을 미리 구비하고 있기 때문에, 이들에 의해서 한번에 광 반도체 소자 및 와이어에 대하여 피복할 수 있다. 그 때문에, 적은 공정 수로 간이하게 광 반도체 소자 및 와이어를 매설하여 봉지할 수 있다.
또한, 본 발명의 광 반도체 장치는, 기판에 와이어 본딩 접속에 의해 실장되는 광 반도체 소자를 준비하는 공정, 및 상기한 봉지 시트에 의해서 광 반도체 소자를 매설하는 매설 공정을 구비하는 것을 특징으로 하고 있다.
이 광 반도체 장치는, 상기한 봉지 시트에 의해서 광 반도체 소자가 매설되어 있기 때문에, 와이어의 손상이 유효하게 방지되어 있고, 그 때문에, 신뢰성이 우수하다.
또한, 본 발명의 광 반도체 장치는, 기판에 와이어 본딩 접속에 의해 실장되는 광 반도체 소자와, 봉지 시트로서, 상기 광 반도체 소자를 봉지하는 상기 봉지 시트를 구비하고, 상기 봉지 시트는 상기 광 반도체 소자 및 와이어를 매설하는 매설층과 상기 매설층을 피복하는 피복층을 구비하고, 상기 매설층 및 상기 피복층은 전이 금속을 함유하는 촉매를 함유하고, 또한 상기 촉매에 의해서 반응을 촉진시켜 경화되는 실리콘 수지 조성물로 이루어지며, 상기 피복층에서의 상기 전이 금속의 농도의 상기 매설층에서의 상기 전이 금속의 농도에 대한 비가 1 이상이고, 상기 매설층 및 상기 피복층의 계면과 가장 상기 피복층측에 위치하는 상기 와이어의 부분의 길이가 150㎛ 이상인 것을 특징으로 하고 있다.
이 광 반도체 장치에서는, 광 반도체 소자가 상기한 봉지 시트에 의해서 매설되어 있기 때문에, 와이어의 손상이 유효하게 방지되어 있고, 그 때문에, 신뢰성이 우수하다.
또한, 본 발명의 광 반도체 장치는, 기판에 와이어 본딩 접속에 의해 실장되는 광 반도체 소자를 준비하는 공정, 및 봉지 시트에 의해서 광 반도체 소자를 매설하는 매설 공정을 구비하는 광 반도체 장치의 제조 방법에 의해 제조되고, 상기 봉지 시트는 상기 광 반도체 소자 및 와이어를 매설하는 매설층과 상기 매설층을 피복하는 피복층을 구비하고, 상기 매설층 및 상기 피복층은 전이 금속을 함유하는 촉매를 함유하고, 또한 상기 촉매에 의해서 반응을 촉진시켜 경화되는 실리콘 수지 조성물로 이루어지며, 상기 피복층에서의 상기 전이 금속의 농도의 상기 매설층에서의 상기 전이 금속의 농도에 대한 비가 1 이상이고, 상기 매설층 및 상기 피복층의 계면과 가장 상기 피복층측에 위치하는 상기 와이어의 부분의 길이가 150㎛ 이상인 것을 특징으로 하고 있다.
이 광 반도체 장치는, 상기한 광 반도체 장치의 제조 방법에 의해서 제조되기 때문에, 와이어의 손상이 유효하게 방지되어 있고, 그 때문에, 신뢰성이 우수하다.
본 발명의 봉지 시트 및 본 발명의 광 반도체 장치의 제조 방법은, 적은 공정 수로 간이하게 광 반도체 소자 및 와이어를 매설하여 봉지할 수 있다.
본 발명의 광 반도체 장치는 신뢰성이 우수하다.
도 1은 본 발명의 봉지 시트의 일 실시형태의 단면도를 나타낸다.
도 2는 본 발명의 광 반도체 장치의 제조 방법의 일 실시형태의 제조 공정도로서,
도 2(a)는 기판에 와이어 본딩 접속에 의해 실장되는 LED를 준비하는 공정,
도 2(b)는 봉지 시트에 의해서 LED를 매설하는 매설 공정
을 나타낸다.
도 1 및 도 2에서, 지면 상하 방향을 제 1 방향(표리 방향), 지면 좌우 방향을 제 2 방향(좌우 방향), 지면 깊이 방향을 제 3 방향(전후 방향)이라고 하는 경우가 있다.
도 1에 나타낸 것과 같이, 봉지 시트(1)는, 후술하는 기판(5)에 와이어 본딩 접속에 의해 실장되는 LED(6)(도 2 참조)를 봉지하기 위한 시트이다. 봉지 시트(1)는, LED(6)(도 2 참조) 및 후술하는 와이어(7)(도 2 참조)를 매설하기 위한 매설층(2)과 매설층(2)을 피복하는 피복층(3)을 구비한다. 또한, 봉지 시트(1)에는 피복층(3)을 지지하는 이형 시트(8)가 설치되어 있다.
봉지 시트(1)에서, 피복층(3)은 실리콘 수지 조성물로부터 시트상으로 형성되어 있다.
실리콘 수지 조성물은 적어도 촉매를 함유하고, 구체적으로는, 촉매 및 실리콘 수지를 함유한다.
촉매는, 예컨대 실리콘 수지의 반응을 촉진시켜 실리콘 수지를 경화시키는 경화 촉매로서, 바람직하게는 후술하는 실리콘 수지의 하이드로실릴화 반응을 촉진시켜 실리콘 수지를 하이드로실릴 부가에 의해 경화시키는 하이드로실릴화 촉매이다.
촉매는 전이 금속을 함유한다. 전이 금속으로서는, 예컨대 백금, 팔라듐, 로듐 등의 백금속 원소, 바람직하게는 백금을 들 수 있다.
구체적으로는, 촉매로서는, 촉매가 백금을 함유하는 경우에는, 예컨대 백금흑, 염화백금, 염화백금산 등의 무기 백금, 예컨대 백금-올레핀 착체, 백금-카보닐 착체, 백금-아세틸아세테이트 등의 백금 착체 등을 들 수 있고, 바람직하게는 백금 착체를 들 수 있다. 보다 구체적으로는, 백금 착체로서는, 예컨대 백금-바이닐실록세인 착체, 백금-테트라메틸다이바이닐다이실록세인 착체, 백금-카보닐사이클로바이닐메틸실록세인 착체, 백금-다이바이닐테트라메틸다이실록세인 착체, 백금-사이클로바이닐메틸실록세인 착체, 백금-옥탄알/옥탄올 착체 등을 들 수 있다.
한편, 촉매는, 다음에서 설명하는 실리콘 수지와 구별하여 배합되는 태양과, 실리콘 수지를 구성하는 성분으로서 실리콘 수지에 함유되는 태양이 있다.
촉매의 전이 금속의 함유 비율(농도)은, 실리콘 수지 조성물에 대하여, 질량 기준으로, 0.1ppm 이상, 바람직하게는 0.3ppm 이상이며, 또한 예컨대, 500ppm 이하, 바람직하게는 100ppm 이하, 보다 바람직하게는 10ppm 이하이다.
실리콘 수지는, 촉매에 의해서 반응이 촉진되어 경화되는 경화성 실리콘 수지로서, 예컨대 2단계 경화형 실리콘 수지, 1단계 경화형 실리콘 수지 등의 열경화성 실리콘 수지 등을 들 수 있다.
2단계 경화형 실리콘 수지는 2단계의 반응 기구를 갖고 있고, 1단계째의 반응에서 B 스테이지화(반경화)되고, 2단계째의 반응에서 C 스테이지화(완전 경화)되는 열경화성 실리콘 수지이다.
1단계 경화형 실리콘 수지는 1단계의 반응 기구를 갖고 있고, 1단계째의 반응에서 완전 경화되는 열경화성 실리콘 수지이다.
또한, B 스테이지는, 열경화성 실리콘 수지가 용제에 가용인 A 스테이지와 완전 경화된 C 스테이지 사이의 상태로서, 경화 및 겔화가 약간 진행되어, 용제에 팽윤되지만 완전히 용해되지 않고, 가열에 의해서 연화되지만 용융되지 않은 상태이다.
열경화성 실리콘 수지로서, 바람직하게는 1단계 경화형 실리콘 수지를 들 수 있다.
피복층(3)의 1단계 경화형 실리콘 수지로서는, 예컨대 일본 특허공개 제2012-124428호 공보에 개시되는 부가 반응 경화형 폴리오가노 폴리실록세인을 들 수 있다. 구체적으로는, 부가 반응 경화형 폴리오가노 폴리실록세인은, 예컨대 에틸렌계 불포화 탄화수소기 함유 규소 화합물 및 하이드로실릴기 함유 규소 화합물을 함유한다.
에틸렌계 불포화 탄화수소기 함유 규소 화합물로서, 예컨대 분자 내에 2개 이상의 바이닐기를 갖는 바이닐기 함유 폴리오가노실록세인, 바람직하게는 양말단 바이닐 폴리다이메틸실록세인을 들 수 있다. 또한, 에틸렌계 불포화 탄화수소기 함유 규소 화합물로서, 시판품을 이용할 수 있고, 구체적으로는, 양말단 바이닐 폴리다이메틸실록세인으로서, DMS-V00, DMS-V03, DMS-V05, DMS-V21, DMS-V22, DMS-V25, DMS-V31, DMS-V33, DMS-V35, DMS-V41, DMS-V42, DMS-V46, DMS-V52 등의 DMS-V 시리즈(어느 것이든 Gelest사제) 등이 사용된다.
하이드로실릴기 함유 규소 화합물로서, 예컨대 분자 내에 2개 이상의 하이드로실릴기를 갖는 하이드로실릴기 함유 폴리오가노실록세인, 바람직하게는 양말단 하이드로실릴 폴리다이메틸실록세인, 양말단 트라이메틸실릴 봉쇄(封鎖) 메틸하이드로실록세인-다이메틸실록세인 코폴리머 등을 들 수 있다. 또한, 하이드로실릴기 함유 규소 화합물로서, 시판품을 이용할 수 있고, 구체적으로는, 양말단 하이드로실릴 폴리다이메틸실록세인으로서, DMS-H03, DMS-H11, DMS-H21, DMS-H25, DMS-H31, DMS-H41 등의 DMS-H 시리즈(어느 것이든 Gelest사제) 등을 들 수 있고, 또한 구체적으로는, 양말단 트라이메틸실릴 봉쇄 메틸하이드로실록세인-다이메틸실록세인 코폴리머로서, HMS-013, HMS-031, HMS-064, HMS-071, HMS-082, HMS-151, HMS-301, HMS-501 등의 HMS 시리즈(어느 것이든 Gelest사제) 등을 들 수 있다.
또한, 1단계 경화형 실리콘 수지는, 에틸렌계 불포화 탄화수소기 함유 규소 화합물, 하이드로실릴기 함유 규소 화합물 및 촉매의 혼합물을 시판품으로서 이용할 수 있고, 예컨대 ERASTOSIL LR7665 등의 ERASTOSIL 시리즈(아사히화성와커실리콘사제) 등의 실리콘 엘라스토머가 이용된다.
실리콘 수지(의 실리콘 성분. 즉, 실리콘 수지가 촉매를 함유하는 경우에는 촉매를 제외한 성분.)의 배합 비율은, 실리콘 수지 조성물에 대하여, 예컨대 30질량% 이상, 바람직하게는 50질량% 이상이고, 또한 예컨대, 99질량% 이하, 바람직하게는 95질량% 이하이다.
또한, 실리콘 수지 조성물은 충전제를 함유할 수도 있다.
충전제는, 피복층(3)의 인성(靭性)을 향상시키기 위해서 실리콘 수지 조성물에 배합되고, 예컨대 실리콘 입자(구체적으로는, 실리콘 고무 입자를 포함한다) 등의 유기 미립자, 예컨대 실리카(예컨대, 연무 실리카 등), 탈크, 알루미나, 질화알루미늄, 질화규소 등의 무기 미립자를 들 수 있다. 또한, 충전제의 최대 길이의 평균값(구상인 경우에는, 평균 입자 직경)은, 예컨대 0.1㎛ 이상, 바람직하게는 1㎛ 이상이며, 또한 예컨대, 200㎛ 이하, 바람직하게는 100㎛ 이하이다. 충전제의 배합 비율은, 실리콘 수지 조성물에 대하여, 예컨대 0.1질량% 이상, 바람직하게는 0.5질량% 이상이고, 또한 예컨대, 70질량% 이하, 바람직하게는 50질량% 이하이다. 또한, 충전제의 배합 비율은, 실리콘 수지 100질량부에 대하여, 예컨대 0.1질량부 이상, 바람직하게는 0.5질량부 이상이며, 또한 예컨대, 70질량부 이하, 바람직하게는 50질량부 이하이다.
한편, 실리콘 수지 조성물에는, 필요에 따라, 형광체를 함유시킬 수도 있다.
형광체는 파장 변환 기능을 갖고 있고, 예컨대 청색광을 황색광으로 변환할 수 있는 황색 형광체, 청색광을 적색광으로 변환할 수 있는 적색 형광체 등을 들 수 있다.
황색 형광체로서는, 예컨대 (Ba, Sr, Ca)2SiO4:Eu, (Sr, Ba)2SiO4:Eu(바륨오쏘실리케이트(BOS)) 등의 실리케이트 형광체, 예컨대 Y3Al5O12:Ce(YAG(이트륨·알루미늄·가넷):Ce), Tb3Al3O12:Ce(TAG(테르븀·알루미늄·가넷):Ce) 등의 가넷형 결정 구조를 갖는 가넷형 형광체, 예컨대 Ca-α-SiAlON 등의 산 질화물 형광체 등을 들 수 있다.
적색 형광체로서는, 예컨대 CaAlSiN3:Eu, CaSiN2:Eu 등의 질화물 형광체 등을 들 수 있다.
형광체의 형상으로서는, 예컨대 구상, 판상, 침상(針狀) 등을 들 수 있다. 바람직하게는, 유동성의 관점에서, 구상을 들 수 있다.
형광체의 최대 길이의 평균값(구상인 경우에는, 평균 입자 직경)은, 예컨대 0.1㎛ 이상, 바람직하게는 1㎛ 이상이며, 또한 예컨대, 200㎛ 이하, 바람직하게는 100㎛ 이하이다.
형광체의 배합 비율은, 실리콘 수지 조성물에 대하여, 예컨대 0.1질량% 이상, 바람직하게는 0.5질량% 이상이며, 예컨대 80질량% 이하, 바람직하게는 50질량% 이하이다.
그리고, 피복층(3)은, 이형 시트(8)의 표면에서, 상기한 각 성분을 함유하는 실리콘 수지 조성물(피복층용 실리콘 수지 조성물)로 형성되어 있고, 바람직하게는 열경화성 실리콘 수지(구체적으로는, 1단계 경화형 실리콘 수지)가 완전 경화(C 스테이지화)된, 완전 경화 후의 실리콘 수지 조성물로 형성되어 있다.
한편, 피복층(3)의 상세한 제작 방법은 후술한다.
피복층(3)에서의 전이 금속의 농도(C1)는, 예컨대 질량 기준으로, 0.1ppm 이상, 바람직하게는 0.2ppm 이상, 보다 바람직하게는 0.25ppm 이상이며, 또한 예컨대, 500ppm 이하, 바람직하게는 100ppm 이하, 보다 바람직하게는 10ppm 이하이다. 피복층(3)에서의 전이 금속의 농도(C1)가 상기 하한 이상이면, 원하는 시간 내(예컨대, 30분간 이하)에서 실리콘 수지의 반응을 촉진시켜 경화시킬 수 있고, 그 때문에, 생산성을 향상시킬 수 있다. 한편, 피복층(3)에서의 전이 금속의 농도(C1)가 상기 상한 이하이면, 실리콘 수지 조성물의 포트 라이프(pot life)의 단축화를 방지할 수 있다.
한편, 피복층(3)에서의 전이 금속의 농도(C1)는 후술하는 전이 금속이 매설층(2)으로 이행하기 전의 피복층(3)의 전이 금속의 농도로서, 구체적으로는, 제작 직후(제작으로부터 24시간 이내)의 피복층(3)의 전이 금속의 농도이다. 환언하면, 피복층(3)의 전이 금속의 농도(C1)는 피복층(3)을 형성하기 위한 실리콘 수지 조성물(피복층용 실리콘 수지 조성물)에서의 전이 금속의 농도(C1)와 실질적으로 동일하다. 피복층용 실리콘 수지 조성물에서의 전이 금속의 농도(C1)는, 예컨대 ICP 분석에 의해서 측정된다. 또한, 농도(C1)는 각 성분의 투입량으로부터 산출되는 계산값으로도 구해진다.
제작 직후의 피복층(3)의 25℃에서의 압축 탄성률은, 예컨대 0.001MPa 이상, 바람직하게는 0.01MPa 이상이며, 또한 예컨대, 10MPa 이하, 바람직하게는 5MPa 이하이다.
피복층(3)의 두께(L1), 즉 피복층(3)의 표면과 이면 사이의 길이(L1), 즉 매설층(2) 및 피복층(3)의 계면(4)과, 피복층(3) 및 이형 시트(8)의 계면의 길이(L1)는, 예컨대 50㎛ 이상, 바람직하게는 100㎛ 이상이며, 또한 예컨대, 2000㎛ 이하, 바람직하게는 1500㎛ 이하, 보다 바람직하게는 1000㎛ 이하이다. 피복층(3)의 두께(L1)가 상기 하한 이상이면, 봉지 시트(1)의 취급성이 저하되는 것을 유효하게 방지할 수 있다. 피복층(3)의 두께(L1)가 상기 상한 이하이면, 봉지 시트(1)의 제조 비용의 증대를 유효하게 억제할 수 있다.
매설층(2)은 봉지 시트(1)의 최표면에 위치하고 있고, 구체적으로는, 피복층(3)의 표면에서, 실리콘 수지 조성물로부터 시트상으로 형성되어 있다.
매설층(2)의 실리콘 수지 조성물로서는, 피복층(3)의 실리콘 수지 조성물과 마찬가지의 실리콘 수지 조성물을 들 수 있다. 매설층(2)의 실리콘 수지 조성물에서는, 실리콘 수지로서, 바람직하게는 2단계 경화형 실리콘 수지를 들 수 있다.
2단계 경화형 실리콘 수지로서는, 예컨대 축합 반응과 부가 반응의 2개의 반응계를 갖는 축합 반응·부가 반응 경화형 실리콘 수지 등을 들 수 있다.
이러한 축합 반응·부가 반응 경화형 실리콘 수지는 촉매를 함유하고 있고, 예컨대 실란올 양말단 폴리실록세인, 알켄일기 함유 트라이알콕시실레인, 오가노하이드로젠 폴리실록세인, 축합 촉매 및 하이드로실릴화 촉매를 함유하는 제 1 축합 반응·부가 반응 경화형 실리콘 수지, 예컨대 실란올기 양말단 폴리실록세인(후술하는 화학식 1 참조), 에틸렌계 불포화 탄화수소기 함유 규소 화합물(후술하는 화학식 2 참조), 에틸렌계 불포화 탄화수소기 함유 규소 화합물(후술하는 화학식 3 참조), 오가노하이드로젠 폴리실록세인, 축합 촉매 및 하이드로실릴화 촉매를 함유하는 제 2 축합 반응·부가 반응 경화형 실리콘 수지, 예컨대 양말단 실란올형 실리콘 오일, 알켄일기 함유 다이알콕시알킬실레인, 오가노하이드로젠 폴리실록세인, 축합 촉매 및 하이드로실릴화 촉매를 함유하는 제 3 축합 반응·부가 반응 경화형 실리콘 수지, 예컨대 1분자 중에 적어도 2개의 알켄일실릴기를 갖는 오가노 폴리실록세인, 1분자 중에 적어도 2개의 하이드로실릴기를 갖는 오가노 폴리실록세인, 하이드로실릴화 촉매 및 경화 지연제를 함유하는 제 4 축합 반응·부가 반응 경화형 실리콘 수지, 예컨대 적어도 2개의 에틸렌계 불포화 탄화수소기와 적어도 2개의 하이드로실릴기를 1분자 중에 병유하는 제 1 오가노 폴리실록세인, 에틸렌계 불포화 탄화수소기를 포함하지 않고, 적어도 2개의 하이드로실릴기를 1분자 중에 갖는 제 2 오가노 폴리실록세인, 하이드로실릴화 촉매 및 하이드로실릴화 억제제를 함유하는 제 5 축합 반응·부가 반응 경화형 실리콘 수지, 예컨대 적어도 2개의 에틸렌계 불포화 탄화수소기와 적어도 2개의 실란올기를 1분자 중에 병유하는 제 1 오가노 폴리실록세인, 에틸렌계 불포화 탄화수소기를 포함하지 않고, 적어도 2개의 하이드로실릴기를 1분자 중에 갖는 제 2 오가노 폴리실록세인, 하이드로실릴화 억제제, 및 하이드로실릴화 촉매를 함유하는 제 6 축합 반응·부가 반응 경화형 실리콘 수지, 예컨대 규소 화합물, 및 붕소 화합물 또는 알루미늄 화합물을 함유하는 제 7 축합 반응·부가 반응 경화형 실리콘 수지, 예컨대 폴리알루미노실록세인 및 실레인 커플링제를 함유하는 제 8 축합 반응·부가 반응 경화형 실리콘 수지 등을 들 수 있다.
이들 축합 반응·부가 반응 경화형 실리콘 수지는 단독 사용 또는 2종 이상 병용할 수 있다.
축합 반응·부가 반응 경화형 실리콘 수지로서, 바람직하게는 제 2 축합 반응·부가 반응 경화형 실리콘 수지를 들 수 있고, 구체적으로는, 일본 특허공개 제2010-265436호 공보 등에 상세하게 기재되며, 예컨대 실란올기 양말단 폴리다이메틸실록세인, 바이닐트라이메톡시실레인, (3-글리시독시프로필)트라이메톡시실레인, 다이메틸폴리실록세인-co-메틸하이드로젠 폴리실록세인, 수산화테트라메틸암모늄 및 백금-카보닐 착체를 함유한다. 구체적으로는, 제 2 축합 반응·부가 반응 경화형 실리콘 수지를 조제하기 위해서는, 예컨대 우선, 축합 원료인 에틸렌계 불포화 탄화수소기 함유 규소 화합물 및 에틸렌계 불포화 탄화수소기 함유 규소 화합물과, 축합 촉매를 한번에 가하고, 이어서, 부가 원료인 오가노하이드로젠 폴리실록세인을 가하고, 그 후, 하이드로실릴화 촉매(부가 촉매)를 가한다.
촉매의 전이 금속의 함유 비율(농도)은, 실리콘 수지 조성물에 대하여, 질량 기준으로, 0.1ppm 이상, 바람직하게는 0.15ppm 이상, 보다 바람직하게는 0.2ppm 이상, 보다 바람직하게는 0.3ppm 이상이며, 또한 예컨대, 500ppm 이하, 바람직하게는 50ppm 이하, 보다 바람직하게는 10ppm 이하이다.
매설층(2)은 열경화성 실리콘 수지(구체적으로는, 2단계 경화형 실리콘 수지)가 완전 경화(C 스테이지화)되기 전의 실리콘 수지 조성물, 보다 상세하게는, B 스테이지의 실리콘 수지 조성물로 형성되어 있다.
한편, 매설층(2)의 상세한 제작 방법은 후술한다.
매설층(2)에서의 전이 금속의 농도(C2)는, 예컨대 질량 기준으로, 0.1ppm 이상, 바람직하게는 0.2ppm 이상, 보다 바람직하게는 0.25ppm 이상이며, 또한 예컨대, 100ppm 이하, 바람직하게는 10ppm 이하, 보다 바람직하게는 7ppm 이하이다.
매설층(2)에서의 전이 금속의 농도(C2)가 상기 하한 이상이면, 원하는 시간 내(예컨대, 60분간 이하)에서 실리콘 수지의 반응을 촉진시켜 경화시킬 수 있고, 그 때문에, LED 장치(10)(도 2(b) 참조)의 생산성을 향상시킬 수 있다. 한편, 매설층(2)에서의 전이 금속의 농도(C2)가 상기 상한 이하이면, 실리콘 수지의 반응 속도의 상승을 억제하여, 매설층(2)의 두께(L2)(후술)를 두껍게 함이 없이, 와이어(7)에 대한 봉지성을 향상시킬 수 있다.
한편, 매설층(2)에서의 전이 금속의 농도(C2)는, 피복층(3)의 전이 금속이 매설층(2)으로 이행하는 것에 기인하여 매설층(2)에 경화 영역(9)(후술, 도 1 및 도 2의 일점 파선 참조)이 형성되기 전의 매설층(2)의 전이 금속의 농도로서, 구체적으로는, 제작 직후(제작으로부터 24시간 이내)의 매설층(2)의 전이 금속의 농도이다. 환언하면, 매설층(2)에서의 전이 금속의 농도(C2)는, 매설층(2)을 형성하기 위한 실리콘 수지 조성물(매설층용 실리콘 수지 조성물)에서의 전이 금속의 농도(C2)와 실질적으로 동일하다. 매설층용 실리콘 수지 조성물에서의 전이 금속의 농도(C2)는, 예컨대 ICP 분석에 의해서 측정된다. 또한, 농도(C2)는 투입량으로부터 산출되는 계산값으로도 구해진다.
그리고, 피복층(3)에서의 전이 금속의 농도(C1)의 매설층(2)에서의 전이 금속의 농도(C2)에 대한 비 R(=C1/C2)은 1 이상이며, 바람직하게는 2 이상, 보다 바람직하게는 3 이상, 더욱 바람직하게는 4 이상, 특히 바람직하게는 10 이상, 가장 바람직하게는 20 이상이며, 또한 예컨대, 100 이하, 바람직하게는 50 이하이다.
비 R이 상기 하한 미만인 경우, 즉 피복층(3)에서의 전이 금속의 농도(C1)가 매설층(2)에서의 전이 금속의 농도(C2)보다 낮아지는 경우에는, 매설층(2)을 완전 경화 전의 실리콘 수지 조성물로부터 조제하면서, 피복층(3)을 완전 경화 후의 실리콘 수지 조성물로부터 조제할 수 없다.
즉, 예컨대 매설층(2)을 완전 경화 전의 실리콘 수지 조성물로부터 조제하는 경우에는, 피복층(3)은 매설층(2)에서의 전이 금속의 농도(C2)보다 낮은 농도(C1)로 전이 금속을 함유하기 때문에, 피복층(3)은 완전 경화에 필요한 촉매량 미만인 촉매량을 함유하며, 즉 피복층(3)에서는 촉매가 부족하다. 그 때문에, 피복층(3)은 완전 경화되지 않으며, 즉 완전 경화 전의 실리콘 수지 조성물로부터 피복층(3)이 수득된다. 그 결과, 피복층(3)이 과도하게 부드러워져서, 구체적으로는, 압축 탄성률이 상기한 하한 미만이기 때문에, 봉지 시트(1)의 취급성이 현저히 저하된다.
한편, 피복층(3)을 완전 경화 후의 실리콘 수지 조성물로부터 조제하는 경우에는, 매설층(2)은 피복층(3)에서의 전이 금속의 농도(C1)보다 높은 농도(C2)로 전이 금속을 함유하기 때문에, 매설층(2)은 완전 경화에 필요한 촉매량을 초과하는 촉매량을 함유하며, 즉 매설층(2)에서는 촉매가 과잉이 된다. 그 때문에, 매설층(2)에서는, 실리콘 수지 조성물의 경화 반응이 중단되지 않고 그대로 촉진되어 완전 경화해 버리며, 즉 완전 경화 후의 실리콘 수지 조성물로부터 매설층(2)이 수득된다. 그 결과, 매설층(2)이 과도하게 딱딱해져서, 구체적으로는, 후술하는 매설층(2)의 탄성률이 상기한 상한을 초과하기 때문에, 이러한 매설층(2)으로 와이어(7)를 피복하면, 와이어(7)가 손상된다.
제작 직후의 매설층(2)의 25℃에서의 탄성률은, 예컨대 40kPa 이상, 바람직하게는 60kPa 이상이며, 또한 예컨대, 500kPa 이하, 바람직하게는 300kPa 이하이다. 탄성률은 나노 인덴터(nano indenter)를 이용하여 측정된다. 한편, 탄성률의 측정 조건에 대하여 후의 실시예에서 설명한다.
매설층(2)의 두께(L2), 즉 매설층(2)의 표면과 이면 사이의 길이(L2), 즉 매설층(2) 및 피복층(3)의 계면(4)과 봉지 시트(1)의 최표면의 길이(L2)는, 예컨대 100㎛ 이상, 바람직하게는 300㎛ 이상, 보다 바람직하게는 500㎛ 이상이며, 또한 예컨대, 2000㎛ 이하, 바람직하게는 1700㎛ 이하, 보다 바람직하게는 1500㎛ 이하이다. 매설층(2)의 두께(L2)가 상기 하한 이상이면, 봉지 시트(1)의 취급성이 저하되는 것을 유효하게 방지할 수 있다. 매설층(2)의 두께(L2)가 상기 상한 이하이면, 제조 비용의 증대를 유효하게 억제할 수 있다.
이형 시트(8)는, 피복층(3)을 지지하는 기재로서, 매설층(2) 및 피복층(3)을 형성할 때의 가열에 대하여 내성, 즉 내열성이 있으면 좋고, 예컨대 폴리에틸렌 시트, 폴리에스터 시트(PET 등), 폴리스타이렌 시트, 폴리카보네이트 시트, 폴리이미드 시트 등의 폴리머 시트, 예컨대 세라믹 시트, 예컨대 금속 박 등을 들 수 있다. 바람직하게는, 폴리머 시트, 보다 바람직하게는 PET 시트를 들 수 있다. 또한, 이형 시트(8)의 표면에는, 불소 처리 등의 박리 처리를 실시할 수도 있다. 이형 시트(8)의 두께는, 예컨대 20㎛ 이상, 바람직하게는 50㎛ 이상이며, 또한 예컨대, 200㎛ 이하, 바람직하게는 150㎛ 이하이다. 이형 시트(8)의 두께가 상기 하한 이상이면, 봉지 시트(1)의 취급성의 저하를 유효하게 방지할 수 있다. 이형 시트(8)의 두께가 상기 상한 이하이면, 제조 비용의 증대를 유효하게 억제할 수 있다.
다음으로, 봉지 시트(1)의 제조 방법에 대하여 설명한다.
이 방법에서는, 우선, 피복층(3)을 이형 시트(8)의 표면에 시트상으로 적층한다.
피복층(3)을 이형 시트(8)의 표면에 적층하기 위해서는, 상기한 각 성분을 함유하는 실리콘 수지 조성물(피복층용 실리콘 수지 조성물)을 바니쉬로서 조제한다.
한편, 바니쉬의 조제 시에는, 촉매를, 필요에 따라, 용매에 용해시킨 용액으로서 준비한다. 구체적으로는, 용매로서, 예컨대 헥세인 등의 지방족 탄화수소, 예컨대 자일렌 등의 방향족 탄화수소, 예컨대 바이닐메틸 환상 실록세인(환상 메틸바이닐실록세인), 양말단 바이닐 폴리다이메틸실록세인 등의 실록세인 등을 들 수 있다. 용매는, 용액에서의 촉매의 함유 비율이, 예컨대 0.1질량% 이상, 바람직하게는 1질량% 이상, 또한 예컨대, 10질량% 이하, 바람직하게는 5질량% 이하가 되도록 배합한다. 그와 같은 용액으로서, 시판품을 이용할 수 있고, 예컨대 SIP 시리즈가 사용되고, 구체적으로는, 백금-카보닐사이클로바이닐메틸실록세인 착체의 2.0질량% 바이닐메틸 환상 실록세인 용액인 SIP6829.2(Gelest사제), 백금-사이클로바이닐메틸실록세인 착체의 2 내지 2.5질량% 환상 메틸바이닐실록세인 용액인 SIP6832.2(Gelest 사제의 상품명) 등이 이용된다.
그 후, 실리콘 수지 조성물을 이형 시트(8)의 표면에, 예컨대 애플리케이터(applicator) 등에 의해서 도포하여 도막을 제작하고, 그 후, 촉매가 용액으로서 조제되어 있는 경우에는, 필요에 따라, 가열하여 용매를 제거한다.
가열 조건은, 가열 온도가, 예컨대 80℃ 이상, 바람직하게는 100℃ 이상, 또한 예컨대, 200℃ 이하, 바람직하게는 180℃ 이하이며, 가열 시간이, 예컨대 1분간 이상, 5분간 이상이며, 또한 예컨대, 60분간 이하, 바람직하게는 15분간 이하이다. 실리콘 수지가 열경화성 실리콘 수지(구체적으로는, 1단계 경화형 실리콘 수지)로 형성되어 있는 경우에는, 도막은 완전 경화(C 스테이지화)되어, 완전 경화 후(C 스테이지)의 피복층(3)이 형성된다. 또한, 촉매가 하이드로실릴화 촉매인 경우에는, 상기한 가열에 의해서, 열경화성 실리콘 수지(구체적으로는, 1단계 경화형 실리콘 수지)의 하이드로실릴 부가 반응(하이드로실릴화 반응)이 촉진되어, 완전 경화된다.
이어서, 매설층(2)을 피복층(3)의 표면에 적층한다.
매설층(2)을 피복층(3)의 표면에 적층하기 위해서는, 상기한 각 성분을 함유하는 실리콘 수지 조성물(매설층용 실리콘 수지 조성물)을 바니쉬로서 조제한다. 그 후, 실리콘 수지 조성물을 피복층(3)의 표면에, 예컨대 애플리케이터 등에 의해서 도포하여 도막을 제작하고, 그 후, 촉매가 용액으로서 조제되어 있는 경우에는, 필요에 따라, 가열하여 용매를 제거한다.
가열 조건은, 가열 온도가, 예컨대 40℃ 이상, 바람직하게는 80℃ 이상이며, 또한 예컨대, 200℃ 이하, 바람직하게는 150℃ 이하이다. 가열 시간은, 예컨대 1분간 이상, 바람직하게는 5분간 이상이며, 또한 예컨대, 24시간 이하, 바람직하게는 1시간 이하이다.
실리콘 수지가 열경화성 실리콘 수지(구체적으로는, 2단계 경화형 실리콘 수지)로 형성되어 있는 경우에는, 도막은 반경화(B 스테이지화)되는 한편, 완전 경화(C 스테이지화)되지 않으며, 즉 완전 경화(C 스테이지화) 전의 매설층(2)이 형성된다.
이에 의해서, 이형 시트(8)의 표면에, 완전 경화 후의 실리콘 수지 조성물로 형성되는 매설층(2)과 완전 경화 전의 실리콘 수지 조성물로 형성되는 피복층(3)이 순차적으로 적층된 봉지 시트(1)가 수득된다.
한편, 매설층(2)과 피복층(3)의 복층 시트의 제작에 대해서는, 상기와 같은 적층 성막에 의해서 제작하는 방법 외에, 미리, 매설층(2)과 피복층(3) 각각을 따로따로 성막해 두고, 이어서, 그들을 맞붙여 제작하는 방법도 있다. 맞붙임에 의한 제작은, 매설층(2)이나 피복층(3)의 가열 조건 등은 상기의 내용에 준거할 수 있다.
그 후, 도 1의 가상선으로 나타낸 것과 같이, 필요에 따라, 수득된 봉지 시트(1)를 보호하기 위해서, 보호 시트(11)를 매설층(2)의 표면에 설치할 수도 있다.
보호 시트(11)는 이형 시트(8)와 마찬가지의 재료로 형성할 수 있고, 마찬가지의 치수로 형성되어 있다.
다음으로, 봉지 시트(1)에 의해 LED 장치(10)를 제조하는 방법에 대하여, 도 2를 참조하여 설명한다.
이 방법에서는, 도 2(a)에 나타낸 것과 같이, 기판(5)에 와이어 본딩 접속에 의해 실장되는 광 반도체 소자로서의 LED(6)를 준비한다.
기판(5)은, 예컨대 실리콘 기판, 세라믹 기판, 폴리이미드 수지 기판, 금속 기판에 절연층이 적층된 적층 기판 등의 절연 기판으로 이루어진다.
또한, 기판(5)의 표면에는, 다음에 설명하는 LED(6)의 단자(도시하지 않음)와 전기적으로 접속하기 위한 전극(즉, 기판측 단자, 도시하지 않음)과, 그것에 연결되는 배선을 구비하는 도체 패턴(도시하지 않음)이 형성되어 있다. 도체 패턴은, 예컨대 금, 구리, 은, 니켈 등의 도체로 형성되어 있다.
LED(6)는 전기 에너지를 광 에너지로 변환하는 광 반도체 소자이며, 예컨대 두께가 면 방향 길이(좌우 방향 길이)보다 짧은 단면도상 대략 직사각형상으로 형성되어 있다. 또한, LED(6)의 표면은, 도시되지 않은 단자에 의해서 형성되어 있고, 이러한 단자가, 기판(5)의 표면에서 LED(6)의 재치 위치와 좌우 방향으로 간격을 두고 설치되는 전극(도시하지 않음)과 와이어(7)를 통해서 전기적으로 접속됨으로써, LED(6)가 기판(5)에 실장된다. LED(6)로서는, 예컨대 청색광을 발광하는 청색 LED(발광 다이오드 소자)를 들 수 있다. LED(6)의 두께(L3)는, 예컨대 10 내지 1000㎛이다.
와이어(7)는 선상으로 형성되고, 그의 일단이 LED(6)의 단자에 전기적으로 접속되고, 타단이 기판(5)의 전극(도시하지 않음)에 전기적으로 접속되어 있다.
와이어(7)의 재료로서는, 예컨대 금, 은, 구리 등, LED의 와이어 본딩재로서 이용되는 금속 재료를 들 수 있고, 내부식성의 관점에서, 바람직하게는 금을 들 수 있다.
와이어(7)의 선 직경(굵기)은, 예컨대 10㎛ 이상, 바람직하게는 20㎛ 이상이며, 또한 예컨대, 100㎛ 이하, 바람직하게는 50㎛ 이하이다.
또한, 와이어(7)는 LED(6)와 기판(5)을 접속하고 있는 상태에서, 만곡(灣曲) 또는 굴곡되어, 대략 호(弧) 형상(예컨대, 삼각호 형상, 사각호 형상, 원호 형상 등)으로 형성되어 있다.
와이어(7)에서, 그의 일단(LED(6)의 단자의 표면)으로부터, 가장 상측(구체적으로는, 후술하는 매설층(2)측)에 위치하는 부분(즉, 최상단부)까지의 길이(L4)는, 예컨대 100㎛ 이상, 바람직하게는 150㎛ 이상이며, 또한 예컨대, 2000㎛ 이하, 바람직하게는 1000㎛ 이하이다.
와이어(7)에서, 그의 타단(기판(5)의 전극의 표면)으로부터 최상단부까지의 길이(즉, 와이어(7)의 높이)(L5)는, 예컨대 100㎛ 이상, 바람직하게는 300㎛ 이상이며, 또한 예컨대, 1000㎛ 이하, 바람직하게는 500㎛ 이하이다. 또한, 와이어(7)의 높이(L5)는, LED(6)의 두께(L3)에 대하여, 예컨대 1.5배 이상, 바람직하게는 2배 이상이며, 또한 예컨대, 10배 이하, 바람직하게는 5배 이하이다. 와이어(7)의 높이(L5)가 상기 하한 이상이면, 와이어 본딩의 정밀도의 저하를 유효하게 방지할 수 있다. 와이어(7)의 높이(L5)가 상기 상한 이하이면, 와이어(7)의 변형을 유효하게 억제할 수 있다.
와이어(7)의 양단 사이의 좌우 방향 길이(D)는, 예컨대 0.1mm 이상, 바람직하게는 0.3mm 이상이며, 또한 예컨대, 3mm 이하, 바람직하게는 2mm 이하이다. 와이어(7)의 양단 사이의 좌우 방향 길이(D)가 상기 하한 이상이면, 와이어 본딩의 정밀도의 저하를 유효하게 방지할 수 있다. 와이어(7)의 양단 사이의 좌우 방향 길이(D)가 상기 상한 이하이면, 와이어(7)의 변형을 유효하게 억제할 수 있다.
이어서, 도 1에 나타내는 봉지 시트(1)를 상하 반전시켜, LED(6)의 상측에 대향 배치시킨다. 즉, 봉지 시트(1)를, 매설층(2)이 LED(6)로 향하도록 배치한다. 한편, 보호 시트(11)가 설치되어 있는 경우에는, 미리 보호 시트(11)를 매설층(2)으로부터 박리한다.
계속해서, 도 2(a)의 화살표 및 도 2(b)에 나타낸 것과 같이, 봉지 시트(1)에 의해서, LED(6)를 매설한다(매설 공정).
구체적으로는, 이 매설 공정에 의해서, 봉지 시트(1)를 강하시켜(눌러 내려), 매설층(2)에 의해서 LED(6) 및 와이어(7)를 피복한다. 즉, LED(6) 및 와이어(7)가 매설층(2) 내에 매설된다.
또한, 매설 공정에서, LED(6) 및 와이어(7)는, 면 방향(면 방향)으로 투영했을 때에, 피복층(3)과 중복됨이 없이, 매설층(2)에만 매설되어 있으며, 즉 피복층(3)은, LED(6) 및 와이어(7)(적어도 와이어(7)의 최상단부)에 대하여, 상측에 간격을 두고 위치하고 있다.
그리고, 매설층(2) 및 피복층(3)의 계면(4)과 와이어(7)의 최상단부의 길이(L6)는 150㎛ 이상이다. 환언하면, 매설층(2) 및 피복층(3)의 계면(4)은 와이어(7)의 최상부로부터 150㎛ 이상 높은 위치에 위치하고 있다.
또한, 상기한 길이(L6)는, 예컨대 2000㎛ 이하, 바람직하게는 1500㎛ 이하로도 설정된다.
길이(L6)가 상기 하한 미만인 경우에는, 후술하는 경화 영역(9)의 형성 영역과 와이어(7)(구체적으로는, 와이어(7)의 적어도 최상단부)가 겹치기 때문에, 와이어(7)에 손상이 생긴다고 하는 문제가 있다. 한편, 길이(L6)가 상기 상한 이하이면, 봉지 시트(1)의 제조 비용의 증대를 유효하게 억제할 수 있다.
그 후, 필요에 따라서, 봉지 시트(1)를 가열한다. 바람직하게는, 봉지 시트(1)를 기판(5)에 대하여 열 프레스한다.
봉지 시트(1)의 가열에 의해서, 피복층(3)이 완전 경화(C 스테이지화)된다.
이에 의해서, 봉지 시트(1)와, 봉지 시트(1)의 피복층(3)에 의해서 피복되는 매설층(2)에 의해서 봉지되는 LED(6)와, LED(6)를 실장하는 기판(5)을 구비하는 LED 장치(10)가 수득된다.
그 후, 필요에 따라, 보호 시트(11)를 도 2(b)의 가상선으로 나타낸 것과 같이, 피복층(3)으로부터 박리한다.
그리고, 상기한 봉지 시트(1)에 의해서, LED(6)를 매설하면, 매설층(2) 및 피복층(3)의 계면(4)과, 가장 피복층(3)측에 위치하는 와이어(7)의 최상단부의 길이(L6)가 150㎛ 이상 확보된다. 그리고, 피복층(3)에서의 전이 금속의 농도(C1)의 매설층(2)에서의 전이 금속의 농도(C1)에 대한 비 R이 1 이상인 것에 의해 기인되는, 촉매의 피복층(3)으로부터 매설층(2)으로의 이행에 의해서, 매설층(2)의 피복층(3)측 부분에서, 실리콘 수지 조성물의 반응이 촉진되어 경화가 진행되고, 도 1 및 도 2의 일점 쇄선으로 표시되는 경화 영역(9)이 형성되어도, 이러한 경화 영역(9)의 두께(L7)가 매설층(2) 및 피복층(3)의 계면(4)으로부터 150㎛ 미만의 두께가 되기 때문에, 매설층(2)에서의 경화 영역(9)이 와이어(7)와 중복되는 것을 방지하고, 경화 영역(9)과 와이어(7)의 중복에 기인하는 와이어(7)의 변형 등의 손상을 유효하게 방지할 수 있다.
또한, 봉지 시트(1)는, 매설층(2) 및 피복층(3)을 미리 구비하고 있기 때문에, 이들에 의해서 한번에 LED(6) 및 와이어(7)를 매설하여 피복할 수 있다. 그 때문에, 적은 공정 수로 간이하게 LED(6) 및 와이어(7)를 매설하여 봉지할 수 있다.
이 봉지 시트에서는, 피복층(3)이 완전 경화 후의 실리콘 수지 조성물로 형성되는 경우에는, 취급성이 우수하다. 또한, 완전 경화 전의 실리콘 수지 조성물로 형성되는 매설층(2)에 의해서, 와이어(7)의 손상을 유효하게 방지하면서, 이러한 와이어(7)를 매설하여, 이것을 봉지할 수 있다.
이 봉지 시트(1)에서는, 촉매가 하이드로실릴화 촉매인 경우에는, 실리콘 수지 조성물의 경화를 확실히 촉진시킬 수 있다.
또한, 봉지 시트(1)에서는, 매설층(2) 및/또는 피복층(3)의 실리콘 수지 조성물이 형광체를 함유하면, LED(6)로부터 발광되는 광의 파장을 매설층(2) 및/또는 피복층(3)에 의해서 변환하여, 광의 변환 효율을 높일 수 있다.
또한, 상기한 LED 장치(10)는, 와이어(7)의 손상이 유효하게 방지되어 있고, 그 때문에, 신뢰성이 우수하다.
한편, 도 2의 실시형태에서는, 하나의 LED(2)를 기판(3)에 실장하고 있지만, 예컨대, 도시하지 않지만, 복수의 LED(2)를 기판(3)에 실장하고, 복수의 매설층(2) 및 그들에 대응하는 복수의 와이어(7)를 하나의 봉지 시트(1)에 의해서 피복할 수도 있다.
또한, 도 2의 실시형태에서는, 본 발명에서의 광 반도체 소자 및 광 반도체 장치로서, 각각, LED(6) 및 LED 장치(10)를 일례로서 설명하고 있지만, 예컨대 각각, LD(레이저 다이오드)(6) 및 레이저 다이오드 장치(10)로 할 수도 있다.
실시예
1. <피복층의 제작예 A>
제작예 1A, 4A 및 비교 제작예 1A 내지 3A
양말단 바이닐 폴리다이메틸실록세인(DMS-V31, Gelest사제) 140g에 연무 실리카(SIS6962.0, 헥사메틸렌실라제인 처리품, 구상, 평균 입자 직경 20nm, Gelest사제) 60g을 가하여, 교반했다. 계속해서, 양말단 트라이메틸실릴 봉쇄 메틸하이드로실록세인-다이메틸실록세인 코폴리머(HMS-301, Gelest사제) 5.6g을 가하고, 추가로 교반하여, 피복층용 실리콘 수지의 혼합물 A를 제작했다. 이하, 각 제작예 A 및 각 비교 제작예 A에 대해서도, 혼합물 A를 사용했다.
그 후, 혼합물 A 30g에 대하여, 백금-카보닐사이클로바이닐메틸실록세인 착체의 2.0질량% 바이닐메틸 환상 실록세인 용액(SIP6829.2, Gelest사제) 0.56μL(백금 함량: 0.011mg)를 첨가하고, 추가로 교반함으로써 피복층용 실리콘 수지 조성물의 바니쉬를 조제했다.
한편, 백금-카보닐사이클로바이닐메틸실록세인 착체 중의 백금 함량의 정량(定量)은 ICP-MS로 실시했다. 구체적으로는, 우선, 백금-카보닐사이클로바이닐메틸실록세인 착체를 질산과 불화수소산의 혼합물(혼산(混酸))로 용해시켜, 측정 샘플을 조제하고, 이어서, 조제한 측정 샘플을, ICP-MS 장치(형식 번호 7500cs, 어질런트·테크날러지(Agilent Technologies)사제)를 이용하여 백금 함량을 정량했다.
그 후, 피복층용 실리콘 수지 조성물의 바니쉬를 애플리케이터로, PET로 이루어지는 이형 시트의 표면에, 건조 후의 두께(L1)가 400㎛가 되도록 도포하고, 이어서, 105℃에서 10분간 오븐에서 가열하여 경화시킴으로써, C 스테이지(완전 경화 후)의 피복층을 제작했다.
한편, 피복층에서의 백금 농도는, 질량 기준으로, 각 성분의 투입량으로부터 산출되는 계산값으로 0.38ppm이었다.
제작예 2A 및 3A
혼합물 A 30g에 대하여, 백금-사이클로바이닐메틸실록세인 착체의 2 내지 2.5질량% 환상 메틸바이닐실록세인 용액(SIP6832.2, Gelest사제) 0.48μL(백금 함량: 0.011mg)를 첨가하고, 추가로 교반함으로써, 피복층용 실리콘 수지 조성물의 바니쉬를 조제했다.
그 후, 피복층용 실리콘 수지 조성물의 바니쉬를 애플리케이터로, PET로 이루어지는 이형 시트의 표면에, 건조 후의 두께(L1)가 400㎛가 되도록 도포하고, 이어서, 105℃에서 10분간 오븐에서 가열하여 경화시킴으로써, C 스테이지(완전 경화 후)의 피복층을 제작했다.
한편, 피복층에서의 백금 농도는, 질량 기준으로, 각 성분의 투입량으로부터 산출되는 계산값으로 0.38ppm이었다.
제작예 5A
백금-카보닐사이클로바이닐메틸실록세인 착체의 2.0질량% 바이닐메틸 환상 실록세인 용액(SIP6829.2, Gelest사제)의 배합량을 0.56μL(백금 함량: 0.011mg)로부터 1.13μL(백금 함량: 0.022mg)로 변경한 것 이외에는, 제작예 1A와 마찬가지로 처리하여, 피복층을 제작했다.
한편, 피복층에서의 백금 농도는, 질량 기준으로, 각 성분의 투입량으로부터 산출되는 계산값으로 0.76ppm이었다.
제작예 6A
백금-카보닐사이클로바이닐메틸실록세인 착체의 2.0질량% 바이닐메틸 환상 실록세인 용액(SIP6829.2, Gelest사제)의 배합량을 0.56μL(백금 함량: 0.011mg)로부터 2.25μL(백금 함량: 0.045mg)로 변경한 것 이외에는, 제작예 1A와 마찬가지로 처리하여, 피복층을 제작했다.
한편, 피복층에서의 백금 농도는, 질량 기준으로, 각 성분의 투입량으로부터 산출되는 계산값으로 1.52ppm이었다.
제작예 7A
실리콘 엘라스토머(ERASTOSIL LR7665, 백금계 촉매 함유, 아사히화성와커실리콘사제) 80g에 대하여, 실리콘 고무 입자(평균 입자 직경 7㎛) 20g을 가하여 교반함으로써 실리콘 수지 조성물을 조제했다. 조제한 실리콘 수지 조성물을 애플리케이터로, PET로 이루어지는 이형 시트의 표면에, 가열 후의 두께(L1)가 400㎛가 되도록 도포하고, 이어서, 105℃에서 10분간 오븐에서 가열하여 경화시킴으로써, C 스테이지(완전 경화 후)의 피복층을 제작했다.
한편, 피복층에서의 백금 농도는, 질량 기준으로, ICP 분석에 의해, 8.25ppm이었다.
제작예 8A
백금-카보닐사이클로바이닐메틸실록세인 착체의 2.0질량% 바이닐메틸 환상 실록세인 용액(SIP6829.2, Gelest사제)의 배합량을 0.56μL(백금 함량: 0.011mg)로부터 1.88μL(백금 함량: 0.038mg)로 변경한 것 이외에는, 제작예 1A와 마찬가지로 처리하여, 피복층을 제작했다.
한편, 피복층에서의 백금 농도는, 질량 기준으로, 각 성분의 투입량으로부터 산출되는 계산값으로 1.25ppm이었다.
제작예 9A
백금-카보닐사이클로바이닐메틸실록세인 착체의 2.0질량% 바이닐메틸 환상 실록세인 용액(SIP6829.2, Gelest사제)의 배합량을 0.56μL(백금 함량: 0.011mg)로부터 9.0μL(백금 함량: 0.018mg)로 변경한 것 이외에는, 제작예 1A와 마찬가지로 처리하여, 피복층을 제작했다.
한편, 피복층에서의 백금 농도는, 질량 기준으로, 각 성분의 투입량으로부터 산출되는 계산값으로 6.0ppm이었다.
2. <매설층 및 봉지 시트의 제작예 B>
제작예 1B, 3B 및 5B 내지 7B
40℃로 가온한 실란올기 양말단 폴리다이메틸실록세인[하기 화학식 I 중의 R1이 모두 메틸기, n=155로 표시되는 화합물, 평균 분자량 11,500] 2031g(0.177mol)에 대하여, 에틸렌계 불포화 탄화수소기 함유 규소 화합물로서, 바이닐트라이메톡시실레인[하기 화학식 II 중의 R2가 바이닐기, X1이 모두 메톡시기로 표시되는 화합물] 15.76g(0.106mol), 및 에틸렌계 불포화 탄화수소기 함유 규소 화합물로서, (3-글리시독시프로필)트라이메톡시실레인[하기 화학식 III 중의 R3이 3-글리시독시프로필기, X2가 모두 메톡시기로 표시되는 화합물] 2.80g(0.0118mol)[실란올기 양말단 폴리다이메틸실록세인의 SiOH기의 몰수와, 에틸렌계 불포화 탄화수소기 함유 규소 화합물의 SiX1기 및 에틸렌계 불포화 탄화수소기 함유 규소 화합물의 SiX2기의 총 몰수의 비[SiOH/(SiX1+SiX2)=1/1]를 교반하여 혼합한 후, 축합 촉매로서 수산화테트라메틸암모늄메탄올 용액(농도 10질량%) 0.97mL(촉매량: 0.88mol, 실란올기 양말단 폴리다이메틸실록세인 100몰에 대하여 0.50몰)를 가하고, 40℃에서 1시간 교반했다. 수득된 오일을 40℃에서 1시간 교반하면서 감압(10mmHg)하여, 휘발분을 제거했다. 다음으로, 반응액을 상압으로 되돌린 후, 오가노하이드로젠 폴리실록세인(다이메틸폴리실록세인-co-메틸하이드로젠 폴리실록세인)을, 알켄일기의 하이드로실릴기에 대한 몰비가 SiR2/SiH=1/3.0이 되도록 가하고, 40℃에서 1시간 교반했다. 그 후, 하이드로실릴화 촉매로서 백금-카보닐 착체(백금 농도 2.0질량%) 0.038mL(백금 함유량은 오가노 폴리실록세인에 대하여 0.375ppm)를 가하고, 40℃에서 10분간 교반하여, 매설층용 실리콘 수지 조성물 B를 제작했다.
[화학식 1]
Figure pat00001
[화학식 2]
Figure pat00002
[화학식 3]
Figure pat00003
제작한 매설층용 실리콘 수지 조성물 B에 대하여, 실리콘 고무 입자(평균 입자 직경 7㎛) 20질량%, 및 황색 형광체인 YAG 입자(평균 입자 직경 7㎛) 10질량%를 첨가하고, 실리콘 고무 입자 및 YAG 입자가 첨가된 매설층용 실리콘 수지 조성물 B를, 피복층의 표면에, 가열 후의 두께(L2)가 600㎛가 되도록 적층하고, 135℃ 10 내지 20분간 오븐에서 경화시킴으로써, B 스테이지의 매설층을 형성했다.
한편, 매설층에서의 백금 농도는, 질량 기준으로, 각 성분의 투입량으로부터 산출되는 계산값으로 0.26ppm이었다. 또한, 매설층의 25℃에서 나노 인덴터를 이용하여 측정된 탄성률은 70kPa였다. 상세하게는, 탄성률은, 버코비치(Berkovich)형 단자(압자)로 매설층을 압축함으로써 산출했다. 한편, 이하의 제작예의 탄성률에 대해서도, 상기와 마찬가지의 방법에 의해서 산출된다.
이에 의해서, 피복층과 매설층을 구비하는 총 두께(L1+L2)가 1000㎛인 봉지 시트를 수득했다.
제작예 2B
하이드로실릴화 촉매로서, 백금-카보닐 착체(백금 농도 2.0질량%) 0.038mL(백금 함유량은 오가노 폴리실록세인에 대하여 0.375ppm) 대신에, 백금-바이닐실록세인 착체(백금 농도 2.0질량%) 0.038mL(백금 함유량은 오가노 폴리실록세인에 대하여 0.375ppm)를 이용한 것 이외는, 제작예 1B와 마찬가지로 처리하여, B 스테이지의 매설층을 형성하고, 계속해서, 봉지 시트를 수득했다.
한편, 피복층에서의 백금 농도는, 질량 기준으로, 각 성분의 투입량으로부터 산출되는 계산값으로 0.26ppm이었다. 또한, 매설층의 25℃에서 나노 인덴터를 이용하여 측정된 탄성률은 70kPa였다.
제작예 4B
매설층의 가열 후의 두께(L2)를 500㎛로 변경한 것 이외에는, 제작예 1B와 마찬가지로 처리하여, B 스테이지의 매설층을 형성하고, 계속해서, 총 두께 900㎛의 봉지 시트를 수득했다.
한편, 매설층의 25℃에서 나노 인덴터를 이용하여 측정된 탄성률은 70kPa였다.
제작예 8B
백금-카보닐 착체(백금 농도 2.0질량%)의 배합량을 0.038mL(백금 함유량은 오가노 폴리실록세인에 대하여 0.375ppm)로부터 0.19mL(백금 함유량은 오가노 폴리실록세인에 대하여 1.79ppm)로 변경한 것 이외에는, 제작예 1B와 마찬가지로 처리하여, B 스테이지의 매설층을 형성하고, 계속해서, 봉지 시트를 수득했다.
한편, 매설층에서의 백금 농도는, 질량 기준으로, 각 성분의 투입량으로부터 산출되는 계산값으로 1.25ppm이었다. 또한, 매설층의 25℃에서 나노 인덴터를 이용하여 측정된 탄성률은 70kPa였다.
제작예 9B
백금-카보닐 착체(백금 농도 2.0질량%)의 배합량을 0.038mL(백금 함유량은 오가노 폴리실록세인에 대하여 0.375ppm)로부터 0.87mL(백금 함유량은 오가노 폴리실록세인에 대하여 8.6ppm)로 변경한 것 이외에는, 제작예 1B와 마찬가지로 처리하여, B 스테이지의 매설층을 형성하고, 계속해서, 봉지 시트를 수득했다.
한편, 매설층에서의 백금 농도는, 질량 기준으로, 각 성분의 투입량으로부터 산출되는 계산값으로 6.0ppm이었다. 또한, 매설층의 25℃에서 나노 인덴터를 이용하여 측정된 탄성률은 70kPa였다.
비교 제작예 1B
매설층의 가열 후의 두께(L2)를 550㎛로 변경한 것 이외에는, 제작예 1B와 마찬가지로 처리하여, B 스테이지의 매설층을 형성하고, 계속해서, 총 두께 950㎛의 봉지 시트를 수득했다.
한편, 매설층의 25℃에서의 나노 인덴터를 이용하여 측정된 탄성률은 70kPa였다.
비교 제작예 2B
가열 후의 두께(L2)를 450㎛로 변경한 것 이외에는, 제작예 1B와 마찬가지로 처리하여, B 스테이지의 매설층을 형성하고, 계속해서, 총 두께 850㎛의 봉지 시트를 수득했다.
한편, 매설층의 25℃에서 나노 인덴터를 이용하여 측정된 탄성률은 70kPa였다.
비교 제작예 3B
가열 후의 두께(L2)를 400㎛로 변경한 것 이외에는, 제작예 1B와 마찬가지로 처리하여, B 스테이지의 매설층을 형성하고, 계속해서, 총 두께 800㎛의 봉지 시트를 수득했다.
한편, 매설층의 25℃에서 나노 인덴터를 이용하여 측정된 탄성률은 70kPa였다.
3. LED 및 와이어의 피복
3-1. <제작 직후의 봉지 시트에 의한 LED 및 와이어의 매설>
[와이어의 높이(L4): 450㎛]
실시예 1 내지 3, 5 내지 9 및 비교예 1,3
기판에 와이어 본딩 접속에 의해 실장된 평면도상 직사각형상의 LED를 준비했다(도 2(a) 참조). LED 및 와이어의 치수는 이하와 같았다.
LED의 두께(L3): 150㎛
와이어의 선 직경: 30㎛
와이어의 높이(L4): 450㎛
와이어의 양단 사이의 좌우 방향 길이(D): 2000㎛
계속해서, 제작 직후의 제작예 1B 내지 3B, 5B 내지 9B 및 비교 제작예 1B, 3B의 봉지 시트에 의해서, 매설 공정을 각각 실시했다. 매설 공정에서는, 봉지 시트를 기판의 상방에 배치하고, 계속해서, 봉지 시트를 눌러 내려, 매설층에 의해서 LED 및 와이어를 피복하여 매설하여, 그들을 각각 실시예 1 내지 3, 5 내지 9 및 비교예 1 및 3으로 했다.
그 결과, 매설층 및 피복층의 계면과 와이어의 치수 관계는, 이하와 같았다.
매설층 및 피복층의 계면과 와이어의 최상단부의 길이(L6): 150㎛(실시예 1 내지 3 및 5 내지 9)
매설층 및 피복층의 계면과 와이어의 최상단부의 길이(L6): 100㎛(비교예 1)
그리고, 실시예 1 내지 3, 5 내지 9 및 비교예 1에서는, 와이어의 변형이 관찰되지 않았다.
한편, 비교예 3에서는, 와이어의 최상단부는, 피복층과의 접촉에 의해서, 변형됐다.
3-2. <제작하고 나서, 5℃에서 1월간 보존한 후의 봉지 시트에 의한 LED 및 와이어의 피복>
[와이어의 높이(L4): 450㎛]
실시예 1 내지 3, 5 내지 9 및 비교예 1, 3(와이어의 높이(L4): 450㎛)
제작하고 나서, 5℃에서 1월간 보존한 후의 봉지 시트에 의해서, 상기 3-1.과 마찬가지로 처리하여, 처리했다.
그 결과, 매설층 및 피복층의 계면과 와이어의 치수 관계는 이하와 같았다.
매설층 및 피복층의 계면과 와이어의 최상단부의 길이(L6): 150㎛(실시예 1 내지 3 및 5 내지 9)
매설층 및 피복층의 계면과 와이어의 최상단부의 길이(L6): 100㎛(비교예 1)
그리고, 실시예 1 내지 3 및 5 내지 9에서는, 매설층 및 피복층의 계면과 와이어의 최상단부의 길이(L6)는 150㎛였다. 와이어의 변형이 관찰되지 않았다.
한편, 비교예 1 및 비교예 3에서는, 와이어의 변형이 관찰되었다.
3-3. <제작 직후의 봉지 시트에 의한 LED 및 와이어의 피복>
[와이어의 높이(L4): 350㎛]
실시예 4 및 비교예 2
제작예 1B의 봉지 시트 대신에, 제작예 4B 및 비교 제작예 2B의 봉지 시트를 이용하고, 또한 와이어의 일단으로부터 최상단부까지의 길이(와이어의 높이)(L4)를 450㎛로부터 350㎛로 변경한 것 이외에는, 상기 3-1.의 실시예 1과 마찬가지로 처리했다.
그 결과, 매설층 및 피복층의 계면과 와이어의 치수 관계는, 이하와 같았다.
매설층 및 피복층의 계면과 와이어의 최상단부의 길이(L6): 150㎛(실시예 4)
매설층 및 피복층의 계면과 와이어의 최상단부의 길이(L6): 100㎛(비교예 2)
그리고, 실시예 4에서는, 와이어의 변형이 관찰되지 않았다.
한편, 비교예 2에서는, 와이어의 변형이 관찰되었다.
3-4. <제작하고 나서, 5℃에서 1월간 보존한 후의 봉지 시트에 의한 LED 및 와이어의 피복>
[와이어의 높이(L4): 350㎛]
실시예 4 및 비교예 2
제작예 1B의 봉지 시트 대신에, 제작예 4B 및 비교 제작예 2B의 봉지 시트를 이용하고, 또한 와이어의 일단으로부터 최상단부까지의 길이(와이어의 높이)(L4)를 450㎛로부터 350㎛로 변경한 것 이외에는, 상기 3-2.의 실시예 1과 마찬가지로 처리했다.
그 결과, 매설층 및 피복층의 계면과 와이어의 치수 관계는 이하와 같았다.
매설층 및 피복층의 계면과 와이어의 최상단부의 길이(L6): 150㎛(실시예 4)
매설층 및 피복층의 계면과 와이어의 최상단부의 길이(L6): 100㎛(비교예 2)
그리고, 실시예 4에서는, 와이어의 변형이 관찰되지 않았다.
한편, 비교예 2에서는, 와이어의 변형이 관찰되었다.
Figure pat00004
표 중의 농도의 단위 ppm은 질량 환산이다.
또한, 표 중의 약호를 이하에 설명한다.
Pt-CO1: 백금-카보닐사이클로바이닐메틸실록세인 착체
Pt-dvs1: 백금-사이클로바이닐메틸실록세인 착체
Pt-CO2: 백금-카보닐 착체
Pt-dvs2: 백금-바이닐실록세인 착체
Gelest: 양말단 바이닐 폴리다이메틸실록세인(DMS-V31) 및 양말단 트라이메틸실릴 봉쇄 메틸하이드로실록세인-다이메틸실록세인 코폴리머(HMS-301)
LR7665: 실리콘 엘라스토머(ERASTOSIL LR7665)
한편, 상기 설명은, 본 발명의 예시의 실시형태로서 제공했지만, 이것은 단순한 예시에 지나지 않고, 한정적으로 해석해서는 안된다. 당해 기술분야의 당업자에 의해서 명백한 본 발명의 변형예는, 후기하는 특허청구의 범위에 포함되는 것이다.

Claims (7)

  1. 기판에 와이어 본딩 접속에 의해 실장되는 광 반도체 소자를 봉지하기 위한 봉지 시트로서,
    상기 광 반도체 소자 및 와이어를 매설하기 위한 매설층과,
    상기 매설층을 피복하는 피복층을 구비하고,
    상기 매설층 및 상기 피복층은 전이 금속을 함유하는 촉매를 함유하고, 또한 상기 촉매에 의해서 반응을 촉진시켜 경화되는 실리콘 수지 조성물로 이루어지며,
    상기 피복층에서의 상기 전이 금속의 농도의 상기 매설층에서의 상기 전이 금속의 농도에 대한 비가 1 이상이고,
    상기 매설층 및 상기 피복층의 계면과 가장 상기 피복층측에 위치하는 상기 와이어의 부분의 길이가 150㎛ 이상인 것을 특징으로 하는 봉지 시트.
  2. 제 1 항에 있어서,
    상기 피복층은 완전 경화 후의 실리콘 수지 조성물로 형성되고,
    상기 매설층은 완전 경화 전의 실리콘 수지 조성물로 형성되어 있는 것을 특징으로 하는 봉지 시트.
  3. 제 1 항에 있어서,
    상기 촉매가 하이드로실릴화 촉매이며,
    상기 전이 금속이 백금인 것을 특징으로 하는 봉지 시트.
  4. 제 1 항에 있어서,
    상기 매설층 및/또는 상기 피복층의 상기 실리콘 수지 조성물이 형광체를 함유하는 것을 특징으로 하는 봉지 시트.
  5. 기판에 와이어 본딩 접속에 의해 실장되는 광 반도체 소자를 준비하는 공정, 및 봉지 시트에 의해서 광 반도체 소자를 매설하는 매설 공정을 구비하고,
    상기 봉지 시트는, 상기 광 반도체 소자 및 와이어를 매설하는 매설층과, 상기 매설층을 피복하는 피복층을 구비하고,
    상기 매설층 및 상기 피복층은 전이 금속을 함유하는 촉매를 함유하고, 또한 상기 촉매에 의해서 반응을 촉진시켜 경화되는 실리콘 수지 조성물로 이루어지며,
    상기 피복층에서의 상기 전이 금속의 농도의 상기 매설층에서의 상기 전이 금속의 농도에 대한 비가 1 이상이고,
    상기 매설층 및 상기 피복층의 계면과 가장 상기 피복층측에 위치하는 상기 와이어의 부분의 길이가 150㎛ 이상인 것을 특징으로 하는 광 반도체 장치의 제조 방법.
  6. 기판에 와이어 본딩 접속에 의해 실장되는 광 반도체 소자와,
    봉지 시트로서, 상기 광 반도체 소자를 봉지하는 상기 봉지 시트를 구비하고,
    상기 봉지 시트는, 상기 광 반도체 소자 및 와이어를 매설하는 매설층과, 상기 매설층을 피복하는 피복층을 구비하고,
    상기 매설층 및 상기 피복층은 전이 금속을 함유하는 촉매를 함유하고, 또한 상기 촉매에 의해서 반응을 촉진시켜 경화되는 실리콘 수지 조성물로 이루어지며,
    상기 피복층에서의 상기 전이 금속의 농도의 상기 매설층에서의 상기 전이 금속의 농도에 대한 비가 1 이상이고,
    상기 매설층 및 상기 피복층의 계면과 가장 상기 피복층측에 위치하는 상기 와이어의 부분의 길이가 150㎛ 이상인 것을 특징으로 하는 광 반도체 장치.
  7. 기판에 와이어 본딩 접속에 의해 실장되는 광 반도체 소자를 준비하는 공정, 및 봉지 시트에 의해서 광 반도체 소자를 매설하는 매설 공정을 구비하는 광 반도체 장치의 제조 방법에 의해 제조되고,
    상기 봉지 시트는, 상기 광 반도체 소자 및 와이어를 매설하는 매설층과, 상기 매설층을 피복하는 피복층을 구비하고,
    상기 매설층 및 상기 피복층은 전이 금속을 함유하는 촉매를 함유하고, 또한 상기 촉매에 의해서 반응을 촉진시켜 경화되는 실리콘 수지 조성물로 이루어지며,
    상기 피복층에서의 상기 전이 금속의 농도의 상기 매설층에서의 상기 전이 금속의 농도에 대한 비가 1 이상이고,
    상기 매설층 및 상기 피복층의 계면과 가장 상기 피복층측에 위치하는 상기 와이어의 부분의 길이가 150㎛ 이상인 것을 특징으로 하는 광 반도체 장치.
KR20130145356A 2012-11-28 2013-11-27 봉지 시트, 광 반도체 장치 및 그의 제조 방법 KR20140068774A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2012-260119 2012-11-28
JP2012260119A JP2014107447A (ja) 2012-11-28 2012-11-28 封止シート、光半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
KR20140068774A true KR20140068774A (ko) 2014-06-09

Family

ID=49680852

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20130145356A KR20140068774A (ko) 2012-11-28 2013-11-27 봉지 시트, 광 반도체 장치 및 그의 제조 방법

Country Status (6)

Country Link
US (1) US8957451B2 (ko)
EP (1) EP2738826A3 (ko)
JP (1) JP2014107447A (ko)
KR (1) KR20140068774A (ko)
CN (1) CN103855289A (ko)
TW (1) TW201421747A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016046491A (ja) * 2014-08-26 2016-04-04 信越化学工業株式会社 光半導体装置の封止方法及び該封止方法によって製造された光半導体装置
JP6774747B2 (ja) * 2015-08-05 2020-10-28 株式会社小糸製作所 発光モジュール
TW201947786A (zh) * 2018-05-10 2019-12-16 聯京光電股份有限公司 光電封裝體
US20210307809A1 (en) * 2018-08-03 2021-10-07 Nihon Parkerizing Co., Ltd. Surgical Electrode Having Surface Treatment Coating

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4999132B2 (ja) * 2000-11-02 2012-08-15 オリンパス株式会社 対物レンズ切り換え装置及び対物レンズ焦準装置を具備する顕微鏡
US7462514B2 (en) * 2004-03-03 2008-12-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same, liquid crystal television, and EL television
KR101086650B1 (ko) * 2005-09-22 2011-11-24 미쓰비시 가가꾸 가부시키가이샤 반도체 발광 디바이스용 부재 및 그 제조 방법, 및 그것을이용한 반도체 발광 디바이스
JP4872296B2 (ja) * 2005-09-30 2012-02-08 日亜化学工業株式会社 シリコーンゴム封止型発光装置、及び該発光装置の製造方法
KR100780176B1 (ko) * 2005-11-25 2007-11-27 삼성전기주식회사 측면 방출 발광다이오드 패키지
JP2007180284A (ja) * 2005-12-28 2007-07-12 Momentive Performance Materials Japan Kk 発光装置
US8222116B2 (en) * 2006-03-03 2012-07-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7655486B2 (en) * 2006-05-17 2010-02-02 3M Innovative Properties Company Method of making light emitting device with multilayer silicon-containing encapsulant
JP5331407B2 (ja) * 2007-08-17 2013-10-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7960192B2 (en) * 2007-09-14 2011-06-14 3M Innovative Properties Company Light emitting device having silicon-containing composition and method of making same
JP5287116B2 (ja) * 2008-10-09 2013-09-11 三菱化学株式会社 ポリオルガノシロキサン硬化物及び発光装置の製造方法
JP4913858B2 (ja) 2009-04-14 2012-04-11 日東電工株式会社 熱硬化性シリコーン樹脂用組成物
JP5340191B2 (ja) * 2010-02-02 2013-11-13 日東電工株式会社 光半導体装置
JP5426482B2 (ja) * 2010-05-31 2014-02-26 信越化学工業株式会社 発光ダイオード用付加硬化型シリコーン樹脂組成物
JP5511524B2 (ja) * 2010-06-07 2014-06-04 日東電工株式会社 光半導体用封止シート
JP5775375B2 (ja) * 2010-07-27 2015-09-09 日東電工株式会社 発光ダイオード装置の製造方法
JP2012124428A (ja) 2010-12-10 2012-06-28 Mitsubishi Chemicals Corp 半導体発光装置用樹脂成形体
JP2011124608A (ja) * 2011-02-16 2011-06-23 Toshiba Lighting & Technology Corp 照明装置
JP5919903B2 (ja) * 2011-03-31 2016-05-18 三菱化学株式会社 半導体発光装置用パッケージ及び該パッケージを有してなる半導体発光装置並びにそれらの製造方法
JP5793685B2 (ja) * 2011-04-18 2015-10-14 パナソニックＩｐマネジメント株式会社 発光装置、バックライトユニット、液晶表示装置及び照明装置

Also Published As

Publication number Publication date
TW201421747A (zh) 2014-06-01
EP2738826A3 (en) 2014-06-11
JP2014107447A (ja) 2014-06-09
US8957451B2 (en) 2015-02-17
CN103855289A (zh) 2014-06-11
US20140145230A1 (en) 2014-05-29
EP2738826A2 (en) 2014-06-04

Similar Documents

Publication Publication Date Title
KR102319931B1 (ko) 봉지 시트 피복 반도체 소자, 그의 제조방법, 반도체 장치 및 그의 제조방법
TWI448514B (zh) 用於封裝光學半導體之組成物及利用彼之光學半導體裝置
KR101578261B1 (ko) 봉지용 시트 및 광반도체 소자 장치
KR101601351B1 (ko) 형광 접착 시트, 형광체층부 발광 다이오드 소자, 발광 다이오드 장치 및 그들의 제조방법
JP6033557B2 (ja) 封止シート、および、それを用いた発光ダイオード装置の製造方法
KR102126658B1 (ko) 경화성 실리콘 조성물, 이의 경화물, 및 광반도체 장치
EP2712905A1 (en) Phosphor layer attaching kit, optical semiconductor element-phosphor layer attaching body, and optical semiconductor device
KR20130138685A (ko) 봉지 시트, 발광 다이오드 장치 및 그의 제조 방법
KR20130102010A (ko) 형광 봉지 시트, 발광 다이오드 장치 및 그의 제조방법
EP2620990A2 (en) Light emitting diode device and method of producing the same
JP2013135084A (ja) 発光ダイオード装置の製造方法
JP2013055309A (ja) 発光ダイオード封止材、および、発光ダイオード装置の製造方法
KR20140043871A (ko) 봉지 시트 피복 반도체 소자, 그의 제조방법, 반도체 장치 및 그의 제조방법
TWI540761B (zh) 矽氧樹脂片材、硬化片材、發光二極體裝置及其製造方法
KR20140068774A (ko) 봉지 시트, 광 반도체 장치 및 그의 제조 방법
KR20140083903A (ko) 봉지 시트
JP5882729B2 (ja) シリコーン樹脂シート、硬化シート、発光ダイオード装置およびその製造方法
KR20150135286A (ko) 광 반도체 장치의 제조 방법
JP2013035894A (ja) シリコーン樹脂組成物、封止材料および発光ダイオード装置
TW201427109A (zh) 密封片材

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid