KR20140035818A - 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체 - Google Patents

반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체 Download PDF

Info

Publication number
KR20140035818A
KR20140035818A KR1020130104681A KR20130104681A KR20140035818A KR 20140035818 A KR20140035818 A KR 20140035818A KR 1020130104681 A KR1020130104681 A KR 1020130104681A KR 20130104681 A KR20130104681 A KR 20130104681A KR 20140035818 A KR20140035818 A KR 20140035818A
Authority
KR
South Korea
Prior art keywords
raw material
substrate
gas
layer
wafer
Prior art date
Application number
KR1020130104681A
Other languages
English (en)
Other versions
KR101559816B1 (ko
Inventor
요시로 히로세
노리카즈 미즈노
카즈타카 야나기타
카츠코 히가시노
Original Assignee
가부시키가이샤 히다치 고쿠사이 덴키
레르 리키드 쏘시에떼 아노님 뿌르 레？드 에렉스뿔라따시옹 데 프로세데 조르즈 클로드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히다치 고쿠사이 덴키, 레르 리키드 쏘시에떼 아노님 뿌르 레？드 에렉스뿔라따시옹 데 프로세데 조르즈 클로드 filed Critical 가부시키가이샤 히다치 고쿠사이 덴키
Publication of KR20140035818A publication Critical patent/KR20140035818A/ko
Application granted granted Critical
Publication of KR101559816B1 publication Critical patent/KR101559816B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45544—Atomic layer deposition [ALD] characterized by the apparatus
    • C23C16/45546—Atomic layer deposition [ALD] characterized by the apparatus specially adapted for a substrate stack in the ALD reactor
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은 실리콘막과 같은 소정 원소를 포함하는 박막을 저온 영역에서 형성한다.
기판에 대하여 소정 원소 및 할로겐기를 포함하는 제1 원료를 공급하는 공정; 및 기판에 대하여 소정 원소 및 아미노기를 포함하고, 그 조성식 중에서의 아미노기를 포함하는 리간드의 수가 2이하이며 또한 제1 원료의 조성식 중에서의 할로겐기를 포함하는 리간드의 수 이하인 제2 원료를 공급하는 공정;을 포함하는 사이클을 소정 횟수 수행하는 것에 의해 기판 상에 소정 원소 단체로 구성되는 박막을 형성한다.

Description

반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체{METHOD OF MANUFACTURING A SEMICONDUCTOR DEVICE, SUBSTRATE PROCESSING APPARATUS AND RECORDING MEDIUM}
본 발명은 기판 상에 박막을 형성하는 공정을 포함하는 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체에 관한 것이다.
반도체 장치(디바이스)의 제조 공정의 일 공정으로서 소정 원소, 예컨대 실리콘(Si)을 포함하는 실리콘 산화막(SiO막)이나 실리콘 질화막(SiN막) 등의 박막을 기판 상에 형성하는 공정이 수행되는 경우가 있다. SiO막은 절연성, 저유전성 등이 뛰어나 절연막이나 층간막으로서 널리 이용되고 있다. 또한 SiN막은 절연성, 내식성(耐食性), 유전성, 막 스트레스 제어성 등이 뛰어나 절연막이나 마스크막, 전하(電荷) 축적막, 스트레스 제어막으로서 널리 이용되고 있다. 또한 이와 같은 박막에 탄소(C)를 첨가하여 실리콘 탄질화막(SiCN막), 실리콘 산탄질화막(SiOCN막), 실리콘 산탄화막(SiOC막) 등의 박막을 형성하는 기술도 알려져 있다. 박막에 탄소를 첨가하는 것에 의해 불화수소(HF)에 대한 박막의 웨트에칭 내성을 향상시키는 것이 가능해진다. 또한 박막에 탄소를 첨가하는 것에 의해 박막의 유전율이나 굴절률을 변화시킬 수 있고, 탄소를 첨가한 박막을 인접하는 막과 굴절률이 다른 광학적 기능 막 등으로서 이용하는 것도 가능해진다.
최근 반도체 장치의 미세화나 다양화에 따라 박막을 형성할 때의 성막 온도의 저온화에 대한 요구가 높아지고 있다. 성막 온도의 저온화에 관한 연구가 한창이지만, 현시점에서는 그 목적은 충분히 달성되지 못하고 있다. 예컨대 모노실란(SiH4) 가스나 디실란(Si2H6) 가스를 이용한 실리콘막(Si막)의 성막 처리는 종래 500℃ 미만의 저온 영역에서 수행하는 것이 곤란했다.
또한 HF에 대한 웨트에칭 내성에 관해서는 SiN막이나 SiCN막은 SiO막보다 높은 내성을 가지고, Si막은 SiN막이나 SiCN막보다 더 높은 내성을 가지고 있다. 즉 Si막은 SiO막 등과 비교해서 가공 특성(예컨대 웨트에칭 내성 등)이 크게 다른 막이며, SiO막 등을 가공할 때의 가공용 막[예컨대 HF를 이용하여 하지(下地)의 SiO막 등을 에칭할 때의 에칭 마스크용의 막 등]으로서 바람직하게 이용할 수 있다. 현시점에서는 SiO막 등과 비교해서 가공 특성이 크게 다른 막을 저온 영역에서 형성하는 것은 곤란하며, 그 종류는 한정되어 있다. 따라서 소정 원소, 예컨대 Si를 포함하는 Si막과 같은 소정 원소를 포함하는 박막을 저온 영역에서 형성할 수 있으면 가공용 막의 선택사항을 늘리는 것이 가능해지고, 가공 방법의 선택사항을 늘리는 것이 가능해진다.
따라서 본 발명의 목적은 실리콘막과 같은 소정 원소를 포함하는 박막을 저온 영역에서 형성할 수 있는 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체를 제공하는데 있다.
본 발명의 일 형태에 의하면,
기판에 대하여 소정 원소 및 할로겐기(基)를 포함하는 제1 원료를 공급하는 공정; 및
상기 기판에 대하여 상기 소정 원소 및 아미노기를 포함하고, 그 조성식 중에서의 아미노기를 포함하는 리간드의 수가 2이하이며 또한 상기 제1 원료의 조성식 중에서의 할로겐기를 포함하는 리간드의 수 이하인 제2 원료를 공급하는 공정;
을 포함하는 사이클을 소정 횟수 수행하는 것에 의해, 상기 기판 상에 상기 소정 원소 단체(單體)로 구성되는 박막을 형성하는 공정을 포함하는 반도체 장치의 제조 방법이 제공된다.
본 발명의 다른 형태에 의하면,
기판을 수용하는 처리실;
상기 처리실 내의 기판에 대하여 소정 원소 및 할로겐기를 포함하는 제1 원료를 공급하는 제1 원료 공급계;
상기 처리실 내의 기판에 대하여 상기 소정 원소 및 아미노기를 포함하고, 그 조성식 중에서의 아미노기를 포함하는 리간드의 수가 2이하이며 또한 상기 제1 원료의 조성식 중에서의 할로겐기를 포함하는 리간드의 수 이하인 제2 원료를 공급하는 제2 원료 공급계; 및
상기 처리실 내의 기판에 대하여 상기 제1 원료를 공급하는 처리와, 상기 처리실 내의 상기 기판에 대하여 상기 제2 원료를 공급하는 처리를 포함하는 사이클을 소정 횟수 수행하는 것에 의해, 상기 기판 상에 상기 소정 원소 단체로 구성되는 박막을 형성하는 처리를 수행하도록 상기 제1 원료 공급계 및 상기 제2 원료 공급계를 제어하는 제어부;
를 포함하는 기판 처리 장치가 제공된다.
본 발명의 또 다른 형태에 의하면,
기판 처리 장치의 처리실 내의 기판에 대하여 소정 원소 및 할로겐기를 포함하는 제1 원료를 공급하는 순서; 및
상기 처리실 내의 상기 기판에 대하여 상기 소정 원소 및 아미노기를 포함하고, 그 조성식 중에서의 아미노기를 포함하는 리간드의 수가 2이하이며 또한 상기 제1 원료의 조성식 중에서의 할로겐기를 포함하는 리간드의 수 이하인 제2 원료를 공급하는 순서;
를 포함하는 사이클을 소정 횟수 수행하는 것에 의해, 상기 기판 상에 상기 소정 원소 단체로 구성되는 박막을 형성하는 순서를 컴퓨터에 실행시키는 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체가 제공된다.
본 발명에 의하면, 실리콘막과 같은 소정 원소를 포함하는 박막을 저온 영역에서 형성하는 것이 가능한 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체를 제공할 수 있다.
도 1은 본 실시 형태에서 바람직하게 이용되는 기판 처리 장치의 종형(縱型) 처리로의 개략 구성도이며, 처리로 부분을 종단면도로 도시하는 도면.
도 2는 본 실시 형태에서 바람직하게 이용되는 기판 처리 장치의 종형 처리로의 개략 구성도이며, 처리로 부분을 도 1의 A-A선 단면도로 도시하는 도면.
도 3은 본 실시 형태에서 바람직하게 이용되는 기판 처리 장치의 컨트롤러의 개략 구성도.
도 4는 본 실시 형태의 성막 시퀀스에서의 성막 플로우를 도시하는 도면.
도 5의 (a)는 본 실시 형태의 성막 시퀀스에서의 가스 공급의 타이밍을 도시하는 도면, 도 5의 (b) 및 도 5의 (c)는 그 변형예를 도시하는 도면.
<본 발명의 일 실시 형태>
이하, 본 발명의 일 실시 형태를 도면에 기초하여 설명한다.
(1) 기판 처리 장치의 구성
도 1은 본 실시 형태에서 바람직하게 이용되는 기판 처리 장치의 종형 처리로의 개략 구성도이며, 처리로(202) 부분을 종단면도로 도시한다. 도 2는 본 실시 형태에서 바람직하게 이용되는 종형 처리로의 개략 구성도이며, 처리로(202) 부분을 도 1의 A-A선 단면도로 도시한다. 또한 본 발명은 본 실시 형태에 따른 기판 처리 장치에 한정되지 않고, 매엽식(枚葉式), Hot Wall형, Cold Wall형의 처리로를 포함하는 기판 처리 장치에도 바람직하게 적용할 수 있다.
도 1에 도시되는 바와 같이, 처리로(202)는 가열 수단(가열 기구)으로서의 히터(207)를 포함한다. 히터(207)는 원통 형상이며, 보지판(保持板)으로서의 히터 베이스(도시되지 않음)에 지지되는 것에 의해 수직으로 설치된다. 또한 히터(207)는 후술하는 바와 같이 가스를 열로 활성화시키는 활성화 기구로서도 기능한다.
히터(207)의 내측에는 히터(207)와 동심원 형상으로 반응 용기(처리 용기)를 구성하는 반응관(203)이 배설(配設)된다. 반응관(203)은 예컨대 석영(SiO2) 또는 탄화실리콘(SiC) 등의 내열성 재료로 이루어지고, 상단이 폐색(閉塞)되고 하단이 개구(開口)된 원통 형상으로 형성된다. 반응관(203)의 통중공부(筒中空部)에는 처리실(201)이 형성되고, 기판으로서의 웨이퍼(200)를 후술하는 보트(217)에 의해 수평 자세로 수직 방향에 다단으로 정렬한 상태에서 수용 가능하도록 구성된다.
처리실(201) 내에는 제1 노즐(249a), 제2 노즐(249b)이 반응관(203)의 하부를 관통하도록 설치된다. 제1 노즐(249a), 제2 노즐(249b)에는 제1 가스 공급관(232a), 제2 가스 공급관(232b)이 각각 접속된다. 이와 같이 반응관(203)에는 2개의 노즐(249a, 249b)과, 2개의 가스 공급관(232a, 232b)이 설치되고, 처리실(201) 내로 복수 종류, 여기서는 2종류의 가스를 공급할 수 있도록 구성된다.
또한 반응관(203)의 하방(下方)에 반응관(203)을 지지하는 금속제의 매니폴드를 설치하고, 각 노즐을 이 금속제의 매니폴드의 측벽을 관통하도록 설치해도 좋다. 이 경우, 이 금속제의 매니폴드에 또한 후술하는 배기관(231)을 설치해도 좋다. 또한 이 경우에도 배기관(231)을 금속제의 매니폴드가 아닌 반응관(203)의 하부에 설치해도 좋다. 이와 같이 처리로(202)의 노구부(爐口部)를 금속제로 하고, 이 금속제의 노구부에 노즐 등을 설치해도 좋다.
제1 가스 공급관(232a)에는 상류 방향부터 순서대로 유량 제어기(유량 제어부)인 매스 플로우 컨트롤러(241a)(MFC) 및 개폐 밸브인 밸브(243a)가 설치된다. 또한 제1 가스 공급관(232a)의 밸브(243a)보다 하류측에는 제1 불활성 가스 공급관(232c)이 접속된다. 이 제1 불활성 가스 공급관(232c)에는 상류 방향부터 순서대로 유량 제어기(유량 제어부)인 매스 플로우 컨트롤러(241c) 및 개폐 밸브인 밸브(243c)가 설치된다. 또한 제1 가스 공급관(232a)의 선단부(先端部)에는 전술한 제1 노즐(249a)이 접속된다. 제1 노즐(249a)은 반응관(203)의 내벽과 웨이퍼(200) 사이에서의 원호 형상의 공간에 반응관(203)의 내벽의 하부로부터 상부를 따라 웨이퍼(200)의 적재(積載) 방향 상방(上方)을 향해서 상승[立上]하도록 설치된다. 즉 제1 노즐(249a)은 웨이퍼(200)가 배열되는 웨이퍼 배열 영역의 측방의, 웨이퍼 배열 영역을 수평하게 둘러싸는 영역에 웨이퍼 배열 영역을 따르도록 설치된다. 제1 노즐(249a)은 L자형의 롱 노즐로서 구성되고, 그 수평부는 반응관(203)의 하부 측벽을 관통하도록 설치되고, 그 수직부는 적어도 웨이퍼 배열 영역의 일단측(一端側)으로부터 타단측(他端側)을 향해서 상승하도록 설치된다. 제1 노즐(249a)의 측면에는 가스를 공급하는 가스 공급공(250a)이 설치된다. 가스 공급공(250a)은 반응관(203)의 중심을 향하도록 개구되고, 웨이퍼(200)를 향해서 가스를 공급하는 것이 가능하도록 이루어진다. 이 가스 공급공(250a)은 반응관(203)의 하부로부터 상부에 걸쳐서 복수 설치되고, 각각이 동일한 개구 면적을 가지고, 또한 같은 개구 피치로 설치된다. 주로 제1 가스 공급관(232a), 매스 플로우 컨트롤러(241a), 밸브(243a)에 의해 제1 가스 공급계가 구성된다. 또한 제1 노즐(249a)을 제1 가스 공급계에 포함시켜서 생각해도 좋다. 또한 주로 제1 불활성 가스 공급관(232c), 매스 플로우 컨트롤러(241c), 밸브(243c)에 의해 제1 불활성 가스 공급계가 구성된다. 제1 불활성 가스 공급계는 퍼지 가스 공급계로서도 기능한다.
제2 가스 공급관(232b)에는 상류 방향부터 순서대로 유량 제어기(유량 제어부)인 매스 플로우 컨트롤러(241b)(MFC) 및 개폐 밸브인 밸브(243b)가 설치된다. 또한 제2 가스 공급관(232b)의 밸브(243b)보다 하류측에는 제2 불활성 가스 공급관(232d)이 접속된다. 이 제2 불활성 가스 공급관(232d)에는 상류 방향부터 순서대로 유량 제어기(유량 제어부)인 매스 플로우 컨트롤러(241d) 및 개폐 밸브인 밸브(243d)가 설치된다. 또한 제2 가스 공급관(232b)의 선단부에는 전술한 제2 노즐(249b)이 접속된다. 제2 노즐(249b)은 반응관(203)의 내벽과 웨이퍼(200) 사이에서의 원호 형상의 공간에 반응관(203)의 내벽의 하부로부터 상부를 따라 웨이퍼(200)의 적재 방향 상방을 향해서 상승하도록 설치된다. 즉 제2 노즐(249b)은 웨이퍼(200)가 배열되는 웨이퍼 배열 영역의 측방의, 웨이퍼 배열 영역을 수평하게 둘러싸는 영역에 웨이퍼 배열 영역을 따르도록 설치된다. 제2 노즐(249b)은 L자형의 롱 노즐로서 구성되고, 그 수평부는 반응관(203)의 하부 측벽을 관통하도록 설치되고, 그 수직부는 적어도 웨이퍼 배열 영역의 일단측으로부터 타단측을 향해서 상승하도록 설치된다. 제2 노즐(249b)의 측면에는 가스를 공급하는 가스 공급공(250b)이 설치된다. 가스 공급공(250b)은 반응관(203)의 중심을 향하도록 개구되고, 웨이퍼(200)를 향해서 가스를 공급하는 것이 가능하도록 이루어진다. 이 가스 공급공(250b)은 반응관(203)의 하부로부터 상부에 걸쳐서 복수 설치되고, 각각이 동일한 개구 면적을 가지고, 또한 같은 개구 피치로 설치된다. 주로 제2 가스 공급관(232b), 매스 플로우 컨트롤러(241b), 밸브(243b)에 의해 제2 가스 공급계가 구성된다. 또한 제2 노즐(249b)을 제2 가스 공급계에 포함시켜서 생각해도 좋다. 또한 주로 제2 불활성 가스 공급관(232d), 매스 플로우 컨트롤러(241d), 밸브(243d)에 의해 제2 불활성 가스 공급계가 구성된다. 제2 불활성 가스 공급계는 퍼지 가스 공급계로서도 기능한다.
이와 같이 본 실시 형태에서의 가스 공급의 방법은 반응관(203)의 내벽과 적재된 복수 매의 웨이퍼(200)의 단부(端部)로 정의되는 원호 형상의 세로로 긴 공간 내에 배치한 노즐(249a, 249b)을 경유하여 가스를 반송하고, 노즐(249a, 249b)에 각각 개구된 가스 공급공(250a, 250b)으로부터 웨이퍼(200)의 근방에서 처음 반응관(203) 내에 가스를 분출시켜서, 반응관(203) 내에서의 가스의 주된 흐름을 웨이퍼(200)의 표면과 평행한 방향, 즉 수평 방향으로 한다. 이와 같은 구성으로 하는 것에 의해 각 웨이퍼(200)에 균일하게 가스를 공급할 수 있고, 각 웨이퍼(200)에 형성되는 박막의 막 두께를 균일하게 할 수 있는 효과가 있다. 또한 웨이퍼(200)의 표면 상을 흐른 가스, 즉 반응 후의 잔류 가스는 배기구, 즉 후술하는 배기관(231)의 방향을 향해서 흐르지만, 이 잔류 가스가 흐르는 방향은 배기구의 위치에 의해 적절히 특정되고, 수직 방향으로 한정한 것은 아니다.
제1 가스 공급관(232a)으로부터는 소정 원소 및 할로겐기를 포함하는 제1 원료로서 예컨대 적어도 실리콘(Si) 원소와 클로로기를 포함하는 제1 원료 가스인 클로로실란계 원료 가스가 매스 플로우 컨트롤러(241a), 밸브(243a), 제1 노즐(249a)을 개재하여 처리실(201) 내에 공급된다. 여기서 클로로실란계 원료란 클로로기를 포함하는 실란계 원료이며, 적어도 실리콘(Si) 및 염소(Cl)를 포함하는 원료를 말한다. 즉 여기서 말하는 클로로실란계 원료는 할로겐화물의 일종이라고도 할 수 있다. 또한 본 명세서에서 「원료」라는 단어를 이용한 경우는 「액체 상태인 액체 원료」를 의미하는 경우, 「액체 원료를 기화한 원료 가스」를 의미하는 경우, 또는 그 양방(兩方)을 의미하는 경우가 있다. 따라서 본 명세서에서 「클로로실란계 원료」라는 단어를 이용한 경우는 「액체 상태인 클로로실란계 원료」를 의미하는 경우, 「클로로실란계 원료 가스」를 의미하는 경우, 또는 그 양방을 의미하는 경우가 있다. 클로로실란계 원료 가스로서는 예컨대 그 조성식 중(1분자 중)에서의 할로겐기를 포함하는 리간드(Cl)의 수가 6인 헥사클로로디실란(Si2Cl6, 약칭: HCDS) 가스를 이용할 수 있다. 또한 HCDS와 같이 상온 상압 하에서 액체 상태인 액체 원료를 이용하는 경우에는 액체 원료를 기화기나 버블러 등의 기화 시스템에 의해 기화하고, 원료 가스(HCDS가스)로서 공급하게 된다.
제2 가스 공급관(232b)으로부터는 소정 원소 및 아미노기(아민기)를 포함하는 제2 원료로서 예컨대 적어도 실리콘(Si) 원소와 아미노기를 포함하는 제2 원료 가스인 아미노실란계 원료 가스가 매스 플로우 컨트롤러(241b), 밸브(243b), 제2 노즐(249b)을 개재하여 처리실(201) 내에 공급된다. 여기서 아미노실란계 원료란 아미노기를 포함하는 실란계 원료(메틸기나 에틸기나 부틸기 등의 알킬기도 함유하는 실란계 원료이기도 하다)이며, 적어도 실리콘(Si), 탄소(C) 및 질소(N)를 포함하는 원료를 말한다. 즉 여기서 말하는 아미노실란계 원료는 유기계의 원료라고도 할 수 있고, 유기 아미노실란계 원료라고도 할 수 있다. 또한 본 명세서에서 「아미노실란계 원료」라는 단어를 이용한 경우는 「액체 상태인 아미노실란계 원료」를 의미하는 경우, 「아미노실란계 원료 가스」를 의미하는 경우, 또는 그 양방을 의미하는 경우가 있다. 아미노실란계 원료로서는 그 조성식 중(1분자 중)에서의 아미노기를 포함하는 리간드의 수가 2이하이며 또한 클로로실란계 원료의 조성식 중에서의 할로겐기를 포함하는 리간드의 수 이하인 원료를 이용할 수 있고, 예컨대 조성식 중에(1분자 중에) 1개의 아미노기를 포함하는 원료인 모노아미노실란(SiH3R)을 이용할 수 있다. 여기서 R은 리간드[배위자(配位子)]를 나타내고, 여기서는 1개의 질소 원자(N)에 1개 이상의 탄소 원자(C)를 포함하는 탄화수소기가 1개 또는 2개 배위한 아미노기[NH2로 나타내어지는 아미노기의 H의 일방(一方) 또는 양방을 1개 이상의 탄소 원자(C)를 포함하는 탄화수소기로 치환한 것]를 나타낸다. 아미노기의 일부를 구성하는 탄화수소기가 1개의 N에 2개 배위하는 경우에는 그 2개가 동일한 탄화수소기이어도 좋고, 다른 탄화수소기이어도 좋다. 또한 탄화수소기는 이중 결합이나 삼중 결합 등의 불포화 결합을 포함해도 좋다. 또한 아미노기는 환 형상[環狀] 구조를 가져도 좋다. 예컨대 SiH3R로서는 (에틸메틸아미노)실란(SiH3[N(CH3)(C2H5)]), (디메틸아미노)실란(SiH3[N(CH3)2]), (디메틸피페리디노)실란(SiH3[NC5H8(C2H5)2]) 등을 이용할 수 있다. 또한 SiH3R과 같이 상온 상압 하에서 액체 상태인 액체 원료를 이용하는 경우에는 액체 원료를 기화기나 버블러 등의 기화 시스템에 의해 기화하고, 원료 가스(SiH3R가스)로서 공급하게 된다.
불활성 가스 공급관(232c, 232d)으로부터는 예컨대 질소(N2) 가스가 각각 매스 플로우 컨트롤러(241c, 241d), 밸브(243c, 243d), 가스 공급관(232a, 232b), 노즐(249a, 249b)을 개재하여 처리실(201) 내에 공급된다.
또한 예컨대 각 가스 공급관으로부터 전술과 같은 가스를 각각 흘리는 경우, 제1 가스 공급계에 의해 소정 원소 및 할로겐기를 포함하는 제1 원료를 공급하는 제1 원료 공급계, 즉 제1 원료 가스 공급계로서의 클로로실란계 원료 가스 공급계가 구성된다. 또한 클로로실란계 원료 가스 공급계를 단순히 클로로실란계 원료 공급계라고도 칭한다. 또한 제2 가스 공급계에 의해 소정 원소 및 아미노기를 포함하는 제2 원료를 공급하는 제2 원료 공급계, 즉 제2 원료 가스 공급계로서의 아미노실란계 원료 가스 공급계가 구성된다. 또한 아미노실란계 원료 가스 공급계를 단순히 아미노실란계 원료 공급계라고도 칭한다.
반응관(203)에는 처리실(201) 내의 분위기를 배기하는 배기관(231)이 설치된다. 도 2에 도시하는 바와 같이, 횡단면시(橫斷面視)에서 배기관(231)은 반응관(203)의 제1 노즐(249a)의 가스 공급공(250a), 제2 노즐(249b)의 가스 공급공(250b)이 설치되는 측과 대향하는 측, 즉 웨이퍼(200)를 개재하여 가스 공급공(250a, 250b)과는 반대측에 설치된다. 또한 도 1에 도시하는 바와 같이 종단면시에서 배기관(231)은 가스 공급공(250a, 250b)이 설치되는 개소(箇所)보다 하방에 설치된다. 이 구성에 의해 가스 공급공(250a, 250b)으로부터 처리실(201) 내의 웨이퍼(200)의 근방에 공급된 가스는 수평 방향, 즉 웨이퍼(200)의 표면과 평행한 방향을 향해서 흐른 뒤, 하방을 향해서 흘러 배기관(231)으로부터 배기된다. 처리실(201) 내에서의 가스의 주된 흐름이 수평 방향으로 향하는 흐름이 된다는 것은 전술한 바와 같다.
배기관(231)에는 처리실(201) 내의 압력을 검출하는 압력 검출기(압력 검출부)로서의 압력 센서(245) 및 압력 조정기(압력 조정부)로서의 APC(Auto Pressure Controller)밸브(244)를 개재하여 진공 배기 장치로서의 진공 펌프(246)가 접속된다. 또한 APC밸브(244)는 진공 펌프(246)를 작동시킨 상태에서 밸브를 개폐하는 것에 의해 처리실(201) 내의 진공 배기 및 진공 배기 정지를 수행할 수 있고, 또한 진공 펌프(246)를 작동시킨 상태에서 밸브의 개도(開度)를 조절하는 것에 의해 처리실(201) 내의 압력을 조정할 수 있도록 구성되는 밸브다. 주로 배기관(231), APC밸브(244), 압력 센서(245)에 의해 배기계가 구성된다. 또한 진공 펌프(246)를 배기계에 포함시켜서 생각해도 좋다. 배기계는 진공 펌프(246)를 작동시키면서 압력 센서(245)에 의해 검출된 압력 정보에 기초하여 APC밸브(244)의 밸브의 개도를 조절하는 것에 의해 처리실(201) 내의 압력이 소정의 압력(진공도)이 되도록 진공 배기할 수 있도록 구성된다.
반응관(203)의 하방에는 반응관(203)의 하단 개구를 기밀하게 폐색 가능한 노구 개체(蓋體)로서의 씰 캡(219)이 설치된다. 씰 캡(219)은 반응관(203)의 하단에 수직 방향 하방으로부터 당접(當接)되도록 구성된다. 씰 캡(219)은 예컨대 스텐레스 등의 금속으로 이루어지고, 원반 형상으로 형성된다. 씰 캡(219)의 상면에는 반응관(203)의 하단과 당접하는 씰 부재로서의 O링(220)이 설치된다. 씰 캡(219)의 처리실(201)과 반대측에는 후술하는 기판 보지구로서의 보트(217)를 회전시키는 회전 기구(267)가 설치된다. 회전 기구(267)의 회전축(255)은 씰 캡(219)을 관통하여 보트(217)에 접속된다. 회전 기구(267)는 보트(217)를 회전시키는 것에 의해 웨이퍼(200)를 회전시키도록 구성된다. 씰 캡(219)은 반응관(203)의 외부에 수직으로 설치된 승강 기구로서의 보트 엘리베이터(115)에 의해 수직 방향에 승강되도록 구성된다. 보트 엘리베이터(115)는 씰 캡(219)을 승강시키는 것에 의해 보트(217)를 처리실(201) 내외로 반입 및 반출하는 것이 가능하도록 구성된다. 즉 보트 엘리베이터(115)는 보트(217), 즉 웨이퍼(200)를 처리실(201) 내외로 반송하는 반송 장치(반송 기구)로서 구성된다.
기판 지지구로서의 보트(217)는 예컨대 석영이나 탄화규소 등의 내열성 재료로 이루어지고, 복수 매(枚)의 웨이퍼(200)를 수평 자세로 또한 서로 중심을 맞춘 상태로 정렬시켜서 다단으로 지지하도록 구성된다. 또한 보트(217)의 하부에는 예컨대 석영이나 탄화규소 등의 내열성 재료로 이루어지는 단열 부재(218)가 설치되어, 히터(207)로부터의 열이 씰 캡(219)측에 전달되기 어렵도록 구성된다. 또한 단열 부재(218)는 석영이나 탄화규소 등의 내열성 재료로 이루어지는 복수 매의 단열판과, 이와 같은 단열판을 수평 자세로 다단으로 지지하는 단열판 홀더에 의해 구성해도 좋다.
반응관(203) 내에는 온도 검출기로서의 온도 센서(263)가 설치되고, 온도 센서(263)에 의해 검출된 온도 정보에 기초하여 히터(207)로의 통전 상태를 조정하는 것에 의해 처리실(201) 내의 온도가 원하는 온도 분포가 되도록 구성된다. 온도 센서(263)는 노즐(249a, 249b)과 마찬가지로 L자형으로 구성되고, 반응관(203)의 내벽을 따라 설치된다.
도 3에 도시되는 바와 같이 제어부(제어 수단)인 컨트롤러(121)는 CPU(121a)(Central Processing Unit), RAM(121b)(Random Access Memory), 기억 장치(121c), I/O 포트(121d)를 구비한 컴퓨터로서 구성된다. RAM(121b), 기억 장치(121c), I/O 포트(121d)는 내부 버스(121e)를 개재하여 CPU(121a)와 데이터 교환 가능하도록 구성된다. 컨트롤러(121)에는 예컨대 터치패널 등으로서 구성된 입출력 장치(122)가 접속된다.
기억 장치(121c)는 예컨대 플래시 메모리, HDD(Hard Disk Drive) 등으로 구성된다. 기억 장치(121c) 내에는 기판 처리 장치의 동작을 제어하는 제어 프로그램이나, 후술하는 기판 처리의 순서나 조건 등이 기재된 프로세스 레시피 등이 판독 가능하도록 격납된다. 또한 프로세스 레시피는 후술하는 기판 처리 공정에서의 각 순서를 컨트롤러(121)에 실행시켜 소정의 결과를 얻을 수 있도록 조합된 것이며, 프로그램으로서 기능한다. 이하, 이 프로세스 레시피나 제어 프로그램 등을 총칭하여 단순히 프로그램이라고도 부른다. 또한 본 명세서에서 프로그램이라는 단어를 이용한 경우는 프로세스 레시피 단체만을 포함하는 경우, 제어 프로그램 단체만을 포함하는 경우, 또는 그 양방을 포함하는 경우가 있다. 또한 RAM(121b)은 CPU(121a)에 의해 판독된 프로그램이나 데이터 등이 일시적으로 보지되는 메모리 영역(work area)으로서 구성된다.
I/O 포트(121d)는 전술한 매스 플로우 컨트롤러(241a, 241b, 241c, 241d), 밸브(243a, 243b, 243c, 243d), 압력 센서(245), APC밸브(244), 진공 펌프(246), 히터(207), 온도 센서(263), 회전 기구(267), 보트 엘리베이터(115) 등에 접속된다.
CPU(121a)는 기억 장치(121c)로부터 제어 프로그램을 판독하여 실행하는 것과 함께, 입출력 장치(122)로부터의 조작 커맨드의 입력 등에 따라 기억 장치(121c)로부터 프로세스 레시피를 판독하도록 구성된다. 그리고 CPU(121a)는 판독한 프로세스 레시피의 내용을 따르도록 매스 플로우 컨트롤러(241a, 241b, 241c, 241d)에 의한 각종 가스의 유량 조정 동작, 밸브(243a, 243b, 243c, 243d)의 개폐 동작, APC밸브(244)의 개폐 동작 및 APC밸브(244)에 의한 압력 센서(245)에 기초하는 압력 조정 동작, 온도 센서(263)에 기초하는 히터(207)의 온도 조정 동작, 진공 펌프(246)의 기동 및 정지, 회전 기구(267)에 의한 보트(217)의 회전 및 회전 속도 조절 동작, 보트 엘리베이터(115)에 의한 보트(217)의 승강 동작 등을 제어하도록 구성된다.
또한 컨트롤러(121)는 전용의 컴퓨터로서 구성되는 경우에 한정되지 않고, 범용의 컴퓨터로서 구성되어도 좋다. 예컨대 전술한 프로그램을 격납한 외부 기억 장치(123)[예컨대 자기(磁氣) 테이프, 플렉시블 디스크나 하드 디스크 등의 자기 디스크, CD나 DVD 등의 광(光)디스크, MO 등의 광자기 디스크, USB메모리나 메모리 카드 등의 반도체 메모리]를 준비하고, 이와 같은 외부 기억 장치(123)를 이용하여 범용의 컴퓨터에 프로그램을 인스톨하는 것 등에 의해 본 실시 형태에 따른 컨트롤러(121)를 구성할 수 있다. 또한 컴퓨터에 프로그램을 공급하기 위한 수단은 외부 기억 장치(123)를 개재하여 공급하는 경우에 한정되지 않는다. 예컨대 인터넷이나 전용 회선 등의 통신 수단을 이용하여 외부 기억 장치(123)를 개재하지 않고 프로그램을 공급해도 좋다. 또한 기억 장치(121c)나 외부 기억 장치(123)는 컴퓨터 판독 가능한 기록 매체로서 구성된다. 이하, 이들을 총칭하여 단순히 기록 매체라고도 부른다. 또한 본 명세서에서 기록 매체라는 단어를 이용한 경우는 기억 장치(121c) 단체만을 포함하는 경우, 외부 기억 장치(123) 단체만을 포함하는 경우, 또는 그 양방을 포함하는 경우가 있다.
(2) 기판 처리 공정
다음으로 전술한 기판 처리 장치의 처리로를 이용하여 반도체 장치(디바이스)의 제조 공정의 일 공정으로서 기판 상에 소정 원소 단체로 구성되는 박막을 성막하는 시퀀스예에 대하여 도 4 및 도 5를 참조하면서 설명한다. 도 4는 본 실시 형태의 성막 시퀀스에서의 성막 플로우를 도시하는 도면이다. 도 5는 본 실시 형태의 성막 시퀀스에서의 가스 공급의 타이밍을 도시하는 도면이다. 또한 이하의 설명에서 기판 처리 장치를 구성하는 각(各) 부(部)의 동작은 컨트롤러(121)에 의해 제어된다.
본 실시 형태의 성막 시퀀스에서는,
기판에 대하여 소정 원소 및 할로겐기를 포함하는 제1 원료를 공급하는 공정; 및
기판에 대하여 소정 원소 및 아미노기를 포함하고, 그 조성식 중에서의 아미노기를 포함하는 리간드의 수가 2이하이며 또한 제1 원료의 조성식 중에서의 할로겐기를 포함하는 리간드의 수 이하인 제2 원료를 공급하는 공정;
을 포함하는 사이클을 소정 횟수 수행하는 것에 의해 기판 상에 소정 원소 단체로 구성되는 박막을 형성한다.
구체적으로는,
처리실(201) 내의 웨이퍼(200)에 대하여 제1 원료로서 실리콘 및 할로겐기를 포함하는 클로로실란계 원료를 공급하는 공정; 및
처리실(201) 내의 웨이퍼(200)에 대하여 제2 원료로서 실리콘 및 아미노기를 포함하고, 그 조성식 중에서의 아미노기를 포함하는 리간드의 수가 2이하이며 또한 클로로실란계 원료의 조성식 중에서의 할로겐기를 포함하는 리간드의 수 이하인 아미노실란계 원료를 공급하는 공정;
을 포함하는 사이클을 소정 횟수 수행하는 것에 의해 웨이퍼(200) 상에 실리콘 단체로 구성되는 실리콘막을 형성한다.
여기서 「제1 원료를 공급하는 공정과, 제2 원료를 공급하는 공정을 포함하는 사이클을 소정 횟수 수행한다」는 것은 이 사이클을 1회 수행하는 경우와, 이 사이클을 복수 회 반복하는 경우의 양방을 포함한다. 즉 이 사이클을 1회 이상(소정 횟수) 수행하는 것을 의미한다.
이하, 본 실시 형태의 성막 시퀀스를 구체적으로 설명한다. 여기서는 클로로실란계 원료 가스로서 그 조성식 중에서의 할로겐기를 포함하는 리간드(Cl)의 수가 6인 HCDS가스를 이용하고, 아미노실란계 원료 가스로서 그 조성식 중에서의 아미노기를 포함하는 리간드의 수가 1인 SiH3R가스를 이용하여, 도 4의 성막 플로우 및 도 5의 성막 시퀀스에 의해 웨이퍼(200) 상에 실리콘 단체로 구성되는 실리콘막(Si막)을 형성하는 예에 대하여 설명한다.
또한 본 명세서에서 「웨이퍼」라는 단어를 이용한 경우는 「웨이퍼 그 자체」를 의미하는 경우나, 「웨이퍼와 그 표면에 형성된 소정의 층이나 막 등의 적층체(집합체)」를 의미하는 경우(즉 표면에 형성된 소정의 층이나 막 등을 포함시켜서 웨이퍼라고 칭하는 경우)가 있다. 또한 본 명세서에서 「웨이퍼의 표면」이라는 단어를 이용한 경우는 「웨이퍼 그 자체의 표면(노출면)」을 의미하는 경우나, 「웨이퍼 상에 형성된 소정의 층이나 막 등의 표면, 즉 적층체로서의 웨이퍼의 최표면(最表面)」을 의미하는 경우가 있다.
따라서 본 명세서에서 「웨이퍼에 대하여 소정의 가스를 공급한다」고 기재한 경우는 「웨이퍼 그 자체의 표면(노출면)에 대하여 소정의 가스를 직접 공급한다」는 것을 의미하는 경우나, 「웨이퍼 상에 형성되는 층이나 막 등에 대하여, 즉 적층체로서의 웨이퍼의 최표면에 대하여 소정의 가스를 공급한다」는 것을 의미하는 경우가 있다. 또한 본 명세서에서 「웨이퍼 상에 소정의 층(또는 막)을 형성한다」고 기재한 경우는 「웨이퍼 그 자체의 표면(노출면) 상에 소정의 층(또는 막)을 직접 형성한다」는 것을 의미하는 경우나, 「웨이퍼 상에 형성되는 층이나 막 등의 상, 즉 적층체로서의 웨이퍼의 최표면 상에 소정의 층(또는 막)을 형성한다」는 것을 의미하는 경우가 있다.
또한 본 명세서에서 「기판」이라는 단어를 이용한 경우에도 「웨이퍼」라는 단어를 이용한 경우와 마찬가지이기 때문에, 그 경우, 상기 설명에서 「웨이퍼」를 「기판」으로 치환해서 생각하면 좋다.
(웨이퍼 차지 및 보트 로드)
복수 매의 웨이퍼(200)가 보트(217)에 장전(裝塡)(웨이퍼 차지)되면, 도 1에 도시되는 바와 같이 복수 매의 웨이퍼(200)를 지지한 보트(217)는 보트 엘리베이터(115)에 의해 들어 올려져 처리실(201) 내로 반입(보트 로드)된다. 이 상태에서 씰 캡(219)은 O링(220)을 개재하여 반응관(203)의 하단을 밀봉한 상태가 된다.
(압력 조정 및 온도 조정)
처리실(201) 내가 원하는 압력(진공도)이 되도록 진공 펌프(246)에 의해 진공 배기된다. 이 때 처리실(201) 내의 압력은 압력 센서(245)로 측정되고, 이 측정된 압력 정보에 기초하여 APC밸브(244)가 피드백 제어된다(압력 조정). 또한 진공 펌프(246)는 적어도 웨이퍼(200)에 대한 처리가 완료할 때까지의 사이는 상시 작동시킨 상태를 유지한다. 또한 처리실(201) 내의 웨이퍼(200)가 원하는 온도가 되도록 히터(207)에 의해 가열된다. 이 때 처리실(201) 내가 원하는 온도 분포가 되도록, 온도 센서(263)가 검출한 온도 정보에 기초하여 히터(207)로의 통전 상태가 피드백 제어된다(온도 조정). 또한 히터(207)에 의한 처리실(201) 내의 가열은 적어도 웨이퍼(200)에 대한 처리가 완료할 때까지의 사이는 계속해서 수행된다. 계속해서 회전 기구(267)에 의한 보트(217) 및 웨이퍼(200)의 회전을 시작한다. 또한 회전 기구(267)에 의한 보트(217) 및 웨이퍼(200)의 회전은 적어도 웨이퍼(200)에 대한 처리가 완료할 때까지의 사이는 계속해서 수행된다.
〔실리콘막 형성 공정〕
그 후, 다음 2개의 스텝, 즉 스텝1 및 스텝2를 순차 실행한다.
[스텝1]
(HCDS가스 공급)
제1 가스 공급관(232a)의 밸브(243a)를 열고, 제1 가스 공급관(232a) 내에 HCDS가스를 흘린다. 제1 가스 공급관(232a) 내를 흐른 HCDS가스는 매스 플로우 컨트롤러(241a)에 의해 유량 조정된다. 유량 조정된 HCDS가스는 제1 노즐(249a)의 가스 공급공(250a)으로부터 처리실(201) 내로 공급되고, 배기관(231)으로부터 배기된다. 이 때 웨이퍼(200)에 대하여 HCDS가스가 공급된다. 이 때 동시에 밸브(243c)를 열어 제1 불활성 가스 공급관(232c) 내에 N2가스 등의 불활성 가스를 흘린다. 제1 불활성 가스 공급관(232c) 내를 흐른 N2가스는 매스 플로우 컨트롤러(241c)에 의해 유량 조정된다. 유량 조정된 N2가스는 HCDS가스와 함께 처리실(201) 내에 공급되고, 배기관(231)으로부터 배기된다. 또한 이 때 제2 노즐(249b) 내로의 HCDS가스의 침입을 방지하기 위해서 밸브(243d)를 열어 제2 불활성 가스 공급관(232d) 내에 N2가스를 흘린다. N2가스는 제2 가스 공급관(232b), 제2 노즐(249b)을 개재하여 처리실(201) 내에 공급되고, 배기관(231)으로부터 배기된다.
이 때 APC밸브(244)를 적절히 조정하여 처리실(201) 내의 압력을 예컨대 1∼13,300Pa, 바람직하게는 20∼1,330Pa의 범위 내의 압력으로 한다. 매스 플로우 컨트롤러(241a)로 제어하는 HCDS가스의 공급 유량은 예컨대 1∼1,000sccm의 범위 내의 유량으로 한다. 매스 플로우 컨트롤러(241c, 241d)로 제어하는 N2가스의 공급 유량은 각각 예컨대 100∼10,000sccm의 범위 내의 유량으로 한다. HCDS가스를 웨이퍼(200)에 대하여 공급하는 시간, 즉 가스 공급 시간(조사 시간)은 예컨대 1∼120초, 바람직하게는 1∼60초의 범위 내의 시간으로 한다.
이 때 웨이퍼(200)의 온도가 250℃ 미만이면, 웨이퍼(200) 상에 HCDS가 화학 흡착하기 어려워져 실용적인 성막 속도를 얻지 못하는 경우가 있다. 웨이퍼(200)의 온도를 250℃ 이상으로 하는 것에 의해 이를 해소하는 것이 가능해진다. 또한 웨이퍼(200)의 온도를 300℃ 이상, 또한 350℃ 이상으로 하는 것에 의해 웨이퍼(200) 상에 HCDS를 보다 충분히 흡착시키는 것이 가능해지고, 보다 충분한 성막 속도를 얻을 수 있게 된다. 또한 웨이퍼(200)의 온도가 700℃를 넘으면 CVD반응이 강해지기[기상(氣相) 반응이 지배적이게 되기] 때문에, 막 두께 균일성이 악화되기 쉬워져 그 제어가 곤란해진다. 웨이퍼(200)의 온도를 700℃ 이하로 하는 것에 의해 막 두께 균일성의 악화를 억제할 수 있고, 그 제어가 가능해진다. 특히 웨이퍼(200)의 온도를 650℃ 이하, 또한 600℃ 이하로 하는 것에 의해, 표면 반응이 지배적이게 되고, 막 두께 균일성을 확보하기 쉬워져 그 제어가 용이해진다. 이와 같이 웨이퍼(200)의 온도가 예컨대 250∼700℃, 바람직하게는 300∼650℃, 보다 바람직하게는 350∼600℃의 범위 내의 온도라면, 스텝1에서의 처리(후술하는 제1층의 형성)를 진행시키는 것이 가능해진다.
단, 상세 내용에 대해서는 후술하지만, 웨이퍼(200)의 온도가 300℃ 미만이면, 후술하는 스텝2에서의 개질 반응(제1층의 개질 반응)이 진행하기 어려워진다. 웨이퍼(200)의 온도를 300℃ 이상으로 하는 것에 의해 스텝2에서의 개질 반응을 쉽게 진행시킬 수 있다. 또한 웨이퍼(200)의 온도를 350℃ 이상으로 하는 것에 의해 스텝2에서의 개질 반응이 보다 활발해진다. 따라서 스텝2에서의 처리를 효율적으로 진행시키기 위해서는 웨이퍼(200)의 온도를 예컨대 300℃ 이상, 바람직하게는 350℃ 이상으로 하는 것이 바람직하다.
이와 같이 스텝1과 스텝2는 바람직한 온도 조건이 다르며, 스텝2를 진행시키는데 바람직한 온도 범위의 하한(下限)은 스텝1을 진행시키는데 바람직한 온도 범위의 하한보다 높다. 여기서 스텝1 및 스텝2를 포함하는 사이클을 소정 횟수 수행하는 실리콘막 형성 공정의 스루풋을 향상시키기 위해서는 스텝1과 스텝2에서 웨이퍼(200)의 온도를 동일한 온도 조건으로 하는 것이 바람직하다. 즉 스텝1에서의 웨이퍼(200)의 온도 조건의 하한을 스텝2에서의 웨이퍼(200)의 온도 조건의 하한과 동일하게 하는 것이 바람직하다. 따라서 스텝1에서는 웨이퍼(200)의 온도를 예컨대 300∼700℃, 바람직하게는 300∼650℃, 보다 바람직하게는 350∼600℃의 범위 내의 온도로 하는 것이 좋다. 이 온도대라면 스텝1에서의 처리(제1층의 형성)와, 스텝2에서의 개질 처리(제1층의 개질)를 각각 효율적으로 진행시키는 것이 가능해진다.
전술한 조건 하에서 웨이퍼(200)에 대하여 HCDS가스를 공급하는 것에 의해 웨이퍼(200)(표면의 하지막) 상에 제1층으로서 예컨대 1원자층 미만으로부터 수원자층 정도의 두께의 염소(Cl)를 포함하는 실리콘 함유층이 형성된다. Cl을 포함하는 실리콘 함유층은 HCDS가스의 흡착층이어도 좋고, Cl을 포함하는 실리콘층(Si층)이어도 좋고, 그 양방을 포함해도 좋다.
여기서 Cl을 포함하는 실리콘층이란 실리콘(Si)에 의해 구성되고 Cl을 포함하는 연속적인 층 외에, 불연속적인 층이나, 이들이 중첩되어 이루어지는 Cl을 포함하는 실리콘 박막도 포함하는 총칭이다. 또한 Si에 의해 구성되고 Cl을 포함하는 연속적인 층을 Cl을 포함하는 실리콘 박막이라고 하는 경우도 있다. 또한 Cl을 포함하는 실리콘층을 구성하는 Si는 Cl과의 결합이 완전히 끊이지 않은 것 외에 Cl과의 결합이 완전히 끊긴 것도 포함한다.
또한 HCDS가스의 흡착층은 HCDS가스의 가스 분자의 연속적인 화학 흡착층 외에 불연속적인 화학 흡착층도 포함한다. 즉 HCDS가스의 흡착층은 HCDS분자로 구성되는 1분자층 또는 1분자층 미만의 두께의 화학 흡착층을 포함한다. 또한 HCDS가스의 흡착층을 구성하는 HCDS(Si2Cl6)분자는 Si와 Cl과의 결합이 일부 끊긴 것(SixCly분자)도 포함한다. 즉 HCDS가스의 흡착층은 Si2Cl6분자 및 / 또는 SixCly분자의 연속적인 화학 흡착층이나 불연속적인 화학 흡착층을 포함한다.
또한 1원자층 미만의 두께의 층이란 불연속적으로 형성되는 원자층을 의미하고, 1원자층의 두께의 층이란 연속적으로 형성되는 원자층을 의미한다. 또한 1분자층 미만의 두께의 층이란 불연속적으로 형성되는 분자층을 의미하고, 1분자층의 두께의 층이란 연속적으로 형성되는 분자층을 의미한다.
HCDS가스가 자기(自己)분해(열분해)하는 조건 하, 즉 HCDS의 열분해 반응이 발생하는 조건 하에서는 웨이퍼(200) 상에 Si가 퇴적하는 것에 의해 Cl을 포함하는 실리콘층이 형성된다. HCDS가스가 자기분해(열분해)하지 않는 조건 하, 즉 HCDS의 열분해 반응이 발생하지 않는 조건 하에서는 웨이퍼(200) 상에 HCDS가스가 흡착하는 것에 의해 HCDS가스의 흡착층이 형성된다. 또한 웨이퍼(200) 상에 HCDS가스의 흡착층을 형성하는 것보다 웨이퍼(200) 상에 Cl을 포함하는 실리콘층을 형성하는 것이 성막 레이트를 높게 할 수 있어 바람직하다.
웨이퍼(200) 상에 형성되는 Cl을 포함하는 실리콘 함유층의 두께가 수원자층을 넘으면, 후술하는 스텝2에서의 개질의 작용이 Cl을 포함하는 실리콘 함유층 전체에 전달되지 않는다. 또한 웨이퍼(200) 상에 형성 가능한 Cl을 포함하는 실리콘 함유층의 두께의 최소값은 1원자층 미만이다. 따라서 Cl을 포함하는 실리콘 함유층의 두께는 1원자층 미만으로부터 수원자층 정도로 하는 것이 바람직하다. 또한 Cl을 포함하는 실리콘 함유층의 두께를 1원자층 이하, 즉 1원자층 또는 1원자층 미만으로 하는 것에 의해, 후술하는 스텝2에서의 개질 반응의 작용을 상대적으로 높일 수 있고, 스텝2의 개질 반응에 요하는 시간을 단축할 수 있다. 스텝1의 Cl을 포함하는 실리콘 함유층 형성에 요하는 시간도 단축할 수 있다. 결과적으로 1사이클당의 처리 시간을 단축할 수 있고, 토탈에서의 처리 시간을 단축하는 것도 가능해진다. 즉 성막 레이트를 높게 하는 것도 가능해진다. 또한 Cl을 포함하는 실리콘 함유층의 두께를 1원자층 이하로 하는 것에 의해 막 두께 균일성의 제어성을 높이는 것도 가능해진다.
(잔류 가스 제거)
제1층으로서의 Cl을 포함하는 실리콘 함유층이 형성된 후, 제1 가스 공급관(232a)의 밸브(243a)를 닫고, HCDS가스의 공급을 정지한다. 이 때 배기관(231)의 APC밸브(244)는 연 상태로 하여 진공 펌프(246)에 의해 처리실(201) 내를 진공 배기하고, 처리실(201) 내에 잔류하는 미반응 또는 제1층 형성에 기여한 후의 HCDS가스를 처리실(201) 내로부터 배제한다. 또한 이 때 밸브(243c, 243d)는 연 상태로 하여 불활성 가스로서의 N2가스의 처리실(201) 내로의 공급을 유지한다. N2가스는 퍼지 가스로서 작용하고, 이에 의해 처리실(201) 내에 잔류하는 미반응 또는 제1층 형성에 기여한 후의 HCDS가스를 처리실(201) 내로부터 배제하는 효과를 향상시킬 수 있다.
또한 이 때 처리실(201) 내에 잔류하는 가스를 완전히 배제하지 않아도 좋고, 처리실(201) 내를 완전히 퍼지하지 않아도 좋다. 처리실(201) 내에 잔류하는 가스가 미량이면, 그 후에 수행되는 스텝2에서 악영향이 발생하지 않는다. 이 때 처리실(201) 내에 공급하는 N2가스의 유량도 대유량으로 할 필요는 없고, 예컨대 반응관(203)[처리실(201)]의 용적과 같은 정도의 양을 공급하는 것에 의해 스텝2에서 악영향이 발생하지 않을 정도의 퍼지를 수행할 수 있다. 이와 같이 처리실(201) 내를 완전히 퍼지하지 않는 것에 의해 퍼지 시간을 단축하여 스루풋을 향상시킬 수 있다. 또한 N2가스의 소비도 필요 최소한으로 억제하는 것이 가능해진다.
클로로실란계 원료 가스로서는 헥사클로로디실란(Si2Cl6, 약칭: HCDS) 가스 외에, 그 조성식 중에서의 할로겐기를 포함하는 리간드(Cl)의 수가 4인 테트라클로로실란, 즉 실리콘테트라클로라이드(SiCl4, 약칭: STC) 가스, 그 조성식 중에서의 할로겐기를 포함하는 리간드(Cl)의 수가 3인 트리클로로실란(SiHCl3, 약칭: TCS) 가스, 그 조성식 중에서의 할로겐기를 포함하는 리간드(Cl)의 수가 2인 디클로로실란(SiH2Cl2, 약칭: DCS) 가스, 그 조성식 중에서의 할로겐기를 포함하는 리간드(Cl)의 수가 1인 모노클로로실란(SiH3Cl, 약칭: MCS) 가스 등의 무기 원료를 이용해도 좋다. 불활성 가스로서는 N2가스 외에 Ar가스, He가스, Ne가스, Xe가스 등의 희(希)가스를 이용해도 좋다.
[스텝2]
(SiH3R가스 공급)
스텝1이 종료되고, 처리실(201) 내의 잔류 가스를 제거한 후, 제2 가스 공급관(232b)의 밸브(243b)를 열고, 제2 가스 공급관(232b) 내에 SiH3R가스를 흘린다. 제2 가스 공급관(232b) 내를 흐른 SiH3R가스는 매스 플로우 컨트롤러(241b)에 의해 유량 조정된다. 유량 조정된 SiH3R가스는 제2 노즐(249b)의 가스 공급공(250b)으로부터 처리실(201) 내에 공급되고, 배기관(231)으로부터 배기된다. 이 때 웨이퍼(200)에 대하여 SiH3R가스가 공급된다. 이 때 동시에 밸브(243d)를 열어 제2 불활성 가스 공급관(232d) 내에 불활성 가스로서의 N2가스를 흘린다. 제2 불활성 가스 공급관(232d) 내를 흐른 N2가스는 매스 플로우 컨트롤러(241d)에 의해 유량 조정된다. 유량 조정된 N2가스는 SiH3R가스와 함께 처리실(201) 내에 공급되고, 배기관(231)으로부터 배기된다. 또한 이 때 제1 노즐(249a) 내로의 SiH3R가스의 침입을 방지하기 위해서 밸브(243c)를 열어 제1 불활성 가스 공급관(232c) 내에 N2가스를 흘린다. N2가스는 제1 가스 공급관(232a), 제1 노즐(249a)을 개재하여 처리실(201) 내에 공급되고, 배기관(231)으로부터 배기된다.
이 때 APC밸브(244)를 적절히 조정하여 처리실(201) 내의 압력을 예컨대 1∼13,300Pa, 바람직하게는 20∼1,330Pa의 범위 내의 압력으로 한다. 매스 플로우 컨트롤러(241b)로 제어하는 SiH3R가스의 공급 유량은 예컨대 1∼1,000sccm의 범위 내의 유량으로 한다. 매스 플로우 컨트롤러(241d, 241c)로 제어하는 N2가스의 공급 유량은 각각 예컨대 100∼10,000sccm의 범위 내의 유량으로 한다. SiH3R가스를 웨이퍼(200)에 대하여 공급하는 시간, 즉 가스 공급 시간(조사 시간)은 예컨대 1∼120초, 바람직하게는 1∼60초의 범위 내의 시간으로 한다.
이 때의 히터(207)의 온도는 스텝1과 같이 웨이퍼(200)의 온도가 예컨대 300∼700℃, 바람직하게는 300∼650℃, 보다 바람직하게는 350∼600℃의 범위 내의 온도가 될 수 있는 온도로 설정한다.
웨이퍼(200)의 온도가 300℃ 미만이면 웨이퍼(200)에 대하여 공급하는 SiH3R가스가 자기분해(열분해)하기 어려워지고, SiH3R가스에서의 실리콘으로부터 아미노기를 포함하는 리간드(R)가 분리하기 어려워진다. 즉 스텝1에서 형성된 제1층(Cl을 포함하는 실리콘 함유층)과 반응하는 리간드(R)의 수가 부족해지기 쉬워진다. 그 결과, 제1층으로부터의 Cl의 인발(引拔) 반응이 발생하기 어려워진다. 웨이퍼(200)의 온도를 300℃ 이상으로 하는 것에 의해 웨이퍼(200)에 대하여 공급하는 SiH3R가스가 열분해하기 쉬워져, SiH3R가스에서의 실리콘부터 아미노기를 포함하는 리간드(R)가 분리하기 쉬워진다. 그리고 분리한 리간드(R)가 제1층에서의 할로겐기(Cl)와 반응하는 것에 의해 제1층으로부터의 Cl의 인발 반응이 발생하기 쉬워진다. 또한 웨이퍼(200)의 온도를 350℃ 이상으로 하는 것에 의해 웨이퍼(200)에 대하여 공급하는 SiH3R가스의 열분해가 보다 활발해져, SiH3R가스에서의 실리콘으로부터 분리하는 리간드(R)의 수가 증가하기 쉬워진다. 그리고 제1층에서의 Cl과 반응하는 리간드(R)의 수가 증가하는 것에 의해 제1층으로부터의 Cl의 인발 반응이 보다 활발해진다.
또한 전술한 바와 같이, 스텝1의 처리를 진행시키는데 바람직한 온도 범위의 상한(上限)은 700℃ 이하, 바람직하게는 650℃ 이하, 보다 바람직하게는 600℃ 이하다. 스텝1 및 스텝 2를 포함하는 사이클을 소정 횟수 수행하는 실리콘막 형성 공정의 스루풋을 향상시키기 위해서는 스텝1과 스텝2에서 동일한 온도 조건으로 하는 것이 바람직하다. 따라서 스텝2에서도 웨이퍼(200)의 온도를 예컨대 300∼700℃, 바람직하게는 300∼650℃, 보다 바람직하게는 350∼600℃의 범위 내의 온도로 하는 것이 좋다. 이 온도대라면, 스텝2에서의 개질 처리(제1층의 개질)와, 스텝1에서의 처리(제1층의 형성)를 각각 효율적으로 진행시키는 것이 가능해진다.
전술한 조건 하에서 웨이퍼(200)에 대하여 SiH3R가스를 공급하는 것에 의해 스텝1에세 웨이퍼(200) 상에 형성된 제1층(Cl을 포함하는 실리콘 함유층)과 SiH3R가스가 반응한다. 즉 전술한 온도에 가열한 웨이퍼(200)에 대하여 SiH3R가스를 공급하는 것에 의해 SiH3R가스에서의 실리콘으로부터 아미노기를 포함하는 리간드(R)가 분리하고, 분리한 리간드(R)가 제1층에서의 Cl과 반응하여 제1층으로부터 Cl을 인발한다. 또한 SiH3R가스에서의 리간드(R)가 분리하여 미결합수(댕글링 본드)를 가지게 된 실리콘[부대(不對)가 된 실리콘]이 제1층(Cl이 인발된 실리콘 함유층)에 포함되어 미결합수를 가지게 된 실리콘(부대가 된 실리콘), 또는 미결합수를 가지던 실리콘(부대가 되었던 실리콘)과 결합하여 Si-Si결합을 형성한다. 이에 의해 스텝1에서 웨이퍼(200) 상에 형성된 제1층(Cl을 포함하는 실리콘 함유층)은, 실리콘을 포함하고 염소(Cl)나 탄소(C)나 질소(N) 등의 불순물의 함유량이 지극히 적은 제2층으로 변화한다(개질된다). 또한 제2층은 1원자층 미만으로부터 수원자층 정도의 두께의 층이며, 염소(Cl)나 탄소(C)나 질소(N) 등의 불순물의 함유량이 지극히 적은 실리콘 단체로 구성되는 실리콘층(Si층)이 된다. 이 Si층의 결정(結晶) 구조는 어모퍼스 상태(비정질) 또는 다결정 상태가 되고, 이 Si층을 아모퍼스 실리콘층(a-Si층) 또는 폴리 실리콘층(Poly-Si층)이라고도 칭할 수 있다.
또한 제2층으로서의 실리콘층을 형성할 때, 개질 전의 제1층 중에 포함된 Cl과, SiH3R가스에 포함된 아미노기를 포함하는 리간드(R)는 SiH3R가스에 의한 제1층의 개질 반응의 과정에서 반응하여, 예컨대 아미노 염 등의 가스상(狀)의 반응 생성물을 구성하고, 배기관(231)을 개재하여 처리실(201) 내로부터 배출된다. 이에 의해 개질 후의 제1층, 즉 제2층 중에 포함되는 Cl, C, N 등의 불순물의 양을 저감시키는 것이 가능해진다.
그리고 이 때 클로로실란계 원료 가스로서 그 조성식 중에서의 할로겐기를 포함하는 리간드(Cl)의 수가 6인 HCDS가스를 이용하고, 아미노실란계 원료 가스로서 그 조성식 중에서의 아미노기를 포함하는 리간드(R)의 수가 1인 SiH3R가스를 이용하는 것에 의해, 즉 아미노실란계 원료로서 그 조성식 중에서의 아미노기를 포함하는 리간드의 수가 2이하이며 또한 클로로실란계 원료의 조성식 중에서의 할로겐기를 포함하는 리간드의 수 이하인 원료를 이용하는 것에 의해 개질 후의 제1층, 즉 제2층 중에 포함되는 C, N의 불순물의 양을 보다 저감시키는 것이 가능해진다.
이는 아미노실란계 원료, 클로로실란계 원료로서 전술한 원료를 이용하는 것에 의해, 스텝2에서 제1층(Cl을 포함하는 실리콘 함유층)에 대하여 공급되는 SiH3R가스에 포함되는 아미노기를 포함하는 리간드(R)에 비해, 개질 전의 제1층(Cl을 포함하는 실리콘 함유층)에 포함되는 Cl이 더 많이 존재하기 때문에다. 이 경우, SiH3R가스에 포함되었던 아미노기를 포함하는 리간드(R)는 제1층의 개질 반응의 과정에서 개질 전의 제1층 중에 포함되는 Cl, 즉 아미노기를 포함하는 리간드(R)보다 많이 존재하는 Cl과 그 대부분이 반응하여, 예컨대 아미노 염 등의 가스상의 반응 생성물을 구성하고, 배기관(231)을 개재하여 처리실(201) 내로부터 배출된다. 즉 SiH3R가스에 포함되었던 아미노기를 포함하는 리간드(R)는 개질 후의 제1층, 즉 제2층에 취입(取入)되지 않고, 그 대부분이 처리실(201) 내로부터 배출되어 소실하게 된다. 그 결과, 개질 후의 제1층, 즉 제2층은 C, N의 불순물의 양이 지극히 적은 실리콘층으로 변화한다(개질된다). 또한 이 반응을 적절하게 발생시키기 위해서는 SiH3R가스에 포함되는 아미노기를 포함하는 리간드(R)의 수가 개질 전의 제1층 중에 포함되는 Cl의 수보다 적은 상태를 적절하게 유지할 필요가 있다. 이를 위해서는 스텝2에서의 SiH3R가스의 공급량을 스텝1에서의 HCDS가스의 공급량과 동등하거나 그것보다 적게 하는 것이 바람직하다. 즉 스텝2에서 공급하는 SiH3R분자의 수를 스텝1에서 공급하는 HCDS분자의 수와 동등하거나 그보다 적게 하는 것이 바람직하다.
(잔류 가스 제거)
제2층으로서의 실리콘층이 형성된 후, 제2 가스 공급관(232b)의 밸브(243b)를 닫고, SiH3R가스의 공급을 정지한다. 이 때 배기관(231)의 APC밸브(244)는 연 상태로 하여 진공 펌프(246)에 의해 처리실(201) 내를 진공 배기하고, 처리실(201) 내에 잔류하는 미반응 또는 제2층 형성에 기여한 후의 SiH3R가스나 반응 부생성물을 처리실(201) 내로부터 배제한다. 또한 이 때 밸브(243d, 243c)는 연 상태로 하여 불활성 가스로서의 N2가스의 처리실(201) 내로의 공급을 유지한다. N2가스는 퍼지 가스로서 작용하고, 이에 의해 처리실(201) 내에 잔류하는 미반응 또는 제2층 형성에 기여한 후의 SiH3R가스나 반응 부생성물을 처리실(201) 내로부터 배제하는 효과를 높일 수 있다.
또한 이 때 처리실(201) 내에 잔류하는 가스를 완전히 배제하지 않아도 좋고, 처리실(201) 내를 완전히 퍼지하지 않아도 좋다. 처리실(201) 내에 잔류하는 가스가 미량이면, 그 후에 수행되는 스텝1에서 악영향이 발생하지 않는다. 이 때 처리실(201) 내에 공급하는 N2가스의 유량도 대유량으로 할 필요는 없고, 예컨대 반응관(203)[처리실(201)]의 용적과 같은 정도의 양을 공급하는 것에 의해 스텝1에서 악영향이 발생하지 않을 정도의 퍼지를 수행할 수 있다. 이와 같이 처리실(201) 내를 완전히 퍼지하지 않는 것에 의해 퍼지 시간을 단축하여 스루풋을 향상시킬 수 있다. 또한 N2가스의 소비도 필요 최소한으로 억제하는 것이 가능해진다.
아미노실란계 원료로서는 전술한 바와 같이 그 조성식 중에서의 아미노기를 포함하는 리간드의 수가 2이하이며 또한 클로로실란계 원료의 조성식 중에서의 할로겐기를 포함하는 리간드의 수 이하인 유기 원료를 이용할 수 있다.
예컨대 클로로실란계 원료로서 그 조성식 중에서의 할로겐기를 포함하는 리간드(Cl)의 수가 2이상인 HCDS(Si2Cl6), STC(SiCl4), TCS(SiHCl3), DCS(SiH2Cl2)을 이용하는 경우에는 아미노실란계 원료로서 그 조성식 중에서의 아미노기를 포함하는 리간드(R)의 수가 1인 모노아미노실란(SiH3R) 외에 그 조성식 중에서의 아미노기를 포함하는 리간드(R)의 수가 2인 디아미노실란(SiH2RR’)을 바람직하게 이용할 수 있다. 또한 클로로실란계 원료로서 그 조성식 중에서의 할로겐기를 포함하는 리간드(Cl)의 수가 1인 MCS(SiH3Cl)을 이용하는 경우에는 아미노실란계 원료로서 그 조성식 중에서의 아미노기를 포함하는 리간드(R)의 수가 1인 모노아미노실란(SiH3R)을 바람직하게 이용할 수 있다.
여기서 R, R’의 각각은 리간드(배위자)를 나타내고, 여기서는 1개의 질소 원자(N)에 1개 이상의 탄소 원자(C)를 포함하는 탄화수소기가 1개 또는 2개 배위한 아미노기[NH2로 나타내어지는 아미노기의 H의 일방 또는 양방을 1개 이상의 탄소 원자(C)를 포함하는 탄화수소기로 치환한 것]를 나타낸다. 아미노기의 일부를 구성하는 탄화수소기가 1개의 N에 2개 배위하는 경우에는 그 2개가 동일한 탄화수소기이어도 좋고, 다른 탄화수소기이어도 좋다. 또한 탄화수소기는 이중 결합이나 삼중 결합 등의 불포화 결합을 포함해도 좋다. 또한 R, R’의 각각의 아미노기는 동일한 아미노기이어도 좋고, 다른 아미노기이어도 좋다. 또한 아미노기는 환 형상 구조를 가져도 좋다. 예컨대 SiH2RR’로서는 비스(디에틸아미노)실란(SiH2[N(C2H5)2]2, 약칭: BDEAS), 비스(터셔리부틸아미노)실란(SiH2[NH(C4H9)]2, 약칭: BTBAS), 비스(디메틸피페리디노)실란(SiH2[NC5H8(C2H5)2]2, 약칭: BDEPS) 등을 이용할 수 있다.
또한 아미노실란계 원료의 조성식 중에서의 아미노기를 포함하는 리간드(R)의 수는 클로로실란계 원료의 조성식 중에서의 할로겐기를 포함하는 리간드(Cl)의 수보다 적은 것이 바람직하다. 따라서 클로로실란계 원료로서 그 조성식 중에서의 할로겐기를 포함하는 리간드(Cl)의 수가 2인 DCS를 이용하는 경우에는 아미노실란계 원료로서 그 조성식 중에서의 아미노기를 포함하는 리간드(R)의 수가 2인 디아미노실란을 이용하는 것보다, 그 조성식 중에서의 아미노기를 포함하는 리간드(R)의 수가 1인 모노아미노실란을 이용하는 것이 바람직하다.
또한 아미노실란계 원료의 조성식 중에서의 아미노기를 포함하는 리간드(R)의 수는 1인 것이 보다 바람직하다. 따라서 아미노실란계 원료로서는 디아미노실란을 이용하는 것보다 모노아미노실란을 이용하는 것이 보다 바람직하다. 이 경우, 아미노실란계 원료의 조성식 중에서의 아미노기를 포함하는 리간드(R)의 수가 클로로실란계 원료의 조성식 중에서의 할로겐기를 포함하는 리간드(Cl)의 수보다 적어지도록 하기 위해서 클로로실란계 원료로서 그 조성식 중에서의 할로겐기를 포함하는 리간드(Cl)의 수가 2이상인 HCDS, STC, TCS, DCS를 이용하는 것이 보다 바람직하다.
이와 같이 하는 것에 의해 스텝2에서 제1층(Cl을 포함하는 실리콘 함유층)에 대하여 공급되는 SiH3R가스에 포함되는 아미노기를 포함하는 리간드(R)에 비해, 개질 전의 제1층(Cl을 포함하는 실리콘 함유층) 중에 포함되는 Cl이 보다 많이 존재하게 된다. 그리고 개질 후의 제1층, 즉 제2층으로의 아미노기를 포함하는 리간드(R)의 취입을 보다 확실하게 방지할 수 있다. 그 결과, 제2층 중에 포함되는 C, N의 불순물의 양을 보다 효율적으로 저감시킬 수 있다.
불활성 가스로서는 N2가스 외에 Ar가스, He가스, Ne가스, Xe가스 등의 희가스를 이용해도 좋다.
(소정 횟수 실시)
전술한 스텝1 및 스텝2를 1사이클로 하여 이 사이클을 1회 이상(소정 횟수) 수행하는 것에 의해 웨이퍼(200) 상에 염소(Cl)나 탄소(C)나 질소(N) 등의 불순물의 함유량이 지극히 적은 소정 막 두께의 실리콘 단체로 구성되는 실리콘막(Si막)을 성막할 수 있다. 이 Si막의 결정 구조는 어모퍼스 상태(비정질) 또는 다결정 상태가 되고, 이 Si막을 아모퍼스 실리콘막(a-Si막) 또는 폴리 실리콘막(Poly-Si막)이라고도 칭할 수 있다. 또한 전술한 사이클은 복수 회 반복하는 것이 바람직하다. 즉 1사이클당 형성하는 Si층의 두께를 원하는 막 두께보다 작게 하여 전술한 사이클을 원하는 막 두께가 될 때까지 복수 회 반복하는 것이 바람직하다.
또한 사이클을 복수 회 수행하는 경우, 적어도 2사이클째 이후의 각 스텝에서 「웨이퍼(200)에 대하여 소정의 가스를 공급한다」고 기재한 부분은 「웨이퍼(200) 상에 형성되는 층에 대하여 즉 적층체로서의 웨이퍼(200)의 최표면에 대하여 소정의 가스를 공급한다」는 것을 의미하고, 「웨이퍼(200) 상에 소정의 층을 형성한다」고 기재한 부분은 「웨이퍼(200) 상에 형성되는 층 위, 즉 적층체로서의 웨이퍼(200)의 최표면 상에 소정의 층을 형성한다」는 것을 의미한다. 이 점은 전술한 바와 같다. 또한 이 점은 후술하는 변형예, 다른 실시 형태에서도 마찬가지이다.
(퍼지 및 대기압 복귀)
소정 막 두께의 Si막을 형성하는 성막 처리가 이루어지면, 밸브(243c, 243d)를 열어 제1 불활성 가스 공급관(232c), 제2 불활성 가스 공급관(232d)의 각각으로부터 불활성 가스로서의 N2가스를 처리실(201) 내에 공급하고, 배기관(231)으로부터 배기한다. N2가스는 퍼지 가스로서 작용하고, 이에 의해 처리실(201) 내가 불활성 가스로 퍼지되어, 처리실(201) 내에 잔류하는 가스나 반응 부생성물이 처리실(201) 내로부터 제거된다(퍼지). 그 후, 처리실(201) 내의 분위기가 불활성 가스로 치환되어(불활성 가스 치환), 처리실(201) 내의 압력이 상압으로 복귀된다(대기압 복귀).
(보트 언로드 및 웨이퍼 디스차지)
그 후, 보트 엘리베이터(115)에 의해 씰 캡(219)이 하강되어 반응관(203)의 하단이 개구되는 것과 함께, 처리 완료된 웨이퍼(200)가 보트(217)에 지지된 상태에서 반응관(203)의 하단으로부터 반응관(203)의 외부로 반출(보트 언로드)된다. 그 후, 처리 완료된 웨이퍼(200)는 보트(217)로부터 취출(取出)된다(웨이퍼 디스차지).
(3) 본 실시 형태에 따른 효과
본 실시 형태에 의하면, 이하에 나타내는 1개 또는 복수의 효과를 갖는다.
본 실시 형태의 성막 시퀀스에 의하면, 스텝2에서 제1층(Cl을 포함하는 실리콘 함유층)과, SiH3R가스를 반응시키는 것에 의해 제1층을 Cl, C, N 등의 불순물의 함유량이 적은 제2층(실리콘층)으로 개질시키는 것이 가능해진다. 그 결과, 스텝1 및 스텝2를 포함하는 사이클을 소정 횟수 수행하는 것에 의해 저온 영역에서 Cl, C, N 등의 불순물의 함유량이 적은 양질의 실리콘막을 형성하는 것이 가능해진다. 이는 스텝2에서 제2층으로서의 실리콘층을 형성할 때, 개질 전의 제1층 중에 포함되었던 Cl과, SiH3R가스에 포함되었던 아미노기를 포함하는 리간드(R)가 SiH3R가스에 의한 제1층의 개질 반응의 과정에서 반응하여, 배기관(231)을 개재하여 처리실(201) 내로부터 배출되기 때문이다.
또한 본 실시 형태에 의하면, 아미노실란계 원료로서 그 조성식 중에서의 아미노기를 포함하는 리간드의 수가 2이하이며 또한 클로로실란계 원료의 조성식 중에서의 할로겐기를 포함하는 리간드의 수 이하인 원료를 이용한다. 구체적으로는 클로로실란계 원료로서 그 조성식 중에서의 할로겐기를 포함하는 리간드(Cl)의 수가 6인 HCDS가스를 아미노실란계 원료로서 그 조성식 중에서의 아미노기를 포함하는 리간드(R)의 수가 1인 SiH3R가스를 이용한다. 이에 의해 개질 후의 제1층, 즉 제2층을 C, N의 불순물의 양이 지극히 적은 실리콘층으로 변화시키는 것이 가능해진다. 그 결과, 스텝1 및 스텝2를 포함하는 사이클을 소정 횟수 수행하는 것에 의해 저온 영역에서 C, N 등의 불순물의 함유량이 지극히 적은 양질의 실리콘막을 형성하는 것이 가능해진다.
이는 아미노실란계 원료, 클로로실란계 원료로서 전술한 원료를 이용하는 것에 의해 스텝2에서 제1층(Cl을 포함하는 실리콘 함유층)에 대하여 공급되는 SiH3R가스에 포함되는 아미노기를 포함하는 리간드(R)에 비해, 개질 전의 제1층(Cl을 포함하는 실리콘 함유층) 중에 포함되는 Cl이 더 많이 존재하기 때문에다. 이 경우, SiH3R가스에 포함되었던 아미노기를 포함하는 리간드(R)는 스텝2에서의 제1층의 개질 반응의 과정에서 개질 전의 제1층 중에 포함되는 Cl과 그 대부분이 반응하여, 개질 후의 제1층, 즉 제2층 중에 취입되지 않고 처리실(201) 내로부터 배출된다. 그 결과, 개질 후의 제1층, 즉 제2층은 C, N의 불순물의 양이 지극히 적은 실리콘층으로 변화한다(개질된다). 또한 발명자 등은 아미노실란계 원료로서 예컨대 트리스(디메틸아미노)실란(Si [N(CH3)2]3H, 약칭: 3DMAS)이나 테트라키스(디메틸아미노)실란(Si[N(CH3)2]4, 약칭: 4DMAS) 등, 그 조성식 중에서의 아미노기를 포함하는 리간드의 수가 2를 초과할 수도 있는 원료를 이용한 경우, 실리콘막 중에 포함되는 C, N 등의 불순물의 함유량이 증가하기 쉬워진다는 것을 확인했다.
또한 이 성막 수법에 의해 형성한 실리콘막은 예컨대 HF 등에 대한 웨트에칭 내성이 높은 치밀한 막이 되고, 예컨대 HF를 이용하여 하지의 SiO막 등을 에칭할 때의 에칭 마스크용의 막 등으로서 바람직하게 이용할 수 있다. 단, 이 경우, 실리콘막은 SiO막이나 SiN막과 같은 절연막이 아니기 때문에, 예컨대 에칭 마스크용의 막으로서 이용한 후에 제거할 필요가 있다.
또한 본 실시 형태의 성막 시퀀스에 의하면, 스텝2에서 아미노실란계 원료 가스로서 그 조성식 중에(1분자 중에) 함유하는 아미노기가 적은 SiH3R가스를 이용한다. 구체적으로는 그 조성식 중에(1분자 중에) 단일(單一)의 아미노기를 포함하는 원료 가스를 이용한다. 이와 같이 아미노실란계 원료 가스로서 그 조성 중에 포함되는 C나 N의 양이 적은 원료 가스를 이용하는 것에 의해 스텝2에서 형성하는 제2층 중에 포함되는 C나 N 등의 불순물의 양을 저감시키기 쉬원지고, 특히 N의 양을 대폭 저감시키는 것이 가능해진다. 그리고 형성하는 실리콘막 중에 포함되는 C나 N 등의 불순물의 양을 저감시키기 쉬워지고, 특히, N의 양을 대폭 저감시키는 것이 가능해진다.
또한 본 실시 형태의 성막 시퀀스에 의하면, 클로로실란계 원료 및 아미노실란계 원료의 2개의 원료(실란 소스)를 이용하는 것에 의해 저온 영역에서도 실리콘막을 형성할 수 있다. 또한 발명자들의 실험에 의하면, 클로로실란계 원료 단체를 이용하는 경우, 500℃ 이하의 온도대에서는 생산 효율을 만족시키는 성막 레이트로 웨이퍼 상에 실리콘을 퇴적시키는 것이 곤란했다. 또한 아미노실란계 원료 단체를 이용하는 경우, 500℃ 이하의 온도대에서는 웨이퍼 상으로의 실리콘의 퇴적도 확인되지 않았다. 하지만 본 실시 형태의 수법에 의하면, 500℃ 이하의 저온 영역, 예컨대 300∼450℃의 온도대에서도 생산 효율을 만족시키는 성막 레이트로 양질의 실리콘막을 형성하는 것이 가능해진다.
또한 성막 온도를 저온화시키면, 통상적으로 분자의 운동 에너지가 저하하여 클로로실란계 원료에 포함되는 염소나 아미노실란계 원료에 포함되는 아민의 반응이나 탈리(脫離)가 발생하기 어려워져, 이들의 리간드가 웨이퍼 표면 상에 잔류하게 된다. 그리고 이와 같은 잔류한 리간드가 입체 장해(障害)가 되는 것에 의해 웨이퍼 표면 상으로의 실리콘의 흡착이 저해되어, 실리콘 밀도가 저하하고 막의 열화가 일어난다. 하지만 그와 같은 반응이나 탈리가 진행되기 어려운 조건 하에서도 2개의 실란 소스, 즉 클로로실란계 원료와 아미노실란계 원료를 적절하게 반응시키는 것에 의해 그들의 잔류 리간드를 탈리시키는 것이 가능해진다. 그리고 그와 같은 잔류 리간드의 탈리에 의해 입체 장해가 해소되고, 이에 의해 개방된 사이트에 실리콘을 흡착시키는 것이 가능해지고, 실리콘 밀도를 높이는 것이 가능해진다. 이와 같이 하여 500℃ 이하의 저온 영역, 예컨대 300∼450℃의 온도대에서도 실리콘 밀도가 높은 막을 형성할 수 있게 된다고 생각된다. 또한 성막 온도를 450℃ 이하, 예컨대 300∼450℃의 온도대로 하는 것에 의해 형성되는 실리콘막 중의 Cl, C, N 등의 불순물의 양을 보다 저감할 수 있다는 것을 확인했다.
또한 본 실시 형태에 의하면, 저온 영역에서 논 플라즈마의 분위기 하에서(플라즈마를 이용하지 않고), 열적인 반응에 의해(열화학 반응에 의해), 양질의 실리콘막을 형성할 수 있다. 그리고 플라즈마를 이용하지 않고 실리콘막을 형성할 수 있기 때문에, 플라즈마 데미지를 우려하는 공정에 대한 적응도 가능해진다.
또한 본 실시 형태에 의하면, 웨이퍼(200)에 대하여 클로로실란계 원료와 아미노실란계 원료를 교호(交互)적으로 공급하는 교호 공급법을 이용하는 것에 의해, 표면 반응이 지배적인 조건 하에서 적절하게 반응을 진행시킬 수 있고, 실리콘막의 단차(段差) 피복성(스텝 커버리지 특성)을 향상시킬 수 있다. 또한 실리콘막의 막 두께 제어의 제어성을 높일 수도 있다.
(4) 변형예
도 4 및 도 5의 (a)에 도시한 전술한 성막 시퀀스에서는 스텝1 및 스텝2를 교호적으로 수행하는 사이클을 1회 이상(소정 횟수) 수행하는 것에 의해, 즉 클로로실란계 원료 가스와 아미노실란계 원료 가스를 교호적으로 공급하는 것에 의해 웨이퍼(200) 상에 실리콘막을 형성하는 예에 대하여 설명하였지만, 본 실시 형태는 이와 같은 형태에 한정되지 않는다.
예컨대 스텝1 및 스텝2를 동시에 수행하는 사이클을 1회 이상(소정 횟수) 수행하는 것에 의해, 즉 클로로실란계 원료 가스와 아미노실란계 원료 가스를 동시에 공급하는 것에 의해 웨이퍼(200) 상에 실리콘막을 형성해도 좋다. 도 5의 (b)는 스텝1 및 스텝2를 동시에 수행하는 사이클을 복수 회(n회) 수행하는 예를 도시하고, 도 5의 (c)는 스텝1 및 스텝2를 동시에 수행하는 사이클을 1회 수행하는 예를 도시한다. 도 5의 (b)에 도시하는 성막 시퀀스에서는 주로 사이클의 실시 횟수를 조정하는 것에 의해 웨이퍼(200) 상에 형성하는 실리콘막의 막 두께를 제어할 수 있다. 또한 도 5의 (c)에 도시하는 성막 시퀀스에서는 주로 사이클의 실시 시간(가스 공급 시간)을 조정하는 것에 의해 웨이퍼(200) 상에 형성하는 실리콘막의 막 두께를 제어할 수 있다. 이와 같은 경우에서의 처리 조건도 도 4 및 도 5의 (a)에 도시한 전술한 성막 시퀀스에서의 처리 조건과 마찬가지의 처리 조건으로 하면 좋다.
이와 같이 처리실(201) 내의 웨이퍼(200)에 대하여 클로로실란계 원료 가스와 아미노실란계 원료 가스를 순차 공급하는 것이 아니라, 동시에 공급해도 전술한 실시 형태와 마찬가지의 작용 효과를 얻을 수 있다. 단, 전술한 실시 형태와 같이, 클로로실란계 원료 가스와 아미노실란계 원료 가스를 순차 공급하는 것이, 즉 클로로실란계 원료 가스와 아미노실란계 원료 가스를 그들 사이에 처리실(201) 내의 퍼지를 개재하여 교호적으로 공급하는 것이 클로로실란계 원료 가스와 아미노실란계 원료 가스를 표면 반응이 지배적인 조건 하에서 적절하게 반응시킬 수 있고, 막 두께 제어의 제어성을 높일 수 있어 바람직하다.
<본 발명의 다른 실시 형태>
이상, 본 발명의 실시 형태를 구체적으로 설명하였지만 본 발명은 전술한 실시 형태에 한정되지 않고, 그 요지를 일탈하지 않는 범위 내에서 갖가지 변경이 가능하다.
예컨대 전술한 실시 형태에서는 처리실(201) 내의 웨이퍼(200)에 대하여 클로로실란계 원료를 공급하고, 그 후, 아미노실란계 원료를 공급하는 예에 대하여 설명하였지만, 원료를 흘리는 방법은 반대이어도 좋다. 즉 아미노실란계 원료를 공급하고, 그 후, 클로로실란계 원료를 공급해도 좋다. 즉, 클로로실란계 원료 및 아미노실란계 원료 중 일방의 원료를 공급하고, 그 후, 타방(他方)의 원료를 공급하면 좋다. 이와 같이 원료를 흘리는 순서를 바꾸는 것에 의해 형성되는 박막의 막질을 변화시키는 것도 가능하다.
또한 예컨대 전술한 실시 형태에서는 클로로실란계 원료와 아미노실란계 원료를 이용하는 예에 대하여 설명하였지만, 클로로실란계 원료 대신에 클로로실란계 원료 이외의 할로겐계의 리간드를 가지는 실란계 원료를 이용해도 좋다. 예컨대 클로로실란계 원료 대신에 플루오르실란계 원료를 이용해도 좋다. 여기서 플루오르실란계 원료란 할로겐기로서의 플루오르기를 포함하는 실란계 원료이며, 적어도 실리콘(Si) 및 불소(F)를 포함하는 원료다. 플루오르실란계 원료 가스로서는 예컨대 테트라플루오르실란, 즉 실리콘테트라플루오라이드(SiF4) 가스나 헥사플루오르디실란(Si2F6) 가스 등의 불화 규소 가스를 이용할 수 있다. 이 경우, 처리실(201) 내의 웨이퍼(200)에 대하여 플루오르실란계 원료를 공급하고, 그 후, 아미노실란계 원료를 공급하거나, 아미노실란계 원료를 공급하고, 그 후, 플루오르실란계 원료를 공급하게 된다. 단, 원료의 증기압이나, 스텝2에서 생성되는 반응 생성물의 증기압의 관계로, 할로겐기를 포함하는 실란계 원료로서는 클로로실란계 원료를 이용하는 것이 바람직하다.
또한 예컨대 전술한 실시 형태에서는 제2 원료(아미노실란계 원료)로서 모노아미노실란(SiH3R)을 이용하는 예에 대하여 설명하였지만, 본 발명은 이와 같은 형태에 한정되지 않는다. 즉 전술한 바와 같이 제2 원료로서 예컨대 디아미노실란(SiH2RR’)을 이용해도 좋다. 즉 제2 원료로서 그 조성식 중에(1분자 중에) 2개의 아미노기를 포함하는 원료를 이용해도 좋다. 이와 같이 제2 원료로서 그 조성식 중에(1분자 중에) 복수의 아미노기를 포함하는 원료를 이용해도 탄소(C)나 질소(N) 등의 불순물의 함유량이 적은 실리콘막을 저온 영역에서 형성할 수 있다.
단, 제2 원료의 조성식 중에 포함되는 아미노기의 수가 적을수록, 즉 그 조성 중에 포함되는 탄소(C)나 질소(N)의 양이 적을수록 제2층 중에 포함되는 탄소(C)나 질소(N) 등의 불순물의 양을 저감시키기 쉽고, 불순물의 함유량이 지극히 적은 실리콘막을 형성하기 쉬워진다. 즉 전술한 바와 같이 제2 원료로서 SiH2RR’을 이용하는 것보다 SiH3R을 이용하는 것이 실리콘막 중에 포함되는 불순물의 양을 저감시키기 쉬워져 보다 바람직하다.
또한 본 실시 형태의 수법에 의해 형성한 실리콘막을 에치 스톱퍼로서 사용하는 것에 의해 가공성이 뛰어난 디바이스 형성 기술을 제공하는 것이 가능해진다. 또한 본 실시 형태의 수법에 의해 형성한 실리콘막은 반도체 메모리 장치의 플로팅 게이트 전극이나 컨트롤 게이트 전극, 채널 실리콘, 트랜지스터의 게이트 전극, DRAM의 커패시터 전극이나, STI 라이너, 태양 전지 등의 갖가지 용도에 대하여 바람직하게 적용이 가능하다.
또한 전술한 실시 형태에서는 소정 원소를 포함하는 박막으로서 반도체 원소인 실리콘을 포함하는 실리콘막(Si막)을 형성하는 예에 대하여 설명하였지만, 본 발명은 티타늄(Ti), 지르코늄(Zr), 하프늄(Hf), 탄탈(Ta), 알루미늄(Al), 몰리브덴(Mo) 등의 금속 원소를 포함하는 금속계 박막을 형성하는 경우에도 적용할 수 있다.
이 경우, 전술한 실시 형태에서의 클로로실란계 원료 대신에 금속 원소 및 할로겐기를 포함하는 원료(제1 원료)를 이용하고, 아미노실란계 원료 대신에 금속 원소 및 아미노기를 포함하는 원료(제2 원료)를 이용하여 전술한 실시 형태와 마찬가지의 성막 시퀀스에 의해 성막을 수행할 수 있다. 제1 원료로서는 예컨대 금속 원소 및 클로로기를 포함하는 원료나, 금속 원소 및 플루오르기를 포함하는 원료를 이용할 수 있다.
즉 이 경우,
웨이퍼(200)에 대하여 금속 원소 및 할로겐기를 포함하는 제1 원료를 공급하는 공정; 및
웨이퍼(200)에 대하여 금속 원소 및 아미노기를 포함하고, 그 조성식 중에서의 아미노기를 포함하는 리간드의 수가 2이하이며 또한 제1 원료의 조성식 중에서의 할로겐기를 포함하는 리간드의 수 이하인 제2 원료를 공급하는 공정;
을 포함하는 사이클을 소정 횟수 수행하는 것에 의해, 웨이퍼(200) 상에 금속 원소를 포함하는 금속계 박막으로서 금속 원소 단체로 구성되는 금속 원소 박막, 즉 금속막을 형성한다.
예컨대 금속계 박막으로서 Ti단체로 구성되는 Ti계 박막인 Ti막을 형성하는 경우에는 제1 원료로서 티타늄테트라클로라이드(TiCl4) 등의 Ti 및 클로로기를 포함하는 원료나, 티타늄테트라플루오라이드(TiF4) 등의 Ti 및 플루오르기를 포함하는 원료를 이용할 수 있다. 제2 원료로서는 그 조성식 중에서의 아미노기를 포함하는 리간드의 수가 2이하이며 또한 제1 원료의 조성식 중에서의 할로겐기를 포함하는 리간드의 수 이하인 Ti 및 아미노기를 포함하는 원료를 이용할 수 있다. 또한 제2 원료로서는 그 조성식 중에 단일인 아미노기를 포함하는 원료를 이용하는 것이 바람직하다. 또한 이 때의 처리 조건은 예컨대 전술한 실시 형태와 마찬가지의 처리 조건으로 할 수 있다.
또한 예컨대 금속계 박막으로서 Zr단체로 구성되는 Zr계 박막인 Zr막을 형성하는 경우에는 제1 원료로서 지르코늄테트라클로라이드(ZrCl4) 등의 Zr 및 클로로기를 포함하는 원료나, 지르코늄테트라플루오라이드(ZrF4) 등의 Zr 및 플루오르기를 포함하는 원료를 이용할 수 있다. 제2 원료로서는 그 조성식 중에서의 아미노기를 포함하는 리간드의 수가 2이하이며 또한 제1 원료의 조성식 중에서의 할로겐기를 포함하는 리간드의 수 이하인 Zr 및 아미노기를 포함하는 원료를 이용할 수 있다. 또한 제2 원료로서는 그 조성식 중에 단일인 아미노기를 포함하는 원료를 이용하는 것이 바람직하다. 또한 이 때의 처리 조건은 예컨대 전술한 실시 형태와 마찬가지의 처리 조건으로 할 수 있다.
또한 예컨대 금속계 박막으로서 Hf단체로 구성되는 Hf계 박막인 Hf막을 형성하는 경우는 제1 원료로서 하프늄테트라클로라이드(HfCl4) 등의 Hf 및 클로로기를 포함하는 원료나, 하프늄테트라플루오라이드(HfF4) 등의 Hf 및 플루오르기를 포함하는 원료를 이용할 수 있다. 제2 원료로서는 그 조성식 중에서의 아미노기를 포함하는 리간드의 수가 2이하이며 또한 제1 원료의 조성식 중에서의 할로겐기를 포함하는 리간드의 수 이하인 Hf 및 아미노기를 포함하는 원료를 이용할 수 있다. 또한 제2 원료로서는 그 조성식 중에 단일인 아미노기를 포함하는 원료를 이용하는 것이 바람직하다. 또한 이 때의 처리 조건은 예컨대 전술한 실시 형태와 마찬가지의 처리 조건으로 할 수 있다.
이와 같이 본 발명은 실리콘계 박막뿐만 아니라 금속계 박막의 성막에도 적용할 수 있고, 이 경우에도 전술한 실시 형태와 마찬가지의 작용 효과를 얻을 수 있다.
즉 본 발명은 반도체 원소나 금속 원소 등의 소정 원소를 포함하는 박막을 형성하는 경우에 적용할 수 있다.
또한 전술한 실시 형태에서는 한번에 복수 매의 기판을 처리하는 뱃치(batch)식의 기판 처리 장치를 이용하여 박막을 성막하는 예에 대하여 설명하였지만 본 발명은 이에 한정되지 않고, 한번에 1매 또는 수매의 기판을 처리하는 매엽식의 기판 처리 장치를 이용하여 박막을 성막하는 경우에도 바람직하게 적용할 수 있다.
또한 전술한 각 실시 형태나 각 변형예 등은 적절히 조합하여 이용할 수 있다.
또한 본 발명은 예컨대 기존의 기판 처리 장치의 프로세스 레시피를 변경한 것으로도 실현된다. 프로세스 레시피를 변경하는 경우에는 본 발명에 따른 프로세스 레시피를 전기 통신 회선이나 상기 프로세스 레시피를 기록한 기록 매체를 개재하여 기존의 기판 처리 장치에 인스톨하거나, 또한 기존의 기판 처리 장치의 입출력 장치를 조작하여 그 프로세스 레시피 자체를 본 발명에 따른 프로세스 레시피로 변경하는 것도 가능하다.
[실시예]
전술한 실시 형태에서의 기판 처리 장치를 이용하여 전술한 도 4 및 도 5의 (a)에 도시한 성막 시퀀스에 의해 웨이퍼 상에 실리콘막을 형성하였다. 클로로실란계 원료 가스(제1 원료)로서는 HCDS가스를 이용하고, 아미노실란계 원료 가스(제2 원료)로서는 SiH3R가스를 이용하였다. 성막 시의 웨이퍼 온도는 400∼500℃의 범위 내의 온도로 하였다. 그 외의 처리 조건은 전술한 실시 형태에 기재된 처리 조건 범위 내의 소정의 값으로 설정하였다. 그리고 형성한 실리콘막 중에 포함되는 Cl, C, N의 농도(불순물 농도)를 HR-RBS(고분해능 러더퍼드 후방 산란 분광법)에 의해 측정하였다.
그 결과, 본 실시 형태에서 형성한 실리콘막 중에 포함되는 Cl, C, N의 농도는 Cl이 2.3%, C가 1.9%, N이 % 미만(검출 하한 미만)이라는 것을 확인하였다. 즉 도 4 및 도 5의 (a)에 도시한 성막 시퀀스에 의하면, Cl, C, N 등의 불순물의 함유량이 지극히 적은 실리콘막을 저온 영역에서 형성할 수 있다는 것이 밝혀졌다.
<본 발명의 바람직한 형태>
이하에 본 발명의 바람직한 형태에 대하여 부기(附記)한다.
(부기1)
본 발명의 일 형태에 의하면,
기판에 대하여 소정 원소 및 할로겐기를 포함하는 제1 원료를 공급하는 공정; 및
상기 기판에 대하여 상기 소정 원소 및 아미노기를 포함하고, 그 조성식 중에서의 아미노기를 포함하는 리간드의 수가 2이하이며 또한 상기 제1 원료의 조성식 중에서의 할로겐기를 포함하는 리간드의 수 이하인 제2 원료를 공급하는 공정;
을 포함하는 사이클을 소정 횟수 수행하는 것에 의해, 상기 기판 상에 상기 소정 원소 단체로 구성되는 박막을 형성하는 공정을 포함하는 반도체 장치의 제조 방법이 제공된다.
(부기2)
부기1의 반도체 장치의 제조 방법으로서, 바람직하게는,
상기 제2 원료의 조성식 중에서의 아미노기를 포함하는 리간드의 수가 상기 제1 원료의 조성식 중에서의 할로겐기를 포함하는 리간드의 수보다 적다.
(부기3)
부기1 또는 부기2의 반도체 장치의 제조 방법으로서, 바람직하게는,
상기 제2 원료의 조성식 중에서의 아미노기를 포함하는 리간드의 수가 1이다.
(부기4)
부기1 내지 부기3 중 어느 하나의 반도체 장치의 제조 방법으로서, 바람직하게는,
상기 제1 원료를 공급하는 공정에서는 상기 소정 원소 및 상기 할로겐기를 포함하는 제1층을 형성하고,
상기 제2 원료를 공급하는 공정에서는 상기 제1층을 개질하여 상기 소정 원소 단체로 구성되는 제2층을 형성하고,
상기 박막을 형성하는 공정에서는 상기 기판의 온도를 상기 제2 원료에서의 상기 소정 원소로부터 상기 아미노기를 포함하는 리간드가 분리하는 온도이고, 분리한 상기 리간드가 상기 제1층에서의 상기 할로겐기와 반응하여 상기 할로겐기를 인발하는 온도이고, 또한 상기 제2 원료에서의 상기 리간드가 분리한 상기 소정 원소가 상기 제1층에서의 상기 소정 원소와 결합하는 온도로 한다.
(부기5)
부기1 내지 부기4 중 어느 하나의 반도체 장치의 제조 방법으로서, 바람직하게는,
상기 박막을 형성하는 공정에서는 상기 기판의 온도를 300℃ 이상 700℃ 이하의 온도로 한다.
(부기6)
부기1 내지 부기5 중 어느 하나의 반도체 장치의 제조 방법으로서, 바람직하게는,
상기 박막을 형성하는 공정에서는 상기 기판의 온도를 300℃ 이상 650℃ 이하의 온도로 한다.
(부기7)
부기1 내지 부기6 중 어느 하나의 반도체 장치의 제조 방법으로서, 바람직하게는,
상기 박막을 형성하는 공정에서는 상기 기판의 온도를 350℃ 이상 600℃ 이하의 온도로 한다.
(부기8)
부기1 내지 부기7 중 어느 하나의 반도체 장치의 제조 방법으로서, 바람직하게는,
상기 소정 원소는 반도체 원소 또는 금속 원소를 포함한다.
(부기9)
부기1 내지 부기7 중 어느 하나의 반도체 장치의 제조 방법으로서, 바람직하게는,
상기 소정 원소는 실리콘 원소를 포함한다.
(부기10)
부기1 내지 부기7중 어느 하나의 반도체 장치의 제조 방법으로서, 바람직하게는,
상기 소정 원소는 실리콘 원소를 포함하고, 상기 박막은 실리콘막을 포함한다.
(부기11)
본 발명의 다른 형태에 의하면,
기판에 대하여 실리콘 및 할로겐기를 포함하는 제1 원료를 공급하는 공정; 및
상기 기판에 대하여 실리콘 및 아미노기를 포함하고, 그 조성식 중에서의 아미노기를 포함하는 리간드의 수가 2이하이며 또한 상기 제1 원료의 조성식 중에서의 할로겐기를 포함하는 리간드의 수 이하인 제2 원료를 공급하는 공정;
을 포함하는 사이클을 소정 횟수 수행하는 것에 의해, 상기 기판 상에 실리콘막을 형성하는 공정을 포함하는 반도체 장치의 제조 방법이 제공된다.
(부기12)
부기11의 반도체 장치의 제조 방법으로서, 바람직하게는,
상기 제2 원료의 조성식 중에서의 아미노기를 포함하는 리간드의 수가 상기 제1 원료의 조성식 중에서의 할로겐기를 포함하는 리간드의 수보다 적다.
(부기13)
부기11 또는 부기12의 반도체 장치의 제조 방법으로서, 바람직하게는,
상기 제2 원료의 조성식 중에서의 아미노기를 포함하는 리간드의 수가 1이다.
(부기14)
부기11 내지 부기13 중 어느 하나의 반도체 장치의 제조 방법으로서, 바람직하게는,
상기 제2 원료는 모노아미노실란을 포함한다.
(부기15)
본 발명의 또 다른 형태에 의하면,
기판에 대하여 소정 원소 및 할로겐기를 포함하는 제1 원료를 공급하는 공정; 및
상기 기판에 대하여 상기 소정 원소 및 아미노기를 포함하고, 그 조성식 중에서의 아미노기를 포함하는 리간드의 수가 2이하이며 또한 상기 제1 원료의 조성식 중에서의 할로겐기를 포함하는 리간드의 수 이하인 제2 원료를 공급하는 공정;
을 포함하는 사이클을 소정 횟수 수행하는 것에 의해 상기 기판 상에 상기 소정 원소 단체로 구성되는 박막을 형성하는 공정을 포함하는 기판 처리 방법이 제공된다.
(부기16)
본 발명의 또 다른 형태에 의하면,
기판을 수용하는 처리실;
상기 처리실 내의 기판에 대하여 소정 원소 및 할로겐기를 포함하는 제1 원료를 공급하는 제1 원료 공급계;
상기 처리실 내의 기판에 대하여 상기 소정 원소 및 아미노기를 포함하고, 그 조성식 중에서의 아미노기를 포함하는 리간드의 수가 2이하이며 또한 상기 제1 원료의 조성식 중에서의 할로겐기를 포함하는 리간드의 수 이하인 제2 원료를 공급하는 제2 원료 공급계; 및
상기 처리실 내의 기판에 대하여 상기 제1 원료를 공급하는 처리와, 상기 처리실 내의 상기 기판에 대하여 상기 제2 원료를 공급하는 처리를 포함하는 사이클을 소정 횟수 수행하는 것에 의해 상기 기판 상에 상기 소정 원소 단체로 구성되는 박막을 형성하는 처리를 수행하도록 상기 제1 원료 공급계 및 상기 제2 원료 공급계를 제어하는 제어부;
를 포함하는 기판 처리 장치가 제공된다.
(부기17)
본 발명의 또 다른 형태에 의하면,
기판 처리 장치의 처리실 내의 기판에 대하여 소정 원소 및 할로겐기를 포함하는 제1 원료를 공급하는 순서; 및
상기 처리실 내의 상기 기판에 대하여 상기 소정 원소 및 아미노기를 포함하고, 그 조성식 중에서의 아미노기를 포함하는 리간드의 수가 2이하이며 또한 상기 제1 원료의 조성식 중에서의 할로겐기를 포함하는 리간드의 수 이하인 제2 원료를 공급하는 순서;
를 포함하는 사이클을 소정 횟수 수행하는 것에 의해, 상기 기판 상에 상기 소정 원소 단체로 구성되는 박막을 형성하는 순서를 컴퓨터에 실행시키는 프로그램이 제공된다.
(부기18)
본 발명의 또 다른 형태에 의하면,
기판 처리 장치의 처리실 내의 기판에 대하여 소정 원소 및 할로겐기를 포함하는 제1 원료를 공급하는 순서; 및
상기 처리실 내의 상기 기판에 대하여 상기 소정 원소 및 아미노기를 포함하고, 그 조성식 중에서의 아미노기를 포함하는 리간드의 수가 2이하이며 또한 상기 제1 원료의 조성식 중에서의 할로겐기를 포함하는 리간드의 수 이하인 제2 원료를 공급하는 순서;
를 포함하는 사이클을 소정 횟수 수행하는 것에 의해, 상기 기판 상에 상기 소정 원소 단체로 구성되는 박막을 형성하는 순서를 컴퓨터에 실행시키는 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체가 제공된다.
121: 컨트롤러(제어부) 200: 웨이퍼(기판)
201: 처리실 202: 처리로
203: 반응관 207: 히터
231: 배기관 232a: 제1 가스 공급관
232b: 제2 가스 공급관

Claims (12)

  1. 기판에 대하여 소정 원소 및 할로겐기(基)를 포함하는 제1 원료를 공급하는 공정; 및
    상기 기판에 대하여 상기 소정 원소 및 아미노기를 포함하고, 그 조성식 중에서의 아미노기를 포함하는 리간드의 수가 2이하이며 또한 상기 제1 원료의 조성식 중에서의 할로겐기를 포함하는 리간드의 수 이하인 제2 원료를 공급하는 공정;
    을 포함하는 사이클을 소정 횟수 수행하는 것에 의해, 상기 기판 상에 상기 소정 원소 단체(單體)로 구성되는 박막을 형성하는 공정을 포함하는 반도체 장치의 제조 방법.
  2. 제1항에 있어서, 상기 제2 원료의 조성식 중에서의 아미노기를 포함하는 리간드의 수가 상기 제1 원료의 조성식 중에서의 할로겐기를 포함하는 리간드의 수보다 적은 반도체 장치의 제조 방법.
  3. 제1항에 있어서, 상기 제2 원료의 조성식 중에서의 아미노기를 포함하는 리간드의 수가 1인 반도체 장치의 제조 방법.
  4. 제1항에 있어서, 상기 제1 원료를 공급하는 공정에서는 상기 소정 원소 및 상기 할로겐기를 포함하는 제1층을 형성하고,
    상기 제2 원료를 공급하는 공정에서는 상기 제1층을 개질하여 상기 소정 원소 단체로 구성되는 제2층을 형성하고,
    상기 박막을 형성하는 공정에서는 상기 기판의 온도를 상기 제2 원료에서의 상기 소정 원소의 원자로부터 상기 아미노기를 포함하는 리간드가 분리하는 온도이고, 분리한 상기 리간드가 상기 제1층에서의 상기 할로겐기를 구성하는 원자와 반응하여 상기 할로겐기를 구성하는 원자를 인발(引拔)하는 온도이고, 또한 상기 제2 원료에서의 상기 리간드가 분리한 상기 소정 원소의 원자가 상기 제1층에서의 상기 소정 원소의 원자와 결합하는 온도로 하는 반도체 장치의 제조 방법.
  5. 제1항에 있어서, 상기 박막을 형성하는 공정에서는 상기 기판의 온도를 300℃ 이상 700℃ 이하의 온도로 하는 반도체 장치의 제조 방법.
  6. 제1항에 있어서, 상기 박막을 형성하는 공정에서는 상기 기판의 온도를 300℃ 이상 650℃ 이하의 온도로 하는 반도체 장치의 제조 방법.
  7. 제1항에 있어서, 상기 박막을 형성하는 공정에서는 상기 기판의 온도를 350℃ 이상 600℃ 이하의 온도로 하는 반도체 장치의 제조 방법.
  8. 제1항에 있어서, 상기 소정 원소는 반도체 원소 또는 금속 원소를 포함하는 반도체 장치의 제조 방법.
  9. 제1항에 있어서, 상기 소정 원소는 실리콘을 포함하는 반도체 장치의 제조 방법.
  10. 제9항에 있어서, 상기 제2 원료는 모노아미노실란을 포함하는 반도체 장치의 제조 방법.
  11. 기판을 수용하는 처리실;
    상기 처리실 내의 기판에 대하여 소정 원소 및 할로겐기를 포함하는 제1 원료를 공급하는 제1 원료 공급계;
    상기 처리실 내의 기판에 대하여 상기 소정 원소 및 아미노기를 포함하고, 그 조성식 중에서의 아미노기를 포함하는 리간드의 수가 2이하이며 또한 상기 제1 원료의 조성식 중에서의 할로겐기를 포함하는 리간드의 수 이하인 제2 원료를 공급하는 제2 원료 공급계; 및
    상기 처리실 내의 기판에 대하여 상기 제1 원료를 공급하는 처리와, 상기 처리실 내의 상기 기판에 대하여 상기 제2 원료를 공급하는 처리를 포함하는 사이클을 소정 횟수 수행하는 것에 의해 상기 기판 상에 상기 소정 원소 단체로 구성되는 박막을 형성하는 처리를 수행하도록 상기 제1 원료 공급계 및 상기 제2 원료 공급계를 제어하는 제어부;
    를 포함하는 기판 처리 장치.
  12. 기판 처리 장치의 처리실 내의 기판에 대하여 소정 원소 및 할로겐기를 포함하는 제1 원료를 공급하는 순서; 및
    상기 처리실 내의 상기 기판에 대하여 상기 소정 원소 및 아미노기를 포함하고, 그 조성식 중에서의 아미노기를 포함하는 리간드의 수가 2이하이며 또한 상기 제1 원료의 조성식 중에서의 할로겐기를 포함하는 리간드의 수 이하인 제2 원료를 공급하는 순서;
    를 포함하는 사이클을 소정 횟수 수행하는 것에 의해, 상기 기판 상에 상기 소정 원소 단체로 구성되는 박막을 형성하는 순서를 컴퓨터에 실행시키는 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체.
KR1020130104681A 2012-09-14 2013-09-02 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체 KR101559816B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2012-203679 2012-09-14
JP2012203679A JP6022273B2 (ja) 2012-09-14 2012-09-14 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム

Publications (2)

Publication Number Publication Date
KR20140035818A true KR20140035818A (ko) 2014-03-24
KR101559816B1 KR101559816B1 (ko) 2015-10-14

Family

ID=50274909

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130104681A KR101559816B1 (ko) 2012-09-14 2013-09-02 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체

Country Status (4)

Country Link
US (1) US9396929B2 (ko)
JP (1) JP6022273B2 (ko)
KR (1) KR101559816B1 (ko)
TW (1) TWI534895B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102138149B1 (ko) * 2019-08-29 2020-07-27 솔브레인 주식회사 박막 형성용 성장 억제제, 이를 이용한 박막 형성 방법 및 이로부터 제조된 반도체 기판
KR102254395B1 (ko) * 2020-07-17 2021-05-24 솔브레인 주식회사 박막 형성용 성장 억제제, 이를 이용한 박막 형성 방법 및 이로부터 제조된 반도체 기판
WO2022010214A1 (ko) * 2020-07-08 2022-01-13 솔브레인 주식회사 펠리클 보호 박막 형성용 성장 억제제, 이를 이용한 펠리클 보호 박막 형성 방법 및 이로부터 제조된 마스크

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6490470B2 (ja) * 2015-03-27 2019-03-27 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
JP6640596B2 (ja) * 2016-02-22 2020-02-05 東京エレクトロン株式会社 成膜方法
CN105826223B (zh) * 2016-03-29 2018-03-27 中国科学院物理研究所 用于二维电子气结构的退火炉
JP6806719B2 (ja) * 2018-01-17 2021-01-06 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP7203670B2 (ja) * 2019-04-01 2023-01-13 東京エレクトロン株式会社 成膜方法及び成膜装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0616490B2 (ja) * 1986-03-03 1994-03-02 日本電気株式会社 半導体の気相成長方法
JPH0282615A (ja) * 1988-09-20 1990-03-23 Nippon Telegr & Teleph Corp <Ntt> 半導体膜形成方法
JP2940162B2 (ja) 1990-11-30 1999-08-25 日本電気株式会社 高融点金属の気相成長法及びそれを用いた金属配線の製造方法
JPH0714780A (ja) * 1993-06-24 1995-01-17 Hitachi Ltd 珪素薄膜の成膜方法
DE112005000134T5 (de) * 2004-02-18 2007-02-15 Adeka Corp. Alkoxidverbindung, Material für die Bildung eines dünnen Films und Verfahren für die Bildung eines dünnen Films
JP4618780B2 (ja) * 2004-11-22 2011-01-26 国立大学法人東京農工大学 薄膜製造方法
US7205187B2 (en) * 2005-01-18 2007-04-17 Tokyo Electron Limited Micro-feature fill process and apparatus using hexachlorodisilane or other chlorine-containing silicon precursor
JP2008053683A (ja) 2006-07-27 2008-03-06 Matsushita Electric Ind Co Ltd 絶縁膜形成方法、半導体装置、および基板処理装置
US20080079111A1 (en) * 2006-09-29 2008-04-03 Tokyo Electron Limited Semiconductor devices containing nitrided high dielectric constant films
JP5384291B2 (ja) 2008-11-26 2014-01-08 株式会社日立国際電気 半導体装置の製造方法、基板処理方法及び基板処理装置
US8501268B2 (en) * 2010-03-09 2013-08-06 Micron Technology, Inc. Methods of forming material over a substrate and methods of forming capacitors
US8012859B1 (en) * 2010-03-31 2011-09-06 Tokyo Electron Limited Atomic layer deposition of silicon and silicon-containing films
KR101226876B1 (ko) * 2010-04-01 2013-01-28 레르 리키드 쏘시에떼 아노님 뿌르 레？드 에렉스뿔라따시옹 데 프로세데 조르즈 클로드 아미노-금속 및 할로겐화 금속 전구체의 조합을 사용한 금속 질화물 함유 필름 퇴적
KR101366002B1 (ko) * 2010-04-09 2014-02-21 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법, 기판 처리 방법 및 기판 처리 장치
JP4967066B2 (ja) * 2010-04-27 2012-07-04 東京エレクトロン株式会社 アモルファスシリコン膜の成膜方法および成膜装置
JP5675331B2 (ja) 2010-12-27 2015-02-25 東京エレクトロン株式会社 トレンチの埋め込み方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102138149B1 (ko) * 2019-08-29 2020-07-27 솔브레인 주식회사 박막 형성용 성장 억제제, 이를 이용한 박막 형성 방법 및 이로부터 제조된 반도체 기판
WO2022010214A1 (ko) * 2020-07-08 2022-01-13 솔브레인 주식회사 펠리클 보호 박막 형성용 성장 억제제, 이를 이용한 펠리클 보호 박막 형성 방법 및 이로부터 제조된 마스크
KR102254395B1 (ko) * 2020-07-17 2021-05-24 솔브레인 주식회사 박막 형성용 성장 억제제, 이를 이용한 박막 형성 방법 및 이로부터 제조된 반도체 기판
WO2022015099A1 (ko) * 2020-07-17 2022-01-20 솔브레인 주식회사 박막 형성용 성장 억제제, 이를 이용한 박막 형성 방법 및 이로부터 제조된 반도체 기판

Also Published As

Publication number Publication date
TWI534895B (zh) 2016-05-21
JP2014060228A (ja) 2014-04-03
JP6022273B2 (ja) 2016-11-09
US9396929B2 (en) 2016-07-19
KR101559816B1 (ko) 2015-10-14
TW201413822A (zh) 2014-04-01
US20140080318A1 (en) 2014-03-20

Similar Documents

Publication Publication Date Title
JP6022272B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP6068130B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
KR101611680B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
JP5959907B2 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
CN108122736B (zh) 半导体装置的制造方法、基板处理装置以及存储介质
KR101559816B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
WO2013054655A1 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置および記録媒体
KR20130103444A (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 컴퓨터 판독가능한 기록 매체
KR101476550B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
JP6254848B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP2014185363A (ja) 基板処理装置、処理容器および半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180807

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190718

Year of fee payment: 5