JPH0282615A - 半導体膜形成方法 - Google Patents

半導体膜形成方法

Info

Publication number
JPH0282615A
JPH0282615A JP23553688A JP23553688A JPH0282615A JP H0282615 A JPH0282615 A JP H0282615A JP 23553688 A JP23553688 A JP 23553688A JP 23553688 A JP23553688 A JP 23553688A JP H0282615 A JPH0282615 A JP H0282615A
Authority
JP
Japan
Prior art keywords
atoms
gas
substrate
group
atomic layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23553688A
Other languages
English (en)
Inventor
Tsuneo Takahashi
庸夫 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP23553688A priority Critical patent/JPH0282615A/ja
Publication of JPH0282615A publication Critical patent/JPH0282615A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は基板表面に、S4原子を、1原子層の厚さの厚
さ精度で制御して形成する半導体膜の形成方法に関する
ものである。
(従来の技術) 従来、■族生導体であるStの薄膜を基板上に形成する
場合は、分子線エピタキシャル成長(以下MBEと呼ぶ
)装置を用い、真空中でStの元素を加熱して蒸発させ
、基板上に堆積する方法、あるいは、CVD装置等を用
い、5iHn、 5itlib 等CDカスを基板上に
導入し、熱分解または光分解によりStの半導体膜を堆
積させる方法が用いられている。
このような方法でSii膜を形成する場合の膜厚の制御
は堆積速度を一定にしておき、堆積時間を調整すること
によって行われている。
(発明が解決しようとする課題) このようなSi半導体膜形成方法において、所望の膜厚
を誤差無く得るためには、堆積速度を厳密に制御して正
確に一定にしておく必要がある。堆積速度の制御は、M
BEを用いた場合は蒸着源の温度と基板温度を正確に一
定に制御すれば行うことができ、また、CVD法を用い
た場合はSiH4゜5iJ6等の反応ガスの分圧と基板
温度等を一定に制御すれば行うことができるので、理論
上は堆積速度を一定にすることができる。しかし、実際
には、基板温度や蒸着源の温度、あるいはガスの分圧等
を正確に一定にするのは、機器の経時変化等があって、
正確に一定に保持するのは極めて難しく、したがってS
iの膜厚を1原子層のオーダで所望の膜厚を得ることは
困難であった。
また、従来方法による限り、たとえ正確に堆積速度を一
定に保つことが可能となったとしても、第5図に示すよ
うに、基板1上にStの原子2を1原子層だけ堆積する
ことは困難であり、1原子層領域の他に全く堆積されな
い領域や2原子層以上堆積する領域が生じてしまうこと
になる。
(課題を解決するための手段) 本発明の半導体膜形成方法は、上記問題点に鑑みてなさ
れたものであり、Siを1原子層のオーダで制御して、
堆積することを可能にした半導体膜の形成方法を提供す
ることを目的とする。
本発明は、解離しにくい基と、解離しやすい基または原
子とを、51原子と結合させたガス分子を基板表面に供
給し、前記解離しやすい基を脱離させることにより、前
記解離しにくい基を存した状態で前記Si原子を前記基
板表面に付着させる工程と、ついで付着したSi原子が
有する前記解離しにくい基を脱離させる工程とを含むこ
とを特徴とするものである。
(作用) すなわち、Sl原子に対して解離しにくい基と解離しや
すい基または原子とをそれぞれ結合させたガスを基板表
面に導入し、解離しやすい基または原子をSi原子から
切り離すと、解離しにくい基または原子を残したままS
i原子と基板が結合する。
これにより、残った解離しにくい基が表面の保護基とし
て作用し、次の層の形成を阻止するため、1原子層の形
成で反応が停止する。1原子層の形成後に、解離しにく
い基を脱離すれば、前記ガスを再び導入することにより
、さらに次の1原子層が重ねて形成されることになる。
次に本発明の実施例について説明する。なお、実施例は
一つの例示であって、本発明の精神を逸脱しない範囲で
、種々の変更あるいは改良を行い得ることは言うまでも
ない。
(実施例1) Ge+ St、 GaAs等の半導体の(100)基板
lの表面にSiを中心元素とし、Stに対して解離しに
くい基板または原子Xを2個、解離しやすい基または原
子Yを2個結合させた5iX1Y1の構造のガスを導入
する。実際、後述するように、解離しやすい基Xとして
はCIやBr等のハロゲン元素、解離しやすい基として
は水素(H)が有効であるので5iXzHzガスを用い
れば良い、このようなガスを、Ge等の(100)表面
にある貴以上導入すると、Hを解離し、ハロゲンXを保
護基としてSiの1原子層が形成される。この原理に基
づいたStの1原子層毎の膜形成方法を第1図を用いて
、以下概説する。
(100)表面上に5rXtlhガスをある温度で導入
すると(第1図(a))、表面反応によりHがはずれ、
Si原子がハロゲンX基を存した状態で基板表面1に付
着する0表面のハロゲン基の上では5LXtHtは分解
、吸着しないので、Stの付着は1原子層で停止する(
第1図(b))、次に水素ガスを導入しながら基板表面
の温度を昇温する、あるいは、水素ラジカルまたはイオ
ンを表面に衝突させる等のプロセスによって、表面のハ
ロゲンXを脱離させる(第1図(C))ことにより、S
tの表面が得られる(第1図(d))、次に再び5iX
tHtガスを導入することにより、次のSi層が形成さ
れる(第1図(e))。
このプロセスを繰り返すことによって、Siを1原子層
ずつ堆積させることができる。
(実施例2) 第1の実施例では、Si層 Ge、 GaAs等の(1
00)面上でのStの1原子層毎の成長について説明し
た。
これらの半導体等の(110)面上でのSIの1原子層
毎の成長を行う方法について次に説明する。
理想的な(110)面では表面のSiから上向きに出る
手は1本である。従って第2図(a)に示すように、5
iXHsの構造のガスを用いれば良い。
基板表面に5IXH3ガスを導入すると、表面反応で3
つのH基が解離され、Siの1原子層が形成される(第
2図(b))。このとき、表面にハロゲン基が残るので
、その上での5iXHsガスの分解、吸着は生じない。
次に、水素Hガスを導入しながら基板温度を昇温する、
あるいは水素ラジカルまたは水素イオンを表面に衝突さ
せる等により、表面ハロゲンXを脱離、除去する(第2
図(C))ことにより、Siの表面が得られる(第2図
(d))、次に再び5iXHiガスを導入することによ
り、次のSi層が形成される(第2図(e))、このプ
ロセスを繰り返すことによってSiを1原子層ずつ堆積
させることができる。
(実施例3) 次に具体的な実験結果を基に説明する。
Geの(100)基板の清浄表面に、5iCIJxガス
を一定温度で一定時間導入した後に排気する。
そこで、表面を他のガス雰囲気にさらすことなしに、基
板表面のXPS分析(X線光電子分光分析)を行う、第
6図は表面に付着したStからの光電子放出強度のガス
導入N(導入ガス圧力と時間との積で示す)依存性を示
したものである。ガス導入量の単位はラングミュア(L
 : I L= 1 torrX秒と定義する)を用い
た。ここでStからの光電子放出強度は、表面に付着し
たStの原子数に比例する。
また、ガスの導入時の基板温度は120”Cである。
また、XPSの測定では、Siからの光電子放出強度に
比例するCI (塩素)からの光電子放出が検出された
。第6図から明らかなように、表面に付着したSiから
の光電子放出は5iChtbガスの導入量がほぼ10’
 Lを越えると飽和している。これは第7図に示すよう
に、Ge基板1の上に5iCbHzガス4を導入すると
、120°Cの温度で分解し、Si原子5がC1基6を
存した状態でGe基板1上に付着したために、表面のC
1基6が保護基として作用し、その上への5iC1Hの
付着あるいはSiC1gHzガス4の分解を阻止し、S
iの付着を1原子層で停止させていることを示している
また、同様に5iCIzH,ガスを、Siの(100)
基板の清浄表面上に導入した表面のXPS分析を行った
結果、Ge(100)基板上の結果と同量のCIからの
光電子放出が検出できた。したがって、第7図の基板は
Geではな(Siであっても良いことが確認できる。同
様にこれは、GaAs、 ZnS等の格子定数がGe、
 Siに近い半導体の(100)表面に共通な現象であ
ると考えられる。
一方、SiO□上に5iChHzガスを導入した場合は
、XPSの測定では、CIからの光電子は全く検出され
なかった。これはSi (SiChとして)の付着のた
めには、St、 Ge等の清浄な(100)面のように
、活性な結合の手が出ている必要があり、5ift表面
のように切れた結合がほとんど存在しない表面には付着
しないことを示している。またこのことは、5iC1z
Hオガスがそのままの形で物理吸着しているのではなく
、水素(H)を切り離して、基板構成元素(上の実験結
果ではGeあるいはsl)と直接結合するために、基板
構成元素側が活性な結合の手を存している必要があるこ
とを示すものである。
ところで、第7図では、保護基となるCI基がSil原
子当たり2つずつ結合しているモデルを示したが、第8
図(a)、 (b)に示すように、Sil原子当たり1
個のCI基が結合した形、あるいは表面のSiが再配列
を起こし、2個のSiがダイマー構造をつくり、CI基
を1個ずつ有した形となっても、CI基が保護基として
作用していれば同じ結果となるので、第8図のような構
造をとっている可能性もある。
次に、第7図(第8図)のような構造が安定に形成され
る温度領域について示す。第9図は120°Cの基板温
度で1×10フLの5iCIJzガスをGe(100)
清浄表面上に導入後、ガスを排気し、基板温度を30°
C/分の速度でゆっくり昇温しながら、表面から脱離し
てくるCI基を4電極質量分析器で測定したものである
。約300°Cの基板温度からCI基の脱離が始まり、
400°Cを越えると、01基が脱離しつくされるため
に、脱離量が減少してくる。また、このとき、Hの脱離
はほとんど検出されないので、5iCIJzは反応し、
Hを切り離した状態でStが付着していることが確認で
きる。また、Stagで表面を覆った基板を用いて、同
様な実験を行うと、第9図の破線で示すようになり、C
1基は全く脱離してこないことより、第9図のCt基の
脱離は全てGe基板表面に付着したStから脱離してき
ていることを示している。
さらに、Ge(100)清浄表面に付着したSiからの
光電子放出強度の、5iChHzガス導入時の基板温度
依存性を示したのが第10図である。SiCIJgガス
導入量は1.lX10’ L (0,09torrX1
20秒)一定とした。図から350°C以上では、Si
の付着量が増加し始めることがわかる。これは350’
C以上の温度では、表面のCI基の脱離が生じるために
、Si上での次層の5iC1,H,ガスの分解と5iC
hの付着が始まることに由来するものである。したがっ
て、表面のC1,lが保護基として安定に作用するのは
300”C以下の基板温度までである。(なお、数秒程
度の短時間であれば350’C程度までほとんど脱離し
ない)また、第10図から明らかなように、25°Cの
低温でもSiの1原子層形成は生じている。
したがって、Siの1原子層が安定に形成する温度条件
はほぼ25°C以上、300°C以下の温度範囲で5t
C14H1ガスの導入条件はlX10’L以上であれば
十分である。
以上説明したように、SiあるいはGeの(100)面
上にSiの1原子層が形成4きることを示した。
さらに5iC1□H2ガスを排除した後、表面の保護基
であるCI基のみを脱離させれば、次に再び5iChH
zガスを導入することにより、次のStの1原子層の形
成が可能になり、これを繰り返すことにより、Siの1
原子層ずつの堆積が可能になる。次に、01基の脱離方
法について述べる。
Si表面のStと結合したC1を脱離させる方法として
、単に真空中で可熱するだけでは、脱離したci基の再
付着すること、さらに全部のCI基を脱離させるために
は、500℃以上の温度が必要である等の問題があり不
十分である。特に500℃以上の温度にすると、基板を
Geとした場合には、Ge中に表面に付着したSiが拡
散し始め表面で、StとGeの混晶化が起こり、Stの
安定したl原子層が形成できない。
そこで、全部のC1基を除去するために、水素等のガス
雰囲気中で昇温する方法が適用できる。このとき、単な
る水素ガスを、第9,10図で示した表面の01基が安
定に保存できる基板温度(約300°C以下)で導入し
ても、表面のCI基と反応してHCIとして脱離するこ
とはない。したがって、基板温度を約400°C以上と
して脱離させる必要がある。ただし、Ge上では500
“C以下に抑えないとsiの1原子層が基板Geと混晶
化する。
上記説明したように基板温度を400”C以上とせずに
表面のC1基を除去する方法として、水素ラジカルある
いは水素イオンを表面に衝突させる、あるいは水素プラ
ズマに表面をさらす等して、活性な水素とCI基とを反
応させ除去する方法もある。
以上説明した手法をまとめると、第3実施例として第3
図に示すように、Srを1原子層ずつ堆積することがで
きる。まず基板1として、Si、 GeGaAs等の(
100)面を用い、基板温度を300′c以下として、
5iCI zHzガスを導入する(第3図(a))。
表面反応によって5iChHzガス4から水素がはずれ
、Si原子5がC1基6を有した状態で基板1の表面に
付着する0表面のCI基の上では5iCI□H2ガスは
分解しないので、SIの付着は1原子層で停止する(第
3図(ト)))0次に水素等のガスを流しながら基板温
度を400℃以上に上昇させる。(基板温度上昇の方法
は、赤外線を照射する方法、ヒータと接触させる方法、
基板に電流を直接流し加熱する方法、基板1が吸収する
波長の光を照射する方法等がある。ここで述べる方法で
は高速な昇降温ができると、短時間で1原子層の形成が
完了し、効果的であるので、基板が吸収する波長の光を
照射する方法が最適である0例えば、基板がSi、 G
e。
GaAsの場合アルゴンイオンレーザ(波長514.5
nm)、あるいは、各種のエキシマ−レーザ等の大出力
のレーザ等を用いることにより、基板表面付近の温度の
高速な昇降温ができる。 )  400°C以上の温度
で01基が脱離し、水素等のガスによってはこび去られ
る(あるいは水素と反応しHCIとなって流れ去る)(
第3図(C))、これにより、Siの清浄な表面(第3
図(d))が得られる。次に再び5iCIJtガス4を
導入すると、次のStの層7が形成されることになる。
(第3図(e))、このプロセスを繰り返すことによっ
てSiを1原子層ずつ堆積させることができる。
ところで、第3図(6)では表面のSiがむきだしにな
った例を示したが、これに水素原子が結合した形をとっ
ても、次に5iCIzHxガスを導入した場合に解離し
、第3図(e)の構造となるので問題なし1゜(丸施例
4) 第1の実施例では、St、 Ge+ GaAs等の(1
00)面上でのSiの1原子層毎の成長について説明し
た。
これに対して、第4の実施例は(110)面上でのSt
の1原子層毎の成長を行うものである。理想的な(11
0面では、表面のSiから上向きに出る結合の手は1本
である。従って、第4図に示すように、Si(:IH3
ガス8を用いることによって、Siの1原子層毎の成長
が可能になる。
基板1表面に5iCIH3ガス8を導入すると、3つの
水素が解離され、Stの1原子層が形成される(第4図
(b))、このとき、表面にCI基が残るので、その上
での5iCIJtガスの分解によるSlの付着は生じな
い、この表面のSit原子層形成が生じる温度、ガスの
圧力、ガスの導入時間等は、(100)面上に5iCI
 Jzガスを導入した場合とほぼ同じである。
次に基板温度を約400℃以上とし、水素等のガスを流
すことによって、表面のCI基が脱離しく第4図(C)
) 、Siの1原子層が残る(第4図(d))、その後
再びSt(:ltH□ガスを導入すれば次のSil原子
層の形成ができる。
(実施例5) 第1および第2の実施例では、表面の反応を1原子形成
で停止させるための表面の保護基としてCI基を用いて
いるが他のハロゲン原子を用いることもできる。
例えば、第1の実施例において、5iC1tHzガスの
代わりに5iBrtHtガスを用いても良い、 5iC
1zH。
と5iBr=H=ガスは類似の性質を示すので、同様な
反応を引き起こす、同様に、第2の実施例において、5
iCIH,ガスの代わりに5iBrJsガスを用いても
良いことは言うまでもない。
なお上記の実施例については基板として511 Ge。
GaAsの場合について説明したが、IV族、III−
v族。
■−■族の半導体基板についても通用しうるちのである
(発明の効果) 以上説明したように、本発明の半導体膜形成方法によれ
ば、解離しにくい基と、解離しやすい基または原子とを
、Si原子と結合させたガス分子を基板表面に供給し、
前記解離しやすい基を脱離させることにより、前記解離
しにくい基を有した状態で前記Si原子を前記基板表面
に付着させる工程と、ついで付着したSi原子が有する
前記解離しにくい基を脱離させる工程とを含むことによ
って、Siの成長が保護基(解離しにくい基)の存在に
より1原子層で自動的に停止し、続いて、この保護基を
脱離させることにより、次のSil原子層の成長が可能
となる。従って、この工程を繰り返すことにより、Si
の1原子層毎の膜成長を行うことができ、5ilI!形
成の膜厚制御性が著しく向上する効果を有する。
【図面の簡単な説明】
第1図は本発明の半導体膜形成方法の一実施例を示し、
第2図乃至第4図は他の実施例、第5図は従来の方法に
よるStの膜形成を示す模式図、第6図はGe (10
0)表面に5iCbH室ガスを導入したときの表面に付
着したSSからの光電子放出強度のSiCIJgガス導
入量依存性、第7図は表面へのSiの付着状態を示す模
式図、第8図は表面へのStの付着状態を示す他の例の
模式図、第9図はGe(100)表面に5iCIJzガ
スを導入し、未反応ガスを排気した後、基板温度を30
℃/分で上昇した時に、表面から脱離してくる塩素基(
C1基)の熱脱離スペクトル、第10図はGe(100
)表面にSiChHgガスを0.09torrで120
秒間導入した場合の基板に付着したStからの光電子放
出強度のガス導入時の基板温度T依存性を示す。 1・・・・・半導体基板 4・・・・・5iC1xHzガス 5.7・・・Si原子 ・C1基 ・5iCIH3

Claims (2)

    【特許請求の範囲】
  1. (1)Si原子にハロゲン原子(X)を2個と水素原子
    (H)を2個結合させたガス分子(SiX_2H_2)
    をIV族、III−V族、II−VI族半導体の基板上に供給し
    、前記水素原子を脱離させることにより、前記ハロゲン
    原子を有した状態で前記半導体基板表面にSi原子を付
    着させる工程と、ついで付着したSi原子が有するハロ
    ゲン原子を脱離させる工程とを含むことを特徴とする半
    導体膜形成方法。
  2. (2)Si原子にハロゲン原子(X)を1個と水素原子
    (H)を3個結合させたガス分子(SiXH_3)をI
    V族、III−V族あるいはII−VI族半導体の基板表面上に
    供給し、前記水素原子を脱離させることにより、前記ハ
    ロゲン原子を有した状態で前記半導体基板表面にSi原
    子を付着させる工程と、ついで付着したSi原子が有す
    るハロゲン原子を脱離させる工程とを含むことを特徴と
    する半導体膜形成方法。
JP23553688A 1988-09-20 1988-09-20 半導体膜形成方法 Pending JPH0282615A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23553688A JPH0282615A (ja) 1988-09-20 1988-09-20 半導体膜形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23553688A JPH0282615A (ja) 1988-09-20 1988-09-20 半導体膜形成方法

Publications (1)

Publication Number Publication Date
JPH0282615A true JPH0282615A (ja) 1990-03-23

Family

ID=16987433

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23553688A Pending JPH0282615A (ja) 1988-09-20 1988-09-20 半導体膜形成方法

Country Status (1)

Country Link
JP (1) JPH0282615A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014060228A (ja) * 2012-09-14 2014-04-03 Hitachi Kokusai Electric Inc 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
WO2018105349A1 (ja) * 2016-12-09 2018-06-14 東京エレクトロン株式会社 SiC膜の成膜方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014060228A (ja) * 2012-09-14 2014-04-03 Hitachi Kokusai Electric Inc 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
WO2018105349A1 (ja) * 2016-12-09 2018-06-14 東京エレクトロン株式会社 SiC膜の成膜方法
JP2018098304A (ja) * 2016-12-09 2018-06-21 東京エレクトロン株式会社 SiC膜の成膜方法

Similar Documents

Publication Publication Date Title
JP2001328900A (ja) 薄膜の形成方法
JPH04291916A (ja) 気相成長方法及び装置
JPH0282615A (ja) 半導体膜形成方法
JP2758247B2 (ja) 有機金属ガス利用薄膜形成装置
JPH02208925A (ja) 半導体膜の形成方法
JPH04226018A (ja) 半導体装置の製造方法
JP2550353B2 (ja) 半導体膜形成方法
JP2736655B2 (ja) 化合物半導体結晶成長方法
JP2577542B2 (ja) 半導体結晶成長装置
JP3090232B2 (ja) 化合物半導体薄膜形成法
JPH0431391A (ja) エピタキシャル成長方法
JP2726149B2 (ja) 薄膜形成装置
JPS6355929A (ja) 半導体薄膜の製造方法
JPH0388324A (ja) 化合物半導体薄膜の形成方法
JPS61260622A (ja) GaAs単結晶薄膜の成長法
JPH0243720A (ja) 分子線エピタキシャル成長方法
JPH05186295A (ja) 結晶成長方法
JPH0535719B2 (ja)
JPH03185716A (ja) 化合物半導体結晶の成長方法
JPH0323294A (ja) 化合物半導体結晶成長方法
JP2577543B2 (ja) 単結晶薄膜成長装置
JPH02248035A (ja) エピタキシャル成長方法
JPS6134926A (ja) 半導体単結晶成長装置
JPS6341014A (ja) エピタキシヤル成長方法
JP3977957B2 (ja) 窒素化合物分子のクラッキング方法、及びガスクラッキングセル