KR20140024644A - 패키지 기판, 패키지 기판의 제조 방법 및 패키지 기판의 성형 금형 - Google Patents

패키지 기판, 패키지 기판의 제조 방법 및 패키지 기판의 성형 금형 Download PDF

Info

Publication number
KR20140024644A
KR20140024644A KR1020120090891A KR20120090891A KR20140024644A KR 20140024644 A KR20140024644 A KR 20140024644A KR 1020120090891 A KR1020120090891 A KR 1020120090891A KR 20120090891 A KR20120090891 A KR 20120090891A KR 20140024644 A KR20140024644 A KR 20140024644A
Authority
KR
South Korea
Prior art keywords
substrate
molding die
cavity
chip component
package substrate
Prior art date
Application number
KR1020120090891A
Other languages
English (en)
Other versions
KR101388892B1 (ko
Inventor
유진오
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020120090891A priority Critical patent/KR101388892B1/ko
Priority to US13/827,497 priority patent/US9064882B2/en
Publication of KR20140024644A publication Critical patent/KR20140024644A/ko
Application granted granted Critical
Publication of KR101388892B1 publication Critical patent/KR101388892B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명은 패키지 기판, 패키지 기판의 제조 방법 및 패키지 기판의 성형 금형에 관한 것으로 칩 부품과 기판을 준비하는 단계와, 상기 기판의 주면에 칩 부품을 탑재하는 단계와, 캐비티를 갖고 천정면에 돌기를 구비하는 성형 금형을 준비하는 단계와, 상기 칩 부품이 상기 캐비티에 위치하도록 상기 기판을 상기 성형 금형의 바닥면에 배치하는 단계 및 상기 캐비티 내부에 액상 수지를 가압 주입하여 상기 칩 부품과 상기 기판의 주면을 일괄하여 밀봉하는 수지 밀봉체를 형성하는 단계를 포함하여 제조되거나, 이에 사용될 수 있다.

Description

패키지 기판, 패키지 기판의 제조 방법 및 패키지 기판의 성형 금형{PACKAGE SUBSTRATE, MANUFACTURING METHOD THEREOF AND MANUFACTURING MOLD THEREOF}
본 발명은 패키지 기판, 패키지 기판의 제조 방법 및 패키지 기판의 성형 금형에 관한 것이다.
전기회로가 배치되어 있는 기판에는 반도체 칩 등의 칩 부품이 탑재된다. 상기 기판에 탑재되는 반도체 칩 등은 상기 기판에 배치되는 전기회로와 전기적으로 연결되어 신호에 따라 작동할 수 있다.
한편, 전자장치의 사이즈가 소형화됨에 따라 이에 장착되는 기판의 사이즈도 작아지고 있다. 이에 따라 기판에 장착되는 반도체 칩 등의 칩 부품의 사이즈도 작아짐은 물론이다.
일반적으로 칩 부품은 기판에 와이어 본딩, 즉, 땜납을 이용하여 와이어를 솔더링(Soldering)에 의해 전기적으로 연결하거나, 기판에 구비되는 전극에 칩 부품을 솔더볼 등을 이용하여 전기적으로 연결하게 된다.
칩 부품 등의 사이즈가 작아지면서 상기 칩 부품을 기판에 전기적으로 연결하는 것이 어려워지고 있다. 이에, 단순 솔더링 만으로는 신뢰성 규격(낙하, MSL 등)을 만족할 수 없어 기판에 칩 부품을 탑재한 후 수지를 이용하여 상기 기판 및 칩 부품을 몰딩(Molding)하는 방식이 사용되고 있다.
이러한 몰딩 방식에는 크게 액상 수지 도포 후 모세관력(Capillary force)에 의해 칩 부품 사이로 수지가 스며들게 하는 액상 몰딩 방식과 액상의 수지를 높은 압력으로 밀어 넣는 트랜스퍼 몰딩(Transfer molding) 방식이 있다.
최근 생산성 등의 이유로 트랜스퍼 몰딩(Transfer molding) 방식이 널리 활용되는데, 트랜스퍼 몰딩(Transfer Molding) 방식의 경우 위치별(가령, 칩 부품 등이 기판에 부착되는 부분과 상기 칩 부품의 상부 간) 마찰력 차이에 따라 몰딩액 흐름의 속도 차이에 의해 에어 트랩(Air trap)이 생길 수밖에 없다. 이에 에어 트랩(Air trap)을 높은 압력으로 압축하여 부피를 축소시켜 품질에 문제가 되지 않게 만드는 방식을 채택하고 있다.
하지만 최근 부품이 소형화되고, 부품 간의 실장거리가 줄어들면서 이러한 에어 트랩(Air trap)의 발생과 부피를 더 줄이는 기술의 필요성이 대두되고 있다.
본 발명은 상기한 문제점을 해소하기 위한 것으로 에어 트랩의 발생을 최소화한 패키지 기판과 이를 제조할 수 있는 성형 금형 및 이의 제조 방법을 제공하고자 한다.
본 발명의 일 실시예에 따른 패키지 기판의 제조 방법은 칩 부품과 기판을 준비하는 단계; 상기 기판의 주면에 칩 부품을 탑재하는 단계; 캐비티를 갖고 천정면에 돌기를 구비하는 성형 금형을 준비하는 단계; 상기 칩 부품이 상기 캐비티에 위치하도록 상기 기판을 상기 성형 금형의 바닥면에 배치하는 단계; 및 상기 캐비티 내부에 액상 수지를 가압 주입하여 상기 칩 부품과 상기 기판의 주면을 일괄하여 밀봉하는 수지 밀봉체를 형성하는 단계;를 포함할 수 있다.
본 발명의 일 실시예에 따른 패키지 기판의 제조 방법에서 상기 기판의 주면의 반대면이 상기 성형 금형의 바닥면과 접촉할 수 있다.
본 발명의 일 실시예에 따른 패키지 기판의 제조 방법에서 상기 돌기는 상기 천정면을 따라 연속적으로 구비될 수 있다.
본 발명의 일 실시예에 따른 패키지 기판의 제조 방법에서 상기 돌기는 소정 간격 이격하여 반복적으로 형성될 수 있다.
본 발명의 일 실시예에 따른 패키지 기판의 제조 방법에서 상기 칩 부품이 탑재된 상기 기판은 상기 돌기가 형성되는 부분이 상기 기판의 절단 라인과 일치되도록 상기 성형 금형의 바닥면에 배치될 수 있다.
본 발명의 일 실시예에 따른 패키지 기판의 제조 방법에서 상기 돌기는, 상기 성형 금형의 천정면과 상기 캐비티에 배치되는 상기 칩 부품의 사이 공간보다 길이가 길고, 상기 성형 금형의 천정면과 상기 캐비티에 배치되는 상기 기판의 사이 공간보다 길이가 짧게 형성될 수 있다.
본 발명의 일 실시예에 따른 패키지 기판의 제조 방법에서 상기 수지 밀봉체를 형성하는 단계 후에, 상기 수지 밀봉체와 상기 기판을 절단하는 단계를 포함할 수 있다.
본 발명의 일 실시예에 따른 패키지 기판의 제조 방법에서 상기 성형 금형은, 상호 대향하는 2개의 측면을 구비하고, 상기 2개의 측면 중 한쪽에 형성되는 게이트와, 상기 2개의 측면 중 다른 한쪽에 형성되는 에어 벤트를 구비하고, 상기 수지는 상기 게이트로부터 상기 에어 벤트를 향하여 주입될 수 있다.
본 발명의 일 실시예에 따른 패키지 기판의 제조 방법에서 상기 성형 금형의 바닥면에는 상기 기판의 고정수단이 구비될 수 있다.
본 발명의 일 실시예에 따른 패키지 기판의 제조 방법에서 상기 고정수단은 상기 성형 금형의 바닥면에 구비되는 안착홈이고, 상기 기판은 상기 안착홈에 안착되도록 바닥면에 배치될 수 있다.
본 발명의 일 실시예에 따른 패키지 기판의 성형 금형은 상부 성형 금형; 및
상기 상부 성형 금형에 합체되어 캐비티를 제공하는 하부 성형 금형;을 포함하고, 상기 상부 성형 금형은 상기 캐비티 내부의 천정면에 돌기를 구비할 수 있다.
본 발명의 일 실시예에 따른 패키지 기판의 성형 금형에서 상기 돌기는 상기 천정면을 따라 연속적으로 구비될 수 있다.
본 발명의 일 실시예에 따른 패키지 기판의 성형 금형에서 상기 돌기는 소정 간격 이격하여 반복적으로 형성될 수 있다.
본 발명의 일 실시예에 따른 패키지 기판의 성형 금형에서 상기 돌기는, 상기 상부 성형 금형의 상기 천정면과 상기 캐비티에 배치되는 칩 부품의 사이 공간보다 길이가 길고, 상기 상부 성형 금형의 천정면과 상기 캐비티에 배치되는 기판의 사이 공간보다 길이가 짧게 형성될 수 있다.
본 발명의 일 실시예에 따른 패키지 기판의 성형 금형에서 상기 상부 성형 금형 및 상기 하부 성형 금형 중 적어도 어느 하나는, 상호 대향하는 2개의 측면을 구비하고, 상기 2개의 측면 중 한쪽에 형성되는 게이트와, 상기 2개의 측면 중 다른 한쪽에 형성되는 에어 벤트를 구비할 수 있다.
본 발명의 일 실시예에 따른 패키지 기판의 성형 금형에서 상기 하부 성형 금형의 상기 캐비티 바닥면에는 기판의 고정수단이 구비될 수 있다.
본 발명의 일 실시예에 따른 패키지 기판의 성형 금형에서 상기 고정수단은 상기 하부 성형 금형의 바닥면에 구비되는 안착홈일 수 있다.
본 발명의 일 실시예에 따른 패키지 기판은 기판; 상기 기판의 일면에 탑재되는 칩 부품; 및 상기 칩 부품과 상기 기판의 일면을 모두 밀봉하는 수지 밀봉체;를 포함하고, 상기 수지 밀봉체의 주면에는 형성 돌기 또는 형성 홈이 형성될 수 있다.
본 발명의 일 실시예에 따른 패키지 기판에서 상기 수지 밀봉체의 주면에는 형성 돌기가 연속하여 형성될 수 있다.
본 발명의 일 실시예에 따른 패키지 기판에서 상기 수지 밀봉체의 주면에는 형성 홈이 소정 간격 이격하여 반복적으로 형성될 수 있다.
본 발명의 일 실시예에 따른 패키지 기판에서 상기 형성 홈이 형성되는 부분이 상기 기판의 절단면과 일치할 수 있다.
본 발명의 일 실시예에 따른 패키지 기판에서 상기 형성 홈은, 상기 수지 밀봉체의 상부면과 상기 수지 밀봉체에 밀봉된 상기 칩 부품의 상부면 사이 공간보다 깊이가 깊고, 상기 수지 밀봉체의 상부면과 상기 기판의 상부면 사이 공간보다 깊이가 얕게 형성될 수 있다.
본 발명을 이용하면 에어 트랩의 발생을 최소화한 패키지 기판과 이를 제조하는 성형 금형 및 이의 제조 방법을 제공할 수 있다.
도 1 및 도 2는 본 발명의 일 실시예에 따른 패키지 기판의 단면도이고,
도 3의 (a) 및 (b)는 패키지 기판의 몰딩 과정에서 에어 트랩이 형성되는 원리를 설명하는 설명도이며,
도 4 및 도 5의 (a) 내지 (d)는 본 발명의 일 실시예에 따른 패키지 기판의 제조 단계를 설명하는 도면이고,
도 6 및 도 7은 본 발명의 일 실시예에 따른 패키지 기판의 성형에 사용되는 성형 금형을 도시한 단면도이다.
이하에서는 도면을 참조하여 본 발명의 구체적인 실시예를 상세하게 설명한다. 다만, 본 발명의 사상은 제시되는 실시예에 제한되지 아니하고, 본 발명의 사상을 이해하는 당업자는 동일한 사상의 범위 내에서 다른 구성요소를 추가, 변경, 삭제 등을 통하여, 퇴보적인 다른 발명이나 본 발명 사상의 범위 내에 포함되는 다른 실시예를 용이하게 제안할 수 있을 것이나, 이 또한 본원 발명 사상 범위 내에 포함된다고 할 것이다.
또한, 각 실시예의 도면에 나타나는 동일 또는 유사한 사상의 범위 내의 기능이 동일 또는 유사한 구성요소는 동일 또는 유사한 참조부호를 사용하여 설명한다.
도 1 및 도 2는 본 발명의 일 실시예에 따른 패키지 기판의 단면도이다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 패키지 기판(100)(200)은 기판(110), 상기 기판(110)에 탑재되는 반도체 칩 등의 칩 부품(120) 및 상기 기판(110) 및 상기 칩 부품(120)을 일괄적으로 몰딩하는 수지 밀봉체(130)를 포함할 수 있다. 여기서, 상기 수지 밀봉체(130)의 표면에는 형성 홈(131) 또는 형성 돌기(133)가 구비될 수 있다.
상기 기판(110)은 인쇄회로기판(Printed Circuit Substrate)일 수 있다. 상기 기판(110)에는 전기회로가 배선되어 있으며, 반도체 칩 등의 칩 부품(120)이 상기 기판(110)에 탑재될 수 있다. 물론, 상기 칩 부품(120)은 상기 기판(110)에 배선된 전기회로와 전기적으로 연결될 수 있다. 상기 기판(110)에는 절단 라인(111)이 형성될 수 있다. 즉, 상기 기판(110)에 칩 부품(120) 등을 탑재하고 수지 밀봉체(130)의 몰딩이 완료된 후에는 상기 절단 라인(111)을 따라 상기 기판(110)을 절단할 수 있다. 다시 말해, 상기 기판(110)을 웨이퍼 레벨로 제조한 후 상기 절단 라인(111)을 따라 절단하여 다이스화하여 각 다이스를 사용할 수 있다.
상기 기판(110)의 일면에는 반도체 칩 등의 칩 부품(120)이 탑재될 수 있다. 상기 칩 부품(120)은 상기 기판(110)에 와이어 본딩, 즉, 땜납을 이용하여 와이어를 솔더링(Soldering)에 의해 전기적으로 연결할 수 있다. 또한, 상기 기판(110)에 구비되는 전극에 칩 부품(120)을 솔더볼 등을 이용하여 직접 플립칩 방식으로 전기적으로 연결할 수도 있다. 여기서, 상기 칩 부품(120)은 기판(110)에 탑재 가능한 것으라면 어느 것이든 포괄하는 개념일 수 있다.
상기 기판(110) 및 상기 칩 부품(120)의 표면에는 상기 기판(110) 및 상기 칩 부품(120)을 일괄적으로 밀봉하는 수지 밀봉체(130)가 구비될 수 있다. 상기 수지 밀봉체(130)는 상기 칩 부품(120)이 탑재된 상기 기판(110)을 성형 금형(300)(400)의 내부에 배치한 후 액상 수지를 주입하여 상기 액상 수지가 경화된 후에 상기 성형 금형(300)(400)을 제거하여 형성할 수 있다. 상기 액상 수지는 전기적으로 절연성인 것을 사용할 수 있다.
여기서, 상기 수지 밀봉체(130)의 표면(주면)에는 형성 홈(131) 또는 형성 돌기(133)가 구비될 수 있다.
상기 형성 홈(131)은 상기 수지 밀봉체(130)의 표면을 따라 소정 간격 이격하여 반복적으로 형성될 수 있다(도 1 참조). 상기 형성 홈(131)은 상기 기판(110)에 구비되는 절단 라인(111)과 동일한 위치에 형성될 수 있다. 즉, 상기 형성 홈(131)은 상기 기판(110)을 웨이퍼 레벨로 패키징하는 경우 상기 기판(110)을 다이스 레벨로 절단하는 안내선의 역할을 할 수 있다.
또한, 상기 형성 홈(131)은 상기 수지 밀봉체(130)의 표면(상부면)과 상기 수지 밀봉체(130)에 밀봉된 상기 칩 부품(120)의 상부면 사이 공간보다 깊이가 깊고, 상기 수지 밀봉체(130)의 표면(상부면)과 상기 기판(110)의 상부면 사이 공간보다 깊이가 얕게 형성될 수 있다.
상기 형성 돌기(133)는 상기 수지 밀봉체(130)의 표면을 따라 연속적으로 형성될 수 있다(도 2 참조). 즉, 상기 형성 돌기(133)는 상기 수지 밀봉체(130)의 표면을 따라 마찰면처럼 형성될 수 있으며, 상기 형성 돌기(133)는 삼각 형상을 구비할 수 있다.
상기 형성 홈(131) 및 상기 형성 돌기(133)는 상기 수지 밀봉체(130) 내부에 에어 트랩의 형성을 최소화하기 위한 성형 금형(300)(400)의 구조에 의해 필연적으로 형성되는 것이므로, 이하, 성형 금형(300)(400) 및 이를 이용한 패키지 기판의 제조 방법에서 더욱 상세히 설명하도록 하겠다.
도 3의 (a) 및 (b)는 패키지 기판의 몰딩 과정에서 에어 트랩이 형성되는 원리를 설명하는 설명도이다.
도 3을 참조하면, 상부 성형 금형(40)과 하부 성형 금형(50)의 합형에 의해 형성되는 캐비티(내부 공간)에 반도체 칩 등의 칩 부품(20)이 탑재된 기판(10)을 배치하고, 상기 성형 금형(40)(50)의 내부 공간에 액상 수지를 가압 주입하여 상기 칩 부품(20) 및 기판(10)을 일괄적으로 몰딩하여 수지 밀봉체(30)를 형성하는 과정이 개시된다.
성형 금형(40)(50)의 내부에는 화살표(도 3의 (a)에서 'D', 도 3의 (b)에서 'F1', 'F2') 방향으로 액상 수지를 가압 주입할 수 있다. 다만, 도 3의 (b)에서 보듯이, 칩 부품(20)의 상면과 상부 성형 금형(40) 사이 공간에는 아무런 장애물이 없으므로 액상 수지가 빠르게 주입될 수 있으나(F1), 칩 부품(20)과 하부 성형 금형(50) 사이 공간에는 칩 부품, 솔더 볼 등의 장애물 등이 배치되어 있어 액상 수지의 흐름을 방해하게 되므로 액상 수지의 주입 속도가 늦춰지게 된다(F2).
상부와 하부의 액상 수지 주입 속도차에 따라 먼저 채워진 상부의 액상 수지가 상부 공간에서 앞서나간 상태로 하부 공간을 덮는 경우 미처 액상 수지가 채워지지 못한 하부 공간에는 에어 트랩(35)이 필연적으로 형성될 수 있다.
즉, 성형 금형의 내부 공간에 칩 부품이 탑재된 기판을 배치하고 상기 내부 공간에 액상 수지를 주입하여 수지 밀봉체를 형성하는 경우에는 상기 기판에 배치되는 칩 부품의 배치가 액상 수지의 흐름을 방해하는 장애물 역할을 하게 된다. 이에 따라, 성형 금형의 내부 공간에서 칩 부품이 배치되는 하부 공간과 그 상부 공간은 주입되는 액상 수지의 속도차가 발생하게 된다. 즉, 성형 금형의 내부 공간에서 칩 부품이 배치되는 하부 공간과 그 상부 공간은 액상 수지의 흐름에 있어서 마찰력의 차이가 존재하게 된다.
이에, 본 발명의 일 실시예에 따른 성형 금형(300)(400)은 상기 성형 금형(300)(400)에 의해 형성되는 캐비티(내부 공간)에서 칩 부품이 배치되지 않는 상부 공간에 추가의 마찰력이 발생하도록 할 수 있다. 이에 따라, 상기 캐비티에 주입되는 액상 수지의 흐름 속도가 상부 공간과 하부 공간 간에 균형을 이룰 수 있다. 이하, 도 4 내지 도 7을 참조하여 상술한다.
도 4 및 도 5의 (a) 내지 (d)는 본 발명의 일 실시예에 따른 패키지 기판의 제조 단계를 도시한 도면이다.
도 4를 참조하면, 도 1에 도시된 본 발명의 일 실시예에 따른 패키지 기판(100)의 제조 방법이 개시된다.
먼저, 반도체 칩 등의 칩 부품(120)과 기판(110)을 준비한다. 그리고, 상기 기판(110)의 일면에 상기 칩 부품(120)을 탑재한다(도 4의 (a)). 상기 기판(110)은 웨이퍼 레벨 기판(110)일 수 있으며, 이 경우에 상기 기판(110)에는 다이스 레벨로 절단하기 위한 절단 라인(111)이 구비될 수 있다.
다음으로, 캐비티(330)를 갖고 천정면(312)에 돌기(311)를 구비하는 성형 금형(300)을 준비하고, 상기 캐비티(330)의 바닥면(322)에 상기 칩 부품(120)이 탑재된 기판(110)을 배치한다(도 4의 (b)).
여기서, 상기 칩 부품(120)이 상기 캐비티(330)에 위치하도록 배치할 수 있다. 즉, 상기 기판(110)의 주면의 반대면이 상기 성형 금형(300)의 바닥면(322)과 접촉하도록 배치될 수 있다.
상기 성형 금형(300)은 상부 성형 금형(310)과 하부 성형 금형(320)의 합형에 의해 내부에 내부 공간 즉, 캐비티(330)를 제공하도록 구비될 수 있다. 여기서, 상기 상부 성형 금형(310)은 상기 캐비티(330)의 천정면(312)을 제공하고, 상기 하부 성형 금형(320)은 상기 캐비티(330)의 바닥면(322)을 제공할 수 있다.
또한, 상기 상부 성형 금형(310)에는 상기 캐비티(330)로 돌출되는 돌기(311)가 구비될 수 있다. 상기 상부 성형 금형(310)의 천정면(312)에 구비되는 돌기(311)는 소정 간격 이격하여 반복적으로 구비될 수 있다. 한편, 상기 기판(110)은 상기 기판(110)에 구비되는 절단 라인(111)이 상기 돌기(311)가 구비되는 위치와 일치하도록 상기 성형 금형(300)의 캐비티(330)에 배치될 수 있다.
또한, 상기 돌기(311)는 상기 성형 금형(300)의 천정면(312)과 상기 캐비티(330)에 배치되는 상기 칩 부품(120)의 사이 공간보다 길이가 길고, 상기 성형 금형(300)의 천정면(312)과 상기 캐비티(330)에 배치되는 상기 기판(110)의 사이 공간보다 길이가 짧게 형성될 수 있다. 즉, 상기 캐비티(330)를 칩 부품(120) 등이 배치되는 하부 공간과 그 상부의 상부 공간으로 구분할 때 상기 상부 공간을 높이보다는 높게 형성될 수 있다. 이 정도 길이로 구비되는 경우에 도 4의 (c)에서 보듯이 상기 상부 공간으로 흐르는 액상 수지의 흐름을 효율적으로 늦춰줘서 에어 트랩의 형성을 효율적으로 최소화할 수 있다.
또한, 상기 성형 금형(300)은, 상호 대향하는 2개의 측면을 구비하고, 상기 2개의 측면 중 한쪽에 형성되는 게이트(331)와, 상기 2개의 측면 중 다른 한쪽에 형성되는 에어 벤트(333)를 구비하고, 상기 액상 수지는 상기 게이트(331)로부터 상기 에어벤트(333)를 향하여 주입될 수 있다.
또한, 상기 성형 금형(300)의 바닥면(322)에는 상기 기판(110)의 고정수단이 구비될 수 있다. 즉, 상기 하부 성형 금형(320)의 바닥면(322)에는 고정수단이 구비될 수 있다. 상기 고정수단은 상기 하부 성형 금형(320)의 바닥면(322)에 구비되는 안착홈(321)이고, 상기 기판(110)은 상기 안착홈(321)에 안착되도록 바닥면(322)에 배치될 수 있다.
또한, 상기 고정수단은 상기 하부 성형 금형(420)의 바닥면(422)에 구비되는 흡입홀(423)일 수도 있다. 상기 흡입홀(423)은 흡입배관(425)에 의해 흡입펌프(427)와 연결될 수 있다. 상기 흡입펌프(427)의 흡입력에 의해 상기 기판(110)은 상기 하부 성형 금형(420)의 바닥면(422)에 단단히 밀착고정될 수 있다(도 7 참조).
다음으로, 상기 캐비티(330) 내부에 액상 수지를 가압 주입하여 상기 칩 부품(120)과 상기 기판(110)의 주면을 일괄하여 밀봉하는 수지 밀봉체(130)를 형성할 수 있다(도 4의 (c) 참조).
상기 수지 밀봉체(130)는 전기적으로 절연체일 수 있다. 또한, 상기 수지 밀봉체(130)는 상기 상부 성형 금형(300)에 구비되는 돌기(311)에 의해 형성되는 형성 홈(131)을 구비할 수 있다. 여기서, 상기 형성 홈(131)은 소정 간격 이격하여 반복적으로 형성될 수 있다. 또한, 상기 형성 홈(131)은 상기 기판(110)에 구비되는 절단 라인(111)과 동일한 위치에 형성될 수 있다.
한편, 상기 기판(110)이 웨이퍼 레벨로 제조된 것인 경우에는, 상기 기판(110)을 절단하는 단계를 포함할 수 있다(도 4의 (d) 참조).
여기서, 상기 기판(110)의 상부에는 수지 밀봉체(130)가 형성되므로 상기 기판(110)과 수지 밀봉체(130)를 동시에 절단할 수 있다. 또한, 상기 기판(110)에는 절단 라인(111)이 구비되어 있으므로 상기 절단 라인(111)을 따라 상기 기판(110)을 절단할 수 있다. 나아가, 상기 수지 밀봉체(130)에 형성되는 형성 홈(131)이 상기 절단 라인(111)과 일치하도록 형성되는 경우에는 상기 형성 홈(131)을 절단의 안내선으로 하여 기판(110)을 절단할 수도 있다.
도 5를 참조하면, 도 2에 도시된 본 발명의 일 실시예에 따른 패키지 기판(200)의 제조 방법이 개시된다.
먼저, 반도체 칩 등의 칩 부품(120)과 기판(110)을 준비한다. 그리고, 상기 기판(110)의 일면에 상기 칩 부품(120)을 탑재한다(도 5의 (a)). 상기 기판(110)은 웨이퍼 레벨 기판(110)일 수 있으며, 이 경우에 상기 기판(110)에는 다이스 레벨로 절단하기 위한 절단 라인(111)이 구비될 수 있다.
다음으로, 캐비티(430)를 갖고 천정면(412)에 돌기(411)를 구비하는 성형 금형(400)을 준비하고, 상기 캐비티(430)의 바닥면(422)에 상기 칩 부품(120)이 탑재된 기판(110)을 배치한다(도 5의 (b)).
여기서, 상기 칩 부품(120)이 상기 캐비티(430)에 위치하도록 배치할 수 있다. 즉, 상기 기판(110)의 주면의 반대면이 상기 성형 금형(400)의 바닥면(422)과 접촉하도록 배치될 수 있다.
상기 성형 금형(400)은 상부 성형 금형(410)과 하부 성형 금형(420)의 합형에 의해 내부에 내부 공간 즉, 캐비티(430)를 제공하도록 구비될 수 있다. 여기서, 상기 상부 성형 금형(410)은 상기 캐비티(430)의 천정면(412)을 제공하고, 상기 하부 성형 금형(420)은 상기 캐비티(430)의 바닥면(422)을 제공할 수 있다.
또한, 상기 상부 성형 금형(410)에는 상기 캐비티(430)로 돌출되는 돌기(411)가 구비될 수 있다. 상기 상부 성형 금형(410)의 천정면(412)에 구비되는 돌기(411)는 상기 천정면(412)을 따라 연속적으로 구비될 수 있다.
상기 돌기(411)는 상기 캐비티(430)를 칩 부품(120) 등이 배치되는 하부 공간과 그 상부의 상부 공간으로 구분할 때 상기 상부 공간에 추가로 마찰력이 형성되도록 할 수 있다. 즉, 상기 돌기(411)가 천정면(412)에 구비됨으로써 상기 상부 공간으로 흐르는 액상 수지의 흐름을 늦춰 상기 하부 공간으로 흐르는 액상 수지와의 흐름 속도와 대략 맞춰 줌으로써 에어 트랩의 형성을 효율적으로 최소화할 수 있다.
또한, 상기 성형 금형(400)은, 상호 대향하는 2개의 측면을 구비하고, 상기 2개의 측면 중 한쪽에 형성되는 게이트(431)와, 상기 2개의 측면 중 다른 한쪽에 형성되는 에어 벤트(433)를 구비하고, 상기 액상 수지는 상기 게이트(431)로부터 상기 에어벤트(433)를 향하여 주입될 수 있다.
또한, 상기 성형 금형(400)의 바닥면(422)에는 상기 기판(110)의 고정수단이 구비될 수 있다. 즉, 상기 하부 성형 금형(420)의 바닥면(422)에는 고정수단이 구비될 수 있다. 상기 고정수단은 상기 하부 성형 금형(420)의 바닥면(422)에 구비되는 안착홈(421)이고, 상기 기판(110)은 상기 안착홈(421)에 안착되도록 바닥면(422)에 배치될 수 있다.
또한, 상기 고정수단은 상기 하부 성형 금형(420)의 바닥면(422)에 구비되는 흡입홀(423)일 수도 있다. 상기 흡입홀(423)은 흡입배관(425)에 의해 흡입펌프(427)와 연결될 수 있다. 상기 흡입펌프(427)의 흡입력에 의해 상기 기판(110)은 상기 하부 성형 금형(420)의 바닥면(422)에 단단히 밀착고정될 수 있다(도 7 참조).
다음으로, 상기 캐비티(430) 내부에 액상 수지를 가압 주입하여 상기 칩 부품(120)과 상기 기판(110)의 주면을 일괄하여 밀봉하는 수지 밀봉체(130)를 형성할 수 있다(도 5의 (c) 참조).
상기 수지 밀봉체(130)는 전기적으로 절연체일 수 있다. 또한, 상기 수지 밀봉체(130)는 상기 상부 성형 금형(400)에 구비되는 돌기(411)에 의해 형성되는 형성 돌기(133)를 구비할 수 있다. 여기서, 상기 형성 돌기(133)는 소정 간격 이격하여 반복적으로 형성될 수 있다.
한편, 상기 기판(110)이 웨이퍼 레벨로 제조된 것인 경우에는, 상기 기판(110)을 절단하는 단계를 포함할 수 있다(도 5의 (d) 참조).
여기서, 상기 기판(110)의 상부에는 수지 밀봉체(130)가 형성되므로 상기 기판(110)과 수지 밀봉체(130)를 동시에 절단할 수 있다. 또한, 상기 기판(110)에는 절단 라인(111)이 구비되어 있으므로 상기 절단 라인(111)을 따라 상기 기판(110)을 절단할 수 있다.
도 6 및 도 7은 본 발명의 일 실시예에 따른 패키지 기판의 성형에 사용되는 성형 금형을 도시한 단면도이다.
도 6을 참고하면, 본 발명의 일 실시예에 따른 성형 금형(300)은 상부 성형 금형(310)과 하부 성형 금형(320)을 포함할 수 있다.
상기 성형 금형(300)은 상기 상부 성형 금형(310)과 상기 하부 성형 금형(320)의 합형에 의해 내부 공간, 즉 캐비티(330)를 제공할 수 있다. 상기 캐비티(330)에 상기 설명한 반도체 칩 등 칩 부품(120)이 탑재된 기판(110)이 배치된 후에 액상 수지가 주입되어 수지 밀봉체(130)를 형성할 수 있다.
상기 상부 성형 금형(310)의 천정면(312)에는 돌기(311)가 구비될 수 있다. 상기 돌기(311)는 상기 천정면(312)에서 상기 캐비티(330)를 향하여 형성될 수 있다. 또한, 상기 돌기(311)는 상기 천정면(312)에 소정 간격 이격하여 반복적으로 형성될 수 있다. 상기 돌기(311)는 상기 캐비티(330)에 배치되는 기판(110)에 형성된 절단 라인(111)을 고려하여 상기 절단 라인(111)과 동일한 위치에 구비되도록 할 수 있다.
또한, 상기 돌기(311)는, 상기 상부 성형 금형(310)의 상기 천정면(312)과 상기 캐비티(330)에 배치되는 칩 부품(120)의 사이 공간보다 길이가 길고, 상기 상부 성형 금형(310)의 천정면(312)과 상기 캐비티(330)에 배치되는 기판(110)의 사이 공간보다 길이가 짧게 형성될 수 있다. 즉, 기판(110) 및 상기 기판(110)에 배치되는 칩 부품(120)의 높이를 고려하여 그 사이즈가 구비될 수 있다.
나아가, 상기 상부 성형 금형(310) 및 상기 하부 성형 금형(320) 중 적어도 어느 하나는, 상호 대향하는 2개의 측면을 구비하고, 상기 2개의 측면 중 한쪽에 형성되는 게이트(331)와, 상기 2개의 측면 중 다른 한쪽에 형성되는 에어 벤트(333)를 구비할 수 있다. 상기 게이트(331)로 액상 수지가 주입되며, 상기 게이트(331)에서 상기 에어 벤트(333) 방향으로 액상 수지가 가압 주입될 수 있다.
또한, 상기 하부 성형 금형(320)의 상기 캐비티(330) 바닥면(322)에는 기판(110)의 고정수단이 구비될 수 있다. 즉, 상기 바닥면(322)에 배치되는 기판(110)이 단단히 고정되어 액상 수지를 상기 캐비티(330)에 주입하는 경우라도 상기 기판(110)이 움직이지 않도록 할 수 있다.
여기서, 상기 고정수단은 상기 하부 성형 금형(320)의 바닥면(322)에 구비되는 안착홈(321)일 수 있다. 상기 안착홈(321)은 상기 기판(110)의 사이즈와 동일하게 형성되어 상기 기판(110)이 상기 안착홈(321)에 대략 맞춤 끼움되도록 할 수 있다.
도 7을 참고하면, 본 발명의 일 실시예에 따른 성형 금형(400)은 상부 성형 금형(410)과 하부 성형 금형(420)을 포함할 수 있다.
상기 성형 금형(400)은 상기 상부 성형 금형(410)과 상기 하부 성형 금형(420)의 합형에 의해 내부 공간, 즉 캐비티(430)를 제공할 수 있다. 상기 캐비티(430)에 상기 설명한 반도체 칩 등 칩 부품(120)이 탑재된 기판(110)이 배치된 후에 액상 수지가 주입되어 수지 밀봉체(130)를 형성할 수 있다.
상기 상부 성형 금형(410)의 천정면(412)에는 돌기(411)가 구비될 수 있다. 상기 돌기(411)는 상기 천정면(412)에서 상기 캐비티(430)를 향하여 형성될 수 있다. 또한, 상기 돌기(411)는 천정면(312)을 따라 연속적으로 반복 구비될 수 있다.
또한, 상기 상부 성형 금형(410) 및 상기 하부 성형 금형(420) 중 적어도 어느 하나는, 상호 대향하는 2개의 측면을 구비하고, 상기 2개의 측면 중 한쪽에 형성되는 게이트(431)와, 상기 2개의 측면 중 다른 한쪽에 형성되는 에어 벤트(433)를 구비할 수 있다. 상기 게이트(431)로 액상 수지가 주입되며, 상기 게이트(431)에서 상기 에어 벤트(433) 방향으로 액상 수지가 가압 주입될 수 있다.
또한, 상기 하부 성형 금형(420)의 상기 캐비티(430) 바닥면(422)에는 기판(110)의 고정수단이 구비될 수 있다. 즉, 상기 바닥면(422)에 배치되는 기판(110)이 단단히 고정되어 액상 수지를 상기 캐비티(430)에 주입하는 경우라도 상기 기판(110)이 움직이지 않도록 할 수 있다.
여기서, 상기 고정수단은 상기 하부 성형 금형(420)의 바닥면(422)에 구비되는 흡입홀(423)일 수도 있다. 상기 흡입홀(423)은 흡입배관(425)에 의해 흡입펌프(427)와 연결될 수 있다. 상기 흡입펌프(427)의 흡입력에 의해 상기 기판(110)은 상기 하부 성형 금형(420)의 바닥면(422)에 단단히 밀착고정될 수 있다.
나아가, 상기 고정수단은 상기 하부 성형 금형(420)의 바닥면(422)에 구비되는 안착홈(421)을 더 포함할 수 있다. 상기 안착홈(421)은 상기 기판(110)의 사이즈와 동일하게 형성되어 상기 기판(110)이 상기 안착홈(421)에 대략 맞춤 끼움되도록 할 수 있다.
다만, 상기 고정수단은 상술한 것에 한정하지 않으며 상기 기판을 상기 하부 성형 금형(420)의 바닥면(422)에 고정할 수 있는 것이라면 다양한 수단이 활용될 수 있다.
100, 200: 패키지 기판
110: 기판
120: 칩 부품
130: 수지 밀봉체
300, 400: 성형 금형

Claims (22)

  1. 칩 부품과 기판을 준비하는 단계;
    상기 기판의 주면에 칩 부품을 탑재하는 단계;
    캐비티를 갖고 천정면에 돌기를 구비하는 성형 금형을 준비하는 단계;
    상기 칩 부품이 상기 캐비티에 위치하도록 상기 기판을 상기 성형 금형의 바닥면에 배치하는 단계; 및
    상기 캐비티 내부에 액상 수지를 가압 주입하여 상기 칩 부품과 상기 기판의 주면을 일괄하여 밀봉하는 수지 밀봉체를 형성하는 단계;를 포함하는 패키지 기판의 제조 방법.
  2. 제1항에 있어서,
    상기 기판의 주면의 반대면이 상기 성형 금형의 바닥면과 접촉하는 패키지 기판의 제조 방법.
  3. 제1항에 있어서,
    상기 돌기는 상기 천정면을 따라 연속적으로 구비되는 패키지 기판의 제조 방법.
  4. 제1항에 있어서,
    상기 돌기는 소정 간격 이격하여 반복적으로 형성되는 패키지 기판의 제조 방법.
  5. 제4항에 있어서,
    상기 칩 부품이 탑재된 상기 기판은 상기 돌기가 형성되는 부분이 상기 기판의 절단 라인과 일치되도록 상기 성형 금형의 바닥면에 배치되는 패키지 기판의 제조 방법.
  6. 제4항에 있어서,
    상기 돌기는, 상기 성형 금형의 천정면과 상기 캐비티에 배치되는 상기 칩 부품의 사이 공간보다 길이가 길고, 상기 성형 금형의 천정면과 상기 캐비티에 배치되는 상기 기판의 사이 공간보다 길이가 짧게 형성되는 패키지 기판의 제조 방법.
  7. 제1항에 있어서,
    상기 수지 밀봉체를 형성하는 단계 후에, 상기 수지 밀봉체와 상기 기판을 절단하는 단계를 더 포함하는 패키지 기판의 제조 방법.
  8. 제1항에 있어서,
    상기 성형 금형은, 상호 대향하는 2개의 측면을 구비하고, 상기 2개의 측면 중 한쪽에 형성되는 게이트와, 상기 2개의 측면 중 다른 한쪽에 형성되는 에어 벤트를 구비하고,
    상기 수지는 상기 게이트로부터 상기 에어 벤트를 향하여 주입되는 패키지 기판의 제조 방법.
  9. 제1항에 있어서,
    상기 성형 금형의 바닥면에는 상기 기판의 고정수단이 구비되는 패키지 기판의 제조 방법.
  10. 제9에 있어서,
    상기 고정수단은 상기 성형 금형의 바닥면에 구비되는 안착홈이고, 상기 기판은 상기 안착홈에 안착되도록 바닥면에 배치되는 패키지 기판의 제조 방법.
  11. 상부 성형 금형; 및
    상기 상부 성형 금형에 합체되어 캐비티를 제공하는 하부 성형 금형;을 포함하고,
    상기 상부 성형 금형은 상기 캐비티 내부의 천정면에 돌기를 구비하는 패키지 기판의 성형 금형.
  12. 제11항에 있어서,
    상기 돌기는 상기 천정면을 따라 연속적으로 구비되는 패키지 기판의 성형 금형.
  13. 제11항에 있어서,
    상기 돌기는 소정 간격 이격하여 반복적으로 형성되는 패키지 기판의 성형 금형.
  14. 제13항에 있어서,
    상기 돌기는, 상기 상부 성형 금형의 상기 천정면과 상기 캐비티에 배치되는 칩 부품의 사이 공간보다 길이가 길고, 상기 상부 성형 금형의 천정면과 상기 캐비티에 배치되는 기판의 사이 공간보다 길이가 짧게 형성되는 패키지 기판의 성형 금형.
  15. 제11항에 있어서,
    상기 상부 성형 금형 및 상기 하부 성형 금형 중 적어도 어느 하나는, 상호 대향하는 2개의 측면을 구비하고, 상기 2개의 측면 중 한쪽에 형성되는 게이트와, 상기 2개의 측면 중 다른 한쪽에 형성되는 에어 벤트를 구비하는 패키지 기판의 성형 금형.
  16. 제11항에 있어서,
    상기 하부 성형 금형의 상기 캐비티 바닥면에는 기판의 고정수단이 구비되는 패키지 기판의 성형 금형.
  17. 제16항에 있어서,
    상기 고정수단은 상기 하부 성형 금형의 바닥면에 구비되는 안착홈인 패키지 기판의 성형 금형.
  18. 기판;
    상기 기판의 일면에 탑재되는 칩 부품; 및
    상기 칩 부품과 상기 기판의 일면을 모두 밀봉하는 수지 밀봉체;를 포함하고,
    상기 수지 밀봉체의 주면에는 형성 돌기 또는 형성 홈이 형성된 패키지 기판.
  19. 제18항에 있어서,
    상기 수지 밀봉체의 주면에는 형성 돌기가 연속하여 형성된 패키지 기판.
  20. 제18항에 있어서,
    상기 수지 밀봉체의 주면에는 형성 홈이 소정 간격 이격하여 반복적으로 형성된 패키지 기판.
  21. 제20항에 있어서,
    상기 형성 홈이 형성되는 부분이 상기 기판의 절단면과 일치하는 패키지 기판.
  22. 제20항에 있어서,
    상기 형성 홈은, 상기 수지 밀봉체의 상부면과 상기 수지 밀봉체에 밀봉된 상기 칩 부품의 상부면 사이 공간보다 깊이가 깊고, 상기 수지 밀봉체의 상부면과 상기 기판의 상부면 사이 공간보다 깊이가 얕게 형성되는 패키지 기판.
KR1020120090891A 2012-08-20 2012-08-20 패키지 기판, 패키지 기판의 제조 방법 및 패키지 기판의 성형 금형 KR101388892B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120090891A KR101388892B1 (ko) 2012-08-20 2012-08-20 패키지 기판, 패키지 기판의 제조 방법 및 패키지 기판의 성형 금형
US13/827,497 US9064882B2 (en) 2012-08-20 2013-03-14 Package substrate, manufacturing method thereof, and mold therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120090891A KR101388892B1 (ko) 2012-08-20 2012-08-20 패키지 기판, 패키지 기판의 제조 방법 및 패키지 기판의 성형 금형

Publications (2)

Publication Number Publication Date
KR20140024644A true KR20140024644A (ko) 2014-03-03
KR101388892B1 KR101388892B1 (ko) 2014-04-29

Family

ID=50099503

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120090891A KR101388892B1 (ko) 2012-08-20 2012-08-20 패키지 기판, 패키지 기판의 제조 방법 및 패키지 기판의 성형 금형

Country Status (2)

Country Link
US (1) US9064882B2 (ko)
KR (1) KR101388892B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160109042A (ko) * 2015-03-09 2016-09-21 삼성전기주식회사 패키지 기판 및 그 제조 방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016117841A1 (de) * 2016-09-21 2018-03-22 HYUNDAI Motor Company 231 Packung mit aufgerauter verkapselter Oberfläche zur Förderung einer Haftung
CN108257882A (zh) * 2018-01-17 2018-07-06 中芯集成电路（宁波）有限公司 器件封装结构及封装过程中应力释放的方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11121488A (ja) * 1997-10-15 1999-04-30 Toshiba Corp 半導体装置の製造方法及び樹脂封止装置
MY133357A (en) * 1999-06-30 2007-11-30 Hitachi Ltd A semiconductor device and a method of manufacturing the same
JP2002009097A (ja) * 2000-06-22 2002-01-11 Oki Electric Ind Co Ltd 半導体装置とその製造方法
JP2002110718A (ja) 2000-09-29 2002-04-12 Hitachi Ltd 半導体装置の製造方法
US7323767B2 (en) * 2002-04-25 2008-01-29 Micron Technology, Inc. Standoffs for centralizing internals in packaging process
JP2003338587A (ja) * 2002-05-21 2003-11-28 Hitachi Ltd 半導体装置及びその製造方法
JP2006269486A (ja) * 2005-03-22 2006-10-05 Renesas Technology Corp 半導体装置の製造方法
KR100649709B1 (ko) 2005-10-10 2006-11-27 삼성전기주식회사 보이드 방지형 회로기판과 이를 갖는 반도체 패키지
JP2008053612A (ja) * 2006-08-28 2008-03-06 Powertech Technology Inc 半導体パッケージ
KR100950751B1 (ko) * 2007-02-09 2010-04-05 주식회사 하이닉스반도체 반도체 패키지 및 이를 제조하기 위한 몰드 장치
US20080284045A1 (en) * 2007-05-18 2008-11-20 Texas Instruments Incorporated Method for Fabricating Array-Molded Package-On-Package
JP5285285B2 (ja) * 2008-01-29 2013-09-11 Ｔｏｗａ株式会社 半導体チップの圧縮成形方法
KR101075241B1 (ko) * 2010-11-15 2011-11-01 테세라, 인코포레이티드 유전체 부재에 단자를 구비하는 마이크로전자 패키지

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160109042A (ko) * 2015-03-09 2016-09-21 삼성전기주식회사 패키지 기판 및 그 제조 방법

Also Published As

Publication number Publication date
US9064882B2 (en) 2015-06-23
US20140048960A1 (en) 2014-02-20
KR101388892B1 (ko) 2014-04-29

Similar Documents

Publication Publication Date Title
US11615967B2 (en) Power module package and method of manufacturing the same
JP2005354068A (ja) 側面が封止材で取り囲まれた半導体パッケージ、それを製造するのに利用されるモールド、及びそれを利用した半導体パッケージの製造方法
TWI466336B (zh) 發光二極體製造方法
US8981419B2 (en) Led
CN102548214B (zh) 电路装置及其制造方法
US9899290B2 (en) Methods for manufacturing a packaged device with an extended structure for forming an opening in the encapsulant
US8835198B2 (en) Method for manufacturing LED
JP2017135230A (ja) 半導体装置およびその製造方法
KR20140011580A (ko) 반도체 몰딩 하부 금형, 반도체 패키지 및 반도체 패키지 제조 방법
CN107636828A (zh) 集成的夹具和引线以及制作电路的方法
JP2015159258A (ja) 半導体装置及びその製造方法
KR101388892B1 (ko) 패키지 기판, 패키지 기판의 제조 방법 및 패키지 기판의 성형 금형
KR20130071792A (ko) Ｍｕｆ용 ｐｃｂ 및 그 ｐｃｂ 몰딩 구조
KR20150004282A (ko) 반도체 장치
TW201436301A (zh) 發光二極體封裝結構及其製造方法
US20120264257A1 (en) Mold array process method to prevent exposure of substrate peripheries
TWI509834B (zh) 發光二極體封裝結構及其製造方法
JP5170122B2 (ja) 半導体装置の製造方法
TW201442298A (zh) 發光二極體封裝結構及其製造方法
US20180025965A1 (en) WFCQFN (Very-Very Thin Flip Chip Quad Flat No Lead) with Embedded Component on Leadframe and Method Therefor
JP6012531B2 (ja) 半導体装置
JP5261851B2 (ja) 半導体装置の製造方法
JP2013187268A (ja) 半導体モジュール
KR100881979B1 (ko) 반사판을 갖는 전력용 엘이디 칩 패키지 및 그 제조방법
KR20170016283A (ko) 반도체 장치 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180403

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190401

Year of fee payment: 6

R401 Registration of restoration