KR20160109042A - 패키지 기판 및 그 제조 방법 - Google Patents

패키지 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR20160109042A
KR20160109042A KR1020150032681A KR20150032681A KR20160109042A KR 20160109042 A KR20160109042 A KR 20160109042A KR 1020150032681 A KR1020150032681 A KR 1020150032681A KR 20150032681 A KR20150032681 A KR 20150032681A KR 20160109042 A KR20160109042 A KR 20160109042A
Authority
KR
South Korea
Prior art keywords
substrate
chip component
chip
rows
gap
Prior art date
Application number
KR1020150032681A
Other languages
English (en)
Other versions
KR102185065B1 (ko
Inventor
최대철
지수영
서상훈
최재림
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020150032681A priority Critical patent/KR102185065B1/ko
Publication of KR20160109042A publication Critical patent/KR20160109042A/ko
Application granted granted Critical
Publication of KR102185065B1 publication Critical patent/KR102185065B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명의 일 실시예에 따른 패키지 기판은 기판, 상기 기판의 일면에 복수개의 열을 형성하여 탑재되는 적어도 하나의 칩 부품 및 상기 칩 부품과 상기 기판의 일면을 모두 밀봉하는 수지 밀봉체를 포함하고, 상기 칩 부품은 이웃하는 열에 구비되는 칩부품과 엇갈리게 탑재될 수 있다.

Description

패키지 기판 및 그 제조 방법{PACKAGE SUBSTRATE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 패키지 기판 및 그 제조 방법에 관한 것이다.
패키지 기판에 있어서, 칩 부품은 기판에 와이어 본딩, 즉, 땜납을 이용하여 와이어를 솔더링(soldering)하는 방식으로 전기적으로 연결되거나, 기판에 구비되는 전극에 솔더볼 등을 이용하여 전기적으로 연결된다.
이와 같이 칩 부품이 기판에 연결된 후에는 신뢰성 규격 등을 만족하기 위해 수지 등을 이용하여 기판 및 칩 부품을 몰딩하게 된다.
이러한 몰딩 작업은 금형에 상기 칩 부품이 탑재된 기판을 배치하고 수지재를 주입함으로써 수행되는데, 칩 부품이 기판에 부착되는 위치 차이 등에 의해 수지재의 이동중에 상기 수지재에 가해지는 마찰력 차이가 발생한다.
이러한, 마찰력 차이는 수지재의 이동속도 차이를 야기하며, 수지재 흐름속도가 차이 나는 경우, 수지재가 충분히 채워지지 않고, 공기가 남게 되는 에어 트랩(Air Trap) 현상이 발생한다.
따라서, 몰딩 작업 시 에어 트랩(Air Trap) 발생을 방지할 수 있는 연구가 요구되고 있는 실정이다.
본 발명의 목적은 에어 트랩 발생을 방지할 수 있는 패키지 기판 및 그 제조 방법을 제공하는데 있다.
본 발명의 일 실시예에 따른 패키지 기판은 기판, 상기 기판의 일면에 복수개의 열을 형성하여 탑재되는 적어도 하나의 칩 부품 및 상기 칩 부품과 상기 기판의 일면을 모두 밀봉하는 수지 밀봉체를 포함하고, 상기 칩 부품은 이웃하는 열에 구비되는 칩부품과 엇갈리게 탑재될 수 있다.
또한, 본 발명의 다른 실시예에 따른 패키지 기판 제조 방법은 칩 부품과 기판을 준비하는 단계 상기 기판의 일면에 상기 칩 부품이 복수개의 열을 형성하고, 상기 복수개의 열 중 어느 한 열에 구비된 상기 칩 부품은 이웃한 열에 구비되는 상기 칩 부품과 엇갈리게 배치되도록 상기 칩 부품을 탑재하는 단계; 캐비티가 구비된 성형 금형을 준비하는 단계 상기 칩 부품이 상기 캐비티에 위치하도록 상기 기판을 상기 성형 금형의 바닥면에 배치하는 단계 및 상기 캐비티 내부에 액상 수지를 가압 주입하여 상기 칩 부품과 상기 기판의 주면을 일괄하여 밀봉하는 수지 밀봉체를 형성하는 단계를 포함할 수 있다.
다시 말해, 본 발명의 실시예에 따른 패키지 기판 및 패키지 기판 제조 방법은 칩 부품을 엇갈리게 배치하여 에어 트랩 발생을 방지할 수 있다.
본 발명의 실시예에 따른 패키지 기판 및 그 제조 방법은 에어 트랩이 발생되는 현상을 방지할 수 있다.
도 1은 본 발명의 일 실시예에 따른 패키지 기판의 평면도이다.
도 2의 (a)는 도 1의 A-A'에 따른 단면도이고, 도 2의 (b)는 도 1의 B-B'에 따른 단면도이다.
도 3a는 본 발명의 일 실시예에 따른 패키지 기판의 제조 과정 중 수지재의 흐름을 간략히 도시한 평면도이도, 도 3b는 수지재의 흐름을 간략히 도시한 측단면도이다.
도 4는 본 발명의 일 실시예에 따른 패키지 기판의 제조 단계를 설명하는 개략 단면도이다.
이하에서는 도면을 참조하여 본 발명의 구체적인 실시예를 상세하게 설명한다. 다만, 본 발명의 사상은 제시되는 실시예에 제한되지 아니하고, 본 발명의 사상을 이해하는 통상의 기술자는 동일한 사상의 범위 내에서 다른 구성요소를 추가, 변경, 삭제 등을 통하여, 퇴보적인 다른 발명이나 본 발명 사상의 범위 내에 포함되는 다른 실시예를 용이하게 제안할 수 있을 것이나, 이 또한 본원 발명 사상 범위 내에 포함된다고 할 것이다.
또한, 각 실시예의 도면에 나타나는 동일 또는 유사한 사상의 범위 내의 기능이 동일 또는 유사한 구성요소는 동일 또는 유사한 참조부호를 사용하여 설명한다.
도 1은 본 발명의 일 실시예에 따른 패키지 기판의 평면도이고, 도 2의 (a)는 도 1의 A-A'에 따른 단면도이고, 도 2의 (b)는 도 1의 B-B'에 따른 단면도이다.
도 1 및 도 2을 참조하면 본 발명의 일 실시예에 따른 패키지 기판(100)은 기판(110), 상기 기판(110)에 탑재되는 반도체 칩 등의 칩 부품(120) 및 상기 기판(110) 및 상기 칩 부품(120)을 일괄적으로 몰딩하는 수지 밀봉체(130)를 포함할 수 있다.
여기서 상기 칩 부품(120)은 복수개의 열을 형성하여 상기 기판에 탑재될 수 있으며, 이웃하는 칩 부품(120)과 엇갈리게 탑재될 수 있다.
기판(110)은 인쇄회로기판(Printed Circuit Substrate)일 수 있다. 상기 기판(110)에는 전기회로가 배선되어 있으며, 반도체 칩 등의 침 부품(120)이 상기 기판(110)에 탑재될 수 있다.
물론, 상기 칩 부품(120)은 상기 기판(110)에 배선된 전기회로와 전기적으로 연결될 수 있다.
또한, 상기 기판(110)에는 절단 라인(111)이 형성될 수 있다. 여기서, 상기 절단 라인(111)은 상기 기판(110)에 탑재된 칩 부품(120)을 각각 별개의 반도체 칩 등으로 분리하기 위해 구비되는 것이다.
일예로서, 상기 기판(110)에 칩 부품(120) 등을 탑재하고, 수지 밀봉체(130)의 몰딩이 완료된 후에는 상기 절단 라인(111)을 따라 상기 기판(110)을 절단할 수 있다.
다시 말해, 상기 기판(110)을 웨이퍼 레벨로 제조한 후 상기 절단 라인(111)을 따라 절단하여 다이스화함으로써, 각각의 다이스를 사용할 수 있다.
상기 기판(110)의 일면에는 반도체 칩 등의 칩 부품(120)이 탑재될 수 있다. 상기 칩 부품(120)은 상기 기판(110)에 와이어 본딩, 즉, 땜납을 이용하여 와이어를 솔더링(soldering)하는 방식으로 의해 전기적으로 연결될 수 있다.
또한, 상기 기판(110)에 구비되는 전극에 칩 부품(120)을 솔더볼 등을 이용하여 직접 플립칩 방식으로 전기적으로 연결할 수도 있다.
여기서, 상기 칩 부품(120)은 기판(110)에 탑재 가능한 것이라면 어느 것이든 포괄하는 개념일 수 있다.
한편, 상기 칩 부품(120)은 상기 기판(110)에 복수개의 열(L1, L2, L3)을 형성하여 탑재될 수 있으며, 이때 각 이웃하는 열 간에 구비되는 칩 부품(120)은 엇갈리게 탑재될 수 있다.
여기서, 도면에는 상기 칩 부품(120)이 기판(110)에 세 개의 열(L1, L2, L3)을 형성하여 탑재된 구성만이 도시되어 있으나, 이에 한정되는 아니고, 두 개 이상의 열을 형성하여 탑재되는 구성이면 무방하다.
상기 칩 부품(120)은 기판(110)의 일면에 복수개의 열을 형성하여, 이웃하는 열에 구비되는 칩 부품(120)과 서로 엇갈리게 지그재그(zigzag)형상으로 탑재될 수 있다.
일예로서, 상기 복수개의 열(L1, L2, L3) 중 동일한 열에 구비되는 칩 부품(120)은 상기 칩 부품(120) 사이의 간극이 이웃한 열에 구비되는 칩 부품(120)을 향하도록 구비될 수 있다.
다시 말해, 복수개의 열(L1, L2, L3) 중 동일한 열에 구비되는 칩 부품(120)의 간극은 이웃한 열에 구비되는 칩 부품(120)과 상기 간극의 길이 방향으로 적어도 일부가 겹쳐지게 구비될 수 있다.
일예로서, 기판(110)에는 칩 부품(120)이 제1 열(L1), 제2 열(L2) 및 제3 열(L3)을 형성하여 탑재될 수 있으며, 제1 열(L1)에 탑재되는 칩 부품(120)의 간극(121)은 제2 열(L2)에 구비되는 칩 부품(120)을 향하도록 구비될 수 있다.
따라서, 상기 제1 열(L1)에 탑재되는 칩 부품(120)의 간극(121)은 상기 제2 열(L2)에 구비되는 칩 부품과(120) 상기 간극(121)의 길이방향으로 적어도 일부가 겹쳐지게 구비될 수 있다.
여기서 상기 간극(121)의 길이방향이란 도 1을 기준으로 상하 방향, 즉, 제1 열(L1)에서 제3 열(L3)을 향하는 방향 또는 그 반대 방향을 의미한다.
본 발명의 일 실시예에 따른 패키지 기판(100)은 복수개의 열(L1, L2, L3)에 구비되는 칩 부품을 서로 엇갈리게 배치함으로써 패키지 기판(100)에 에어 트랩(air trap)이 발생되는 현상을 방지할 수 있으며, 이에 대한 상세한 설명은 후술한다.
한편, 상기 기판(110) 및 상기 칩 부품(120)의 표면에는 상기 기판(110) 및 상기 칩 부품(120)을 일괄적으로 밀봉하는 수지 밀봉체(130)가 구비될 수 있다.
상기 수지 밀봉체(130)는 상기 칩 부품(120)이 탑재된 상기 기판(110)을 성형 금형(300, 도 4참조)의 내부에 배치한 후 액상 수지를 주입하여 상기 액상 수지가 경화된 후에 상기 성형금형(300)을 제거하여 형성할 수 있으며, 상기 액상 수지는 전기적으로 절연성인 것을 사용할 수 있다.
이하에서는 도 3 및 도 4를 참조하여 본 발명의 일 실시예에 따른 패키지 기판(100)에서 에어 트랩(air trap)이 방지되는 현상에 대해 설명한다.
도 3a는 본 발명의 일 실시예에 따른 패키지 기판의 제조 과정 중 수지재의 흐름을 간략히 도시한 평면도이도, 도 3b는 수지재의 흐름을 간략히 도시한 측단면도이고, 도 4는 본 발명의 일 실시예에 따른 패키지 기판의 제조 단계를 설명하는 개략 단면도이다.
도 3 및 도 4를 참조하면, 상부 성형 금형(310)과 하부 성형 금형(320)의 합형에 의해 형성되는 내부공간, 즉, 캐비티(330)에 반도체 칩 등의 칩 부품(120)이 탑재되는 기판(110)을 배치하고, 상기 성형금형(300)의 내부 공간에 액상 수지를 가압 주입하여 상기 칩 부품(120) 및 기판(110)을 일괄적으로 몰딩하여 수지 밀봉체(130)를 형성하는 과정이 개시된다.
성형금형(300)의 내부공간, 즉, 캐비티(330)에서 액상 수지는 일방향(D1)으로 주입되게 된다. 이때, 주입되는 액상 수지는 기판(110)에 실장된 반도체 칩 등의 칩 부품(120)에 의해 속도 편차를 갖게 된다.
일예로서, 액상 수지가 제1 열(L1)을 통과하는 경우(P1), 칩 부품(120)이 구비된 측을 통과하는 액상 수지의 주입속도(F1)는 칩 부품(120)에 의한 마찰에 의해 칩 부품(120)의 사이 간극(121)을 통과하는 액상 수지의 주입속도(F2)보다 느릴 수 있다.
따라서, 칩 부품(120) 사이의 간극(121)을 통과하는 액상 수지는 칩 부품(120)이 구비된 측을 통과하는 액상 수지보다 상기 간극(121)의 길이방향으로 길게 주입될 수 있다.
이어서, 액상 수지가 제2 열(L2)를 통과하는 경우(P2), 상기 제1 열(L1)의 칩 부품(120)이 구비된 측을 통과한 액상 수지는 제2 열(L2)의 칩 부품(120) 사이의 간극(122)을 통과하게 되고, 상기 제1 열(L1)의 칩 부품(120) 사이의 간극(121)을 통과한 액상 수지는 제2 열(L2)의 칩 부품(120)이 구비된 측을 통과하게 된다.
따라서, 액상 수지의 제1 열(L1) 통과 시 벌어진 거리 편차는 제2 열(L2)을 통과하면서 줄어들게 되며, 일정한 속도로 기판(110) 상부에 주입될 수 있다.
결과적으로, 액상 수지의 주입속도 차이에 의해 액상 수지가 채워지지 못하는 부분에 발생하는 에어 트랩(air trap) 현상이 방지될 수 있다.
한편, 도 4에는 도 1에 도시된 본 발명의 일 실시예에 따른 패키지 기판(100)의 제조 방법이 개시된다
이하에서는 본 발명의 일 실시예에 따른 패키지 기판(100) 제조방법에 대해 설명한다..
먼저, 반도체 칩 등의 칩 부품(120)과 기판(110)을 준비한다. 이때, 상기 기판(110)은 웨이퍼 레벨 기판(110)일 수 있으며, 이 경우에 상기 기판(110)에는 상기 기판(110)을 다이스 레벨로 절단하기 위한 절단 라인(111)이 구비될 수 있다.
그리고, 상기 기판(110)의 일면에 상기 칩 부품(120)을 탑재한다(도 4의(a) 참조). 이때, 복수개의 열 중 어느 한 열에 구비된 칩 부품(120)을 이웃한 열에 구비되는 칩 부품(120)과 엇갈리게 배치되도록 탑재할 수 있다.
일예로서, 상기 칩 부품(120)은 복수개의 열을 형성하고, 어느 한 열에 구비된 상기 칩 부품 사이의 간극(121, 도 1참조)은 이웃한 열에 구비되는 칩 부품(120)을 향하도록 상기 기판(110)에 탑재될 수 있다.
다음으로, 캐비티(330)가 구비된 성형금형(300)을 준비하고, 상기 칩 부품(120)이 상기 캐비티(60)에 위치하도록 상기 기판(120)을 성형금형(300)의 바닥면에 배치한다(도 4의(b)참조).
여기서, 상기 칩 부품(120)이 상기 캐비티(330)에 위치하도록 배치할 수 있다. 일예로서, 상기 기판(110)의 일면의 반대면이 상기 성형금형(300)의 바닥면(321)과 접촉하도록 배치할 수 있다.
이어서, 상기 캐비티(330)의 내부에 액상 수지를 가압 주입하여 상기 칩 부품(120)과 상기 기판(110)의 주면을 일괄하여 밀봉하는 수지 밀봉체(130)를 형성할 수 있다(도 4의(c)참조).
한편, 상기 기판(110)이 웨이퍼 레벨로 제조된 것인 경우에는 상기 기판(110)을 절단하는 단계를 포함할 수도 있다(도 4의 (d)참조).
상기에서는 본 발명에 따른 실시예를 기준으로 본 발명의 구성과 특징을 설명하였으나 본 발명은 이에 한정되지 않으며, 본 발명의 사상과 범위 내에서 다양하게 변경 또는 변형할 수 있음은 본 발명의 속하는 기술분야의 통상의 기술자들에게 명백한 것이며, 따라서 이와 같은 변경 또는 변형은 첨부된 특허청구범위에 속함을 밝혀둔다.
100: 패키지 기판 110: 기판
120: 칩 부품 130: 수지 밀봉체

Claims (8)

  1. 기판;
    상기 기판의 일면에 복수개의 열을 형성하여 탑재되는 적어도 하나의 칩 부품; 및
    상기 칩 부품과 상기 기판의 일면을 모두 밀봉하는 수지 밀봉체;를 포함하고, 상기 칩 부품은 이웃하는 열에 구비되는 칩부품과 엇갈리게 탑재되는 패키지 기판.
  2. 제1 항에 있어서,
    상기 복수개의 열 중 동일한 열에 구비되는 상기 칩 부품 사이의 간극은 이웃한 열에 구비되는 상기 칩 부품을 향하도록 구비되는 패키지 기판.
  3. 제1 항에 있어서
    상기 복수개의 열 중 동일한 열에 구비되는 상기 칩 부품 사이의 간극과 이웃한 열에 구비되는 상기 칩 부품은 상기 간극의 길이방향으로 적어도 일부가 겹쳐지게 구비되는 패키지 기판.
  4. 제1 항에 있어서,
    상기 기판에는 상기 칩 부품을 구획하는 절단라인이 형성된 패키지 기판.
  5. 칩 부품과 기판을 준비하는 단계;
    상기 기판의 일면에 상기 칩 부품이 복수개의 열을 형성하고, 상기 복수개의 열 중 어느 한 열에 구비된 상기 칩 부품은 이웃한 열에 구비되는 상기 칩 부품과 엇갈리게 배치되도록 상기 칩 부품을 탑재하는 단계;
    캐비티가 구비된 성형 금형을 준비하는 단계;
    상기 칩 부품이 상기 캐비티에 위치하도록 상기 기판을 상기 성형 금형의 바닥면에 배치하는 단계; 및
    상기 캐비티 내부에 액상 수지를 가압 주입하여 상기 칩 부품과 상기 기판의 주면을 일괄하여 밀봉하는 수지 밀봉체를 형성하는 단계;를 포함하는 패키지 기판의 제조방법.
  6. 제5 항에 있어서,
    상기 기판의 일면의 반대면이 상기 성형 금형의 바닥면과 접촉하는 패키지 기판의 제조방법.
  7. 제5 항에 있어서,
    상기 칩 부품은 복수개의 열을 형성하고, 어느 한 열에 구비된 상기 칩 부품 사이의 간극은 이웃한 열에 구비되는 상기 칩 부품을 향하도록 상기 칩 부품을 탑재하는 패키지 기판의 제조방법.
  8. 제5 항에 있어서,
    상기 기판에는 상기 복수개의 칩 부품을 구획하는 절단 라인이 구비된 패키지 기판의 제조방법.

KR1020150032681A 2015-03-09 2015-03-09 패키지 기판 및 그 제조 방법 KR102185065B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150032681A KR102185065B1 (ko) 2015-03-09 2015-03-09 패키지 기판 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150032681A KR102185065B1 (ko) 2015-03-09 2015-03-09 패키지 기판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20160109042A true KR20160109042A (ko) 2016-09-21
KR102185065B1 KR102185065B1 (ko) 2020-12-01

Family

ID=57080195

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150032681A KR102185065B1 (ko) 2015-03-09 2015-03-09 패키지 기판 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR102185065B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100032121A (ko) * 2008-09-17 2010-03-25 삼성전자주식회사 적층 패키지 및 이의 제조 방법
KR20140024644A (ko) * 2012-08-20 2014-03-03 삼성전기주식회사 패키지 기판, 패키지 기판의 제조 방법 및 패키지 기판의 성형 금형

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100032121A (ko) * 2008-09-17 2010-03-25 삼성전자주식회사 적층 패키지 및 이의 제조 방법
KR20140024644A (ko) * 2012-08-20 2014-03-03 삼성전기주식회사 패키지 기판, 패키지 기판의 제조 방법 및 패키지 기판의 성형 금형

Also Published As

Publication number Publication date
KR102185065B1 (ko) 2020-12-01

Similar Documents

Publication Publication Date Title
US8884414B2 (en) Integrated circuit module with dual leadframe
US8125079B2 (en) Molded semiconductor device, apparatus for producing the same, and method for manufacturing the same
US20120286411A1 (en) Semiconductor device and manufacturing method thereof, and semiconductor module using the same
US10593607B2 (en) Build-up package for integrated circuit devices, and methods of making same
JP2010153466A (ja) 配線基板
US20070262462A1 (en) Manufacturing method of resin-molding type semiconductor device, and wiring board therefor
US20150207050A1 (en) Semiconductor package and manufacturing method thereof
US8405232B2 (en) Chip package structure
US8610288B2 (en) Semiconductor device with stacked semiconductor chips
KR101778395B1 (ko) 3d 프린팅 기술을 이용한 반도체 패키지
JP2014027014A (ja) 半導体装置
US8198141B2 (en) Intermediate structure of semiconductor device and method of manufacturing the same
JP2011003764A (ja) 半導体装置及びその製造方法
KR101388892B1 (ko) 패키지 기판, 패키지 기판의 제조 방법 및 패키지 기판의 성형 금형
KR20160109042A (ko) 패키지 기판 및 그 제조 방법
US8716845B2 (en) Lead frame strip for reduced mold sticking during degating
JP6525835B2 (ja) 電子部品の製造方法
KR101588947B1 (ko) 반도체 디바이스의 제조 방법
KR101565016B1 (ko) 휨 개선을 위한 반도체 패키지 구조 및 방법
KR101264735B1 (ko) 반도체 패키지 및 이의 제조 방법
JP2010212628A (ja) 半導体装置の製造方法
KR20160047277A (ko) 반도체 패키지 및 그의 제조 방법
JP2008078324A (ja) 表面実装型半導体パッケージ及びその製造方法
JP2008252005A (ja) バリ取り方法および半導体装置の製造方法
KR101197846B1 (ko) 인쇄회로기판 어레이 및 이를 이용한 인쇄회로기판 플립칩 제조방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant