KR20130138285A - 태양전지 및 태양전지 모듈 - Google Patents

태양전지 및 태양전지 모듈 Download PDF

Info

Publication number
KR20130138285A
KR20130138285A KR1020137017430A KR20137017430A KR20130138285A KR 20130138285 A KR20130138285 A KR 20130138285A KR 1020137017430 A KR1020137017430 A KR 1020137017430A KR 20137017430 A KR20137017430 A KR 20137017430A KR 20130138285 A KR20130138285 A KR 20130138285A
Authority
KR
South Korea
Prior art keywords
electrode
solar cell
silicon
collecting
extraction
Prior art date
Application number
KR1020137017430A
Other languages
English (en)
Other versions
KR101917879B1 (ko
Inventor
히로시 하시가미
타케노리 와타베
미츠히토 타카하시
신타로 츠키가타
타카시 무라카미
료 미타
요코 엔도
히로유키 오츠카
Original Assignee
신에쓰 가가꾸 고교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쓰 가가꾸 고교 가부시끼가이샤 filed Critical 신에쓰 가가꾸 고교 가부시끼가이샤
Publication of KR20130138285A publication Critical patent/KR20130138285A/ko
Application granted granted Critical
Publication of KR101917879B1 publication Critical patent/KR101917879B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1868—Passivation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Sustainable Development (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Energy (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Photovoltaic Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

결정 실리콘 기판의 수광면측에서, 상기 실리콘 기판과 반대의 도전형을 갖는 도판트가 첨가된 이미터층이 형성되고, 상기 실리콘 기판의 표면에 패시베이션막이 형성되고, 광 생성된 전하를 실리콘 기판으로부터 꺼내는 취출 전극과, 상기 취출 전극에 적어도 부분적으로 접하고, 상기 취출 전극에서 모아진 전하를 모으는 집전극이 형성된 태양전지에 있어서, 상기 취출 전극은 실리콘에 도전성을 부여하는 도판트를 함유한 도전성 페이스트의 소결체인 제 1 전극을 포함하고, 적어도 상기 제 1 전극이 상기 패시베이션층을 관통하도록 형성되고, 상기 집전극은 상기 제 1 전극보다 높은 도전성을 갖는 제 2 전극을 포함하는 태양전지에 관한 것으로, 본 발명에 의하면, 실리콘과 전극의 접촉저항 손실과 전극저항에서의 저항 손실이 저감됨과 동시에, 이미터층에 있어서의 광학적 및 전기적인 손실을 저감할 수 있어, 태양전지 특성을 대폭 향상시킬 수 있다.

Description

태양전지 및 태양전지 모듈{SOLAR CELL AND SOLAR-CELL MODULE}
본 발명은 저렴하고 고효율인 태양전지 및 태양전지 모듈에 관한 것이다.
단결정이나 다결정 실리콘 기판을 사용한 일반적인 양산형 태양전지의 개관을 도 1에 나타낸다. 단결정 실리콘에 B나 Ga 등의 도판트를 첨가한 p형 실리콘 기판(101)의 수광면측에는 실리콘 기판(101)에 n형의 도전형을 부여하는 P나 Sb 등의 도판트를 열처리에 의해 고농도 확산한 이미터층(102)이 형성되고, 상기 이미터층(102)에 접하고, 광 생성된 전하를 기판(101)으로부터 외부로 꺼내는, 수백∼수십㎛ 폭의 취출 전극(104)을 다수 갖고, 또한 취출 전극(104)으로 모아진 전하를 집약하고 태양전지 셀을 연결하기 위한 전극으로서 수mm 폭의 집전극(collector electrode, 105)을 여러 개 갖는다. 이들 전극의 형성 방법으로서는 비용의 면에서 Ag 등의 금속 미립자를 유기 바인더에 섞은 금속 페이스트를 스크린판 등을 사용하여 인쇄하고, 수백∼850℃ 정도로 열처리를 행하여 기판과 접착하는 방법이 널리 이용되고 있다. 또한 수광면의 반대면에는, 수광면측 전극과는 역극성이 되는 이면 전극(107)이, Al이나 Ag 등의 금속미립자를 유기 바인더에 섞은 금속 페이스트를 사용하여, 스크린 인쇄와 700∼850℃ 정도에서의 소성에 의해 형성된다. 또한 실리콘 기판(101)과 이면 전극(107) 사이에는, 이면측에서 발생한 전하를 보다 효율 좋게 외부로 꺼내기 위하여, 기판과 같은 p형의 도전형을 부여하는 Al이나 B 또는 Ga 등의 도판트가 고농도로 포함되는 전계층(106)이 형성되어 있다. 또한 광이 태양전지에 입사하는 영역에는, 광가둠을 위한 패시베이션막(103)이 형성되어 있다. 패시베이션막은 화학 기상 퇴적(CVD) 등으로 형성되는 질화실리콘막 등이 널리 사용된다.
또한 패시베이션막의 더욱 중요한 기능으로서 실리콘 표면의 종단화가 있다. 결정 내부의 실리콘 원자는 인접하는 원자끼리로 공유결합하여 안정한 상태에 있다. 그러나, 원자배열의 말단인 표면에서는 결합할 인접 원자가 존재하지 않게 됨으로써, 미결합수 또는 댕글링 본드라고 불리는 불안정한 에너지 준위가 출현한다. 댕글링 본드는 전기적으로 활성이기 때문에 실리콘 내부에서 광 생성된 전하를 붙잡아 소멸시켜 버려, 태양전지의 특성이 손상된다. 그래서, 태양전지에서는 어떠한 표면 종단화 처리 또는 전계를 형성하여 광 생성 캐리어가 댕글링 본드에 포획되지 않도록 하는 처리가 시행되어 있다. CVD로 형성되는 질화실리콘막이 널리 사용되고 있는 것은 광학적 특성이 실리콘 태양전지에 적합한 것과 아울러, 막 자체가 정의 고정 전하를 갖고, 또한 댕글링 본드의 종단 효과가 있는 수소를 많이 포함하고 있어, 높은 패시베이션 효과를 갖기 때문이다.
한편으로, 이미터층에서는, 전하가 고밀도로 존재하기 때문에 오제 재결합이라 불리는 전자와 정공의 직접 재결합이 현저하게 되어, 태양전지의 특성을 저하시켜 버린다. 또한 프리 캐리어 흡수라고 불리는, 자유전하에 의한 광흡수 현상도 현저하게 되어, 광 생성되는 전하량이 감소해 버린다. 따라서, 이미터층의 도판트 농도는 될수 있는 한 낮게 하거나, 혹은 이미터층의 깊이를 얕게 하는 것이 바람직하다. 그러나, 한편으로 도판트의 저농도화는 실리콘과 금속 전극의 접촉저항을 증대시키기 때문에, 발생한 전력의 저항 손실이 커진다고 하는 문제가 있고, 또 얕은 이미터층의 형성은 제어가 어렵기 때문에 양산 수준으로 고수율을 유지하는 것이 곤란하여, 형성할 수 있었다고 해도 소성을 수반하는 전극 형성시에 전극이 이미터층을 관통하여, 태양전지의 특성마저도 얻어지지 못하게 되는 현상이 빈발하다.
이들 문제를 회피하는 방법으로서 도판트를 전극형성 영역에 선택적으로 고농도 첨가하고, 또한 전극의 비형성 영역에는 도판트 첨가를 행하지 않는 수법(소위 국부 도핑)이나, 또는 비교적 저농도의 도핑을 행하는 수법(소위 2중 도핑)이 있다.
국부 도핑 구조 혹은 2중 도핑 구조의 일반적인 형성 방법은 기판 표면에 막 두께 수백nm의 실리콘산화막이나 실리콘질화막 등의 유전체막을 확산 배리어로서 형성하고, 전극 형성 부분의 유전체막을 포트리소그래피(예를 들면, J. Knobloch, A. Noel, E. Schaffer, U. Schubert, F. J. Kamerewerd, S. Klussmann, W. Wettling, Proc. the 23rd IEEE Photovoltaic Specialists Conference, p.271, 1993.)나 에칭 페이스트(예를 들면, 일본 특표 2003-531807호 공보), 혹은 레이저 조사에 의해 개구하고, 열처리로에서 상기 개구부에만 도판트를 기상 확산시키는 방법 등이 있다. 그렇지만 이 방법은 공정이 복잡하거나, 재료나 설비의 비용이 높거나 하므로, 양산에는 전혀 부적합하다.
보다 간소하고, 양산에 적합한 방법으로서 전극의 재료인 도전성 페이스트에 미리 도판트를 혼합해 두는 방법이 제안되어 있다(예를 들면, D. L. Meier, H. P. Davis, R. A. Garcia, J. A. Jessup, Proc. the 28th IEEE Photovoltaic Specialists Conference, p.69,2000.). 이 방법에 의하면, Ag 페이스트에, 예를 들면, 도판트로서 P를 첨가하고, 실리콘 기판에 인쇄 후, Ag와 Si의 공융점 이상으로 소성함으로써 Ag 페이스트를 도포 부착한 부분의 실리콘이 융해되고, 냉각시에 재결정화하는 과정에서 Ag 페이스트 중의 P가 실리콘에 받아들여져, 전극 형성 부분 바로 아래에 고농도 P 도핑 영역이 형성된다. 이 방법은 일반적으로 셀프 도핑이라 불리며, 이것을 실현하는 도전성 페이스트는 셀프 도핑 페이스트라고 불린다. 상기 문헌에서는, 실제로 이 수법에 의해, Ag와 Si의 양호한 전기적 접촉이 얻어지는 것이 보고되어 있다.
한편으로, 셀프 도핑 페이스트는 셀프 도핑 영역 형성을 위한 도판트나, 고농도 도핑층을 양호하게 형성하기 위한 첨가물 등을 비교적 높은 비율로 함유하고 있다. 이 때문에, 셀프 도핑 페이스트에서는, 전극과 실리콘의 양호한 전기적 접촉이 얻어지는 반면, 실리콘 기판으로부터 취출된 전하의 전도를 담당하는 금속 입자의 함유 비율을 낮게 하지 않을 수 없어, 결과적으로 셀프 도핑 페이스트의 소결체에서는 배선저항이 높아져 버려, 태양전지의 출력을 저하시켜 버린다고 하는 문제가 있었다.
(발명의 개요)
(발명이 해결하고자 하는 과제)
본 발명은 상기 사정을 감안하여 이루어진 것으로, 실리콘 기판과 취출 전극과의 전기적 접촉이 양호하고, 또한 전극 배선저항 손실이 저감되어, 높은 전지 특성을 갖는 태양전지 및 태양전지 모듈을 제공하는 것을 목적으로 한다.
본 발명자들은 상기 목적을 달성하기 위하여 예의 검토를 거듭한 결과, 취출 전극으로서 실리콘 도전성을 부여하는 도판트를 함유한 도전성 페이스트의 소결체에 의해 형성한 제 1 전극을 사용함과 아울러, 집전극으로서 상기 제 1 전극보다 고도전성의 제 2 전극을 사용하는 것이 실리콘 기판과 취출 전극과의 접촉저항 손실 및 전극저항에서의 저항 손실이 저감되어, 태양전지 특성의 대폭 향상이 가능하게 되는 것을 발견하고, 본 발명을 이루게 되었다.
따라서, 본 발명은 하기 태양전지 및 태양전지 모듈을 제공한다.
[1]:
결정 실리콘 기판의 수광면측에서, 상기 실리콘 기판과 반대의 도전형을 갖는 도판트가 첨가된 이미터층이 형성되고, 상기 실리콘 기판의 표면에 패시베이션막이 형성되고, 광 생성된 전하를 실리콘 기판으로부터 꺼내는 취출 전극과, 상기 취출 전극에 적어도 부분적으로 접하고, 상기 취출 전극에서 모아진 전하를 모으는 집전극이 형성된 태양전지에 있어서, 상기 취출 전극은 실리콘에 도전성을 부여하는 도판트를 함유한 도전성 페이스트의 소결체인 제 1 전극을 포함하고, 적어도 상기 제 1 전극이 상기 패시베이션층을 관통하도록 형성되고, 상기 집전극은 상기 제 1 전극보다 높은 도전성을 갖는 제 2 전극을 포함하는 것을 특징으로 하는 태양전지.
[2]:
상기 실리콘 기판의 이미터층과 상기 제 1 전극의 접촉면에, 상기 제 1 전극에 함유된 상기 도판트가 상기 소성 공정을 거쳐 확산된 셀프 도핑 영역이 형성되어 있는 [1] 기재의 태양전지.
[3]:
상기 셀프 도핑 영역의 저항률은 상기 셀프 도핑 영역에 인접하는 이미터층의 저항률보다도 낮은 [1] 또는 [2] 기재의 태양전지.
[4]:
상기 제 1 전극은 도판트로서 B, Al, Ga, P, As, In, Sb의 단체 또는 이것들의 화합물, 또는 그 조합을 함유하고, Ag를 주성분으로 하는 도전성 페이스트로 형성되는 [1]∼[3] 중 어느 하나에 기재된 태양전지.
[5]:
상기 제 1 전극은 제 2 전극과 부분적으로 접촉하고 있거나, 또는 전체가 겹져 있는 [1]∼[4] 중 어느 하나에 기재된 태양전지.
[6]:
취출 전극이 제 1 전극과 제 2 전극의 적층 구조로 이루어지고, 집전극이 제 2 전극만의 단층 구조로 이루어지는 [1]∼[5] 중 어느 하나에 기재된 태양전지.
[7]:
취출 전극 및 집전극이 각각 제 1 전극과 제 2 전극의 적층 구조로 이루어지는 [1]∼[5] 중 어느 하나에 기재된 태양전지.
[8]:
취출 전극이 제 1 전극으로 이루어지고, 집전극이 제 2 전극으로 이루어지는 [1]∼[5] 중 어느 하나에 기재된 태양전지.
[9]:
상기 패시베이션막은 산화실리콘, 질화실리콘, 탄화실리콘, 산화알루미늄, 아몰포스 실리콘, 미세결정 실리콘, 산화티탄 중 어느 하나 또는 그 조합으로 이루어지는 [1]∼[8] 중 어느 하나에 기재된 태양전지.
[10]:
결정 실리콘 기판의 비수광면에서, 패시베이션막이 형성되고, 광 생성된 전하를 실리콘 기판으로부터 꺼내는 취출 전극과, 상기 취출 전극에 적어도 부분적으로 접하고, 상기 취출 전극에서 모아진 전하를 모으는 집전극이 형성된 태양전지에 있어서, 상기 취출 전극은 실리콘에 도전성을 부여하는 도판트를 함유한 도전성 페이스트의 소결체인 제 1 전극을 포함하고, 적어도 상기 제 1 전극이 상기 패시베이션층을 관통하도록 형성되고, 상기 집전극은 상기 제 1 전극보다 높은 도전성을 갖는 제 2 전극을 포함하는 것을 특징으로 하는 태양전지.
[11]:
상기 실리콘 기판과 상기 제 1 전극의 접촉면에, 상기 제 1 전극에 함유된 상기 도판트가 상기 소성 공정을 거쳐 확산된 셀프 도핑 영역이 형성되어 있는 [10] 기재의 태양전지.
[12]:
상기 셀프 도핑 영역의 저항률은 상기 셀프 도핑 영역에 인접하는 셀프 도핑 비형성 영역의 저항률보다도 낮은 [10] 또는 [11] 기재의 태양전지.
[13]:
상기 제 1 전극은 B, Al, Ga, P, As, In, Sb의 단체 또는 이것들의 화합물, 또는 그 조합을 함유하고, Ag를 주성분으로 하는 도전성 페이스트로 형성되는 [10]∼[12] 중 어느 하나에 기재된 태양전지.
[14]:
상기 제 1 전극은 제 2 전극과 부분적으로 접촉하고 있거나, 또는 전체가 겹쳐 있는 [10]∼[13] 중 어느 하나에 기재된 태양전지.
[15]:
취출 전극이 제 1 전극과 제 2 전극의 적층 구조로 이루어지고, 집전극이 제 2 전극만의 단층 구조로 이루어지는 [10]∼[14] 중 어느 하나에 기재된 태양전지.
[16]:
취출 전극 및 집전극이 각각 제 1 전극과 제 2 전극의 적층 구조로 이루어지는 [10]∼[14] 중 어느 하나에 기재된 태양전지.
[17]:
취출 전극이 제 1 전극으로 이루어지고, 집전극이 제 2 전극으로 이루어지는 [10]∼[14] 중 어느 하나에 기재된 태양전지.
[18]:
상기 패시베이션막은 산화실리콘, 질화실리콘, 탄화실리콘, 산화알루미늄, 아몰포스 실리콘, 미세결정 실리콘, 산화티탄 중 어느 하나 또는 그 조합으로 이루어지는 [10]∼[17] 중 어느 하나에 기재된 태양전지.
[19]:
[1]∼[18] 중 어느 하나에 기재된 태양전지를 전기적으로 접속하여 이루어지는 것을 특징으로 하는 태양전지 모듈.
태양전지의 전극으로서 셀프 도핑 전극과 고도전율 전극을 각각 취출 전극과 집전극에 사용함으로써 실리콘과 전극의 접촉저항 손실과 전극저항에서의 저항 손실이 저감됨과 동시에, 이미터층에 있어서의 광학적 및 전기적인 손실을 저감하는 것이 가능하게 되어, 태양전지 특성을 대폭 향상시킬 수 있다. 또한 공정은 종래의 스크린인쇄 기술 등으로 실현 가능하여, 비용 삭감에 대단히 유효하다.
도 1은 일반적인 태양전지의 구조의 1 예를 도시하는 개략 사시도이다.
도 2는 본 발명에 따른 태양전지의 구조의 1 예를 도시하는 개략 사시도이다.
도 3은 본 발명에 따른 태양전지의 다른 구조의 예를 도시하는 개략 사시도이다.
도 4는 본 발명에 따른 태양전지의 다른 구조의 예를 도시하는 개략 사시도이다.
도 5는 본 발명의 전극 형성에 사용하는 인쇄 제판의 1 예를 도시하는 평면도이며, (a)는 취출 전극만의 패턴, (b)는 집전극만의 패턴, (c)는 취출 전극과 집전극의 양쪽이 패터닝 된 예를 도시한다.
도 6은 본 발명에 따른 태양전지의 구조의 다른 예를 도시하는 개략 사시도이다.
도 7은 본 발명에 따른 태양전지의 또 다른 구조의 예를 도시하는 개략 사시도이다.
도 8은 실시예와 비교예의 배선저항과 접촉저항을 설명한 도면이다.
(발명을 실시하기 위한 형태)
이하, 본 발명의 1실시형태에 대하여 도 2 이하를 참조하여 설명한다. 또한, 이하의 도면에서, 동일 구성 부분에 대해서는 동일한 참조부호를 붙이고, 그 설명을 생략하는 경우가 있다.
도 2는 본 발명의 하나의 실시예를 도시하는 태양전지이며, 이 태양전지는 결정 실리콘 기판(201) 위에 적어도 상기 실리콘 기판과 반대의 도전형을 부여하는 도판트가 첨가된 이미터층(202)이 형성되고, 상기 이미터층(202)의 표면에 패시베이션막(203)이 형성되고, 도전성 페이스트의 인쇄와 소성의 공정을 거쳐, 광 생성된 전하를 실리콘 기판(201)으로부터 꺼내는 취출 전극과 상기 취출 전극에서 모아진 전하를 모으는 집전극이 형성되는 태양전지에 있어서, 상기 취출 전극은 실리콘에 이미터층과 같은 도전형을 부여하는 도판트를 함유한 전극 페이스트의 소결체인 제 1 전극(204)을 포함하고, 상기 제 1 전극(204)이 상기 패시베이션층(203)을 관통하도록 형성되고, 동시에 제 1 전극(204)에 포함되는 도판트가 제 1 전극(204)의 바로 아래에 고농도 확산된 셀프 도핑 영역(208)을 형성함으로써, 제 1 전극(204)과 실리콘 기판(201)의 양호한 전기적 접촉을 실현하면서, 이미터층(202)의 도판트 농도 혹은 이미터층 깊이를 저감하는 것이 가능하게 되어, 이미터층에 있어서의 캐리어 재결합과 프리 캐리어 흡수에 의한 태양전지 특성의 저하를 개선하는 것이 가능하게 된다. 또한 상기 집전극은 제 1 전극(204)보다 높은 도전성을 갖는 제 2 전극(205)을 포함함으로써 배선저항에 의한 태양전지의 출력전력 손실을 대폭 경감시키는 것이 가능하게 된다.
또한, 206은 전계층이며, 207은 이면 전극이다.
다음에 본 발명의 태양전지의 제작 방법의 일례를 이하에 기술한다. 단, 본 발명은 이 방법에서 제작된 태양전지에 한정되는 것이 아니다.
고순도 실리콘에 B 혹은 Ga와 같은 III족 원소를 도핑하고, 저항률 0.1∼5Ω·cm로 한 절단 상태 단결정 {100}p형 실리콘 기판 표면의 슬라이스 데미지를 농도 5∼60질량%의 수산화나트륨이나 수산화칼륨과 같은 고농도의 알칼리, 혹은, 불산과 질산의 혼합산 등을 사용하여 에칭한다. 단결정 실리콘 기판은 CZ법, FZ법 어느 방법에 의해 제작되어도 된다.
계속해서, 기판 표면에 텍스처라고 불리는 미소한 요철 형성을 행한다. 텍스처는 태양전지의 반사율을 저하시키기 위한 유효한 방법이다. 텍스처는 가열한 수산화나트륨, 수산화칼륨, 탄산칼륨, 탄산나트륨, 탄산수소나트륨, 테트라메틸암모늄하이드로옥사이드 등의 알칼리 용액(농도 1∼10질량%, 온도 60∼100℃) 중에 10∼30분 정도 침지함으로써 용이하게 제작된다. 상기 용액 중에 소정량의 2-프로판올을 용해시켜, 반응을 제어하는 경우가 많다.
텍스처 형성 후, 염산, 황산, 질산, 불산 등, 혹은 이것들의 혼합액의 산성 수용액 중에서 세정한다. 비용적 및 특성적 관점에서, 염산 중에서의 세정이 바람직하다. 청정도를 향상시키기 위하여, 염산 용액 중에, 0.5∼5질량%의 과산화수소수를 혼합시켜, 60∼90℃로 가온하여 세정해도 된다.
이 기판 위에, 옥시염화인을 사용한 기상확산법에 의해 이미터층을 형성한다. 이미터층의 P 농도와 깊이는 이미터층을 흐르는 전류에 대한 저항과, 표면 패시베이션의 효과의 균형 등으로 결정되는 것이다. 일반적으로는, 4탐침법으로 측정한 이미터층의 시트저항이 50∼400Ω/□이 되도록 하는 것이 좋다.
일반적인 실리콘 태양전지는 PN 접합을 수광면에만 형성할 필요가 있고, 이것을 달성하기 위하여 기판끼리 2장 포갠 상태에서 확산하거나, 편면의 확산층을 알칼리 수용액 등으로 에칭하거나 하여, 이면에 PN 접합을 할 수 없는 것과 같은 연구를 시행할 필요가 있다. 확산 후, 표면에 생긴 유리를 불산 등으로 제거한다.
다음에 수광면의 반사 방지·패시베이션막을 형성한다. 성막에는 화학 기상 퇴적 장치를 사용하여 질화실리콘막 등을 80∼125nm, 통상 약 100nm 정도 성막한다. 반응 가스로서 모노실란(SiH4) 및 암모니아(NH3)를 혼합하여 사용하는 경우가 많지만, NH3의 대신에 질소를 사용하는 것도 가능하며, 또한 H2 가스에 의한 성막종의 희석이나 프로세스 압력의 조정, 반응 가스의 희석을 행하여 원하는 굴절률을 실현한다. 질화실리콘에 한하지 않고, 화학 기상 퇴적법 이외에, 열처리나 원자층 퇴적 등의 방법에 의한 산화실리콘, 탄화실리콘, 산화알루미늄, 아몰포스 실리콘, 미세결정 실리콘, 산화티탄 등을 대신하여 사용해도 된다.
이어서 상기 이미터층 위에 제 1 전극을 형성한다. 제 1 전극에는, 예를 들면, Ag 분말과 유리 프리트 및 도판트를 유기 바인더로 혼합한 Ag 페이스트를 사용한다.
본 예에서의 이미터층의 도전형은 n형이므로, 도판트로서는 P, In, Sb 중 어느 하나의 V족 원소의 단체, 또는 이것들의 화합물이나 이것들을 조합시킨 것을 사용한다. 또한 그 배합비율은, 태양전지의 구조나 종류 등에 의해 조정이 필요하지만, 예를 들면, 5산화2인을 사용하는 경우의 일반적인 배합비율은 0.1∼30질량% 정도, 바람직하게는 2∼15질량%이다. 유기 바인더의 종류, 양은 공지와 같다.
이 페이스트를 스크린 인쇄하고, 이 후, 소성 열처리에 의해 전극과 실리콘을 도통시키는데, 이것은 Ag 페이스트의 소성시에 질화실리콘막 등이 유리 프리트와 반응하여, 분해되고, Ag 분말이 질화실리콘막 등을 관통하여 기판과 전기적으로 접촉한다고 하는, 소위 파이어 스루(fire-through)에 의한다. 파이어 스루 기술은 결정 실리콘 태양전지의 제조방법으로서 일반적으로 널리 사용되고 있는 것이다.
Ag 페이스트 중의 도판트는 일반적인 전극 소성의 온도대인 700∼800℃ 정도의 열처리에서도 일부가 실리콘 기판으로 확산하여, 셀프 도핑이 행해지는데, 보다 효과적인 셀프 도핑 영역의 형성에는 Ag와 Si의 공융점인 835℃ 이상으로 소성을 행하는 것이 좋다. 이 온도 이상으로 소성함으로써, 실리콘이 Ag와 반응하여 융해되고, 첨가 불순물을 받아들여 재결정화함으로써 보다 고농도의 도핑이 실현되어, Ag의 소결체와 실리콘의 보다 양호한 전기적 접촉이 얻어진다.
실리콘과 전극의 전기적 접촉저항은 실리콘 표면의 캐리어 농도, 즉 도판트 농도와 전극 재료에 관계되고, 일반적인 인쇄 Ag 전극에서 실리콘과 전기적 접촉을 취하는 경우, 실리콘 표면의 도판트 농도는 적어도 1×1019cm-3 이상이 필요하고, 바람직하게는 5×1019cm-3 이상이 필요하다고 한다.
도판트 농도를 직접 계측하는 방법으로서는 2차이온 질량분석법 등이 있지만, 이 정량방법은 시료의 준비가 번거롭고, 게다가 측정에는 익숙한 기술이 필요하므로 생산현장에서 사용되는 경우는 거의 없다.
그래서, 보다 간편한 방법으로서 확산 저항법이 이용되고 있다. 구체적으로는, 2개의 금속 탐침을 실리콘 기판에 대고, 이들 2점 사이에서 전류를 흘려보냈을 때에 발생하는 전압강하를 측정한다. 확산 저항은, 이 때의 전압 강하를 전류값으로 나눈 값으로서 구해진다. 이 방법에 의하면, 전압 강하는 원리적으로 탐침의 접촉점 근방의 미소한 영역에서 일어나기 때문에, 특히 미소 영역의 평가가 가능하며, 또한, 탐침과 실리콘 기판의 접촉면적을 파악함으로써 실리콘 표면의 도판트 농도에 대한 저항률을 알 수 있다.
셀프 도핑 영역을 적합하게 기능시키기 위해서는, 이 영역의 표면에서의 저항률을 적어도 10mΩ·cm 이하, 바람직하게는 2mΩ·cm 이하로 하는 것이 좋다. 또한, 그 하한은 특별히 제한되지 않지만, 통상 0.5mΩ·cm 이상이다.
이에 반해, 수광부에 형성되는 이미터층 표면의 저항률은 전술의 광학적 손실과 캐리어 재결합 손실을 억제하는 관점에서는 될 수 있는 한 높게 하는 편이 좋지만, 반면에 광기전력을 높이기 위해서는 어느 정도 낮게 하는 편이 좋다. 즉 이미터층 표면의 저항률에는 어느 정도 최적의 영역이 존재한다. 이 최적 영역은 태양전지의 구조에 따라서도 다르지만, 5∼50mΩ·cm이다. 그러나 한편으로, 2중 도핑 구조의 효과를 최대한 끌어내기 위하여, 이미터층 표면의 저항률이 셀프 도핑 영역의 그것에 비해 높아지도록 설계, 제어되지 않으면 안 된다.
이와 같이 제 1 전극을 형성한 후, 제 1 전극 위에, 제 2 전극을 스크린 인쇄하고, 소성한다.
제 2 전극에는 실리콘 기판으로부터 제 1 전극에 취출된 전하가 집전극에 흐를 때의 배선저항 손실을 억제하기 위하여, 제 1 전극보다 높은 도전성을 갖게 하도록 한다. 이러한 전극은, 예를 들면, Ag 입자 배합비율을 높게 한 Ag 페이스트를 사용함으로써 얻어진다. 또한 이 때의 제 2 전극의 저항률은 낮을수록 좋지만, 높더라도 5μΩ·cm 이하, 바람직하게는 3μΩ·cm 이하인 것이 바람직하다.
제 1 전극과 제 2 전극의 소성 수순은 상기한 바와 같이 제 1 전극의 인쇄 및 소성과 제 2 전극의 인쇄 및 소성을 나누어 행해도 되고, 제 1 전극의 인쇄 및 건조 후에 제 2 전극을 인쇄하고, 1회의 열처리로 양자를 동시에 소성해도 된다.
취출 전극과 집전극은, 도 2에 도시하는 바와 같이, 취출 전극을 제 1 전극과 제 2 전극의 적층 구조로 하고, 집전극을 제 2 전극만의 단층 구조로 해도 되고, 도 3에 도시하는 바와 같이, 취출 전극과 집전극을 각각 제 1 전극 및 제 2 전극의 단층 구조로 해도 된다.
또한 도 4에 도시하는 바와 같이, 취출 전극과 집전극의 양쪽을 제 1 전극과 제 2 전극의 적층 구조로 해도 된다.
이것들의 전극 구조는, 예를 들면, 전극 페이스트의 스크린 인쇄에 있어서, 제 1 전극은 도 5(a)에 도시하는 바와 같은 취출 전극만의 패턴 또는 도 5(c)에 도시하는 바와 같은 취출 전극과 집전극 양쪽의 패터닝이 되어 있는 것으로 인쇄하고, 제 2 전극은 도 5(c) 또는 도 5(b)와 같이 집전극만의 패턴으로 인쇄함으로써 제작이 가능하다.
또한 전극의 형성 방법은 스크린 인쇄에 한하지 않고, 잉크젯, 디스펜서, 요판 인쇄, 또는 에어 졸 퇴적 등이어도 가능하다. 또한 도 4와 같은 구조인 경우, 제 1 전극을 시드로 하여 제 2 전극을 금속 도금함으로써도 제작 가능하다. 금속 도금은 전기도금법이나 무전해 도금법, 또는 광 도금법으로도 적용 가능하다.
집전극을 제 2 전극의 단층 구조로 하는 경우, 제 2 전극은 도 2, 3에 도시하는 바와 같이, 예를 들면, 파이어 스루에 의해 패시베이션층(203)을 관통하여 이미터층(202)에 접하고 있어도 되고, 도 6과 같이 패시베이션층(203)을 관통하지 않아도 된다.
도 6의 경우 집전극의 바로 아래에 있는 패시베이션막이 그대로 남으므로, 이 부분의 실리콘 표면에 있어서의 캐리어의 재결합을 억제하여, 태양전지의 특성을 개선하는 것이 가능하다. 전극 페이스트의 패시베이션막 관통성은 저연화점 유리 프리트의 첨가량으로 조정된다. 따라서, 이 경우의 제 2 전극의 형성에는, 유리 프리트 첨가량이 비교적 적거나, 또는 전혀 함유되지 않는 고온 소성형 페이스트나, 저온 경화형의 수지 페이스트 등이 사용된다.
이면 전극은 Al 분말을 유기물 바인더로 혼합한 페이스트를 스크린 인쇄하여 형성한다. 인쇄 후, 5∼30분간 700∼900℃의 온도에서 소성하여, 이면 전극과 전계층이 형성된다.
또한, 전계층의 형성에는, 예를 들면, 브롬화붕소의 기상 확산 등에 의해 행하는 것도 가능하다. 이 경우에는, 배선저항을 억제하는 관점에서, 이면 전극 형성에는 Ag 페이스트를 사용하는 것이 바람직하다.
이면 전극 및 수광면 전극의 소성은 한번에 행하는 것도 가능하다. 또한 각 면의 전극을 형성하는 순서는 바꾸어도 된다.
≪이면에 적용하는 경우≫
본 발명에 의한 제 1 전극과 제 2 전극의 조합으로 구성되는 전극은 태양전지의 비수광면에 적용하는 것도 가능하다. 도 7은 본 발명의 전극을 수광면과 비수광면의 양쪽에 적용한 경우의 일례이다. p형 실리콘 태양전지에서는, 실리콘 기판(401)의 도전형이 p형인 것에 대해, 예를 들면, 비수광면측 제 1 전극(404b)의 바로 아래에 형성되는 셀프 도핑 영역(407b)의 도전형을 p형으로 하고, 또한 수광면측 셀프 도핑 영역(407a)은 n형으로 한다. 이 때문에 수광면측 제 1 전극(404a)에는 V족 원소를 함유한 셀프 도핑 페이스트를 사용하고, 비수광면측 제 1 전극(404b)에는 III족 원소를 함유한 셀프 도핑 페이스트를 사용한다. 또한, 402는 이미터층, 403a은 패시베이션층이다. 또한 405a, 405b는 집전극이다.
비수광면을 이러한 구조로 함으로써 비전극 형성면을 전계층(406)과 패시베이션막(403b)으로 덮을 수 있어, 광 생성 캐리어의 수집 효율을 올릴 수 있다. 또한, 패시베이션 효과가 충분히 높은 패시베이션막이 얻어지는 경우에는, 전계층(406)은 형성하지 않아도 된다.
비수광면의 제 1 전극(404b)과 비수광면의 제 2 전극(405b)의 형상이나 구성은 도 2∼6의 수광면 전극과 동일하게 할 수 있다. 즉, 비수광면에서 취출 전극을 제 1 전극과 제 2 전극의 적층 구조로 하고 집전극을 제 2 전극만의 단층 구조로 해도 되고, 취출 전극과 집전극을 각각 제 1 전극 및 제 2 전극의 단층 구조로 해도 되고, 취출 전극과 집전극의 양쪽을 제 1 전극과 제 2 전극의 적층 구조로 해도 된다.
또한 도 7과 같이 비수광면 집전극을 제 2 전극(405b)의 단층 구조로 하는 경우, 제 2 전극(405b)은 도 7에 도시하는 바와 같이 패시베이션층(403b)을 관통하여 전계(406) 혹은 실리콘 기판(401)에 접하고 있어도 되고, 패시베이션층을 관통하지 않아도 된다.
비수광면에는, 기판을 투과한 광을 다시 받아들이기 위하여 반사재를 설치하는 것이 바람직하다(도시하지 않음). 반사재에는 진공증착 등으로 성막되는 Al이나 Ag 등을 사용해도 되지만, 부가적인 처리를 행하지 않고, 태양전지 모듈에 백색 백시트 등을 사용하는 것뿐이어도 충분히 효과는 얻어진다. 한편, 반사재를 사용하지 않고, 이면으로부터 산란광 등을 입사시켜 발전하는 것도 가능하며, 게다가 상기 비수광면을 수광면측이 되도록 태양전지를 배치하여 발전시키는 것도 가능하다.
≪n형 기판의 경우≫
이상, p형 실리콘 기판을 사용한 경우를 예로 들어 본 발명의 태양전지에 관한 실시형태를 설명했지만, 본 발명은 n형 실리콘 기판을 사용한 태양전지에 적용할 수도 있다.
이 경우에는, 도 7을 예로 설명하면 실리콘 기판(401), 전계층(406) 및 비수광면측 셀프 도핑 영역(407b)을 n형으로 하고, 이미터층(402)과 수광면측 셀프 도핑 영역(407a)을 p형으로 한다.
여기에서 실리콘 기판(401)에는, 일반적으로는 고순도 실리콘에 P 혹은 Sb와 같은 V족 원소를 도핑하고, 저항률 0.1∼5Ω·cm로 한 n형 결정 실리콘을 사용한다. 또한, 이미터층(402)은, 예를 들면, 브롬화 붕소를 사용한 기상확산법에 의해 B를 도핑함으로써 형성할 수 있고, 또한 전계층은 옥시염화인을 사용한 기상확산법 등에 의해 형성할 수 있다. 수광면측 셀프 도핑층(407a)은 B, Al, Ga, In 중 어느 하나의 III족 원소의 단체, 또는 이것들의 화합물이나 이것들을 조합시킨 것을 함유하는 셀프 도핑 페이스트를 사용하여 형성되고, 비수광면측 셀프 도핑 영역(407b)은 P, As, Sb 중 어느 하나의 V족 원소의 단체, 또는 이것들의 화합물이나 이것들을 조합시킨 것을 함유하는 셀프 도핑 페이스트를 사용하여 형성된다.
본 발명에 따른 태양전지는 그 복수를 전기적으로 접속하여 태양전지 모듈로서 사용할 수 있다. 이 경우, 그 접속방법으로서는 공지의 방법을 채용할 수 있다.
(실시예)
이하, 실시예와 비교예를 들어, 본 발명을 구체적으로 설명하는데, 본 발명은 하기의 실시예에 제한되는 것은 아니다.
[실시예, 비교예]
본 발명의 유효성을 확인하기 위하여, 일반적인 전극 구조의 태양전지와, 본 발명의 전극 구조의 태양전지의 발전성능 비교를 행했다.
확산 두께 250㎛, 가로세로 125mm, 비저항 1Ω·cm의 보론 도핑 {100}p형 절단 상태 실리콘 기판 90매에 대하여, 뜨거운 농수산화칼륨 수용액에 의해 데미지층을 제거 후, 수산화칼륨/2-프로판올 수용액 중에 침지하여 텍스처 형성을 행하고, 계속해서 염산/과산화수소 혼합 용액 중에서 세정을 행했다. 다음에 옥시염화인 분위기하에, 870℃에서 이면끼리를 포갠 상태에서 열처리하고, 수광면에 인을 고농도 도핑하여 시트저항 90Ω/□의 PN 접합을 형성했다. 이후, 비수광면의 확산층을 불질산으로 에칭 제거하고, 불산으로 인유리를 제거하고, 순수 세정 후, 건조시켰다.
이 후, 패시베이션막으로서 플라스마 CVD 장치를 사용하여 질화실리콘막을 수광면의 시료 전체면에 형성했다.
여기에서, 상기 기판을 (1), (2), (3)의 3조 각 30매로 나누고, 수광면 전극으로서 이하와 같이 상이한 Ag 페이스트를, 도 5(c)에 있는 것과 같은 취출 전극과 집전극이 동일 스크린에 패터닝 된 제판을 사용하여 인쇄했다. 또한 전극 페이스트의 인쇄 조건에 대해서는 미리 조건 설정을 행하고, 각 조건 모두 소성 후에 동등한 선폭과 단면적이 얻어지도록 인쇄압이나 스퀴즈 각도 등의 인쇄 조건을 제어했다.
조건 (1)은 종래기술에 의한 비교예의 하나이며, 제 1 전극으로서 일반적인 파이어 스루형 고온 소성 페이스트(페이스트 A)를 스크린 인쇄 및 건조한 후, 제 2 전극으로서 고도전성 Ag 페이스트(페이스트 B)를 제 1 전극과 완전히 겹치도록 스크린 인쇄했다. 이후, 최적화된 조건인 830℃의 소성을 대기 분위기에서 행했다.
조건 (2)는 종래기술에 의한 다른 비교예이며, 제 1 전극으로서, 셀프 도핑 영역의 저항률이 2mΩ·cm가 되도록 인 화합물을 첨가한 파이어 스루형의 셀프 도핑 Ag 페이스트(페이스트 C)를 스크린 인쇄 및 건조한 후, 제 2 전극으로서 다시 페이스트 C를 사용하여 제 1 전극과 완전히 겹치도록 다시 스크린 인쇄했다. 이후, 최적화된 조건인 880℃의 소성을 대기 분위기에서 행했다.
조건 (3)은 본 발명의 적용예이며, 제 1 전극으로서 페이스트 C를 스크린 인쇄 및 건조한 후, 제 2 전극으로서 페이스트 B를 제 1 전극과 완전히 겹치도록 다시 스크린 인쇄했다. 이후, 최적화된 조건인 880℃의 소성을 대기 분위기에서 행했다.
다음에 상기 모든 태양전지의 이면에 Al 페이스트를 시료 전체면에 도포하여 붙이고, 이 후, 최적화된 조건인 780℃의 소성을 대기 분위기에서 행했다.
상기 3 조건의 태양전지에 대하여, 수광면 전극의 형상을 확인하기 위하여, 각 조건으로부터 5 시료를 추출하고, 시료면 내 9개소의 취출 전극 선폭과 단면적을 레이저 현미경으로 측정했다. 표 1은 각 조건에 있어서의 측정값의 평균값을 나타내고 있고, 모든 조건에서 동등한 전극 형상이 얻어지고 있는 것을 확인할 수 있었다.
Figure pct00001
다음에 모든 태양전지를 에어 매스 1.5의 의사 태양광을 사용한 전류전압 측정기로 특성 측정을 행했다. 표 2는 각 조건에 있어서의 태양전지 특성의 평균값을 나타낸 것이지만, 본 발명을 실시한 조건 (3)에서 가장 높은 태양전지 특성이 얻어졌다.
Figure pct00002
다음에 각 조건으로부터 각각 15매를 추출하고, 실리콘 기판과 전극의 접촉저항과 배선저항을 측정했다. 접촉저항 정량은 래더법으로 행하고, 배선저항 정량은 취출 전극 부분을 태양전지로부터 부분적으로 잘라낸 시료에서, 전극 양단에 탐침을 놓았을 때의 전류전압값으로부터 구했다.
도 8은 각 조건에 대한 각 저항의 상대값을 나타낸 것으로, 조건 (1)의 평균값을 1로 했다. 본 발명에 있어서의 전극구조인 조건 (3)에서는 접촉저항이 낮게 되어 있는 것을 알 수 있다. 따라서, 표 2에서 조건 (3)이 가장 높은 곡선 인자로 된 것은 접촉저항과 배선저항이 억제된 결과라고 할 수 있다.

Claims (19)

  1. 결정 실리콘 기판의 수광면측에 있어서, 상기 실리콘 기판과 반대의 도전형을 갖는 도판트가 첨가된 이미터층이 형성되고, 상기 실리콘 기판의 표면에 패시베이션막이 형성되고, 광 생성된 전하를 실리콘 기판으로부터 꺼내는 취출 전극과, 상기 취출 전극에 적어도 부분적으로 접하고, 상기 취출 전극에서 모아진 전하를 모으는 집전극이 형성된 태양전지에 있어서,
    상기 취출 전극은, 실리콘에 도전성을 부여하는 도판트를 함유한 도전성 페이스트의 소결체인 제 1 전극을 포함하고, 적어도 상기 제 1 전극이 상기 패시베이션막을 관통하도록 형성되고, 상기 집전극은 상기 제 1 전극보다 높은 도전성을 갖는 제 2 전극을 포함하는 것을 특징으로 하는 태양전지.
  2. 제 1 항에 있어서, 상기 실리콘 기판의 이미터층과 상기 제 1 전극의 접촉면에, 상기 제 1 전극에 함유된 상기 도판트가 상기 소결 공정을 거쳐 확산된 셀프 도핑 영역이 형성되어 있는 것을 특징으로 하는 태양전지.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 셀프 도핑 영역의 저항률은 상기 셀프 도핑 영역에 인접하는 이미터층의 저항률보다도 낮은 것을 특징으로 하는 태양전지.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 상기 제 1 전극은 도판트로서 B, Al, Ga, P, As, In, Sb의 단체 또는 이것들의 화합물, 또는 그 조합을 함유하고, Ag을 주성분으로 하는 도전성 페이스트로 형성되는 것을 특징으로 하는 태양전지.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서, 상기 제 1 전극은 제 2 전극과 부분적으로 접촉하고 있거나, 또는 전체가 겹쳐 있는 것을 특징으로 하는 태양전지.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서, 취출 전극이 제 1 전극과 제 2 전극의 적층 구조로 이루어지고, 집전극이 제 2 전극만의 단층 구조로 이루어지는 것을 특징으로 하는 태양전지.
  7. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서, 취출 전극 및 집전극이 각각 제 1 전극과 제 2 전극의 적층 구조로 이루어지는 것을 특징으로 하는 태양전지.
  8. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서, 취출 전극이 제 1 전극으로 이루어지고, 집전극이 제 2 전극으로 이루어지는 것을 특징으로 하는 태양전지.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서, 상기 패시베이션막은 산화실리콘, 질화실리콘, 탄화실리콘, 산화알루미늄, 아몰포스 실리콘, 미세결정 실리콘, 산화티탄 중 어느 하나 또는 그 조합으로 이루어지는 것을 특징으로 하는 태양전지.
  10. 결정 실리콘 기판의 비수광면에서, 패시베이션막이 형성되고, 광 생성된 전하를 실리콘 기판으로부터 꺼내는 취출 전극과, 상기 취출 전극에 적어도 부분적으로 접하고, 상기 취출 전극에서 모아진 전하를 모으는 집전극이 형성된 태양전지에 있어서,
    상기 취출 전극은, 실리콘에 도전성을 부여하는 도판트를 함유한 도전성 페이스트의 소결체인 제 1 전극을 포함하고, 적어도 상기 제 1 전극이 상기 패시베이션막을 관통하도록 형성되고, 상기 집전극은 상기 제 1 전극보다 높은 도전성을 갖는 제 2 전극을 포함하는 것을 특징으로 하는 태양전지.
  11. 제 10 항에 있어서, 상기 실리콘 기판과 상기 제 1 전극의 접촉면에 상기 제 1 전극에 함유된 상기 도판트가 상기 소결 공정을 거쳐 확산된 셀프 도핑 영역이 형성되어 있는 것을 특징으로 하는 태양전지.
  12. 제 10 항 또는 제 11 항에 있어서, 상기 셀프 도핑 영역의 저항률은 상기 셀프 도핑 영역에 인접하는 셀프 도핑 비형성 영역의 저항률보다도 낮은 것을 특징으로 하는 태양전지.
  13. 제 10 항 내지 제 12 항 중 어느 한 항에 있어서, 상기 제 1 전극은 B, Al, Ga, P, As, In, Sb의 단체 또는 이것들의 화합물, 혹은 그 조합을 함유하고, Ag를 주성분으로 하는 도전성 페이스트로 형성되는 것을 특징으로 하는 태양전지.
  14. 제 10 항 내지 제 13 항 중 어느 한 항에 있어서, 상기 제 1 전극은 제 2 전극과 부분적으로 접촉하고 있거나, 또는 전체가 겹쳐 있는 것을 특징으로 하는 태양전지.
  15. 제 10 항 내지 제 14 항 중 어느 한 항에 있어서, 취출 전극이 제 1 전극과 제 2 전극의 적층 구조로 이루어지고, 집전극이 제 2 전극만의 단층 구조로 이루어지는 것을 특징으로 하는 태양전지.
  16. 제 10 항 내지 제 14 항 중 어느 한 항에 있어서, 취출 전극 및 집전극이 각각 제 1 전극과 제 2 전극의 적층 구조로 이루어지는 것을 특징으로 하는 태양전지.
  17. 제 10 항 내지 제 14 항 중 어느 한 항에 있어서, 취출 전극이 제 1 전극으로 이루어지고, 집전극이 제 2 전극으로 이루어지는 것을 특징으로 하는 태양전지.
  18. 제 10 항 내지 제 17 항 중 어느 한 항에 있어서, 상기 패시베이션막은 산화실리콘, 질화실리콘, 탄화실리콘, 산화알루미늄, 아몰포스 실리콘, 미세결정 실리콘, 산화티탄 중 어느 하나 또는 그 조합으로 이루어지는 것을 특징으로 하는 태양전지.
  19. 제 1 항 내지 제 18 항 중 어느 한 항에 기재된 태양전지를 전기적으로 접속하여 이루어지는 것을 특징으로 하는 태양전지 모듈.

KR1020137017430A 2010-12-06 2011-12-01 태양전지 및 태양전지 모듈 KR101917879B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2010-271619 2010-12-06
JP2010271619 2010-12-06
PCT/JP2011/077784 WO2012077567A1 (ja) 2010-12-06 2011-12-01 太陽電池及び太陽電池モジュール

Publications (2)

Publication Number Publication Date
KR20130138285A true KR20130138285A (ko) 2013-12-18
KR101917879B1 KR101917879B1 (ko) 2018-11-13

Family

ID=46207057

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137017430A KR101917879B1 (ko) 2010-12-06 2011-12-01 태양전지 및 태양전지 모듈

Country Status (11)

Country Link
US (2) US20130247957A1 (ko)
EP (1) EP2650923B1 (ko)
JP (1) JP5541370B2 (ko)
KR (1) KR101917879B1 (ko)
CN (1) CN103329280B (ko)
CA (1) CA2820002A1 (ko)
MY (1) MY170106A (ko)
RU (1) RU2571444C2 (ko)
SG (1) SG191044A1 (ko)
TW (1) TWI587534B (ko)
WO (1) WO2012077567A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10720537B2 (en) 2014-03-17 2020-07-21 Lg Electronics Inc. Solar cell

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9293624B2 (en) * 2012-12-10 2016-03-22 Sunpower Corporation Methods for electroless plating of a solar cell metallization layer
US9263601B2 (en) * 2012-12-21 2016-02-16 Sunpower Corporation Enhanced adhesion of seed layer for solar cell conductive contact
KR102032280B1 (ko) * 2013-04-25 2019-10-15 엘지전자 주식회사 태양 전지의 전극용 페이스트 조성물
WO2014185225A1 (ja) * 2013-05-13 2014-11-20 株式会社カネカ 太陽電池モジュール及びその製造方法
WO2014189058A1 (ja) * 2013-05-21 2014-11-27 株式会社カネカ 太陽電池、太陽電池モジュール、太陽電池の製造方法、並びに太陽電池モジュールの製造方法
JP2015050349A (ja) * 2013-09-02 2015-03-16 株式会社ノリタケカンパニーリミテド 太陽電池素子およびその製造方法並びにファイヤースルー用アルミニウムペースト
TW201511300A (zh) * 2013-09-11 2015-03-16 Inst Nuclear Energy Res Atomic Energy Council 具有摻雜矽或硼原子之鋁金屬電極之製備方法
CN106463562A (zh) * 2014-04-03 2017-02-22 天合光能发展有限公司 混合型全背接触式太阳能电池及其制造方法
CN104241454B (zh) * 2014-09-25 2017-04-05 上海联孚新能源科技集团有限公司 一种提高太阳能电池转化效率的方法
JP6502651B2 (ja) 2014-11-13 2019-04-17 信越化学工業株式会社 太陽電池の製造方法及び太陽電池モジュールの製造方法
US10067618B2 (en) 2014-12-04 2018-09-04 Apple Inc. Coarse scan and targeted active mode scan for touch
WO2018109849A1 (ja) * 2016-12-13 2018-06-21 信越化学工業株式会社 高効率裏面電極型太陽電池セル、太陽電池モジュール、及び太陽光発電システム
CN110047952A (zh) * 2019-04-04 2019-07-23 国家电投集团西安太阳能电力有限公司 一种太阳能电池Al栅线结构及其制备方法
WO2021075130A1 (ja) * 2019-10-18 2021-04-22 株式会社エネコートテクノロジーズ 素子
CN111739985B (zh) * 2020-08-21 2021-01-12 浙江晶科能源有限公司 太阳能电池及其选择性发射极的制备方法
CN112002775A (zh) * 2020-09-08 2020-11-27 中国科学院力学研究所 一种激光无线充电接收端
CN113644145B (zh) * 2021-10-18 2022-02-18 浙江晶科能源有限公司 太阳能电池及光伏组件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006332032A (ja) * 2005-04-14 2006-12-07 E I Du Pont De Nemours & Co 半導体デバイスの製造に使用される導電性組成物および方法
JP2007214372A (ja) * 2006-02-09 2007-08-23 Sharp Corp 太陽電池およびその製造方法
JP2008204967A (ja) * 2005-05-31 2008-09-04 Naoetsu Electronics Co Ltd 太陽電池素子及びその製造方法
WO2010119512A1 (ja) * 2009-04-14 2010-10-21 三菱電機株式会社 光起電力装置とその製造方法
KR20100113712A (ko) * 2009-04-14 2010-10-22 (유)에스엔티 태양전지의 제조 방법

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0536998A (ja) * 1991-07-30 1993-02-12 Sharp Corp 電極の形成方法
JP2928433B2 (ja) * 1993-02-23 1999-08-03 シャープ株式会社 光電変換素子の製造方法
BR9610739A (pt) * 1995-10-05 1999-07-13 Ebara Sola Inc Célula solar e processo para sua fabricação
JP2000138386A (ja) * 1998-11-04 2000-05-16 Shin Etsu Chem Co Ltd 太陽電池の製造方法およびこの方法で製造された太陽電池
US6632730B1 (en) * 1999-11-23 2003-10-14 Ebara Solar, Inc. Method for self-doping contacts to a semiconductor
AU2001242510B2 (en) 2000-04-28 2006-02-23 Merck Patent Gmbh Etching pastes for inorganic surfaces
JP2002217434A (ja) * 2001-01-19 2002-08-02 Sharp Corp 太陽電池、太陽電池用インターコネクターおよびストリング
JP2004273826A (ja) 2003-03-10 2004-09-30 Sharp Corp 光電変換装置及びその製造方法
JP4121928B2 (ja) 2003-10-08 2008-07-23 シャープ株式会社 太陽電池の製造方法
DE112004002853B4 (de) * 2004-05-07 2010-08-26 Mitsubishi Denki K.K. Verfahren zum Herstellen einer Solarbatterie
JP4557622B2 (ja) * 2004-07-29 2010-10-06 京セラ株式会社 太陽電池素子の接続構造及びこれを含む太陽電池モジュール
JP4780953B2 (ja) 2004-11-29 2011-09-28 京セラ株式会社 太陽電池素子及び、これを用いた太陽電池モジュール
JP2007096040A (ja) 2005-09-29 2007-04-12 Sharp Corp 太陽電池の製造方法および太陽電池
US7765949B2 (en) * 2005-11-17 2010-08-03 Palo Alto Research Center Incorporated Extrusion/dispensing systems and methods
JP4963866B2 (ja) 2006-04-28 2012-06-27 シャープ株式会社 光電変換素子の製造方法
TWI487124B (zh) * 2006-08-25 2015-06-01 Sanyo Electric Co 太陽電池模組及太陽電池模組的製造方法
ES2505322T3 (es) * 2007-07-26 2014-10-09 Universität Konstanz Método para producir una célula solar de silicio con un emisor decapado por grabado así como una célula solar correspondiente
US8309844B2 (en) * 2007-08-29 2012-11-13 Ferro Corporation Thick film pastes for fire through applications in solar cells
JP4610630B2 (ja) * 2008-03-31 2011-01-12 三菱電機株式会社 太陽電池用拡散層の製造方法および太陽電池セルの製造方法
US20090250108A1 (en) * 2008-04-02 2009-10-08 Applied Materials, Inc. Silicon carbide for crystalline silicon solar cell surface passivation
KR100974221B1 (ko) 2008-04-17 2010-08-06 엘지전자 주식회사 레이저 어닐링을 이용한 태양전지의 선택적 에미터형성방법 및 이를 이용한 태양전지의 제조방법
JP5172480B2 (ja) * 2008-06-04 2013-03-27 シャープ株式会社 光電変換装置およびその製造方法
TWI423462B (zh) * 2008-10-22 2014-01-11 Ind Tech Res Inst 矽晶太陽電池之背面電極製造方法
CN102439716A (zh) * 2008-11-14 2012-05-02 应用纳米技术控股股份有限公司 用于太阳能电池制造的油墨和糊料
KR100993511B1 (ko) * 2008-11-19 2010-11-12 엘지전자 주식회사 태양 전지 및 그 제조 방법
KR101002282B1 (ko) * 2008-12-15 2010-12-20 엘지전자 주식회사 태양 전지 및 그 제조 방법
US8586129B2 (en) * 2010-09-01 2013-11-19 Solarworld Innovations Gmbh Solar cell with structured gridline endpoints and vertices

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006332032A (ja) * 2005-04-14 2006-12-07 E I Du Pont De Nemours & Co 半導体デバイスの製造に使用される導電性組成物および方法
JP2008204967A (ja) * 2005-05-31 2008-09-04 Naoetsu Electronics Co Ltd 太陽電池素子及びその製造方法
JP2007214372A (ja) * 2006-02-09 2007-08-23 Sharp Corp 太陽電池およびその製造方法
WO2010119512A1 (ja) * 2009-04-14 2010-10-21 三菱電機株式会社 光起電力装置とその製造方法
KR20100113712A (ko) * 2009-04-14 2010-10-22 (유)에스엔티 태양전지의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10720537B2 (en) 2014-03-17 2020-07-21 Lg Electronics Inc. Solar cell

Also Published As

Publication number Publication date
JP5541370B2 (ja) 2014-07-09
MY170106A (en) 2019-07-05
EP2650923A4 (en) 2017-11-22
KR101917879B1 (ko) 2018-11-13
US20160079466A1 (en) 2016-03-17
CA2820002A1 (en) 2012-06-14
TW201240115A (en) 2012-10-01
JPWO2012077567A1 (ja) 2014-05-19
WO2012077567A1 (ja) 2012-06-14
US20130247957A1 (en) 2013-09-26
SG191044A1 (en) 2013-08-30
CN103329280A (zh) 2013-09-25
US9887312B2 (en) 2018-02-06
EP2650923B1 (en) 2021-06-02
RU2571444C2 (ru) 2015-12-20
EP2650923A1 (en) 2013-10-16
RU2013131015A (ru) 2015-01-20
CN103329280B (zh) 2017-02-08
TWI587534B (zh) 2017-06-11

Similar Documents

Publication Publication Date Title
KR101917879B1 (ko) 태양전지 및 태양전지 모듈
US11538944B2 (en) Solar cell, method for manufacturing solar cell, and solar cell module
KR101847470B1 (ko) 태양전지 및 태양전지 모듈
US20160197207A1 (en) Solar cell, solar cell module, and manufacturing method of solar cell
US9171975B2 (en) Solar cell element and process for production thereof
KR102218417B1 (ko) 전하선택 박막을 포함하는 실리콘 태양전지 및 이의 제조방법
JP5645734B2 (ja) 太陽電池素子
JP6434310B2 (ja) パッシベーション膜、塗布型材料、太陽電池素子及びパッシベーション膜付シリコン基板
KR20190110017A (ko) 태양 전지 및 그 제조 방법
JP2011018748A (ja) 太陽電池セルの製造方法
JP2013149815A (ja) 太陽電池及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant