KR101002282B1 - 태양 전지 및 그 제조 방법 - Google Patents

태양 전지 및 그 제조 방법 Download PDF

Info

Publication number
KR101002282B1
KR101002282B1 KR1020080127323A KR20080127323A KR101002282B1 KR 101002282 B1 KR101002282 B1 KR 101002282B1 KR 1020080127323 A KR1020080127323 A KR 1020080127323A KR 20080127323 A KR20080127323 A KR 20080127323A KR 101002282 B1 KR101002282 B1 KR 101002282B1
Authority
KR
South Korea
Prior art keywords
impurity
semiconductor substrate
doped
conductivity type
paste
Prior art date
Application number
KR1020080127323A
Other languages
English (en)
Other versions
KR20100068832A (ko
Inventor
이성은
최영호
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020080127323A priority Critical patent/KR101002282B1/ko
Priority to US12/638,620 priority patent/US8603851B2/en
Priority to PCT/KR2009/007493 priority patent/WO2010071341A2/en
Publication of KR20100068832A publication Critical patent/KR20100068832A/ko
Application granted granted Critical
Publication of KR101002282B1 publication Critical patent/KR101002282B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/547Monocrystalline silicon PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Abstract

본 발명은 태양 전지의 제조 방법에 관한 것으로서, 태양 전지의 제조 방법은 제1 전도성 타입의 반도체 기판 위에 상기 제1 전도성 타입의 제1 도핑부와, 상기 제1 전도성 타입과 반대의 전도성 타입을 갖는 제2 전도성 타입의 제2 도핑부를 형성하는 단계, 상기 제1 및 제2 도핑부 위에 후면 보호막을 형성하는 단계, 상기 제1 도핑부의 부분과 상기 제2 도핑부의 부분에 대응하는 상기 후면 보호막의 부분을 한꺼번에 제거하여, 상기 제1 도핑부의 부분과 상기 제2 도핑부의 부분을 노출하는 단계, 도전성 금속 재료를 이용하여 상기 노출된 제1 도핑부의 부분과 상기 노출된 제1 도핑부의 부분에 제1 전극과 제2 전극을 형성하는 단계를 포함한다. 이로 인해, 제1 도핑부와 제2 도핑부가 동시에 형성되고, 제1 및 제2 전극 역시 동시에 형성되므로, 태양 전지의 제조 공정이 간소해지고 제조 비용이 줄어든다. 또한, 반도체 기판의 표면을 위한 별도의 식각 방지층이 불필요하다. 이로 인해, 태양 전지의 제조 공정과 제조 시간이 더욱더 줄어든다.
태양전지, 후면접합, 에칭페이스트, 스크린인쇄법, 기능성페이스트

Description

태양 전지 및 그 제조 방법 {SOLAR CELL AND MANUFACTURING METHOD THEREOF }
본 발명은 태양 전지 및 그 제조 방법에 관한 것이다
최근 석유나 석탄과 같은 기존 에너지 자원의 고갈이 예측되면서 이들을 대체할 대체 에너지에 대한 관심이 높아지고 있다. 그 중에서도 태양 전지는 태양 에너지로부터 전기 에너지를 생성하는 전지로서, 친환경적이고 에너지원인 태양 에너지가 무한할 뿐만 아니라 수명이 길다는 장점이 있다.
태양전지는 원료 물질에 따라 크게 실리콘 태양 전지(silicon solar cell), 화합물 반도체 태양 전지(compound semiconductor solar cell) 및 적층형 태양 전지(tandem solar cell)로 구분되며, 실리콘 태양 전지가 주류를 이루고 있다.
실리콘 태양 전지는 p형과 n형처럼 서로 다른 전도성 타입(conductive type)을 가지는 반도체로 이루어진 반도체 기판(semiconductor substrate) 및 반도체 에미터층(semiconductor emitter layer), 반도체 에미터층 위에 형성되어 있는 도전성 투명 전극층, 도전성 투명 전극층 위에 형성된 전면 전극(front electrode), 반도체 기판 위에 형성된 후면 전극(rear electrode)을 구비한다. 따라서 반도체 기 판과 반도체 에미터층의 계면에는 p-n 접합이 형성된다.
이와는 달리, 태양 전지는 도전성 투명 전극층과 후면 전극 역할을 각각 하는 전극을 빛이 입사되지 않은 반도체 기판 위에 모두 형성한 후면 접합 전극형 구조를 가질 수 있다. 이러한 후면 전극형 구조의 태양 전지는 빛이 입사되는 면적이 증가하므로, 태양 전지의 효율이 향상된다.
이러한 태양 전지에 태양 광이 입사되면, 광기전력 효과(photovoltaic effect)에 의해 n형 또는 p형의 불순물이 도핑된 실리콘 반도체에서 전자와 정공이 발생한다. 예를 들어, n형 실리콘 반도체로 이루어진 n형 반도체 에미터층에서는 전자가 다수 캐리어(carrier)로 발생되고, p형 실리콘 반도체로 이루어진 p형 반도체 기판에서는 정공이 다수 캐리어로 발생된다. 광기전력 효과에 의해 발생된 전자와 정공은 각각 n형 반도체 에미터층과 p형 반도체 기판쪽으로 끌어 당겨져, 전면 전극과 후면 전극으로 이동하여 이들 전극들을 통해 전류가 흐르게 된다. 이때, 도전성 투명 전극층은 입사되는 태양 광의 반사를 방지하고, 캐리어의 전도도(conductivity)를 향상시켜 생성된 전자가 전면 전극으로 용이하게 이동할 수 있도록 한다.
본 발명이 이루고자 하는 기술적 과제는 태양 전지의 제조 비용을 줄이기 위한 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는 태양 전지의 제조 시간을 단축 시키기 위한 것이다.
본 발명의 한 특징에 따른 태양 전지의 제조 방법은 제1 전도성 타입의 반도체 기판 위에 상기 제1 전도성 타입의 제1 도핑부와, 상기 제1 전도성 타입과 반대의 전도성 타입을 갖는 제2 전도성 타입의 제2 도핑부를 형성하는 단계, 상기 제1 및 제2 도핑부 위에 후면 보호막을 형성하는 단계, 상기 제1 도핑부의 부분과 상기 제2 도핑부의 부분에 대응하는 상기 후면 보호막의 부분을 한꺼번에 제거하여, 상기 제1 도핑부의 부분과 상기 제2 도핑부의 부분을 노출하는 단계, 도전성 금속 재료를 이용하여 상기 노출된 제1 도핑부의 부분과 상기 노출된 제1 도핑부의 부분에 제1 전극과 제2 전극을 형성하는 단계를 포함한다.
본 발명의 다른 특징에 따른 태양 전지의 제조 방법은 제1 전도성 타입의 반도체 기판 위에 상기 제1 전도성 타입의 제1 도핑부와, 상기 제1 전도성 타입과 반대의 전도성 타입을 갖는 제2 전도성 타입의 제2 도핑부를 한꺼번에 형성하는 단계, 상기 제1 및 제2 도핑부 위에 후면 보호막을 형성하는 단계, 상기 제1 도핑부의 부분과 상기 제2 도핑부의 부분에 대응하는 상기 후면 보호막의 부분을 제거하여, 상기 제1 도핑부의 부분과 상기 제2 도핑부의 부분을 노출하는 단계, 도전성 금속 재료를 이용하여 상기 노출된 제1 도핑부의 부분과 상기 노출된 제1 도핑부의 부분에 제1 전극과 제2 전극을 형성하는 단계를 포함한다.
상기 제1 도핑부 및 상기 제2 도핑부 형성 단계는 상기 제1 도핑부와 상기 제2 도핑부를 한꺼번에 형성하는 것이 좋다.
상기 제1 도핑부 및 상기 제2 도핑부 형성 단계는 상기 제2 전도성 타입의 제1 불순물을 포함하는 제1 막을 상기 반도체 기판의 부분에 형성하는 단계, 상기 제1 막과 상기 노출된 반도체 기판 위에 상기 제1 도전성 타입의 제2 불순물을 포함하는 제2 막을 형성하는 단계, 그리고 상기 제1 막 및 제2 막을 확산 처리하여 상기 제1 불순물이 도핑된 제1 도핑부와 상기 제2 불순물이 도핑된 제2 도핑부를 형성하는 단계를 포함할 수 있다.
상기 제1 도핑부 및 상기 제2 도핑부 형성 단계는 상기 제2 전도성 타입의 제1 불순물을 포함하는 제1 막을 상기 반도체 기판의 부분에 형성하는 단계, 그리고 상기 제1 막과 상기 노출된 반도체 기판을 고온에서 상기 제1 전도성 타입의 제2 불순물의 분위기에 노출시켜 확산 처리하여 상기 제1 불순물이 도핑된 제1 도핑부와 상기 제2 불순물이 도핑된 제2 도핑부를 형성하는 단계를 포함할 수 있다.
상기 제1 막은 상기 제1 불순물을 포함하는 불순물 페이스트를 도포한 후 경화시켜 형성되는 것이 좋다.
상기 불순물 페이스트는 스크린 인쇄법이나 직접 인쇄법을 이용하여 형성될수 있다.
상기 제2 막은 상기 제2 불순물을 포함하는 용액을 스핀 코팅하여 형성될 수있다.
상기 제1 도핑부 부분 및 상기 제2 도핑부 부분의 노출 단계는 상기 제1 도핑부의 부분과 상기 제2 도핑부의 부분에 대응하는 상기 후면 보호막의 부분 위에 에칭 페이스트를 도포한 후 경화시키는 단계를 포함할 수 있다.
상기 에칭 페이이스트는 인산과 불산 중 적어도 하나를 포함하는 것이 바람직하다.
상기 제1 전극 및 제2 전극 형성 단계는 상기 노출된 제1 도핑부의 부분과 상기 노출된 제1 도핑부의 부분에 적어도 하나의 도전성 물질을 포함하는 도전성 금속 페이스트를 도포하는 단계, 그리고 상기 도전성 금속 페이스트를 경화시켜, 사기 제1 전극과 상기 제2 전극을 한꺼번에 형성하는 단계를 포함할 수 있다.
상기 도전성 금속 페이스트는 은(Ag)과 알루미늄(Al)을 함유하는 것이 좋다.
상기 은에 대한 알루미늄의 함유량은 약 0.5% 내지 5%일 수 있다.
상기 특징에 따른 태양 전지의 제조 방법은 상기 후면 보호막을 마스크로 하여, 상기 반도체 기판의 표면을 텍스처링하는 단계를 더 포함할 수 있다.
상기 특징에 따른 태양 전지의 제조 방법은 상기 텍스처링된 반도체 기판 표면 위에 전면 보호막을 형성하는 단계를 더 포함할 수 있다.
이때, 상기 전면 보호막은 상기 제1 도전성 타입을 가질 수 있다.
상기 특징에 따른 태양 전지의 제조 방법은 상기 전면 보호막 위에 반사 방지막을 형성하는 단계를 더 포함할 수 있다.
본 발명의 또 다른 특징에 따른 태양 전지는 후면 접합 전극형 구조의 태양전지로서, 제1 전도성 타입의 반도체 기판 위에 형성되어 있는 상기 제1 전도성 타입의 제1 도핑부, 상기 반도체 기판 위에 형성되어 있고, 상기 제1 전도성 타입과 반대의 전도성 타입을 갖는 제2 전도성 타입의 제2 도핑부, 상기 제1 도핑부과 상기 제2 도핑부 위에 형성되고, 상기 제1 도핑부와 일부와 상기 제2 도핑부의 일부 를 노출하는 전면 보호막, 상기 노출된 제1 도핑부 위에 형성되어 있는 제1 전극, 그리고 상기 노출된 제2 도핑부 위에 형성되어 있는 제2 전극을 포함하고, 상기 제1 전극과 상기 제2 전극은 동일한 도전성 물질로 이루어져 있다.
상기 제1 전극과 상기 제2 전극은 은(Ag)과 적어도 하나의 전도성 물질을 포함하는 것이 좋다.
상기 전도성 물질은 니켈(Ni), 구리(Cu), 은(Ag), 알루미늄(Al), 주석(Sn), 아연(Zn), 인듐(In), 티타늄(Ti), 금(Au) 및 이들의 조합으로 이루어진 군으로부터 선택된 적어도 하나일 수 있다.
상기 전도성 물질의 비율은 약 0.5% 내지 5%인 것이 좋다.
상기 제1 및 제2 도핑부가 형성되지 않은 상기 반도체 기판의 표면은 텍스처링 표면일 수 있다.
상기 특징에 따른 태양 전지는 상기 텍스처링 표면 위에 형성된 반사 방지막을 더 포함할 수 있다.
본 발명의 특징에 따르면, 제1 도핑부와 제2 도핑부가 동시에 형성되고, 제1 및 제2 전극 역시 동시에 형성되므로, 태양 전지의 제조 공정이 간소해지고 제조 비용이 줄어든다.
또한, 반도체 기판의 표면을 위한 별도의 식각 방지층이 불필요하다. 이로 인해, 태양 전지의 제조 공정과 제조 시간이 더욱더 줄어든다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한 어떤 부분이 다른 부분 위에 "전체적"으로 형성되어 있다고 할 때에는 다른 부분의 전체 면(또는 전면)에 형성되어 있는 것뿐만 아니라 가장 자리 일부에는 형성되지 않은 것을 뜻한다.
그러면 첨부한 도면을 참고로 하여 본 발명의 한 실시예인 태양 전지 및 그 제조 방법에 대하여 설명한다.
먼저, 도 1을 참고로 하여 본 발명의 한 실시예에 따른 태양 전지에 대하여 상세하게 설명한다.
도 1은 본 발명의 한 실시예에 따른 태양 전지의 부분 단면도이다.
도 1를 참고로 하면, 본 발명의 한 실시예에 따른 태양 전지는 제1 전도성 타입의 반도체 기판(100), 반도체 기판(100)의 일면에 형성된 전면 보호막(120), 전면 보호막(120) 위에 형성된 반사 방지막(130), 반도체 기판(100)의 다른 면에 형성되어 있고, 제1 전도성 타입의 불순물이 고농도로 도핑된 제1 도핑부(141), 반도체 기판(100)의 다른 면에 형성되고 제1 도핑부(141)와 인접하게 형성되어 있고 제1 전도성 타입과 반대 타입의 제2 전도성 타입의 불순물이 고농도로 도핑된 제2 도핑부(142), 제1 도핑부(141)와 제2 도핑부(142)의 일부 위에 형성되어 있는 후면 보호막(150), 후면 보호막(150)에 의해 덮여지지 않은 제1 도핑부(141) 및 인접한 후면 보호막(150) 부분 위에 형성된 전자용 전극(이하, "제1 전극"이라 함)(161), 그리고 후면 보호막(150)에 의해 덮여지지 않은 제2 도핑부(142) 및 인접한 후면 보호막(150) 부분 위에 형성된 정공용 전극(이하, "제2 전극"이라 함)(162)을 구비한다.
반도체 기판(100)의 상부 표면은 복수 개의 요철(101)을 구비한 텍스처링 표면(texturing surface)을 구비하고, 반도체 기판(100)은 제1 전도성 타입, 예를 들어 n형의 단결정질 실리콘으로 이루어진다. 하지만 이와는 달리, 반도체 기판(100)은 p형의 전도성 타입을 가질 수 있고, 다결정 실리콘으로 이루어질 수 있다. 또한 반도체 기판(100)은 실리콘 이외의 다른 반도체 물질로 이루어질 수도 있다.
반도체 기판(100)의 상부 표면을 복수의 요철(101)을 구비하도록 텍스처링(texturing)함에 따라, 반도체기판(100)의 상부 표면의 빛 반사도는 약 11%로 감소하고, 피라미드 구조에서 복수 번의 입사와 반사 동작이 행해져 태양 전지 내부 에 빛이 갇히게 되고 이로 인해 빛의 흡수율이 증가되므로, 태양 전지의 효율이 향상된다.
형성된 요철(101)의 구조는 랜덤(random)한 피라미드 구조를 가질 수 있고, 이때 형성되는 요철(101)의 높이는 약 1㎛ 내지 10㎛일 수 있다.
복수의 요철(101)이 형성된 반도체 기판(100) 전면에 전면 보호막(120)이 형성되어 있다.
전면 보호막(120)은 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물의 농도가 반도체 기판(100)보다 높은 고농도로 불순물이 도핑된 막으로서, BSF(back surface field)와 유사한 FSF(front surface field) 역할을 하므로, 입사되는 빛에 의해 분리된 전자와 정공이 반도체 기판(100)의 상부 표면에서 재결합되어 소멸하는 것이 방지된다.
전면 보호막(120)의 전면에는 실리콘 질화막(SiNx)이나 실리콘 산화막(SiO2) 등으로 이루어진 반사 방지막(130)이 형성되어 있다.
전면 보호막(120) 위에 형성된 반사 방지막(130)은 입사되는 태양 광의 반사율을 줄이고 특정한 파장 영역의 선택성을 증가시켜, 태양 전지의 효율을 높인다. 전면 보호막(120)은 대략 70nm 내지 80nm의 두께를 가질 수 있다.
반도체 기판(100)의 다른 면에 제1 도핑부(141)와 제2 도핑부(142)가 교대로 형성되어 있다.
제1 도핑부(141)에는 n형 불순물이 반도체 기판(100)의 농도보다 높은 고농 도로 도핑되어 있다.
제2 도핑부(142)에는 p형 불순물이 고농도로 도핑되어 있어, 제2 도핑부(142)는 n형의 반도체 기판(100)과 p-n 접합을 형성한다.
제1 도핑부(141)와 제2 도핑부(142)는 전자와 정공과 같은 캐리어들의 이동통로로서, 전자와 정공이 각각 제1 도핑부(141)와 제2 도핑부(142) 방향으로 모이도록 한다. 또한, 제2 도핑부(142)는 전자와 정공이 반도체 기판(100)의 표면에서 재결합되어 사라지지 않도록 하여 태양전지의 효율을 증대시킨다.
제1 도핑부(141)와 제2 도핑부(142) 부분에는 후면 보호막(150)이 형성되어 있다.
후면 보호막(150)은 실리콘 산화막(SiO2), 실리콘 질화막(SiNx) 또는 이들의 조합 등으로 형성되어 있으며, 약 300nm 이상의 두께를 가질 수 있다. 후면 보호막(150)은 전자와 정공으로 분리된 캐리어가 재결합되는 것을 방지하고 입사된 빛이 외부로 손실되지 않도록 태양 전지 내부로 반사시켜, 외부로 손실되는 빛을 양을 감소시킨다.
본 실시예에서, 후면 보호막(150)은 단일막으로 형성되어 있지만, 이와는 달리, 이중막 또는 삼중막과 같은 다층 구조를 가질 수 있다.
후면 보호막(150)으로 덮여지지 않은 제1 도핑부(141)와 이 제1 도핑부(141)에 인접한 후면 보호막(150) 부분 위에는 제1 전극(161)이 형성되어 있고, 후면 보호막(150)으로 덮여지지 않은 제2 도핑부(142)와 이 제2 도핑부(142)에 인 접한 후면 보호막(150) 부분 위에는 제2 전극(162)이 형성되어 있다.
제1 전극(161)은 제1 도핑부(141)와 전기적으로 연결되어 있고, 제2 전극(162)은 제2 도핑부(142)와 전기적으로 연결되어 있다.
제1 및 제2 전극(161, 162)은 일정 간격을 두고 한 방향으로 서로 평행하게 뻗어 있다.
이미 설명한 것처럼, 제1 및 제2 전극(161, 162)의 일부가 후면 보호막(150)의 일부와 중첩되어 면적이 넓은 끝부분을 포함하므로, 외부 구동 회로 등과의 접속 시 접촉 저항이 줄어들어 접촉 효율이 높아진다.
제1 및 제2 전극(161, 162)은 적어도 하나의 도전성 금속 물질로 이루어져 있고, 이들 도전성 금속 물질의 예는 니켈(Ni), 구리(Cu), 은(Ag), 알루미늄(Al), 주석(Sn), 아연(Zn), 인듐(In), 티타늄(Ti), 금(Au) 및 이들의 조합으로 이루어진 군으로부터 선택된 적어도 하나일 수 있지만, 이외의 다른 도전성 금속 물질로 이루어질 수 있다. 예를 들어, 제1 및 제2 전극(161, 162)은 은(Ag)에 알루미늄(Al)과 같은 전도성 금속 물질을 포함하는 금속 페이스트 등을 이용하여 형성될 수 있고, 이때, 포함되는 전도성 금속 물질의 비율은 약 0.5% 내지 5%일 수 있다.
이와 같은 구조를 갖는 본 실시예에 따른 태양 전지는 제1 전극(161)과제2 전극(162)이 모두 빛이 입사되지 않은 반도체 기판(100)의 후면에 형성되어 있으므로 후면 전극형 구조의 태양전지로서, 그 동작은 다음과 같다.
즉, 태양 전지의 p-n 접합부내로 빛이 조사되면 빛 에너지에 의해 반도체 내부인 반도체 부분(100, 141, 142)에서 전자와 정공이 발생한다. 일반적으로 반도 체에 밴드 갭 에너지 이하의 빛이 들어가면 반도체 내의 전자들과 약하게 상호 작용하고, 밴드 갭 이상의 빛이 들어가면 공유 결합 내의 전자를 여기시켜 전자 또는 정공을 생성한다. 빛 에너지에 의해 발생된 전자는 제1 도핑부(141)쪽으로 이동한 후 제1 전극(161)에 모이고, 발생된 정공은 내부의 전계에 의해 제2 도핑부(142) 쪽으로 이동한 후 제2 전극(162)에 모이게 된다.
이러한 제1 전극(161) 및 제2 전극(162)을 도선으로 연결하면 전류가 흐르게 되고, 이를 외부에서 전력으로 이용하게 된다.
다음, 도2a 내지 도 2i를 참고로 하여 본 발명의 한 실시예에 따른 태양 전지의 제조 방법에 대하여 설명한다.
도 2a 내지 도 2i는 본 발명의 한 실시예에 따른 태양 전지의 제조 방법을 순차적으로 나타낸 공정도이다.
도 2a를 참고로 하면, 먼저, n형 단결정 실리콘으로 이루어진 반도체 기판(100) 위에 불순물인 붕소(B)를 함유하는 불순물 페이스트인 도핑 및 차단용 페이스트(110)를 선택적으로 도포한 후, 열처리를 통해 경화시킨다. 이때, 도핑 및 차단용 페이스트(110)는 p형 불순물이 고농도로 도핑될 영역에 도포된다.
이때, 도핑 및 차단용 페이스트(110)는 정해진 패턴을 갖는 스크린 마스크(screen mask)를 이용한 스크린 인쇄법(screen printing)으로 도포되지만, 이와는 달리, 스퍼터링법이나 스크린 마스크를 이용하지 않는 직접 인쇄법(direct printing)과 같은 다른 방식을 통해 원하는 부분에 도포될 수 있다. 또한 본 실시예에서, 도핑 및 차단용 페이스트(110)는 도펀트(dopant)로 붕소를 이용하였지만, 이와는 달리, 갈륨(Ga)이나 인듐(In)과 같은 3가 원소를 도펀트로서 사용할 수 있다.
도핑 및 차단용 페이스트(110)는 약 300℃ 내지 700℃의 RTP(rapid thermal process)나 핫 플레이트(hot plate) 등에서 약 3분 내지 5분 동안 경화될 수 있지만, 이에 한정되지 않고 다른 공정을 통해 경화될 수 있다.
다음, 도 2b를 참고로 하여, 도핑 및 차단용 페이스트(110)가 형성된 반도체 기판(100) 전면에 인(P)이 도핑된 SOD(superoxide dismutase) 용액을 스핀 코팅한 후 건조시켜, 인 도핑막(140)을 형성한다.
다음, 도 2c에 도시한 것처럼, 약 850℃의 확산로(diffusion furnace)에서 열처리하여 붕소와 인을 각각 반도체 기판(100)속으로 확산시킨 후, 인 도핑부(150)과 도핑 및 차단용 페이스트(110)를 차례로 제거하여, n형 불순물과 p형 불순물이 고농도로 도핑된 제1 도핑부(141)와 제2 도핑부(142)를 형성한다.
이때, 인 도핑막(140)과 반도체 기판(100)이 바로 접촉한 부분은 불순물인 인이 반도체 기판(100) 속으로 확산되어 제1 도핑부(141)를 형성하고, 붕소를 함유한 기능성 페이스트(boron doped barrier paste)인 도핑 및 차단용 페이스트(110)와 반도체 기판(100)이 바로 접촉한 부분은 불순물인 붕소가 반도체 기판(100) 속으로 확산되어 제2 도핑부(142)를 형성한다.
이러한 확산 공정을 통해 형성된 제1 도핑부(141)의 면저항(sheet resistance)은 약 15Ω/sq이고, 제1 도핑부(141)의 접합 깊이(junction depth)는 약 0.5㎛이며, 제2 도핑부(142)의 면저항은 약 50Ω/sq이고, 제2 도핑부(142)의 접 합 깊이는 약 0.7㎛일 수 있다.
이와는 달리, 도핑 및 차단용 페이스트(110)를 도포한 후, POCl3 소스(source)를 이용한 분위기의 열 확산실에서 반도체 기판(100)에 인과 같은 n형 불순물과 붕소와 같은 p형 불순물을 동시에 고농도로 도핑함으로써, 제1 도핑부(141)와 제2 도핑부(142)를 동시에 형성할 수도 있다.
이와 같이, p형 불순물과 n형 불순물을 반도체 기판(100) 내부로 확산시키면 붕소를 포함하는 산화물(boron silicate glass, BSG)과 인을 포함하는 산화물(phosphorous silicate glass, PSG)이 각각 생성되므로, 이들을 식각 공정을 통해 제거하여, 도핑 및 차단용 페이스트(110)와 인 도핑막(140)을 제거한다. 이때, 이들 산화물(BSG, PSG)은 약 10% 불산 용액을 이용하여 제거될 수 있다.
본 실시예와 달리, 제1 도핑부(141)는 인 대신 비소, 안티몬 등과 같은 다른 5가 원소의 불순물을 반도체 기판(100)에 도핑하여 형성될 수 있고, 제2 도핑부(142)는 붕소 대신 갈륨, 인듐 등과 같은 3가 원소의 불순물을 반도체 기판(100)에 도핑하여 형성될 수 있다.
이러한 공정을 통해 p-n 접합을 위한 제2 도핑부(142)와 전자의 이동 통로를 제공하는 제1 도핑부(141)가 한번의 공정으로 형성되므로, 제조 공정과 제조 시간이 줄어든다.
본 실시예와 달리, 반도체 기판(100)은 p형 실리콘을 이용할 수 있다. 이 경우, 붕소가 도핑된 페이스트 대신에 인과 같은 5가 원소가 도핑된 페이스트와 붕 소와 같은 3가 원소가 도핑된 SOD 용액을 이용하여 위에 설명한 것과 동일한 공정을 통해 제1 도핑부와 제2 도핑부를 각각 형성할 수 있다.
이러한 공정을 통해 형성된 제1 도핑부(141)와 제2 도핑부(142)의 면저항과 접합 깊이 등과 같은 특성은 반도체 기판(100)의 저항, 확산 온도, 공정 시간 등과 같은 공정 조건에 따라 가변된다. 따라서, 제1 도핑부(141)와 제2 도핑부(142)가 최적의 특성을 갖도록 공정 조건을 최적화한다.
반도체 기판(100)에 제1 도핑부(141)와 제2 도핑부(142)를 형성하기 위해, 도핑 및 차단용 페이스트(110)를 도포하기 전에, 표면 결정 결함 제거(saw damage removal) 공정, 기판 표면 요철 형성 공정 및 기판 세정 공정 등을 반도체 기판(100)의 표면에 실시하여, 반도체 기판(100)의 표면 상태를 개선할 수 있다. 이들 공정은 해당 기술분야에 널리 알려진 공정들이므로, 본 명세서에서는 그에 대한 상세한 설명을 생략한다.
이러한 도핑 및 차단용 페이스트(110)와 같은 불순물 페이스트는 해당 불순물, 예를 들어, P형 불순물을 원하는 영역에 도핑하는 도핑막 역할뿐만 아니라, 그 위에 도포된 인 도핑막(140)과 같은 도핑막에 함유된 불순물, 예를 들어, n형 불순물이 반도체 기판(100)의 원치 않은 부분으로 도핑되는 것을 방지하는 차단막 역할도 한다.
따라서, 도핑막과 차단막 역할을 동시에 수행하는 불순물 페이스트(110)로 인해, p-n 접합을 위한 제2 도핑부(142)와 전자의 이동 통로를 제공하는 제1 도핑부(141)가 한번의 공정으로 형성되므로, 제조 공정과 제조 시간이 줄어든다.
즉, 사진 식각(photolithography) 공정, 건식 또는 습식 식각 공정 등과 같은 기존의 식각 공정과 본 실시예에 따른 도핑 및 차단용 페이스트(110)를 이용한 공정을 비교하면 다음과 같다.
즉, 본 실시예에 따른 도핑 및 차단용 페이스트(110)를 이용한 식각 공정은 별도의 감광막이나 식각 방지막을 형성하고 식각 후 남아있는 감광막이나 식각 방지층을 제거해야 하는 공정이 불필요하므로, 공정이 간단해진다.
또한 기존의 식각 공정의 경우, 감광막에 노광되는 빛의 양이나 식각제의 침투 정도가 위치에 따라 가변되어 원하는 식각 패턴을 얻지 못하였지만, 본 실시예에 따른 도핑 및 차단용 페이스트(110)를 이용할 경우, 원하는 부분에만 불순물을 도핑할 수 있다. 또한 식각 방지막을 제거하기 위해 부식성 용액(caustic solution) 등을 사용할 경우, 노출된 표면이 손상되는 문제가 발생하지만, 본 실시예에 따른 도핑 및 차단용 페이스트(110)를 이용할 경우 별도의 식각 방지막을 제거하는 공정이 필요없다. 더욱이, 건식이나 습식 공정을 이용하여 제1 도핑부와 제2 도핑부를 형성할 경우, 반도체 기판의 일부가 고온에 노출되는 경우가 많아 반도체 기판의 특성에 악영향을 미치는 문제가 발생지만, 도핑 및 차단용 페이스트(110)를 이용할 경우, 고온으로 인한 반도체 기판(100)의 표면 손상이 줄어든다.
다음, 도 2d에 도시한 것처럼, 실리콘 산화막(SiO2)과 같은 산화막을 고온에서 성장시켜 후면 보호막(150)을 형성한다.
후면 보호막(150)은 약 1,000℃에서 실시될 수 있으며, 이때 형성되는 후면 보호막(150)의 두께는 성장실(growing room)의 온도 시간, 성장 시간 등에 따라 가변될 수 있다.
필요할 경우, 예를 들어 고온 성장으로 원하는 두께만큼 후면 보호막(150))의 두께를 얻지 못하거나 고온에서 장시간의 산화막 성장으로 인한 산화막의 특성 열화를 방지하고자 할 경우, PECVD 등과 같은 화학 기상 증착법을 이용하여 추가로 실리콘 산화막(SiO2)을 증착할 수 있다.
본 실시예와 달리, 후면 보호막(150)은 실리콘 질화막(SiNx)을 이용하여 형성될 수 있고, 실리콘 산화막이나 실리콘 질화막과 같은 무기 절연체뿐만 아니라 유기 절연체로 형성될 수 있다.
다음, 후면 보호막(150)을 마스크로 하여, 후면 보호막(150)이 형성되지 않은 반도체 기판(100)의 상부 표면을 텍스처링하여 반도체 기판(100)의 상부 표면에 복수의 요철(101)을 형성한다(도 2e). 텍스처링은 일반적으로 알칼리 용액이 담긴 욕조(bath)에 일정 시간 동안 반도체 기판(100)을 담가 놓은 것으로 이루어진다.
일 예로, 텍스처링은 약 80℃의 온도의 알카리 용액에서 약 20분 내지 40분간 행해진다. 텍스처링이 이루어지면 후면 보호막(150)에 의해 반도체 기판(100)의 하부 표면은 보호되어 식각되지 않고, 후면 보호막(150)이 없는 반도체 기판(100)의 상부 표면만 식각되어 랜덤한 피라미드 구조를 갖는 요철(101)이 형성된다. 이러한 텍스처링에 의해 반도체 기판(100)의 표면에 요철(101)이 형성되는 이유는 반도체 기판(100)의 결정방향에 따라 식각 속도가 달라지기 때문이다. 즉 실 리콘의 (100) 면보다 (111) 면이 더 느린 식각 속도를 가지기 때문에 (100) 단결정으로 이루어진 반도체 기판(100)의 표면에는 점점 피라미드 형태를 갖는 요철이 형성된다. 이 때, 피라미드의 드러난 면은 (111)면에 해당한다. 이미 설명한 것처럼, 실리콘 산화막(SiO2)으로 이루어진 후면 보호막(150)은 알칼리 용액에 대해 식각 내성을 가지므로 텍스처링 반응이 나타나지 않는다.
알칼리 용액의 예로는 약 2 중량%(wt%) 내지 5 중량%를 갖는 수산화칼륨(KOH)이나 수산화나트륨(NaOH) 용액을 사용할 수 있고, 대안적으로, 수산화암모늄(NH4OH) 용액을 사용할 수도 있다.
이때, 형성되는 요철(101)의 높이, 즉 각 피라미드 구조의 높이는 약 1㎛ 내지 10㎛일 수 있다.
다음, 도 2f에 도시한 것처럼, 반도체 기판(100)의 텍스처링 면인 요철(101) 전면에 반도체 기판(100)의 전도성 타입과 동일한 전도성 타입, 예를 들어 n형의 불순물이 반도체 기판(100)보다 고농도로 도핑된 전면 보호막(120)을 형성한다.
전면 보호막(120)은 고온의 확산로 안에서 도핑될 불순물을 포함한 실리콘 질화막(SiNx)이나 실리콘 산화막(SiO2) 등을 물질 반도체 기판(100)을 노출시켜 형성될 수 있고, 약 500nm 이하의 두께를 가질 수 있다. n형의 전도성 타입을 가지는 전면 보호막(120)을 형성할 경우, 도핑 물질로 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소가 일반적으로 사용되며, 인(P)의 소스로는 PH3과 같은 기체 소스와 POCl3, H3PO4 같은 용액 소스, 또는 P2PO5와 P2PO7를 포함하는 고체 산화물 소스 등이 사용될 수 있다.
하지만, 이와는 달리, 전면 보호막(120)은 반도체 기판(100)과는 별개의 층으로 형성된 후 반도체 기판(100)에 적층하여 완성될 수 있다.
다음으로, 도 2g에 도시한 것처럼, 전면 보호막(120)의 전면에 반사 방지막(130)을 형성한다. 반사 방지막(130)은 일반적으로 실리콘 질화막(SiNx)이나 실리콘 산화막(SiO2)을 이용하여 PECVD와 같은 화학 기상 증착법이나 스퍼터링법 등을 이용하여 형성될 수 있다.
반사 방지막(130)은 물리적 성질이 다른 두 개의 막을 구비할 수 있으며, 이 경우 하부막으로는 약 2.2 내지 2.6의 높은 굴절율을 가진 물질로 형성되고, 상부막은 약 1.3 내지 1.6의 낮은 굴절율을 가진 물질로 형성될 수 있다.
다음, 도 2h에 도시한 것처럼, 후면 보호막(150) 위의 원하는 부분에 에칭 페이스트(etching paste)(160)를 스크린 인쇄법을 이용하여 원하는 패턴으로 형성한다. 즉, 에칭 페이스트(160)는 제1 및 제2 전극(161, 162)을 형성하기 위해 제1 도핑부(141)와 제2 도핑부(142)의 일부 영역과 대응하는 후면 보호막(150) 부분에 도포된다. 이때, 에칭 페이스트(160)는 인산이나 불산 등의 에천트(etchant)를 구비할 수 있다.
그런 다음, 적절한 온도와 시간으로, 예를 들어 약 150℃ 내지 300℃의 온도로 약 2 내지 5 분동안 열처리를 실시하면 에칭 페이스트(160)가 형성되어 있는 후면 보호막(150) 부분이 선택적으로 식각되어 제1 도핑부(141)와 제2 도핑부(142) 의 일부가 노출된다. 이때, 남아있는 에칭 페이스트(160)는 물 등으로 제거된다. 에칭 페이스트(160)가 깨끗하게 제거되지 않을 경우, 초음파 등을 이용하여 남아있는 에칭 페이스트(160)는 추가로 제거될 수 있다. 이로 인해, 후면 보호막(150)은 제1 도핑부(141)의 일부와 제2 도핑부(142)의 일부를 노출한다.
이때, 후면 보호막(150)의 두께가 약 300nm이상으로 두껍지만, 에칭 페이스트(160)의 산 성분 등을 적절히 조절하여 식각되는 두께를 조절함으로써, 후면 부호막(150)의 식각 동작이 이루어진다.사진 식각(photolithography) 공정, 건식 또는 습식 식각 공정 등과 같은 기존의 식각 공정과 본 실시예에 따른 에칭 페이스트(160)를 이용한 공정을 비교하면 다음과 같다.
즉, 본 실시예에 따른 에칭 페이스트(160)를 이용한 식각 공정은 별도의 감광막이나 식각 방지막을 형성하고 식각후 남아있는 감광막이나 식각 방지층을 제거해야 하는 공정이 불필요하므로, 공정이 간단해진다.
또한 기존의 식각 공정의 경우, 감광막에 노광되는 빛의 양이나 식각제의 침투 정도가 위치에 따라 가변되어 원하는 식각 패턴을 얻지 못하였지만, 본 실시예에 따른 에칭 페이스트(160)를 이용할 경우, 원하는 부분만을 정확하게 식각하므로, 원하는 식각 패턴을 얻게 된다. 또한 식각 방지막을 제거하기 위해 부식성 용액(caustic solution) 등을 사용할 경우, 노출된 표면이 손상되는 문제가 발생하지만, 본 실시예에 따른 에칭 페이스트(160)를 이용할 경우 별도의 식각 방지막을 제거하는 공정이 필요없고, 더욱이 초음파 등을 이용하여 에칭 페이스트(160) 제거 후 남아있는 에칭 페이스트(160)의 잔류물을 추가로 제거할 수 있으므로, 노출 표 면의 손상이나 잔류물로 인한 동작 특성의 변화 등의 문제가 발생하지 않는다.
다음, 노출된 제1 도핑부(141)와 제2 도핑부(142) 위에 알루미늄(Al) 파우더와 은(Ag) 파우더가 포함된 금속 페이스트(Ag-Al metal paste)를 스크린 인쇄법을 이용하여 도포한 후, 가열로(heating furnace)에서 경화시켜(sintering) 제1 전극(161)과 제2 전극(162)을 형성함으로써, 태양 전지를 완성한다(도 1).
이 경우, 도전성 금속 페이스트의 은(Ag)과 알루미늄(Al) 파우더의 비율을 적절히 조절하면, 은 성분에 의해 제1 전극(161)으로 전자가 이동하고 알루미늄 성분에 의해 제2 전극(162)으로 정공이 이동하는 전극(161, 162)의 동작 특성을 가질 수 있다. 이때, 은에 대한 알루미늄의 비율은 약 0.5% 내지 5%일 수 있고, 바람직하게 1% 내지 3%인 것이 좋다.
이 때, 고온에서의 열처리로 인해, p형 불순물로 작용하는 알루미늄이 제2 도핑부(142) 속으로의 침투 깊이만큼 고농도로 도핑된 도핑부를 형성하므로, 알루미늄으로 형성된 제2 전극(162)은 BSF로 기능한다. 이로 인해, 반도체 기판(100)의 후면 근처에서 생성된 전자가 제2 전극(162)에 의해 재결합되어 소멸하는 것이 방지된다.
본 실시예에서, 도전성 금속 페이스트의 일부가 인접한 후면 보호막(150) 위에 도포되어, 제1 및 제2 전극(161, 162)은 넓은 끝부분을 가진다.
제1 및 제2 전극(161, 162)을 형성하기 위한 도전성 금속 페이스트는 알루미늄, 은 및 이들의 조합으로 이루어진 군으로부터 선택된 적어도 하나뿐만 아니라, 니켈, 구리, 주석, 아연, 인듐, 티타늄, 금 및 이들의 조합으로 이루어진 군으로부 터 선택된 적어도 하나를 포함할 수 있다.
이와 같이, 기능성 페이스트인 에칭 페이스트와 은과 알루미늄이 포함된 도전성 금속 페이스트를 이용하여, 제1 전극(161)과 제2 전극(162)이 형성될 부분을 동시에 식각한 후, 제1 전극(161)과 제2 전극(162)을 동시에 형성하므로, 제조 공정이 줄어들어 제조 시간과 제조 비용이 감소한다. 더욱이, 감광막을 사용하는 사진 식각 공정을 통해 후면 보호막(150)을 식각한 후, 제1 및 제2 전극(161, 162)을 형성할 경우와 비교할 때, 에칭 페이스트은 후면 보호막(150)의 식각 부분에만 도포되는 반면, 감광막은 후면 보호막(150) 전면에 도포된 후 마스크를 이용하여 원하는 부분을 제거하게 된다. 따라서 에칭 페이스트의 도포 면적이 감광막의 도포 면적보다 훨씬 줄어들어, 제조 비용이나 제조 시간이 더욱이 줄어든다.
또한, 후면 보호막(150)을 마스크로 이용하여 반도체 기판(100)의 상부 표면을 텍스처링하므로, 별도의 식각 방지막을 형성할 필요가 없다.
또한, 제2 전극(162)에 알루미늄 성분뿐만 아니라 은이 포함되어 있으므로,외부 단자와의 전기적인 접속을 위해 주석(Sn)의 별도의 코팅 공정없이 바로 외부 단자와의 납땜 동작이 행해진다. 이로 인해, 모듈화 공정 또한 간단해진다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
도 1은 본 발명의 한 실시예에 따른 태양 전지의 부분 단면도이다.
도 2a 내지 도 2i는 본 발명의 한 실시예에 따른 태양 전지의 제조 방법을 순차적으로 나타낸 공정도이다.
*도면 부호에 대한 설명*
100: 반도체 기판 120: 전면 보호막
130: 반사 방지막 141: 제1 도핑부
142: 제2 도핑부 150: 후면 보호막
161: 제1 전극 162: 제2 전극

Claims (28)

  1. 삭제
  2. 삭제
  3. 제1 전도성 타입의 반도체 기판의 제1 면 위에 상기 제1 전도성 타입과 다른 제2 전도성 타입의 불순물을 함유한 불순물 페이스트를 선택적으로 형성하는 단계,
    상기 제1 전도성 타입의 불순물을 함유한 용액을 스핀 코팅하여 상기 반도체 기판의 제1 면 위에 불순물막을 형성하는 단계,
    상기 불순물 페이스트와 상기 불순물막이 형성된 상기 반도체 기판을 열처리하여, 상기 제1 전도성 타입의 불순물이 도핑된 제1 불순물 도핑부와 상기 제2 전도성 타입의 불순물이 도핑된 제2 불순물 도핑부를 동시에 형성하는 단계,
    상기 제1 불순물 도핑부 및 상기 제2 불순물 도핑부가 형성된 상기 반도체 기판의 제1 면 위에 제1 보호막을 형성하는 단계,
    상기 제1 보호막 위에 에칭 페이스트를 선택적으로 형성하는 단계,
    상기 에칭 페이스트가 형성된 위치의 상기 제1 보호막을 제거하여, 상기 에칭 페이스트 하부에 위치하는 상기 제1 불순물 도핑부와 상기 제2 불순물 도핑부를 노출하는 단계, 그리고
    노출된 상기 제1 불순물 도핑부와 노출된 상기 제2 불순물 도핑부에 각각 전기적으로 분리된 제1 전극과 제2 전극을 형성하는 단계
    를 포함하는 태양 전지의 제조 방법.
  4. 제1 전도성 타입의 반도체 기판의 제1 면 위에 상기 제1 전도성 타입과 다른 제2 전도성 타입의 불순물을 함유한 불순물 페이스트를 선택적으로 형성하는 단계,
    상기 불순물 페이스트를 구비한 상기 반도체 기판의 제1 면을 상기 제1 전도성 타입의 불순물 가스 분위기에 노출시켜 열 확산하여, 상기 제1 전도성 타입의 불순물이 도핑된 제1 불순물 도핑부와 상기 제2 전도성 타입의 불순물이 도핑된 제2 불순물 도핑부를 동시에 형성하는 단계,
    상기 제1 불순물 도핑부 및 상기 제2 불순물 도핑부가 형성된 상기 반도체 기판의 제1 면 위에 제1 보호막을 형성하는 단계,
    상기 제1 보호막 위에 에칭 페이스트를 선택적으로 형성하는 단계,
    상기 에칭 페이스트가 형성된 위치의 상기 제1 보호막을 제거하여, 상기 에칭 페이스트 하부에 위치하는 상기 제1 불순물 도핑부와 상기 제2 불순물 도핑부를 노출하는 단계, 그리고
    노출된 상기 제1 불순물 도핑부와 노출된 상기 제2 불순물 도핑부에 각각 전기적으로 분리된 제1 전극과 제2 전극을 형성하는 단계
    를 포함하는 태양 전지의 제조 방법.
  5. 제3항 또는 제4항에서,
    상기 불순물 페이스트는 경화 처리되는 태양 전지의 제조 방법.
  6. 제5항에서,
    상기 불순물 페이스트는 스크린 인쇄법이나 직접 인쇄법을 이용하여 형성되는 태양 전지의 제조 방법
  7. 삭제
  8. 삭제
  9. 제3항 또는 제4항에서,
    상기 에칭 페이이스트는 인산과 불산 중 적어도 하나를 포함하는 태양 전지의 제조 방법.
  10. 제3항 또는 제4항에서,
    상기 제1 전극 및 제2 전극 형성 단계는,
    노출된 상기 제1 불순물 도핑부와 노출된 상기 제2 불순물 도핑부 위에 적어도 하나의 도전성 물질을 포함하는 도전성 금속 페이스트를 도포하는 단계, 그리고
    상기 도전성 금속 페이스트를 경화시켜, 상기 제1 전극과 상기 제2 전극을 한꺼번에 형성하는 단계를 포함하는 태양 전지의 제조 방법.
  11. 제10항에서,
    상기 도전성 금속 페이스트는 은(Ag)과 알루미늄(Al)을 함유하는 태양 전지의 제조 방법.
  12. 제11항에서,
    상기 은에 대한 알루미늄의 함유량은 0.5% 내지 5%인 태양 전지의 제조 방법.
  13. 제3항 또는 제4항에서,
    상기 제1 보호막을 마스크로 하여, 상기 반도체 기판을 중심으로 상기 제1 면과 대향하는 상기 반도체 기판의 제2 면을 텍스처링하는 단계를 더 포함하는 태양 전지의 제조 방법.
  14. 제13항에서,
    텍스처링된 상기 반도체 기판의 제2 면 위에 제2 보호막을 형성하는 단계를 더 포함하는 태양 전지의 제조 방법.
  15. 제14항에서,
    상기 제2 보호막은 상기 제1 전도성 타입을 갖는 태양 전지의 제조 방법.
  16. 제14항에서,
    상기 제2 보호막 위에 반사 방지막을 형성하는 단계를 더 포함하는 태양 전지의 제조 방법.
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
KR1020080127323A 2008-12-15 2008-12-15 태양 전지 및 그 제조 방법 KR101002282B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020080127323A KR101002282B1 (ko) 2008-12-15 2008-12-15 태양 전지 및 그 제조 방법
US12/638,620 US8603851B2 (en) 2008-12-15 2009-12-15 Solar cell and method of manufacturing the same by simultaneously forming first and second doping regions
PCT/KR2009/007493 WO2010071341A2 (en) 2008-12-15 2009-12-15 Solar cell and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080127323A KR101002282B1 (ko) 2008-12-15 2008-12-15 태양 전지 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20100068832A KR20100068832A (ko) 2010-06-24
KR101002282B1 true KR101002282B1 (ko) 2010-12-20

Family

ID=42239102

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080127323A KR101002282B1 (ko) 2008-12-15 2008-12-15 태양 전지 및 그 제조 방법

Country Status (3)

Country Link
US (1) US8603851B2 (ko)
KR (1) KR101002282B1 (ko)
WO (1) WO2010071341A2 (ko)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101142861B1 (ko) * 2009-02-04 2012-05-08 엘지전자 주식회사 태양 전지 및 그 제조 방법
KR101122048B1 (ko) * 2009-03-02 2012-03-12 엘지전자 주식회사 태양 전지 및 그 제조 방법
US20100218821A1 (en) * 2009-03-02 2010-09-02 Sunyoung Kim Solar cell and method for manufacturing the same
KR101135587B1 (ko) * 2010-08-03 2012-04-17 엘지전자 주식회사 태양 전지 및 그 제조 방법
CN102074599B (zh) 2009-09-07 2014-10-29 Lg电子株式会社 太阳能电池及其制造方法
EP2293351B1 (en) 2009-09-07 2017-04-12 Lg Electronics Inc. Solar cell
KR101146736B1 (ko) * 2009-09-14 2012-05-17 엘지전자 주식회사 태양 전지
DE102010024835A1 (de) * 2010-06-23 2011-12-29 International Solar Energy Research Center Konstanz Method for fabrication of a back side contact solar cell
KR101137068B1 (ko) * 2010-07-05 2012-04-19 현대중공업 주식회사 후면전극형 태양전지의 제조방법
KR20120009682A (ko) * 2010-07-20 2012-02-02 삼성전자주식회사 태양 전지 제조 방법
JP5485060B2 (ja) * 2010-07-28 2014-05-07 三洋電機株式会社 太陽電池の製造方法
EP2426737A1 (en) * 2010-09-03 2012-03-07 Applied Materials, Inc. Thin-film solar fabrication process, deposition method for solar cell precursor layer stack, and solar cell precursor layer stack
US20120055535A1 (en) * 2010-09-08 2012-03-08 Applied Materials, Inc. Photovoltaic Devices With Textured Glass Superstrate
MY170106A (en) * 2010-12-06 2019-07-05 Shinetsu Chemical Co Method for manufacturing solar cell, solar cell and solar-cell module
CA2820034A1 (en) 2010-12-06 2012-06-14 Shin-Etsu Chemical Co., Ltd. Solar cell and solar-cell module
KR101103144B1 (ko) * 2010-12-08 2012-01-04 현대중공업 주식회사 후면전극형 태양전지 제조 방법
TWI407576B (zh) * 2010-12-22 2013-09-01 Big Sun Energy Tech Inc 具有差異性摻雜之太陽能電池的製造方法
KR20120084104A (ko) 2011-01-19 2012-07-27 엘지전자 주식회사 태양전지
KR101219241B1 (ko) * 2011-05-18 2013-01-21 현대중공업 주식회사 후면전극형 태양전지 및 그 제조방법
NL1038916C2 (en) * 2011-07-01 2013-01-07 Stichting Energie Photovoltaic cell with wrap through connections.
KR101888547B1 (ko) * 2011-11-08 2018-08-16 인텔렉츄얼 키스톤 테크놀로지 엘엘씨 태양 전지 및 이의 제조 방법
KR101860919B1 (ko) * 2011-12-16 2018-06-29 엘지전자 주식회사 태양 전지 및 이의 제조 방법
KR101348848B1 (ko) * 2012-01-31 2014-01-10 현대중공업 주식회사 후면전극형 태양전지의 제조방법
US20140166094A1 (en) * 2012-12-18 2014-06-19 Paul Loscutoff Solar cell emitter region fabrication using etch resistant film
JP6114029B2 (ja) * 2012-12-19 2017-04-12 順司 廣兼 光起電力素子およびその製造方法
KR102044466B1 (ko) * 2013-01-16 2019-11-13 엘지전자 주식회사 태양 전지 및 그 제조 방법
JP5667280B2 (ja) * 2013-05-24 2015-02-12 久保 征治 太陽電池及びその製造方法
CN103367539B (zh) * 2013-06-26 2015-09-09 英利集团有限公司 Ibc太阳能电池的制作方法及ibc太阳能电池
CN103367540A (zh) * 2013-06-26 2013-10-23 英利集团有限公司 背钝化太阳能电池及其制作方法
CN113921626A (zh) * 2021-09-30 2022-01-11 泰州隆基乐叶光伏科技有限公司 一种背接触电池的制作方法
EP4195299A1 (en) 2021-12-13 2023-06-14 International Solar Energy Research Center Konstanz E.V. Interdigitated back contact solar cell and method for producing an interdigitated back contact solar cell
WO2024000399A1 (zh) * 2022-06-30 2024-01-04 横店集团东磁股份有限公司 太阳能电池结构及其制作方法
KR102447382B1 (ko) 2022-07-07 2022-09-23 정상석 성형 롤러의 차등 열처리 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005005352A (ja) 2003-06-10 2005-01-06 Hitachi Ltd 太陽電池およびその製造方法
JP2005333016A (ja) 2004-05-20 2005-12-02 Sharp Corp 裏面電極型太陽電池および裏面電極型太陽電池の製造方法
KR100697439B1 (ko) * 1999-03-11 2007-03-20 바스프 악티엔게젤샤프트 반도체에서 p, p+ 및 n, n+ 대역을 생성하기 위한 도핑 페이스트
JP2007088254A (ja) * 2005-09-22 2007-04-05 Sharp Corp 裏面接合型太陽電池の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4478879A (en) * 1983-02-10 1984-10-23 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Screen printed interdigitated back contact solar cell
US4927770A (en) * 1988-11-14 1990-05-22 Electric Power Research Inst. Corp. Of District Of Columbia Method of fabricating back surface point contact solar cells
US7339110B1 (en) * 2003-04-10 2008-03-04 Sunpower Corporation Solar cell and method of manufacture
US6998288B1 (en) * 2003-10-03 2006-02-14 Sunpower Corporation Use of doped silicon dioxide in the fabrication of solar cells
JP4714633B2 (ja) 2006-04-25 2011-06-29 シャープ株式会社 太陽電池電極用導電性ペースト
EP2015367A4 (en) 2006-04-25 2011-10-05 Sharp Kk ELECTRO-CONDUCTIVE PASTE FOR A SOLAR BATTERY ELECTRODE
US8035027B2 (en) * 2006-10-09 2011-10-11 Solexel, Inc. Solar module structures and assembly methods for pyramidal three-dimensional thin-film solar cells
WO2008057616A2 (en) * 2006-11-02 2008-05-15 Advanced Technology Materials, Inc. Antimony and germanium complexes useful for cvd/ald of metal thin films

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100697439B1 (ko) * 1999-03-11 2007-03-20 바스프 악티엔게젤샤프트 반도체에서 p, p+ 및 n, n+ 대역을 생성하기 위한 도핑 페이스트
JP2005005352A (ja) 2003-06-10 2005-01-06 Hitachi Ltd 太陽電池およびその製造方法
JP2005333016A (ja) 2004-05-20 2005-12-02 Sharp Corp 裏面電極型太陽電池および裏面電極型太陽電池の製造方法
JP2007088254A (ja) * 2005-09-22 2007-04-05 Sharp Corp 裏面接合型太陽電池の製造方法

Also Published As

Publication number Publication date
US8603851B2 (en) 2013-12-10
WO2010071341A3 (en) 2010-09-30
WO2010071341A2 (en) 2010-06-24
KR20100068832A (ko) 2010-06-24
US20100147378A1 (en) 2010-06-17

Similar Documents

Publication Publication Date Title
KR101002282B1 (ko) 태양 전지 및 그 제조 방법
KR101142861B1 (ko) 태양 전지 및 그 제조 방법
JP5844797B2 (ja) 太陽電池の製造方法
KR101699300B1 (ko) 태양전지 및 이의 제조 방법
EP2371010B1 (en) Solar cell and method of manufacturing the same
KR101110825B1 (ko) 이면 접합형 태양 전지 및 그 제조 방법
KR101665722B1 (ko) 태양 전지 및 이의 제조 방법
KR101831405B1 (ko) 태양 전지
JP2014179649A (ja) 太陽電池、その製造方法及び太陽電池の不純物部形成方法
KR20100098993A (ko) 태양 전지 및 그 제조 방법
KR101254565B1 (ko) 태양 전지용 기판의 텍스처링 방법 및 태양 전지의 제조 방법
JP2011511453A (ja) 太陽電池及びその製造方法
KR101464001B1 (ko) 태양 전지의 제조 방법 및 에칭 페이스트
EP2538447B1 (en) Solar cell and method for manufacturing the same
KR101699301B1 (ko) 양면 수광형 태양전지 모듈
KR100990108B1 (ko) 태양 전지 및 그 제조 방법
KR101128838B1 (ko) 태양 전지 및 그 제조 방법
KR101464002B1 (ko) 태양 전지의 제조 방법
KR20120037277A (ko) 태양전지 및 이의 제조 방법
KR101045859B1 (ko) 태양 전지 및 그 제조 방법
KR101155890B1 (ko) 태양 전지 및 그 제조 방법
KR101588458B1 (ko) 태양 전지 및 그 제조 방법
KR101708242B1 (ko) 태양전지 및 이의 제조 방법
KR101588457B1 (ko) 태양 전지 및 그 제조 방법
KR101976753B1 (ko) 태양 전지 제조 방법 및 태양 전지

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131122

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141124

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151124

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20161124

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20171124

Year of fee payment: 8