KR101219241B1 - 후면전극형 태양전지 및 그 제조방법 - Google Patents

후면전극형 태양전지 및 그 제조방법 Download PDF

Info

Publication number
KR101219241B1
KR101219241B1 KR1020110047016A KR20110047016A KR101219241B1 KR 101219241 B1 KR101219241 B1 KR 101219241B1 KR 1020110047016 A KR1020110047016 A KR 1020110047016A KR 20110047016 A KR20110047016 A KR 20110047016A KR 101219241 B1 KR101219241 B1 KR 101219241B1
Authority
KR
South Korea
Prior art keywords
type
layer
electrode
substrate
doping layer
Prior art date
Application number
KR1020110047016A
Other languages
English (en)
Other versions
KR20120129018A (ko
Inventor
이준성
조은철
이원재
양수미
정상윤
안수범
이경원
주상민
Original Assignee
현대중공업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대중공업 주식회사 filed Critical 현대중공업 주식회사
Priority to KR1020110047016A priority Critical patent/KR101219241B1/ko
Publication of KR20120129018A publication Critical patent/KR20120129018A/ko
Application granted granted Critical
Publication of KR101219241B1 publication Critical patent/KR101219241B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022441—Electrode arrangements specially adapted for back-contact solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H01L31/0682—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells back-junction, i.e. rearside emitter, solar cells, e.g. interdigitated base-emitter regions back-junction cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells

Abstract

본 발명은 소수캐리어가 재결합되는 것을 억제하여 태양전지의 광전변환효율을 향상시킬 수 있는 후면전극형 태양전지 및 그 제조방법에 관한 것으로서, 본 발명에 따른 후면전극형 태양전지는 n형 결정질 실리콘 기판과, 상기 기판의 후면 내부에 교번하여 반복, 배치되는 p형 도핑층 및 n형 도핑층과, 상기 p형 도핑층 및 n형 도핑층을 포함한 기판 후면 상에 적층된 유전층과, 상기 유전층의 일부가 식각되어, 상기 n형 핑거라인 도핑층(n+)을 노출시키는 복수의 제 1 개구부와 상기 p형 핑거라인 도핑층(p+)을 노출시키는 복수의 제 2 개구부와, 상기 제 1 개구부 내에 구비된 n형 핑거라인 전극과, 제 2 개구부 내에 구비된 p형 핑거라인 전극을 포함하여 이루어지며, 각 n형 핑거라인 도핑층(n+)의 제 1 개구부들을 포함하는 수평 영역(제 1 수평 영역)과 각 p형 핑거라인 도핑층(p+)의 제 2 개구부들을 포함하는 수평 영역(제 2 수평 영역)은 서로 상이하여 겹치지 않는 형태를 이루며, 상기 제 1 수평 영역 상에 n형 핑거라인 전극과 연결되는 n형 버스바 전극이 구비되고, 상기 제 2 수평 영역 상에 p형 핑거라인 전극과 연결되는 p형 버스바 전극이 구비되며, 상기 p형 도핑층 또는 n형 도핑층과 기판 내부의 경계면은 제 1 계면이고, 상기 기판 후면의 표면은 제 2 계면이며, 상기 제 1 계면에서 상기 p형 도핑층의 표면적은 n형 도핑층의 표면적보다 크며, 상기 제 2 계면에서 상기 n형 도핑층의 표면적은 p형 도핑층의 표면적보다 큰 것을 특징으로 한다.

Description

후면전극형 태양전지 및 그 제조방법{Back contact solar cell and method for fabricating the same}
본 발명은 후면전극형 태양전지 및 그 제조방법에 관한 것으로서, 보다 상세하게는 소수캐리어가 재결합되는 것을 억제하여 태양전지의 광전변환효율을 향상시킬 수 있는 후면전극형 태양전지 및 그 제조방법에 관한 것이다.
태양전지는 태양광을 직접 전기로 광전변환시키는 태양광 발전의 핵심소자로서, 기본적으로 p-n 접합으로 이루어진 다이오드(diode)라 할 수 있다. 태양광이 태양전지에 의해 전기로 변환되는 과정을 살펴보면, 태양전지의 실리콘 기판 내부에 태양광이 입사되면 전자-정공 쌍이 생성되고, 전기장에 의해 전자는 n층으로, 정공은 p층으로 이동하게 되어 p-n 접합부 사이에 광기전력이 발생되며, 이 때 태양전지의 양단에 부하나 시스템을 연결하면 전류가 흐르게 되어 전력을 생산할 수 있게 된다.
한편, 일반적인 태양전지는 전면과 후면에 각각 전면전극과 후면전극이 구비되는 구조를 갖는데, 수광면인 전면에 전면전극이 구비됨에 따라, 전면전극의 면적만큼 수광면적이 줄어들게 된다. 이와 같이 수광면적이 축소되는 문제를 해결하기 위해 후면전극형 태양전지가 제안되었다. 후면전극형 태양전지는 태양전지의 후면 상에 (+)전극과 (-)전극을 구비시켜 태양전지 전면의 수광면적을 극대화하는 것을 특징으로 한다.
후면전극형 태양전지는 도 1에 도시한 바와 같이, 기판(101) 후면 내부에 p형 도핑층(102)과 n형 도핑층(103)이 반복, 배치되는 구조를 이루며, p형 도핑층(102)은 p 전극(105)과 연결되고 n형 도핑층(103)은 n 전극(106)과 연결된다. 이 때, p 전극(105)과 n 전극(106)이 단락되는 것을 방지하기 위해 기판(101) 후면 상에는 유전층(104)이 형성되며, 선택적으로 패터닝되어 개구부를 통해 도핑층과 전극이 연결된다.
이와 같은 후면전극형 태양전지에 있어서, 기판(101) 내부에서 광전변환에 의해 생성된 전자(-)는 n형 도핑층(103)을 거쳐 n 전극(106)으로 이동되고, 정공(+)은 p형 도핑층(102)을 거쳐 p 전극(105)으로 이동된다. 한편, 기판(101)이 n형 실리콘 기판(101)인 경우, 전자가 다수캐리어(major carrier)가 되고 정공이 소수캐리어(minor carrier)가 되는데, 다수캐리어인 전자는 n형 도핑층(103)을 거쳐 n 전극(106)에 안정적으로 수집됨에 반해, 소수캐리어인 정공은 p형 도핑층(102)을 거쳐 p 전극(105)에 수집되는 경로 중에 재결합되어(recombination) 소멸될 가능성이 크다.
구체적으로, 기판(101) 내부에서 생성된 소수캐리어인 정공(+)은 이동 중에 n형 도핑층(103)의 표면과 접하여 재결합되거나(도 2의 ⓐ 참조), p형 도핑층(102)으로 이동이 성공한 경우에도 기판(101) 후면에 존재하는 표면 결함과 결합(도 2의 ⓑ 참조)하여 소멸된다. 이와 같은 소수캐리어의 재결합은 태양전지의 광전변환 특성을 저하시키는 요인으로 작용한다.
한편, 종래의 후면전극형 태양전지의 후면 평면 구조를 살펴보면, 도 3에 도시한 바와 같이 p형 도핑층(p+)(310)과 n형 도핑층(n+)(320)은 빗살 형태로 서로 맞물린 구조(interdigitated)로 배치되며, 기판의 양단부에는 버스바(bus bar)용 도핑층이 구비된다. 빗살 형태의 p형 도핑층(p+)(310), n형 도핑층(n+)(320)은 각각 양단에 위치한 버스바용 도핑층(350)(360)과 연결되는 구조를 갖는다. 이와 같은 구조 하에서, p형 도핑층(p+)(310)에 의해 수집된 정공(+)은 p형 핑거라인(330)을 거쳐 p형 버스바(370)로 이송되고, n형 도핑층(n+)(320)에 의해 수집된 전자(-)는 n형 핑거라인(340)을 거쳐 n형 버스바(380)로 이송되어 태양전지의 광전변환이 이루어진다.
그러나, 이와 같은 구조의 후면전극형 태양전지는, 핑거라인에서 수집된 캐리어들이 버스바용 도핑층으로 이송되는 구조를 갖기 때문에 캐리어 이송거리가 멀어, 핑거라인에서 버스바용 도핑층으로 이송되는 과정에서 캐리어들이 소멸될 가능성이 크다. 이를 방지하기 위해 각 도핑층(p+)(n+) 및 핑거라인의 면적을 증가시킬 수는 있으나, 이 경우에는 기판 내부에서 각 도핑층(p+)(n+)으로의 수집효율이 저하되는 문제점이 있다. 또한, 버스바용 도핑층이 구비되는 영역만큼 캐리어 수집효율이 저하되는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 소수캐리어가 재결합되는 것을 억제하여 태양전지의 광전변환효율을 향상시킬 수 있는 후면전극형 태양전지 및 그 제조방법을 제공하는데 그 목적이 있다.
또한, 본 발명은 버스바용 도핑층을 생략시키는 구조를 통해, 핑거라인 도핑층 내에서의 캐리어 이송거리를 최소화함으로써 캐리어 소멸을 억제하는 것을 목적으로 한다. 이와 함께, 본 발명은 핑거라인 도핑층의 폭을 줄여, 기판 내에 배치되는 핑거라인 도핑층의 수를 극대화함으로써 기판 내 캐리어 수집효율을 향상시킴에 다른 목적이 있으며, 핑거라인 전극과 버스바 전극의 접촉 면적을 최대화함으로써 저항 손실을 최소화함에 또 다른 목적이 있다.
상기의 목적을 달성하기 위한 본 발명에 따른 후면전극형 태양전지는 n형 결정질 실리콘 기판과, 상기 기판의 후면 내부에 교번하여 반복, 배치되는 p형 도핑층 및 n형 도핑층과, 상기 p형 도핑층 및 n형 도핑층을 포함한 기판 후면 상에 적층된 유전층과, 상기 유전층의 일부가 식각되어, 상기 n형 핑거라인 도핑층(n+)을 노출시키는 복수의 제 1 개구부와 상기 p형 핑거라인 도핑층(p+)을 노출시키는 복수의 제 2 개구부와, 상기 제 1 개구부 내에 구비된 n형 핑거라인 전극과, 제 2 개구부 내에 구비된 p형 핑거라인 전극을 포함하여 이루어지며, 각 n형 핑거라인 도핑층(n+)의 제 1 개구부들을 포함하는 수평 영역(제 1 수평 영역)과 각 p형 핑거라인 도핑층(p+)의 제 2 개구부들을 포함하는 수평 영역(제 2 수평 영역)은 서로 상이하여 겹치지 않는 형태를 이루며, 상기 제 1 수평 영역 상에 n형 핑거라인 전극과 연결되는 n형 버스바 전극이 구비되고, 상기 제 2 수평 영역 상에 p형 핑거라인 전극과 연결되는 p형 버스바 전극이 구비되며, 상기 p형 도핑층 또는 n형 도핑층과 기판 내부의 경계면은 제 1 계면이고, 상기 기판 후면의 표면은 제 2 계면이며, 상기 제 1 계면에서 상기 p형 도핑층의 표면적은 n형 도핑층의 표면적보다 크며, 상기 제 2 계면에서 상기 n형 도핑층의 표면적은 p형 도핑층의 표면적보다 큰 것을 특징으로 한다.
상기 p형 도핑층과 n형 도핑층의 일부 영역은 중첩되는 구조를 이루며, 상기 일부 영역에서 상부에는 p형 도핑층이 구비되고, 하부에는 n형 도핑층이 구비되며, 상기 제 1 계면에서는 p형 도핑층이 수평적으로 확장된 형태를 이루고, 제 2 계면에서는 n형 도핑층이 수평적으로 확장된 형태를 이룬다.
상기 n형 도핑층(n+)과 p형 도핑층(p+) 각각은 기판의 일단에서 다른 일단까지 형성된다. 상기 n형 버스바 전극과 p형 버스바 전극의 폭(D2)은 상기 n형 핑거라인 전극 및 p형 핑거라인 전극의 길이(D1)보다 작다.
상기 n형 핑거라인 전극과 p형 핑거라인 전극 각각의 선폭은 n형 핑거라인 도핑층(n+), p형 핑거라인 도핑층(p+)의 선폭에 대비하여 동일하거나 그 보다 작을 수 있다.
본 발명에 따른 후면전극형 태양전지의 제조방법은 n형 결정질 실리콘 기판을 준비하는 단계와, 상기 기판의 후면 상에 p형 도핑소스를 일정 간격을 두고 도포하는 단계와, 상기 기판을 열처리하여, 기판 후면 내부에 이격되어 반복, 배치되는 p형 도핑층을 형성함과 함께 상기 p형 도핑층 상에 확산부산물층을 형성하는 단계와, 상기 확산부산물층의 일부를 제거하여 상기 p형 도핑층의 일부 영역을 노출시키는 단계와, 상기 기판 후면의 전면(全面) 상에 n형 도핑소스를 도포한 후 열처리하여, 최초 p형 도핑소스가 도포되지 않은 영역의 기판 후면에 n형 도핑층을 형성함과 함께, 상기 확산부산물층이 일부 제거되어 노출된 p형 도핑층의 일부를 n형 도핑층으로 전환시키는 단계와, 상기 기판 후면 상에 유전층을 형성하는 단계와, 상기 유전층을 선택적으로 식각, 제거하여, n형 핑거라인 도핑층(n+)을 노출시키는 복수의 제 1 개구부와 p형 핑거라인 도핑층(p+)을 노출시키는 복수의 제 2 개구부를 형성하는 단계와, 상기 제 1 개구부 및 제 2 개구부 내에 금속 물질을 적층하여 각각 n형 핑거라인 전극, p형 핑거라인 전극을 형성하는 단계를 포함하여 이루어지며, 각 n형 핑거라인 도핑층(n+)의 제 1 개구부들을 포함하는 수평 영역(제 1 수평 영역)과 각 p형 핑거라인 도핑층(p+)의 제 2 개구부들을 포함하는 수평 영역(제 2 수평 영역)은 서로 상이하여 겹치지 않는 형태를 이루며, 상기 제 1 수평 영역 상에 n형 핑거라인 전극과 연결되는 n형 버스바 전극을 형성하고, 상기 제 2 수평 영역 상에 p형 핑거라인 전극과 연결되는 p형 버스바 전극이 형성하는 단계를 더 포함하는 것을 특징으로 한다.
상기 p형 도핑층 또는 n형 도핑층과 기판 내부의 경계면은 제 1 계면이고, 상기 기판 후면의 표면은 제 2 계면이며, 상기 제 1 계면에서 상기 p형 도핑층의 표면적은 n형 도핑층의 표면적보다 크며, 상기 제 2 계면에서 상기 n형 도핑층의 표면적은 p형 도핑층의 표면적보다 크다. 또한, 상기 p형 도핑층과 n형 도핑층의 일부 영역은 중첩되는 구조를 이루며, 상기 일부 영역에서 상부에는 p형 도핑층이 구비되고, 하부에는 n형 도핑층이 구비되며, 상기 제 1 계면에서는 p형 도핑층이 수평적으로 확장된 형태를 이루고, 제 2 계면에서는 n형 도핑층이 수평적으로 확장된 형태를 이룬다.
본 발명에 따른 후면전극형 태양전지 및 그 제조방법은 다음과 같은 효과가 있다.
n형 기판 내부에서 p형 도핑층의 면적을 최대화함과 함께 n형 도핑층의 면적을 최소화함으로써 소수캐리어인 정공이 p형 도핑층으로 수집될 확률을 높일 수 있다. 또한, 기판 후면의 표면에 노출되는 p형 도핑층을 최소화시킴으로써 정공이 표면 결함에 의해 재결합되는 것을 억제할 수 있다.
이와 함께, 종래 기술과 같은 버스바용 도핑층이 요구되지 않아, 해당 버스바용 도핑층이 형성될 영역에 핑거라인 도핑층을 구성할 수 있고, 이를 통해 캐리어 수집효율을 향상시킬 수 있다.
핑거라인 전극 상에 버스바 전극이 구비됨에 따라, 버스바용 도핑층의 고려 없이 버스바 전극의 면적을 확대할 수 있으며, 이를 통해 버스바 전극과 핑거라인 전극 사이의 전기적 특성을 개선할 수 있게 된다. 이와 같이, 버스바 전극의 전기적 특성이 개선됨에 따라, 핑거라인 도핑층의 패턴 폭을 최소화할 수 있으며 이를 통해 기판 내부에서의 캐리어 수집효율을 배가할 수 있게 된다.
도 1은 종래 기술에 따른 후면전극형 태양전지의 단면도.
도 2는 종래 기술에 따른 후면전극형 태양전지에 있어서 소수캐리어가 재결합되는 요인을 설명하기 위한 참고도.
도 3은 종래 기술에 따른 후면전극형 태양전지의 배면도.
도 4는 본 발명의 일 실시예에 따른 후면전극형 태양전지의 구성도.
도 5는 본 발명의 일 실시예에 따른 후면전극형 태양전지에 있어서 소수캐리어의 이동 경로를 설명하기 위한 참고도.
도 6a 내지 도 6j는 본 발명의 일 실시예에 따른 후면전극형 태양전지의 제조방법을 설명하기 위한 공정 단면도.
이하, 도면을 참조하여 본 발명의 일 실시예에 따른 후면전극형 태양전지 및 그 제조방법을 상세히 설명하기로 한다.
도 4를 참고하면, 본 발명의 일 실시예에 따른 후면전극형 태양전지는 먼저, 제 1 도전형의 결정질 실리콘 기판(401)을 구비한다. 이 때, 상기 제 1 도전형은 제 2 도전형의 반대 도전형이며, 이하에서는 제 1 도전형은 n형, 제 2 도전형이 p형인 것을 기준으로 설명하기로 한다.
상기 n형 실리콘 기판(401)의 후면 내부에는 p형 도핑층(403)과 n형 도핑층(406)이 반복, 배치된다. 상기 p형 도핑층(403)과 n형 도핑층(406) 각각은 기판(401) 후면의 표면으로부터 기판(401) 내부로 일정 깊이만큼 형성되며, 설명의 편의상 기판(401) 내부와 접하는 p형 도핑층(403)(또는 n형 도핑층(406))의 표면을 제 1 계면이라 하고, 기판(401) 후면의 표면에 노출되는 p형 도핑층(403)(또는 n형 도핑층(406))의 표면을 제 2 계면이라 칭하기로 한다.
본 발명에 있어서, 상기 p형 도핑층(403)과 n형 도핑층(406)은 상기 제 1 계면, 제 2 계면에 따라 그 표면적이 서로 다름을 특징으로 한다. 구체적으로, 제 1 계면의 경우 p형 도핑층(403)의 표면적이 n형 도핑층(406)보다 크며, 제 2 계면의 경우 n형 도핑층(406)의 표면적이 p형 도핑층(403)의 표면적보다 크다. 이와 같이, 제 1 계면에서 p형 도핑층(403)의 표면적을 상대적으로 크게 하고 n형 도핑층(406)의 표면적을 상대적으로 작게 함으로써, 기판(401) 내부의 소수캐리어 즉, 정공이 제 1 계면의 n형 도핑층(406) 표면에서 재결합되는 것을 억제함과 함께 정공이 p형 도핑층(403)으로 수집될 수 있는 확률을 향상시킬 수 있게 된다.
또한, 상기 p형 도핑층(403)과 n형 도핑층(406)이 이웃하여 반복, 배치되는 조건과 상술한 바와 같은 제 1, 제 2 계면에 따라 p형 도핑층(403)과 n형 도핑층(406)이 상이한 표면적으로 갖도록 하는 것을 만족시키기 위해, p형 도핑층(403)과 n형 도핑층(406)의 일부 영역은 중첩되는 구조를 갖는다. 즉, p형 도핑층(403)과 n형 도핑층(406)이 반복, 배치됨에 있어서, 일부 영역의 경우 상부에는 p형 도핑층(403)이 구비되고, 하부에는 n형 도핑층(406)이 구비되는 구조를 갖는다. 이에 따라, 제 1 계면에서는 p형 도핑층(403)이 수평적으로 확장된 형태를 이루고, 제 2 계면에서는 n형 도핑층(406)이 수평적으로 확장된 형태를 이룬다. 이와 같이, 제 2 계면에서 n형 도핑층(406)이 수평적으로 확장된 형태를 이룸에 따라, p형 도핑층(403)이 기판(401) 후면의 표면과 접하는 면적이 최소화되며, 이를 통해 소수캐리어인 정공이 기판(401) 후면의 표면 결함과 재결합되는 것을 억제할 수 있다(도 5 참조).
상술한 바와 같은 p형 도핑층(403)과 n형 도핑층(406)의 구조 및 그에 따른 효과를 정리하면, 1) 제 1 계면에서 p형 도핑층(403)의 표면적을 n형 도핑층(406)의 표면적보다 상대적으로 크게 하여 n형 기판(401) 내부의 정공이 n형 도핑층(406)의 표면에 재결합되는 것을 억제할 수 있으며, 2) 제 2 계면에서 n형 도핑층(406)의 표면적을 p형 도핑층(403)의 표면적보다 상대적으로 크게 하여 궁극적으로 p형 도핑층(403)이 기판(401) 후면의 표면과 접하는 면적을 최소화함으로써 p형 도핑층(403) 내의 정공이 기판(401) 후면의 표면 결함과 재결합되는 것을 최소화할 수 있게 된다.
한편, 상기의 p형 도핑층(403)과 n형 도핑층(406)을 포함한 기판(401) 후면 상에는 유전층(408)이 구비된다. 상기 유전층(408)은 제 1 개구부(409a)와 제 2 개구부(410a)를 구비한다(도 4c 참조). 상기 제 1 개구부(409a)는 p형 도핑층(403)(p+) 영역을 선택적으로 노출시키고, 상기 제 2 개구부(410a)는 n형 도핑층(406)(n+)을 선택적으로 노출시킨다. 하나의 p형 또는 n형 도핑층(406) 영역에 복수의 제 1 개구부(409a) 또는 제 2 개구부(410a)가 구비되며, 이 때 제 1 개구부(409a)들 또는 제 2 개구부(410a)들은 일정 간격을 두고 구비된다.
각 p형 도핑층(403)(p+)에 구비된 제 1 개구부(409a)들 및 각 n형 도핑층(406)(n+)에 구비된 제 2 개구부(410a)들은 동일한 수평 위치를 갖는다. 상기 제 1 개구부(409a)들이 수평 방향으로 반복, 배치된 영역을 제 1 수평 영역(A), 상기 제 2 개구부(410a)들이 수평 방향으로 반복, 배치된 영역을 제 2 수평 영역(B)으로 칭하기로 한다.
한편, 상기 제 1 개구부(409a) 내에는 p형 핑거라인 전극(409)이 구비되어 p형 도핑층(403)(p+)과 연결되고, 제 2 개구부(410a) 내에는 n형 핑거라인 전극(410)이 구비되어 n형 n형 도핑층(406)(n+)과 연결된다. 이에 따라, 제 1 수평 영역(A)에서는 p형 핑거라인 전극(409)들만이 노출되며, 제 2 수평 영역(B)에서는 n형 핑거라인 전극(410)들만이 노출된 형태를 갖게 된다. 이 때, 상기 p형 및 n형 핑거라인 전극(409)(410) 각각의 선폭은 p형 도핑층(403)(p+), n형 도핑층(406)(n+)의 선폭에 대비하여 동일하거나 그 보다 작아야 한다.
상기 제 1 수평 영역(A) 상에는 p형 버스바 전극(411)이 구비되어 제 1 수평 영역에서 노출된 p형 핑거라인 전극(409)들과 전기적으로 연결되며, 상기 제 2 수평 영역(B)에서는 n형 버스바 전극(412)이 구비되어 노출된 n형 핑거라인 전극(410)들과 전기적으로 연결된다. 이 때, 상기 n형 버스바 전극(412) 및 p형 버스바 전극(411)의 폭(D2)은 p형 및 n형 핑거라인 전극(409)(410)의 길이(D1)보다 작아야 한다.
상기의 본 발명에 따른 후면전극형 태양전지에 있어서, 종래 기술의 버스바용 도핑층이 구비되지 않음을 알 수 있으며, 버스바용 도핑층이 구비될 영역에도 n형 도핑층(406)(n+) 및 p형 도핑층(403)(p+)이 구비된다. 이에 따라, 기판(401)의 모든 영역에서 캐리어(+)(-)를 수집할 수 있게 되며, 셀 효율을 향상시킬 수 있게 된다.
또한, 버스바용 도핑층의 필요 없이 p형 및 n형 버스바 전극(411)(412)이 p형 및 n형 핑거라인 전극(409)(410) 상에 구비되는 구조임에 따라, 버스바 전극의 면적을 선택적으로 확대할 수 있으며 이를 통해 버스바 전극과 핑거라인 전극의 접촉 면적을 최대화하여 버스바 전극과 핑거라인 전극 사이의 전기적 특성을 개선할 수 있게 된다(종래의 경우 핑거라인 전극의 일단이 버스바 전극에 접촉하는 구조임(도 3 참조)). 이와 함께, 버스바 전극이 핑거라인 전극 상에 직접 구비되는 형태임에 따라 종래와 같은 유리 프릿이 포함된 도전성 페이스트를 사용할 필요가 없으며, 비저항이 작은 금속물질로만 버스바 전극을 형성할 수 있어, 버스바 전극의 저항 특성을 개선할 수 있다.
이와 같이, 버스바 전극의 전기적 특성이 개선됨에 따라, n형 도핑층(406)(n+) 및 p형 도핑층(403)(p+)의 폭을 줄일 여지가 있으며, 이를 통해 기판(401) 내부에서 도핑층(n+)(p+)으로 수집되는 캐리어의 수집거리를 줄여 수집 효율을 높일 수 있게 된다.
다음으로, 본 발명의 일 실시예에 따른 후면전극형 태양전지의 제조방법을 설명하기로 한다. 한편, 본 발명에 따른 후면전극형 태양전지는 기판(401) 후면에 구비되는 도핑층, 핑거라인 및 버스바의 구조에 특징이 있는 바, 기판(401) 후면에 구비되는 구조물(도핑층, 핑거라인 및 버스바)의 형성 방법을 중심으로 설명하기로 하며, 기판(401) 전면에 형성되는 구조물에 대한 상세한 설명은 생략하기로 한다. 따라서, 도핑층, 핑거라인 및 버스바 이외에 후면전극형 태양전지에 요구되는 구성요소에 대한 제조공정은 선택적으로 적용될 수 있다.
먼저, 도 6a에 도시한 바와 같이 n형 결정질 실리콘 기판(401)을 준비한다. 그런 다음, 상기 기판(401)의 후면 상에 일정 간격을 두고 p형 불순물(예를 들어, 붕소(B))을 포함하는 도핑 소스를 도포한다. 상기 도핑 소스는 페이스트(paste) 또는 스프레이 형태 등으로 도포될 수 있다. 이 때, 상기 p형 불순물을 포함하는 도핑 소스(이하, p형 도핑소스(402)라 함)가 도포되는 영역(A1)은 p형 도핑소스(402)가 도포되지 않는 영역(A2)보다 그 면적이 커야 된다(A1〉A2). 상기 p형 도핑소스(402)는 페이스트(paste) 또는 스프레이 형태로 도포하거나 화학기상증착법(PECVD), 상압기상증착법 (APCVD) 등의 증착방법으로 증착할 수 있다. 또한, 상기 p형 도핑소스(302)를 도포하지 않고 p형 도핑소스(402)가 도포될 영역의 기판 내부에 이온주입방법(ion implantation)을 이용하여 p형 이온주입층을 형성할 수도 있다.
상기 p형 도핑소스(402)가 도포된 상태에서, 열처리를 진행하면 기판(401) 후면의 내부에 p형 도핑층(403)이 일정 간격을 두고 형성되며, 기판(401) 후면의 각각의 p형 도핑층(403) 상에는 확산부산물인 BSG(boro-silicate glass)막이 형성된다(도 6b 참조). 상기 BSG막(404)은 p형 도핑소스(402) 내의 p형 불순물(B)이 기판(401)의 실리콘(Si)과 반응하여 형성된 것이다. 한편, p형 도핑소스 대신에 p형 이온주입층이 형성된 경우에는, 산화분위기 하에서 열처리를 하여 상기 p형 이온주입층 상에 BSG막을 형성할 수 있다.
이와 같은 상태에서, 상기 BSG막(404)의 일부를 선택적으로 제거하여 p형 도핑층(403)의 일부를 노출시킨다(도 6c 참조). 그런 다음, 상기 BSG막(404)을 포함한 기판(401) 후면의 전면(全面) 상에 n형 불순물(예를 들어, 인(P))을 포함하는 도핑 소스(이하, n형 도핑소스(405)라 함)를 도포하고(도 6d 참조), 열처리를 진행한다. 상기 n형 도핑소스(405)는 상기 p형 도핑소스(402)와 마찬가지로 페이스트(paste) 또는 스프레이 형태로 도포하거나 화학기상증착법(PECVD), 상압기상증착법 (APCVD) 등의 증착방법으로 증착할 수 있으며, 상기 n형 도핑소스(05)를 도포하지 않고 n형 도핑소스(405)가 도포될 영역의 기판 내부에 이온주입방법(ion implantation)을 이용하여 n형 이온주입층을 형성할 수도 있다.
이에 따라, p형 도핑소스(402)가 도포되지 않은 영역(A2)의 기판(401) 후면 내부에는 n형 불순물이 확산되어 n형 도핑층(406)이 형성된다(도 6e 참조). 이와 함께, 상기 BSG막(404)이 일부 제거된 p형 도핑층(403)에도 n형 불순물이 확산되어 기판(401) 후면의 표면에 가까운 p형 도핑층(403) 영역이 n형 도핑층(406)으로 전환되며, 상대적으로 기판(401) 후면의 표면으로부터 먼 곳에 위치한 p형 도핑층(403)은 그대로 유지된다.
결과적으로, 상기 BSG막(404)이 제거된 부위의 경우, 기판(401) 후면의 표면 근처에는 n형 도핑층(406)이 형성되고, 그 하부에는 p형 도핑층(403)이 형성되어, 수직 구조상으로 n형 도핑층(406)과 p형 도핑층(403)이 중첩된 구조를 이루게 된다. 한편, n형 도핑층(406) 상에는 확산부산물층인 PSG막(407)이 형성되는데, 상기 PSG막(407) 및 잔존하는 BSG막(404)을 제거하면 본 발명의 일 실시예에 따른 p형 도핑층(403), n형 도핑층(406) 구조가 완성된다(도 6f 참조). 이 때, 상기 PSG막(407) 및 잔존하는 BSG막(404)은 제거하지 않고 후술하는 유전층(408)으로 이용할 수도 있다.
완성된 p형 도핑층(403)과 n형 도핑층(406)의 구조를 살펴보면, p형 도핑층(403)과 n형 도핑층(406)은 이웃하여 배치됨과 함께 중첩된 구조를 이루며, 제 1 계면(도핑층과 기판(401) 내부의 경계면)에서는 p형 도핑층(403)이 확장된 형태를 이루고, 제 2 계면(기판(401) 후면의 표면)에서는 n형 도핑층(406)이 확장된 형태를 이룸을 알 수 있다.
상기 p형 도핑층(403)과 n형 도핑층(406)이 형성된 상태에서, 기판(401) 후면 전면 상에 유전층(408)을 형성한다(도 6g 참조). 상기 유전층(408)은 후속의 공정을 통해 형성되는 버스바와 상기 n형 도핑층(406)(n+) 또는 p형 도핑층(403)(p+)이 단락(short)되는 것을 선택적으로 차단하는 역할을 한다. 또한, 상기 유전층(408)은 화학기상증착 공정, 물리기상증착 공정, 실리콘 산화막의 열 성장(thermally grown), 원자층 증착(atomic layer deposition) 등을 이용하여 형성할 수 있으며, 실리콘 산화막(SiO2), 실리콘 질화막(SiNx), 알루미늄 산화막 (Al2O3), 실리콘 탄화막 (SiC) 등의 산화물계 또는 비산화물계 유전물질로 구성할 수 있으며 이중 또는 다층의 구조로 구성될 수 있다.
이와 같은 상태에서, 상기 유전층(408)을 국부적으로 식각, 제거하여 상기 n형 도핑층(406)(n+)의 일부 및 p형 도핑층(403)(p+)의 일부를 선택적으로 노출시킨다.
구체적으로, 도 6h를 참조하면 상기 유전층(408)을 선택적으로 식각, 제거하여 상기 n형 도핑층(406)(n+) 및 p형 도핑층(403)(p+)을 일정 간격으로 노출시키는 제 1 개구부(409a) 및 제 2 개구부(410a)를 형성한다. 하나의 n형 도핑층(406)(n+) 영역을 따라 복수의 제 1 개구부(409a)가 형성되며, 또한 하나의 p형 도핑층(403)(p+) 영역을 따라 복수의 제 2 개구부(410a)가 형성되며, 상기 제 1 개구부(409a)들에 의해 n형 도핑층(406)(n+)이 노출되고 상기 제 2 개구부(410a)들을 의해 p형 도핑층(403)(p+)이 노출된다.
한편, 각 n형 도핑층(406)(n+)에 구비된 제 1 개구부(409a)들 및 각 p형 도핑층(403)(p+)에 구비된 제 2 개구부(410a)들은 동일한 수평 위치를 갖는다. 여기서, 수평 위치라 함은 n형 또는 p형 도핑층(403)(n+)(p+)의 길이 방향에 수직되는 방향의 위치를 일컬으며, 이하에서 상기 제 1 개구부(409a)들이 수평 방향으로 반복, 배치된 영역을 제 1 수평 영역(A), 상기 제 2 개구부(410a)들이 수평 방향으로 반복, 배치된 영역을 제 2 수평 영역(B)이라 칭한다.
상기 제 1 수평 영역(A)과 제 2 수평 영역(B)은 교번하여 배치되는 형태를 갖는다. 이에 따라, 상기 제 1 수평 영역의 제 1 개구부(409a)들과 제 2 수평 영역의 제 2 개구부(410a)들은 서로 다른 수평 위치를 가지며, 제 1 수평 영역(A)에서는 n형 도핑층(406)(n+)들만이 노출되며, 제 2 수평 영역(B)에서는 p형 도핑층(403)(p+)들만이 노출되는 구조를 갖는다.
이와 같은 상태에서, 도 6i에 도시한 바와 같이 상기 제 1 개구부(409a) 및 상기 제 2 개구부(410a) 내에 금속 물질을 적층하여 n형 핑거라인 전극(410) 및 p형 핑거라인 전극(409)을 형성한다. 이에 따라, 상기 제 1 수평 영역(A)에서는 n형 핑거라인 전극(410)만이 구비되며, 상기 제 2 수평 영역(B)에서는 p형 핑거라인 전극(409)만이 구비된다. 상기 금속 물질은 스크린 프린팅 등을 이용하여 적층할 수 있다.
그런 다음, 도 6j에 도시한 바와 같이 제 1 수평 영역(A)과 제 2 수평 영역(B) 상에 도전성 페이스트를 도포한 다음, 열처리하면 제 1 수평 영역(A)에는 n형 버스바 전극(412)이 형성되고, 제 2 수평 영역(B)에는 p형 버스바 전극(411)이 형성된다. 상기 제 1 수평 영역(A)에는 n형 핑거라인 전극(410)들만이 노출되어 반복, 배치됨에 따라 상기 n형 버스바 전극(412)은 n형 핑거라인 전극(410)들과만 전기적으로 연결되고, 상기 제 2 수평 영역(B)에는 p형 핑거라인 전극(409)들만이 노출되어 반복, 배치됨에 따라 상기 p형 버스바 전극(411)은 p형 핑거라인 전극(409)들과만 전기적으로 연결된 상태를 이룬다. 한편, 상기 n형 버스바 전극(412) 및 p형 버스바 전극(411)의 폭(D2)은 상기 p형 및 n형 핑거라인 전극(409)(410)의 길이(D1)보다 작아야 한다. 버스바 전극의 폭(D2)이 핑거라인 전극의 길이(D1)보다 크게 되면 상이한 도전형들끼리(<n형 버스바 전극(412)과 p형 핑거라인 전극(409)> 또는 <p형 버스바 전극(411)과 n형 핑거라인 전극(410)>) 단락되기 때문이다.
401 : n형 기판 402 : p형 도핑소스
403 : p형 도핑층 404 : BSG막
405 : n형 도핑소스 406 : n형 도핑층
407 : PSG막 408 : 유전층
409 : p형 핑거라인 전극 410 : n형 핑거라인 전극
409a : 제 1 개구부 410a : 제 2 개구부
411 : p형 버스바 전극 412 : n형 버스바 전극

Claims (13)

  1. n형 결정질 실리콘 기판;
    상기 기판의 후면 내부에 교번하여 반복, 배치되는 p형 도핑층 및 n형 도핑층;
    상기 p형 도핑층 및 n형 도핑층을 포함한 기판 후면 상에 적층된 유전층;
    상기 유전층의 일부가 식각되어, 상기 n형 도핑층을 노출시키는 복수의 제 1 개구부와 상기 p형 도핑층을 노출시키는 복수의 제 2 개구부;
    상기 제 1 개구부 내에 구비된 n형 핑거라인 전극과, 제 2 개구부 내에 구비된 p형 핑거라인 전극을 포함하여 이루어지며,
    각 n형 도핑층의 제 1 개구부들을 포함하는 수평 영역(제 1 수평 영역)과 각 p형 도핑층의 제 2 개구부들을 포함하는 수평 영역(제 2 수평 영역)은 서로 상이하여 겹치지 않는 형태를 이루며,
    상기 제 1 수평 영역 상에 n형 핑거라인 전극과 연결되는 n형 버스바 전극이 구비되고, 상기 제 2 수평 영역 상에 p형 핑거라인 전극과 연결되는 p형 버스바 전극이 구비되며,
    상기 p형 도핑층 또는 n형 도핑층과 기판 내부의 경계면은 제 1 계면이고,
    상기 기판 후면의 표면은 제 2 계면이며,
    상기 제 1 계면에서 상기 p형 도핑층의 표면적은 n형 도핑층의 표면적보다 크며, 상기 제 2 계면에서 상기 n형 도핑층의 표면적은 p형 도핑층의 표면적보다 큰 것을 특징으로 하는 후면전극형 태양전지.
  2. 제 1 항에 있어서, 상기 p형 도핑층과 n형 도핑층의 일부 영역은 중첩되는 구조를 이루며, 상기 일부 영역에서 상부에는 p형 도핑층이 구비되고, 하부에는 n형 도핑층이 구비되며,
    상기 제 1 계면에서는 p형 도핑층이 수평적으로 확장된 형태를 이루고, 제 2 계면에서는 n형 도핑층이 수평적으로 확장된 형태를 이루는 것을 특징으로 하는 후면전극형 태양전지.
  3. 제 1 항에 있어서, 상기 n형 도핑층과 p형 도핑층 각각은 기판의 일단에서 다른 일단까지 형성된 것을 특징으로 하는 후면전극형 태양전지.
  4. 제 1 항에 있어서, 상기 n형 버스바 전극과 p형 버스바 전극의 폭(D2)은 상기 n형 핑거라인 전극 및 p형 핑거라인 전극의 길이(D1)보다 작은 것을 특징으로 하는 후면전극형 태양전지.
  5. 제 1 항에 있어서, 상기 n형 핑거라인 전극과 p형 핑거라인 전극 각각의 선폭은 n형 도핑층, p형 도핑층의 선폭에 대비하여 동일하거나 그 보다 작은 것을 특징으로 하는 후면전극형 태양전지.
  6. n형 결정질 실리콘 기판을 준비하는 단계;
    상기 기판의 후면 상에 p형 도핑소스를 일정 간격을 두고 도포하는 단계;
    상기 기판을 열처리하여, 기판 후면 내부에 이격되어 반복, 배치되는 p형 도핑층을 형성함과 함께 상기 p형 도핑층 상에 확산부산물층을 형성하는 단계;
    상기 확산부산물층의 일부를 제거하여 상기 p형 도핑층의 일부 영역을 노출시키는 단계;
    상기 기판 후면의 전면(全面) 상에 n형 도핑소스를 도포한 후 열처리하여,
    최초 p형 도핑소스가 도포되지 않은 영역의 기판 후면에 n형 도핑층을 형성함과 함께, 상기 확산부산물층이 일부 제거되어 노출된 p형 도핑층의 일부를 n형 도핑층으로 전환시키는 단계;
    상기 기판 후면 상에 유전층을 형성하는 단계;
    상기 유전층을 선택적으로 식각, 제거하여, n형 도핑층을 노출시키는 복수의 제 1 개구부와 p형 도핑층을 노출시키는 복수의 제 2 개구부를 형성하는 단계;
    상기 제 1 개구부 및 제 2 개구부 내에 금속 물질을 적층하여 각각 n형 핑거라인 전극, p형 핑거라인 전극을 형성하는 단계를 포함하여 이루어지며,
    각 n형 도핑층의 제 1 개구부들을 포함하는 수평 영역(제 1 수평 영역)과 각 도핑층의 제 2 개구부들을 포함하는 수평 영역(제 2 수평 영역)은 서로 상이하여 겹치지 않는 형태를 이루며,
    상기 제 1 수평 영역 상에 n형 핑거라인 전극과 연결되는 n형 버스바 전극을 형성하고, 상기 제 2 수평 영역 상에 p형 핑거라인 전극과 연결되는 p형 버스바 전극이 형성하는 단계를 더 포함하며,
    상기 p형 도핑층 또는 n형 도핑층과 기판 내부의 경계면은 제 1 계면이고, 상기 기판 후면의 표면은 제 2 계면이며,
    상기 제 1 계면에서 상기 p형 도핑층의 표면적은 n형 도핑층의 표면적보다 크며, 상기 제 2 계면에서 상기 n형 도핑층의 표면적은 p형 도핑층의 표면적보다 큰 것을 특징으로 하는 후면전극형 태양전지의 제조방법.
  7. 삭제
  8. 제 6 항에 있어서, 상기 p형 도핑소스가 도포되는 영역(A1)의 면적은 상기 p형 도핑소스가 도핑되지 않는 영역의 면적보다 큰 것을 특징으로 하는 후면전극형 태양전지의 제조방법.
  9. 제 6 항에 있어서, 상기 p형 도핑층과 n형 도핑층의 일부 영역은 중첩되는 구조를 이루며, 상기 일부 영역에서 상부에는 p형 도핑층이 구비되고, 하부에는 n형 도핑층이 구비되며,
    상기 제 1 계면에서는 p형 도핑층이 수평적으로 확장된 형태를 이루고, 제 2 계면에서는 n형 도핑층이 수평적으로 확장된 형태를 이루는 것을 특징으로 하는 후면전극형 태양전지의 제조방법.
  10. 제 6 항에 있어서, 상기 n형 도핑층과 p형 도핑층 각각은 기판의 일단에서 다른 일단까지 형성하는 것을 특징으로 하는 후면전극형 태양전지의 제조방법.
  11. 제 6 항에 있어서, 상기 n형 버스바 전극과 p형 버스바 전극의 폭(D2)은 상기 n형 및 p형 핑거라인 전극의 길이(D1)보다 작은 것을 특징으로 하는 후면전극형 태양전지의 제조방법.
  12. 제 6 항에 있어서, 상기 n형 핑거라인 전극과 p형 핑거라인 전극 각각의 선폭은 n형 도핑층, p형 도핑층의 선폭에 대비하여 동일하거나 그 보다 작도록 형성하는 것을 특징으로 하는 후면전극형 태양전지의 제조방법.
  13. 제 6 항에 있어서, 상기 p형 도핑소스 또는 n형 도핑소스는 페이스트(paste) 또는 스프레이 형태로 도포하거나 화학기상증착법을 통해 증착하는 것을 특징으로 하는 후면전극형 태양전지의 제조방법.
KR1020110047016A 2011-05-18 2011-05-18 후면전극형 태양전지 및 그 제조방법 KR101219241B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110047016A KR101219241B1 (ko) 2011-05-18 2011-05-18 후면전극형 태양전지 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110047016A KR101219241B1 (ko) 2011-05-18 2011-05-18 후면전극형 태양전지 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20120129018A KR20120129018A (ko) 2012-11-28
KR101219241B1 true KR101219241B1 (ko) 2013-01-21

Family

ID=47513580

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110047016A KR101219241B1 (ko) 2011-05-18 2011-05-18 후면전극형 태양전지 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101219241B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090091456A (ko) * 2008-02-25 2009-08-28 엘지전자 주식회사 백 콘택 태양전지의 제조 방법
KR20100068832A (ko) * 2008-12-15 2010-06-24 엘지전자 주식회사 태양 전지 및 그 제조 방법
KR20100089473A (ko) * 2009-02-04 2010-08-12 (주)제스솔라 고효율 후면 전극형 태양전지 및 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090091456A (ko) * 2008-02-25 2009-08-28 엘지전자 주식회사 백 콘택 태양전지의 제조 방법
KR20100068832A (ko) * 2008-12-15 2010-06-24 엘지전자 주식회사 태양 전지 및 그 제조 방법
KR20100089473A (ko) * 2009-02-04 2010-08-12 (주)제스솔라 고효율 후면 전극형 태양전지 및 그 제조방법

Also Published As

Publication number Publication date
KR20120129018A (ko) 2012-11-28

Similar Documents

Publication Publication Date Title
US11107935B2 (en) Solar cell with reduced base diffusion area
EP2731146B1 (en) Photoelectric device and the manufacturing method thereof
KR101231314B1 (ko) 태양전지 모듈
KR101238988B1 (ko) 후면전극형 태양전지 및 그 제조방법
KR101348848B1 (ko) 후면전극형 태양전지의 제조방법
US8889981B2 (en) Photoelectric device
KR101149173B1 (ko) 후면전극형 태양전지 및 그 제조방법
KR101178344B1 (ko) 후면전극형 태양전지 및 그 제조방법
KR101219241B1 (ko) 후면전극형 태양전지 및 그 제조방법
KR101335195B1 (ko) 후면전극형 태양전지 및 그 제조방법
KR20120009562A (ko) 태양 전지 및 이의 제조 방법
KR101181625B1 (ko) 국부화 에미터 태양전지 및 그 제조 방법
KR101231361B1 (ko) 태양전지 모듈
KR101345506B1 (ko) 후면전극형 태양전지 및 그 제조방법
KR101199649B1 (ko) 국부화 에미터 태양전지 및 그 제조 방법
KR20130078662A (ko) 태양전지 및 그 제조방법
KR101114198B1 (ko) 국부화 에미터 태양전지 및 그 제조 방법
KR101231441B1 (ko) 태양전지 모듈
KR20120068263A (ko) 후면전극형 태양전지 및 그 제조방법
KR101218523B1 (ko) 태양전지 모듈
CN117650188A (zh) 太阳电池及其制备方法、光伏组件、光伏系统
KR20120063819A (ko) 후면전극형 태양전지 및 그 제조방법
JP2017037899A (ja) 太陽電池セル
KR20120021860A (ko) 태양전지 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee