KR101588457B1 - 태양 전지 및 그 제조 방법 - Google Patents

태양 전지 및 그 제조 방법 Download PDF

Info

Publication number
KR101588457B1
KR101588457B1 KR1020090054814A KR20090054814A KR101588457B1 KR 101588457 B1 KR101588457 B1 KR 101588457B1 KR 1020090054814 A KR1020090054814 A KR 1020090054814A KR 20090054814 A KR20090054814 A KR 20090054814A KR 101588457 B1 KR101588457 B1 KR 101588457B1
Authority
KR
South Korea
Prior art keywords
substrate
electrode
conductive layer
metal film
conductivity type
Prior art date
Application number
KR1020090054814A
Other languages
English (en)
Other versions
KR20100136640A (ko
Inventor
이대용
김종환
권형진
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020090054814A priority Critical patent/KR101588457B1/ko
Publication of KR20100136640A publication Critical patent/KR20100136640A/ko
Application granted granted Critical
Publication of KR101588457B1 publication Critical patent/KR101588457B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/068Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0216Coatings
    • H01L31/02161Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0224Electrodes
    • H01L31/022408Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/547Monocrystalline silicon PV cells

Abstract

본 발명은 태양 전지에 관한 것으로, 상기 태양 전지는 제1 도전성 타입의 기판, 상기 기판에 위치하고 상기 제1 도전성 타입과 반대인 제2 도전성 타입을 갖는 에미터부, 상기 에미터부와 전기적으로 연결되어 있는 제1 전극, 상기 기판 위에 위치하는 보호막, 그리고 상기 보호막 위에 위치하고, 상기 기판과 전기적으로 연결되어 있는 제2 전극을 구비하는 제2 전극용 도전층을 포함하고, 상기 보호막은 실리사이드(silicide)계 물질을 함유한다. 이로 인해, 보호막이 접촉 효율이 좋은 실리사이드계 물질의 단일막 구조를 가지므로, 태양전지의 제조 공정과 제조 시간이 줄어들고 태양전지의 두께가 얇아진다.
태양전지, 보호막, 패시베이션, passivation, PERC

Description

태양 전지 및 그 제조 방법{SOLAR CELL AND MEHTOD FOR MANUFACTURING THE SAME}
본 발명은 태양 전지 및 그 제조 방법에 관한 것이다.
최근 석유나 석탄과 같은 기존 에너지 자원의 고갈이 예측되면서 이들을 대체할 대체 에너지에 대한 관심이 높아지고 있다. 그 중에서도 태양 전지는 태양 에너지로부터 전기 에너지를 생산하는 전지로서, 에너지 자원이 풍부하고 환경오염에 대한 문제점이 없어 주목 받고 있다.
일반적인 태양 전지는 p형과 n형처럼 서로 다른 도전성 타입(conductive type)의 반도체로 이루어진 기판(substrate) 및 에미터부(emitter layer), 그리고 기판과 에미터부에 각각 연결된 전극을 구비한다. 이때, 기판과 에미터부의 계면에는 p-n 접합이 형성되어 있다.
이러한 태양 전지에 빛이 입사되면 반도체에서 복수의 전자-정공쌍이 생성되고, 생성된 전자-정공쌍은 광기전력 효과(photovoltaic effect)에 의해 전하인 전자와 정공으로 각각 분리되어 전자와 정공은 n형의 반도체와 p형 반도체쪽으로, 예를 들어 에미터부와 기판쪽으로 이동하고, 기판과 에미터부와 전기적으로 연결된 전극에 의해 수집되며, 이 전극들을 전선으로 연결하여 전력을 얻는다.
본 발명이 이루고자 하는 기술적 과제는 태양 전지의 제조 시간과 제조 공정을 줄이기 위한 것이다.
본 발명의 한 특징에 따른 태양 전지는 제1 도전성 타입의 기판, 상기 기판에 위치하고 상기 제1 도전성 타입과 반대인 제2 도전성 타입을 갖는 에미터부, 상기 에미터부와 전기적으로 연결되어 있는 제1 전극, 상기 기판 위에 위치하는 보호막, 그리고 상기 보호막 위에 위치하고, 상기 기판과 전기적으로 연결되어 있는 제2 전극을 구비하는 제2 전극용 도전층을 포함하고, 상기 보호막은 실리사이드계 물질을 함유한다.
상기 실리사이드계 물질은 상기 보호막과 상기 기판과의 경계면 부근에 위치하는 것이 좋다.
상기 보호막은 실리사이드계 물질에 함유된 금속 성분으로 이루어진 금속막부를 포함할 수 있다.
상기 실리사이드계 물질은 TiSi2, CoiSi2, NiSi2, WSi2, ZrSi2, PtSi2, IrSi2또는 TaSi2일 수 있다.
상기 보호막은 약 100㎚ 내지 약 500㎚의 두께를 가질 수 있다.
상기 보호막과 상기 제1 전극은 서로 반대편에 위치하는 것이 좋다.
본 발명의 다른 특징에 따른 태양 전지는 제1 도전성 타입의 기판, 상기 기판에 위치하고 상기 제1 도전성 타입과 반대인 제2 도전성 타입을 갖는 에미터부, 상기 에미터부와 전기적으로 연결되어 있는 제1 전극, 상기 기판 위에 위치하는 실리사이드계 물질부, 상기 기판 위에 위치하는 금속막부, 그리고 상기 금속막부 위에 위치하고, 상기 기판과 전기적으로 연결되어 있는 제2 전극을 구비하는 제2 전극용 도전층을 포함한다.
상기 실리사이드계 물질부는 상기 기판과 상기 금속막부의 경계면에 위치하는 것이 좋다.
본 발명의 또 다른 특징에 따른 태양 전지는 제1 도전성 타입을 갖는 기판에 상기 제1 도전성과 반대인 제2 도전성 타입의 에미터부를 형성하는 단계, 상기 에미터부의 일부를 제거하여 상기 기판의 일부를 노출하는 단계, 상기 노출된 기판에 금속막을 적층하는 단계, 상기 에미터부 위에 스크린 인쇄법을 이용하여 제1 전극용 패턴을 형성하는 단계, 상기 금속막 위에 제2 전극용 도전층 패턴을 형성하는 단계, 그리고 상기 제1 전극용 패턴과 제2 전극용 도전층 패턴을 구비한 상기 기판을 열처리하여, 상기 에미터부와 전기적으로 연결되는 복수의 제1 전극, 상기 기판과 전기적으로 연결되는 복수의 제2 전극을 구비한 제2 전극용 도전층을 형성하고, 상기 금속막의 적어도 일부를 실리사이드계 물질로 변환하여 보호막을 형성하는 단계를 포함한다.
상기 금속막은 티타늄(Ti), 코발트(Co), 니켈(Ni), 텅스턴(W), 지르코늄(Zr), 백금(Pt), 이리듐(Ir) 또는 탄탈륨(Ta)을 포함할 수 있다.
상기 금속막은 스퍼터링(sputtering)법 또는 전자빔 기상(E-beam evaporation)법으로 적층되는 것이 좋다.
상기 금속막은 약 100㎚ 내지 약 500㎚의 두께를 가질 수 있다.
제2 전극용 도전층 패턴 형성 단계는 상기 금속막 위에 스크린 인쇄법으로 페이스트를 도포하여 제2 전극용 도전층 패턴을 형성하는 단계, 그리고 상기 제2 전극용 도전층 패턴의 일부를 레이저 빔으로 조사하여 상기 제2 전극용 도전층 패턴, 상기 금속막 및 상기 기판의 성분이 혼합되어 있는 복수의 제2 전극부를 형성하는 단계를 포함할 수 있고, 상기 제2 전극용 도전층 패턴의 열처리에 의해, 상기 제2 전극부는 상기 복수의 제2 전극이 되어 상기 제2 전극용 도전층 패턴은 복수의 제2 전극을 구비하는 제2 전극용 도전층으로 되는 것이 좋다.
제2 전극용 도전층 패턴 형성 단계는 상기 금속막의 일부에 레이저 빔을 조사하여 상기 기판의 일부를 노출하는 복수의 노출부를 형성하는 단계, 그리고 상기 금속막의 일부와 상기 노출부를 통해 노출된 상기 기판 위에 스크린 인쇄법으로 페이스트를 도포하여 제2 전극용 패턴을 형성하는 단계를 포함할 수 있고, 상기 제2 전극용 도전층 패턴의 열처리에 의해, 상기 제2 전극용 도전층 패턴은 상기 노출부를 통해 상기 기판과 전기적으로 연결되는 복수의 제2 전극을 구비한 제2 전극용 도전층으로 되는 것이 좋다.
이러한 특징에 따라, 보호막이 접촉 효율이 좋은 실리사이드(silicide)계 물질의 단일막 구조를 가지므로, 태양전지의 제조 공정과 제조 시간이 줄어들고 태양 전지의 두께가 얇아진다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한 어떤 부분이 다른 부분 위에 "전체적"으로 형성되어 있다고 할 때에는 다른 부분의 전체 면(또는 전면)에 형성되어 있는 것뿐만 아니라 가장 자리 일부에는 형성되지 않은 것을 뜻한다.
그러면 첨부한 도면을 참고로 하여 본 발명의 한 실시예에 따른 태양 전지에 대하여 설명한다.
먼저, 도 1 및 도 2를 참고로 하여 본 발명의 한 실시예에 따른 태양 전지에 대하여 상세하게 설명한다.
도 1은 본 발명의 한 실시예에 따른 태양 전지의 일부 사시도이고, 도 2는 도 1에 도시한 태양 전지를 II-II선을 따라 잘라 도시한 단면도이다.
도 1을 참고로 하면, 본 발명의 한 실시예에 따른 태양 전지(1)는 기판(110), 빛이 입사되는 기판(110)의 면인 입사면[이하, '전면(front surface)'라 함]에 위치한 에미터부(120), 에미터부(120) 위에 위치하는 반사 방지막(130), 기판(110)의 전면과 대향하는 기판(110)의 후면에 위치하는 보호막(191), 에미터부(120)와 전기적으로 연결되어 있는 복수의 전면 전극(front electrode)(141), 복수의 전면 전극(141)과 연결되어 있고 복수의 전면 전극(141)과 교차하는 방향으로 뻗어 있는 복수의 전면전극용 집전부(142), 보호막(191) 위에 위치하고 기판(110)과 전기적으로 연결되어 있는 복수의 후면 전극(rear electrode)(151)을 구비하는 후면전극용 도전층(155), 보호막(191) 위에 위치하며, 후면전극 도전층(155)과 전기적으로 연결되어 있는 복수의 후면전극용 집전부(162), 복수의 후면 전극(151)과 기판(110) 사이에 위치하는 복수의 후면 전계(back surface field, BSF)부(170)를 구비한다.
기판(110)은 제1 도전성 타입, 예를 들어 p형 도전성 타입의 실리콘으로 이루어진 반도체 기판이다. 이때, 실리콘은 단결정 실리콘, 다결정 실리콘 기판 또는 비정질 실리콘일 수 있다. 기판(110)이 p형의 도전성 타입을 가질 경우, 붕소(B), 갈륨, 인듐 등과 같은 3가 원소의 불순물을 함유한다. 하지만, 이와는 달리, 기판(110)은 n형 도전성 타입일 수 있고, 실리콘 이외의 다른 반도체 물질로 이루어질 수도 있다. 기판(110)이 n형의 도전성 타입을 가질 경우, 기판(110)은 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물을 함유할 수 있다.
도 1 및 도 2와는 달리, 대안적인 실시예에서, 기판(110)은 텍스처링(texturing)되어 요철면인 텍스처링 표면(texturing surface)을 가질 수 있다.
에미터부(120)는 기판(110)의 도전성 타입과 반대인 제2 도전성 타입, 예를 들어, n형의 도전성 타입을 구비하고 있는 불순물부로서, 반도체 기판(110)과 p-n 접합을 이룬다.
이러한 p-n 접합에 인한 내부 전위차(built-in potential difference)에 의해, 기판(110)에 입사된 빛에 의해 생성된 전하인 전자-정공 쌍은 전자와 정공으로 분리되어 전자는 n형 쪽으로 이동하고 정공은 p형 쪽으로 이동한다. 따라서, 기판(110)이 p형이고 에미터부(120)가 n형일 경우, 분리된 정공은 기판(110)쪽으로 이동하고 분리된 전자는 에미터부(120)쪽으로 이동하여, 기판(110)에서 정공은 다수 캐리어가 되며, 에미터부(120)에서 전자는 다수 캐리어가 된다.
에미터부(120)는 기판(110)과 p-n 접합을 형성하므로, 본 실시예와 달리, 기판(110)이 n형의 도전성 타입을 가질 경우, 에미터부(120)는 p형의 도전성 타입을 가진다. 이 경우, 분리된 전자는 기판(110)쪽으로 이동하고 분리된 정공은 에미터부(120)쪽으로 이동한다.
에미터부(120)가 n형의 도전성 타입을 가질 경우, 에미터부(120)는 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물을 기판(110)에 도핑하여 형성될 수 있고, 반대로 p형의 도전성 타입을 가질 경우, 붕소(B), 갈륨, 인듐 등과 같은 3가 원소의 불순물을 기판(110)에 도핑하여 형성될 수 있다.
에미터부(120) 위에 실리콘 질화막(SiNx)이나 실리콘 산화막(SiOx) 등으로 이루어진 반사 방지막(130)이 형성되어 있다. 반사 방지막(130)은 태양 전지(1)로 입사되는 빛의 반사도를 줄이고 특정한 파장 영역의 선택성을 증가시켜, 태양 전지(1)의 효율을 높인다. 반사 방지막(130)은 필요에 따라 생략될 수 있다.
보호막(passivation layer)(191)은 기판(110)의 후면에 위치하며, 기판(110) 표면 근처에서 전하의 재결합율을 감소시키고, 기판(110)을 통과한 빛의 내부 반사율을 향상시켜 기판(110)을 통과한 빛의 재입사율을 높인다.
이러한 보호막(191)은 실리사이드(silicide)계 물질로 이루어진 실리사이드계 물질부(192)와 금속막부(193)을 구비한 단일막 구조를 갖는다. 본 실시예에서, 보호막(191)의 두께는 약 100㎚ 내지 약 500㎚일 수 있다.
실리사이드계 물질은 실리콘(Si)과 금속 원자의 화합물로서, 기판(110)에 함유된 실리콘과의 결정 구조가 다르거나 원자간 간격이 달라 계면을 사이에 두고 원자들이 정합되지 않는 정도를 나타내는 격자 불일치(lattice mismatch)율이 매우 적다. 따라서, 실리사이드계 물질은 실리콘, 즉, 기판(110)과의 결합 특성이 양호하므로, 실라사이드계 물질로 인해, 기판(Si) 표면에 존재하는 댕글링 결합(dangling bond)과 같은 불안정한 결합이 금속 원자와 용이하게 결합하여 안정화된 결합으로 바뀌게 된다. 따라서, 불안정한 결합에 의해 기판(110)쪽으로 이동한 전하(예, 정공)가 소멸되는 현상이 줄어든다.
본 실시예에서, 실리사이드계 물질부(192)는 TiSi2, CoiSi2, NiSi2, WSi2, ZrSi2, PtSi2, IrSi2 또는 TaSi2 등으로 이루어져 있고, 금속막부(193)는 Ti, Co, Ni, W, Zr, Pt, Ir 또는 Ta와 같은 금속 성분을 함유할 수 있다.
또한, 기판(110)을 통과한 빛은 보호막(191)에 의해 반사되어 기판(110)쪽으로 재입사되므로, 빛의 재반사율이 향상된다.
복수의 전면 전극(141)은 에미터부(120) 위에 위치하여 에미터부(120)와 전기적으로 연결되어 있고, 서로 이격되게 정해진 방향으로 뻗어있다. 복수의 전면 전극(141)은 에미터부(120)쪽으로 이동한 전하, 예를 들면, 전자를 수집한다.
복수의 전면전극용 집전부(142)는 에미터부(120) 위에서 복수의 전면 전극(141)과 동일 층에 위치하며, 복수의 전면 전극(141)과 교차하는 방향으로 뻗어 있다. 복수의 전면전극용 집전부(142)는 복수의 전면 전극(141)에 의해 수집되어 이동하는 전하를 수집하여 외부 장치로 출력한다.
복수의 전면 전극(141)과 전면전극용 집전부(142)는 적어도 하나의 도전성 물질로 이루어져 있고, 이들 도전성 물질의 예는 니켈(Ni), 구리(Cu), 은(Ag), 알루미늄(Al), 주석(Sn), 아연(Zn), 인듐(In), 티타늄(Ti), 금(Au) 및 이들의 조합으로 이루어진 군으로부터 선택된 적어도 하나일 수 있지만, 이외의 다른 도전성 금속 물질로 이루어질 수 있다.
후면전극용 도전층(155)은 실질적으로 복수의 후면전극용 집전부(162)를 제외한 보호막(191) 위에 위치한다. 후면전극용 도전층(155)은 알루미늄(Al)과 같은 도전성 물질로 이루어져 있지만, 이에 한정되지 않는다.
후면전극용 도전층(155)은 보호막(191)을 통과하여 기판(110)의 일부와 전기적으로 연결된 복수의 후면 전극(151)을 구비한다.
도 1에 도시한 것처럼, 복수의 후면 전극(151)은 일정한 간격, 예를 들어, 약 0.5㎜ 내지 약 1㎜ 간격으로 원형, 타원형 또는 다각형과 같은 다양한 형상으로 기판(110)과 전기적으로 연결되어 있다. 하지만, 대안적인 실시예에서, 각 후면 전극(151)은 전면 전극(141)과 같이 기판(110)과 전기적으로 연결되면서 한 방향으로 길게 뻗어 있는 스트라이프(stripe) 형상을 가질 수 있다. 이 경우, 후면 전극의 개수는 원형, 타원형 또는 다각형 형상을 갖는 후면 전극의 개수보다 훨씬 적다.
이러한 후면 전극(151)은 기판(110)쪽으로부터 이동하는 전하, 예를 들어 정공을 수집하여 후면전극용 도전층(155)으로 전달한다.
대안적인 실시예에서, 후면전극용 도전층(155)은 니켈(Ni), 구리(Cu), 은(Ag), 주석(Sn), 아연(Zn), 인듐(In), 티타늄(Ti), 금(Au) 및 이들의 조합으로 이루어진 군으로부터 선택된 적어도 하나이거나, 이외의 다른 도전성 물질로 이루어질 수 있다.
본 실시예에서, 기판(110)과 접촉하는 복수의 후면 전극(151)의 부분은 후면전극용 도전층(155)의 성분만 함유하거나 후면전극용 도전층(155)의 성분뿐만 아니라 보호막(191)과 기판(110)의 성분이 혼합되어 있다.
보호막(191) 위에는 전면전극용 집전부(142)과 동일한 방향으로 뻗어 있는 복수의 후면전극용 집전부(162)가 위치한다. 이때, 복수의 후면전극용 집전 부(162)는 전면전극용 집전부(142)과 마주보는 위치에 위치할 수 있다. 대안적인 실시예에서, 후면전극용 집전부(162)는 일정한 간격으로 배치된 원형 또는 다각형 형상의 복수의 도전체로 이루어질 수 있다.
복수의 후면전극용 집전부(162)는 후면전극용 도전층(155)을 통해 후면 전극(151)으로부터 전달되는 전하, 예를 들어 정공을 수집하여 외부 장치로 출력한다.
복수의 후면전극용 집전부(162)는 적어도 하나의 도전성 물질로 이루어져 있고, 도전성 물질의 예는 니켈(Ni), 구리(Cu), 은(Ag), 알루미늄(Al), 주석(Sn), 아연(Zn), 인듐(In), 티타늄(Ti), 금(Au) 및 이들의 조합으로 이루어진 군으로부터 선택된 적어도 하나일 수 있지만, 이외의 다른 도전성 물질로 이루어질 수 있다.
복수의 후면 전극(151)과 기판(110) 사이에 복수의 후면 전계부(170)가 위치한다. 복수의 후면 전계부(170)는 기판(110)과 동일한 도전성 타입의 불순물이 기판(110)보다 고농도로 도핑된 영역, 예를 들면, P+ 영역이다.
기판(110)과 후면 전계부(170)와의 불순물 농도 차이로 인해 전위 장벽이 형성되고, 이로 인해, 기판(110) 후면쪽으로의 전자 이동이 방해되어 기판(110)의 후면부에서 전자와 정공이 재결합하여 소멸되는 것을 감소시킨다.
이와 같은 구조를 갖는 본 실시예에 따른 태양 전지(1)는 기판(110)의 후면에 보호막(191)을 형성하여 기판(110)의 표면에 존재하는 불안정 결합으로 인한 전하의 재결합을 감소시킨 태양 전지(1)로서 그 동작은 다음과 같다.
태양 전지(1)로 빛이 조사되어 반사 방지막(130)과 에미터부(120)를 통해 반 도체의 기판(110)으로 입사되면 빛 에너지에 의해 반도체의 기판(110)에서 전자-정공 쌍이 발생한다. 이때, 반사 방지막(130)에 의해 기판(110)으로 입사되는 빛의 반사 손실이 줄어들어 기판(110)으로 입사되는 빛의 양이 증가한다.
이들 전자-정공 쌍은 기판(110)과 에미터부(120)의 p-n 접합에 의해 서로 분리되어 전자와 정공은, 예를 들어, n형의 도전성 타입을 갖는 에미터부(120)과 p형의 도전성 타입을 갖는 기판(110)쪽으로 각각 이동한다. 이처럼, 에미터부(120)쪽으로 이동한 전자는 전면 전극(141)에 의해 수집되어 전면전극용 집전부(142)로 전달되어 수집되고, 기판(110)쪽으로 이동한 정공은 인접한 후면 전극(151)으로 전달된 후 후면전극용 집전부(162)에 의해 수집된다. 이러한 전면전극용 집전부(161)와 후면전극용 집전부(162)를 도선으로 연결하면 전류가 흐르게 되고, 이를 외부에서 전력으로 이용하게 된다.
기판(110)과 후면전극용 도전층(155) 사이에 단일막 구조를 갖는 보호막(191)이 위치하므로, 기판(110) 표면의 불안정한 결합에 의한 전하의 재결함율이 크게 줄어들어 태양 전지의 효율이 향상된다.
다음, 도 3a 내지 도 3h를 참고로 하여, 본 발명의 한 실시예에 따른 태양 전지(1)의 제조 방법에 대한 한 예를 설명한다.
도 3a 내지 도 3h는 본 발명의 한 실시예에 따른 태양 전지의 제조 방법의 한 예를 순차적으로 나타낸 도면이다.
먼저, 도 3a에 도시한 것처럼, p형 단결정 또는 다결정 실리콘으로 이루어진 기판(110)에 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물을 포함하 는 물질, 예를 들어, POCl3이나 H3PO4 등을 고온에서 열처리하여 5가 원소의 불순물을 기판(110)에 확산시켜 기판(110) 전체면, 즉, 전면, 후면 및 측면에 에미터부(120)를 형성한다. 본 실시예와 달리, 기판(110)의 도전성 타입이 n형일 경우, 3가 원소의 불순물을 포함하는 물질, 예를 들어, B2H6를 고온에서 열처리하거나 적층하여 기판(110) 전면에 p형의 에미터부를 형성할 수 있다. 그런 다음, p형 불순물 또는 n형 불순물이 기판(110) 내부로 확산됨에 따라 생성된 인을 포함하는 산화물(phosphorous silicate glass, PSG)이나 붕소를 포함하는 산화물(boron silicate glass, BSG)을 식각 공정을 통해 제거한다.
필요할 경우, 에미터부(120)를 형성하기 전에, 기판(110)의 전면을 테스처링하여, 요철면인 텍스처링 표면을 형성할 수 있다. 이때, 기판(110)이 단결정 실리콘으로 이루어질 경우, KOH, NaOH 등의 염기 용액을 사용하여 기판(110)의 표면을 텍스처링하고, 기판(110)이 다결정 실리콘으로 이루어질 경우, HF나 HNO3와 같은 산 용액을 사용하여 기판(110)의 표면을 텍스처링한다.
다음, 도 3b에 도시한 것처럼, 플라즈마 화학 기상 증착법(plasma enhanced chemical vapor deposition, PECVD)와 같은 화학 기상 증착법(chemical vapor deposition, CVD)을 이용하여 기판(110) 위에 반사 방지막(130)을 형성한다.
다음, 도 3c에 도시한 것처럼, 습식 식각 또는 건식 식각 등으로 기판(110)의 후면 일부를 제거하여, 기판(110)의 후면에 형성된 에미터부(120)를 제거한다.
도3d에 도시한 것처럼 스퍼터링법(sputtering)이나 전자빔 증착(E-beam evaporation)법 등을 이용하여 기판(110)의 후면에 금속막(190)을 형성한다. 이때, 금속막(190)의 두께는 후속 공정인 열처리 공정시 기판(110)의 실리콘(Si)과 금속막(190)의 금속 성분간의 결합으로 인해 섬형화(agglomeration) 현상이 발생하지 않을 정도로 충분히 두꺼운 두께를 갖는 것이 좋다. 일 예로, 금속막(190)의 두께는 약 100㎚ 내지 약 500㎚일 수 있다.
본 실시예에서, 금속막(190)은 티타늄(Ti), 코발트(Co), 니켈(Ni), 텅스턴(W), 지르코늄(Zr), 백금(Pt), 이리듐(Ir) 또는 탄탈륨(Ta) 등을 함유할 수 있다.
그런 다음, 다음, 도 3e에 도시한 것처럼, 스크린 인쇄법을 이용하여, 반사 방지막(130)의 해당 부분에 은(Ag)을 포함한 페이스트를 도포한 후 약 120℃ 내지 약 200℃에서 건조시켜, 전면전극 및 전면전극용 집전부 패턴(140)을 형성한다. 전면전극 및 전면전극용 집전부 패턴(140)은 서로 교차하는 방향으로 뻗어 있는 전면전극 패턴부와 전면전극용 집전부 패턴부를 구비하고 있다. 즉, 각 교차부에서, 전면전극 패턴부와 전면전극용 집전부 패턴부는 서로 다른 방향으로 뻗어 있다. 본 실시예에서, 전면전극 패턴부의 폭보다 전면전극용 집전부 패턴부의 폭이 더 넓지만, 이에 한정되지 않는다.
다음, 도 3f에 도시한 것처럼, 스크린 인쇄법을 이용하여, 금속막(190)의 해당 부분에 알루미늄(Al)을 포함한 페이스트를 도포한 후 건조시켜 후면전극용 도전층 패턴(150)을 형성한다.
다음, 도 3g에 도시한 것처럼, 스크린 인쇄법을 이용하여, 은(Ag)을 포함한 페이스트를 금속막(190) 위에 도포한 후 건조시켜 복수의 후면전극용 집전부 패턴(160)을 형성한다. 본 실시예에서, 복수의 후면전극용 집전부 패턴(160)은 서로 이격되어 있고 한 방향으로 뻗어 있지만, 원형이나 다각형 형상의 패턴이 한 방향으로 일정 간격으로 배치될 수 있다.
이때, 전면전극용 집전부 패턴(140), 후면 후면전극용 도전층 패턴(150) 및 복수의 후면전극용 집전부 패턴(160)의 형성 순서는 변경 가능하다.
예를 들어, 후면 후면전극용 도전층 패턴(150) 및 복수의 후면전극용 집전부 패턴(160)을 순차적으로 형성한 후, 전면전극용 집전부 패턴(140)을 형성하거나, 복수의 후면전극용 집전부 패턴(160)을 먼저 형성한 후 후면전극용 도전층 패턴(150)을 형성하고, 그 다음, 전면전극 및 전면전극용 집전부 패턴(140)을 형성할 수 있다.
다음, 도 3h에 도시한 것처럼, 레이저 빔을 후면전극용 도전층 패턴(150)의정해진 부분에 조사하면, 후면전극용 도전층 패턴(150), 그 하부의 보호막(191) 및 기판(110)이 서로 혼합된 부분(molten mixture)인 후면 전극부(153)를 형성된다. 대안적인 실시예에서, 복수의 후면 전극(151)이 스트라이프 형상을 가질 경우, 레이저 빔의 조사 영역 역시 정해진 방향으로 길게 연장되는 스트라이프 형상을 가진다.
이때, 레이저 빔의 파장과 세기는 후면전극용 도전층 패턴(150) 및 그 하부의 보호막(191)의 재료나 두께 등에 따라 정해진다.
그런 다음, 후면전극용 도전층 패턴(150), 복수의 후면전극용 집전부 패 턴(160) 및 전면전극 및 전면전극용 집전부 패턴(140)이 형성된 기판(110)을 약 750℃ 내지 약 800℃의 온도에서 소성하여(firing), 보호막(191), 복수의 전면 전극(141)과 복수의 전면전극용 집전부(142), 복수의 후면 전극(151)을 구비하는 후면전극용 도전층(155), 복수의 후면전극용 집전부(162), 그리고 복수의 후면 전계부(170)를 형성하여 태양 전지(1)를 완성한다(도 1 및 도 2).
즉, 열처리가 시행되면, 전면전극 및 전면전극용 집전부 패턴(140)에 함유된 납(Pb) 등에 의해 접촉 부위의 반사 방지막(130)이 관통되어 에미터부(120)와 접촉하는 복수의 전면 전극(141) 및 전면전극용 집전부(142)가 형성되고, 후면 전극부(153)는 기판(110)과 접촉하는 복수의 후면 전극(151)이 된다. 또한, 각 패턴(140, 150, 160)에 함유된 금속 성분과 각 접촉하는 층(120, 110, 190)과의 화학적 결합으로 접촉 저항이 감소하여 전류 흐름이 향상된다.
이때, 열처리 공정으로 인해, 금속막(190)에 함유된 금속 원자가 하부막인 기판(110)의 실리콘과 용이하게 결합하므로, 금속막(190)의 적어도 일부, 예를 들어, 적어도 기판(110)과 금속막(190)과의 경계면에 실리사이드계 물질이 형성되어 보호막(191)으로 된다. 즉, 금속막(190)의 열처리 공정으로 인해, 금속 원자는 기판(110) 표면 근처에 존재하는 불안정한 결합과 용이하게 결합하여 실리사이드계 물질로 바뀌고, 이로 인해, 불안정한 결합을 안정화된 결합으로 바뀌어 기판(110)의 표면 부분을 비활성 상태로 바뀌게 된다. 따라서 보호막(191)은 기판(110)과 금속막(190) 경계면 부근에는 실리사이드계 물질부(192)가 형성되고, 그 이외의 부분에는 금속막부(193)가 형성된다.
이러한 열처리 공정에 의해 형성되는 보호막(191)의 실리사이드계 물질은 TiSi2, CoSi2, NiSi2, WSi2, ZrSi2, PtSi2, IrSi2 또는 TaSi2, 등일 수 있지만, 이에 한정되지 않는다. 이미 설명한 것처럼, 금속막(190)이 약 100㎚ 내지 약 500㎚의 두꺼운 두께를 갖고 있으므로, 기판(110)의 소성 공정 시에도 실리사이드계 물질의 섬형화 현상을 발생하지 않아 기판(110)과의 접촉면 모두에 실리사이드계 물질부(192)가 형성되어 안정적이고 효율적인 보호막(passivation) 역할이 행해진다.
이때, 금속막(190)의 두께가 약 100㎚보다 얇은 경우, 실리사이드계 물질의 섬형화 현상으로 인해, 금속막(190)과 기판(110)이 접하는 부분이 모두 실리사이드계 물질이 형성되지 않고 기판(110)의 일부분이 노출되는 문제가 발생하고, 금속막(190)의 두께가 약 500㎚보다 두꺼울 경우, 금속막(190)을 형성하는데 많은 시간이 소요되며 반응 시간이 늦어 원하는 시간동안 원하는 두께의 실리사이드계 물질이 얻어지지 않을 수 있다.
이로 인해, 기판(110)을 통해 후면 전극(151)으로 이동하는 전하(예, 정공)은 불안정한 결합과 재결합되지 않고 후면 전극(151)으로 안전하게 이동하게 된다.
또한, 열처리 공정으로, 후면전극(151)의 함유물인 알루미늄(Al)이 후면 전극(151)과 접촉한 기판(110)쪽으로 확산되어 후면 전극(151)과 기판(110)의 사이에 복수의 후면 전계부(170)가 형성된다. 이때, 복수의 후면 전계부(170)는 기판(110)과 동일한 도전성 타입인 p형 도전성 타입을 갖고 있고, 후면 전계부(170)의 불순물 농도는 기판(110)보다 높아 p+의 도전성 타입을 갖는다.
다음, 도 3a 내지 도 3e뿐만 아니라 도 4a 내지 도 4d를 참고로 하여 본 발명의 한 실시예에 따른 태양 전지의 제조 방법에 대한 다른 예를 설명한다. 본 예에서, 도 3a 내지 도 3h와 비교하여, 동일한 내용의 설명은 생략한다.
도 4a 내지 도 4d는 본 발명의 한 실시예에 따른 태양 전지의 제조 방법의 다른 예를 순차적으로 나타낸 일부 도면이다.
이미 도 3a 내지 도 3e에 도시한 것과 같이, 기판(110) 위에 순차적으로 에미터부(120), 반사 방지막(130)을 형성한 후, 기판(110)의 후면에 형성된 에미터부(120)를 제거한 후, 금속막(190)을 형성하고, 반사 방지막(130) 위에 전면전극 및 전면전극용 집전부 패턴(140)을 형성한다.
그런 다음, 도 4a에 도시한 것처럼, 레이저 빔을 금속막(190)의 해당 부위에 조사하여, 금속막(190)에 기판(110)의 일부를 드러내는 복수의 노출부(181)를 형성한다. 이때, 레이저 빔의 세기와 파장은 금속막(190)의 재료나 두께에 따라 정해진다.
대안적인 실시예에서, 복수의 후면 전극(151)이 스트라이프 형상을 가질 경우, 노출부(181)는 정해진 방향으로 길게 연장되는 스트라이프 형상을 가진다. 또한 복수의 노출부(181)는 레이저 빔 대신 다양한 방식으로 형성될 수 있다.
다음, 도 4b에 도시한 것처럼, 알루미늄(Al)을 함유하는 페이스트를 스크린 인쇄법으로 도포하여 금속막(190)과 노출부(181)를 통해 드러난 기판(110) 위에 후면전극용 도전층 패턴(150)을 형성한 후 건조시키고, 도 4c에 도시한 것처럼, 은(Ag)을 함유하는 페이스트를 스크린 인쇄법으로 후면전극용 도전층 패턴(150)이 형성된 부분을 제외한 금속막(190) 전면에 인쇄하여, 후면전극용 집전부 패턴(160)을 형성한 후 건조시킨다.
이때, 이들 패턴(140, 150, 160)의 형성 순서는 변경 가능하다.
그런 다음, 이들 패턴(140, 150, 160)이 형성된 기판(110)을 소성하여, 금속막(190)을 실리사이드계 물질을 함유한 보호막(191)으로 형성하고, 복수의 전면 전극(141)와 복수의 전면전극용 집전부(142), 복수의 후면전극(151)을 구비한 후면전극용 도전층(155), 복수의 후면전극용 집전부(162), 그리고 복수의 후면 전계부(170)를 형성하여 태양 전지(1)를 완성한다(도 1 및 도 2).
대안적인 실시예에서, 기판(110) 위에 순차적으로 에미터부(120), 반사 방지막(130)을 형성하고, 기판(110) 후면의 에미터부(120)를 제거하여 금속막 (190)을 형성하고 금속막(190)에 복수의 노출부(181)를 형성한 후에, 전면전극 및 전면전극용 집전부 패턴(140), 후면전극용 도전층 패턴(150), 그리고 후면전극용 집전부 패턴(160)을 적절한 순서로 형성하고 기판(110)을 열처리하여 태양 전지(1)를 완성할 수 있다. 이미 설명한 것처럼, 패턴(140, 150, 160)의 형성 순서를 변경 가능하다.
또한, 본 실시예에서, 별도의 공정을 행하지 않고 기판(110)을 열처리할 때, 후면전극(151)과 기판(110)과의 접촉 영역에 후면 전계부(170)가 형성되었지만, 대안적인 실시예에서, 별도의 공정을 이용하여, 기판(110)의 후면에 기판(110)과 동일한 도전성 타입의 복수의 불순물층을 기판(110)의 농도보다 높게 형성할 수 있다. 이 경우 불순물층은 후면 전계부로서 기능한다. 이러한 별도의 복수의 불순 물층은 다음과 같은 공정을 통해 형성될 수 있다. 예를 들어, 도 4a에 도시한 것처럼, 금속막(190)에 복수의 노출부(181)를 형성한 후, 금속막(190)을 마스크로 하여 기판(110)과 동일한 도전성 타입, 예를 들어 P형의 불순물을 CVD 등으로 기판(110)의 후면에 주입하여 복수의 불순물층을 형성한다. 이때, 복수의 불순물층의 불순물 농도는 기판(110)의 불순물 농도보다 높은 P+이다. 그런 다음, 전면전극 및 전면전극용 집전부 패턴, 후면전극용 도전층 패턴 및 후면전극용 집전부 패턴 등을 형성한 후 소성 공정을 실시하여 태양 전지를 완성한다.
이러한 본 실시예에 의하면, 실리콘과의 접촉 효율이 우수하여 기판(110)과의 접촉 저항이 낮은 실리사이드계 물질을 이용하여 단일막 구조의 보호막(191)을 형성하므로, 제조 공정과 제조 시간이 줄어들고 태양전지의 두께가 얇아진다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
도 1은 본 발명의 한 실시예에 따른 태양 전지의 일부 사시도이다.
도 2는 도 1에 도시한 태양 전지를 II-II선을 따라 잘라 도시한 단면도이다.
도 3a 내지 도 3h는 본 발명의 한 실시예에 따른 태양 전지의 제조 방법의 한 예를 순차적으로 나타낸 도면이다.
도 4a 내지 도 4c는 본 발명의 한 실시예에 따른 태양 전지의 제조 방법의 다른 예를 순차적으로 나타낸 일부 도면이다.
*도면의 주요부분의 간단한 설명*
110: 기판 120: 에미터부
130: 반사 방지막 141: 전면전극
142: 전면전극용 집전부 155: 후면전극용 도전층
162: 후면전극용 집전부 170: 후면 전계부
191: 보호막

Claims (14)

  1. 제1 도전성 타입의 기판,
    상기 기판에 위치하고 상기 제1 도전성 타입과 반대인 제2 도전성 타입을 갖는 에미터부,
    상기 에미터부와 전기적으로 연결되어 있는 제1 전극,
    상기 기판 위에 위치하는 보호막, 그리고
    상기 보호막 위에 위치하고, 상기 기판과 전기적으로 연결되어 있는 제2 전극을 구비하는 제2 전극용 도전층
    을 포함하고,
    상기 보호막은 실리사이드계 물질을 함유하고, 상기 보호막과 상기 제1 전극은 서로 반대편에 위치하는
    태양 전지.
  2. 제1항에서,
    상기 실리사이드계 물질은 상기 보호막과 상기 기판과의 경계면 부근에 위치하는 태양 전지.
  3. 제2항에서,
    상기 보호막은 실리사이드계 물질에 함유된 금속 성분으로 이루어진 금속막부를 포함하는 태양 전지.
  4. 제3항에서,
    상기 실리사이드계 물질은 TiSi2, CoiSi2, NiSi2, WSi2, ZrSi2, PtSi2, IrSi2또는 TaSi2인 태양 전지.
  5. 제1항에서,
    상기 보호막은 100nm 내지 50nm의 두께를 갖는 태양 전지.
  6. 삭제
  7. 제1 도전성 타입의 기판,
    상기 기판에 위치하고 상기 제1 도전성 타입과 반대인 제2 도전성 타입을 갖는 에미터부,
    상기 에미터부와 전기적으로 연결되어 있는 제1 전극,
    상기 기판 위에 위치하는 실리사이드계 물질부,
    상기 기판 위에 위치하는 금속막부, 그리고
    상기 금속막부 위에 위치하고, 상기 기판과 전기적으로 연결되어 있는 제2 전극을 구비하는 제2 전극용 도전층
    을 포함하고,
    상기 금속막부와 상기 제1 전극은 서로 반대편에 위치하는 태양 전지.
  8. 제7항에서,
    상기 실리사이드계 물질부는 상기 기판과 상기 금속막부의 경계면에 위치하는 태양 전지.
  9. 제1 도전성 타입을 갖는 기판의 전면 및 후면에 상기 제1 도전성과 반대인 제2 도전성 타입의 에미터부를 형성하는 단계,
    상기 기판의 후면에 형성된 상기 에미터부를 제거하여 상기 기판의 후면을 노출하는 단계,
    상기 노출된 기판의 후면에 금속막을 적층하는 단계,
    상기 기판의 전면에 형성된 상기 에미터부 위에 스크린 인쇄법을 이용하여 제1 전극용 패턴을 형성하는 단계,
    상기 기판의 후면에 형성된 상기 금속막 위에 제2 전극용 도전층 패턴을 형성하는 단계, 그리고
    상기 제1 전극용 패턴과 제2 전극용 도전층 패턴을 구비한 상기 기판을 열처리하여, 상기 에미터부와 전기적으로 연결되는 복수의 제1 전극, 상기 기판과 전기적으로 연결되는 복수의 제2 전극을 구비한 제2 전극용 도전층을 형성하고, 상기 금속막의 적어도 일부를 실리사이드계 물질로 변환하여 보호막을 형성하는 단계
    를 포함하는 태양 전지의 제조 방법.
  10. 제9항에서,
    상기 금속막은 티타늄(Ti), 코발트(Co), 니켈(Ni), 텅스턴(W), 지르코늄(Zr), 백금(Pt), 이리듐(Ir) 또는 탄탈륨(Ta)을 포함하는 태양 전지의 제조 방법.
  11. 제9항에서,
    상기 금속막은 스퍼터링(sputtering)법 또는 전자빔 기상(E-beam evaporation)법으로 적층되는 태양 전지의 제조 방법.
  12. 제9항에서,
    상기 금속막은 100nm 내지 50nm의 두께를 갖는 태양 전지의 제조 방법.
  13. 제9항에서,
    제2 전극용 도전층 패턴 형성 단계는,
    상기 금속막 위에 스크린 인쇄법으로 페이스트를 도포하여 제2 전극용 도전층 패턴을 형성하는 단계, 그리고
    상기 제2 전극용 도전층 패턴의 일부를 레이저 빔으로 조사하여 상기 제2 전극용 도전층 패턴, 상기 금속막 및 상기 기판의 성분이 혼합되어 있는 복수의 제2 전극부를 형성하는 단계
    를 포함하고,
    상기 제2 전극용 도전층 패턴의 열처리에 의해, 상기 제2 전극부는 상기 복수의 제2 전극이 되어 상기 제2 전극용 도전층 패턴은 복수의 제2 전극을 구비하는 제2 전극용 도전층으로 되는
    태양 전지의 제조 방법.
  14. 제9항에서,
    제2 전극용 도전층 패턴 형성 단계는,
    상기 금속막의 일부에 레이저 빔을 조사하여 상기 기판의 일부를 노출하는 복수의 노출부를 형성하는 단계, 그리고
    상기 금속막의 일부와 상기 노출부를 통해 노출된 상기 기판 위에 스크린 인쇄법으로 페이스트를 도포하여 제2 전극용 패턴을 형성하는 단계
    를 포함하고,
    상기 제2 전극용 도전층 패턴의 열처리에 의해, 상기 제2 전극용 도전층 패턴은 상기 노출부를 통해 상기 기판과 전기적으로 연결되는 복수의 제2 전극을 구비한 제2 전극용 도전층으로 되는
    태양 전지의 제조 방법.
KR1020090054814A 2009-06-19 2009-06-19 태양 전지 및 그 제조 방법 KR101588457B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090054814A KR101588457B1 (ko) 2009-06-19 2009-06-19 태양 전지 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090054814A KR101588457B1 (ko) 2009-06-19 2009-06-19 태양 전지 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20100136640A KR20100136640A (ko) 2010-12-29
KR101588457B1 true KR101588457B1 (ko) 2016-02-02

Family

ID=43510585

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090054814A KR101588457B1 (ko) 2009-06-19 2009-06-19 태양 전지 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR101588457B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130087784A (ko) * 2012-01-30 2013-08-07 엘지전자 주식회사 태양 전지

Also Published As

Publication number Publication date
KR20100136640A (ko) 2010-12-29

Similar Documents

Publication Publication Date Title
KR100984700B1 (ko) 태양 전지 및 그 제조 방법
JP5848421B2 (ja) 太陽電池及びその製造方法
JP5302414B2 (ja) 太陽電池及びその製造方法
US8012531B2 (en) Solar cell and method for manufacturing the same, and method for forming impurity region
EP2264786B1 (en) Solar cell and method for manufacturing the same
KR101002282B1 (ko) 태양 전지 및 그 제조 방법
JP2011511453A (ja) 太陽電池及びその製造方法
US20100147368A1 (en) Photovoltaic cell with shallow emitter
KR101738000B1 (ko) 태양 전지 및 그 제조 방법
EP2423981B1 (en) Method of manufacturing solar cell electrodes by paste firing
KR20130096822A (ko) 태양 전지 및 그 제조 방법
KR101057124B1 (ko) 태양 전지 및 그 제조 방법
KR20120068203A (ko) 태양 전지 및 그 제조 방법
KR20120087513A (ko) 태양 전지 및 그 제조 방법
KR101038967B1 (ko) 태양 전지 및 그 제조 방법
KR20120079591A (ko) 태양전지 및 그 제조 방법
KR101045859B1 (ko) 태양 전지 및 그 제조 방법
KR101135585B1 (ko) 태양 전지 및 그 제조 방법
KR101155890B1 (ko) 태양 전지 및 그 제조 방법
KR101588458B1 (ko) 태양 전지 및 그 제조 방법
KR101135590B1 (ko) 태양 전지 및 그 제조 방법
KR101588457B1 (ko) 태양 전지 및 그 제조 방법
KR101839564B1 (ko) 태양 전지의 제조 방법
KR102132741B1 (ko) 태양 전지 및 이의 제조 방법
KR101699315B1 (ko) 태양 전지 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant