KR101038967B1 - 태양 전지 및 그 제조 방법 - Google Patents

태양 전지 및 그 제조 방법 Download PDF

Info

Publication number
KR101038967B1
KR101038967B1 KR1020090127666A KR20090127666A KR101038967B1 KR 101038967 B1 KR101038967 B1 KR 101038967B1 KR 1020090127666 A KR1020090127666 A KR 1020090127666A KR 20090127666 A KR20090127666 A KR 20090127666A KR 101038967 B1 KR101038967 B1 KR 101038967B1
Authority
KR
South Korea
Prior art keywords
electrode
layers
layer
assistants
current collector
Prior art date
Application number
KR1020090127666A
Other languages
English (en)
Inventor
안준용
이영현
이진형
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020090127666A priority Critical patent/KR101038967B1/ko
Priority to EP10013591.2A priority patent/EP2337081B1/en
Priority to EP16193987.1A priority patent/EP3144978B1/en
Priority to US12/917,408 priority patent/US9935212B2/en
Application granted granted Critical
Publication of KR101038967B1 publication Critical patent/KR101038967B1/ko
Priority to US15/903,653 priority patent/US10964827B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022433—Particular geometry of the grid contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Photovoltaic Devices (AREA)

Abstract

본 발명은 태양 전지에 관한 것이다. 상기 태양 전지는 제1 도전성 타입의 기판, 상기 제1 도전성 타입과 반대인 제2 도전성 타입을 가지고 상기 기판과 p-n 접합을 형성하는 에미터부, 상기 에미터부와 전기적으로 연결되어 있는 복수의 제1 전극, 그리고 상기 기판과 전기적으로 연결되어 있는 제2 전극을 포함한다. 상기 복수의 제1 전극 각각은 제1 전극층, 상기 제1 전극층과 분리되어 있는 복수의 제1 전극 보조물, 상기 제1 전극층과 상기 복수의 제1 전극 보조물의 상부와 측면에 위치하는 제2 전극층을 포함한다. 이로 인해, 제1 전극의 전도도가 증가하여 태양 전지의 효율이 향상된다.
태양전지, 도금, LIP, 잔류물, 시드층

Description

태양 전지 및 그 제조 방법{SOLAR CELL AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 태양 전지 및 그 제조 방법에 관한 것이다
최근 석유나 석탄과 같은 기존 에너지 자원의 고갈이 예측되면서 이들을 대체할 대체 에너지에 대한 관심이 높아지고 있다. 그 중에서도 태양 전지는 태양 에너지로부터 전기 에너지를 생산하는 전지로서, 에너지 자원이 풍부하고 환경오염에 대한 문제점이 없어 주목 받고 있다.
일반적인 태양 전지는 p형과 n형처럼 서로 다른 도전성 타입(conductive type)의 반도체로 이루어진 기판(substrate) 및 에미터부(emitter layer), 그리고 기판과 에미터부에 각각 연결된 전극을 구비한다. 이때, 기판과 에미터부의 계면에는 p-n 접합이 형성되어 있다.
이러한 태양 전지에 빛이 입사되면 반도체에서 복수의 전자-정공 쌍이 생성되고, 생성된 전자-정공 쌍은 광기전력 효과(photovoltaic effect)에 의해 전하인 전자와 정공으로 각각 분리되어 전자와 정공은 n형의 반도체와 p형 반도체 쪽으로, 예를 들어 에미터부와 기판 쪽으로 각각 이동하고, 기판과 에미터부와 전기적으로 연결된 전극에 의해 수집되며, 이 전극들을 전선으로 연결하여 전력을 얻는다.
본 발명이 이루고자 하는 다른 기술적 과제는 태양 전지의 효율을 향상시키기 위한 것이다.
본 발명의 한 특징에 따른 태양 전지는, 제1 도전성 타입의 기판, 상기 제1 도전성 타입과 반대인 제2 도전성 타입을 가지고 상기 기판과 p-n 접합을 형성하는 에미터부, 상기 에미터부와 전기적으로 연결되어 있는 복수의 제1 전극, 그리고 상기 기판과 전기적으로 연결되어 있는 제2 전극을 포함하고, 상기 복수의 제1 전극 각각은 제1 전극층, 상기 제1 전극층과 분리되어 있는 복수의 제1 전극 보조물, 상기 제1 전극층과 상기 복수의 제1 전극 보조물의 상부와 측면에 위치하는 제2 전극층을 포함한다.
상기 제1 전극층과 복수의 제1 전극 보조물은 서로 동일한 밀도를 갖는 것이 좋다.
상기 제1 전극층 및 복수의 제1 전극 보조물은 상기 제2 전극층과 다른 밀도를 갖고 있는 것이 좋다.
상기 제1 전극층 및 복수의 제1 전극 보조물의 밀도는 상기 제2 전극층의 밀도보다 낮은 것이 좋다. 상기 특징에 따른 태양 전지는 상기 복수의 제1 전극과 연결되어 있는 적어도 하나의 집전부를 더 포함할 수 있다.
상기 적어도 하나의 집전부는 제1 집전부층, 상기 제1 집전부와 분리되어 있는 복수의 제2 전극 보조물, 그리고 상기 제1 집전부층과 상기 복수의 제2 전극 보조물의 상부와 측면에 위치하는 제2 집전부층을 포함할 수 있다.
상기 복수의 제1 전극층은 상기 적어도 하나의 집전부층와 교차하는 방향으로 뻗어 있는 것이 좋다.
상기 제1 전극층 및 복수의 제1 전극 보조물은 상기 제1 집전부와 상기 제2 전극 보조물과 동일한 밀도를 갖는 것이 좋다.
상기 제2 전극층은 상기 제2 집전부층과 동일한 밀도를 가질 수 있다.
상기 제1 전극층 및 복수의 제1 전극 보조물의 밀도는 상기 제2 전극층의 밀도보다 낮은 것이 좋다.
복수의 제1 전극층, 복수의 제1 전극 보조물, 복수의 제1 집전부층 및 복수의 제2 전극 보조물은 동일한 재료로 이루어져 있는 것이 좋다.
복수의 제2 전극층과 복수의 제2 집전부층은 동일한 재료로 이루어져 있는 것이 좋다.
복수의 제1 전극층, 복수의 제1 전극 보조물, 복수의 제1 집전부층 및 복수의 제2 전극 보조물은 제2 전극층과 복수의 제2 집전부층과 서로 다른 재료로 이루어져 있는 것이 바람직하다.
본 발명의 다른 특징에 따른 태양 전지의 제조 방법은, 기판과 p-n 접합을 이루는 에미터부를 형성하는 단계, 상기 에미터부 위에 반사 방지막을 형성하는 단계, 상기 반사 방지막 위에 복수의 전극층부를 구비한 제1 전극 패턴을 형성하는 단계, 상기 기판의 위에 제2 전극 패턴을 형성하는 단계, 상기 복수의 전극층부를 상기 에미터부와 연결되는 복수의 제1 전극층과 복수의 제1 전극 보조물로 형성하고, 상기 제2 전극 패턴을 상기 기판과 연결되는 제2 전극으로 형성하는 단계, 그리고 상기 복수의 제1 전극층과 복수의 제1 전극 보조물을 시드층으로 하여 도금을 실시하여 복수의 제2 전극층을 형성하여 복수의 전극을 완성하는 단계를 포함한다.
상기 제1 전극 패턴과 상기 제2 전극 패턴은 스크린 인쇄법으로 형성될 수 있다.
상기 제1 전극 패턴은 복수의 집전부층부를 더 포함할 수 있고, 상기 복수의 제1 전극 보조물 및 상기 제2 전극 형성 단계는 상기 복수의 전극층부를 복수의 제1 전극층과 복수의 제1 전극 보조물로 형성할 때, 상기 복수의 집전부층부를 복수의 제1 집전부층과 복수의 제2 전극 보조물로 형성하는 단계를 포함할 수 있다.
상기 복수의 전극 형성 단계는 상기 복수의 제1 전극층과 복수의 제1 전극 보조물을 시드층으로 하여 도금을 실시할 때, 상기 복수의 제1 집전부층과 상기 복수의 제2 전극 보조물을 시드층으로 하여 복수의 제2 집전부층을 형성하여 복수의 집전부를 완성하는 단계를 포함할 수 있다.
상기 도금은 LIP(light induced plating)법으로 행해지는 것이 좋다.
상기 복수의 제1 전극층, 복수의 제1 집전부층, 복수의 제1 및 제2 전극 보조물 및 제2 전극을 형성하는 단계는 상기 제1 전극 패턴과 상기 제2 전극 패턴을 구비한 상기 기판을 열처리함에 따라, 상기 제1 전극 패턴은 상기 반사 방지막을 관통하고 수축하여 상기 복수의 제1 전극층과 상기 복수의 제1 전극층에서 분리된 복수의 제1 전극 보조물로 형성되고, 상기 제2 전극 패턴은 상기 반사 방지막을 관통하고 수축하여 상기 복수의 제1 집전부층과 상기 복수의 제1 집전부층에서 분리된 복수의 제2 전극 보조물로 형성되는 단계를 포함하는 것이 바람직하다.
상기 복수의 제1 전극층, 복수의 제1 집전부층, 복수의 제1 및 제2 전극 보조물 및 제2 전극을 형성하는 단계 시에, 상기 기판과 상기 제2 전극 사이에 후면 전계부를 형성하는 단계를 더 포함할 수 있다.
본 발명의 특징에 따르면, 전극과 집전부의 전도도가 증가하여 태양 전지의 효율이 향상된다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 있는 경우도 포함한 다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한 어떤 부분이 다른 부분 위에 "전체적"으로 형성되어 있다고 할 때에는 다른 부분의 전체 면(또는 전면)에 형성되어 있는 것뿐만 아니라 가장 자리 일부에는 형성되지 않은 것을 뜻한다.
그러면 첨부한 도면을 참고로 하여 본 발명의 한 실시예인 태양 전지에 대하여 설명한다.
도 1은 본 발명의 한 실시예에 따른 태양 전지의 일부 사시도이고, 도 2는 도 1에 도시한 태양 전지를 II-II선을 따라 잘라 도시한 단면도이다.
도 1 및 도 2를 참고로 하면, 본 발명의 한 실시예에 따른 태양 전지(1)는 제1 불순물부(110)와 제2 불순물부인 에미터부(120)를 구비한 기판(100), 빛이 입사되는 면에 위치한 기판(100)에 위치한 에미터부(120), 빛이 입사되는 기판(100)의 면[이하, '전면(front surface)'라 함]의 에미터부(120) 위에 위치하는 반사 방지막(130), 에미터부(120) 위에 위치한 전면 전극부(140), 빛이 입사되지 않고 전면의 반대편에 위치하는 기판(100)의 면[이하, '후면(rear surface)'라 함]에 위치하는 후면 전극(rear electrode)(151), 그리고 후면 전극(151) 하부에 위치하는 후면 전계(back surface field, BSF)부(171)를 구비한다.
제1 불순물부(110)는 제1 도전성 타입, 예를 들어 p형 도전성 타입의 실리콘으로 이루어진 반도체 기판(100)에 위치하며, 제1 도전성 타입의 제1 불순물을 함유하고 있다. 이때, 제1 불순물부(110)는 붕소(B), 갈륨(Ga), 인듐(In) 등과 같은 3가 원소의 불순물을 함유할 수 있다. 실리콘은 단결정 실리콘 또는 다결정 실리 콘과 같은 결정질 실리콘이나 비정질 실리콘이다. 하지만, 이와는 달리, 기판(100)은 n형 도전성 타입일 수 있고, 이 경우, 제1 불순물부(110)는 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물을 함유할 수 있다. 또한 다른 실시예에서, 기판(100)은 실리콘 이외의 다른 반도체 물질로 이루어질 수도 있다.
이러한 기판(100)은 텍스처링(texturing)되어 요철면인 텍스처링 표면(textured surface)을 가질 수 있다. 이 경우, 텍스처링 표면에 의해 기판(100)으로 입사되는 빛의 양이 증가하여 태양 전지(1)의 효율이 향상된다.
기판(100)에 형성된 에미터부(120)는 기판(100)의 도전성 타입과 반대인 제2 도전성 타입, 예를 들어, n형의 도전성 타입을 구비하고 있는 제2 불순물부로서, 반도체 기판(100)의 제1 불순물부(110)와 p-n 접합을 이룬다. 실질적으로, 기판(100)에서 에미터부(120)를 제외한 대부분의 영역이 제1 불순물부(110)가 된다.
이러한 p-n 접합에 인한 내부 전위차(built-in potential difference)에 의해, 기판(100)에 입사된 빛에 의해 생성된 전하인 전자-정공 쌍은 전자와 정공으로 분리되어 전자는 n형 쪽으로 이동하고 정공은 p형 쪽으로 이동한다. 따라서, 기판(100)이 p형이고 에미터부(120)가 n형일 경우, 분리된 정공은 제1 불순물부(110)쪽으로 이동하고 분리된 전자는 에미터부(120)쪽으로 이동하여, 제1 불순물부(110)에서 정공은 다수 캐리어가 되며, 에미터부(120)에서 전자는 다수 캐리어가 된다.
에미터부(120)는 기판(100)의 제1 불순물부(110)와 p-n접합을 형성하므로, 본 실시예와 달리, 기판(100)이 n형의 도전성 타입을 가질 경우, 에미터부(120)는 p형의 도전성 타입을 가진다. 이 경우, 분리된 전자는 제1 불순물부(110)쪽으로 이동하고 분리된 정공은 에미터부(120)쪽으로 이동한다.
에미터부(120)가 n형의 도전성 타입을 가질 경우, 에미터부(120)는 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물을 기판(100)에 도핑하여 형성될 수 있고, 반대로 에미터부(120)가 p형의 도전성 타입을 가질 경우, 붕소(B), 갈륨(Ga), 인듐(In) 등과 같은 3가 원소의 불순물을 기판(100)에 도핑하여 형성될 수 있다.
에미터부(120) 위에 형성된 반사 방지막(130)은 실리콘 질화막(SiNx)이나 실리콘 산화막(SiOx) 등으로 이루어져 있다. 반사 방지막(130)은 태양 전지(1)로 입사되는 빛의 반사도를 줄이고 특정한 파장 영역의 선택성을 증가시켜, 태양 전지(1)의 효율을 높인다. 반사 방지막(130)은 단일막 구조 또는 이중막과 같은 다층막 구조를 가질 수 있고, 필요에 따라 생략될 수 있다.
전면 전극부(140)는, 도 1 및 도 2에 도시한 것처럼, 복수의 전면 전극(141)과 복수의 전면전극용 집전부(142)를 구비한다.
복수의 전면 전극(141)은 에미터부(120)와 전기적·물리적으로 연결되어 있고, 거의 평행하게 정해진 방향으로 뻗어 있다.
각 전면 전극(141)은 제1 전면전극층(141a1), 복수의 제1 전극 보조물(141a2), 그리고 제1 전면전극층(141a1)과 복수의 제1 전극 보조물(141a2)의 상면 및 측면 위에 위치하는 제2 전면전극층(141b)을 포함한다.
복수의 제1 전면전극층(141a1)은 에미터부(120) 위에서 서로 거의 평행하게 정해진 방향으로 뻗어 있다.
각 제1 전면전극층(141a1)은 약 70㎛ 내지 130㎛의 폭을 갖고, 약 5㎛ 내지 20㎛의 높이를 갖는다.
제1 전면전극층(141a)의 폭과 높이가 하한치에 미치지 못할 경우, 전면 전극(141)의 기능이 정상적으로 이루어지지 않고, 반대로 상한치를 초과할 경우 불필요하게 전면 전극(141)의 폭이 증가하여 입사 면적을 감소시키나 재료의 낭비를 초래한다.
복수의 제1 전극 보조물(141a2)은 각 제1 전면전극층(141a1)으로부터 주로 약 10㎛이내에 위치하고 주로 약 1㎛ 내지 5㎛의 폭을 갖고 있으며, 각 제1 전면전극층(141a1)과 물리적으로 분리되어 있다.
복수의 제2 전면전극층(141b)은 복수의 제1 전면전극층(141a1)뿐만 아니라 복수의 제1 전극 보조물(141a2)의 상면 및 측면 위에 위치하며, 또한 복수의 제1 전면전극층(141a1)과 복수의 제1 전극 보조물(141a2) 사이 그리고 인접한 제1 전극 보조물(141a2) 사이에도 위치한다.
복수의 제2 전면전극층(141b)은 도금을 통하여 형성되고, 이때, 복수의 제1 전면전극층(141a1)와 복수의 제1 전극 보조물(141a2)은 도금을 위한 시드층(seed layer)으로 작용한다.
이로 인해, 각 제2 전면전극층(141b)은, 도 1 및 도 2에 도시한 것처럼, 에미터부(120) 위에서 하부에 위치한 제1 전면전극층(141a)과 그 주변의 위치한 복수의 제1 전극 보조물(141a2)을 실질적으로 에워싸고 있다.
본 실시예에서, 복수의 제1 전면전극층(141a1)과 복수의 제1 전극 보조 물(141a2)은 스크린 인쇄법으로 형성되고, 복수의 제2 전면전극층(141b)은 도금법, 특히, LIP(light induced plating)법으로 형성되므로, 복수의 제2 전면전극층(141b)의 밀도가 복수의 제1 전면전극층(141a1)과 복수의 제1 전극 보조물(141a2)의 밀도보다 높다.
이러한 복수의 전면 전극(141)은 에미터부(120)쪽으로 이동한 전하, 예를 들면 전자를 수집하여 전송한다.
복수의 전면전극용 집전부(142)는 에미터부(20) 위에 복수의 전면 전극(141)과 교차하는 방향으로 거의 평행하게 뻗어 있고, 에미터부(120)뿐만 아니라 복수의 제1 전극(141)과 전기적·물리적으로 연결되어 있다.
각 전면전극용 집전부(142)는 제1 집전부층(142a1), 복수의 제2 전극 보조물(142a2), 그리고 제1 집전부층(142a1)과 복수의 제2 전극 보조물(142a2)의 상면 및 측면 위에 위치하는 제2 집전부층(142b)을 구비한다.
복수의 제1 집전부층(142a1)은 복수의 제1 전면전극층(141a)과 동일 층에 위치하며, 서로 거의 평행하게 복수의 전면 전극(141)과 교차하는 방향으로 뻗어 있다. 이로 인해, 각 제1 전면전극층(141a)과 교차하는 지점에서, 복수의 제1 집전부층(142a1)은 주로 해당 제1 전면전극층(141a)과 전기적·물리적으로 연결되어 있다.
복수의 제2 전극 보조물(142a2)은 각 제1 집전부층(142a1)으로부터 주로 약 10㎛이내에 위치하고 주로 약 1㎛ 내지 5㎛의 폭을 갖고 있으며, 각 제1 집전부층(142a1)과 물리적으로 분리되어 있다.
복수의 제2 집전부층(142b)은 복수의 제2 전면전극층(141b)과 함께 도금법으로 형성된다. 따라서, 복수의 제2 전면전극층(141b)과 동일하게, 복수의 제2 집전부층(142b)은 복수의 제1 집전부층(142a1)뿐만 아니라 복수의 제2 전극 보조물(142a2)의 상면 및 측면 위에 위치하며, 또한 복수의 제1 집전부층(142a1)과 복수의 제2 전극 보조물(142a2) 사이 그리고 인접한 제2 전극 보조물(142a2) 사이에도 위치한다. 이때, 복수의 제1 집전부층(142a1)와 복수의 제2 전극 보조물(142a2)은 도금을 위한 시드층으로 작용한다.
각 제2 집전부층(142b)은 약 5㎛ 내지 20㎛의 두께를 갖는다.
본 실시예에서, 제2 집전부층(142b)은 주로 제2 전면전극층(141b)과 같은 층에 위치하므로, 제1 전면전극층(141a)과 제1 집전부층(142a1)의 교차 부분에서 제2 전면전극층(141b)과 제2 집전부층(142b)은 서로 전기적·물리적으로 연결되어 있다.
복수의 전면전극용 집전부(142)는 복수의 전면 전극(141)과 연결되어 있으므로, 복수의 전면 전극(141)을 통해 전달되는 전하를 수집하여 외부 장치로 출력한다.
이러한 전면 전극부(140)는 은(Ag)과 같은 도전성 물질을 함유하고 있지만, 이와는 달리, 니켈(Ni), 구리(Cu), 알루미늄(Al), 주석(Sn), 아연(Zn), 인듐(In), 티타늄(Ti), 금(Au) 및 이들의 조합으로 이루어진 군으로부터 선택된 적어도 하나를 함유하거나, 이외의 다른 도전성 금속 물질을 함유할 수 있다.
본 실시예에서, 복수의 제1 전면전극층(141a1), 복수의 제1 전극 보조 물(141a21), 복수의 제1 집전부층(142a1) 및 복수의 제2 전극 보조물(142a2)은 동일한 재료로 이루어져 있고, 복수의 제2 전면전극층(141b)과 복수의 제2 집전부층(142b)은 동일한 재료로 이루어져 있다. 복수의 제1 전면전극층(141a1), 복수의 제1 전극 보조물(141a21), 복수의 제1 집전부층(142a1) 및 복수의 제2 전극 보조물(142a2)은 은(Ag) 이외의 다른 도전성 물질 등이 함유되어 있는 반면, 복수의 제2 전면전극층(141b)과 복수의 제2 집전부층(142b)은 은(Ag)으로만 이루어져 있다.
에미터부(120)와 전기적·물리적으로 연결되어 있는 전면 전극부(140)로 인해, 반사 방지막(130)은 전면 전극부(140)가 위치하지 않는 에미터부(120) 위에 존재한다.
기판(10)의 후면 위에 위치한 후면 전극(151)은 복수의 후면전극용 집전부(161)가 위치한 부분을 제외한 기판(10)의 후면 거의 전체면에 위치한다.
이러한 복수의 후면 전극(151)은 제1 불순물부(110)쪽으로 이동하는 전하, 예를 들어 정공을 수집한다.
후면 전극(151)은 알루미늄(A)과 같은 적어도 하나의 도전성 물질을 함유하고 있지만, 대안적인 실시예에서, 니켈(Ni), 구리(Cu), 은(Ag), 주석(Sn), 아연(Zn), 인듐(In), 티타늄(Ti), 금(Au) 및 이들의 조합으로 이루어진 군으로부터 선택된 적어도 하나를 함유하거나, 이외의 다른 도전성 물질을 함유할 수 있다.
후면 전극(151)과 기판(100)의 제1 불순물부(110) 사이에 위치한 후면 전계부(171)는 제1 불순물부(110)와 동일한 도전성 타입의 불순물이 제1 불순물부(110)보다 고농도로 도핑된 영역, 예를 들면, p+ 영역이다.
제1 불순물부(110)과 후면 전계부(171)와의 불순물 농도 차이로 인해 전위 장벽이 형성되어 제1 불순물부(110) 후면쪽으로의 전자 이동이 방해되어, 제1 불순물부(110)의 표면 근처에서 전자와 정공이 재결합하여 소멸되는 것을 감소시킨다.
이러한 구조 이외에 태양 전지(1)는 기판(100)의 후면에 위치하는 복수의 후면전극용 집전부를 더 구비할 수 있다.
복수의 후면전극용 집전부는, 복수의 전면전극용 집전부(142)와 유사하게, 후면 전극(151)과 전기적으로 연결되어 후면 전극(151)으로부터 전달되는 전하를 수집하여 외부 장치로 출력한다. 이러한 후면전극용 집전부는 은(Ag)과 같은 적어도 하나의 도전성 물질을 함유할 수 있다.
이와 같은 구조를 갖는 본 실시예에 따른 태양 전지(1)의 동작은 다음과 같다.
태양 전지(1)로 빛이 조사되어 에미터부(120)를 통해 반도체의 기판(100)으로 입사되면 빛 에너지에 의해 반도체의 기판(100)에서 전자-정공 쌍이 발생한다.
이때, 반사 방지막(130)에 의해 기판(100)으로 입사되는 빛의 반사 손실이 줄어들어 기판(100)으로 입사되는 빛의 양은 증가한다.
이들 전자-정공 쌍은 기판(100)의 제1 불순물부(110)와 에미터부(120)의 p-n접합에 의해 서로 분리되어 전자는 n형의 도전성 타입을 갖는 에미터부(120)쪽으로 이동하고, 정공은 p형의 도전성 타입을 갖는 제1 불순물부(110)쪽으로 이동한다. 이처럼, 에미터부(120)쪽으로 이동한 전자는 주로 복수의 전면 전극(141에 의해 수집되어 복수의 전면전극용 집전부(142)로 이동하고, 제1 불순물부(110)쪽으로 이동 한 정공은 후면 전계부(171)를 통해 후면 전극(151)에 의해 수집되어 이동한다. 이러한 복수의 전면전극용 집전부(142)와 후면 전극(151)을 도선으로 연결하면 전류가 흐르게 되고, 이를 외부에서 전력으로 이용하게 된다.
이때, 복수의 제1 전면전극층(141a1)과 복수의 제2 집전부층(142a1)뿐만 아니라 이들 주변에 위치하는 복수의 제1 전극 보조물(141a2)과 복수의 제2 전극 보조물(142a2)을 시드층으로 하여 복수의 제2 전면전극층(141a2)과 복수의 제2 집전부(142a2)를 형성하므로, 복수의 제2 전면전극층(141a2)과 복수의 제2 집전부(142a2)의 폭이 증가하여 배선 저항이 감소하여 전하의 전송율이 향상된다.
또한, 에미터부(120)과 접촉하고 있는 복수의 제1 전극 보조물(141a2)과 복수의 제2 전극 보조물(142a2) 역시 전하의 전송 통로로 이용되므로 에미터부(120)와의 접촉 저항이 감소하여 전하의 전송율을 더욱더 향상되고, 복수의 전면 전극과 복수의 전면전극용 집전부와 별개도 분리된 종래의 복수의 전극 보조물에 의한 전하의 손실량이 감소한다.
스크린 인쇄법을 이용하여 전면 전극부(140)를 형성할 때보다 도금을 이용하여 전면 전극부(140)을 이용할 경우, 형성된 전면 전극부(140)의 밀도가 증가하여 전면 전극부(140)의 전도도가 향상된다. 따라서 도금법을 이용하여 전면 전극부(140)를 형성하므로, 스크린 인쇄법으로 형성된 전면 전극부보다 선폭의 크기가 감소하여 태양 전지(1)로 입사되는 빛의 양이 증가하고, 이로 인해 태양 전지(1)의 효율이 향상된다.
다음, 도 3a 내지 도 3e 그리고 도 4a 및 도 4b를 참고로 하여 본 발명의 한 실시예에 따른 태양 전지(1)의 제조 방법에 대하여 설명하다.
도 3a 및 도 3e는 본 발명의 한 실시예에 따른 태양 전지의 제조 방법을 순차적으로 도시한 단면도이다. 또한, 도 4a는 본 발명의 한 실시예에 따라 소성 공정 후, 제1 전면전극층의 일부와 그 주변에 위치한 복수의 제1 전극 보조물의 일부를 촬영한 사진을 도시한 도면이고, 도 4b는 본 발명의 한 실시예에 따라 도금 공정이 완료된 후, 제2 전면전극층의 일부를 촬영한 사진을 도시한 도면이다.
먼저, 도 3a에 도시한 것처럼, p형 단결정 또는 다결정 실리콘으로 이루어진 기판(100)에 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물을 포함하는 물질, 예를 들어, POCl3이나 H3PO4 등을 고온에서 열처리하여 5가 원소의 불순물을 기판(100)에 확산시켜 기판(100) 전체면, 즉, 전면, 후면 및 측면에 n형의 에미터부(120)를 형성한다. 본 실시예와 달리, 기판(100)의 도전성 타입이 n형일 경우, 3가 원소의 불순물을 포함하는 물질, 예를 들어, B2H6를 고온에서 열처리하거나 적층하여 기판(100) 전면에 p형의 에미터부를 형성할 수 있다.
그런 다음, p형 불순물 또는 n형 불순물이 기판(100) 내부로 확산됨에 따라 생성된 인을 포함하는 산화물(phosphorous silicate glass, PSG)이나 붕소를 포함하는 산화물(boron silicate glass, BSG)을 식각 공정을 통해 제거한다.
따라서, 에미터부(120) 형성 공정이 행해진 후, 기판(100)는 제1 불순물부(110)와 제2 불순물부인 에미터부(120)로 나눠진다.
필요할 경우, 에미터부(120)를 형성하기 전에, 기판(100)의 전면을 테스처링 하여, 요철면인 텍스처링 표면을 형성할 수 있다. 이때, 기판(100)이 단결정 실리콘으로 이루어질 경우, KOH, NaOH 등의 염기 용액을 사용하여 기판(100)의 표면을 텍스처링하고, 기판(100)이 다결정 실리콘으로 이루어질 경우, HF나 HNO3와 같은 산 용액을 사용하여 기판(100)의 표면을 텍스처링한다.
다음, 도 3b에 도시한 것처럼, 플라즈마 화학 기상 증착법(plasma enhanced chemical vapor deposition, PECVD)과 같은 화학 기상 증착법(chemical vapor deposition, CVD)을 이용하여 기판(100)의 전면 위에 반사 방지막(130)을 형성한다.
다음, 도 3c에 도시한 것처럼, 스크린 인쇄법(screen printing)을 이용하여, 원하는 부분에 은(Ag)을 포함한 전면전극부 페이스트를 도포한 후, 약 170℃에서 건조시켜, 전면전극부 패턴(40)을 형성한다. 이때, 전면전극부 패턴(40)은 제1 전면전극층부(40a) 및 제1 집전부층부(40b)을 구비한다.
전면전극부 페이스트는 은(Ag) 대신 니켈(Ni), 구리(Cu), 알루미늄(Al), 주석(Sn), 아연(Zn), 인듐(In), 티타늄(Ti), 금(Au) 및 이들의 조합으로 이루어진 군으로부터 선택된 적어도 하나를 포함할 수 있다. 또한, 전면전극부 페이스트는 바이더(binder)와 같은 유기물을 포함한다.
그런 다음, 도 3d에 도시한 것처럼, 스크린 인쇄법을 이용하여 기판(100) 후면에 알루미늄(Al)과 유기물을 함유한 페이스트를 도포한 후 건조시켜, 후면전극 패턴(50)을 형성한다.
후면전극 페이스트는 알루미늄 대신 니켈(Ni), 구리(Cu), 은(Ag), 주석(Sn), 아연(Zn), 인듐(In), 티타늄(Ti), 금(Au) 및 이들의 조합으로 이루어진 군으로부터 선택된 적어도 하나를 포함할 수 있다.
이때, 전면전극부 패턴(40)과 후면전극 패턴(50)의 형성 순서는 변경 가능하다.
그런 다음, 도 3e에 도시한 것처럼, 전면전극부 패턴(40)과 후면전극 패턴(50)을 구비한 기판(100)을 약 750℃ 내지 약 800℃의 온도에서 기판(100)을 소성하여(firing), 복수의 제1 전면전극층(141a1), 복수의 제1 전극 보조물(141a2), 복수의 제1 집전부층(142a1), 복수의 제2 전극 보조물(142a2), 후면 전극(151), 그리고 후면 전계부(171)를 형성한다.
즉, 열처리가 시행되면, 제1 전면전극층부(40a)와 제1 집전부층부(40b)의 전면전극부 패턴(40)에 함유된 납(Pb) 등에 의해, 전면전극부 패턴(40)은 접촉 부위의 하부에 위치하는 반사 방지막(130)을 관통하고, 이로 인해, 에미터부(120)와 접촉하는 복수의 제1 전면전극층(141a1)과 복수의 제1 집전부층(142a1)이 형성되고, 또한 기판(100)과 전기적·물리적으로 연결되는 후면 전극(151)이 형성된다. 이때, 패턴(40a, 40b, 50)에 함유된 금속 성분과 패턴(40a, 40b, 50)과 접촉하는 층(120, 110)과의 화학적 결합으로 접촉 저항이 감소하여 전류 흐름이 향상된다.
이때, 전면전극부 페이스트에 함유된 유기물과 같은 휘발성 성분 등이 열처리 중에 증발하여, 도포된 전면전극부 패턴(40)은 가로와 세로 방향으로 수축되어, 전면전극부 패턴(40) 주변에 전면전극부 패턴(40)에서 분리된 복수의 잔류물이 생 긴다. 이들 잔류물 역시 소성 공정 중에 반사 방지막(130)을 관통하여 하부에 위치한 에미터부(120)와 전기적·물리적으로 연결된다. 따라서, 복수의 제1 전면전극층부(40a)에서 분리된 잔류물은 복수의 제1 전극 보조물(141a2)이 되고, 복수의 제1 집전부층(40b)에서 분리된 잔류물은 복수의 제2 전극 보조물(142a2)이 된다. 전면전극부 패턴(40)의 수축 현상은 전면전극부 페이스트 도포 후 건조 공정 중에서 발생할 수 있다.
도 4a에, 소성 공정 후, 제1 전면전극층(141a1)과 이 제1 전면전극층(141a1)으로부터 분리된 제1 전극 보조물(141a2)의 일부를 촬영한 사진을 도시하였다. 도 4a를 참고로 하면, 제1 전면전극층(141a1) 주변에 제1 전면전극층(141a1)과 분리된 복수의 제1 전극 보조물(141a2)이 존재함을 알 수 있었다.
또한, 열처리 공정으로, 후면 전극(151)의 함유물인 알루미늄(Al)이 후면 전극(151)과 접촉한 기판(100)쪽으로 확산되어 후면 전극(151) 하부에 복수의 후면 전계부(171)가 형성된다. 복수의 후면 전계부(171)는 기판(100), 즉 기판(100)의 제1 불순물부(110)와 동일한 도전형인 p형 도전형을 갖고 있고, 후면 전계부(171)의 불순물 농도는 기판(100)보다 높아 p+의 도전성 타입을 갖는다.
그런 다음, 기판(100)의 전면에 위한 복수의 제1 전면전극층(141a1) 및 이들 주변에 위치하는 복수의 제1 전극 보조물(141a2), 그리고 복수의 집전부층(142a1) 및 이들 주변에 위치하는 복수의 제2 전극 보조물(142a2)을 시드층으로 하여 LIP법으로 제1 전면전극층(141a1), 제1 전극 보조물(141a2), 집전부층(142a1) 및 제2 전극 보조물(142a2)의 상부와 측면, 그리고 제1 전극 보조물(141a2) 사이와 제2 전극 보조물(142a2) 사이에 복수의 제2 전면전극층(141b)과 복수의 제2 집전부(142b)를 형성한다. 이로 인해, 전면 전극부(140)가 완성된다. 그런 다음, 레이저 빔을 이용하여 기판(100)의 측면에 형성된 에미터부(120)를 제거하는 측면 분리(edge isolation)를 실시하여, 기판(100)의 전면에 형성된 에미터부(120)와 기판(100)의 후면에 형성된 에미터부(120)가 전기적으로 분리하여 태양 전지(1)를 완성한다(도 1 및 도 2).
이때, 제2 전면전극층(141b)과 제2 집전부(142b)는 모든 방향으로 균일한 두께로 도금되며, 도금 두께는 약 3㎛ 내지 10㎛이다.
LIP법은 시드층에 빛을 조사하여 전류를 발생시킨 막을 형성하는 것으로서, 제1 전면전극층부(40a)와 제1 집전부층(40b)이 위치한 부분뿐만 아니라 그 주변의 제1 및 제2 전극 보조물(141a2, 142a2)이 위치한 부분에서도 도금이 원활하게 이루어진다. 따라서, LIP법을 사용할 경우, 전기 도금법보다 효율적으로 제1 및 제2 전극 보조물(141a2, 142a2)에서의 도금 동작이 행해진다.
이처럼, 복수의 제1 전면전극층(141a1)과 복수의 제2 집전부층(142a1)뿐만 아니라 이들 주변에 위치하는 제1 전극 보조물(141a2) 및 제2 전극 보조물(142a2)에 기초하여 도금이 행해짐에 따라, 제2 전면전극층(141b)과 제2 집전부층(142b)의 폭은 주변에 위치한 제1 전극 보조물(141a2)과 제2 전극 보조물(142a2) 부분까지 각각 확장되고, 이로 인해 전면 전극(141)과 전면전극용 집전부(142)의 선폭이 증가하게 된다.
도 4b에, 도금 공정이 완료된 후, 제2 전면전극층(141b)의 일부를 촬영한 사 진을 도시하였다. 도 4b를 통해 알 수 있듯이, 제2 전면전극층(141b)뿐만 아니라 제2 전면전극층(141b) 주변에 있는 제1 전극 보조물(141a2)에서도 도금이 행해져, 제2 전면전극층(141b)의 폭은 제1 전극 보조물(141a2)을 시드층으로 하여 도금된 부분까지 넓어졌음을 알 수 있었다.
이처럼, 복수의 전면 전극(141)과 복수의 전면전극용 집전부(142)의 선폭이 증가함에 따라 전면 전극(141)과 전면전극용 집전부(142)에서의 배선 저항이 감소하여 전하의 전도도가 향상된다.
또한, 제1 및 제2 전극 보조물(141a2, 142a2)로 인해, 전면 전극부(140)와 에미터부(120)간의 접촉 면적이 증가하므로, 접촉 저항이 감소한다.
일반적으로, 스크린 인쇄법으로 형성된 배선보다 도금법으로 형성된 배선의 밀도가 증가하여 배선의 전도도가 향상된다. 따라서, 스크린 인쇄법으로 전면 전극부를 형성한 경우에 비해 본 실시예에 따라 형성된 전면 전극부(140)의 전도도가 더욱 향상되며, 동일한 전도도를 갖는 전면 전극부를 형성할 경우, 스크린 인쇄법에 의해 형성된 전면 전극부보다 본 실시예에 따른 전면 전극부(140)의 선폭이 줄어들다. 따라서 줄어든 전면 전극부(140)의 형성 면적만큼 빛의 입사 면적이 증가하여 태양 전지(1)의 효율은 향상된다. 이에 더하여, 기판(100)의 전면쪽에 위치한 전면 전극부(140)의 밀도가 증가함에 따라, 기판(100)의 후면에 위치하는 후면 전극(151)에 의해 발생하는 기판(100)의 보잉(bowing) 현상이 줄어들다.
도 5를 참고로 하여, 스크린 인쇄법을 이용하여 전면 전극을 형성할 때와 본 실시예에 따라 전면 전극을 형성할 때, 에미터부와 전면 전극간의 접촉 저항, 에미 터부의 면 저항 및 전면 전극의 배선 저항에 대하여 살펴본다.
도 5는 각각 종래의 스크린 인쇄법을 이용하여 전면 전극을 형성할 때와 본 실시예에 따라 전면 전극을 형성할 때, 에미터부와 전면 전극간의 접촉 저항, 에미터부의 면 저항 및 전면 전극의 배선 저항을 나타낸 도면이다.
도 5에서, 스크린 인쇄법으로 전면 전극과 제1 전면전극층을 도포하기 위해 사용된 마스크의 메쉬(mesh)는 약 60㎛의 크기를 가졌다.
도 5에 도시한 것처럼, 종래 기술에 따라 스크린 인쇄법을 이용하여 전면 전극을 형성할 때, 배선 저항(A1)은 약 0.653(Ωcm2), 에미터의 면 저항(B1)은 약 0.334(Ωcm2), 그리고 접촉 저항(C1)은 약 0.236(Ωcm2)이었다. 하지만, 도 5에 도시한 것처럼, 본 실시예에 따라 형성된 전면 전극의 경우, 배선 저항(A2)은 약 0.353(Ωcm2) 그리고 접촉 저항(C2)은 약 0.06(Ωcm2)였고, 이로 인해, 배선 저항(A2)과 접촉 저항(C2)이 종래에 비해 크게 감소함을 알 수 있었다. 참고로, 에미터부의 면 저항은 불순물의 농도에 따라 가변되므로, 종래 기술과 본 실시예에 따른 에미터부의 면 저항(B1, B2)은 변함없었다.
본 실시예에서, 태양 전지(1)는 기판(100)의 입사면에 복수의 전면전극용 집전부(142)를 구비하고 있다. 하지만, 이에 한정되지 않고 본 실시예는 기판(100)의 입사면에 복수의 전면 전극(141)만이 위치한 구조에도 물론 적용된다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
도 1은 본 발명의 한 실시예에 따른 태양 전지의 일부 사시도이다.
도 2는 도 1에 도시한 태양 전지를 II-II선을 따라 잘라 도시한 단면도이다.
도 3a 및 도 3e는 본 발명의 한 실시예에 따른 태양 전지의 제조 방법을 순차적으로 도시한 단면도이다.
도 4a는 본 발명의 한 실시예에 따라 소성 공정 후, 제1 전면전극층의 일부와 그 주변에 위치한 복수의 제1 전극 보조물의 일부를 촬영한 사진을 도시한 도면이다.
도 4b는 본 발명의 한 실시예에 따라 도금 공정이 완료된 후, 제2 전면전극층의 일부를 촬영한 사진을 도시한 도면이다.
도 5는 종래의 스크린 인쇄법을 이용하여 전면 전극을 형성할 때와 본 실시예에 따라 전면 전극을 형성할 때, 에미터부와 전면 전극간의 접촉 저항, 에미터부의 면 저항 및 전면 전극의 배선 저항을 나타낸 도면이다.
*도면 부호에 대한 설명*
1: 태양 전지 40: 전면전극부 패턴
50: 후면전극 패턴 40a: 제1 전면전극층부
40b: 제1 집전부층부 110: 기판
120: 에미터부 130: 반사 방지막
141: 전면 전극 142: 전면전극용 집전부
141a1: 제1 전면전극층 141a2: 제1 전극 보조물
141b: 제2 전면전극층 142a1: 제1 집전부층
142a2: 제2 전극 보조물 142b: 제2 집전부층
151: 후면 전극 171: 후면 전계부

Claims (20)

  1. 제1 도전성 타입의 기판,
    상기 제1 도전성 타입과 반대인 제2 도전성 타입을 가지고 상기 기판과 p-n 접합을 형성하는 에미터부,
    상기 에미터부와 전기적으로 연결되어 있는 복수의 제1 전극, 그리고
    상기 기판과 전기적으로 연결되어 있는 제2 전극
    을 포함하고,
    상기 복수의 제1 전극 각각은 제1 전극층, 상기 제1 전극층과 분리되어 있는 복수의 제1 전극 보조물, 상기 제1 전극층과 상기 복수의 제1 전극 보조물의 상부와 측면에 위치하는 제2 전극층을 포함하는
    태양 전지.
  2. 제1항에서,
    상기 제1 전극층과 복수의 제1 전극 보조물은 서로 동일한 밀도를 갖고 있는 태양 전지.
  3. 제1항 또는 제2항에서,
    상기 제1 전극층 및 복수의 제1 전극 보조물은 상기 제2 전극층과 다른 밀도를 갖고 있는 태양 전지.
  4. 제3항에서,
    상기 제1 전극층 및 복수의 제1 전극 보조물의 밀도는 상기 제2 전극층의 밀도보다 낮은 태양 전지.
  5. 제1항에서,
    상기 복수의 제1 전극과 연결되어 있는 적어도 하나의 집전부를 더 포함하는 태양 전지.
  6. 제5항에서,
    상기 적어도 하나의 집전부는 제1 집전부층, 상기 제1 집전부와 분리되어 있는 복수의 제2 전극 보조물, 그리고 상기 제1 집전부층과 상기 복수의 제2 전극 보조물의 상부와 측면에 위치하는 제2 집전부층을 포함하는 태양 전지.
  7. 제6항에서,
    상기 복수의 제1 전극층은 상기 적어도 하나의 집전부층와 교차하는 방향으로 뻗어 있는 태양 전지.
  8. 제6항에서,
    상기 제1 전극층 및 복수의 제1 전극 보조물은 상기 제1 집전부와 상기 제2 전극 보조물과 동일한 밀도를 갖는 태양 전지.
  9. 제6항 또는 제8항에서,
    상기 제2 전극층은 상기 제2 집전부층과 동일한 밀도를 갖는 태양 전지.
  10. 제9항에서,
    상기 제1 전극층 및 복수의 제1 전극 보조물의 밀도는 상기 제2 전극층의 밀도보다 낮은 태양 전지.
  11. 제6항에서,
    복수의 제1 전극층, 복수의 제1 전극 보조물, 복수의 제1 집전부층 및 복수의 제2 전극 보조물은 동일한 재료로 이루어져 있는 태양 전지.
  12. 제6항 또는 제11항에서,
    복수의 제2 전극층과 복수의 제2 집전부층은 동일한 재료로 이루어져 있는 태양 전지.
  13. 제12항에서,
    복수의 제1 전극층, 복수의 제1 전극 보조물, 복수의 제1 집전부층 및 복수의 제2 전극 보조물은 제2 전극층과 복수의 제2 집전부층과 서로 다른 재료로 이루 어져 있는 태양 전지.
  14. 기판과 p-n 접합을 이루는 에미터부를 형성하는 단계,
    상기 에미터부 위에 반사 방지막을 형성하는 단계,
    상기 반사 방지막 위에 복수의 전극층부를 구비한 제1 전극 패턴을 형성하는 단계,
    상기 기판의 위에 제2 전극 패턴을 형성하는 단계,
    상기 복수의 전극층부를 상기 에미터부와 연결되는 복수의 제1 전극층과 복수의 제1 전극 보조물로 형성하고, 상기 제2 전극 패턴을 상기 기판과 연결되는 제2 전극으로 형성하는 단계, 그리고
    상기 복수의 제1 전극층과 복수의 제1 전극 보조물을 시드층으로 하여 도금을 실시하여 복수의 제2 전극층을 형성하여 복수의 전극을 완성하는 단계
    를 포함하는 태양 전지의 제조 방법.
  15. 제14항에서,
    상기 제1 전극 패턴과 상기 제2 전극 패턴은 스크린 인쇄법으로 형성되는 태양 전지의 제조 방법.
  16. 제14항에서,
    상기 제1 전극 패턴은 복수의 집전부층부를 더 포함하고,
    상기 복수의 제1 전극 보조물 및 상기 제2 전극 형성 단계는 상기 복수의 전극층부를 복수의 제1 전극층과 복수의 제1 전극 보조물로 형성할 때, 상기 복수의 집전부층부를 복수의 제1 집전부층과 복수의 제2 전극 보조물로 형성하는 단계를 포함하는 태양 전지의 제조 방법.
  17. 제16항에서,
    상기 복수의 전극 형성 단계는 상기 복수의 제1 전극층과 복수의 제1 전극 보조물을 시드층으로 하여 도금을 실시할 때, 상기 복수의 제1 집전부층과 상기 복수의 제2 전극 보조물을 시드층으로 하여 복수의 제2 집전부층을 형성하여 복수의 집전부를 완성하는 단계를 포함하는 태양 전지의 제조 방법.
  18. 제14항 또는 제17항에서,
    상기 도금은 LIP(light induced plating)법으로 행해지는 태양 전지의 제조 방법.
  19. 제16항에서,
    상기 복수의 제1 전극층, 복수의 제1 집전부층, 복수의 제1 및 제2 전극 보조물 및 제2 전극을 형성하는 단계는 상기 제1 전극 패턴과 상기 제2 전극 패턴을 구비한 상기 기판을 열처리함에 따라, 상기 제1 전극 패턴은 상기 반사 방지막을 관통하고 수축하여 상기 복수의 제1 전극층과 상기 복수의 제1 전극층에서 분리된 복수의 제1 전극 보조물로 형성되고, 상기 제2 전극 패턴은 상기 반사 방지막을 관통하고 수축하여 상기 복수의 제1 집전부층과 상기 복수의 제1 집전부층에서 분리된 복수의 제2 전극 보조물로 형성되는 단계를 포함하는 태양 전지의 제조 방법.
  20. 제16항에서,
    상기 복수의 제1 전극층, 복수의 제1 집전부층, 복수의 제1 및 제2 전극 보조물 및 제2 전극을 형성하는 단계 시에, 상기 기판과 상기 제2 전극 사이에 후면 전계부를 형성하는 단계를 더 포함하는 태양 전지의 제조 방법.
KR1020090127666A 2009-12-21 2009-12-21 태양 전지 및 그 제조 방법 KR101038967B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020090127666A KR101038967B1 (ko) 2009-12-21 2009-12-21 태양 전지 및 그 제조 방법
EP10013591.2A EP2337081B1 (en) 2009-12-21 2010-10-13 Solar cell
EP16193987.1A EP3144978B1 (en) 2009-12-21 2010-10-13 Solar cell
US12/917,408 US9935212B2 (en) 2009-12-21 2010-11-01 Solar cell and method for manufacturing the same
US15/903,653 US10964827B2 (en) 2009-12-21 2018-02-23 Solar cell and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090127666A KR101038967B1 (ko) 2009-12-21 2009-12-21 태양 전지 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR101038967B1 true KR101038967B1 (ko) 2011-06-07

Family

ID=43901201

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090127666A KR101038967B1 (ko) 2009-12-21 2009-12-21 태양 전지 및 그 제조 방법

Country Status (3)

Country Link
US (2) US9935212B2 (ko)
EP (2) EP3144978B1 (ko)
KR (1) KR101038967B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180114985A (ko) * 2017-04-11 2018-10-22 오씨아이 주식회사 태양 전지 및 그의 제조 방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130096823A (ko) 2012-02-23 2013-09-02 엘지전자 주식회사 태양 전지 모듈
KR101358535B1 (ko) * 2012-06-05 2014-02-13 엘지전자 주식회사 태양전지 및 그 제조 방법
KR101921738B1 (ko) * 2012-06-26 2018-11-23 엘지전자 주식회사 태양 전지
US10566470B2 (en) * 2015-01-07 2020-02-18 Kaneka Corporation Solar cell, method for manufacturing same and solar cell module

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020059186A (ko) * 2001-01-03 2002-07-12 김순택 실리콘 태양 전지의 제조 방법
KR20060066280A (ko) * 2004-12-13 2006-06-16 삼성에스디아이 주식회사 태양전지 및 그 제조방법
KR20100056114A (ko) * 2008-11-19 2010-05-27 엘지전자 주식회사 태양 전지 및 그 제조 방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4461922A (en) * 1983-02-14 1984-07-24 Atlantic Richfield Company Solar cell module
JP2613719B2 (ja) * 1992-09-01 1997-05-28 キヤノン株式会社 太陽電池モジュールの製造方法
BR9610739A (pt) * 1995-10-05 1999-07-13 Ebara Sola Inc Célula solar e processo para sua fabricação
KR100366349B1 (ko) * 2001-01-03 2002-12-31 삼성에스디아이 주식회사 태양 전지 및 그의 제조 방법
KR100852689B1 (ko) * 2002-05-14 2008-08-19 삼성에스디아이 주식회사 태양전지 및 그 제조방법
DE112004002853B4 (de) * 2004-05-07 2010-08-26 Mitsubishi Denki K.K. Verfahren zum Herstellen einer Solarbatterie
US20090277491A1 (en) * 2005-10-14 2009-11-12 Sharp Kabushiki Kaisha Solar Cell, Interconnector-Equipped Solar Cell, Solar Cell String And Solar Cell Module
US7736928B2 (en) * 2006-12-01 2010-06-15 Applied Materials, Inc. Precision printing electroplating through plating mask on a solar cell substrate
US7799182B2 (en) * 2006-12-01 2010-09-21 Applied Materials, Inc. Electroplating on roll-to-roll flexible solar cell substrates
EP2193527A1 (en) * 2007-10-18 2010-06-09 E. I. du Pont de Nemours and Company Lead-free conductive compositions and processes for use in the manufacture of semiconductor devices: mg-containing additive
CN101842910B (zh) * 2007-11-01 2013-03-27 株式会社半导体能源研究所 用于制造光电转换器件的方法
CN101656273B (zh) * 2008-08-18 2011-07-13 中芯国际集成电路制造(上海)有限公司 选择性发射极太阳能电池单元及其制造方法
KR101057124B1 (ko) * 2009-11-03 2011-08-16 엘지전자 주식회사 태양 전지 및 그 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020059186A (ko) * 2001-01-03 2002-07-12 김순택 실리콘 태양 전지의 제조 방법
KR20060066280A (ko) * 2004-12-13 2006-06-16 삼성에스디아이 주식회사 태양전지 및 그 제조방법
KR20100056114A (ko) * 2008-11-19 2010-05-27 엘지전자 주식회사 태양 전지 및 그 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180114985A (ko) * 2017-04-11 2018-10-22 오씨아이 주식회사 태양 전지 및 그의 제조 방법
KR102398267B1 (ko) * 2017-04-11 2022-05-17 오씨아이 주식회사 태양 전지 및 그의 제조 방법

Also Published As

Publication number Publication date
EP2337081A3 (en) 2013-03-20
EP3144978B1 (en) 2020-10-07
EP2337081B1 (en) 2020-10-07
US20110146765A1 (en) 2011-06-23
EP2337081A2 (en) 2011-06-22
US20180190843A1 (en) 2018-07-05
EP3144978A1 (en) 2017-03-22
US9935212B2 (en) 2018-04-03
US10964827B2 (en) 2021-03-30

Similar Documents

Publication Publication Date Title
KR100984700B1 (ko) 태양 전지 및 그 제조 방법
JP5833350B2 (ja) 太陽電池及びその製造方法
US9269839B2 (en) Solar cell and method of manufacturing the same
KR20100098993A (ko) 태양 전지 및 그 제조 방법
EP2538447B1 (en) Solar cell and method for manufacturing the same
KR101057124B1 (ko) 태양 전지 및 그 제조 방법
US10964827B2 (en) Solar cell and method for manufacturing the same
TWI424582B (zh) 太陽能電池的製造方法
KR101135584B1 (ko) 태양 전지 및 그 제조 방법
KR101146737B1 (ko) 태양 전지 및 그 제조 방법
KR101045859B1 (ko) 태양 전지 및 그 제조 방법
KR101135585B1 (ko) 태양 전지 및 그 제조 방법
KR101588458B1 (ko) 태양 전지 및 그 제조 방법
JP5645734B2 (ja) 太陽電池素子
KR101135590B1 (ko) 태양 전지 및 그 제조 방법
KR101588457B1 (ko) 태양 전지 및 그 제조 방법
KR20110064985A (ko) 태양 전지, 태양 전지의 패턴 형성용 전사 필름 및 이 필름을 이용한 태양 전지의 제조 방법
KR101209074B1 (ko) 태양 전지 및 그 제조 방법
KR101839564B1 (ko) 태양 전지의 제조 방법
KR101588456B1 (ko) 태양 전지 및 그 제조 방법
KR20110126395A (ko) 태양 전지의 제조 방법
KR20120019936A (ko) 태양 전지의 제조 방법
KR20120031693A (ko) 태양 전지 및 그 제조 방법
KR20120041341A (ko) 태양 전지 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140424

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150424

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160422

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170414

Year of fee payment: 7