KR20120031693A - 태양 전지 및 그 제조 방법 - Google Patents

태양 전지 및 그 제조 방법 Download PDF

Info

Publication number
KR20120031693A
KR20120031693A KR1020100093227A KR20100093227A KR20120031693A KR 20120031693 A KR20120031693 A KR 20120031693A KR 1020100093227 A KR1020100093227 A KR 1020100093227A KR 20100093227 A KR20100093227 A KR 20100093227A KR 20120031693 A KR20120031693 A KR 20120031693A
Authority
KR
South Korea
Prior art keywords
electrode
substrate
paste
back electrode
solar cell
Prior art date
Application number
KR1020100093227A
Other languages
English (en)
Inventor
최형욱
김진아
남정범
정인도
양주홍
심승환
정일형
권형진
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020100093227A priority Critical patent/KR20120031693A/ko
Publication of KR20120031693A publication Critical patent/KR20120031693A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0216Coatings
    • H01L31/02161Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/02168Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells the coatings being antireflective or having enhancing optical properties for the solar cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0224Electrodes
    • H01L31/022408Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0224Electrodes
    • H01L31/022408Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022441Electrode arrangements specially adapted for back-contact solar cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photovoltaic Devices (AREA)

Abstract

본 발명은 태양 전지에 관한 것이다. 상기 태양 전지는 제1 도전성 타입의 기판, 상기 기판의 전면에 위치하고 상기 제1 도전성 타입과 반대인 제2 도전성 타입을 갖는 에미터부, 상기 에미터부와 전기적으로 연결되어 있는 적어도 하나의 제1 전극, 상기 기판의 후면의 전체면에 위치하는 후면 전계부, 상기 후면 전계부의 후면에 위치하며, 복수의 비아홀을 구비하는 보호막, 그리고 상기 기판과 전기적으로 연결되어 있는 제2 전극을 포함하고, 상기 제2 전극은 상기 복수의 비아홀을 통하여 상기 보호막을 관통하여 상기 기판과 연결되어 있는 복수의 돌출부, 그리고 상기 보호막의 후면에 위치하며 상기 복수의 돌출부와 전기적으로 연결되어 있는 제2 전극용 도전층을 구비한다. 기판의 후면 전체에 위치한 후면 전계부에 의해 기판의 후면부에서의 전자와 정공의 재결합량과 후면 전극과의 접촉 저항이 감소하고, 후면 전계부와 후면 전극 사이에 형성된 보호막에 의해 기판 표면의 불안정 결합으로 인한 전하의 재결합이 감소하여 태양 전지의 효율이 향상된다.

Description

태양 전지 및 그 제조 방법{SOLAR CELL AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 태양 전지 및 그 제조 방법에 관한 것이다
일반적인 태양 전지는 p형과 n형처럼 서로 다른 도전성 타입(conductive type)의 반도체로 이루어진 기판(substrate) 및 에미터부(emitter region), 그리고 기판과 에미터부에 각각 연결된 전극을 구비한다. 이때, 기판과 에미터부의 계면에는 p-n 접합이 형성되어 있다.
이러한 태양 전지에 빛이 입사되면 반도체에서 복수의 전자-정공 쌍이 생성되고, 생성된 전자-정공 쌍은 광기전력 효과(photovoltaic effect)에 의해 전하인 전자와 정공으로 각각 분리되어 전자와 정공은 n형의 반도체와 p형 반도체쪽으로, 예를 들어 에미터부와 기판쪽으로 각각 이동하고, 기판과 에미터부와 연결된 전극에 의해 수집되며, 이 전극들을 전선으로 연결하여 전력을 얻는다.
본 발명이 이루고자 하는 기술적 과제는 태양 전지의 효율을 향상시키는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는 태양 전지의 제조 공정을 단순하게 하고 제조 시간을 줄이기 위한 것이다.
본 발명의 한 특징에 따른 태양 전지는 제1 도전성 타입의 기판, 기판의 전면에 위치하고 제1 도전성 타입과 반대인 제2 도전성 타입을 갖는 에미터부, 에미터부와 전기적으로 연결되어 있는 적어도 하나의 제1 전극, 기판의 후면의 전체에 위치하는 후면 전계부, 후면 전계부의 후면에 위치하며 후면 전계부를 노출하는 복수의 비아홀을 구비하는 보호막, 그리고 기판과 전기적으로 연결되어 있는 제2 전극을 포함하고, 제2 전극은 복수의 비아홀을 통하여 보호막을 관통하여 기판과 연결되어 있는 복수의 돌출부, 그리고 보호막의 후면에 위치하며 복수의 돌출부와 전기적으로 연결되어 있는 제2 전극용 도전층을 구비한다.
복수의 돌출부 각각의 단면은 원형, 타원형 또는 다각형 중 하나의 형상으로 형성되는 될 수 있다.
복수의 돌룰부 각각의 제2 전극용 도전층에 가까운 부분의 직경이 제2 전극용 도전층으로부터 먼 부분의 직경보다 크거나 동일 할 수 있다.
제2 전극의 돌출부와 제2 전극용 도전층은 동일한 도전성 물질로 이루어질 수 있으며, 또는 제2 전극의 돌출부와 제2 전극용 도전층은 다른 도전성 물질로 이루어질 수 있다.
본 발명의 한 특징에 따른 태양 전지의 제조 방법은 제1 도전성 타입을 갖는 기판의 후면에 제1 페이스트를 도포하는 단계, 제1 페이스트가 도포된 기판을 열처리하여 기판의 후면에 위치하는 제1 도전층과 상기 기판과 상기 제1 도전층 사이에 위치하는 후면 전계부를 형성하는 단계, 제1 도전층을 제거하는 단계, 후면 전계부의 후면에 보호막을 형성하는 단계, 보호막에 레이저 빔을 조사하여 복수의 비아홀을 형성하는 단계, 보호막의 후면 및 복수의 비아홀 내부에 후면전극용 페이스트를 도포하는 단계, 그리고 후면전극용 페이스트를 열처리하여 기판과 전기적으로 연결된 후면 전극을 형성하는 단계를 포함한다.
기판에 제1 도전성과 반대인 제2 도전성 타입의 에미터부를 형성하는 단계, 에미터부 위에 전면 전극용 페이스트를 도포하는 단계, 그리고 전면전극용 페이스트를 열처리하여, 에미터부와 전기적으로 연결되는 전면 전극부를 형성하는 단계를 더 포함할 수 있다.
또한, 에미터부 위에 반사 방지막을 형성하는 단계를 더 포함할 수 있다.
이때, 후면전극용 페이스트의 열처리는 전면전극용 페이스트의 열처리와 동시에 행해져 후면 전극 및 전면 전극부를 한번에 형성할 수 있다.
제1 페이스트는 알루미늄(Al)을 함유할 수 있다.
보호막에 복수의 비아홀을 형성하는 단계에서, 복수의 비아홀은 보호막을 관통하여 후면 전계부의 일부를 노출하도록 형성할 수 있다.
후면전극용 페이스트를 도포하는 단계는, 복수의 비아홀 내부에 제1 후면전극용 페이스트를 도포하는 단계, 그리고 보호막의 후면에 제2 후면전극용 페이스트를 도포하는 단계를 포함할 수 있다.
제1 후면전극용 페이스트와 제2 후면전극용 페이스트는 동일한 물질로 이루어질 수 있으며, 또는 제1 후면전극용 페이스트와 제2 후면전극용 페이스트는 서로 다른 물질로 이루어질 수 있다.
또한, 보호막 위의 해당부분에 후면전극 집전부용 페이스트를 도포하는 단계, 그리고 후면전극 집전부용 페이스트를 열처리하여 후면 전극과 연결되는 후면전극 집전부를 형성하는 단계를 더 포함할 수 있다.
이러한 특징에 따르면, 기판 후면의 전체에 후면 전계부를 형성하므로, 기판의 후면부에서 전자와 정공이 재결합하여 소멸하는 것이 감소하고 후면 전극과의 접촉 저항이 감소한다. 또한, 후면 전계부와 후면 전극 사이에 보호막을 형성하므로 기판의 표면에 존재하는 불안정 결합으로 인한 전하의 재결합이 감소한다. 따라서, 태양 전지의 효율이 향상된다
도 1은 본 발명의 한 실시예에 따른 태양 전지의 일부 사시도이다.
도 2는 도 1에 도시한 태양 전지를 II-II선을 따라 잘라 도시한 단면도이다.
도 3a 내지 도 3h는 본 발명의 한 실시예에 따른 태양 전지의 제조 방법을 순차적으로 도시한 단면도이다.
도 4의 (a) 내지 (b)는 본 발명의 실시예에 따른 복수의 비아홀을 구비하는 보호막의 다양한 예를 도시한 도면이다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한 어떤 부분이 다른 부분 위에 "전체적"으로 형성되어 있다고 할 때에는 다른 부분의 전체 면(또는 전면)에 형성되어 있는 것뿐만 아니라 가장 자리 일부에는 형성되지 않은 것을 뜻한다.
그러면 첨부한 도면을 참고로 하여 본 발명의 한 실시예에 따른 태양 전지 및 그 제조 방법에 대하여 설명한다.
먼저, 도 1, 도 2 및 도 4를 참고로 하여 본 발명의 한 실시예에 따른 태양 전지에 대하여 설명한다.
도 1은 본 발명의 한 실시예에 따른 태양 전지의 일부 사시도이고, 도 2는 도 1에 도시한 태양 전지를 II-II선을 따라 잘라 도시한 단면도이다. 도 4의 (a) 내지 (b)는 본 발명의 실시예에 따른 복수의 비아홀을 구비하는 보호막의 다양한 예를 도시한 도면이다.
도 1을 참고로 하면, 본 발명의 한 실시예에 따른 태양 전지(1)는 기판(110), 빛이 입사되는 기판(110)의 면인 입사면[이하, '전면(front surface)'이라 함]에 위치한 에미터부(120), 에미터부(120) 전면에 위치하는 반사 방지막(130), 에미터부(120) 전면의 적어도 일부에 위치하며 에미터부(120)와 전기적으로 연결되어 있는 복수의 전면 전극(front electrode)(141), 에미터부(120) 전면의 적어도 일부에 위치하며 복수의 전면 전극(141)과 연결되어 있고 복수의 전면 전극(141)과 교차하는 방향으로 뻗어 있는 복수의 전면전극용 집전부(142), 기판(110)의 전면과 대향하는 기판(110)의 후면에 위치하는 후면 전계부(back surface field, BSF)(170), 후면 전계부(170) 후면에 위치하며 복수의 비아홀을 구비하는 보호막(190), 보호막(190)을 관통하여 기판(110)과 전기적으로 연결되어 있는 후면 전극(rear electrode)(151)을 구비한다.
기판(110)은 제1 도전성 타입, 예를 들어 p형 도전성 타입의 실리콘으로 이루어진 반도체 기판이다. 이때, 실리콘은 단결정 실리콘, 다결정 실리콘 기판 또는 비정질 실리콘일 수 있다. 기판(110)이 p형의 도전성 타입을 가질 경우, 붕소(B), 갈륨, 인듐 등과 같은 3가 원소의 불순물을 함유한다. 하지만, 이와는 달리, 기판(110)은 n형 도전성 타입일 수 있고, 실리콘 이외의 다른 반도체 물질로 이루어질 수도 있다. 기판(110)이 n형의 도전성 타입을 가질 경우, 기판(110)은 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물을 함유할 수 있다.
도시하지는 않았지만, 기판(110)은 텍스처링(texturing)되어 요철면인 텍스처링 표면(texturing surface)을 가질 수 있다.
에미터부(120)는 기판(110)의 도전성 타입과 반대인 제2 도전성 타입, 예를 들어, n형의 도전성 타입을 구비하고 있는 불순물부로서, 반도체 기판(110)과 p-n 접합을 이룬다.
이러한 p-n 접합에 인한 내부 전위차(built-in potential difference)에 의해, 기판(110)에 입사된 빛에 의해 생성된 전하인 전자-정공 쌍은 전자와 정공으로 분리되어 전자는 n형 쪽으로 이동하고 정공은 p형 쪽으로 이동한다. 따라서, 기판(110)이 p형이고 에미터부(120)가 n형일 경우, 분리된 정공은 기판(110)쪽으로 이동하고 분리된 전자는 에미터부(120)쪽으로 이동하여, 기판(110)에서 정공은 다수 캐리어가 되며, 에미터부(120)에서 전자는 다수 캐리어가 된다.
에미터부(120)는 기판(110)과 p-n접합을 형성하므로, 본 실시예와 달리, 기판(110)이 n형의 도전성 타입을 가질 경우, 에미터부(120)는 p형의 도전성 타입을 가진다. 이 경우, 분리된 전자는 기판(110)쪽으로 이동하고 분리된 정공은 에미터부(120)쪽으로 이동한다.
에미터부(120)가 n형의 도전성 타입을 가질 경우, 에미터부(120)는 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물을 기판(110)에 도핑하여 형성될 수 있고, 반대로 p형의 도전성 타입을 가질 경우, 붕소(B), 갈륨, 인듐 등과 같은 3가 원소의 불순물을 기판(110)에 도핑하여 형성될 수 있다.
에미터부(120) 위에 실리콘 질화막(SiNx), 실리콘 산화막(SiO2), 실리콘산화질화막(SiOxNy) 등으로 이루어진 반사 방지막(130)이 형성되어 있다. 반사 방지막(130)은 태양 전지(1)로 입사되는 빛의 반사도를 줄이고 특정한 파장 영역의 선택성을 증가시켜, 태양 전지(1)의 효율을 높인다. 이러한 반사 방지막(130)은 약 70㎚ 내지 80㎚의 두께를 가질 수 있다. 반사 방지막(130)은 필요에 따라 생략될 수 있다.
후면 전계부(170)는 기판의 후면에 위치한다. 본 실시예에서, 후면 전계부(170)는 기판(110) 후면의 전체면에 걸쳐서 형성된다.
후면 전계부(170)는 기판(110)과 동일한 도전성 타입의 불순물이 기판(110)보다 고농도로 도핑된 영역, 예를 들면, p+ 영역이다. 본 실시예에서는 알루미늄(Al)을 사용하여 후면 전계부(170)를 형성하나, 이에 한정되는 것은 아니며, 붕소(B) 등을 사용하여 후면 전계부(170)를 형성할 수 있다.
기판(110)과 후면 전계부(170)와의 불순물 농도 차이로 인해 전위 장벽이 형성되고, 이로 인해, 기판(110) 후면 쪽으로의 정공 이동이 방해되어 기판(110)의 후면부에서 전자와 정공이 재결합하여 소멸되는 것을 감소시킨다. 본 실시예에서는, 후면 전계부(170)가 기판(110)의 후면의 전체에 형성되므로, 기판(110)의 후면 전체에 후면 전계(Back Surface Field) 효과가 나타난다.
또한, 후면 전극과의 접촉 저항이 감소하므로 직렬저항이 감소하고, 이로 인하여 단락전류 및 곡선인자(Fill Factor, FF)가 증가하는 효과가 있다.
보호막(passivation layer)(190)은 후면 전계부(170)의 후면에 위치하며, 복수의 비아홀을 구비하고 있다. 비아홀은 원형, 타원형 또는 다각형의 형상으로 형성될 수 있으며, 비아홀 상부의 직경이 비아홀 하부의 직경보다 작게 형성될 수 있다. 다시 말해, 기판 쪽으로 갈수록 비아홀의 직경이 작아지도록 형성될 수 있다. 이와는 달리, 비아홀 상부의 직경과 하부의 직경이 동일하게 형성될 수 있다.
보호막(190)은 기판(110) 표면 근처에서 전하의 재결합률을 감소시키고, 기판(110)을 통과한 빛의 내부 반사율을 향상시켜 기판(110)을 통과한 빛의 재입사율을 높인다.
이러한 보호막(190)에 형성된 복수의 비아홀은 도 4에 도시한 것처럼, 제1 방향으로 일정한 간격을 갖고 동일선상에 형성될 수 있다. 이때, 도 4의 (a)에 도시한 것처럼, 복수의 비아홀이 제1 방향과 직교하는 제2 방향으로 일정한 간격을 갖고 동일선상에 위치하도록 형성될 수 있다. 이와는 달리, 도 4의 (b)에 도시한 것처럼, 복수의 비아홀이 제1 방향과 직교하는 제2 방향으로 지그재그로 형성될 수 있다. 복수의 비아홀이 형성된 보호막(190)의 형상은 본 실시예에 한정되는 것은 아니며, 기판(110)과 후면 전극(151)과의 연결을 고려하여, 다양한 배열로 복수의 비아홀을 형성할 수 있다.
또한, 보호막(190)은 단일막 또는 이층막 구조를 가질 수 있으며, 기판(110)을 통과한 빛은 단일막 또는 이중막 구조를 갖는 보호막(190)에 의해 반사되어 기판(110)쪽으로 재입사된다. 이때, 보호막(190)을 이루는 막의 굴절율을 조절하여 빛의 재반사율을 향상시킬 수 있다.
복수의 전면 전극(141)은 에미터부(120) 위에 위치하여 에미터부(120)와 전기적으로 연결되어 있고, 서로 이격되게 정해진 방향으로 뻗어있다. 복수의 전면 전극(141)은 에미터부(120)쪽으로 이동한 전하, 예를 들면, 전자를 수집한다.
복수의 전면전극용 집전부(142)는 에미터부(120) 위에서 복수의 전면 전극(141)과 동일한 층에 위치하며, 복수의 전면 전극(141)과 교차하는 방향으로 뻗어 있다. 복수의 전면전극용 집전부(142)는 복수의 전면 전극(141)에 의해 수집되어 이동하는 전하를 수집하여 외부 장치로 출력한다.
복수의 전면 전극(141)과 전면전극용 집전부(142)는 적어도 하나의 도전성 물질로 이루어져 있고, 이들 도전성 물질의 예는 니켈(Ni), 구리(Cu), 은(Ag), 알루미늄(Al), 주석(Sn), 아연(Zn), 인듐(In), 티타늄(Ti), 금(Au) 및 이들의 조합으로 이루어진 군으로부터 선택된 적어도 하나일 수 있지만, 이외의 다른 도전성 금속 물질로 이루어질 수 있다. 복수의 전면 전극(141)과 전면전극용 집전부(142)의 두께는 최소 약 20㎛ 이상, 예를 들어 20㎛ 내지 40㎛일 수 있다.
기판(110)의 후면에 위치한 후면 전극(151)은 보호막(190)의 비아홀 내부에 위치하며 보호막190)을 통과하여 후면 전계부(170)의 일부와 접촉한 복수의 돌출부(151a)와 보호막(190)의 후면에 위치하며 돌출부(151a)와 연결되어 있는 후면전극용 도전층(151b)을 구비한다.
후면 전극(151)의 복수의 돌출부(151a)는 일정한 간격, 예를 들어, 약 0.5㎜ 내지 약 1㎜ 간격으로 원형, 타원형 또는 다각형 형성과 같은 다양한 형상으로 보호막(190)을 관통하여 기판(110), 정확하게는 후면 전계부(170)와 접촉한다. 이러한 복수의 돌출부(151a)는 기판(110)쪽으로부터 이동하는 전하, 예를 들어 정공을 수집하여 후면전극용 도전층(151b)으로 전달한다.
후면 전극(151)은 적어도 하나의 도전성 물질로 이루어져 있다. 도전성 물질은 니켈(Ni), 구리(Cu), 은(Ag), 알루미늄(Al), 주석(Sn), 아연(Zn), 인듐(In), 티타늄(Ti), 금(Au) 및 이들의 조합으로 이루어진 군으로부터 선택된 적어도 하나일 수 있지만, 이외의 다른 도전성 물질로 이루어질 수 있다.
후면 전극(151)의 돌출부(151a)와 후면전극용 도전층(151b)은 동일한 물질로 이루어질 수 있으며, 이와는 달리, 서로 다른 도전성 물질로 이루어질 수 있다.
도시하지 않았으나, 보호막(190) 위에는 전면전극용 집전부(142)과 동일한 방향으로 뻗어 있는 복수의 후면전극용 집전부가 위치한다. 이때, 복수의 후면전극용 집전부는 전면전극용 집전부(142)과 마주보는 위치에 위치할 수 있다. 대안적인 실시예에서, 후면전극용 집전부는 일정한 간격으로 배치된 원형 또는 다각형 형상의 복수의 도전체로 이루어질 수 있다.
복수의 후면전극용 집전부는 후면 전극(150)으로부터 전달되는 전하, 예를 들어 정공을 수집하여 외부 장치로 출력한다.
복수의 후면전극용 집전부는 적어도 하나의 도전성 물질로 이루어져 있고, 도전성 물질의 예는 니켈(Ni), 구리(Cu), 은(Ag), 알루미늄(Al), 주석(Sn), 아연(Zn), 인듐(In), 티타늄(Ti), 금(Au) 및 이들의 조합으로 이루어진 군으로부터 선택된 적어도 하나일 수 있지만, 이외의 다른 도전성 물질로 이루어질 수 있다.
이와 같은 구조를 갖는 본 실시예에 따른 태양 전지(1)는 기판(110)의 후면의 전체에 후면 전계부(170)를 형성하여 기판(110)의 후면 전체에 후면 전계(Back Surface Field) 효과가 나타나게 하여 기판(110)의 후면부에서 전자와 정공이 재결합하여 소멸하는 것을 감소시키고 후면 전극과의 접촉 저항을 감소시키며, 보호막(190)을 형성하여 기판(110)의 표면에 존재하는 불안정 결합으로 인한 전하의 재결합을 감소시킨 태양 전지(1)로서 그 동작은 다음과 같다.
태양 전지(1)로 빛이 조사되어 반사 방지막(130)과 에미터부(120)를 통해 반도체의 기판(110)으로 입사되면 빛 에너지에 의해 반도체의 기판(110)에서 전자-정공 쌍이 발생한다. 이때, 반사 방지막(130)에 의해 기판(110)으로 입사되는 빛의 반사 손실이 줄어들어 기판(110)으로 입사되는 빛의 양이 증가한다.
이들 전자-정공 쌍은 기판(110)과 에미터부(120)의 p-n접합에 의해 서로 분리되어 전자와 정공은, 예를 들어, n형의 도전성 타입을 갖는 에미터부(120)과 p형의 도전성 타입을 갖는 기판(110)쪽으로 각각 이동한다. 이처럼, 에미터부(120)쪽으로 이동한 전자는 전면 전극(141)에 의해 수집되어 전면전극용 집전부(142)로 전달되어 수집되고, 기판(110)쪽으로 이동한 정공은 인접한 복수의 후면 전극 돌출부(151a)를 통해 후면전극용 도전층(151b)으로 전달된 후 후면전극용 집전부에 의해 수집된다. 이러한 전면전극용 집전부(142)와 후면전극용 집전부를 도선으로 연결하면 전류가 흐르게 되고, 이를 외부에서 전력으로 이용하게 된다.
다음, 도 3a 내지 도 3h를 참고로 하여, 본 발명의 한 실시예에 따른 태양 전지(1)의 제조 방법에 대한 한 예를 설명한다.
도 3a 내지 도 3h는 본 발명의 한 실시예에 따른 태양 전지의 제조 방법의 한 예를 순차적으로 나타낸 도면이다.
먼저, 도 3a에 도시한 것처럼, p형 단결정 또는 다결정 실리콘으로 이루어진 기판(110)에 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물을 포함하는 물질, 예를 들어, POCl3이나 H3PO4 등을 고온에서 열처리하여 5가 원소의 불순물을 기판(110)에 확산시켜 기판(110)의 전체면에 에미터부(120)를 형성한다.
본 실시예와 달리, 기판(110)의 도전성 타입이 n형일 경우, 3가 원소의 불순물을 포함하는 물질, 예를 들어, B2H6를 고온에서 열처리하거나 적층하여 기판(110) 전면에 p형의 에미터부를 형성할 수 있다.
그런 다음, p형 불순물 또는 n형 불순물이 기판(110) 내부로 확산됨에 따라 생성된 인을 포함하는 산화물(phosphorous silicate glass, PSG)이나 붕소를 포함하는 산화물(boron silicate glass, BSG)을 식각 공정을 통해 제거한다.
필요할 경우, 에미터부(120)를 형성하기 전에, 기판(110)의 전면을 테스처링하여, 요철면인 텍스처링 표면을 형성할 수 있다. 이때, 기판(110)이 단결정 실리콘으로 이루어질 경우, KOH, NaOH 등의 염기 용액을 사용하여 기판(110)의 표면을 텍스처링하고, 기판(110)이 다결정 실리콘으로 이루어질 경우, HF나 HNO3와 같은 산 용액을 사용하여 기판(110)의 표면을 텍스처링한다.
다음, 도 3b에 도시한 것처럼, 스크린 인쇄법을 이용하여, 기판(110) 후면 전체에 알루미늄(Al)을 포함한 페이스트(55)를 도포한 후 약 120℃ 내지 약 200℃에서 건조시킨다.
다음, 도 3c에 도시한 것처럼, 알루미늄 페이스트(55)를 도포하여 건조시킨 기판(110)을 약 750℃ 내지 800℃의 온도에서 소성하여(firing), 기판(110) 후면의 전체면에 후면 전계부(170) 및 알루미늄 도전층(155)을 형성한다.
즉, 열처리 공정으로, 알루미늄 도전층(155)의 함유물인 알루미늄(Al)이 알루미늄 도전층(155)과 접촉한 기판(110) 쪽으로 확산되어 알루미늄 도전층(155)과 기판(110)의 사이에 후면 전계부(170)가 형성된다. 이때, 복수의 후면 전계부(170)는 기판(110)과 동일한 도전형인 p형 도전형을 갖고 있고, 후면 전계부(170)의 불순물 농도는 기판(110)보다 높아 p+의 도전성 타입을 갖는다. 본 실시예와는 달리, 붕소(B) 등을 사용하여 후면 전계부(170)를 형성할 수 있다.
다음, 도 3d에 도시한 것처럼, 후면에 형성된 알루미늄 도전층(155)을 제거한다. 본 실시예에서는 습식 식각에 의하여 도전층(155)을 제거하나, 이에 한정되는 것은 아니다.
도 3e에 도시한 것처럼, 플라즈마 화학 기상 증착법(plasma enhanced chemical vapor deposition, PECVD)과 같은 화학 기상 증착법(chemical vapor deposition, CVD)을 이용하여 기판(110)의 전면에 반사 방지막(130)을 형성한다.
본 실시예와 달리, 반사 방지막(130)을 먼저 형성한 후 알루미늄 페이스트를 도포하거나 도포된 페이스트를 열처리 할 수 있으며, 또는 반사 방지막(130)을 먼저 형성한 후 알루미늄 도전층(155)을 제거할 수 있다.
도 3f에 도시한 것처럼, 플라즈마 기상 증착법(PECVD)과 같은 화학 기상 증착법이나 스퍼터링법(sputtering), 스핀 코팅법(spin coating), 스프레이법(spraying), 스크린 인쇄법(screen printing), 전자빔 기상(e-beam evapor ation)법 등과 같은 다양한 막 형성 방법을 사용하여 기판(110)의 후면에 보호막(190)을 형성한다.
다음, 도 3g에 도시한 것처럼, 보호막(190)의 해당 부위에 레이저 빔을 조사하여, 보호막(190)을 관통하여 후면 전계부(170)의 일부를 드러내는 복수의 비아홀을 형성한다. 이때, 레이저 빔의 세기와 파장은 보호막(190)의 재료나 두께와 따라 정해진다.
복수의 비아홀은 원형, 타원형 또는 다각형의 형상으로 형성할 수 있으며, 비아홀 상부의 직경이 비아홀 하부의 직경보다 작게 형성할 수 있다. 다시 말해, 기판 쪽으로 갈수록 비아홀의 직경이 작아지도록 형성할 수 있다. 이와는 달리, 비아홀 상부의 직경과 하부의 직경이 동일하게 형성할 수 있다.
복수의 비아홀은 제1 방향으로 일정한 간격을 갖고 동일선상에 형성할 수 있다. 이때, 제1 방향과 직교하는 제2 방향으로 일정한 간격을 갖고 동일선상에 위치하도록 형성될 수 있으며. 이와는 달리, 제1 방향과 직교하는 제2 방향으로 지그재그로 형성될 수 있다. 상기 실시예에 한정되는 것은 아니며, 기판(110)과 이후에 형성되는 후면 전극과의 연결을 고려하여, 다양한 패턴을 가진 복수의 비아홀을 형성할 수 있다.
또한, 본 실시예와 달리, 기판(110)의 후면에 보호막(190)을 먼저 형성한 후 반사 방지막(130)을 형성하거나 또는 복수의 비아홀을 먼저 형성한 후, 반사 방지막(130)을 형성할 수 있다.
그런 다음, 도 3h에 도시한 것처럼, 스크린 인쇄법을 이용하여, 보호막(190) 위와 후면 전계부(170)의 노출된 부분 위에 알루미늄(Al)을 포함한 후면 전극용 페이스트를 도포하여 후면 전극 패턴(51)을 형성한다. 후면전극용 페이스트는 알루미늄(Al) 대신 니켈(Ni), 구리(Cu), 은(Ag), 주석(Sn), 아연(Zn), 인듐(In), 티타늄(Ti), 금(Au) 및 이들의 조합으로 이루어진 군으로부터 선택된 적어도 하나를 포함할 수 있다.
본 실시예에서는 한번에 스크린 인쇄하여 후면 전극 패턴(51)을 형성하나, 이에 한정되는 것은 아니며, 보호막(190)에 형성된 복수의 비아홀을 채우도록 1차 스크린 인쇄한 후, 보호막(190) 후면 전체를 덮도록 2차 스크린 인쇄하여 후면 전극 패턴(51)을 형성할 수 있다. 이때, 1차 스크린 인쇄에 사용되는 페이스트와 2차 스크린 인쇄에 사용되는 페이스트는 동일할 수 있으며, 이와는 달리, 1차 스크린 인쇄에 사용된 페이스트와 다른 종류의 후면 전극용 페이스트를 이용하여 2차 스크린 인쇄할 수 있다.
도시하지 않았으나, 스크린 인쇄법을 이용하여, 은(Ag)을 포함한 페이스트를 보호막(190) 후면의 해당 부분에 도포한 후 건조시켜 복수의 후면전극용 집전부 패턴을 형성할 수 있다. 복수의 후면전극용 집전부 패턴은 서로 분리되어 있고 한 방향으로 뻗어 있지만, 이에 한정되지 않는다.
다음, 스크린 인쇄법을 이용하여, 반사 방지막(130) 전면의 해당 부분에 은(Ag)을 포함한 페이스트를 도포한 후 건조시켜, 전면전극 및 전면전극용 집전부 패턴(40)을 형성한다. 전면전극 및 전면전극용 집전부 패턴(40)은 서로 교차하는 방향으로 뻗어 있는 전면전극 패턴부와 전면전극용 집전부 패턴부를 구비하고 있다. 즉, 각 교차부에서, 전면전극 패턴부와 전면전극용 집전부 패턴부는 서로 다른 방향을 뻗어 있다. 본 실시예에서, 전면전극 패턴부의 폭보다 전면전극용 집전부 패턴부의 폭이 더 넓지만, 이에 한정되지 않는다.
본 실시예와 달리, 전면전극 및 전면전극용 집전부 패턴(40)을 먼저 형성한 후 후면 전극 패턴(51)을 형성할 수 있다.
다음, 후면 전극 패턴(51), 전면전극 및 전면전극용 집전부 패턴(40)이 형성된 기판(110)을 약 750℃ 내지 800℃의 온도에서 소성하여(firing), 복수의 전면 전극(141), 복수의 전면전극용 집전부(142) 및 후면 전극(151)을 형성하여 태양 전지(1)를 완성한다(도 1 및 도 2).
즉, 열처리가 시행되면, 전면전극 및 전면전극용 집전부 패턴(40)에 함유된 납(Pb) 등에 의해 접촉 부위의 반사 방지막(130)이 관통되어 에미터부(120)과 접촉하는 복수의 전면 전극(141) 및 전면전극용 집전부(142)가 형성되고, 후면 전극 패턴(51)은 후면 전극(151)이 된다. 또한, 각 패턴(40, 51)에 함유된 금속 성분과 각 접촉하는 층(120, 110, 190)과의 화학적 결합으로 접촉 저항이 감소하여 전류 흐름이 향상된다.
본 실시예와 같이 별도의 페이스트를 도포하고 열처리하여 기판 후면의 전체면에 후면 전계부(170)를 형성하는 경우, 후면 전극용 페이스트를 도포하고 열처리하여 기판 후면에 부분적으로 복수의 후면 전계부(170)를 형성하는 것에 비하여, 후면 전계부(170)의 형성이 용이하며, 후면 전계 특성이 향상된 태양 전지의 제조가 가능하다.
또한, 본 실시예와 같이 기판 후면의 전체면에 후면 전계부(170)를 형성하고, 후면 전계부(170)와 후면 전극(151) 사이에 보호막(190)을 형성하여, 후면 전극(151)이 보호막(190)을 관통하여 국부적으로 후면 전계부(170)를 통해 기판(110)과 연결되도록 하는 경우, 후면 전극(151)과 후면 전계부(170) 사이에 보호막(190)을 형성하지 아니한 경우에 비하여, 기판(110) 표면 근처에서 전하의 재결합률이 감소된 태양 전지(1)의 제조가 가능하다. 또한, 기판(110)을 통과한 빛의 내부 반사율을 향상시켜 빛의 재입사율이 향상된 태양 전지(1)의 제조가 가능하다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
1: 태양 전지
40: 전면 전극부 패턴 51: 후면 전극 패턴
110: 기판 120: 에미터부
130: 반사 방지막 141: 전면 전극
142: 전면전극용 집전부 151: 후면 전극
170: 후면 전계부 190: 보호막

Claims (16)

  1. 제1 도전성 타입의 기판,
    상기 기판의 전면에 위치하고 상기 제1 도전성 타입과 반대인 제2 도전성 타입을 갖는 에미터부,
    상기 에미터부와 전기적으로 연결되어 있는 적어도 하나의 제1 전극,
    상기 기판의 후면의 전체에 위치하는 후면 전계부,
    상기 후면 전계부 위에 위치하며 상기 후면 전계부를 노출하는 복수의 비아홀을 구비하는 보호막, 그리고
    상기 기판과 전기적으로 연결되어 있는 제2 전극
    을 포함하고,
    상기 제2 전극은 상기 복수의 비아홀을 통하여 상기 보호막을 관통하여 상기 기판과 연결되어 있는 복수의 돌출부 그리고 상기 보호막 위에 위치하며 상기 복수의 돌출부와 전기적으로 연결되어 있는 제2 전극용 도전층을 구비하는
    태양 전지.
  2. 제1항에서,
    상기 복수의 돌출부 각각의 단면은 원형, 타원형 또는 다각형 중 하나의 형상으로 형성되는 태양 전지.
  3. 제1항에서,
    상기 복수의 돌출부 중 적어도 하나는,
    상기 제2 전극용 도전층에 가까운 부분의 직경이 상기 제2 전극용 도전층으로부터 먼 부분의 직경보다 큰 태양 전지.
  4. 제1항에서,
    상기 복수의 돌출부 중 적어도 하나는,
    상기 제2 전극용 도전층에 가까운 부분의 직경이 상기 제2 전극용 도전층으로부터 먼 부분의 직경과 동일한 태양 전지.
  5. 제1항에서,
    상기 제2 전극에서 상기 복수의 돌출부와 상기 제2 전극용 도전층은 동일한 도전성 물질로 이루어진 태양 전지.
  6. 제1항에서,
    상기 제2 전극에서 상기 복수의 돌출부와 상기 제2 전극용 도전층은 다른 도전성 물질로 이루어진 태양 전지.
  7. 제1 도전성 타입을 갖는 기판의 후면에 제1 페이스트를 도포하는 단계,
    상기 제1 페이스트가 도포된 상기 기판을 열처리하여 상기 기판의 후면에 위치하는 도전층과 상기 기판과 상기 도전층 사이에 위치하는 후면 전계부를 형성하는 단계,
    상기 도전층을 제거하는 단계,
    상기 후면 전계부 위에 보호막을 형성하는 단계,
    상기 보호막에 레이저 빔을 조사하여 복수의 비아홀을 형성하는 단계,
    상기 보호막 위 및 상기 복수의 비아홀 내부에 후면전극용 페이스트를 도포하는 단계, 그리고
    상기 후면전극용 페이스트를 열처리하여 상기 기판과 전기적으로 연결된 후면 전극을 형성하는 단계
    를 포함하는 태양 전지의 제조 방법.
  8. 제7항에서,
    상기 기판에 상기 제1 도전성과 반대인 제2 도전성 타입의 에미터부를 형성하는 단계,
    상기 에미터부 위에 전면 전극용 페이스트를 도포하는 단계, 그리고
    상기 전면전극용 페이스트를 열처리하여 상기 에미터부와 전기적으로 연결되는 전면 전극부를 형성하는 단계를 더 포함하는 태양 전지의 제조 방법.
  9. 제8항에서,
    상기 에미터부 위에 반사 방지막을 형성하는 단계를 더 포함하는 태양 전지의 제조 방법.
  10. 제8항에서,
    상기 후면전극용 페이스트의 열처리는 상기 전면전극용 페이스트의 열처리와 동시에 행해져 상기 후면 전극 및 상기 전면 전극부를 한번에 형성하는 태양 전지의 제조 방법.
  11. 제7항에서,
    상기 제1 페이스트는 알루미늄(Al)을 함유한 태양 전지의 제조 방법.
  12. 제7항에서,
    상기 보호막에 상기 복수의 비아홀을 형성하는 단계에서,
    상기 복수의 비아홀은 상기 보호막을 관통하여 상기 후면 전계부의 일부를 노출하도록 형성되는 태양 전지의 제조 방법
  13. 제7항에서,
    상기 후면전극용 페이스트를 도포하는 단계는,
    상기 복수의 비아홀 내부에 제1 후면전극용 페이스트를 도포하는 단계, 그리고
    상기 보호막 위에 제2 후면전극용 페이스트를 도포하는 단계를 포함하는 태양 전지의 제조 방법.
  14. 제13항에서,
    상기 제1 후면전극용 페이스트와 상기 제2 후면전극용 페이스트는 동일한 물질로 이루어진 태양 전지의 제조 방법.
  15. 제13항에서,
    상기 제1 후면전극용 페이스트와 상기 제2 후면전극용 페이스트는 다른 물질로 이루어진 태양 전지의 제조 방법.
  16. 제7항에서,
    상기 보호막 위에 후면전극 집전부용 페이스트를 도포하는 단계, 그리고
    상기 후면전극 집전부용 페이스트를 열처리하여 상기 후면 전극과 연결되는 후면전극 집전부를 형성하는 단계를 더 포함하는 태양 전지의 제조 방법.


KR1020100093227A 2010-09-27 2010-09-27 태양 전지 및 그 제조 방법 KR20120031693A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100093227A KR20120031693A (ko) 2010-09-27 2010-09-27 태양 전지 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100093227A KR20120031693A (ko) 2010-09-27 2010-09-27 태양 전지 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20120031693A true KR20120031693A (ko) 2012-04-04

Family

ID=46135081

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100093227A KR20120031693A (ko) 2010-09-27 2010-09-27 태양 전지 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20120031693A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113016091A (zh) * 2019-10-18 2021-06-22 株式会社安能科多科技 元件

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113016091A (zh) * 2019-10-18 2021-06-22 株式会社安能科多科技 元件

Similar Documents

Publication Publication Date Title
KR101032624B1 (ko) 태양 전지 및 그 제조 방법
KR101002282B1 (ko) 태양 전지 및 그 제조 방법
KR100984700B1 (ko) 태양 전지 및 그 제조 방법
KR101295552B1 (ko) 태양 전지 및 그 제조 방법
KR101738000B1 (ko) 태양 전지 및 그 제조 방법
JP2011511453A (ja) 太陽電池及びその製造方法
KR20120068203A (ko) 태양 전지 및 그 제조 방법
KR20120087513A (ko) 태양 전지 및 그 제조 방법
KR101146737B1 (ko) 태양 전지 및 그 제조 방법
KR101092468B1 (ko) 태양 전지 및 그 제조 방법
KR20120037277A (ko) 태양전지 및 이의 제조 방법
KR101045859B1 (ko) 태양 전지 및 그 제조 방법
KR101588458B1 (ko) 태양 전지 및 그 제조 방법
KR20110138649A (ko) 태양 전지 및 그 제조 방법
KR101699315B1 (ko) 태양 전지 및 그 제조 방법
KR20190041989A (ko) 태양 전지 제조 방법 및 태양 전지
KR20120031693A (ko) 태양 전지 및 그 제조 방법
KR101839564B1 (ko) 태양 전지의 제조 방법
KR101588457B1 (ko) 태양 전지 및 그 제조 방법
KR20120019936A (ko) 태양 전지의 제조 방법
KR101976753B1 (ko) 태양 전지 제조 방법 및 태양 전지
KR101579321B1 (ko) 태양 전지의 제조 방법
KR102120120B1 (ko) 태양 전지 및 이의 제조 방법
KR20110138648A (ko) 태양 전지 및 그 제조 방법
KR20120020824A (ko) 태양 전지용 기판의 텍스처링 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application