KR20120079591A - 태양전지 및 그 제조 방법 - Google Patents

태양전지 및 그 제조 방법 Download PDF

Info

Publication number
KR20120079591A
KR20120079591A KR1020110000855A KR20110000855A KR20120079591A KR 20120079591 A KR20120079591 A KR 20120079591A KR 1020110000855 A KR1020110000855 A KR 1020110000855A KR 20110000855 A KR20110000855 A KR 20110000855A KR 20120079591 A KR20120079591 A KR 20120079591A
Authority
KR
South Korea
Prior art keywords
seed layer
layer
electrode
thickness
emitter
Prior art date
Application number
KR1020110000855A
Other languages
English (en)
Inventor
이진형
안준용
이영현
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020110000855A priority Critical patent/KR20120079591A/ko
Priority to US13/340,111 priority patent/US20120167977A1/en
Publication of KR20120079591A publication Critical patent/KR20120079591A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0224Electrodes
    • H01L31/022408Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0216Coatings
    • H01L31/02161Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/02168Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells the coatings being antireflective or having enhancing optical properties for the solar cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0236Special surface textures
    • H01L31/02366Special surface textures of the substrate or of a layer on the substrate, e.g. textured ITO/glass substrate or superstrate, textured polymer layer on glass substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Sustainable Development (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Energy (AREA)
  • Manufacturing & Machinery (AREA)
  • Photovoltaic Devices (AREA)

Abstract

본 발명은 태양전지 및 그 제조 방법에 관한 것으로, 본 발명의 실시예에 따른 태양전지는 제1 전도성 타입의 기판; 기판의 한 면에 위치하며, 제1 전도성 타입과 반대의 전도성 타입을 갖는 제2 전도성 타입의 에미터부; 에미터부 위에 위치하며, 복수의 콘택 라인을 구비하는 반사방지막; 및 콘택 라인에 의해 노출된 에미터부 위에 위치하는 전극부를 포함하고, 전극부는 상기 에미터부와 직접 접촉하는 시드층을 포함하며, 에미터부는 반사방지막이 위치하는 영역의 제1 두께와 시드층이 위치하는 영역의 제2 두께를 포함하고, 제1 두께와 제2 두께는 서로 다른 크기로 형성된다.

Description

태양전지 및 그 제조 방법{SOLAR CELL AND MANUFACTURING METHOD THEREOF}
본 발명은 태양전지 및 그 제조 방법에 관한 것이다.
최근 석유나 석탄과 같은 기존 에너지 자원의 고갈이 예측되면서 이들을 대체할 신재생 에너지에 대한 관심이 높아지면서, 태양 에너지로부터 전기 에너지를 생산하는 태양전지가 주목 받고 있다.
일반적인 태양전지는 p형과 n형처럼 서로 다른 도전성 타입(conductive type)의 반도체로 각각 이루어지는 기판(substrate) 및 에미터부(emitter layer), 그리고 기판과 에미터부에 각각 연결된 전극을 구비한다. 이때, 기판과 에미터부의 계면에는 p-n 접합이 형성된다.
이러한 태양전지에 빛이 입사되면 반도체 내부의 전자가 광전 효과(photoelectric effect)에 의해 자유전자(free electron)(이하, '전자'라 함)가 되고, p-n 접합의 원리에 따라 전자와 정공은 각각 n형 반도체와 p형 반도체 쪽으로, 예를 들어 에미터부와 기판 쪽으로 각각 이동한다. 그리고 이동한 전자와 정공은 기판 및 에미터부에 전기적으로 연결된 각각의 전극에 의해 수집된다.
한편, 근래에는 기판 및 에미터부에 전기적으로 연결된 전극을 도금 공정으로 형성하는 기술이 개발되고 있다.
본 발명이 이루고자 하는 기술적 과제는 접촉 저항 및 라인 저항이 감소된 태양전지를 제공하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는 접촉 저항 및 라인 저항이 감소된 전극을 포함하는 태양전지의 제조 방법을 제공하는 것이다.
본 발명의 실시예에 따른 태양전지는, 제1 전도성 타입의 기판; 기판의 한 면에 위치하며, 상기 제1 전도성 타입과 반대의 전도성 타입을 갖는 제2 전도성 타입의 에미터부; 에미터부 위에 개구부를 가지고 형성되는 반사방지막; 개구부의 에미터상에 형성되는 금속 실리사이드 시드층; 및 시드층 상에 직접 접촉된 전극층을 포함한다.
금속 실리사이드 시드층은 NiSi로 이루어질 수 있으며, 에미터의 표면으로부터 일부 영역에 형성될 수 있다.
본 발명의 실시예에 따른 태양전지는, 제1 전도성 타입의 기판; 기판의 한 면에 위치하며, 제1 전도성 타입과 반대의 전도성 타입을 갖는 제2 전도성 타입의 에미터부; 에미터부 위에 위치하며, 복수의 콘택 라인을 구비하는 반사방지막; 및 콘택 라인에 의해 노출된 에미터부 위에 위치하는 전극부를 포함하고, 전극부는 상기 에미터부와 직접 접촉하는 시드층을 포함하며, 에미터부는 반사방지막이 위치하는 영역의 제1 두께와 시드층이 위치하는 영역의 제2 두께를 포함하고, 제1 두께와 제2 두께는 서로 다른 크기로 형성된다.
시드층은 니켈 실리사이드로 이루어지며, 50㎚ 내지 200㎚의 두께로 형성된다.
에미터부는 제2 두께가 제1 두께보다 작게 형성된다.
시드층은 콘택 라인과 동일한 폭으로 형성되며, 전극부는 시드층 위에 배치되는 전극층을 더 포함한다.
전극층은 시드층과 직접 접촉하며, 전극층의 상부 폭은 콘택 라인의 폭보다 크게 형성된다.
전극층은 구리, 은, 알루미늄, 주석, 아연, 인듐, 티타늄, 금 및 이들의 조합으로 이루어진 군으로부터 선택된 적어도 하나의 물질을 포함한다.
이러한 구성의 태양전지는, 제1 전도성 타입을 갖는 기판의 한 면 위에 제2 전도성 타입의 에미터부를 제1 두께로 형성하는 단계; 복수의 콘택 라인을 구비하는 반사방지막을 에미터부 위에 형성하는 단계; 콘택 라인의 내부에 니켈층을 형성하는 단계; 열처리를 실시하여, 에미터부와 접촉하는 부분에 니켈 실리사이드로 이루어지는 시드층을 형성하는 단계; 선택적 식각을 실시하여 니켈층을 제거하는 단계; 및 시드층 위에 전극층을 형성하는 단계를 포함하는 제조 방법에 의해 제조할 수 있다.
시드층을 형성하는 단계에서, 시드층이 위치하는 영역의 에미터부를 제1 두께보다 얇은 제2 두께로 형성한다.
시드층을 형성하는 단계는 400℃ 내지 500℃의 온도로 상기 니켈층을 열처리하는 것을 포함하고, 니켈층을 제거하는 단계에서는 H2SO4:H2O2 또는 HNO3:CH3COOH:H2SO4를 식각 솔루션(etching solution)으로 사용한다.
이러한 특징에 따르면, 에미터부와 전극층 사이에 시드층이 위치하므로 콘택 저항이 감소된다. 그리고 전극층과 시드층 사이의 니켈층이 제거되어 전극층이 시드층에 직접 접촉하므로, 전극부의 라인 저항이 감소된다.
도 1은 본 발명의 실시예에 따른 태양전지의 부분 단면도이다.
도 2는 도 1에 도시한 전극부의 확대 단면도이다.
도 3은 니켈층의 두께에 대한 라인 저항의 변화를 나타내는 그래프이다.
도 4는 본 발명의 실시예에 따른 태양전지의 제조 방법을 순차적으로 나타낸 공정도이다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 다양한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 부여하였다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
그러면 첨부한 도면을 참고로 하여 본 발명의 실시예에 따른 태양전지 및 그 제조 방법에 대하여 설명한다.
도 1은 본 발명의 실시예에 따른 태양전지의 부분 단면도이고, 도 2는 도 1에 도시한 전극부의 확대 단면도이다.
도시한 바와 같이, 태양전지는 기판(110), 기판(110)의 한쪽 면, 예를 들면 전면(front surface)에 위치하는 에미터부(120), 에미터부(120)의 위에 위치하는 반사방지막(130), 반사방지막(130)이 위치하지 않는 영역의 에미터부(120) 위에 위치하는 제1 전극(first electrode)(140), 기판(110)의 후면(back surface)에 위치하는 후면 전계(back surface field, BSF)부(150), 후면 전계부(150)의 후면에 위치하는 제2 전극(second electrode)(160)을 포함한다.
기판(110)은 제1 도전성 타입, 예를 들어 n형 도전성 타입의 실리콘 웨이퍼로 이루어진다. 이때, 실리콘은 단결정 실리콘, 다결정 실리콘 기판 또는 비정질 실리콘일 수 있다.
기판(110)이 n형의 도전성 타입을 가지므로, 기판(110)은 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물을 함유한다.
하지만, 이와는 달리, 기판(110)은 p형 도전성 타입일 수 있고, 실리콘 이외의 다른 반도체 물질로 이루어질 수도 있다.
기판(110)이 p형의 도전성 타입을 가질 경우, 기판(110)은 붕소(B), 갈륨, 인듐 등과 같은 3가 원소의 불순물을 함유할 수 있다.
이러한 기판(110)은 적어도 한쪽 면의 표면이 텍스처링(texturing)된 텍스처링 표면(texturing surface)으로 형성될 수 있다.
기판(110)의 전면(front surface)에 위치하는 에미터부(120)는 기판(110)의 도전성 타입과 반대인 제2 도전성 타입, 예를 들어, p형의 도전성 타입을 갖는 불순물부로서, 기판(110)과 p-n 접합을 이룬다.
이러한 p-n 접합으로 인한 내부 전위차(built-in potential difference)에 의해, 기판(110)에 입사된 빛에 의해 생성된 전하인 전자-정공 쌍은 전자와 정공으로 분리되며, 전자는 n형 쪽으로 이동하고 정공은 p형 쪽으로 이동한다.
따라서, 기판(110)이 n형이고 에미터부(120)가 p형일 경우, 분리된 전자는 기판(110)쪽으로 이동하고 분리된 정공은 에미터부(120)쪽으로 이동한다. 따라서, 기판(110)에서는 전자가 다수 캐리어가 되며, 에미터부(120)에서는 정공이 다수 캐리어가 된다.
에미터부(120)가 p형의 도전성 타입을 가질 경우, 에미터부(120)는 붕소(B), 갈륨(Ga), 인듐(In) 등과 같은 3가 원소의 불순물을 기판(110)에 도핑하여 형성할 수 있다.
이와는 달리, 기판(110)이 p형의 도전성 타입을 가질 경우, 에미터부(120)는 n형의 도전성 타입을 가진다. 이 경우, 분리된 정공은 기판(110)쪽으로 이동하고 분리된 전자는 에미터부(120)쪽으로 이동한다.
에미터부(120)가 n형의 도전성 타입을 가질 경우, 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물을 기판(110)에 도핑하여 형성할 수 있다.
기판(110) 전면(front surface)의 에미터부(120) 위에 형성된 반사방지막(130)은 기판(110)의 전면(front surface)을 통해 입사되는 빛의 반사도를 줄이고 특정한 파장 영역의 선택성을 증가시켜 태양전지의 효율을 높인다.
이러한 기능을 하는 반사방지막(130)은 실리콘 산화막, 실리콘 질화막, 이산화 티탄막 및 산화 알루미늄막 중에서 적어도 하나의 막을 포함할 수 있다.
반사방지막(130)은 에미터부(120)의 일부를 노출하는 복수의 콘택 라인(도 4 참조, CL)을 포함한다. 그리고 콘택 라인(CL)을 통해 노출된 에미터부(120)에는 제1 전극(140)이 형성된다.
콘택 라인(CL)은 소정의 폭, 예를 들어 20㎛ 내지 60㎛의 폭(W1)으로 형성된다. 콘택 라인(CL1)을 상기 폭(W1)으로 형성하면, 도금 공정을 이용하여 제1 전극(140)을 형성할 때, 제1 전극(140)을 높은 종횡비, 예를 들어 0.83 내지 1의 종횡비로 형성할 수 있다. 여기에서, 종횡비는 제1 전극(140)의 폭과 두께의 비율을 말한다.
콘택 라인(CL)을 통해 노출된 에미터부(120)에 형성되는 제1 전극(140)은 에미터부(120)와 전기적 및 물리적으로 연결된다. 이때, 제1 전극(140)은 거의 평행하게 정해진 방향으로 뻗어 있다.
이러한 제1 전극(140)은 에미터부(120)쪽으로 이동한 전하, 예를 들면 정공을 수집한다. 본 발명에서, 제1 전극(140)은 핑거 전극(finger electrode)일 수 있다. 이와는 달리, 제1 전극(140)은 핑거 전극 외에 핑거 전극용 집전부를 더 포함할 수 있다.
제1 전극(140)은 에미터부(120)와 직접 접촉하는 시드층(141) 및 시드층(141) 위에 위치하는 전극층(142)을 포함한다.
시드층(141)은 니켈을 포함하는 물질, 예컨대 니켈 실리사이드(NiSi, Ni2Si, NiSi2 등을 포함)로 형성되며, 50㎚ 내지 200㎚의 두께(T1)로 형성될 수 있다.
여기에서 시드층(141)의 두께(T1)를 상기 범위로 제한하는 이유는 시드층(141)의 두께가 50㎚ 미만일 경우 접촉 저항이 높고, 시드층(141)의 두께가 200㎚ 이상일 경우 시드층을 형성하기 위한 열처리 과정에서 니켈 확산으로 인한 션트 리키지(shunt leakage)가 발생할 수 있기 때문이다.
따라서, 시드층(141)의 두께(T1)를 50㎚ 내지 200㎚의 두께로 형성하면, 접촉 저항을 감소시키면서도 션트 리키지가 발생하는 것을 방지할 수 있다.
한편, 에미터부(120)는 반사방지막(130)이 위치하는 영역의 제1 두께(T2)와 시드층(141)이 위치하는 영역의 제2 두께(T3)를 갖는다. 콘택 라인(CL)의 내부에 시드층(141)이 위치하므로, 제1 두께(T2)와 제2 두께(T3)는 서로 다른 크기로 형성된다. 즉, 시드층(141)이 위치하는 영역의 제2 두께(T3)는 반사방지막(130)이 위치하는 영역의 제1 두께(T2)보다 작게 형성된다.
이러한 구성의 시드층(141)은 콘택 라인(CL)의 폭(W1)과 동일한 폭으로 형성된다.
시드층(141) 위에 형성되는 전극층(142)은 적어도 하나의 도전성 금속 물질을 포함한다. 이들 도전성 금속 물질의 예는 니켈(Ni), 구리(Cu), 은(Ag), 알루미늄(Al), 주석(Sn), 아연(Zn), 인듐(In), 티타늄(Ti), 금(Au) 및 이들의 조합으로 이루어진 군으로부터 선택된 적어도 하나일 수 있지만, 이외의 다른 도전성 금속 물질로 이루어질 수 있다.
본 실시예에서 전극층(142)은 구리층(142a)을 포함한다. 구리층(142a)은 실질적인 전기적 도선으로 기능한다. 그런데, 구리의 경우 공기 중에서 쉽게 산화되며 모듈화 공정에서 인접한 태양전지들을 전기적으로 연결하는 인터커넥터, 예컨대 리본(도시하지 않음)을 구리층(142a)에 직접 솔더링(soldering)하는 것이 용이하지 않은 것으로 알려져 있다.
따라서, 전극층(142)이 구리층(142a)을 포함하는 경우에는 구리의 산화를 방지하고 리본의 솔더링 작업이 원활히 이루어지도록 하기 위해 구리층(142a) 위에 주석층(142b)이 더 형성된다.
전극층(142)은 상부 폭(W2)이 콘택 라인의 폭(W1)보다 크게 형성된다.
이를 위해, 전극층(142)은 반사방지막(130)의 두께보다 두껍게, 예를 들어 10㎛ 내지 30㎛의 두께로 형성될 수 있다. 그리고 주석층(142b)은 5㎛ 내지 15㎛의 두께로 형성될 수 있다.
물론, 구리층(142a)이 아닌 다른 금속 물질, 예를 들어 은(Ag)으로 전극층을 형성하는 경우에는 주석층(142b)을 생략하는 것도 가능하다.
제1 전극(140)이 핑거 전극인 경우, 기판(110)의 전면(front surface)에는 핑거 전극으로 이동한 전하를 수집하는 핑거 전극용 집전부가 핑거 전극과 교차하는 방향으로 더 형성될 수 있다. 핑거 전극용 집전부는 제1 전극(140)과 마찬가지로 도금 전극으로 형성할 수 있지만, 핑거 전극과는 달리 도전성 물질을 함유하는 도전 페이스트를 인쇄, 건조 및 소성하여 형성할 수도 있다.
이러한 구성의 제1 전극(140)은 위에서 설명한 바와 같이 전극층(142)이 시드층(141)과 직접 접촉한다.
따라서, 시드층(141)과 전극층(142) 사이에 니켈층이 위치하는 경우에 비해 라인 저항이 감소된다.
도 3은 니켈층의 두께에 대한 라인 저항의 변화를 나타내는 그래프로서, 이 실험은 은(Ag)으로 형성한 전극층(142)을 사용하여 실시하였다.
도 3에 도시한 바와 같이, 제1 전극(140)의 단면적을 600㎛2이라 할 때, 제1 전극(140)의 라인 저항은 니켈층이 없는 경우에 비해 니켈층이 있는 경우 점점 증가하는 것을 알 수 있다.
일례로, 시드층(141)과 전극층(142) 사이에 니켈층이 없는 경우에는 제1 전극(140)의 라인 저항이 대략 0.43Ω㎠로 측정되었지만, 시드층(141)과 전극층(142) 사이에 3㎛의 두께를 갖는 니켈층이 있는 경우에는 제1 전극의 라인 저항이 대략 0.532Ω㎠로 측정되었다. 그리고 제1 전극(140)의 라인 저항은 니켈층의 두께가 증가할수록 증가하는 것으로 측정되었다.
따라서, 전극층(142)이 시드층(141)과 직접 접촉하는 본원 발명은 시드층(141)과 전극층(142) 사이에 니켈층이 있는 경우에 비해 라인 저항을 감소시킬 수 있다.
기판(110)의 후면에 위치하는 제2 전극(160)은 기판(110)쪽으로 이동하는 전하, 예를 들어 전자를 수집하여 외부 장치로 출력한다.
제2 전극(160)은 알루미늄(A), 니켈(Ni), 구리(Cu), 은(Ag), 주석(Sn), 아연(Zn), 인듐(In), 티타늄(Ti), 금(Au) 및 이들의 조합으로 이루어진 군으로부터 선택된 적어도 하나의 도전성 물질로 이루어질 수 있다.
제2 전극(160)은 후면 전극 및 후면 전극용 집전부를 포함할 수 있으며, 후면 전극용 집전부는 핑거 전극용 집전부와 평행한 방향으로 위치할 수 있다. 후면 전극용 집전부는 후면 전극에서 수집된 전하를 외부로 출력한다.
후면 전계부(150)는 기판(110)의 후면 전체 영역 또는 제2 전극(160)이 위치하는 영역에 형성되며, 기판(110)과 동일한 도전성 타입의 불순물이 기판(110)보다 고농도로 도핑된 영역, 예를 들면, n+ 영역으로 형성된다.
후면 전계부(150)는 기판(110)과의 불순물 농도 차이로 인해 전위 장벽을 형성함으로써 기판(110) 후면쪽으로의 정공 이동을 방해한다. 따라서 기판(110)의 표면 근처에서 전자와 정공이 재결합하여 소멸되는 것이 감소된다.
이와 같은 구조를 갖는 태양전지의 동작은 다음과 같다.
태양전지로 조사된 빛이 에미터부(120)를 통해 기판(110)으로 입사되면, 기판(110)으로 입사된 빛 에너지에 의해 전자-정공 쌍이 발생한다.
이때, 기판(110)의 전면(front surface)이 텍스처링 표면으로 형성된 경우에는 기판(110) 전면(front surface)에서의 빛 반사도가 감소하고, 빛의 흡수율이 증가되어 태양전지의 효율이 향상된다.
이에 더하여, 반사방지막(130)에 의해 기판(110)으로 입사되는 빛의 반사 손실이 줄어들어 기판(110)으로 입사되는 빛의 양은 더욱 증가한다.
이들 전자-정공 쌍은 기판(110)과 에미터부(120)의 p-n접합에 의해 서로 분리되며, 전자는 n형의 도전성 타입을 갖는 기판(110)쪽으로 이동하고, 정공은 p형의 도전성 타입을 갖는 에미터부(120)쪽으로 이동한다.
이처럼, 기판(110)쪽으로 이동한 전자는 후면 전계부(150)를 통해 제2 전극(160)으로 이동하고, 에미터부(120)쪽으로 이동한 정공은 제1 전극(140)으로 이동한다.
따라서, 어느 한 태양전지의 제1 전극(140)과 인접한 태양전지의 제2 전극(170)을 인터커넥터 등의 도선으로 연결하면 전류가 흐르게 되고, 이를 외부에서 전력으로 이용하게 된다.
이하, 도 4를 참고로 하여 본 발명의 실시예에 따른 태양전지의 제조 방법에 대하여 설명한다.
도 4는 본 발명의 실시예에 따른 태양전지의 제조 방법을 순차적으로 나타낸 공정도이다.
도면을 참고하면, 먼저, 제1 도전성 타입을 갖는 기판(110)의 한쪽 면, 예를 들어 전면에 제1 두께(T2)를 갖는 에미터부(120)를 형성하고, 에미터부(120) 위에 반사방지막(130)을 형성한다.
기판(110)이 n형의 도전성 타입을 갖는 경우, 에미터부(120)는 붕소(B), 갈륨(Ga), 인듐(In) 등과 같은 3가 원소의 불순물을 기판(110)에 도핑하여 형성할 수 있다.
이와는 달리, 기판(110)이 p형의 도전성 타입을 가질 경우, 에미터부(120)는 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물을 기판(110)에 도핑하여 형성할 수 있다.
에미터부(120)를 형성하기 전에 기판(110)의 한쪽 면을 텍스처링 하여 기판(110)의 전면에 복수의 요철을 형성할 수 있다.
텍스처링은 일반적으로 알칼리 용액이 담긴 욕조(bath)에 일정 시간 동안 기판(110)을 담가 놓은 것으로 이루어진다.
일 예로, 텍스처링 작업은 약 80℃의 온도의 알카리 용액에서 약 20분 내지 40분간 실시될 수 있다. 텍스처링 작업이 진행되면 기판(110)의 전면(front surface)이 식각되어 불규칙한 피라미드 구조를 갖는 요철(101)이 형성된다.
알칼리 용액으로는 대략 2 중량%(wt%) 내지 5 중량%의 수산화칼륨(KOH)이나 수산화나트륨(NaOH) 용액을 사용할 수 있고, 수산화암모늄(NH4OH) 용액을 사용할 수도 있다.
이때, 형성되는 요철의 높이, 즉 각 피라미드 구조의 높이는 약 1㎛ 내지 10㎛일 수 있다.
에미터부(120)를 형성한 후, PECVD와 같은 화학 기상 증착이나 스퍼터링 등을 이용하여 반사방지막(130)을 형성한다.
반사방지막(130)은 실리콘 질화막, 실리콘 산화막, 산화 알루미늄막, 실리콘 산화질화막 또는 이산화 티탄막 중 하나일 수 있다.
반사 방지막(130)은 물리적 성질이 다른 두 개의 막을 구비할 수 있으며, 이 경우 하부막은 높은 굴절율을 갖는 물질로 형성되고, 상부막은 하부막에 비해 낮은 굴절율을 갖는 물질로 형성될 수 있다.
반사방지막(130)을 형성한 후, 기판(110)의 다른 쪽 면, 예를 들어 후면에 제2 전극(160)과 후면 전계부(150)를 형성한다.
이어서, 반사방지막(130)을 패터닝하여 일정한 폭(W1)을 갖는 복수의 콘택 라인(CL)을 형성한다.
반사방지막(130)을 패터닝할 때에는 레이저 어블레이션(laser ablation)을 이용한 식각 공정, 식각 페이스트(etching paste) 또는 식각 레지스트(etching resist)를 이용한 식각 공정을 사용할 수 있다.
계속하여, 콘택 라인(CL)의 내부에 니켈층(143)을 형성한다. 니켈층(143)은 진공 방법, 예컨대 스퍼터링법을 이용하여 형성할 수 있다.
다른 예로, 니켈층(143)은 무전해도금 또는 전해 도금 공정을 이용하여 형성할 수 있다.
도시하지는 않았지만, 니켈층(143)은 반사방지막(130) 위에도 형성될 수 있다.
니켈층(143)을 형성한 다음, 400℃ 내지 500℃의 온도로 열처리를 실시하여 니켈 실리사이드(Ni2Si, NiSi, 또는 NiSi2)로 이루어진 시드층(141)을 형성한다. 접촉 저항을 감소시키면서도 션트 리키지가 발생하는 것을 방지할 수 있도록 하기 위해 시드층(141)은 50㎚ 내지 200㎚의 두께(T1)로 형성한다.
시드층(141)을 형성하기 위해 열처리를 실시하면, 니켈층(143)의 니켈 원소가 에미터부(120)로 확산된다. 따라서, 에미터부(120)는 시드층(141)이 위치하는 영역에서 제2 두께(T3)를 갖는다.
시드층(141)을 형성한 후, 선택적 식각을 실시하여 니켈층(143)을 제거한다. 여기에서, '선택적 식각'은 시드층(141)을 형성하는 니켈 실리사이드와 니켈층(143)을 형성하는 니켈 중에서 어느 한 물질만 제거하기 위한 식각을 말한다.
본 실시예에서는 제1 전극(140)의 라인 저항을 감소시키기 위하여, H2SO4:H2O2 또는 HNO3:CH3COOH:H2SO4를 식각 솔루션(etching solution)으로 사용하여 니켈층(143)을 제거한다
니켈층(143)을 제거하여 시드층(141)의 표면을 노출시킨 후, 시드층(141) 위에 전극층(142)을 형성한다.
전극층(142)은 전해도금을 실시하여 10㎛ 내지 30㎛의 두께를 갖는 구리층(142a) 및 5㎛ 내지 15㎛의 두께를 갖는 주석층(142b)을 순차적으로 형성하는 것에 따라 형성할 수 있다.
전극층(142)을 형성할 때, 구리층(142)의 두께를 반사방지막(130)의 두께보다 두껍게, 예를 들어 10㎛ 내지 30㎛의 두께로 형성하고, 이후 주석층(142b)을 5㎛ 내지 15㎛의 두께로 형성하여 전극층(142)의 상부 폭(W2)을 콘택 라인의 폭(W1)보다 크게 형성한다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되지 않으며, 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속한다.
110: 기판 120: 에미터부
130: 반사방지막 140: 제1 전극
141: 시드층 142: 전극층
150: 후면 전계부 160: 제2 전극

Claims (16)

  1. 제1 전도성 타입의 기판;
    상기 기판의 한 면에 위치하며, 상기 제1 전도성 타입과 반대의 전도성 타입을 갖는 제2 전도성 타입의 에미터부;
    상기 에미터부 위에 개구부를 가지고 형성되는 반사방지막;
    상기 개구부의 에미터상에 형성되는 금속 실리사이드 시드층; 및
    상기 시드층 상에 직접 접촉된 전극층
    을 포함하는 태양전지.
  2. 제1항에서,
    상기 금속 실리사이드 시드층은 NiSi로 이루어지는 태양전지.
  3. 제1항에서,
    상기 금속 실리사이드 시드층은 상기 에미터의 표면으로부터 일부 영역에 형성되는 태양전지.
  4. 제1 전도성 타입의 기판;
    상기 기판의 한 면에 위치하며, 상기 제1 전도성 타입과 반대의 전도성 타입을 갖는 제2 전도성 타입의 에미터부;
    상기 에미터부 위에 위치하며, 복수의 콘택 라인을 구비하는 반사방지막; 및
    상기 콘택 라인에 의해 노출된 상기 에미터부 위에 위치하는 전극부
    를 포함하고,
    상기 전극부는 상기 에미터부와 직접 접촉하는 시드층을 포함하며,
    상기 에미터부는 상기 반사방지막이 위치하는 영역의 제1 두께와 상기 시드층이 위치하는 영역의 제2 두께를 포함하고, 상기 제1 두께와 제2 두께는 서로 다른 크기로 형성되는 태양전지.
  5. 제4항에서,
    상기 시드층은 니켈 실리사이드로 이루어지는 태양전지.
  6. 제5항에서,
    상기 시드층은 50㎚ 내지 200㎚의 두께로 형성되는 태양전지.
  7. 제4항 내지 제6항 중 어느 한 항에서,
    상기 에미터부의 상기 제2 두께가 상기 제1 두께보다 작게 형성되는 태양전지.
  8. 제7항에서,
    상기 시드층은 상기 콘택 라인과 동일한 폭으로 형성되는 태양전지.
  9. 제8항에서,
    상기 전극부는 상기 시드층 위에 배치되는 전극층을 더 포함하는 태양전지.
  10. 제9항에서,
    상기 전극층은 상기 시드층과 직접 접촉하는 태양전지.
  11. 제10항에서,
    상기 전극층의 상부 폭은 상기 콘택 라인의 폭보다 크게 형성되는 태양전지.
  12. 제11항에서,
    상기 전극층은 구리, 은, 알루미늄, 주석, 아연, 인듐, 티타늄, 금 및 이들의 조합으로 이루어진 군으로부터 선택된 적어도 하나의 물질을 포함하는 태양전지.
  13. 제1 전도성 타입을 갖는 기판의 한 면 위에 제2 전도성 타입의 에미터부를 제1 두께로 형성하는 단계;
    복수의 콘택 라인을 구비하는 반사방지막을 상기 에미터부 위에 형성하는 단계;
    상기 콘택 라인의 내부에 니켈층을 형성하는 단계;
    열처리를 실시하여, 상기 에미터부와 접촉하는 부분에 니켈 실리사이드로 이루어지는 시드층을 형성하는 단계;
    선택적 식각을 실시하여 상기 니켈층을 제거하는 단계; 및
    상기 시드층 위에 전극층을 형성하는 단계
    를 포함하는 태양전지의 제조 방법.
  14. 제13항에서,
    상기 시드층을 형성하는 단계에서, 상기 시드층이 위치하는 영역의 상기 에미터부를 상기 제1 두께보다 얇은 제2 두께로 형성하는 태양전지의 제조 방법.
  15. 제13항에서,
    상기 시드층을 형성하는 단계는 400℃ 내지 500℃의 온도로 상기 니켈층을 열처리하는 것을 포함하는 태양전지의 제조 방법.
  16. 제13항 내지 제15항 중 어느 한 항에서,
    상기 니켈층을 제거하는 단계에서는 H2SO4:H2O2 또는 HNO3:CH3COOH:H2SO4를 식각 솔루션(etching solution)으로 사용하는 태양전지의 제조 방법.
KR1020110000855A 2011-01-05 2011-01-05 태양전지 및 그 제조 방법 KR20120079591A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110000855A KR20120079591A (ko) 2011-01-05 2011-01-05 태양전지 및 그 제조 방법
US13/340,111 US20120167977A1 (en) 2011-01-05 2011-12-29 Solar cell and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110000855A KR20120079591A (ko) 2011-01-05 2011-01-05 태양전지 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20120079591A true KR20120079591A (ko) 2012-07-13

Family

ID=46379665

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110000855A KR20120079591A (ko) 2011-01-05 2011-01-05 태양전지 및 그 제조 방법

Country Status (2)

Country Link
US (1) US20120167977A1 (ko)
KR (1) KR20120079591A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180114985A (ko) * 2017-04-11 2018-10-22 오씨아이 주식회사 태양 전지 및 그의 제조 방법
US11004988B2 (en) 2013-05-20 2021-05-11 Lg Electronics Inc. Solar cell and method for manufacturing the same

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101956734B1 (ko) * 2012-09-19 2019-03-11 엘지전자 주식회사 태양 전지 및 그의 제조 방법
US20150179834A1 (en) * 2013-12-20 2015-06-25 Mukul Agrawal Barrier-less metal seed stack and contact
FR3045674B1 (fr) * 2015-12-17 2019-12-20 Aveni Procede de metallisation d'un substrat semi-conducteur avec du cuivre mettant en oeuvre un siliciure de cobalt ou de nickel

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4321283A (en) * 1979-10-26 1982-03-23 Mobil Tyco Solar Energy Corporation Nickel plating method
AU576594B2 (en) * 1984-06-15 1988-09-01 Kanegafuchi Kagaku Kogyo Kabushiki Kaisha Heat-resistant thin film photoelectric converter
US5178685A (en) * 1991-06-11 1993-01-12 Mobil Solar Energy Corporation Method for forming solar cell contacts and interconnecting solar cells
JP3578539B2 (ja) * 1996-02-08 2004-10-20 三菱電機株式会社 太陽電池の製造方法および太陽電池構造
US6524880B2 (en) * 2001-04-23 2003-02-25 Samsung Sdi Co., Ltd. Solar cell and method for fabricating the same
US20070235077A1 (en) * 2006-03-27 2007-10-11 Kyocera Corporation Solar Cell Module and Manufacturing Process Thereof
WO2009067475A1 (en) * 2007-11-19 2009-05-28 Applied Materials, Inc. Crystalline solar cell metallization methods
US7964499B2 (en) * 2008-05-13 2011-06-21 Samsung Electronics Co., Ltd. Methods of forming semiconductor solar cells having front surface electrodes

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11004988B2 (en) 2013-05-20 2021-05-11 Lg Electronics Inc. Solar cell and method for manufacturing the same
KR20180114985A (ko) * 2017-04-11 2018-10-22 오씨아이 주식회사 태양 전지 및 그의 제조 방법

Also Published As

Publication number Publication date
US20120167977A1 (en) 2012-07-05

Similar Documents

Publication Publication Date Title
KR101661768B1 (ko) 태양전지 및 이의 제조 방법
KR101110825B1 (ko) 이면 접합형 태양 전지 및 그 제조 방법
US8552520B2 (en) Semiconductor devices and methods for manufacturing the same
KR101046219B1 (ko) 선택적 에미터를 갖는 태양전지
KR100984700B1 (ko) 태양 전지 및 그 제조 방법
KR20120091629A (ko) 태양전지
KR20120110283A (ko) 양면 수광형 태양전지
KR101128838B1 (ko) 태양 전지 및 그 제조 방법
KR20120079591A (ko) 태양전지 및 그 제조 방법
KR102173644B1 (ko) 태양 전지 및 이의 제조 방법
KR101882439B1 (ko) 태양 전지 및 그 제조 방법
KR20120037277A (ko) 태양전지 및 이의 제조 방법
KR101975580B1 (ko) 태양전지
KR101135590B1 (ko) 태양 전지 및 그 제조 방법
KR101708242B1 (ko) 태양전지 및 이의 제조 방법
KR101983361B1 (ko) 양면 수광형 태양전지
KR20120035291A (ko) 태양 전지 제조 방법
KR20150066131A (ko) 이종 접합 태양 전지 및 이의 제조 방법
KR101600628B1 (ko) 태양 전지 및 그 제조 방법
KR102126851B1 (ko) 태양 전지 및 이의 제조 방법
KR101588457B1 (ko) 태양 전지 및 그 제조 방법
KR101752404B1 (ko) 태양 전지 및 이의 제조 방법
KR20120080904A (ko) 태양전지 및 그 제조 방법
KR101729305B1 (ko) 태양전지
KR102120120B1 (ko) 태양 전지 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application