KR20120035291A - 태양 전지 제조 방법 - Google Patents

태양 전지 제조 방법 Download PDF

Info

Publication number
KR20120035291A
KR20120035291A KR1020100096697A KR20100096697A KR20120035291A KR 20120035291 A KR20120035291 A KR 20120035291A KR 1020100096697 A KR1020100096697 A KR 1020100096697A KR 20100096697 A KR20100096697 A KR 20100096697A KR 20120035291 A KR20120035291 A KR 20120035291A
Authority
KR
South Korea
Prior art keywords
impurity
solar cell
masking layer
substrate
forming
Prior art date
Application number
KR1020100096697A
Other languages
English (en)
Inventor
김형석
이헌민
고화영
최정훈
김철
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020100096697A priority Critical patent/KR20120035291A/ko
Publication of KR20120035291A publication Critical patent/KR20120035291A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/03529Shape of the potential jump barrier or surface barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/547Monocrystalline silicon PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Sustainable Development (AREA)
  • Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Photovoltaic Devices (AREA)

Abstract

본 발명은 태양 전지 제조 방법에 관한 것이다
본 발명에 따른 태양 전지 제조 방법의 일례는 기판 상부에 제 1 도전성 타입의 제 1 불순물부를 형성하는 단계; 제 1 불순물부 상부에 마스킹층(Masking layer)을 형성하는 단계; 마스킹층 상부에 에칭 페이스트를 형성하는 단계; 및 에칭 페이스트를 가열하여 에칭 페이스트의 하부에 위치하는 마스킹층과 제 1 불순물부를 동시에 에칭(Etching)하여 제거하는 단계;를 포함한다.

Description

태양 전지 제조 방법{METHOD FOR MANUFACTURING SOLAR CELL }
본 발명은 태양 전지 제조 방법에 관한 것이다.
최근 석유나 석탄과 같은 기존 에너지 자원의 고갈이 예측되면서 이들을 대체할 대체 에너지에 대한 관심이 높아지고, 이에 따라 태양 에너지로부터 전기 에너지를 생산하는 태양 전지가 주목 받고 있다.
일반적인 태양 전지는 p형과 n형처럼 서로 다른 도전성 타입(conductive type)에 의해 p-n 접합을 형성하는 반도체부, 그리고 서로 다른 도전성 타입의 반도체부에 각각 연결된 전극을 구비한다.
이러한 태양 전지에 빛이 입사되면 반도체에서 복수의 전자-정공 쌍이 생성되고, 생성된 전자-정공 쌍은 광기전력 효과(photovoltaic effect)에 의해 전하인 전자와 정공으로 각각 분리되어, 전자는 n형의 반도체부 쪽으로 이동하고 정공은 p형의 반도체부 쪽으로 이동한다. 이동한 전자와 정공은 각각 p형의 반도체부와 n형의 반도체부에 연결된 서로 다른 전극에 의해 수집되고 이 전극들을 전선으로 연결하여 전력을 얻는다.
일반적으로 전극들은 빛이 입사되지 않는 반도체부 위뿐만 아니라 빛이 입사되는 반도체부 위에도 위치하므로, 입사면 쪽에 위치한 전극에 의해 빛의 입사 면적이 감소하여 태양 전지의 효율이 떨어진다.
따라서 빛의 입사 면적을 증가시키기 위해, 전자와 정공을 수집하는 전극을 모두 빛이 입사되지 않는 면에 위치시킨 후면 전극형 구조(back contact)의 태양 전지가 개발되어 있다.
본 발명이 이루고자 하는 기술적 과제는 태양 전지의 제조 공정을 단순화 함으로써 태양 전지의 제조 시간과 제조 비용을 절감하는 태양 전지의 제조 방법을 제공하는데 그 목적이 있다.
본 발명에 따른 태양 전지 제조 방법의 일례는 기판 상부에 제 1 도전성 타입의 제 1 불순물부를 형성하는 단계; 제 1 불순물부 상부에 마스킹층(Masking layer)을 형성하는 단계; 마스킹층 상부에 에칭 페이스트를 형성하는 단계; 및 에칭 페이스트를 가열하여 에칭 페이스트의 하부에 위치하는 마스킹층과 제 1 불순물부를 동시에 에칭(Etching)하여 제거하는 단계;를 포함한다.
여기서, 에칭 페이스트를 형성하는 단계에서, 에칭 페이스트는 마스킹층 상부에 미리 결정된 패턴으로 프린팅하여 형성될 수 있다.
또한, 마스킹층은 산화막(Oxide)를 포함할 수 있다.
또한, 제 1 불순물부 두께 대비 마스킹층 두께의 비는 1: 1.3 ~ 100 사이일 수 있다.
또한, 태양 전지 제조 방법은 동시에 에칭하는 단계 이후, 마스킹층 상부 및 기판의 상부에 제 1 도전성 타입과 반대인 제 2 도전성 타입의 제 2 불순물부를 형성하는 단계;를 더 포함 할 수 있다.
여기서, 제 2 불순물부 두께 대비 마스킹층 두께의 비는 1: 1.3 ~ 100 사이일 수 있다.
또한, 제 1 불순물부 두께 대비 제 2 불순물부 두께는 대략 동일할 수 있다.
또한, 태양 전지 제조 방법은 제 2 불순물부를 형성하는 단계이후, 마스킹층만을 선택적으로 에칭하여 제거하는 식각 용액을 이용하여 마스킹층 및 마스킹층 상부에 형성된 제 2 불순물부를 동시에 제거하는 단계;를 더 포함할 수 있다.
여기서, 식각 용액은 버퍼 산화 식각(Buffered Oxide Etch;BOE) 용액일 수 있다. 예를 들어 식각 용액은 산성불화암모늄(NH4F) 용액과 불산(HF) 용액이 혼합된 물질을 포함할 수 있다.
또한, 태양 전지 제조 방법은 마스킹층 및 제 2 불순물부를 동시에 제거하는 단계 이후, 제 1 불순물부 및 제 2 불순물부 각각의 상부 도전성의 제 1 전극 및 제 2 전극을 형성하는 단계;를 더 포함할 수 있다.
또한, 에칭 페이스트는 불산(HF), 질산(HNO3), 초산(CH3COOH)의 혼합물 또는 수산화칼륨(KOH)을 포함할 수 있다.
본 발명에 따른 태양 전지 제조 방법의 다른 일례는 기판 상부에 제 1 도전성 타입의 제 1 불순물을 갖는 제 1 반도체층을 형성하는 단계; 제 1 반도체층 상부에 마스킹층(Masking layer)을 형성하는 단계; 마스킹층 상부에 에칭 페이스트를 형성하는 단계; 및 에칭 페이스트의 하부에 위치하는 마스킹층 일부와 제 1 반도체층의 일부를 제거하여 기판의 일부를 노출하는 단계; 노출된 기판의 상부에 제 1 도전성 타입과 반대인 제 2 도전성 타입의 제 2 불순물을 갖는 제 2 반도체층을 형성하는 단계;. 마스킹층의 나머지를 제거하는 단계; 및 제 1 반도체층 및 제 2 반도체층 상부에 각각 전극을 형성하는 단계;를 포함한다.
여기서, 태양 전지 제조 방법은 제 1 반도체층과 기판 사이에는 진성 반도체층을 더 형성하는 단계를 더 포함할 수 있다.
또한, 태양 전지 제조 방법은 제 2 반도체층과 기판 사이에는 진성 반도체층을 더 형성하는 단계를 더 포함할 수 있다.
본 발명에 따른 태양 전지 제조 방법의 일례는 제 1 불순물부를 형성함에 있어서, 에칭 페이스트를 이용함으로써 제조 비용 및 제조 시간을 절약하는 효과가 있고, 아울러, 식각 용액이 마스킹층만 선택적으로 제거함으로써, 제 1 불순물부 상부에 형성된 제 2 불순물부도 함께 제거함으로써 제조 공정을 단순화시키는 효과가 있다.
도 1은 본 발명의 한 실시예에 따른 태양 전지의 한 예에 대한 일부 사시도이다.
도 2는 도 1에 도시한 태양 전지를 II-II선을 따라 잘라 도시한 단면도이다.
도 3a 내지 도 3f를 참고로 하여, 도 1에 도시된 본 발명의 일례에 따른 태양 전지의 제조 방법의 일례에 대하여 설명한다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한 어떤 부분이 다른 부분 위에 “전체적”으로 형성되어 있다고 할 때에는 다른 부분의 전체 면에 형성되어 있는 것뿐만 아니라 가장 자리 일부에는 형성되지 않은 것을 뜻한다.
그러면 첨부한 도면을 참고로 하여 본 발명의 실시예에 따른 다양한 예의 태양 전지와 그 제조 방법에 대하여 설명한다.
먼저, 도 1 및 도 2를 참고로 하여 본 발명의 한 실시예에 따른 태양 전지의 한 예에 대하여 상세하게 설명한다.
도 1 및 도 2를 참고로 하면, 본 발명의 일례에 따른 태양 전지(1)는 기판(110), 빛이 입사되는 기판(110)의 면인 입사면[이하, ‘전면(front surface)’라 함] 위에 위치하는 전면 보호부(191), 전면 보호부(191) 위에 위치하는 반사 방지부(130), 빛이 입사되지 않고 입사면의 반대쪽 면인 기판(110)의 면[이하, ‘후면(rear surface)’라 함] 위에 위치하는 후면 보호부(192), 후면 보호부(192) 위에 위치하는 복수의 제 1 불순물부(121), 후면 보호부(192) 위에 위치하고 복수의 제 1 불순물부(121)와 이격되어 있는 복수의 제 2 불순물부(172), 복수의 제 1 불순물부(121) 위에 각각 위치하는 복수의 제 1 전극(141)과 복수의 제 2 불순물부(172) 위에 각각 위치하는 복수의 제 2 전극(142)을 포함한다.
여기서, 제 1 불순물부(121)는 에미터부(emitter region) 또는 후면 전계부[back surface field (BSF) region] 중 어느 하나로 정의할 수 있으며, 제 2 불순물부(172)는 에미터부(emitter region) 또는 후면 전계부[back surface field (BSF) region] 중 나머지 하나로 정의할 수 있다.
기판(110)은 제1 도전성 타입, 예를 들어 n형 도전성 타입의 실리콘(silicon)으로 이루어진 반도체 기판일 수 있다. 이때, 실리콘은 단결정 실리콘 또는 다결정 실리콘과 같은 결정질 실리콘이다. 기판(110)이 n형의 도전성 타입을 가질 경우, 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물이 기판(110)에 도핑(dopping)된다. 하지만, 이와는 달리, 기판(110)은 p형 도전성 타입일 수 있고, 실리콘 이외의 다른 반도체 물질로 이루어질 수도 있다. 기판(110)이 p형의 도전성 타입을 가질 경우, 기판(110)은 붕소(B), 갈륨(Ga), 인듐(In) 등과 같은 3가 원소의 불순물이 기판(110)에 도핑된다.
이러한 기판(110)은 전면이 불규칙한 표면을 갖는 요철면을 갖는다. 편의상 도 1에서, 기판(110)의 가장자리 부분만 요철면으로 도시하여 그 위에 위치하는 전면 보호부(191)와 반사 방지부(130) 역시 그 가장자리 부분만 요철면으로 도시한다. 하지만, 실질적으로 기판(110)의 전면 전체가 요철면을 갖고 있으며, 이로 인해 기판(110)의 전면 위에 위치한 전면 보호부(191)와 반사 방지부(130) 역시 요철면을 갖는다.
기판(110)의 전면 위에 위치한 전면 보호부(191)는 기판(110)의 표면 및 그 근처에 주로 존재하는 댕글링 결합(dangling bond)과 같은 결함(defect)을 안정한 결합으로 바꾸어 결함에 의해 기판(110)의 표면 쪽으로 이동한 전하가 소멸되는 것을 감소시키는 패시베이션 기능(passivation function)을 수행하여 결함에 의해 기판(110)의 표면 및 그 근처에서 손실되는 전하의 양을 감소시킨다.
본 실시예에서, 전면 보호부(191)는 약 1㎚ 내지 10㎚의 두께를 가질 수 있고, 진성 비정질 실리콘[intrinsic amorphous silicon (a-Si)]으로 이루어질 수 있다.
전면 보호부(191)의 두께가 약 1nm 이상이면 기판(110) 전면에 전면 보호부(191)가 좀더 균일하게 도포되므로 패시베이션 기능을 좀더 양호하게 수행할 수 있으며, 전면 보호부(191)의 두께가 약 10nm 이하면 전면 보호부(191) 내에서 흡수되는 빛의 양이 좀더 감소시켜 기판(110) 내로 입사되는 빛의 양을 좀더 증가시킬 수 있다.
전면 보호부(191) 위에 위치한 반사 방지부(130)는 태양 전지(1)로 입사되는 빛의 반사도를 줄이고 특정 파장 영역의 선택성을 증가시켜, 태양 전지(1)의 효율을 높인다. 이러한 반사 방지부(130)는 ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide) 등의 투명한 도전성 산화물(transparent conductive oxide, TCO)과 같은 투명한 도전성 물질로 이루어져 있다.
반사 방지부(130)는 기판(110)의 전면뿐만 아니라 측면 일부에도 형성될 수 있고, 이 경우 하부에 위치하는 기판(110)이나 제 1 불순물부(121) 또는 인접한 곳에 위치하는 다른 태양 전지와의 전기적인 접촉이 발생할 수 있다. 따라서, 반사 방지부(130)의 전도도가 클 경우, 접촉한 부분에서의 션트(shunt) 현상이 발생하고, 이로 인해 불필요한 전하의 손실 등을 초래한다.
또한 반사 방지부(130)의 전도도가 높을 때, 기판(110)의 전면 쪽으로 이동하는 전하(예, 정공)는 반사 방지부(130) 쪽으로 이동하여, 전도도가 높은 반사 방지부(130)을 따라 이동하게 된다. 이로 인해, 기판(110)의 후면 쪽으로 이동하여 해당 전극(142)에 의해 수집되는 전하의 양이 감소하는 문제가 발생한다.
따라서, 반사 방지부(130)는 전도도가 낮을수록 유리하다.
또한, 외부로부터 기판(110)으로 입사되는 빛의 창구 역할을 하는 반사 방지부(130)의 면저항이 너무 낮을 경우, 즉 전도도가 높을 경우, 빛의 투과도가 감소한다.
따라서 션트 발생을 방지하기 위한 전도도와 빛의 투과도를 고려하여 반사 방지부(130)는 약 50Ω/sq. 내지 100Ω/sq.의 면저항값을 갖는다. 반사 방지부(130)의 면저항값이 약 50Ω/sq.이상일 경우, 전면 보호부(191) 위에 좀더 균일하게 도포되고 좀더 안정적인 반사 방지 기능을 수행할 수 있으며, 반사 방지부(130)의 면저항값이 약 100Ω/sq.이하일 경우, 반사 방지부(130)는 션트 발생을 좀더 줄이고 투과도를 좀더 향상시킬 수 있다.
또한 본 실시예에서, 반사 방지부(130)는 약 70㎚ 내지 90㎚의 두께를 가질 수 있다. 반사 방지부(130)의 두께가 약 70㎚ 이상일 경우, 최대값(약 100Ω/sq.) 이하의 면저항값을 가지면서 좀더 균일하게 도포되고 좀더 안정적인 반사 방지 기능을 수행할 수 있으며, 반사 방지부(130)의 두께가 약 90㎚ 이하일 경우, 최소값(50Ω/sq.) 이상의 면저항값을 가지면서 션트 발생을 좀더 줄이고 투과도를 좀더 향상시킬 수 있다.
이처럼, 반사 방지부(130)가 투명한 도전성 물질로 이루어져 있을 경우, 실리콘 질화물이나 실리콘 산화물로 이루어질 경우보다 반사 방지부(130)의 투명도가 더욱 향상되어 기판(110)으로 입사되는 빛의 양이 더욱더 증가한다.
기판(110)의 후면에 위치한 후면 보호부(192)는 전면 보호부(191)와 동일하게 진성 비정질 실리콘으로 이루어질 수 있다.
이러한 후면 보호부(192)는 전면 보호부(191)와 동일하게 패시베이션 기능을 수행하여, 기판(110)의 후면 쪽으로 이동한 전하가 불안정한 결합에 의해 소멸되는 것을 감소한다.
후면 보호부(192)는 기판(110)의 후면 쪽으로 이동한 전하가 후면 보호부(192)를 통과하여 복수의 후면 전계부(172) 또는 복수의 에미터부(121)로 이동할 수 있는 두께를 갖는다. 본 실시예에서, 후면 보호부(192)의 두께의 한 예는 약 1 내지 10㎚일 수 있다.
후면 보호부(192)의 두께가 약 1nm 이상이면 기판(110) 후면에 후면 보호부(192)가 균일하게 도포되므로 패시베이션 효과를 좀더 얻을 수 있고, 약 10nm 이하면 기판(110)을 통과한 빛이 후면 보호부(192) 내에서 흡수되는 빛의 양이 감소시켜 기판(110) 내로 재입사되는 빛의 양을 증가시킬 수 있다.
복수의 제 2 불순물부(172)는 후면 보호부(192)의 위에 위치하여 패터닝되어 정해진 방향으로 뻗어 있다.
이와 같은 복수의 제 2 불순물부(172)는 기판(110)과 동일한 도전성 타입의 불순물이 기판(110)보다 고농도로 도핑된 영역이다. 예를 들어, 복수의 제 2 불순물부(172)는 n+의 불순물 영역일 수 있다.
이와 같은 복수의 제 2 불순물부(172)는 비정질 실리콘(a-Si)으로 이루어져 있으므로, 복수의 제 2 불순물부(172)는 예를 들어 n+의 도전성 타입을 갖는 비정실 실리콘부이다. 따라서 기판(110)은 단결정 실리콘 또는 다결정 실리콘과 같은 결정질 반도체로 이루어져 있고, 복수의 제 2 불순물부(172)는 비정질 실리콘과 같은 비결정질 반도체로 이루어져 있으므로, 기판(110)과 복수의 제 2 불순물부(172)는 이종 접합(hetero junction)을 형성한다.
이러한 제 2 불순물부(172)는 기판(110)과 제 2 불순물부(172)와의 불순물 농도 차이로 인한 전위 장벽에 의해 전자와 정공 중 하나(예, 전자)의 이동 방향인 제 2 불순물부(172) 쪽으로의 나머지 전하(예, 정공) 이동을 방해하는 반면 제 2 불순물부(172) 쪽으로 해당 전하(예, 전자) 이동을 용이하게 한다. 따라서, 제 2 불순물부(172) 및 그 부근 또는 제 1 전극(141) 및 제2 전극(142)에서 전자와 정공의 재결합으로 손실되는 전하의 양을 감소시키고 전자 이동을 가속화시켜 제 2 불순물부(172)로의 전자 이동량을 증가시킨다.
또한 제 2 불순물부(172)는 후면 보호부(192)와 함께 패시베이션 기능을 수행할 수 있다. 이 경우, 후면 보호부(192)와 함께 기판(110)의 표면및 그 부근에서 소멸되는 전하의 양을 감소시킨다.
각 제 2 불순물부(172)는 약 5㎚ 내지 30㎚의 두께를 가질 수 있다. 제 2 불순물부(172)의 두께(t2)가 약 5nm 이상이면 정공의 이동을 방해하는 전위 장벽을 좀더 양호하게 형성할 수 있어 전하 손실을 좀더 감소시킬 수 있고, 제 2 불순물부(172)의 두께(t2)가 약 30nm 이하이면 제 2 불순물부(172) 내에서 흡수되는 빛의 양이 좀더 감소시켜 기판(110) 내로 재입사되는 빛의 양을 좀더 증가시킬 수 있다.
복수의 제 1 불순물부(121)는 후면 보호부(192)의 위에 위치하여 패터닝되어 정해진 방향으로 뻗어 있다. 따라서, 도 1 및 도 2에 도시한 것처럼, 제 1 불순물부(121)와 제 2 불순물부(172)는 기판(110)의 후면에서 교대로 위치한다.
각 제 1 불순물부(121)는 비정질 실리콘(a-Si)으로 이루어져 있고, 기판(110)의 도전성 타입과 반대인 제2 도전성 타입, 예를 들어, p형의 도전성 타입을 갖고 있다. 따라서, 각 제 1 불순물부(121)는 p형의 비정실 실리콘부이다. 이로 인해, 복수의 제 1 불순물부(121)는 기판(110)과 이종 접합뿐만 아니라 p-n 접합을 형성한다.
기판(110)과 제 1 불순물부(121)와의 p-n 접합에 인한 내부 전위차(built-in potential difference)에 의해, 기판(110)에 입사된 빛에 의해 생성된 전하인 전자-정공 쌍은 전자와 정공으로 분리되어 전자는 n형 쪽으로 이동하고 정공은 p형 쪽으로 이동한다. 따라서, 기판(110)이 n형이고 복수의 제 1 불순물부(121)가 p형일 경우, 분리된 전자는 후면 보호부(192)를 관통하여 복수의 제 2 불순물부(172) 쪽으로 이동하고, 분리된 정공은 후면 보호부(192)를 관통하여 복수의 제 1 불순물부(121) 쪽으로 이동한다.
기판(110)과 제 1 불순물부(121)와의 p-n 접합을 형성하므로, 본 실시예와 달리, 기판(110)이 p형의 도전성 타입을 가질 경우, 제 1 불순물부(121)가 n형의 도전성 타입을 가지고, 이 경우 분리된 전자는 후면 보호부(192)를 통해 복수의 제 1 불순물부(121) 쪽으로 이동하고 분리된 정공은 후면 보호부(192)를 통해 복수의 제 2 불순물부(172) 쪽으로 이동한다.
복수의 제 1 불순물부(121)가 p형의 도전성 타입을 가질 경우 제 1 불순물부(121)에는 3가 원소의 불순물이 도핑될 수 있고, 반대로 복수의 제 1 불순물부(121)가 n형의 도전성 타입을 가질 경우, 제 1 불순물부(121)에는 5가 원소의 불순물이 도핑될 수 있다.
이때, 복수의 제 1 불순물부(121) 역시 후면 보호부(192)와 함께 패시베이션 기능을 수행하여, 결함에 의해 기판(110)의 후면에서 소멸되는 전하의 양이 감소하여, 태양 전지(1)의 효율이 향상된다.
각 제 1 불순물부(121) 두께(t1)는 5nm(나노미터) 이상 30nm(나노미터) 이하가 되도록 할 수 있다. 각 제 1 불순물부(121) 두께(t1)가 약 5nm 이상이면 p-n 접합을 좀더 양호하게 형성할 수 있고 좀더 양호한 패시베이션 효과를 얻을 수 있으며, 각 제 1 불순물부(121) 두께(t1)가 약 30nm 이하이면 각 제 1 불순물부(121) 내에서 흡수되는 빛의 양이 좀더 감소시켜 기판(110) 내로 재입사되는 빛의 양을 좀더 증가시킬 수 있다.
본 실시예에서, 각 제 2 불순물부(172)와 각 제 1 불순물부(121)의 폭(W2, W1)이 서로 동일한 것을 일례로 도시하였으나, 이와 다르게 각 제 2 불순물부(172)와 각 제 1 불순물부(121)의 폭(W2, W1)은 서로 상이할 수도 있다. 즉, 제 2 불순물부(172)의 폭(W2)이 제 1 불순물부(121)의 폭(W1)보다 클 수도 있다. 이로 인해, 제 2 불순물부(172)로 덮어지는 기판(110)의 표면 면적이 증가하여, 제 2 불순물부(172)로 인한 후면 전계 효과가 좀더 증가할 수 있다.
하지만, 이와는 달리, 제 1 불순물부(121)의 폭(W1)이 제 2 불순물부(172)의 폭(W2)보다 클 수도 있다. 이 경우, p-n 접합 영역이 증가하므로 전자-정공 쌍의 발생량이 좀더 증가하고, 전자에 비해 이동도가 낮은 정공의 수집에 좀더 유리하다.
복수의 제 1 전극(141)은 도전성 물질을 포함하고, 각 제 1 불순물부(121)를 따라서 연장되어 있다. 따라서, 각 제1 전극(141)은 해당 제 1 불순물부(121)쪽으로 이동하여 전송되는 전하, 예를 들어, 정공을 수집한다.
복수의 제2 전극(142)은 도전성 물질을 포함하고, 각 제 2 불순물부(172)를 따라서 길게 연장되어 있다. 따라서 복수의 제2 전극(142)은 해당 제 2 불순물부(172) 쪽으로 전송되는 전하, 예를 들어, 전자를 수집한다.
복수의 제1 및 제2 전극(141, 142)에 포함되는 도전성 물질은 니켈(Ni), 구리(Cu), 은(Ag), 알루미늄(Al), 주석(Sn), 아연(Zn), 인듐(In), 티타늄(Ti), 금(Au) 및 이들의 조합으로 이루어진 군으로부터 선택된 적어도 하나의 도전성 금속 물질로 이루어질 수 있지만, 이외의 다른 도전성 금속 물질로 이루어질 수 있다. 이처럼, 복수의 제1 및 제2 전극(141, 142)이 금속 물질로 이루어질 수 있다.
이와 같은 구조를 갖는 본 실시예에 따른 태양 전지(1)의 동작은 다음과 같다.
태양 전지(1)로 빛이 조사되어 반사 방지부(130)와 전면 보호부(191)를 순차적으로 통과하여 기판(110)으로 입사되면 빛 에너지에 의해 기판(110)에서 전자-정공 쌍이 발생한다. 이때, 기판(110)의 표면이 요철면이므로 기판(110) 전면에서의 빛 반사도가 감소하여 기판(110)으로의 빛 흡수율이 증가되므로, 태양 전지(1)의 효율이 향상된다. 이어 더하여, 반사 방지부(130)에 의해 기판(110)으로 입사되는 빛의 반사 손실이 줄어들어 기판(110)으로 입사되는 빛의 양은 더욱더 증가한다.
이들 전자-정공 쌍은 기판(110)과 제 1 불순물부(121)의 p-n 접합에 의해 서로 분리되어 정공은 p형의 도전성 타입을 갖는 제 1 불순물부(121)쪽으로 이동하고, 전자는 n형의 도전성 타입을 갖는 제 2 불순물부(172) 쪽으로 이동하여, 제1 전극(141)과 제2 전극(142)으로 전달되어 제1 전극(141)과 제2 전극(142)에 의해 수집된다. 이러한 제1 전극(141)과 제2 전극(142)을 도선으로 연결하면 전류가 흐르게 되고, 이를 외부에서 전력으로 이용하게 된다.
이때, 기판(110)의 후면뿐만 아니라 기판(110)의 전면에 보호부(192, 191) 가 위치하므로, 기판(110)의 전면 및 후면 그리고 이들 근처에 존재하는 결함으로 인한 전하 손실량이 줄어들어 태양 전지(1)의 효율이 향상된다.
또한, 기판(110)의 후면에 위치한 제 2 불순물부(172)로 인해 전하의 손실량이 더욱 감소하여 태양 전지(1)의 효율 역시 향상된다.
다음, 도 3a 내지 도 3f를 참고로 하여, 도 1에 도시된 본 발명의 일례에 따른 태양 전지(1)의 제조 방법의 일례에 대하여 설명한다.
본 발명의 따른 태양 전지 제조 방법의 일례에서 전면 보호부(191) 및 반사 방지부(130) 등을 형성하는 방법은 일반적인 방법으로 형성될 수 있으므로 이에 대한 설명은 생략하고, 도 3a 내지 도 3f에 도시된 바와 같이, 후면 보호부(192), 에미터부(121), 후면 전계부(172), 제 1 전극(141) 및 제 2 전극(142)의 제조 방법의 일례에 대해 설명한다.
본 발명의 따른 태양 전지 제조 방법의 일례는 먼저, 도 3a에 도시된 바와 같이 기판(110)의 입사면과 반대면인 후면의 상부에 후면 보호부(192)와 제 1 도전성 타입의 제 1 불순물부(121)를 형성한 이후, 제 1 분술물부의 상부에 마스킹층(300)(Masking layer)을 형성한다.
이와 같이 도 3a에 도시된 바와 같이 기판(110)의 상부에 후면 보호부(192), 제 1 불순물부(121) 및 마스킹층(300)을 형성하는 단계는 플라즈마 증착 장치(Plasma-enhanced chemical vapor deposition;PECVD)를 통하여 순차적으로 형성할 수 있다.
여기서, 후면 보호부(192)와 제 1 불순물부(121)를 형성하는 물질은 도 1 및 도 2에서 이미 설명하였으므로 생략한다.
마스킹층(300)은 제 1 불순물부(121)의 상부에 형성되어, 제 1 불순물부(121)의 일부를 제거하거나 후술할 제 2 불순물부(172)를 형성할 때, 제 2 불순물부(172)가 제 2 불순물부(172) 상부에 직접 접촉하는 것을 방지하고, 아울러 마스킹층(300)은 제 2 불순물부(172)를 제거하기 위해 식각 용액을 이용하여 마스킹층(300)을 제거함으로써 제 2 불순물부(172)도 한꺼번에 제거하기 위해 사용된다.
이와 같은 마스킹층(300)은 에칭 용액에 의해 쉽게 제거될 수 있는 물질로서, 일례로 마스킹층(300)은 산화막(Oxide) 물질을 포함할 수 있다.
후면 보호부(192)와 제 1 불순물부(121) 두께(t1)는 도 1 및 도 2에서 설명한 바와 동일하게 형성될 수 있다. 따라서, 후면 보호부(192)의 두께는 1 내지 10㎚일 수 있으며, 제 1 불순물부(121) 두께(t1)는 5㎚ 내지 30㎚일 수 있다.
여기서, 제 1 불순물부(121) 두께(t1) 대비 상기 마스킹층(300) 두께의 비는 1: 1.3 ~ 100 사이일 수 있다. 따라서, 마스킹층(300)의 두께는 일례로 50nm ~ 500nm의 범위로 형성될 수 있다.
여기서, 마스킹층(300)의 두께를 50nm보다 크게 하는 것은 도 3c에 도시된 바와 같이, 마스킹층(300) 상부 및 기판(110)의 상부(즉, 제 1 불순물부(121) 사이로 드러난 기판(110)의 상부)에 후면 보호부(192) 및 제 2 불순물부(172)를 형성할 때에 마스킹층(300)의 측면 전부가 후면 보호부(192)나 제 2 불순물부(172)에 의해 가려지는 것을 방지하기 위한 것이다.
또한, 마스킹층(300)의 두께를 500nm 이하로 하는 것은 마스킹층(300)의 두께가 과도하게 많이 소모되어 제조 비용이 상승하는 것을 방지하고, 마스킹층(300)이 식각 용액에 의해 에칭되는 시간을 절감하기 위해서이다.
다음, 도 3b에 도시된 바와 같이, 마스킹층(300) 상부에 에칭 페이스트가 형성된다. 이와 같은 에칭 페이스트는 마스킹층(300) 상무에 미리 결정된 패턴으로 프린팅 기법을 이용하여 형성될 수 있다.
이와 같은 에칭 페이스트는 불산(HF), 질산(HNO3), 초산(CH3COOH)의 혼합물 또는 수산화칼륨(KOH)을 포함할 수 있다.
다음, 도 3c에 도시된 바와 같이, 에칭 페이스트를 가열하면, 에핑 페이스트의 하부에 위치하는 마스킹층(300), 제 1 불순물부(121) 및 후면 보호부(192)가 에칭 페이스트에 의하여 동시에 에칭되어 제거된다.
다음, 도 3d에 도시된 바와 같이, 후면 보호부(192)와 제 1 불순물부(121)의 제 1 도전성 타입과 반대인 제 2 도전성 타입의 제 2 불순물부(172)가 마스킹층(300) 상부 및 기판(110)의 상부(즉, 제 1 불순물부(121) 사이로 드러난 기판(110)의 상부)에 순차적으로 형성된다.
이와 같이 후면 보호부(192)와 제 2 불순물부(172)를 마스킹층(300) 상부 및 기판(110)의 상부에 형성하는 단계는 도 3a에서 설명한 바와 같이 플라즈마 증착 장치(PECVD)를 이용하여 증착할 수 있는 것이다.
여기서, 제 1 불순물부(121) 두께(t1) 및 후면 보호부(192)의 두께는 도 1 및 도 2에서 설명한 바와 동일하게 형성될 수 있다. 따라서, 후면 보호부(192)의 두께는 1 내지 10㎚일 수 있으며, 제 2 불순물부(172)의 두께(t2)는 5㎚ 내지 30㎚일 수 있다.
이에 따라, 후면 보호부(192)는 도 3a에서 형성된 후면 보호부(192)와 동일한 두께로 증착될 수 있으며, 제 2 불순물부(172)도 도 3a에서 형성된 제 1 불순물부(121)와 대략 동일한 두께로 형성될 수 있는 것이다. 그러나, 이와 다르게 제 1 불순물부(121)와 제 2 불순물부(172)의 두께(t2)가 서로 다르게 형성되도 무방하다.
따라서, 제 2 불순물부(172)의 두께(t2)는 마스킹층(300) 두께 대비 1: 1.3 ~ 100 사이에서 형성될 수 있는 것이다.
제 2 불순물부(172) 두께는 마스킹층(300) 두께 대비 1: 1.3 이상이 되도록 하는 것은 전술한 바와 같이 마스킹층(300) 상부 및 기판(110)의 상부(즉, 제 1 불순물부(121) 사이로 드러난 기판(110)의 상부)에 후면 보호부(192) 및 제 2 불순물부(172)를 형성할 때에 마스킹층(300)의 측면 전부가 후면 보호부(192)나 제 2 불순물부(172)에 의해 가려지는 것을 방지하기 위한 것이다.
또한, 제 2 불순물부(172) 두께는 마스킹층(300) 두께 대비 1: 100 이하가 되도록 하는 것은 전술한 바와 같이, 마스킹층(300)의 두께가 과도하게 많이 소모되어 제조 비용이 상승하는 것을 방지하고, 마스킹층(300)이 식각 용액에 의해 에칭되는 시간을 절감하기 위해서이다.
다음, 마스킹층(300) 및 상기 마스킹층(300) 상부에 형성된 제 2 불순물부(172)는 식각 용액에 의하여 제거될 수 있다. 여기서, 식각 용액은 마스킹층(300)만 선택적으로 에칭하여 마스킹층(300)을 제거하게 되는데, 이때, 마스킹층(300) 상부에 형성된 제 2 불순물부(172)도 함께 제거되는 것이다. 이에 따라 도 3e에 도시된 바와 같이 마스킹층(300)이 제거되고, 제 1 불순물부(121)와 제 2 불순물부(172)가 기판(110) 상부에 형성된 후면 보호부(192)의 상부에 형성될 수 있는 것이다. 여기서, 식각 용액을 이용하여 마스킹층(300)을 제거하는 방법은 습식 에칭 방법이 사용될 수 있다.
이와 같이, 식각 용액을 이용하여 마스킹층(300)만 선택적으로 에칭함으로써 제 2불순물부도 함께 제거하는 방식은 제 1 불순물부(121) 상부에 형성된 제 2 불순물부(172)를 제거하기 위한 별도의 공정이 생략 가능하도록 함으로써, 제조 공정을 단순화하는 효과가 있다.
여기서, 도 3e에서 사용되는 식각 용액은 전술한 마스킹층(300)만 선택적으로 제거할 수 있는 물질이면 가능하고, 버퍼 산화 식각(Buffered Oxide Etch;BOE) 용액이 사용될 수 있다. 일례로 식각 용액은 산성불화암모늄(NH4F) 용액과 불산(HF) 용액이 혼합된 물질을 포함할 수 있다.
이후, 도 3f에 도시된 바와 같이, 기판(110)의 상부에 제 1 불순물부(121)와 제 2 불순물부(172)가 형성된 이후, 제 1 불순물부(121)의 상부에는 도전성의 제 1 전극(141)을 형성하고, 제 2 불순물부(172)의 상부에는 도전성의 제 2 전극(142)을 형성한다.
한편, 앞선 도 1 내지 도 3f에서는 기판(110)의 후면과 제 1 불순물부(121) 사이 및 기판(110)의 후면과 제 2 불순물부(172) 사이에 후면 보호부(192)가 형성된 것을 일례로 설명하였으나, 이와 다르게 후면 보호부(192)가 생략되는 것도 가능하다.
이와 같이 본 발명에 따른 태양 전지 제조 방법의 일례는 비진공 상태에서 에칭 페이스트를 프린팅 기법을 이용하여 제 1 불순물부(121)와 제 2 불순물부(172)를 형성함으로써, 제조 방법을 크게 단순화하여 제조 비용 및 제조 시간을 크게 절감하는 효과가 있다.
아울러, 기존에는 제 1 불순물부(121)와 제 2 불순물부(172)를 패터닝하기 위하여 포토리쏘그라피 등을 하기 위하여 복잡한 고가의 장비를 사용하였으나, 본 발명에 따른 태양 전지 제조 방법은 이와 같은 고가의 장비를 사용할 필요가 없어 제조 비용이 크게 절감되는 효과가 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (15)

  1. 기판 상부에 상기 제 1 도전성 타입의 제 1 불순물부를 형성하는 단계;
    상기 제 1 불순물부 상부에 마스킹층(Masking layer)을 형성하는 단계;
    상기 마스킹층 상부에 에칭 페이스트를 형성하는 단계; 및
    상기 에칭 페이스트를 가열하여 상기 에칭 페이스트의 하부에 위치하는 상기 마스킹층과 상기 제 1 불순물부를 동시에 에칭(Etching)하여 제거하는 단계;
    를 포함하는 태양 전지 제조 방법.
  2. 제 1 항에 있어서,
    상기 에칭 페이스트를 형성하는 단계에서,
    상기 에칭 페이스트는 상기 마스킹층 상부에 미리 결정된 패턴으로 프린팅하여 형성되는 것을 특징으로 하는 태양 전지 제조 방법.
  3. 제 1 항에 있어서,
    상기 마스킹층은 산화물(Oxide)을 포함하는 것을 특징으로 하는 태양 전지 제조 방법.
  4. 제 1 항에 있어서,
    상기 제 1 불순물부 두께 대비 상기 마스킹층 두께의 비는 1: 1.3 ~ 100 사이인 것을 특징으로 하는 태양 전지 제조 방법.
  5. 제 1 항에 있어서,
    상기 태양 전지 제조 방법은
    상기 동시에 에칭하는 단계 이후, 상기 마스킹층 상부 및 상기 기판의 상부에 상기 제 1 도전성 타입과 반대인 제 2 도전성 타입의 제 2 불순물부를 형성하는 단계;를 더 포함하는 것을 특징으로 하는 태양 전지 제조 방법.
  6. 제 5 항에 있어서,
    상기 제 2 불순물부 두께 대비 상기 마스킹층 두께의 비는 1: 1.3 ~ 100 사이인 것을 특징으로 하는 태양 전지 제조 방법.
  7. 제 5 항에 있어서,
    상기 제 1 불순물부 두께 대비 상기 제 2 불순물부 두께는 동일한 것을 특징으로 하는 태양 전지 제조 방법.
  8. 제 5 항에 있어서,
    상기 태양 전지 제조 방법은
    상기 제 2 불순물부를 형성하는 단계 이후, 상기 마스킹층만을 선택적으로 에칭하여 제거하는 식각 용액을 이용하여 상기 마스킹층 및 상기 마스킹층 상부에 형성된 제 2 불순물부를 동시에 제거하는 단계;를 더 포함하는 것을 특징으로 하는 태양 전지 제조 방법.
  9. 제 8 항에 있어서,
    상기 식각 용액은 버퍼 산화 식각(Buffered Oxide Etch;BOE) 용액인 것을 특징으로 하는 태양 전지 제조 방법.
  10. 제 8 항에 있어서,
    상기 식각 용액은 산성불화암모늄(NH4F) 용액과 불산(HF) 용액이 혼합된 용액을 포함하는 것을 특징으로 하는 태양 전지 제조 방법.
  11. 제 8 항에 있어서,
    상기 태양 전지 제조 방법은
    상기 마스킹층 및 제 2 불순물부를 동시에 제거하는 단계 이후, 상기 제 1 불순물부 및 상기 제 2 불순물부 각각의 상부 도전성의 제 1 전극 및 제 2 전극을 형성하는 단계;를 더 포함하는 것을 특징으로 하는 태양 전지 제조 방법.
  12. 제 1 항에 있어서,
    상기 에칭 페이스트는 불산(HF), 질산(HNO3), 초산(CH3COOH)의 혼합물 또는 수산화칼륨(KOH)을 포함하는 것을 특징으로 하는 태양 전지 제조 방법.
  13. 기판 상부에 상기 제 1 도전성 타입의 제 1 불순물을 갖는 제 1 반도체층을 형성하는 단계;
    상기 제 1 반도체층 상부에 마스킹층(Masking layer)을 형성하는 단계;
    상기 마스킹층 상부에 에칭 페이스트를 형성하는 단계; 및
    상기 에칭 페이스트의 하부에 위치하는 상기 마스킹층 일부와 상기 제 1 반도체층의 일부를 제거하여 상기 기판의 일부를 노출하는 단계;
    상기 노출된 기판의 상부에 상기 제 1 도전성 타입과 반대인 제 2 도전성 타입의 제 2 불순물을 갖는 제 2 반도체층을 형성하는 단계;.
    상기 마스킹층의 나머지를 제거하는 단계; 및
    상기 제 1 반도체층 및 제 2 반도체층 상부에 각각 전극을 형성하는 단계;를 포함하는 태양 전지 제조 방법.
  14. 제 13 항에 있어서,
    상기 태양 전지 제조 방법은
    상기 제 1 반도체층과 상기 기판 사이에 진성 반도체층을 형성하는 단계;를 더 포함하는 것을 특징으로 하는 태양 전지 제조 방법.
  15. 제 13 항에 있어서,
    상기 태양 전지 제조 방법은
    상기 제 2 반도체층과 상기 기판 사이에는 진성 반도체층을 형성하는 단계;를 더 포함하는 것을 특징으로 하는 태양 전지 제조 방법.
KR1020100096697A 2010-10-05 2010-10-05 태양 전지 제조 방법 KR20120035291A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100096697A KR20120035291A (ko) 2010-10-05 2010-10-05 태양 전지 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100096697A KR20120035291A (ko) 2010-10-05 2010-10-05 태양 전지 제조 방법

Publications (1)

Publication Number Publication Date
KR20120035291A true KR20120035291A (ko) 2012-04-16

Family

ID=46137224

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100096697A KR20120035291A (ko) 2010-10-05 2010-10-05 태양 전지 제조 방법

Country Status (1)

Country Link
KR (1) KR20120035291A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150090323A1 (en) * 2013-09-27 2015-04-02 Lg Electronics Inc. Solar cell
KR20150116706A (ko) * 2014-04-08 2015-10-16 엘지전자 주식회사 태양 전지 및 이의 제조 방법
US10243090B2 (en) 2014-06-10 2019-03-26 Lg Electronics Inc. Solar cell and method for manufacturing the same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150090323A1 (en) * 2013-09-27 2015-04-02 Lg Electronics Inc. Solar cell
KR20150116706A (ko) * 2014-04-08 2015-10-16 엘지전자 주식회사 태양 전지 및 이의 제조 방법
US9991401B2 (en) 2014-04-08 2018-06-05 Lg Electronics Inc. Solar cell and method for manufacturing the same
US10263127B2 (en) 2014-04-08 2019-04-16 Lg Electronics Inc. Solar cell and method for manufacturing the same
US10243090B2 (en) 2014-06-10 2019-03-26 Lg Electronics Inc. Solar cell and method for manufacturing the same
US10910502B2 (en) 2014-06-10 2021-02-02 Lg Electronics Inc. Solar cell and method for manufacturing the same

Similar Documents

Publication Publication Date Title
USRE46515E1 (en) Solar cell
KR101046219B1 (ko) 선택적 에미터를 갖는 태양전지
JP5844797B2 (ja) 太陽電池の製造方法
US8569614B2 (en) Solar cell and method of manufacturing the same
US10680122B2 (en) Solar cell and method for manufacturing the same
KR20120084104A (ko) 태양전지
KR100990864B1 (ko) 태양전지 및 그 제조 방법
KR101166361B1 (ko) 태양전지
KR101882439B1 (ko) 태양 전지 및 그 제조 방법
KR20120079591A (ko) 태양전지 및 그 제조 방법
KR20120037277A (ko) 태양전지 및 이의 제조 방법
KR20120035291A (ko) 태양 전지 제조 방법
KR101135590B1 (ko) 태양 전지 및 그 제조 방법
KR101755624B1 (ko) 태양 전지의 제조 방법
KR101661364B1 (ko) 태양 전지의 제조 방법
KR101130193B1 (ko) 태양 전지
KR20120037069A (ko) 태양 전지
US8852982B2 (en) Photoelectric device and manufacturing method thereof
KR101198870B1 (ko) 태양 전지 및 그 제조 방법
KR101699313B1 (ko) 태양 전지 제조 방법
KR101149543B1 (ko) 태양 전지 및 그 제조 방법
KR20170090781A (ko) 태양 전지 및 이의 제조 방법
KR101276889B1 (ko) 태양 전지
KR101665139B1 (ko) 태양 전지 및 그 제조 방법
KR101197210B1 (ko) 태양 전지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application