KR20190110017A - 태양 전지 및 그 제조 방법 - Google Patents

태양 전지 및 그 제조 방법 Download PDF

Info

Publication number
KR20190110017A
KR20190110017A KR1020190002479A KR20190002479A KR20190110017A KR 20190110017 A KR20190110017 A KR 20190110017A KR 1020190002479 A KR1020190002479 A KR 1020190002479A KR 20190002479 A KR20190002479 A KR 20190002479A KR 20190110017 A KR20190110017 A KR 20190110017A
Authority
KR
South Korea
Prior art keywords
transparent electrode
solar cell
conductivity type
type region
receiving surface
Prior art date
Application number
KR1020190002479A
Other languages
English (en)
Inventor
이승윤
박상욱
이진형
최민호
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to PCT/KR2019/001406 priority Critical patent/WO2019182243A1/ko
Publication of KR20190110017A publication Critical patent/KR20190110017A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022466—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0376—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including amorphous semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1868—Passivation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Photovoltaic Devices (AREA)

Abstract

본 발명은 결정질 실리콘 기판; 상기 기판의 제1 면 쪽에 위치하며 상기 기판과 동일한 도전형을 가지는 제1 도전형 영역; 상기 기판의 제2 면 쪽에 위치하며 상기 기판과 반대되는 도전형을 가지는 제2 도전형 영역; 상기 제1 도전형 영역에 전기적으로 연결되는 제1 투명 전극; 상기 제2 도전형 영역에 전기적으로 연결되는 제2 투명 전극;을 포함하며, 상기 제1 투명 전극 또는 제2 투명 전극 가운데 수광면 쪽의 투명 전극의 모서리 영역은 상기 제1 도전형 영역 또는 제2 도전형 영역의 일부를 노출시킨 노출부;를 포함하는 것을 특징으로 하는 태양 전지에 관한 것이며, 태양 전지 및 모듈의 신뢰성을 크게 향상시킬 수 있는 효과를 얻을 수 있다.

Description

태양 전지 및 그 제조 방법{SOLAR CELL AND MANUFACTURING METHOD FOR THE SAME}
본 발명은 신뢰성을 높이고 광전 변환 효율을 극대화 한 태양 전지와 제조장비를 간소화 한 태양 전지의 제조 방법에 관한 것이다.
태양광 에너지는 기존 에너지 자원을 대체하는 대체 에너지원들 가운데 하나로, 가장 현실적인 에너지원으로 사용되고 있다.
이러한 태양광 에너지를 실용화하기 위한 소자로써, 태양광 에너지를 전기 에너지로 변화시키는 태양 전지의 개발이 활발히 진행되고 있다.
한편 태양 전지들 가운데 실리콘(silicon) 태양 전지는 대표적인 단일접합(single junction) 태양 전지로, 현재 상업적 태양 전지로 널리 사용되고 있다.
그러나 결정질 실리콘 태양 전지의 상대적으로 낮은 광전 변환 효율로 인해, 광전 변환 효율을 높이기 위한 다양한 시도들이 진행되고 있다.
일반적으로 실리콘 태양 전지에서는 다양한 층 및 전극을 변화시키면서 설계 및 개발되는데, 이러한 다양한 층 및 전극의 설계에 따라 태양 전지의 효율이 결정될 수 있다. 따라서 실리콘 태양 전지의 효율 극대화를 위한 다양한 층 및 전극의 설계 방안이 요구된다.
한편, 본 발명과 관련되어 다양한 층 및 전극의 설계와 관련된 종래 기술로, 전면 에지(edge) 부위에 도전형 영역을 형성하지 않거나 및/또는 전면 에지 및 후면 에지 부위에 전극을 형성하지 않은 태양전지 구조가 개시되어 있다.
그러나 상기의 종래기술에서는 전면 에지 부위에 도전형 영역인 비정질 실리콘 증착부를 형성하지 않음으로 인해, 에지 부분에서의 패시베이션 특성이 떨어지는 문제가 있다. 또한 상기 종래기술에서는 에지 부위들에서 전극이 형성되지 않아서 에미터 부위에서의 전하 캐리어(carrier) 수집율이 떨어져 그 결과 태양전지의 효율이 감소하는 문제가 있다.
따라서 본 발명에서는 종래 기술들의 문제점, 다시 말하면 패시베이션 특성 저하로 인한 신뢰도 저하와, 캐리어 수집율 하락으로 인한 효율 저하를 개선하고자 한다.
본 발명은 결정질 실리콘 웨이퍼에 도전형층과 투명전극을 형성하여 제조되는 고효율 실리콘 태양전지에 있어서, 수광면 쪽의 투명 전극이 전기적 분로(shunt path)의 역할을 하는 것을 차단함으로써, 암전류(dark current)가 태양 전지 및 모듈에 손상을 주는 것을 방지하는 것을 목적으로 한다. 더 나아가 이와 같은 전기적 분로 가능성을 차단함으로써 태양 전지 및 모듈의 신뢰성을 확보하는 것을 목적으로 한다.
또한 본 발명에서는 수광면의 반대 쪽의 투명 전극의 형상을 변경함으로써 태양 전지의 모서리(edge)부분에서의 전기적 캐리어(carrier, 전하)의 수집을 높이는 것을 또 다른 목적으로 한다. 이를 통해 본 발명의 태양 전지는 효율을 극대화하고자 한다.
전기적 분로 역할을 차단하여 태양 전지 및 모듈의 신뢰성을 향상시키기 위한 본 발명의 일 측면에 따르면, 결정질 실리콘 기판; 상기 기판의 제1 면 상에 위치하는 제1 도전형 영역; 상기 기판의 제2 면 상에 위치하며 상기 제1 도전형 영역과 반대되는 도전형을 가지는 제2 도전형 영역; 상기 제1 도전형 영역 상에 위치하는 제1 투명 전극; 상기 제2 도전형 영역 상에 위치하는 제2 투명 전극;을 포함하며, 상기 제1 투명 전극 또는 제2 투명 전극 가운데 수광면 쪽의 투명 전극의 모서리(edge) 영역은 그 투명전극 아래에 위치하는 도전형 영역의 일부를 노출시킨 노출부;를 포함하는 것을 특징으로 하는 태양 전지가 제공될 수 있다.
바람직하게는, 상기 노출부는 상기 기판의 가장 자리로부터 100~2,000㎛ 만큼 이격 거리를 가지는 것;을 특징으로 하는 태양 전지가 제공될 수 있다.
특히, 상기 노출부는 상기 기판의 가장 자리로부터 200~1,000㎛ 만큼 이격 거리를 가지는 것;을 특징으로 하는 태양 전지가 제공될 수 있다.
바람직하게는, 상기 1 투명 전극 및 제2 투명 전극은 상기 노출부를 제외한 상기 제1 도전형 영역 및 제2 도전형 영역 상에 전체적으로 형성되는 것;을 특징으로 하는 태양 전지가 제공될 수 있다.
태양 전지의 모서리 부분에서의 캐리어의 수집율을 극대화하여 태양 전지의 효율을 향상시키기 위한 본 발명에 따르면, 상기 제1 투명 전극 또는 제2 투명 전극 가운데 수광면의 반대면 쪽의 투명 전극은 그 아래에 위치하는 상기 제1 도전형 영역 또는 제2 도전형 영역과 측면을 덮고 있는 것;을 특징으로 하는 태양 전지가 제공될 수 있다.
특히, 상기 수광면의 반대면 쪽의 투명 전극은 그 아래에 위치하는 상기 제1 도전형 영역 또는 제2 도전형 영역에서의 두께가 측면에서의 두께와 상이한 것;을 특징으로 하는 태양 전지가 제공될 수 있다.
또한, 상기 수광면 쪽의 투명전극은 수광면 반대면 쪽의 도전형 영역 및 투명전극과 전기적으로 접촉하지 않고, 수광면 반대면 쪽의 투명전극은 수광면 쪽의 도전형 영역 및 투명 전극과 전기적으로 접촉하지 않는 것;을 특징으로 하는 태양 전지가 제공될 수 있다.
바람직하게는, 상기 제1 투명 전극 및 상기 제2 투명 전극은 인듐-주석 산화물(indium tin oxide, ITO), 알루미늄-아연 산화물(aluminum zinc oxide, AZO), 붕소-아연 산화물(boron zinc oxide, BZO), 인듐-텅스텐 산화물(indium tungsten oxide, IWO) 및 인듐-세슘 산화물(indium cesium oxide, ICO), 인듐-티타늄-탄탈륨 산화물 중 적어도 하나를 포함하는 것;을 특징으로 하는 태양 전지가 제공될 수 있다.
특히, 상기 투명 전극들은 수소를 포함하며, 수광면 쪽의 투명 전극 내의 수소 함유량이 수광면 반대면 쪽의 투명 전극 내의 수소 함유량 이상인 것;을 특징으로 하는 태양 전지가 제공될 수 있다.
더 나아가, 상기 수광면 쪽의 투명 전극 내의 수소의 함유량은 적어도 1021/㎤ 이상인 것;을 특징으로 하는 태양 전지가 제공될 수 있다.
바람직하게는, 상기 제1 면 및/또는 제2 면은 반사를 방지하는 요철을 포함하는 것;을 특징으로 하는 태양 전지가 제공될 수 있다.
바람직하게는, 상기 기판과 상기 제1 도전형 영역 사이에는 제1 패시베이션막이 위치하고; 상기 기판과 상기 제2 도전형 영역 사이에는 제2 패시베이션막이 위치하는 것;을 특징으로 하는 태양 전지가 제공될 수 있다.
이 때, 상기 기판의 측면은 측면의 바깥 방향을 기준으로 상기 제1 패시베이션 막/상기 제1 도전형 영역/상기 제2 패시베이션막/상기 제2 도전형 영역 순서의 적층 구조를 가지는 것;을 특징으로 하는 태양 전지가 제공될 수 있다.
특히, 상기 제1 및 제2 패시베이션막 중 적어도 하나는 진성 비정질 실리콘층(i-a-Si);을 특징으로 하는 태양 전지가 제공될 수 있다.
바람직하게는, 상기 제1 도전형 영역 및 상기 제2 도전형 영역은 각각 도핑된 비정질 실리콘, 비정질 실리콘 산화물, 비정질 실리콘 탄화물, 인듐-갈륨-아연 산화물, 티타늄 산화물 및 몰리브덴 산화물 중 적어도 하나를 포함하는 것;을 특징으로 하는 태양 전지가 제공될 수 있다.
본 발명의 다른 측면에 따르면, 기판의 수광면 쪽의 모서리부를 지지하는 기판 홀더에 기판을 안착하는 단계; 상기 홀더 상의 기판의 수광면 쪽에 투명 전극을 형성하는 단계; 상기 홀더 상의 기판의 수광면 반대면 쪽에 투명 전극을 형성하는 단계;를 포함하는 것을 특징으로 하는 태양 전지의 제조 방법이 제공될 수 있다.
바람직하게는, 상기 수광면 쪽의 투명 전극과 수광면 반대면 쪽의 투명 전극은 각각 이온 플레이팅(ion plating), 스퍼터링(sputtering), 화학적 기상 증착 중 어느 하나의 방법으로 형성되는 것;을 특징으로 하는 태양 전지의 제조 방법이 제공될 수 있다.
바람직하게는, 상기 수광면의 반대면 쪽의 투명 전극의 두께는 기판의 평면과 측면에서 각각 서로 다른 것;을 특징으로 하는 태양 전지의 제조 방법이 제공될 수 있다.
바람직하게는, 상기 수광면 쪽의 투명 전극과 수광면 반대면 쪽의 투명 전극은 동일 챔버 내에서 형성되는 것;을 특징으로 하는 태양 전지의 제조 방법이 제공될 수 있다.
바람직하게는, 상기 수광면 쪽의 투명 전극과 수광면 반대면 쪽의 투명 전극은 동시에 형성되는 것;을 특징으로 하는 태양 전지가 제공될 수 있다.
본 발명에 따르면, 수광면 쪽의 투명 전극의 모서리 영역을 통해 제1 도전형 영역 또는 제2 도전형 영역의 일부를 노출시킴으로써 수광면의 투명 전극과 수광면 반대면의 도전형 영역이 전기적으로 접촉하지 않도록 할 수 있다.
이와 같은 구성적 특징을 통해, 수광면 쪽의 투명 전극이 제1 도전형 영역과 제2 도전형 영역을 동시에 접하게 되어 전기적 분로(shunt path)의 역할을 하는 것을 차단시킬 수 있다. 이로써 상기 경로(path)를 통한 암전류(dark current)에 의해 열이 발생하고 그 결과 태양 전지 및 모듈이 손상(damage)을 받는 것을 미연에 방지할 수 있다.
수광면 쪽의 투명 전극의 전기적 분로 가능성을 차단함으로써 태양 전지 및 모듈의 신뢰성을 크게 향상시킬 수 있는 효과가 있으며, 상기 효과는 핫 스팟 테스트(hot spot test) 등을 통해 확인할 수 있다.
또한, 본 발명의 태양 전지는 수광면의 반대면 쪽의 투명 전극은 그 아래에 위치하는 상기 제1 도전형 영역 또는 제2 도전형 영역 전체를 덮고 있는 구조를 가짐으로 인해 태양 전지의 모서리(edge) 부위에서의 전하(carrier)의 수집율을 높일 수 있어 그 결과 태양 전지의 효율을 극대화할 수 있게 된다.
또한 본 발명에서의 태양 전지의 제조 방법은 기판 홀더에 기판을 안착한 후 상기 홀더 상의 기판의 수광면 쪽에 투명 전극을 형성하고, 기판의 수광면 반대면 쪽에 투명 전극을 형성함으로써 별도의 마스크 공정 없이도 태양 전지 제조가 가능하게 된다.
본 발명은 공정이 간단하고 제조 비용(cost)도 낮은 태양 전지의 제조 방법을 제공할 수 있게 된다.
도 1은 본 발명의 일 실시예에 따른 태양 전지를 도시한 단면도이다.
도 2는 도 1에 도시한 태양 전지의 제1 및 제2 금속 전극층의 평면도이다.
도 3 내지 9는 본 발명의 실시예에 따른 태양 전지의 제조 방법을 도시한 단면도들이다.
도 10은 본 발명의 다른 실시예에 따른 태양 전지의 제조 방법에서의 증착 개념을 도식적으로 묘사한 그림이다.
이하, 본원에 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 따른 태양전지와 이를 제조하는 방법을 상세히 설명하기로 한다.
본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위하여 제공되는 것이다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다. 또한, 본 발명의 일부 실시예들을 예시적인 도면을 참조하여 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다.
본 발명의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 다른 구성 요소가 "개재"되거나, 각 구성 요소가 다른 구성 요소를 통해 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.
또한, 본 발명을 구현함에 있어서 설명의 편의를 위하여 구성요소를 세분화하여 설명할 수 있으나, 이들 구성요소가 하나의 장치 또는 모듈 내에 구현될 수도 있고, 혹은 하나의 구성요소가 다수의 장치 또는 모듈들에 나뉘어져서 구현될 수도 있다.
[태양 전지]
도 1을 참조하면, 본 실시예에 따른 태양 전지(100)는, 베이스 영역(10)을 포함하는 반도체 기판(110)과, 반도체 기판(110)의 제1 면 위에 형성되는 제1 패시베이션막(52)과, 반도체 기판(110)의 제2 면 위에 형성되는 제2 패시베이션막(54)과, 반도체 기판(110)의 제1 면 쪽에서 제1 패시베이션막(52) 위에 형성되는 제1 도전형 영역(20)과, 반도체 기판(110)의 제2 면 쪽에서 제2 패시베이션막(54) 위에 형성되는 제2 도전형 영역(30)과, 제1 도전형 영역(20)에 전기적으로 연결되며 투명 전극(421)을 포함하는 제1 전극(42)과, 제2 도전형 영역(30)에 전기적으로 연결되며 투명 전극(441)을 포함하는 제2 전극(44)을 포함할 수 있다.
이때 도 1에서는 제1 면이 입사면인 것으로 도시되어 있으나, 이는 다만 이해의 편리를 위한 하나의 예시일 뿐이다. 도 1과는 달리, 본 발명에서는 제2 면이 입사면일 수 있음을 미리 밝히는 바이다.
이하 본 발명의 태양 전지(100)를 보다 상세하게 설명한다.
반도체 기판(110)은 결정질 반도체로 구성될 수 있다. 일 예로, 반도체 기판(110)은 단결정 또는 다결정 반도체(일 예로, 단결정 또는 다결정 실리콘)로 구성될 수 있다. 특히 반도체 기판(110)은 단결정 반도체(예를 들어, 단결정 반도체 웨이퍼, 좀더 구체적으로는, 단결정 실리콘 웨이퍼)로 구성될 수 있다. 이와 같이 반도체 기판(110)이 단결정 반도체(예를 들어, 단결정 실리콘)로 구성되면, 태양 전지(100)가 단결정 반도체 태양 전지(예를 들어, 단결정 실리콘 태양 전지)를 구성하게 된다. 결정성이 높아 결함이 적은 결정질 반도체로 구성되는 반도체 기판(110)을 기반으로 하는 태양 전지(100)는 우수한 전기적 특성을 가질 수 있다.
본 실시예에서의 반도체 기판(110)은 반도체 기판(110)에 별도의 도핑 영역이 형성되지 않은 베이스 영역(10)만으로 구성될 수 있다. 이와 같이 반도체 기판(110)에 별도의 도핑 영역이 형성되지 않으면, 도핑 영역을 형성할 때 발생할 수 있는 반도체 기판(110)의 손상, 결함 증가 등이 방지되어 반도체 기판(110)이 우수한 패시베이션 특성을 가질 수 있다. 이를 통해 반도체 기판(110)의 표면에서 발생하는 표면 재결합을 최소화할 수 있다.
본 실시예에서 반도체 기판(110) 또는 베이스 영역(10)은 베이스 도펀트인 제1 도전형 도펀트가 낮은 도핑 농도로 도핑되어 제1 도전형을 가질 수 있다. 이때, 반도체 기판(110) 또는 베이스 영역(10)은 동일한 도전형을 가지는 제1 도전형 영역 영역(20)보다 낮은 도핑 농도, 높은 저항 또는 낮은 캐리어 농도를 가질 수 있다.
반도체 기판(110)의 제1 면 및/또는 제2 면은 반사를 방지할 수 있도록 요철(112, 114)을 가질 수 있다. 좀더 구체적으로, 본 실시예에서는 요철(112, 114)은 반도체 기판(110)의 제1 면(또는 제1 면 쪽 표면)에 형성되는 제1 요철(112)과 반도체 기판(110)의 제2 면(제2 면 쪽 표면)에 형성되는 제2 요철(114)을 포함할 수 있다. 상기 요철에 의하여 반도체 기판(110)의 제1 면 및 제2 면으로 입사하는 광의 반사를 모두 방지할 수 있어, 본 실시예와 같은 구조를 가지는 태양 전지(100)는 광 손실을 효과적으로 감소시킬 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 제1 요철(112) 및 제2 요철(114) 중 어느 하나만 형성되는 것도 가능하다.
반도체 기판(110)의 제1 면 위에는 제1 패시베이션막(52)이 형성되고, 반도체 기판(110)의 제2 면 위에는 제2 패시베이션막(54)이 형성된다. 상기 패시베이션막들(52, 54)에 의하여 반도체 기판(110)의 제1 면 및 제2 면이 각기 패시베이션 될 수 있다.
본 명세서에서는 제1 패시베이션막(52) 및 제2 패시베이션막(54)이라는 용어를 사용하였으나, 제1 패시베이션막(52) 및/또는 제2 패시베이션막(54)이 터널링막으로서의 역할도 수행할 수 있다. 즉, 제1 및 제2 패시베이션막(52, 54)은 전자 및 정공에게 일종의 배리어(barrier)로 작용한다. 구체적으로 제1 및 제2 패시베이션막들(52, 54)은 소수 캐리어(minority carrier)가 통과되지 않도록 하고 그 대신 제1 및 제2 패시베이션막(52, 54)에 인접한 부분에서 축적된 후에 일정 이상의 에너지를 가지는 다수 캐리어(majority carrier)만을 통과시킬 수 있다. 이때, 일정 이상의 에너지를 가지는 다수 캐리어는 터널링 효과에 의하여 쉽게 제1 및 제2 패시베이션막(52, 54)을 통과할 수 있다. 여기서 패시베이션막(52, 54)의 두께는 터널링 효과를 충분하게 구현할 수 있도록 하기 위해 제1 도전형 영역(20) 및 제2 도전형 영역(30)보다 작을 수 있다.
하나의 예로써 제1 및 제2 패시베이션막(52, 54)은 진성 비정질 반도체를 포함할 수 있다. 예를 들어, 제1 및 제2 패시베이션막(52, 54)이 진성 비정질 실리콘(i-a-Si)층으로 이루어질 수 있다. 제1 및 제2 패시베이션막(52, 54)이 반도체 기판(110)과 동일한 반도체 물질을 포함하여 유사한 특성을 가지기 때문에 반도체 기판(110)의 표면 특성은 좀더 효과적으로 향상될 수 있다. 이에 의하여 패시베이션 특성은 크게 향상될 수 있다.
그러나 본 발명이 이에 한정되는 것은 아니다. 제1 및/또는 제2 패시베이션막(52, 54)은 진성 비정질 실리콘 탄화물(i-a-SiCx)층 또는 진성 비정질 실리콘 산화물(i-a-SiOx)층을 포함할 수도 있다. 이에 의하면 넓은 에너지 밴드갭에 의한 효과가 향상될 수 있으나, 패시베이션 특성은 진성 비정질 실리콘(i-a-Si)층을 포함하는 경우보다 다소 낮을 수 있다.
제1 및 제2 패시베이션막(52, 54)은 반도체 기판(110)의 제1 면 및 제2 면에 각각 전체적으로 형성될 수 있다. 이 경우 반도체 기판(110)의 전면 및 후면은 전체적으로 패시베이션될 수 있고, 별도의 패터닝 없이 쉽게 형성될 수 있다.
또한 제1 및 제2 패시베이션막(52, 54)은 반도체 기판(110)의 각각 제1 면 및 제2 면을 지나 반도체 기판(110)의 측면(edge) 부분까지도 형성될 수 있다. 다시 말하면, 제1 패시베이션막(52)은 반도체 기판(110)의 제1 면과 측면까지 형성이 되고, 제2 패시베이션막(54)은 반도체 기판(110)의 제2 면과 측면까지 각각 형성될 수 있다.
이와 같이 패시베이션막들(52, 54)이 반도체 기판(110)의 측면까지 형성되면, 상기 패시베이션막들은 기판의 측면까지 패시베이션을 강화시킬 수 있다. 특히 기판(110)의 측면까지 형성된 패시베이션막들(52, 54)은 기판과 도전형이 다른 후속 도전형 영역에서(즉 에미터 영역에서) 전하 캐리어의 재결합을 막음으로써 패시베이션 특성을 높일 수 있게 되어 바람직하다.
제1 패시베이션막(52) 위에는 제1 도전형을 가지는 제1 도전형 영역(20)이 형성될 수 있다. 그리고 제2 패시베이션막(54) 위에는 제1 도전형과 반대되는 제2 도전형을 가지는 제2 도전형 영역(30)이 위치할 수 있다.
보다 구체적으로, 상기 제1 패시베이션막(52) 상에는 제1 도전형 영역(20)이 위치할 수 있다. 다시 상기 제1 도전형 영역(20) 상에는 제1 패시베이션막(54)이 위치하고, 상기 제2 패시베이션막(54) 상에는 제2 도전형 영역(30)이 위치할 수 있다.
제1 도전형 영역(20)은 제1 도전형 도펀트를 포함하여 제1 도전형을 가지는 영역일 수 있다. 그리고 제2 도전형 영역(30)은 제2 도전형 도펀트를 포함하여 제2 도전형을 가지는 영역일 수 있다. 일 예로, 제1 도전형 영역(20)은 제1 패시베이션막(52)에 접촉하고 제2 도전형 영역(30)은 제2 패시베이션막(54)에 접촉할 수 있다. 그러면 태양 전지(100)의 구조는 단순화되고 제1 및 제2 패시베이션막(52, 54)의 터널링 효과는 최대화될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다.
제1 도전형 영역(20) 및 제2 도전형 영역(30)이 반도체 기판(110) 위에서 반도체 기판(110)과 별개로 형성된다. 그러므로 제1 도전형 영역(20) 및 제2 도전형 영역(30)이 반도체 기판(110) 위에서 쉽게 형성될 수 있도록 제1 도전형 영역(20) 및 제2 도전형 영역(30)은 반도체 기판(110)과 다른 물질 및/또는 결정 구조를 가질 수도 있다.
예를 들어, 제1 도전형 영역(20) 및 제2 도전형 영역(30) 각각은 비정질 반도체 등에 제1 또는 제2 도전형 도펀트를 도핑하여 형성될 수 있다. 비한정적인 예로써 화학 기상 증착법(CVD), 증발법(evaporation)과 같은 증착 등의 다양한 방법 등이 쉽게 적용 가능하다. 이 경우 제1 도전형 영역(20) 및 제2 도전형 영역(54)의 기초가 되는 비정질 반도체 등이 앞서의 제1 패시베이션막(52) 및 제2 패시베이션막(54)과 동일한 공정에 의해 형성할 수 있다는 장점이 있다.
만일, 상술한 바와 같이 제1 및 제2 패시베이션막(52, 54)이 진성 비정질 반도체(일 예로, 진성 비정질 실리콘)으로 구성되면, 우수한 접착 특성, 우수한 전기 전도도 등을 가질 수 있다는 장점이 있다.
제1 또는 제2 도전형 도펀트로 사용되는 p형 도펀트로는 보론(B), 알루미늄(Al), 갈륨(Ga), 인듐(In) 등의 3족 원소를 들 수 있고, n형 도펀트로는 인(P), 비소(As), 비스무스(Bi), 안티몬(Sb) 등의 5족 원소를 들 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 다양한 도펀트가 제1 또는 제2 도전형 도펀트로 사용될 수 있다.
한편, 제1 도전형을 가지는 반도체 기판(110)과 제1 도전형 영역(20)이 n형을 가질 수 있고, 제2 도전형 영역(30)이 p형을 가질 수 있다. 이에 의하면, 반도체 기판(110)이 n형을 가져 캐리어(carrier)의 수명(life time)이 우수할 수 있다. 이 경우에 반도체 기판(110)과 제1 도전형 영역(20)은 n형 도펀트로 인(P)을 포함할 수 있고, 제2 도전형 영역(30)은 p형 도펀트로 보론(B)을 포함할 수 있다.
그러나 본 발명이 이에 한정되는 것은 아니며 제1 도전형을 가지는 반도체 기판(110)과 제1 도전형 영역(20)이 p형을 가질 수 있고, 제2 도전형 영역(30)이 n형을 가질 수도 있다.
본 발명에서 제1 도전형 영역(20) 및 제2 도전형 영역(30)은 각각 비정질 실리콘(a-Si)층, 비정질 실리콘 산화물(a-SiOx)층, 비정질 실리콘 탄화물(a-SiCx)층, 인듐-갈륨-아연 산화물(indium-gallium-zinc oxide, IGZO)층, 티타늄 산화물(TiOx)층 및 몰리브덴 산화물(MoOx)층 중 적어도 하나를 포함할 수 있다.
이때, 제1 도전형 영역(20) 또는 제2 도전형 영역(30)에 적용되는 비정질 실리콘(a-Si)층, 비정질 실리콘 산화물(a-SiOx)층, 비정질 실리콘 탄화물(a-SiCx)층은 제1 또는 제2 도전형 도펀트로 도핑될 수 있다.
비정질 실리콘(a-Si)층, 비정질 실리콘 산화물(a-SiOx)층, 비정질 실리콘 탄화물(a-SiCx)층은 비록 결정 구조는 반도체 기판(110)과 다르지만 반도체 기판(110)을 구성하는 반도체 물질(일 예로, 실리콘)을 포함하므로 반도체 기판(110)과 유사한 특성을 가질 수 있다. 그 결과 제1 및 제2 도전형 역역(20, 30)이 반도체 기판(110)의 반도체 물질과 다른 물질을 포함할 경우에 발생할 수 있는 특성 차이가 최소화될 수 있다. 이 중에서 비정질 실리콘 산화물층, 비정질 실리콘 탄화물층은 높은 에너지 밴드갭을 가지므로 에너지 밴드 벤딩이 충분히 일어나도록 함으로써 캐리어를 선택적으로 통과시킬 수 있다.
한편 제1 도전형 영역(20) 또는 제2 도전형 영역(30)에 적용되는 인듐-갈륨-아연 산화물층, 티타늄 산화물층 및 몰리브덴 산화물층들은 산화물층 내에 포함된 물질 외에 제1 및 제2 도전형 도펀트로 사용되는 3족 원소 또는 5족 원소(예를 들어, 보론, 인) 등을 포함하지 않는다. 인듐-갈륨-아연 산화물층, 티타늄 산화물층 및 몰리브덴 산화물층은 그 자체로 전자 또는 정공을 선택적으로 수집하여 n형 또는 p형 도전형 영역과 동일한 역할을 수행할 수 있다. 좀더 구체적으로, 인듐-갈륨-아연 산화물층과 티타늄 산화물층은 n형의 도전형을 가질 수 있고, 몰리브덴 산화물층은 p형의 도전형을 가질 수 있다.
인듐-갈륨-아연 산화물(indium-gallium-zinc oxide, IGZO)층, 티타늄 산화물(TiOx)층 및 몰리브덴 산화물(MoOx)층은 넓은 에너지 밴드갭을 가지며 광 흡수율이 낮아서 광 손실을 최소화할 수 있다.
일 예로, 제1 도전형 영역(20)은 광 흡수율이 낮은 인듐-갈륨-아연 산화물층, 티타늄 산화물층 및 몰리브덴 산화물층 중 적어도 하나를 포함할 수 있다. 이에 의하여 광이 반도체 기판(110)의 제1 면에 위치한 제1 도전형 영역(20)에서 흡수되는 것을 최소화할 수 있다. 그리고 본 실시예에서 제1 도전형 영역(20)은 제1 요철(112) 위에 형성될 수 있는데, 인듐-갈륨-아연 산화물층, 티타늄 산화물층, 몰리브덴 산화물층 등은 반도체 기판(110)의 표면 결함과 상관 없이 우수한 특성을 가질 수 있다.
한편, 제2 도전형 영역(30)도 비정질 실리콘층, 비정질 실리콘 산화물층 및 비정질 실리콘 탄화물층 중 적어도 하나를 포함할 수 있다. 제2 도전형 영역(30)은 제1 도전형을 가지는 반도체 기판(110)과 pn 접합(또는 제2 패시베이션막(54)을 사이에 둔 pin 접합)을 형성하여 광전 변환에 직접 관여하는 층이다. 따라서 반도체 기판(110)과 동일한 반도체 물질(즉, 실리콘)을 포함하여 유사한 특성을 가지도록 하여 캐리어의 이동이 좀더 효과적으로 이루어지도록 할 수 있다.
본 실시예에서는 제2 도전형 영역(30)의 두께가 제1 도전형 영역(20)보다 클 수도 또는 동일할 수도 있다.
만일 제1 면이 입사면인 경우 광전 변환에 직접 관여하는 제2 도전형 영역(30)은 반도체 기판(110)의 입사면의 반대면에 위치하게 된다. 따라서 제2 도전형 영역(30)은 입사면으로의 광 흡수를 방해하지 않으면서 위치하기 때문에 상대적으로 두껍게 형성할 수 있다. 이 때, 제1 도전형계 영역(20)은 광전 변환에 직접 관여하지 않으며 반도체 기판(110)의 입사면에 위치하여 입사면으로의 광 흡수에 관계되므로 상대적으로 얇게 형성될 수 있다.
또한, 제2 도전형 영역(30)이 p형을 가질 경우에 제2 도전형 영역(30)은 보론(B)으로 도핑될 수 있다. 보론은 작은 크기를 가져 쉽게 확산될 수 있으므로, 제2 도전형 영역(30)의 두께를 충분하게 확보함으로써 도펀트가 반도체 기판(110)으로 많이 도핑되는 것을 방지할 수 있다는 장점도 있다. 왜냐하면 제2 도전형 영역(30)에 포함되는 도펀트가 반도체 기판(110)으로 많이 도핑되면, 반도체 기판(110)의 열화로 인해 태양 전지(100)의 열화가 일어날 수 있다.
그러나 본 발명이 이에 한정되는 것은 아니며 제2 도전형 영역(30)이 n형을 가질 경우에도 제2 도전형 영역(30)의 두께가 제1 도전형 영역(20)보다 클 수 있다.
이와는 달리, 만일 제2 면이 입사면일 경우, 제2 도전형 영역(30)의 두께는 제1 도전형 영역(20)보다 크지 않는 것이 바람직하다. 이 경우, 제2 도전형 영역(30)은 입사면에 위치하기 때문에 지나치게 두꺼운 경우 광 흡수를 방해할 가능성이 있기 때문이다.
한편 제2 패시베이션막(54)의 두께는 제1 패시베이션막(52)의 두께와 같거나 이보다 클 수 있다. 일 예로, 제2 패시베이션막(54)의 두께가 제1 패시베이션막(52)의 두께보다 클 수 있다. 이는 제2 도전형 영역(30)이 제1 도전형 영역(20)보다 두껍게 형성되는 것을 고려하여 제2 패시베이션막(54)을 제1 패시베이션막(52)보다 두껍게 함으로써, 제2 도전형 영역(30)의 도펀트가 원하지 않게 반도체 기판(110)으로 도핑되는 것을 방지할 수 있다. 특히 제2 도전형 영역(30)이 p형을 가질 경우, 제2 도전형 영역(30)에 포함되는 보론이 반도체 기판(110)으로 많이 도핑되는 것을 방지할 수 있다.
예를 들어, 제1 패시베이션막(52) : 제2 패시베이션막(54)의 두께 비율이 1:1 내지 1:2.5일 수 있다. 상기 비율은 반도체 기판(110)의 패시베이션 특성 및 제2 도전형 영역(30)의 도펀트의 특성 등을 고려한 것이나, 본 발명이 이에 한정되는 것은 아니다.
그리고 제1 패시베이션막(52)의 두께에 대한 제1 도전형 영역(20)의 두께의 비율보다 제2 패시베이션막(54)의 두께에 대한 제2 도전형 영역(30)의 두께의 비율이 클 수 있다. 왜냐하면 제2 도전형 영역(30)의 두께가 제1 도전형 영역(20)의 두께보다 상대적으로 많이 크기 때문이다.
한편 상기 제1 도전형 영역(20)은 반도체 기판(110)의 제1 면과 측면(edge)까지 형성될 수 있고, 제2 도전형 영역(30)은 반도체 기판(110)의 제2 면과 측면(edge)까지 형성될 수 있다. 이 때 반도체 기판(110)의 제1 면 또는 제2 면에 형성된 각각의 도전형 영역의 두께와 측면(edge)에 형성된 도전형 영역의 두께는 서로 다르다. 왜냐하면, 상기 도전형 영역들을 형성함에 있어, 증착과정 중에 제1 면 또는 제2 면에서의 증착속도 및 면적과 측면(edge)에서의 증착속도 및 면적이 서로 다르기 때문이다.
만일 상기 도전형 영역들(20, 30)이 모서리(edge) 영역까지 형성될 경우, 형상적인 이유로 인해 전하 케리어가 집중되는 모서리 부근에서 전하 케리어를 보다 많이 수집할 수 있다는 점이 유리하다.
제1 면 상의 제1 도전형 영역(20) 위에는 제1 도전형 영역(20)과 전기적으로 연결되는 제1 전극(42)이 위치(일 예로, 접촉)하고, 제2 면 상의 제2 도전형 영역(30) 위에는 제2 도전형 영역(30)과 전기적으로 연결되는 제2 전극(44)이 위치(일 예로, 접촉)한다.
제1 전극(42)은 제1 도전형 영역(20) 위에 차례로 적층되는 제1 투명 전극(421) 및 제1 금속 전극(422)을 포함할 수 있다. 제2 전극(44)도 제2 도전형 영역(30) 위에 차례로 적층되는 제2 투명 전극(441) 및 제2 금속 전극(442)을 포함할 수 있다.
다만 제1 전극(42)과 제2 전극(44)은 각각의 제1 투명 전극(421)과 제2 투명 전극(441)의 구조가 다르다는 점을 제외하고는, 제2 전극(44)의 제2 투명 전극(441) 및 제2 금속 전극(442)의 역할, 물질, 및 형상 등은 제1 전극(42)의 제1 투명 전극(421) 및 제1 금속 전극(422)의 역할, 물질, 및 형상 등과 동일 또는 유사하다.
따라서 이하에서는 먼저 제1 투명 전극(421)과 제2 투명 전극(441)의 구조적인 특징이 먼저 고찰된 후, 다음으로 제1 전극(42)과 제1 투명 전극(421) 및 제1 금속 전극(422)이 주로 설명될 것이다.
제1 투명 전극(421)은 제1 도전형 영역(20) 위에서 반도체 기판(110)의 가장자리(edge)로부터 제1 도전형 영역의 일부를 노출시킨 노출부(421')를 포함하여 형성(일 예로, 접촉)될 수 있다(이와 같은 투명 전극의 구성을 "isolation" 이라고도 한다).
이 때, 상기 노출부(421')는 반도체 기판(110)의 가장 자리로부터 100~2,000㎛ 만큼 이격 거리를 가지는 것이 바람직하다. 상기 이격거리는 200~1,000㎛ 인 것이 보다 바람직하다.
만일 제1 도전형 영역이 노출된 노출부(421')와 반도체 기판(110)의 가장 자리와의 이격 거리가 100㎛ 보다 짧다면, 제1 투명 전극(421)의 형성 시 상기 반도체 기판(110)을 지지하고 있는 기판 홀더와 반도체 기판과의 접촉 면적이 지나치게 좁아서 기판의 이송 중이나 공정 중에 상기 기판 홀더로부터 반도체 기판이 탈락될 가능성이 높아지는 문제가 있다. 또한, 수광면 쪽의 투명 전극이 공정 상의 오차 등으로 인해 한쪽으로 치우칠 경우 수광면 반대면 쪽의 투명전극과 전기적으로 접촉할 가능성이 높아져서 태양 전지의 신뢰성이 저하될 수 있다는 또 다른 문제가 있다.
이와는 반대로 상기 이격 거리가 2,000㎛ 보다 길어지는 경우, 노출부(421')의 면적이 지나치게 커져서 캐리어(carrier)의 수집율이 감소하게 되어 결과적으로 태양 전지의 변환 효율이 하락하는 문제가 발생하게 된다.
한편, 본 발명에서 제1 투명 전극(421)이 노출부(421')를 가지는 isolation 구조를 가지더라도, 자연 산화물이 노출된 제1 도전형 영역(20)의 표면에는 존재하게 된다. 예를 들어, 만일 제1 도전형 영역(20)이 도핑된 비정질 실리콘으로 이루어고 노출부(421')를 가질 경우, 상기 노출된 도전형 영역의 표면에서의 실리콘은 원자 결합이 끊어진 상태이므로 분위기(atmosphere) 중의 활성이 강한 산소와 반응을 하여 실리콘 산화막(SiOx)을 형성하게 된다. 그런데 앞서도 살펴본 바와 같이, 실리콘 산화물은 일반적으로 매우 안정한 화합물이다. 그 결과, 비록 제1 도전형 영역(20)이 표면 일부에 노출부(421')를 형성하더라도, 상기 노출부는 화학적으로 매우 안정한 실리콘 산화막을 형성함으로써 제1 도전형 영역(20)을 패시베이션 하는 기능을 가지게 된다.
이와는 반대로 제2 투명 전극(441)은 제2 도전형 영역(30) 위에서 반도체 기판(110)의 제2 면과 측면을 모두 덮고 있게 형성(일 예로, 접촉)될 수 있다(이와 같은 투명 전극의 구성을 "full"이라고 한다).
상기와 같이 제1 투명 전극(421)은 isolation 구성을 가지고 제2 투명 전극(441)은 full의 구성을 가지게 되면, 상기 투명 전극들끼리 전기적 분로(shunt path)의 역할을 하는 것이 원천적으로 차단되게 된다. 상기 isolation과 full 구성의 투명 전극 구성은 상기 분로(shunt path)를 통한 암전류(dark current)에 의해 열이 발생하여 태양 전지 및 모듈에 손상(damage)를 주는 것을 미연에 방지하여 태양 전지의 신뢰성을 크게 향상시킬 수 있다.
게다가 상기와 같이 제2 투명 전극(441)이 반도체 기판(441)의 제2 면과 측면을 모두 덮게 되면, 특히 측면과 같이 전하가 모이기 쉬운 부분에서 캐리어 수집율이 높아지게 되어 그 결과 태양 전지의 효율이 향상되게 된다.
반면 제2 투명 전극(441)도 제1 투명 전극(421)과 같이 제2 도전형 영역(30) 위에서 반도체 기판(110)의 가장자리(edge)로부터 제2 도전형 영역의 일부를 노출시킨 노출부를 포함하여 형성(일 예로, 접촉) 될 수도 있다(이와 같은 투명 전극의 구성을 "isolation" 이라고도 한다).
이와 같은 isolation 구성의 제2 투명 전극(441)은 제1 투명 전극(421)의 isolation 구성과 결합되어, 앞서의 종래 기술과 유사하게, 모서리 부분에서의 캐리어 수집율이 감소함으로써 태양 전지의 효율 측면에서는 불리한 특성을 가진다. 그러나 태양 전지의 신뢰성은, 태양 전지의 효율과 트레이드 오프(trade-off) 측면에서, 향상될 것으로 기대된다.
한편, 상기 제1 투명 전극(421)과 제2 투명 전극(441)은 노출부를 제외하고는 각각 제1 도전형 영역(20) 또는 제2 도전형 영역(30) 위에서 전체적으로 형성(일 예로, 접촉)될 수 있다. 여기서 전체적으로 형성된다고 함은, 빈 공간 또는 빈 영역 없이 제1 도전형 영역(20) 또는 제2 도전형 영역(30)의 전체를 덮는 것뿐만 아니라 불가피하게 일부 부분이 형성되지 않는 경우를 포함할 수 있다.
이와 같이 제1 투명 전극(421)이 제1 도전형 영역(20) 위에 전체적으로 형성되면, 캐리어가 제1 투명 전극(421)을 통하여 쉽게 제1 금속 전극(422)까지 도달할 수 있어, 수평 방향에서의 저항을 줄일 수 있다. 비정질 반도체층 등으로 구성되는 제1 도전형 영역(20)의 결정성이 상대적으로 낮아서 캐리어의 이동도(mobility)가 낮을 수 있으므로, 캐리어가 수평 방향으로 이동할 때의 저항은 제1 투명 전극(421)을 구비함으로써 낮출 수 있다. 따라서 제1 투명 전극(421)은 전극이라는 기능을 수행하기 위해 기본적으로 높은 전하 전도도(electric carrier conductivity)가 요구된다.
한편 제1 투명 전극(421)이 제1 도전형 영역(20) 위에서 전체적으로 형성되므로, 상기 제1 투명 전극(421)은 광을 투과할 수 있는 물질(투과성 물질)로 구성되는 것이 바람직하다. 특히 제1 면이 수광면인 경우는 제1 투명 전극(421)의 투명도가 더욱 요구된다. 또한 제1 면이 수광면의 반대면인 경우에서도 반사나 굴절된 태양광이 수광면의 반대면에 있는 제1 투명 전극(421)의 아래에 위치하는 제1 도전형 영역(20)에 도달하기 위해서는 제1 투명 전극(421)의 투명도가 요구된다.
따라서 제1 투명 전극(421)은 투명 전도성 물질로 이루어져서 광의 투과를 가능하게 하면서 캐리어를 쉽게 이동할 수 있도록 해야 한다. 이에 따라 제1 투명 전극(421)은 제1 도전형 영역(20) 위에 전체적으로 형성되어도 광의 투과를 차단하지 않는다.
일 예로, 제1 투명 전극(421)은 인듐-주석 산화물(indium tin oxide, ITO), 알루미늄-아연 산화물(aluminum zinc oxide, AZO), 붕소-아연 산화물(boron zinc oxide, BZO), 인듐-텅스텐 산화물(indium tungsten oxide, IWO) 및 인듐-세슘 산화물(indium cesium oxide, ICO) 중 적어도 하나를 포함할 수 있다. 나아가, 제1 투명 전극(421)은 티타늄(Ti)과 탄탈륨(Ta)가 도핑된 인듐 산화물(indium oxide), 즉 인듐-티타늄-탄탈륨 산화물일 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 제1 투명 전극(421) 그 외의 다양한 물질을 포함할 수 있다.
또한, 본 발명에서의 제1 투명 전극(421)은 상술한 물질을 주요 물질로 포함하면서 수소를 더 포함할 수 있다. 즉, 제1 투명 전극(421)은 수소를 포함하는, 인듐-주석 산화물(ITO:H), 수소를 포함하는 알루미늄-아연 산화물(AZO:H), 수소를 포함하는 붕소-아연 산화물(BZO:H), 수소를 포함하는 인듐-텅스텐 산화물(IWO:H) 및 수소를 포함하는 인듐-세슘 산화물(ICO:H) 중 적어도 하나를 포함할 수 있다.
제1 투명 전극(421)은 증착에 의하여 형성될 수 있는데, 증착 시에 수소 가스를 함께 주입하면 제1 투명 전극(421)에 수소가 포함될 수 있다. 이와 같이 제1 투명 전극(421)이 수소를 포함하면 전자 또는 정공의 밀도(density)는 감소하는 대신 투과도가 향상되는 효과를 얻을 수 있다. 또한 투명 전극의 이동도(mobility)가 일정 농도의 첨가된 수소 농도까지는 개선될 수 있어 그 결과 투명 전극의 비저항이 감소하는 효과가 있다. 반면, 수소 농도의 첨가량이 일정 수준을 넘어서는 경우는 지나친 수소의 첨가로 인해 투명 전극의 격자 내의 결함 비율이 높아져 그 결과 투명 전극의 막의 품질이 저하되어 비저항이 급격히 증가하게 된다.
한편, 본 발명에서의 제1 투명 전극(421) 또는 제2 투명 전극(441) 내의 수소 함유량은 서로 다를 수도 있다. 보다 구체적으로, 수광면 쪽의 투명 전극 내의 수소 함유량이 수광면 반대면 쪽의 투명 전극 내의 수소 함유량 이상인 것이 바람직하다.
만일 제1 면이 수광면일 경우, 제1 투명 전극(421) 내의 수소 함유량은 제2 투명 전극(441) 내의 수소 함유량 이상인 것이 보다 바람직하다. 반면 만일 제2 면이 수광면일 경우, 제2 투명 전극(441) 내의 수소 함유량이 제1 투명 전극 내의 수소 함유량 이상인 것이 바람직하다.
이 때, n형 도전형 영역이 수광면 방향에 위치하는 것이 보다 바람직하지만, 본 발명은 이에 반드시 한정되는 것은 아니다.
만일 n형 도전형 영역이 수광면에 위치하는 경우, n형 도전형 쪽의 투명 전극 내의 수소 함유량이 p형 도전형 쪽의 투명 전극 내의 수소 함유량 이상이면, 태양 전지의 전기적 특성 및 광전변환 효율은 수광면 쪽의 투명 전극의 투명도와 전기적 접촉 특성의 향상으로 인해 크게 향상된다.
이 때, 투명 전극의 전기 전도도 및 투과율 향상을 위해 첨가되는 수소의 함량은, 수소 함유량이 더 높은(즉, 수광면 쪽의) 투명 전극을 기준으로, 적어도 1021/㎤ 이상이 바람직하다. 수소의 투입량이 상기 값보다 적은 경우, 수소 투입으로 인한 전기 전도도 및 투과율의 개선 효과는 기대하기 어렵다.
한편 본 발명에서의 투명 전극은 수소 첨가 이외에도 다른 방법을 이용해서 전기 전도도를 높일 수 있다.
예를 들면, 투명 전극이 주로 ITO, AZO, IWO 등의 이온성 화합물인 점을 기초로 하며, 투명 전극의 전기 전도도는 상기 이온성 화합물의 양이온인 인듐, 알루미늄 등을 치환할 수 있는 티타늄(Ti)과 탄탈륨(Ta)과 같은 도판트를 첨가하는 방법 등을 통해 높아질 수 있다.
한편, 본 발명에서는 제1 금속 전극(422)이 제1 투명 전극(421) 위에 패턴을 가지는 형성될 수 있다. 일 예로, 제1 금속 전극(422)은 제1 투명 전극(421)에 접촉 형성되어 제1 전극(42)의 구조를 단순화할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 제1 투명 전극(421)과 제1 금속 전극(422) 사이에 별도의 층이 존재하는 등의 다양한 변형이 가능하다.
제1 투명 전극(421) 위에 위치하는 제1 금속 전극(422)은 제1 투명 전극(421)보다 우수한 전기 전도도를 가지는 물질로 구성될 수 있다. 이를 통해 제1 금속 전극(422)에 의한 캐리어 수집 효율, 저항 저감 등의 특성이 좀더 향상될 수 있다. 일 예로, 제1 금속 전극(422)은 우수한 전기 전도도를 가지며 불투명한 또는 제1 투명 전극(421)보다 투명도가 낮은 금속으로 구성될 수 있다.
이 경우 제1 금속 전극(422)은 불투명하거나 투명도가 낮아 광의 입사를 방해할 수 있으므로 쉐이딩 손실(shading loss)를 최소화할 수 있도록 일정한 패턴을 가질 수 있다. 상기 패턴에 의하여 광이 제1 금속 전극(422)이 형성되지 않은 부분으로 입사할 수 있도록 한다.
본 발명의 제1 및 제2 전극(42, 44)에서의 제1 및 제2 금속 전극(422, 442)은 저온 소성(일 예로, 300℃ 이하의 공정 온도의 소성)에 의하여 소성될 수 있는 물질로 구성될 수 있다. 일 예로, 제1 및 제2 금속 전극(422, 442)은 일정한 금속 화합물(일 예로, 산소를 포함하는 산화물, 탄소를 포함하는 탄화물, 황을 포함하는 황화물) 등으로 구성되는 유리 프릿(glass frit)을 구비하지 않고, 전도성 물질과 수지(바인더, 경화제, 첨가제)만을 포함할 수 있다. 상기 재료로 이루어진 제1 및 제2 금속 전극(422, 442)은 유리 프릿을 구비하지 않아 저온에서도 쉽게 소성될 수 있다.
전도성 물질로는 은(Ag), 알루미늄(Al), 구리(Cu) 등이 포함될 수 있으며, 수지로는 셀룰로오스계, 페놀릭계, 또는 아민계 등의 바인더가 포함될 수 있다.
본 발명에서는 제1 및 제2 금속 전극(422, 442)이 각기 제1 및 제2 투명 전극(421, 441)에 접촉하여 형성되므로, 절연막 등을 관통하는 파이어 스루(fire-through)가 요구되지 않는다.
이에 따라 유리 프릿을 제거한 저온 소성 페이스트가 사용된다. 제1 금속 전극 및 제2 금속 전극(422, 442)은 유리 프릿을 구비하지 않고 전도성 물질과 수지만을 구비하므로 전도성 물질이 소결(sintering)되어 서로 연결되지 않고 다만 서로 접촉하여 응집(aggregation)되어서 전도성을 가질 수 있다.
제1 및 제2 금속 전극(422, 442)은 도금에 의해서도 형성될 수 있다.
도 2를 참조함으로써 상술한 제1 및 제2 전극(42, 44)의 제1 및 제2 금속 전극(422, 442)의 평면 형상은 아래와 같이 좀더 상세하게 설명될 수 있다.
도 2는 도 1에 도시한 태양 전지(100)의 제1 및 제2 금속 전극(422, 442)의 평면도이다. 도 2는 반도체 기판(110)과 제1 및 제2 전극(42, 44)의 제1 및 제2 금속 전극(422, 442)을 위주로 도시한 것이다.
도 2를 참조하면, 제1 및 제2 금속 전극(422, 442)은 각기 일정한 피치를 가지면서 서로 이격되는 복수의 핑거 전극(42a, 44a)을 포함할 수 있다. 도면에서는 핑거 전극(42a, 44a)이 서로 평행하며 반도체 기판(110)의 가장자리에 평행한 것을 예시하였으나 본 발명이 이에 한정되는 것은 아니다. 그리고 제1 및 제2 금속 전극(422, 442)은 각기 핑거 전극들(42a, 44a)과 교차하는 방향으로 형성되어 핑거 전극(42a, 44a)을 연결하는 버스바 전극(42b, 44b)을 포함할 수 있다. 이러한 버스바 전극(42b, 44b)은 하나만 구비될 수도 있고, 도 2에 도시된 바와 같이, 핑거 전극(42a, 44a)의 피치보다 더 큰 피치를 가지면서 복수 개로 구비될 수도 있다. 이때, 버스바 전극(42b, 44b)의 폭이 핑거 전극(42a, 44a)의 폭보다 클 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 따라서 버스바 전극(42b, 44b)의 폭이 핑거 전극(42a, 44a)의 폭과 동일하거나 그보다 작은 폭을 가질 수 있다.
도 1 및 도2는 제2 금속 전극(422, 442)이 서로 동일한 평면 형상을 가지는 것을 예시하였다. 그러나 본 발명이 이에 한정되는 것은 아니다. 제1 금속 전극(422)의 핑거 전극(42a) 및 버스바 전극(42b)의 폭, 피치 등은 제2 금속 전극(442)의 핑거 전극(44a) 및 버스바 전극(44b)의 폭, 피치 등과 서로 다른 값을 가질 수 있다. 또한, 제1 및 제2 금속 전극(422, 442)의 평면 형상이 서로 다른 것도 가능하며, 그 외의 다양한 변형이 가능하다.
이와 같이 본 실시예는 태양 전지(100)의 제1 및 제2 전극(42, 44) 중에 불투명한 또는 금속을 포함하는 제1 및 제2 금속 전극(422, 442)이 일정한 패턴을 가져서 광이 반도체 기판(110)의 제1 면 및 제2 면으로 입사될 수 있는 양면 수광형(bi-facial) 구조를 가진다. 본 실시예는 태양 전지(100)에서 사용되는 광량을 증가시켜 태양 전지(100)의 효율 향상에 기여할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 제2 전극(44)의 제2 금속 전극(442)이 반도체 기판(110)의 제2 면 쪽에서 전체적으로 형성되는 구조를 가지는 것도 가능하다.
[태양전지의 제조 방법]
앞에서 살펴본 본 발명의 태양 전지(100)는 다음과 같이 도 3 내지 7을 참조한 제조 방법에 의해 제조가 가능하다. 도 3 내지 7은 본 발명의 실시예에 따른 태양 전지(100)의 제조 방법을 도시한 단면도이다.
먼저, 도 3에 도시한 바와 같이, 반도체 기판(110)의 제1 면 및 제2 면에 제1 및 제2 요철(112, 114)이 형성된다.
구체적으로, 먼저 결정질 실리콘 기판(110)의 제1 면 및 제2 면이 평탄화된 후, 텍스처링 패턴이 제1 및 제2 면 중 적어도 하나 이상을 텍스처링하여 형성된다.
이때, 결정질 실리콘 기판(110)의 텍스처 구조 도입은 습식화학 에칭법, 건식화학 에칭법, 전기화학 에칭법, 기계적 에칭법 중 어느 하나의 방법이 이용될 수 있으나, 이에 반드시 제한되는 것은 아니다. 일 예로, 텍스쳐 구조가 결정질 실리콘 기판(110)의 제1 면 및 제2 면 중 적어도 하나 이상을 염기성 수용액 내에서 식각하여 도입될 수 있다.
상기 식각을 통해 피라미드 형상의 요철을 가지는 텍스쳐가 실리콘 단결정 기판에 형성된다.
이어서, 도 4에 도시한 바와 같이, 반도체 기판(110) 위에 제1 패시베이션막(52)이 형성될 수 있다.
제1 패시베이션막(52)은, 일례로, 열적 성장법, 증착법(예를 들어, 화학 기상 증착법(PECVD), 원자층 증착법(ALD)) 등에 의하여 형성될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 다양한 방법에 의하여 제1 패시베이션막(52)이 형성될 수 있다.
구체적으로, 비정질 진성 실리콘(i-a-Si:H)층이 먼저 텍스쳐가 균일하게 형성된 n 타입 실리콘 결정질 기판(110) 제1 면에 패시베이션 막(52)으로 실리콘 소스 물질(SiH4, Si2H6 등)과 수소(H2)를 이용하여 PECVD법으로 증착된다. PECVD법은 일반적인 CVD법 대비 공정온도를 낮출 수 있다는 장점이 있어, 이종접합 실리콘 태양 전지의 제조 방법으로 특히 바람직하다.
비록 도 4에서는 제1 패시베이션막(52)이 기판 측면까지 형성되는 것으로 도시되어 있으나, 반드시 이에 한정되는 것은 아니다. 상기 제1 패시베이션막(52)은 기판의 제1 면에만 형성될 수도 있다.
이어서, 도 5에 도시한 바와 같이, 제1 도전형 영역(20)이 상기 제1 패시베이션막(52) 위에 형성된다. 좀더 구체적으로, 제1 패시베이션막(52) 위와 반도체 기판(110)의 측면에 제1 도전형 영역(20)이 형성된다.
제1 도전형 영역(20)은, 일 예로, 증착법(예를 들어, 화학 기상 증착법(PECVD), 저압 화학 기상 증착법(LPCVD) 등)에 의하여 형성될 수 있다. 제1 도전형 도펀트는 제1 도전형 영역(20)을 형성하는 반도체층을 성장시키는 공정에서 함께 포함될 수도 있고, 반도체층을 형성한 후에 이온 주입법, 열 확산법, 레이저 도핑법 등에 의하여 도핑될 수도 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 다양한 방법에 의하여 제1 도전형 영역(20)이 형성될 수 있다.
일 예로, 제1 도전형 영역(20)은 이들을 구성하는 주요 물질의 원료 물질(예를 들어, SiH4, Si2H6, SiHCl3 및 SiH2Cl2로 이루어진 군에서 선택된 하나 이상의 가스)과 함께 도펀트 물질을 포함하는 기체, 수소 기체(H2) 및 캐리어 기체(일 예로, 아르곤 기체(Ar) 또는 질소 기체(N2))를 혼합한 기체를 주입하여 형성될 수 있다.
만일 제1 도전형 영역(20)이 n형인 반도체층을 포함하는 경우에, 도펀트 물질을 포함하는 기체는 포스핀 가스(PH3)를 사용할 수 있으며, 후술할 제2 도전형 영역(30)이 p형인 경우에는 도펀트 물질을 포함하는 기체는 지보란 가스(B2H6)를 사용할 수 있다. 또한 그 반대의 도핑 형태도 가능하다.
실란 가스에 대한 도펀트 물질을 포함하는 기체의 비율이 높을수록 보다 높은 도핑 농도를 가지는 반도체층이 형성될 수 있다.
한편 제1 도전형 영역(20)의 형성에 있어서 증착 온도는 100 내지 250℃일 수 있고, 실란 가스에 대한 수소 가스의 비율은 2 내지 30%일 수 있다. 특히 증착 온도의 경우 250℃를 넘어서지 않는 것이 보다 바람직하다. 왜냐하면 공정 온도가 높을 경우 직전 단계에서 형성된 패시베이션 막 내의 수소 결합을 이루는 수소가 확산되어서 패시베이션 막에서 빠져 나갈 수 있기 때문이다.
본 발명에 있어서, 증착 온도와 실란 가스에 대한 수소 가스의 비율은 서로 비례 관계에 있으며, 이에 따라 증착 온도가 높을 수록 실란 가스에 대한 수소 가스의 비율은 높을 수 있다. 이와 같은 범위 내에서 수소 기체에 의한 안정성이 향상될 수 있으며, 적절한 증착 속도가 유지될 수 있다.
비록 도 5에서는 제1 도전형 영역(20)이 기판 측면까지 형성되는 것으로 도시되어 있으나, 반드시 이에 한정되는 것은 아니다. 상기 제1 도전형 영역(20)은 기판의 제1 면에만 형성될 수도 있다.
이어서, 도 6에 도시한 바와 같이, 반도체 기판(110) 위에 제2 패시베이션막(54)이 형성될 수 있다.
제2 패시베이션막(54)은 제1 패시베이션막(52)과 동일하게 열적 성장법, 증착법(예를 들어, 화학 기상 증착법(PECVD), 원자층 증착법(ALD)) 등에 의하여 형성될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 다양한 방법에 의하여 제2 패시베이션막(54)이 형성될 수 있다.
구체적으로, 비정질 진성 실리콘(i-a-Si:H)층이 먼저 텍스쳐가 균일하게 형성된 n 타입 실리콘 결정질 기판(110) 제2 면에 제2 패시베이션 막(54)으로 실리콘 소스 물질(SiH4, Si2H6 등)과 수소(H2)를 이용하여 PECVD법으로 증착된다. PECVD법은 일반적인 CVD법 대비 공정온도를 낮출 수 있다는 장점이 있어, 이종접합 실리콘 태양 전지의 제조 방법으로 특히 바람직하다.
비록 도 6에서는 제2 패시베이션막(54)이 기판 측면까지 형성되는 것으로 도시되어 있으나, 반드시 이에 한정되는 것은 아니다. 상기 제2 패시베이션막(54)은 기판의 제2 면에만 형성될 수도 있다.
이어서, 도 7에 도시한 바와 같이, 제2 도전형 영역(30)이 상기 제2 패시베이션막(54) 위에 형성된다. 좀더 구체적으로, 제2 패시베이션막(54) 위와 반도체 기판(110)의 측면에 제2 도전형 영역(30)이 형성된다.
제2 도전형 영역(30)은 제1 도전형 영역(20)과 동일하게 증착법(예를 들어, 화학 기상 증착법(PECVD), 저압 화학 기상 증착법(LPCVD) 등)에 의하여 형성될 수 있다. 제2 도전형 도펀트는 제2 도전형 영역(30)을 형성하는 반도체층을 성장시키는 공정에서 함께 포함될 수도 있고, 반도체층을 형성한 후에 이온 주입법, 열 확산법, 레이저 도핑법 등에 의하여 도핑될 수도 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 다양한 방법에 의하여 제2 도전형 영역(30)이 형성될 수 있다.
일 예로, 제1 도전형 영역(30)은 이들을 구성하는 주요 물질의 원료 물질(예를 들어, SiH4, Si2H6, SiHCl3 및 SiH2Cl2로 이루어진 군에서 선택된 하나 이상의 가스)과 함께 도펀트 물질을 포함하는 기체, 수소 기체(H2) 및 캐리어 기체(일 예로, 아르곤 기체(Ar) 또는 질소 기체(N2))를 혼합한 기체를 주입하여 형성될 수 있다.
만일 상기 제1 도전형 영역(20)이 n형인 반도체층을 포함하는 경우에, 도펀트 물질을 포함하는 기체는 포스핀 가스(PH3)를 사용할 수 있으며, 제2 도전형 영역(30)이 p형인 경우에는 도펀트 물질을 포함하는 기체는 지보란 가스(B2H6)를 사용할 수 있다. 또한 그 반대의 도핑 형태도 가능하다.
실란 가스에 대한 도펀트 물질을 포함하는 기체의 비율이 높을수록 보다 높은 도핑 농도를 가지는 반도체층이 형성될 수 있다.
한편 제2 도전형 영역(30)의 형성에 있어서도 증착 온도는 100 내지 250℃일 수 있고, 실란 가스에 대한 수소 가스의 비율은 2 내지 30%일 수 있다. 특히 증착 온도의 경우 250℃를 넘어서지 않는 것이 보다 바람직하다. 왜냐하면 공정 온도가 높을 경우 직전 단계에서 형성된 패시베이션 막 내의 수소 결합을 이루는 수소가 확산되어서 패시베이션 막에서 빠져 나갈 수 있기 때문이다.
본 발명에 있어서, 증착 온도와 실란 가스에 대한 수소 가스의 비율은 서로 비례 관계에 있으며, 이에 따라 증착 온도가 높을 수록 실란 가스에 대한 수소 가스의 비율은 높을 수 있다. 이와 같은 범위 내에서 수소 기체에 의한 안정성이 향상될 수 있으며, 적절한 증착 속도가 유지될 수 있다.
비록 도 7에서는 제2 도전형 영역(30)이 기판 측면까지 형성되는 것으로 도시되어 있으나, 반드시 이에 한정되는 것은 아니다. 상기 제2 도전형 영역(30)은 기판의 제2 면에만 형성될 수도 있다.
이어서, 도 8에 도시한 바와 같이, 제1 및 제2 투명 전극(421, 441)이 제1 도전형 영역(20) 및 제2 도전형 영역(30) 위에 형성된다. 좀더 구체적으로, 제1 도전형 영역(20) 위에 제1 투명 전극(421)이 형성되고, 제2 도전형 영역(30) 위에 제2 투명 전극층(441)이 형성될 수 있다.
제1 및 제2 투명 전극(421, 441)은, 일 예로, 증착법(예를 들어, 이온 플레이팅(ion plating)이나 스퍼터링(sputtering)과 같은 물리 기상 증착법(PVD), 화학 기상 증착법(PECVD) 등)에 의하여 형성될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 다양한 방법에 의하여 제1 및 제2 투명 전극(421, 441)은 형성될 수 있다.
앞서 살펴본 바와 같이, 본 발명의 도 8의 실시예에서의 태양 전지는 수광면 쪽의 투명 전극과 수광면 반대면 쪽의 투명 전극은 각각 isolation과 full의 고유의 구조를 가진다. 이와 같은 본 발명의 투명전극의 고유한 구조는 도 9에서와 같은 고유의 증착 방법을 통해 쉽게 달성될 수 있다.
도 9에서는 본 발명에서의 태양 전지의 제조 방법의 일 예로, 수광면(전면) 쪽 투명 전극과 수광면의 반대면(후면) 쪽의 투명 전극을 형성하는 방법의 개념도이다.
먼저 기판은 기판의 수광면 쪽의 모서리부를 지지하는 기판 홀더(또는 트레이)에 안착된다. 이 때, 상기 기판의 홀더는 기판의 수광면 쪽의 가장 자리와 기계적으로 접촉함으로써 기판을 안정적으로 지지하게 된다.
다음으로 상기 홀더 상의 기판의 수광면 쪽에 투명 전극을 형성하는 단계를 통해, 수광면 쪽의 투명 전극은 투명 전극의 모서리 영역에서 상기 제1 도전형 영역 또는 제2 도전형 영역의 일부를 노출시킨 노출부(421')를 포함하는 isolation 구조를 가지게 된다.
이때 상기 노출부(421')는 앞에서 살펴본 상기 기판의 홀더와 기판 수광면 쪽의 가장 자리와의 기계적 접촉에 의해 별도의 마스크 없이도 형성될 수 있다. 다시 말하면 상기 기판 홀더와 기판 수광면 쪽 가장 자리는 기계적으로 접촉되어 있으므로, 상기 접촉된 면에는 투명 전극의 성막 시에 물질의 증착이 원천적으로 차단되어 별도의 마스크 없이도 투명 전극이 존재하지 않는 노출부(421')가 형성될 수 있다.
한편, 상기 수광면 쪽의 투명 전극은 반응성 플라즈마 증착법(reactive plasma deposition)과 같은 이온 플레이팅(ion plating)이나 스퍼터링(sputtering) 또는 화학적 기상 증착 중 어느 하나의 방법을 통해 형성될 수 있다.
다만 반응성 플라즈마 증착법과 같은 이온 플레이팅 방법이 보다 바람직하다. 이온 플레이팅 방법은 다른 물리적 기상 증착법이나 화학적 기상 증착법과는 달리, 보통 증착하고자 하는 물질을 증발법으로 기상화한 뒤 반응성 기체나 불활성 기체들과 함께 이온화하여 음의 전압이 가해진 기판으로 가속시킨다. 따라서 이온 플레이팅 방법에 의해 생성된 이온들과 이온화 과정 중에 생성된 높은 에너지를 함유한 중성원자들은 기판의 표면이나 코팅층과 충돌하게 된다. 결국 이온 플레이팅 방법에 의해 형성된 박막은 다른 방법에 의해 형성된 박막 대비, 보다 치밀하고 단단한 특성을 가질 수 있다.
그 결과 이온 플레이팅 방법은 다른 방법들 대비 수광면 쪽의 투명 전극이 가져야 하는 높은 전기 전도도와 투명도를 확보하는데 있어 보다 유리한 측면이 있다.
다음으로, 상기 홀더 상의 기판의 수광면 반대면 쪽에 투명 전극을 형성한다. 이때, 기판의 수광면 반대면 쪽의 투명 전극은 기판의 제1 면 또는 제2 면과 함께 측면까지 덮는 구조로 형성된다.
도 10에서 도시된 바와 같이, 이때 상기 기판과 기판 홀더는 상기 반대면 쪽에서는 전혀 기계적으로 접촉하고 있지 않은 상태이다. 따라서 만일 이와 같은 기판과 기판 홀더의 접촉 상태에서 상기 반대면 쪽으로 증착이 이루어질 경우, 투명 전극은 상기 반대면 및 측면으로 증착되어 형성되게 된다.
다만, 상기 반대면(다시 말하면 반도체 기판(110)의 제1 면 또는 제2 면 중 어느 한 면)과 상기 측면(edge)은 반대 면에서의 증착속도 및 면적과 측면(edge)에서의 증착속도 및 면적이 서로 다르다. 그 결과 반대면과 측면에서 증착된 투명 전극의 두께는 서로 다르게 된다. 보다 구체적으로 반대면에서의 투명 전극의 두께가 측면에서의 투명 전극의 두께보다 보다 두껍게 된다.
한편, 상기 반대면 쪽의 투명 전극도 상기 수광면 쪽의 투명 전극과 동일한 방법에 의해 제조될 수 있다.
다만, 상기 반대면 쪽의 투명 전극은 이온 플레이팅 또는 스퍼터링과 같은 물리적 기상 증착 방법을 통해 형성되는 것이 바람직하다. 왜냐하면 상기 물리적 기상 증착 방법을 사용하여 상기 반대면 쪽의 투명 전극을 사용하게 되면, 앞에서 살펴본 상기 수광면 쪽의 투명 전극시 사용된 이온 플레이팅 방법과 동일한 챔버 내에서 2개의 투명 전극을 형성할 수 있으므로 장비 코스트 및 공정 시간 측면에서 생산성이 높아질 수 있기 때문이다.
더 나아가, 상기 수광면 쪽의 투명 전극과 상기 반대면 쪽의 투명 전극을 동일 챔버 내에서 동시에 형성하게 되면, 제조 시간이 크게 단축될 수 있어 생산성이 더욱 높아질 수 있다는 장점이 있다.
그러나 본 발명은 반드시 이에 한정된 것은 아니며, 상기 수광면 쪽의 투명 전극과 수광면 반대면 쪽의 투명 전극은 서로 다른 챔버 내에서 형성될 수도 있다. 이와 같이 서로 다른 챔버 내에서 상기 투명 전극들을 형성하더라도, 본 발명의 태양 전극이 가지는 신뢰성 향상과 변환 효율 개선이라는 효과는 달성될 수 있다.
이어서, 도 9에 도시한 바와 같이, 제1 및 제2 투명 전극(421, 441) 위에 제1 및 제2 금속 전극(422, 442)이 형성된다.
일 예로, 제1 도전형 영역(20) 및 제2 도전형 영역(30) 중 하나 위(구체적으로, 제1 및 제2 투명 전극(421, 441) 중 하나 위)에 제1 저온 페이스트층이 형성되고 이를 건조하여 제1 및 제2 금속 전극(422, 442) 중 하나가 형성된다. 그리고 제1 도전형 영역(20) 및 제2 도전형 영역(30) 중 다른 하나 위에 제2 저온 페이스트층이 형성되고 이를 건조하여 제1 및 제2 금속 전극(422, 442) 중 나머지 하나가 형성될 수 있다. 유동성을 가지는 제1 및 제2 저온 페이스트층은 양면에 원하는 패턴을 가지도록 함께 형성되기 어려울 수 있다. 상기 페이스트 층의 유동성을 고려하여 일면에 제1 저온 페이스트층이 형성된 후에 건조되어 제1 및 제2 금속 전극(422, 442) 중 하나가 형성된 상태에서 다른 면에 유동성을 가지는 제2 저온 페이스트층이 형성된다. 이를 통해 제2 저온 페이스트층의 형성 시에 제1 저온 페이스트층이 흘러 내리는 등의 문제를 방지할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 제1 및 제2 저온 페이스트층을 양측에서 동시에 형성한 후에 이를 함께 건조하는 것도 가능하다.
제1 또는 제2 저온 페이스트층은 전도성 물질, 수지(바인더, 경화제, 첨가제 등) 및 용매를 포함할 수 있다. 전도성 물질, 수지의 구성 물질은 이미 설명하였으므로 생략한다. 용매로는 다양한 물질을 사용할 수 있는데, 일 예로, 에테르계 용매를 사용할 수 있다. 이때, 제1 또는 제2 저온 페이스트층은 페이스트층 100 중량부에 대하여 전도성 물질이 85 내지 90 중량부로 포함될 수 있고, 수지가 1 내지 15 중량부로 포함될 수 있으며, 용매가 5 내지 10 중량부로 포함될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다.
이러한 제1 또는 제2 저온 페이스트층은 다양한 방법에 의하여 형성될 수 있는데, 일 예로, 원하는 패턴을 가지는 상태로 인쇄(패턴 인쇄)에 의하여 형성될 수 있다. 이와 같이 단순한 공정에 의하여 원하는 패턴으로 제1 또는 제2 저온 페이스트층이 형성될 수 있다.
제1 또는 제2 저온 페이스트층의 건조는 250℃ 이하의 온도에서 수행될 수 있다. 건조 온도는 제1 및 제2 패시베이션막(52, 54), 그리고 제2 도전형 영역(20) 및 제2 도전형 영역(30)의 열화를 방지할 수 있는 낮은 온도로 한정된 것이다. 그러나 본 발명이 이에 한정되는 것은 아니다.
제1 또는 제2 저온 페이스트층의 용매는 상기 건조 단계에 의하여 날아가서 제거되어 제1 또는 제2 금속 전극(422, 442)은 산소, 탄소, 황 등을 포함하는 화합물을 포함하지 않고 전도성 물질과 수지로 구성된다.
그러나 본 발명이 이에 한정되는 것은 아니며 제1 및 제2 금속 전극(422, 442) 중 적어도 하나가 도금에 의하여 형성될 수도 있다. 예를 들어, 제1 또는 제2 금속 전극(422, 442)이 구리를 전기 도금하여 형성되어 구리를 포함하는 전기 도금층일 수 있다.
[실시예]
표 1은 본 발명에서의 수광면 및 수광면의 반대면에서의 투명 전극의 구조에 따른 태양 전지 모듈의 핫 스팟 테스트(hot spot test) 결과를 나타낸 것이다.
본 발명에서 사용한 핫 스팟 테스트는 IEC 61215에서 규정한 시험 절차를 따라 진행하였다. 상기 시험절차는 다음과 같다.
먼저 태양 전지 모듈이 시뮬레이터 또는 태양광에 노출(700W/㎡ 이상)되어 정상상태의 최대전격전류(Imp, 변환전력이 최대점인 지점에서의 전류)와 최대 전력 (PMAX)이 측정된다. 다음으로 모듈이 단락된 후, 최고 온도 셀이 IR 카메라로 선택된다. 상기 선택된 셀은 불투명막(shadowing opaque)으로 완전히 덮히고, 모듈의 단락전류(Isc, 임피던스가 낮을 때 단란 회로 조건에 상응하는 셀을 통해 전달되는 최대 전류. 이 상태는 전압이 0일 때 스위프 시작에서 발생한다. 이상적인 셀은 최대 전류 값이 광자 여기에 의한 태양 전지에서 생성한 전체 전류이다)가 정상상태의 최대전격전류(Imp)보다 작은 것이 확인되어야 한다. 그 후 선택한 셀의 불투명막 면적이 "Isc(단락전류) = Imp(최대전력전류)"로 될 때까지 서서히 감소시켜진다. 만일 Isc가 Imp보다 작지 않으면, 셀이 완전히 덮은 상태로 시험이 진행된다. 다음으로 모듈은 1,000W/㎡, 온도 40~60℃에서 5시간 동안 노출된다. 만일 셀에 심각한 손상이 있으면, 2개의 셀로 반복 시험이 진행된다.
만일 2개의 셀이 모두 패스이면 합격한 것으로 간주한다. 구체적인 합격 조건은 육안상 현저한 결함이 없어야 하며, 온도 25℃, 광량 1,000W/㎡의 표준시험조건(STC, standard test condition)에서 최대 출력 저하가 시험 전 대비 5%를 초과해서는 안되며, 절연 저항은 초기 측정 값과 동일해야 하는 규정을 만족시켜야 한다.
Figure pat00001
먼저 비교예 1에서와 같이, 수광면 쪽의 투명 전극을 기판의 수광면 및 측면까지 완전히 덮는 full 구조로 형성하게 되면, 수광면 쪽의 투명 전극이 수광면 쪽의 도전형 영역과 반대면 쪽의 도전형 영역을 동시에 접하게 되는 구조가 된다. 이와 같은 구조에서 수광면 쪽의 투명 전극은 전기적 분로(shunt path)의 역할을 하게 되어, 그로 인해 핫 스팟 테스트 도중에 암전류(dark current)가 상기 경로(path)를 통해 모듈에 흘러 모듈이 손상 되어 Fail에 이르게 된다.
이에 반해 수광면 쪽의 투명 전극이 반대면 쪽의 도전형 영역과 전기적으로 접촉하지 않도록 투명 전극의 도전형 영역 일부를 노출시킨 노출부를 형성한 isolation 구조를 가지는 비교예 2 및 본 발명의 실시예는, 상기 반대면 쪽의 투명 전극의 구조와는 무관하게, 태양 전지의 신뢰성을 크게 향상시킴을 알 수 있다.
한편, 표 2는 본 발명에서의 수광면 및 수광면의 반대면에서의 투명 전극의 구조에 따라 측정된 태양 전지의 셀 변환 효율 파라미터를 나타낸 것이다.
Figure pat00002
먼저 비교예 1은 비록 핫 스팟 테스트 결과 Fail로 판정받아 신뢰성에 문제가 발생하여, 태양 전지의 변환 효율 특성과 무관하게, 사용에 문제점이 있음을 알 수 있다.
반면 비교예 2는 수광면 쪽 및 반대면 쪽의 투명 전극 모두를 투명전극의 도전형 영역 일부를 노출시킨 노출부를 형성한 isolation-isolation 구조에 해당한다. 이 경우 태양 전지의 신뢰성은 크게 향상되나(표 1), 태양 전지 측면에서의 캐리어(carrier) 수집율이 떨어지므로 그로 인해 비교예 1과 대비해서도 효율이 감소하는 문제점이 있음을 알 수 있다(표 2).
반면 수광면 쪽 투명 전극은 도전형 영역 일부를 노출시킨 노출부를 형성한 isolation 구조를 가지면서 동시에 수광면 반대면 쪽 투명 전극은 도전형 영역과 측면을 덮고 있는 Full 구조를 가지는(isolation-full 구조) 본 발명의 실시예는, 비교예 1과 대비해서도 더욱 우수한 광전 변환 효율을 가지는 것으로 측정되었다. 본 발명의 실시예의 투명 전극 구조가, 비교예 1 및 2 대비, 태양 전지의 측면(모서리, 에지, edge) 부분에서의 캐리어 수집율 증가에 더욱 효과적이며 이로 인해 태양 전지 효율을 더욱 극대화하기 때문인 것으로 판단된다.
이상과 같이 본 발명에 대해서 예시한 도면을 참조로 하여 설명하였으나, 본 명세서에 개시된 실시예와 도면에 의해 본 발명이 한정되는 것은 아니며, 본 발명의 기술사상의 범위 내에서 통상의 기술자에 의해 다양한 변형이 이루어질 수 있음은 자명하다. 아울러 앞서 본 발명의 실시예를 설명하면서 본 발명의 구성에 따른 작용 효과를 명시적으로 기재하여 설명하지 않았을 지라도, 해당 구성에 의해 예측 가능한 효과 또한 인정되어야 함은 당연하다.

Claims (20)

  1. 결정질 실리콘 기판;
    상기 기판의 제1 면 상에 위치하는 제1 도전형 영역;
    상기 기판의 제2 면 상에 위치하며 상기 제1 도전형 영역과 반대되는 도전형을 가지는 제2 도전형 영역;
    상기 제1 도전형 영역 상에 위치하는 제1 투명 전극; 상기 제2 도전형 영역 상에 위치하는 제2 투명 전극;을 포함하며,
    상기 제1 투명 전극 또는 제2 투명 전극 가운데 수광면 쪽의 투명 전극의 모서리 영역은 그 투명전극 아래에 위치하는 도전형 영역의 일부를 노출시킨 노출부;
    를 포함하는 것을 특징으로 하는 태양 전지.
  2. 제1항에 있어서,
    상기 노출부는 상기 기판의 가장 자리로부터 100~2,000㎛ 만큼 이격 거리를 가지는 것;
    을 특징으로 하는 태양 전지.
  3. 제2항에 있어서,
    상기 노출부는 상기 기판의 가장 자리로부터 200~1,000㎛ 만큼 이격 거리를 가지는 것;
    을 특징으로 하는 태양 전지.
  4. 제1항에 있어서,
    상기 1 투명 전극 및 제2 투명 전극은 상기 노출부를 제외한 상기 제1 도전형 영역 및 제2 도전형 영역 상에 전체적으로 형성되는 것;
    을 특징으로 하는 태양 전지.
  5. 제1항에 있어서,
    상기 제1 투명 전극 또는 제2 투명 전극 가운데 수광면의 반대면 쪽의 투명 전극은 그 아래에 위치하는 상기 제1 도전형 영역 또는 제2 도전형 영역과 측면을 덮고 있는 것;
    을 특징으로 하는 태양 전지.
  6. 제5항에 있어서,
    상기 수광면의 반대면 쪽의 투명 전극은 그 아래에 위치하는 상기 제1 도전형 영역 또는 제2 도전형 영역에서의 두께가 측면에서의 두께와 상이한 것;
    을 특징으로 하는 태양 전지.
  7. 제5항에 있어서,
    상기 수광면 쪽의 투명전극은 수광면 반대면 쪽의 도전형 영역 및 투명전극과 전기적으로 접촉하지 않고, 수광면 반대면 쪽의 투명전극은 수광면 쪽의 도전형 영역 및 투명 전극과 전기적으로 접촉하지 않는 것;
    을 특징으로 하는 태양 전지.
  8. 제1항에 있어서,
    상기 제1 투명 전극 및 상기 제2 투명 전극은 인듐-주석 산화물(indium tin oxide, ITO), 알루미늄-아연 산화물(aluminum zinc oxide, AZO), 붕소-아연 산화물(boron zinc oxide, BZO), 인듐-텅스텐 산화물(indium tungsten oxide, IWO) 및 인듐-세슘 산화물(indium cesium oxide, ICO), 인듐-티타늄-탄탈륨 산화물 중 적어도 하나를 포함하는 것;
    을 특징으로 하는 태양 전지.
  9. 제8항에 있어서,
    상기 투명 전극들은 수소를 포함하며, 수광면 쪽의 투명 전극 내의 수소 함유량이 수광면 반대면 쪽의 투명 전극 내의 수소 함유량 이상인 것;
    을 특징으로 하는 태양 전지.
  10. 제9항에 있어서,
    상기 수광면 쪽의 투명 전극 내의 수소의 함유량은 적어도 1021/㎤ 이상인 것;
    을 특징으로 하는 태양 전지.
  11. 제1항에 있어서,
    상기 제1 면 및/또는 제2 면은 반사를 방지하는 요철을 포함하는 것;
    을 특징으로 하는 태양 전지.
  12. 제1항에 있어서,
    상기 기판과 상기 제1 도전형 영역 사이에는 제1 패시베이션막이 위치하고;
    상기 기판과 상기 제2 도전형 영역 사이에는 제2 패시베이션막이 위치하는 것;
    을 포함하는 태양 전지.
  13. 제12항에 있어서,
    상기 기판의 측면은 측면의 바깥 방향을 기준으로 상기 제1 패시베이션 막/상기 제1 도전형 영역/상기 제2 패시베이션막/상기 제2 도전형 영역 순서의 적층 구조를 가지는 것;
    을 특징으로 하는 태양 전지.
  14. 제12항에 있어서,
    상기 제1 및 제2 패시베이션막 중 적어도 하나는 진성 비정질 실리콘층(i-a-Si);
    인 것을 특징으로 하는 태양 전지.
  15. 제1항에 있어서,
    상기 기판의 상기 제1 도전형 영역 및 상기 제2 도전형 영역은 각각 도핑된 비정질 실리콘, 비정질 실리콘 산화물, 비정질 실리콘 탄화물, 인듐-갈륨-아연 산화물, 티타늄 산화물 및 몰리브덴 산화물 중 적어도 하나를 포함하는 것;
    을 특징으로 하는 태양 전지.
  16. 기판의 수광면 쪽의 에지부를 지지하는 기판 홀더에 기판을 안착하는 단계;
    상기 홀더 상의 기판의 수광면 쪽에 투명 전극을 형성하는 단계;
    상기 홀더 상의 기판의 수광면 반대면 쪽에 투명 전극을 형성하는 단계;
    를 포함하는 태양 전지의 제조 방법.
  17. 제16항에 있어서,
    상기 수광면 쪽의 투명 전극과 수광면 반대면 쪽의 투명 전극은 각각 이온 플레이팅(ion plating), 스퍼터링(sputtering), 화학적 기상 증착 중 어느 하나의 방법으로 형성되는 것;
    을 특징으로 하는 태양 전지의 제조 방법.
  18. 제16항에 있어서,
    상기 수광면의 반대면 쪽의 투명 전극의 두께는 기판의 평면과 측면에서 각각 서로 다른 것;
    을 특징으로 하는 태양 전지의 제조 방법.
  19. 제16항에 있어서,
    상기 수광면 쪽의 투명 전극과 수광면 반대면 쪽의 투명 전극은 동일 챔버 내에서 형성되는 것;
    을 특징으로 하는 태양 전지의 제조 방법.
  20. 제16항에 있어서,
    상기 수광면 쪽의 투명 전극과 수광면 반대면 쪽의 투명 전극은 동시에 형성되는 것;
    을 특징으로 하는 태양 전지의 제조 방법.
KR1020190002479A 2018-03-19 2019-01-08 태양 전지 및 그 제조 방법 KR20190110017A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/KR2019/001406 WO2019182243A1 (ko) 2018-03-19 2019-01-31 태양 전지 및 그 제조 방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180031719 2018-03-19
KR20180031719 2018-03-19

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020240083364A Division KR20240109948A (ko) 2018-03-19 2024-06-26 태양 전지 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20190110017A true KR20190110017A (ko) 2019-09-27

Family

ID=68096813

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190002479A KR20190110017A (ko) 2018-03-19 2019-01-08 태양 전지 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20190110017A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200125059A (ko) * 2019-04-25 2020-11-04 엘지전자 주식회사 태양 전지

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200125059A (ko) * 2019-04-25 2020-11-04 엘지전자 주식회사 태양 전지

Similar Documents

Publication Publication Date Title
US20230023738A1 (en) Solar cell
KR101889775B1 (ko) 태양 전지 및 이의 제조 방법
KR101661948B1 (ko) 태양 전지 및 이의 제조 방법
EP3327793B1 (en) Solar cell and method of manufacturing the same
KR20140135881A (ko) 태양 전지 및 이의 제조 방법
KR20110003803A (ko) 태양전지용 전극 페이스트, 이를 이용한 태양전지, 및 태양전지의 제조방법
KR101838278B1 (ko) 태양 전지
KR20150031889A (ko) 테양전지
KR20140126819A (ko) 태양 전지
KR102132740B1 (ko) 태양 전지 및 이의 제조 방법
KR102053140B1 (ko) 태양 전지
EP2903037A1 (en) Fabrication method for back-contact heterojunction solar cell
KR101879781B1 (ko) 태양 전지, 불순물층의 형성 방법 및 태양 전지의 제조 방법
US20110094586A1 (en) Solar cell and method for manufacturing the same
KR20190110017A (ko) 태양 전지 및 그 제조 방법
KR101847614B1 (ko) 태양 전지 및 이의 제조 방법
JP5645734B2 (ja) 太陽電池素子
KR20160090084A (ko) 태양 전지 및 이의 제조 방법
KR102552891B1 (ko) 태양 전지
KR20240109948A (ko) 태양 전지 및 그 제조 방법
KR20160111623A (ko) 태양 전지
KR20160097919A (ko) 태양 전지
KR20160063010A (ko) 태양 전지 및 이의 제조 방법
KR20190128860A (ko) 태양 전지
KR20150061169A (ko) 태양 전지 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application