WO2019182243A1 - 태양 전지 및 그 제조 방법 - Google Patents

태양 전지 및 그 제조 방법 Download PDF

Info

Publication number
WO2019182243A1
WO2019182243A1 PCT/KR2019/001406 KR2019001406W WO2019182243A1 WO 2019182243 A1 WO2019182243 A1 WO 2019182243A1 KR 2019001406 W KR2019001406 W KR 2019001406W WO 2019182243 A1 WO2019182243 A1 WO 2019182243A1
Authority
WO
WIPO (PCT)
Prior art keywords
transparent electrode
solar cell
type region
conductivity type
receiving surface
Prior art date
Application number
PCT/KR2019/001406
Other languages
English (en)
French (fr)
Inventor
이승윤
박상욱
이진형
최민호
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020190002479A external-priority patent/KR20190110017A/ko
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Publication of WO2019182243A1 publication Critical patent/WO2019182243A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0376—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including amorphous semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the present invention relates to a solar cell and a method for manufacturing a solar cell that simplifies the manufacturing equipment and solar cells to increase the reliability and maximize the photoelectric conversion efficiency.
  • Solar energy is one of the alternative energy sources replacing existing energy sources, and is used as the most realistic energy source.
  • silicon solar cells among solar cells are representative single junction solar cells and are widely used as commercial solar cells.
  • silicon solar cells are designed and developed while changing various layers and electrodes, and the efficiency of the solar cells may be determined by the design of the various layers and electrodes. Therefore, various layers and electrodes are required to design a way to maximize the efficiency of the silicon solar cell.
  • the amorphous silicon deposition portion which is a conductive region
  • the amorphous silicon deposition portion which is a conductive region
  • the electrode since the electrode is not formed at the edge portions, the charge carrier collection rate at the emitter portion is lowered, and as a result, the efficiency of the solar cell is reduced.
  • the present invention seeks to improve the problems of the prior arts, namely, the reliability deterioration due to the deterioration of the passivation characteristics and the efficiency deterioration due to the decrease of the carrier collection rate.
  • the present invention is a high efficiency silicon solar cell manufactured by forming a conductive type layer and a transparent electrode on a crystalline silicon wafer, by blocking the transparent electrode on the light-receiving side to act as an electrical shunt path, dark current (dark current) To prevent damage to the solar cell and the module. Furthermore, it aims to secure the reliability of solar cells and modules by blocking the possibility of such electrical shunt.
  • Another object of the present invention is to increase the collection of electrical carriers at the edge of the solar cell by changing the shape of the transparent electrode opposite to the light receiving surface. Through this, the solar cell of the present invention is intended to maximize efficiency.
  • a crystalline silicon substrate for blocking the role of the electrical shunt to improve the reliability of the solar cell and module, a crystalline silicon substrate; A first conductivity type region located on the first surface of the substrate; A second conductivity type region located on a second surface of the substrate and having a conductivity type opposite to the first conductivity type region; A first transparent electrode on the first conductivity type region; And a second transparent electrode disposed on the second conductivity type region, wherein an edge region of the transparent electrode on the light receiving surface side of the first transparent electrode or the second transparent electrode is located below the transparent electrode.
  • An exposed portion exposing a portion of the conductive region may provide a solar cell comprising a.
  • the exposed portion has a distance from the edge of the substrate by 100 ⁇ 2,000 ⁇ m; solar cell may be provided.
  • the exposed portion may have a distance of 200 to 1,000 ⁇ m from the edge of the substrate; solar cell may be provided.
  • the first transparent electrode and the second transparent electrode is formed entirely on the first conductive region and the second conductive region excluding the exposed portion; a solar cell can be provided.
  • the transparent electrode on the opposite side of the light receiving surface of the first transparent electrode or the second transparent electrode is below
  • a solar cell may be provided that covers the first conductive region or the second conductive region and the side surface.
  • the transparent electrode on the opposite side of the light-receiving surface is different in thickness in the first conductive type region or the second conductive type region located below the thickness at the side; Can be.
  • the transparent electrode on the light receiving surface side is not in electrical contact with the conductive region and the transparent electrode on the opposite side of the light receiving surface, and the transparent electrode on the opposite surface of the light receiving surface is electrically
  • a solar cell characterized in that not in contact with.
  • the first transparent electrode and the second transparent electrode may be formed of indium tin oxide (ITO), aluminum zinc oxide (AZO), and boron zinc oxide (BZO). ), At least one of indium tungsten oxide (IWO) and indium cesium oxide (ICO), indium-titanium-tantalum oxide; can be provided a solar cell have.
  • ITO indium tin oxide
  • AZO aluminum zinc oxide
  • BZO boron zinc oxide
  • IWO indium tungsten oxide
  • ICO indium cesium oxide
  • indium-titanium-tantalum oxide indium-titanium-tantalum oxide
  • the transparent electrodes include hydrogen, and the hydrogen content in the transparent electrode on the light-receiving side is greater than the hydrogen content in the transparent electrode on the side opposite to the light-receiving surface; a solar cell can be provided.
  • a solar cell may be provided, wherein the content of hydrogen in the transparent electrode toward the light receiving surface is at least 10 21 / cm 3 or more.
  • the first surface and / or the second surface comprises a concave-convex to prevent reflection; solar cells can be provided.
  • a first passivation film is positioned between the substrate and the first conductivity type region;
  • a second passivation film is positioned between the substrate and the second conductivity type region.
  • a solar cell may be provided.
  • the side surface of the substrate has a laminated structure in the order of the first passivation film / the first conductivity type region / the second passivation film / the second conductivity type region with respect to the outer direction of the side;
  • a solar cell can be provided.
  • a solar cell may be provided, wherein at least one of the first and second passivation layers is an intrinsic amorphous silicon layer (i-a-Si).
  • the first conductivity type region and the second conductivity type region each include at least one of doped amorphous silicon, amorphous silicon oxide, amorphous silicon carbide, indium-gallium-zinc oxide, titanium oxide, and molybdenum oxide. It can be provided a solar cell characterized in that.
  • the step of seating the substrate in the substrate holder for supporting the edge portion of the light receiving surface side of the substrate; Forming a transparent electrode on a light receiving surface side of the substrate on the holder; Forming a transparent electrode on the opposite side of the light receiving surface of the substrate on the holder; may be provided a method of manufacturing a solar cell comprising a.
  • the transparent electrode on the light-receiving side and the transparent electrode on the opposite side of the light-receiving surface are each formed by one of ion plating, sputtering, and chemical vapor deposition.
  • the manufacturing method of the solar cell can be provided.
  • the thickness of the transparent electrode on the opposite side of the light receiving surface is different from each other in the plane and the side of the substrate; may be provided a method of manufacturing a solar cell.
  • the transparent electrode on the light-receiving surface side and the transparent electrode on the opposite side of the light receiving surface is formed in the same chamber; solar cell manufacturing method characterized in that it can be provided.
  • the transparent electrode on the light-receiving surface side and the transparent electrode on the opposite side of the light receiving surface is formed at the same time; a solar cell can be provided.
  • the transparent electrode on the light receiving surface and the conductive area on the opposite side of the light receiving surface are electrically contacted by exposing a part of the first conductive type region or the second conductive type region through the corner region of the transparent electrode on the light receiving surface side. You can do it.
  • the transparent electrode on the light-receiving surface side can contact the first conductivity type region and the second conductivity type region at the same time, thereby blocking the role of the electrical shunt path.
  • heat is generated by dark current through the path, and as a result, the solar cell and the module can be prevented from being damaged.
  • the solar cell of the present invention has a structure in which the transparent electrode on the opposite side of the light-receiving surface has a structure covering the entirety of the first conductive type region or the second conductive type region located below the edge of the solar cell.
  • a transparent electrode is formed on the light receiving surface side of the substrate on the holder after mounting the substrate on the substrate holder, and a transparent electrode is formed on the opposite side of the light receiving surface of the substrate, thereby eliminating the need for a separate solar mask process. Battery production becomes possible.
  • the present invention can provide a method for manufacturing a solar cell with a simple process and a low manufacturing cost.
  • FIG. 1 is a cross-sectional view showing a solar cell according to an embodiment of the present invention.
  • FIG. 2 is a plan view of the first and second metal electrode layers of the solar cell shown in FIG. 1.
  • 3 to 9 are cross-sectional views illustrating a method of manufacturing a solar cell according to an embodiment of the present invention.
  • FIG. 10 is a diagram schematically illustrating a deposition concept in a method of manufacturing a solar cell according to another embodiment of the present invention.
  • first, second, A, B, (a), and (b) can be used. These terms are only to distinguish the components from other components, and the terms are not limited in nature, order, order or number of the components. If a component is described as being “connected”, “coupled” or “connected” to another component, that component may be directly connected to or connected to that other component, but between components It is to be understood that the elements may be “interposed” or each component may be “connected”, “coupled” or “connected” through other components.
  • the solar cell 100 includes a semiconductor substrate 110 including a base region 10 and a first passivation film formed on a first surface of the semiconductor substrate 110. 52, a second passivation film 54 formed on the second surface of the semiconductor substrate 110, and a first conductivity type region formed on the first passivation film 52 on the first surface side of the semiconductor substrate 110. 20, a second conductive region 30 formed on the second passivation film 54 on the second surface side of the semiconductor substrate 110, and a transparent electrode electrically connected to the first conductive region 20.
  • a first electrode 42 including 421 and a second electrode 44 electrically connected to the second conductivity type region 30 and including a transparent electrode 441 may be included.
  • the first surface is shown as the incident surface in FIG. 1, this is merely one example for convenience of understanding.
  • the second surface may be an incident surface.
  • the semiconductor substrate 110 may be composed of a crystalline semiconductor.
  • the semiconductor substrate 110 may be formed of a single crystal or polycrystalline semiconductor (eg, single crystal or polycrystalline silicon).
  • the semiconductor substrate 110 may be composed of a single crystal semiconductor (eg, a single crystal semiconductor wafer, more specifically, a single crystal silicon wafer).
  • the solar cell 100 constitutes a single crystal semiconductor solar cell (for example, a single crystal silicon solar cell).
  • the solar cell 100 based on the semiconductor substrate 110 composed of crystalline semiconductors having high crystallinity and few defects may have excellent electrical characteristics.
  • the semiconductor substrate 110 may be formed of only the base region 10 in which the doped region is not formed in the semiconductor substrate 110. As such, when a separate doped region is not formed in the semiconductor substrate 110, damage to the semiconductor substrate 110, an increase in defects, and the like, which may occur when the doped region is formed, are prevented, thereby providing excellent passivation characteristics of the semiconductor substrate 110. Can have. Through this, surface recombination occurring on the surface of the semiconductor substrate 110 may be minimized.
  • the semiconductor substrate 110 or the base region 10 may have the first conductivity type because the first conductivity type dopant, which is the base dopant, is doped at a low doping concentration.
  • the semiconductor substrate 110 or the base region 10 may have a lower doping concentration, higher resistance, or lower carrier concentration than the first conductivity type region region 20 having the same conductivity type.
  • the first and / or second surfaces of the semiconductor substrate 110 may have irregularities 112 and 114 to prevent reflection. More specifically, in the present exemplary embodiment, the unevenness 112 and 114 are formed on the first surface (or the first surface side surface) of the semiconductor substrate 110 and the second unevenness 112 and the second of the semiconductor substrate 110. It may include a second unevenness 114 formed on the surface (second surface side surface). The irregularities can prevent reflection of light incident on the first and second surfaces of the semiconductor substrate 110, so that the solar cell 100 having the structure as in the present embodiment can effectively reduce light loss. have. However, the present invention is not limited thereto, and only one of the first unevenness 112 and the second unevenness 114 may be formed.
  • the first passivation film 52 is formed on the first surface of the semiconductor substrate 110, and the second passivation film 54 is formed on the second surface of the semiconductor substrate 110.
  • the first and second surfaces of the semiconductor substrate 110 may be passivated by the passivation layers 52 and 54, respectively.
  • the terms of the first passivation film 52 and the second passivation film 54 are used, but the first passivation film 52 and / or the second passivation film 54 may also serve as a tunneling film. have. That is, the first and second passivation films 52 and 54 act as a kind of barrier to electrons and holes. Specifically, the first and second passivation films 52 and 54 may not pass through minority carriers, and instead, may accumulate in a portion adjacent to the first and second passivation films 52 and 54, and then may be at least a predetermined amount. Only a majority carrier with energy can pass. In this case, the plurality of carriers having a predetermined energy or more may easily pass through the first and second passivation layers 52 and 54 by the tunneling effect. The passivation layers 52 and 54 may be smaller than the first conductivity type region 20 and the second conductivity type region 30 in order to sufficiently realize the tunneling effect.
  • the first and second passivation layers 52 and 54 may include an intrinsic amorphous semiconductor.
  • the first and second passivation films 52 and 54 may be formed of an intrinsic amorphous silicon (i-a-Si) layer. Since the first and second passivation layers 52 and 54 have similar characteristics including the same semiconductor material as the semiconductor substrate 110, the surface characteristics of the semiconductor substrate 110 may be more effectively improved. Thereby, the passivation characteristic can be greatly improved.
  • the first and / or second passivation films 52 and 54 may include an intrinsic amorphous silicon carbide (i-a-SiCx) layer or an intrinsic amorphous silicon oxide (i-a-SiOx) layer. According to this, the effect due to the wide energy band gap can be improved, but the passivation characteristics may be slightly lower than the case of including an intrinsic amorphous silicon (i-a-Si) layer.
  • the first and second passivation layers 52 and 54 may be entirely formed on the first and second surfaces of the semiconductor substrate 110, respectively.
  • the front and rear surfaces of the semiconductor substrate 110 may be passivated as a whole, and may be easily formed without separate patterning.
  • first and second passivation layers 52 and 54 may also be formed to pass through the first and second surfaces of the semiconductor substrate 110 to the edge portions of the semiconductor substrate 110, respectively.
  • first passivation film 52 may be formed to the first surface and the side surface of the semiconductor substrate 110
  • second passivation film 54 may be formed to the second surface and the side surface of the semiconductor substrate 110, respectively. Can be.
  • the passivation layers 52 and 54 may enhance the passivation to the side of the substrate.
  • the passivation films 52 and 54 formed up to the side surface of the substrate 110 can improve passivation characteristics by preventing recombination of charge carriers in subsequent conductive regions (ie, emitter regions) that differ in conductivity from the substrate. desirable.
  • the first conductivity type region 20 having the first conductivity type may be formed on the first passivation layer 52.
  • a second conductivity type region 30 having a second conductivity type opposite to the first conductivity type may be disposed on the second passivation layer 54.
  • the first conductivity type region 20 may be located on the first passivation layer 52.
  • the first passivation layer 54 may be positioned on the first conductivity type region 20, and the second conductivity type region 30 may be positioned on the second passivation layer 54.
  • the first conductivity type region 20 may be a region having the first conductivity type, including the first conductivity type dopant.
  • the second conductivity type region 30 may be a region having a second conductivity type including a second conductivity type dopant.
  • the first conductivity type region 20 may contact the first passivation layer 52 and the second conductivity type region 30 may contact the second passivation layer 54. Then, the structure of the solar cell 100 may be simplified and the tunneling effect of the first and second passivation layers 52 and 54 may be maximized.
  • the present invention is not limited thereto.
  • the first conductivity type region 20 and the second conductivity type region 30 are formed on the semiconductor substrate 110 separately from the semiconductor substrate 110. Therefore, the first conductivity type region 20 and the second conductivity type region 30 may be formed on the semiconductor substrate 110 so that the first conductivity type region 20 and the second conductivity type region 30 can be easily formed on the semiconductor substrate 110. It may have a material and / or crystal structure different from (110).
  • each of the first conductivity type region 20 and the second conductivity type region 30 may be formed by doping a first or second conductivity type dopant in an amorphous semiconductor or the like.
  • various methods such as vapor deposition such as chemical vapor deposition (CVD) and evaporation can be easily applied.
  • an amorphous semiconductor that is the basis of the first conductivity type region 20 and the second conductivity type region 54 is formed by the same process as the first passivation film 52 and the second passivation film 54. The advantage is that you can.
  • first and second passivation layers 52 and 54 are formed of intrinsic amorphous semiconductors (eg, intrinsic amorphous silicon) as described above, there is an advantage in that they can have excellent adhesion characteristics, excellent electrical conductivity, and the like.
  • intrinsic amorphous semiconductors eg, intrinsic amorphous silicon
  • Examples of the p-type dopant used as the first or second conductivity type dopant include group III elements such as boron (B), aluminum (Al), gallium (Ga), and indium (In). Group 5 elements, such as phosphorus (P), arsenic (As), bismuth (Bi), and antimony (Sb), are mentioned. However, the present invention is not limited thereto, and various dopants may be used as the first or second conductivity type dopants.
  • the semiconductor substrate 110 having the first conductivity type and the first conductivity type region 20 may have an n type, and the second conductivity type region 30 may have a p type.
  • the semiconductor substrate 110 may have an n-type, so that a life time of a carrier may be excellent.
  • the semiconductor substrate 110 and the first conductivity-type region 20 may include phosphorus (P) as an n-type dopant, and the second conductivity-type region 30 may form boron (B) as a p-type dopant. It may include.
  • the present invention is not limited thereto, and the semiconductor substrate 110 having the first conductivity type and the first conductivity type region 20 may have a p-type, and the second conductivity type region 30 may have an n-type. It may be.
  • the first conductivity type region 20 and the second conductivity type region 30 are an amorphous silicon (a-Si) layer, an amorphous silicon oxide (a-SiOx) layer, and an amorphous silicon carbide (a-SiCx) layer, respectively.
  • a-Si amorphous silicon
  • a-SiOx amorphous silicon oxide
  • a-SiCx amorphous silicon carbide
  • IGZO indium-gallium-zinc oxide
  • TiOx titanium oxide
  • MoOx molybdenum oxide
  • an amorphous silicon (a-Si) layer, an amorphous silicon oxide (a-SiOx) layer, and an amorphous silicon carbide (a-SiCx) layer are applied to the first conductive region 20 or the second conductive region 30. May be doped with a first or second conductivity type dopant.
  • the amorphous silicon (a-Si) layer, the amorphous silicon oxide (a-SiOx) layer, and the amorphous silicon carbide (a-SiCx) layer are semiconductor materials constituting the semiconductor substrate 110 although the crystal structure is different from that of the semiconductor substrate 110. (Eg, silicon), and thus may have characteristics similar to those of the semiconductor substrate 110. As a result, characteristic differences that may occur when the first and second conductivity-type inversions 20 and 30 include a material different from the semiconductor material of the semiconductor substrate 110 may be minimized. Among these, since the amorphous silicon oxide layer and the amorphous silicon carbide layer have a high energy band gap, the carrier can be selectively passed by allowing sufficient energy band bending to occur.
  • indium-gallium-zinc oxide layers, titanium oxide layers, and molybdenum oxide layers applied to the first conductive region 20 or the second conductive region 30 may be formed of the first and second conductive layers. It does not contain Group 3 elements or Group 5 elements (eg boron, phosphorus) used as the type dopant.
  • the indium-gallium-zinc oxide layer, the titanium oxide layer, and the molybdenum oxide layer may themselves collect electrons or holes to perform the same role as the n-type or p-type conductive region. More specifically, the indium-gallium-zinc oxide layer and the titanium oxide layer may have an n-type conductivity, and the molybdenum oxide layer may have a p-type conductivity.
  • the indium-gallium-zinc oxide (IGZO) layer, the titanium oxide (TiOx) layer, and the molybdenum oxide (MoOx) layer have a wide energy bandgap and low light absorption to minimize light loss.
  • the first conductivity type region 20 may include at least one of an indium-gallium-zinc oxide layer, a titanium oxide layer, and a molybdenum oxide layer having low light absorption. As a result, the absorption of light in the first conductivity type region 20 located on the first surface of the semiconductor substrate 110 may be minimized.
  • the first conductivity type region 20 may be formed on the first unevenness 112.
  • An indium gallium zinc oxide layer, a titanium oxide layer, a molybdenum oxide layer, and the like may be formed on the surface of the semiconductor substrate 110. It can have excellent properties regardless of the defect.
  • the second conductivity type region 30 may also include at least one of an amorphous silicon layer, an amorphous silicon oxide layer, and an amorphous silicon carbide layer.
  • the second conductivity-type region 30 is a layer directly involved in photoelectric conversion by forming a pn junction (or a pin junction between the second passivation film 54) and the semiconductor substrate 110 having the first conductivity type. . Accordingly, the carrier may be moved more effectively by including the same semiconductor material (ie, silicon) as the semiconductor substrate 110 to have similar characteristics.
  • the thickness of the second conductivity type region 30 may be greater than or equal to the first conductivity type region 20.
  • the second conductivity-type region 30 directly involved in the photoelectric conversion is located on the opposite surface of the incident surface of the semiconductor substrate 110. Therefore, the second conductivity type region 30 may be formed relatively thick since the second conductive region 30 is positioned without disturbing light absorption to the incident surface. In this case, since the first conductivity type region 20 is not directly involved in photoelectric conversion and is located on the incident surface of the semiconductor substrate 110 and is related to light absorption into the incident surface, the first conductivity type region 20 may be formed relatively thin.
  • the second conductivity-type region 30 when the second conductivity-type region 30 has a p-type, the second conductivity-type region 30 may be doped with boron (B). Since boron has a small size and can be easily diffused, it is possible to prevent the dopant from being heavily doped into the semiconductor substrate 110 by sufficiently securing the thickness of the second conductivity type region 30. If the dopant included in the second conductivity type region 30 is heavily doped into the semiconductor substrate 110, the solar cell 100 may be degraded due to the degradation of the semiconductor substrate 110.
  • B boron
  • the present invention is not limited thereto, and even when the second conductivity type region 30 has an n type, the thickness of the second conductivity type region 30 may be greater than that of the first conductivity type region 20.
  • the thickness of the second conductivity type region 30 is preferably not greater than the first conductivity type region 20. In this case, since the second conductivity type region 30 is located on the incident surface, it is possible to interfere with light absorption when it is too thick.
  • the thickness of the second passivation film 54 may be equal to or greater than the thickness of the first passivation film 52.
  • the thickness of the second passivation film 54 may be greater than the thickness of the first passivation film 52. This is because the second passivation film 54 is thicker than the first passivation film 52 in consideration of the fact that the second conductivity-type region 30 is formed thicker than the first conductivity-type region 20.
  • the dopant of 30 may be prevented from being undesirably doped into the semiconductor substrate 110.
  • the second conductivity type region 30 has a p type, it is possible to prevent the boron included in the second conductivity type region 30 from being heavily doped into the semiconductor substrate 110.
  • the thickness ratio of the first passivation film 52 to the second passivation film 54 may be 1: 1 to 1: 2.5.
  • the ratio is in consideration of the passivation characteristics of the semiconductor substrate 110 and the characteristics of the dopant of the second conductivity type region 30, but the present invention is not limited thereto.
  • the ratio of the thickness of the second conductivity type region 30 to the thickness of the second passivation layer 54 is greater than the ratio of the thickness of the first conductivity type region 20 to the thickness of the first passivation layer 52. Can be. This is because the thickness of the second conductivity-type region 30 is larger than the thickness of the first conductivity-type region 20.
  • the first conductivity type region 20 may be formed to the first surface and the edge of the semiconductor substrate 110
  • the second conductivity type region 30 may be formed to the second surface of the semiconductor substrate 110. It can be formed up to the edge (edge).
  • the thickness of each conductive region formed on the first or second surface of the semiconductor substrate 110 and the thickness of the conductive region formed on the edge are different from each other. This is because, in forming the conductive regions, the deposition rate and the area on the first side or the second side and the deposition rate and the area on the edge are different from each other during the deposition process.
  • the conductive regions 20, 30 are formed up to the edge region, it is advantageous to collect more charge carriers in the vicinity of the corner where the charge carriers are concentrated due to the shape reasons.
  • a first electrode 42 electrically connected to the first conductive region 20 is positioned (eg, in contact with), and the second conductive type on the second surface.
  • the second electrode 44 electrically connected to the second conductivity type region 30 is positioned (eg, contacted) on the region 30.
  • the first electrode 42 may include a first transparent electrode 421 and a first metal electrode 422 that are sequentially stacked on the first conductivity type region 20.
  • the second electrode 44 may also include a second transparent electrode 441 and a second metal electrode 442 that are sequentially stacked on the second conductivity type region 30.
  • the first electrode 42 and the second electrode 44 may be formed of the second electrode 44 except that the structures of the first transparent electrode 421 and the second transparent electrode 441 are different from each other.
  • the role, material, and shape of the second transparent electrode 441 and the second metal electrode 442 may include the role, material, and shape of the first transparent electrode 421 and the first metal electrode 422 of the first electrode 42. And shapes and the like or similar.
  • first transparent electrode 421 and the second transparent electrode 441 will be considered first, and then the first electrode 42, the first transparent electrode 421, and the first metal electrode will be discussed. 422 will mainly be described.
  • the first transparent electrode 421 is formed to include an exposed portion 421 ′ exposing a portion of the first conductivity type region from the edge of the semiconductor substrate 110 on the first conductivity type region 20 (one (For example, the construction of such a transparent electrode is also referred to as "isolation").
  • the exposed portion 421 ′ preferably has a distance of 100 to 2,000 ⁇ m from the edge of the semiconductor substrate 110.
  • the separation distance is more preferably 200 ⁇ 1,000 ⁇ m.
  • the semiconductor substrate 110 is formed when the first transparent electrode 421 is formed.
  • the contact area between the substrate holder and the semiconductor substrate, which is supporting the substrate, is too narrow, which increases the possibility of the semiconductor substrate falling off from the substrate holder during the transfer or the process of the substrate.
  • the transparent electrode on the light-receiving side is biased to one side due to a process error or the like, there is another problem that the reliability of the solar cell may be deteriorated due to a high possibility of electrical contact with the transparent electrode on the opposite side of the light-receiving surface.
  • the first transparent electrode 421 even if the first transparent electrode 421 has an isolation structure having the exposed portion 421 ′, the first transparent electrode 421 is present on the surface of the first conductivity type region 20 to which the natural oxide is exposed.
  • the first conductivity type region 20 is made of doped amorphous silicon and has an exposed portion 421 ', the silicon on the surface of the exposed conductivity type region is in an atomic bond broken state, It reacts with the highly active oxygen in the atmosphere to form a silicon oxide film (SiOx).
  • SiOx silicon oxide film
  • silicon oxide is generally a very stable compound.
  • the exposed portion functions to passivate the first conductive region 20 by forming a chemically very stable silicon oxide film. Will have
  • the second transparent electrode 441 may be formed to cover (eg, contact with) the second surface and side surfaces of the semiconductor substrate 110 on the second conductivity type region 30 (such as the transparent electrode). Configuration is called “full”).
  • the transparent electrodes 421 serve as electrical shunt paths. do.
  • the isolation and full transparent electrode configuration prevents heat from being generated by dark current through the shunt path and damaging the solar cell and the module, thereby improving reliability of the solar cell. It can greatly improve.
  • the carrier collection rate is increased, particularly in the area where charge is likely to be collected, such as the side surface, and as a result, the efficiency of the solar cell. This will be improved.
  • the second transparent electrode 441 also exposes an exposed portion exposing a part of the second conductive region on the second conductive region 30 from the edge of the semiconductor substrate 110. It may be formed (for example, contact), including (the configuration of such a transparent electrode is also called "isolation").
  • the second transparent electrode 441 of this isolation configuration is combined with the isolation configuration of the first transparent electrode 421, and similarly to the prior art, the carrier collection rate at the corner portion is reduced, so that the efficiency of the solar cell is reduced. Has disadvantageous properties. However, solar cell reliability is expected to be improved in terms of solar cell efficiency and trade-off.
  • first transparent electrode 421 and the second transparent electrode 441 are entirely formed on the first conductive type region 20 or the second conductive type region 30 except for the exposed portion, respectively (for example, in contact with each other.
  • the overall formation here may include not only covering the entirety of the first conductivity-type region 20 or the second conductivity-type region 30 without an empty space or an empty region, but also inevitably not forming a part. have.
  • the carrier can easily reach the first metal electrode 422 through the first transparent electrode 421, and thus the horizontal direction.
  • the resistance at Since the crystallinity of the first conductivity-type region 20 composed of an amorphous semiconductor layer or the like may be relatively low, the mobility of the carrier may be low, so that the resistance when the carrier moves in the horizontal direction is the first transparent electrode 421. It can be lowered by providing (). Therefore, the first transparent electrode 421 basically requires a high electric conductivity (electric carrier conductivity) in order to perform a function called an electrode.
  • the first transparent electrode 421 is entirely formed on the first conductivity type region 20, the first transparent electrode 421 is preferably made of a material (transparent material) that can transmit light.
  • a material transparent material
  • transparency of the first transparent electrode 421 is further required.
  • the reflected or refracted sunlight reaches the first conductivity-type region 20 positioned below the first transparent electrode 421 on the opposite surface of the light receiving surface. In order to achieve this, transparency of the first transparent electrode 421 is required.
  • the first transparent electrode 421 should be made of a transparent conductive material to enable the carrier to easily move while enabling light transmission. Accordingly, the first transparent electrode 421 does not block the transmission of light even when the first transparent electrode 421 is entirely formed on the first conductivity type region 20.
  • the first transparent electrode 421 may be formed of indium tin oxide (ITO), aluminum zinc oxide (AZO), boron zinc oxide (BZO), and indium tungsten. It may include at least one of an oxide (indium tungsten oxide, IWO) and indium cesium oxide (ICO). Further, the first transparent electrode 421 may be an indium oxide doped with titanium (Ti) and tantalum (Ta), that is, indium-titanium-tantalum oxide. However, the present invention is not limited thereto and may include various materials other than the first transparent electrode 421.
  • the first transparent electrode 421 of the present invention may further include hydrogen while including the above-described material as a main material. That is, the first transparent electrode 421 may include indium-tin oxide (ITO: H), including hydrogen, aluminum-zinc oxide (AZO: H), including hydrogen, and boron-zinc oxide (BZO :) including hydrogen. H), indium tungsten oxide containing hydrogen (IWO: H) and indium cesium oxide containing hydrogen (ICO: H).
  • ITO indium-tin oxide
  • AZO aluminum-zinc oxide
  • BZO boron-zinc oxide
  • H indium tungsten oxide containing hydrogen
  • ICO indium cesium oxide containing hydrogen
  • the first transparent electrode 421 may be formed by deposition.
  • hydrogen gas When hydrogen gas is injected together during deposition, hydrogen may be included in the first transparent electrode 421.
  • the density of electrons or holes may be reduced, but the transmittance may be improved.
  • the mobility (mobility) of the transparent electrode can be improved up to a certain concentration of the added hydrogen concentration, as a result there is an effect that the specific resistance of the transparent electrode is reduced.
  • the amount of hydrogen concentration exceeds a certain level, the excessive ratio of hydrogen increases the ratio of defects in the lattice of the transparent electrode, and as a result, the film quality of the transparent electrode is deteriorated and the specific resistance is rapidly increased.
  • the hydrogen content in the first transparent electrode 421 or the second transparent electrode 441 may be different from each other. More specifically, it is preferable that the hydrogen content in the transparent electrode on the light receiving surface side is equal to or higher than the hydrogen content in the transparent electrode on the opposite surface of the light receiving surface.
  • the hydrogen content in the first transparent electrode 421 is more preferably higher than or equal to the hydrogen content in the second transparent electrode 441.
  • the hydrogen content in the second transparent electrode 441 is preferably equal to or higher than the hydrogen content in the first transparent electrode.
  • the n-type conductivity type region is more preferably located in the light-receiving surface direction, but the present invention is not necessarily limited thereto.
  • the electrical characteristics and photoelectric conversion efficiency of the solar cell are The transparency and electrical contact characteristics of the transparent electrode on the light-receiving side are greatly improved.
  • the content of hydrogen added to improve the electrical conductivity and transmittance of the transparent electrode is preferably at least 10 21 / cm 3 or more based on the transparent electrode having a higher hydrogen content (ie, toward the light receiving surface).
  • the input amount of hydrogen is less than the above value, the effect of improving the electrical conductivity and transmittance due to the hydrogen input is difficult to expect.
  • the transparent electrode in the present invention can increase the electrical conductivity by using another method in addition to hydrogenation.
  • the transparent electrode is mainly based on an ionic compound such as ITO, AZO, or IWO, and the electrical conductivity of the transparent electrode is titanium which can substitute indium, aluminum, and the like, which are cations of the ionic compound.
  • dopants such as tantalum (Ta).
  • the first metal electrode 422 may be formed to have a pattern on the first transparent electrode 421.
  • the first metal electrode 422 may be formed in contact with the first transparent electrode 421 to simplify the structure of the first electrode 42.
  • the present invention is not limited thereto, and various modifications may be made, such as a separate layer between the first transparent electrode 421 and the first metal electrode 422.
  • the first metal electrode 422 positioned on the first transparent electrode 421 may be made of a material having an electrical conductivity superior to that of the first transparent electrode 421. Through this, characteristics such as carrier collection efficiency and resistance reduction by the first metal electrode 422 may be further improved.
  • the first metal electrode 422 may be formed of a metal having excellent electrical conductivity and having a lower transparency than the opaque or first transparent electrode 421.
  • the first metal electrode 422 may have a predetermined pattern to minimize shading loss since the first metal electrode 422 may be opaque or low in transparency to prevent incident light. The pattern allows light to enter the portion where the first metal electrode 422 is not formed.
  • the first and second metal electrodes 422 and 442 of the first and second electrodes 42 and 44 of the present invention may be fired by low temperature firing (eg, firing at a process temperature of 300 ° C. or lower). It can be composed of materials.
  • the first and second metal electrodes 422 and 442 may include glass frit formed of a certain metal compound (eg, an oxide including oxygen, a carbide including carbon, a sulfide including sulfur), and the like. ) And only a conductive material and a resin (binder, hardener, additive).
  • the first and second metal electrodes 422 and 442 made of the above material do not have a glass frit and can be easily fired even at low temperatures.
  • the conductive material may include silver (Ag), aluminum (Al), copper (Cu), and the like, and the resin may include a binder such as cellulose, phenolic, or amine.
  • first and second metal electrodes 422 and 442 are formed in contact with the first and second transparent electrodes 421 and 441, respectively, fire-through through an insulating film or the like is not required. Do not.
  • the first metal electrode and the second metal electrode 422 and 442 do not have a glass frit and have only a conductive material and a resin, the conductive materials are sintered and are not connected to each other but are aggregated in contact with each other. It may have conductivity.
  • the first and second metal electrodes 422 and 442 may also be formed by plating.
  • planar shape of the first and second metal electrodes 422 and 442 of the first and second electrodes 42 and 44 described above may be described in more detail as follows.
  • FIG. 2 is a plan view of the first and second metal electrodes 422 and 442 of the solar cell 100 shown in FIG. 1.
  • FIG. 2 illustrates the semiconductor substrate 110 and the first and second metal electrodes 422 and 442 of the first and second electrodes 42 and 44.
  • the first and second metal electrodes 422 and 442 may each include a plurality of finger electrodes 42a and 44a spaced apart from each other with a predetermined pitch.
  • the finger electrodes 42a and 44a are parallel to each other and parallel to the edge of the semiconductor substrate 110, but the present invention is not limited thereto.
  • the first and second metal electrodes 422 and 442 respectively include bus bar electrodes 42b and 44b which are formed in a direction crossing the finger electrodes 42a and 44a to connect the finger electrodes 42a and 44a. can do. Only one bus bar electrode 42b or 44b may be provided, or as shown in FIG.
  • a plurality of busbar electrodes 42b and 44b may be provided while having a larger pitch than that of the finger electrodes 42a and 44a.
  • the widths of the busbar electrodes 42b and 44b may be larger than the widths of the finger electrodes 42a and 44a, but the present invention is not limited thereto. Therefore, the widths of the busbar electrodes 42b and 44b may have a width equal to or smaller than that of the finger electrodes 42a and 44a.
  • the present invention is not limited thereto.
  • the width, pitch, and the like of the finger electrode 42a and the busbar electrode 42b of the first metal electrode 422 are the width and pitch of the finger electrode 44a and the busbar electrode 44b of the second metal electrode 442. It may have different values.
  • the planar shapes of the first and second metal electrodes 422 and 442 may be different from each other, and various other modifications are possible.
  • the first and second metal electrodes 422 and 442 that are opaque or include metals among the first and second electrodes 42 and 44 of the solar cell 100 have a constant pattern so that light is emitted. It has a double-sided bi-facial structure that can be incident on the first and second surfaces of the semiconductor substrate 110.
  • the present embodiment may contribute to improving the efficiency of the solar cell 100 by increasing the amount of light used in the solar cell 100.
  • the present invention is not limited thereto and may have a structure in which the second metal electrode 442 of the second electrode 44 is formed entirely on the second surface side of the semiconductor substrate 110.
  • the solar cell 100 of the present invention described above can be manufactured by the manufacturing method with reference to FIGS. 3 to 7 as follows.
  • 3 to 7 are cross-sectional views illustrating a method of manufacturing the solar cell 100 according to the embodiment of the present invention.
  • first and second unevennesses 112 and 114 are formed on the first and second surfaces of the semiconductor substrate 110.
  • first the first surface and the second surface of the crystalline silicon substrate 110 is planarized, and then a texturing pattern is formed by texturing at least one or more of the first and second surfaces.
  • the introduction of the texture structure of the crystalline silicon substrate 110 may be any one of a wet chemical etching method, a dry chemical etching method, an electrochemical etching method, a mechanical etching method, but is not necessarily limited thereto.
  • the texture structure may be introduced by etching at least one of the first and second surfaces of the crystalline silicon substrate 110 in a basic aqueous solution.
  • a first passivation film 52 may be formed on the semiconductor substrate 110.
  • the first passivation film 52 may be formed by, for example, a thermal growth method, a deposition method (eg, chemical vapor deposition (PECVD), atomic layer deposition (ALD)), or the like.
  • a deposition method eg, chemical vapor deposition (PECVD), atomic layer deposition (ALD)
  • the present invention is not limited thereto, and the first passivation film 52 may be formed by various methods.
  • an amorphous intrinsic silicon (ia-Si: H) layer has a silicon source material (SiH 4 , Si 2 H 6 ) as a passivation film 52 on a first surface of an n-type silicon crystalline substrate 110 having a uniform texture. Etc.) and hydrogen (H 2 ).
  • the PECVD method has a merit that the process temperature can be lowered compared to the general CVD method, and thus is particularly preferable as a method of manufacturing a heterojunction silicon solar cell.
  • first passivation film 52 is formed to the side surface of the substrate in FIG. 4, the present invention is not limited thereto.
  • the first passivation film 52 may be formed only on the first surface of the substrate.
  • a first conductivity type region 20 is formed on the first passivation film 52. More specifically, the first conductivity type region 20 is formed on the first passivation film 52 and on the side surface of the semiconductor substrate 110.
  • the first conductivity type region 20 may be formed by, for example, a deposition method (eg, chemical vapor deposition (PECVD), low pressure chemical vapor deposition (LPCVD), etc.).
  • the first conductivity type dopant may be included together in the process of growing the semiconductor layer forming the first conductivity type region 20, or may be doped by an ion implantation method, a thermal diffusion method, a laser doping method, or the like after the semiconductor layer is formed.
  • the present invention is not limited thereto, and the first conductivity type region 20 may be formed by various methods.
  • the first conductivity type region 20 may include a raw material (eg, at least one gas selected from the group consisting of SiH 4 , Si 2 H 6 , SiHCl 3, and SiH 2 Cl 2 ) of the main materials constituting them. It may be formed by injecting a gas mixed with a gas containing a dopant material, hydrogen gas (H 2 ) and a carrier gas (eg, argon gas (Ar) or nitrogen gas (N 2 )).
  • a raw material eg, at least one gas selected from the group consisting of SiH 4 , Si 2 H 6 , SiHCl 3, and SiH 2 Cl 2
  • a carrier gas eg, argon gas (Ar) or nitrogen gas (N 2 )
  • the gas containing the dopant material may use phosphine gas PH 3 , and the second conductivity type region 30, which will be described later,
  • the gas containing the dopant material may use a giborane gas (B 2 H 6 ).
  • B 2 H 6 giborane gas
  • a semiconductor layer having a higher doping concentration may be formed.
  • the deposition temperature may be 100 to 250 ° C., and the ratio of hydrogen gas to silane gas may be 2 to 30%. It is more preferable not to exceed 250 degreeC especially in the case of deposition temperature. This is because, when the process temperature is high, the hydrogen that forms the hydrogen bond in the passivation film formed in the previous step may diffuse and escape from the passivation film.
  • the deposition temperature and the ratio of the hydrogen gas to the silane gas are in proportion to each other, so that the higher the deposition temperature, the higher the ratio of the hydrogen gas to the silane gas.
  • stability by hydrogen gas may be improved, and an appropriate deposition rate may be maintained.
  • FIG. 5 illustrates that the first conductivity type region 20 is formed to the side of the substrate, the present invention is not limited thereto.
  • the first conductivity type region 20 may be formed only on the first surface of the substrate.
  • a second passivation film 54 may be formed on the semiconductor substrate 110.
  • the second passivation film 54 may be formed by a thermal growth method, a deposition method (eg, a chemical vapor deposition method (PECVD), an atomic layer deposition method (ALD)), or the like as the first passivation film 52.
  • a deposition method eg, a chemical vapor deposition method (PECVD), an atomic layer deposition method (ALD)
  • the present invention is not limited thereto, and the second passivation film 54 may be formed by various methods.
  • an amorphous intrinsic silicon (ia-Si: H) layer is formed of a silicon source material (SiH 4 , Si 2 ) as a second passivation film 54 on a second surface of an n-type silicon crystalline substrate 110 having a uniform texture. H 6, etc.) and hydrogen (H 2 ) are deposited by PECVD.
  • the PECVD method has a merit that the process temperature can be lowered compared to the general CVD method, and thus is particularly preferable as a method of manufacturing a heterojunction silicon solar cell.
  • the second passivation film 54 is formed to the side surface of the substrate in FIG. 6, the present invention is not limited thereto.
  • the second passivation film 54 may be formed only on the second surface of the substrate.
  • a second conductivity type region 30 is formed on the second passivation film 54. More specifically, the second conductivity type region 30 is formed on the second passivation film 54 and on the side surface of the semiconductor substrate 110.
  • the second conductivity type region 30 may be formed by a deposition method (eg, chemical vapor deposition (PECVD), low pressure chemical vapor deposition (LPCVD), etc.) in the same manner as the first conductivity type region 20.
  • the second conductivity type dopant may be included together in the process of growing the semiconductor layer forming the second conductivity type region 30, or may be doped by an ion implantation method, a thermal diffusion method, a laser doping method, or the like after the semiconductor layer is formed.
  • the present invention is not limited thereto, and the second conductivity type region 30 may be formed by various methods.
  • the first conductivity type region 30 may include a raw material (eg, at least one gas selected from the group consisting of SiH 4 , Si 2 H 6 , SiHCl 3, and SiH 2 Cl 2 ) of the main materials constituting them. It may be formed by injecting a gas mixed with a gas containing a dopant material, hydrogen gas (H 2 ) and a carrier gas (eg, argon gas (Ar) or nitrogen gas (N 2 )).
  • a raw material eg, at least one gas selected from the group consisting of SiH 4 , Si 2 H 6 , SiHCl 3, and SiH 2 Cl 2
  • a carrier gas eg, argon gas (Ar) or nitrogen gas (N 2 )
  • a gas containing a dopant material may use phosphine gas PH 3
  • the second conductivity type region 30 may be p.
  • a gas containing a dopant material may use a boric acid gas (B 2 H 6 ).
  • B 2 H 6 boric acid gas
  • a semiconductor layer having a higher doping concentration may be formed.
  • the deposition temperature may be 100 to 250 ° C., and the ratio of hydrogen gas to silane gas may be 2 to 30%. It is more preferable not to exceed 250 degreeC especially in the case of deposition temperature. This is because, when the process temperature is high, the hydrogen that forms the hydrogen bond in the passivation film formed in the previous step may diffuse and escape from the passivation film.
  • the deposition temperature and the ratio of the hydrogen gas to the silane gas are in proportion to each other, so that the higher the deposition temperature, the higher the ratio of the hydrogen gas to the silane gas.
  • stability by hydrogen gas may be improved, and an appropriate deposition rate may be maintained.
  • the second conductivity type region 30 is illustrated as being formed to the side surface of the substrate in FIG. 7, the present invention is not limited thereto.
  • the second conductivity type region 30 may be formed only on the second surface of the substrate.
  • first and second transparent electrodes 421 and 441 are formed on the first conductivity type region 20 and the second conductivity type region 30. More specifically, the first transparent electrode 421 may be formed on the first conductive region 20, and the second transparent electrode layer 441 may be formed on the second conductive region 30.
  • the first and second transparent electrodes 421 and 441 may be, for example, a deposition method (for example, physical vapor deposition (PVD) such as ion plating or sputtering, or chemical vapor deposition (PECVD)). And the like).
  • PVD physical vapor deposition
  • PECVD chemical vapor deposition
  • the present invention is not limited thereto, and the first and second transparent electrodes 421 and 441 may be formed by various methods.
  • the transparent electrode on the light receiving surface side and the transparent electrode on the opposite side of the light receiving surface have isolation and full intrinsic structures, respectively.
  • Such a unique structure of the transparent electrode of the present invention can be easily achieved through a unique deposition method as shown in FIG.
  • FIG. 10 is a conceptual diagram of a method of forming a transparent electrode on a light receiving surface (front side) and an opposite surface (back side) of a light receiving surface as an example of a method of manufacturing a solar cell in the present invention.
  • the substrate is seated on a substrate holder (or tray) that supports the edge of the light receiving surface side of the substrate.
  • the holder of the substrate mechanically contacts the edge of the light receiving surface side of the substrate to stably support the substrate.
  • the transparent electrode on the light receiving surface side is exposed by exposing a portion of the first conductive region or the second conductive region in the corner region of the transparent electrode It has an isolation structure including a portion 421 '.
  • the exposed part 421 ′ may be formed without a separate mask by mechanical contact between the holder of the substrate and the edge of the substrate light receiving surface.
  • the exposed surface of the contact surface is fundamentally blocked during deposition of the transparent electrode, so that the transparent electrode does not exist without a separate mask. 421 ′ may be formed.
  • the transparent electrode toward the light receiving surface may be formed by any one of ion plating, sputtering, or chemical vapor deposition such as reactive plasma deposition.
  • ion plating methods such as reactive plasma deposition are more preferable. Unlike other physical vapor deposition or chemical vapor deposition, the ion plating method usually vaporizes a material to be deposited by evaporation and then ionizes it with a reactive gas or an inert gas to accelerate the negative voltage. Therefore, the ions generated by the ion plating method and the high-energy neutral atoms generated during the ionization process collide with the surface of the substrate or the coating layer. As a result, the thin film formed by the ion plating method may have more dense and harder properties than the thin film formed by other methods.
  • the ion plating method is more advantageous in securing high electrical conductivity and transparency that the transparent electrode on the light-receiving side should have than other methods.
  • a transparent electrode is formed on the opposite side of the light receiving surface of the substrate on the holder.
  • the transparent electrode on the opposite side of the light receiving surface of the substrate is formed to cover the side surface together with the first surface or the second surface of the substrate.
  • the substrate and the substrate holder are not in mechanical contact at all on the opposite side. Therefore, if the deposition is made toward the opposite side in the contact state of the substrate and the substrate holder, the transparent electrode is formed by being deposited on the opposite side and the side.
  • the opposite surface that is, one of the first or second surfaces of the semiconductor substrate 110
  • the edge may have a deposition rate at an opposite side and a deposition rate at an area and an edge. And areas differ from each other.
  • the thickness of the transparent electrode deposited on the opposite side and the side becomes different. More specifically, the thickness of the transparent electrode on the opposite side becomes thicker than the thickness of the transparent electrode on the side.
  • the transparent electrode on the opposite side may also be manufactured by the same method as the transparent electrode on the light receiving side.
  • the transparent electrode on the opposite side is preferably formed through a physical vapor deposition method such as ion plating or sputtering. If the transparent electrode on the opposite side using the physical vapor deposition method is used, two transparent electrodes can be formed in the same chamber as the ion plating method used for the transparent electrode on the light-receiving side. This can increase productivity in terms of equipment cost and process time.
  • the present invention is not necessarily limited thereto, and the transparent electrode on the light receiving surface side and the transparent electrode on the opposite surface of the light receiving surface may be formed in different chambers. Even if the transparent electrodes are formed in different chambers as described above, the effect of improving reliability and improving conversion efficiency of the solar electrode of the present invention can be achieved.
  • first and second metal electrodes 422 and 442 are formed on the first and second transparent electrodes 421 and 441.
  • the first low temperature paste layer may be disposed on one of the first conductivity type region 20 and the second conductivity type region 30, specifically, on one of the first and second transparent electrodes 421 and 441. Formed and dried to form one of the first and second metal electrodes 422 and 442.
  • a second low temperature paste layer is formed on the other of the first conductivity type region 20 and the second conductivity type region 30 and dried to form the other one of the first and second metal electrodes 422 and 442. Can be.
  • the first and second low temperature paste layers having fluidity may be difficult to be formed together to have a desired pattern on both sides.
  • the second low temperature paste layer having fluidity on the other side is formed when one of the first and second metal electrodes 422 and 442 is formed. Is formed. As a result, problems such as the flow of the first low temperature paste layer when the second low temperature paste layer is formed can be prevented.
  • the present invention is not limited thereto, and the first and second low temperature paste layers may be simultaneously formed on both sides and then dried together.
  • the first or second low temperature paste layer may comprise a conductive material, a resin (binder, hardener, additive, etc.) and a solvent. Since the conductive material and the constituent material of the resin have already been described, they are omitted. Various solvents may be used as the solvent, for example, an ether solvent may be used. In this case, the first or second low temperature paste layer may include 85 to 90 parts by weight of the conductive material, 1 to 15 parts by weight of the resin, and 5 to 10 parts by weight of the solvent, based on 100 parts by weight of the paste layer. have. However, the present invention is not limited thereto.
  • the first or second low temperature paste layer may be formed by various methods, for example, may be formed by printing (pattern printing) in a state having a desired pattern. As described above, the first or second low temperature paste layer may be formed in a desired pattern by a simple process.
  • Drying of the first or second low temperature paste layer may be performed at a temperature of 250 ° C. or less.
  • the drying temperature is limited to a low temperature capable of preventing deterioration of the first and second passivation films 52 and 54 and the second conductive region 20 and the second conductive region 30.
  • the present invention is not limited thereto.
  • the solvent of the first or second low temperature paste layer is blown away by the drying step so that the first or second metal electrodes 422 and 442 do not contain a compound including oxygen, carbon, sulfur, and the like, and the conductive material and the resin. It consists of.
  • the present invention is not limited thereto, and at least one of the first and second metal electrodes 422 and 442 may be formed by plating.
  • the first or second metal electrodes 422 and 442 may be formed by electroplating copper to be an electroplating layer including copper.
  • Table 1 shows the results of the hot spot test of the solar cell module according to the structure of the transparent electrode on the light receiving surface and the opposite surface of the light receiving surface in the present invention.
  • the hot spot test used in the present invention was conducted according to the test procedure defined in IEC 61215.
  • the test procedure is as follows.
  • the solar cell module is exposed to the simulator or sunlight (more than 700W / m2), and the maximum electric current in the steady state (Imp, the current at the point where the conversion power is the maximum) and the maximum power (P MAX ) are measured.
  • the highest temperature cell is selected for the IR camera.
  • the selected cell is completely covered with a shadowing opaque and the short-circuit current (Isc) of the module is the maximum current delivered through the cell corresponding to the short circuit condition when the impedance is low. This state starts sweeping when the voltage is zero.
  • An ideal cell should be confirmed that the maximum current value is the total current produced by the photovoltaic cell by photon excitation), which is less than the steady state maximum electric current (Imp).
  • Imp maximum power current
  • the transparent electrode on the light receiving surface side when the transparent electrode on the light receiving surface side is formed in a full structure completely covering the light receiving surface and the side surface of the substrate, the transparent electrode on the light receiving surface side is opposite to the conductive region on the light receiving surface side. It becomes a structure which abuts a conductive type
  • the transparent electrode on the light-receiving side acts as an electrical shunt path, so that a dark current flows through the path during the hot spot test and the module is damaged to fail. Leads to
  • Comparative Example 2 and the embodiment of the present invention have an isolation structure in which an exposed portion exposing a part of the conductive region of the transparent electrode is formed so that the transparent electrode on the light receiving surface side does not electrically contact the conductive region on the opposite side. It can be seen that, regardless of the structure of the transparent electrode on the opposite side, the reliability of the solar cell is greatly improved.
  • Table 2 shows the cell conversion efficiency parameters of the solar cell measured according to the structure of the transparent electrode on the light receiving surface and the opposite surface of the light receiving surface in the present invention.
  • Comparative Example 1 is determined as a Fail as a result of the hot spot test, a problem occurs in reliability, regardless of the conversion efficiency characteristics of the solar cell, it can be seen that there is a problem in use.
  • Comparative Example 2 corresponds to an isolation-isolation structure in which both of the transparent electrodes on the light receiving surface side and the opposite surface side have exposed portions in which a portion of the conductive region of the transparent electrode is exposed.
  • the reliability of the solar cell is greatly improved (Table 1), but since the carrier collection rate on the solar cell side is reduced, it can be seen that there is a problem that the efficiency decreases as compared with Comparative Example 1 ( Table 2).
  • the transparent electrode on the light receiving surface has an isolation structure that forms an exposed portion exposing a portion of the conductive region, while the transparent electrode on the opposite light receiving surface has a full structure covering the conductive region and the side (isolation-full structure).
  • the Example of this invention was measured to have the photoelectric conversion efficiency which was further excellent compared with the comparative example 1. It is because the transparent electrode structure of the embodiment of the present invention is more effective in increasing the carrier collection rate at the side (edge, edge, edge) of the solar cell, compared to Comparative Examples 1 and 2, thereby maximizing the solar cell efficiency further Judging.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Photovoltaic Devices (AREA)

Abstract

본 발명은 결정질 실리콘 기판; 상기 기판의 제1 면 쪽에 위치하며 상기 기판과 동일한 도전형을 가지는 제1 도전형 영역; 상기 기판의 제2 면 쪽에 위치하며 상기 기판과 반대되는 도전형을 가지는 제2 도전형 영역; 상기 제1 도전형 영역에 전기적으로 연결되는 제1 투명 전극; 상기 제2 도전형 영역에 전기적으로 연결되는 제2 투명 전극;을 포함하며, 상기 제1 투명 전극 또는 제2 투명 전극 가운데 수광면 쪽의 투명 전극의 모서리 영역은 상기 제1 도전형 영역 또는 제2 도전형 영역의 일부를 노출시킨 노출부;를 포함하는 것을 특징으로 하는 태양 전지에 관한 것이며, 태양 전지 및 모듈의 신뢰성을 크게 향상시킬 수 있는 효과를 얻을 수 있다.

Description

태양 전지 및 그 제조 방법
본 발명은 신뢰성을 높이고 광전 변환 효율을 극대화 한 태양 전지와 제조장비를 간소화 한 태양 전지의 제조 방법에 관한 것이다.
태양광 에너지는 기존 에너지 자원을 대체하는 대체 에너지원들 가운데 하나로, 가장 현실적인 에너지원으로 사용되고 있다.
이러한 태양광 에너지를 실용화하기 위한 소자로써, 태양광 에너지를 전기 에너지로 변화시키는 태양 전지의 개발이 활발히 진행되고 있다.
한편 태양 전지들 가운데 실리콘(silicon) 태양 전지는 대표적인 단일접합(single junction) 태양 전지로, 현재 상업적 태양 전지로 널리 사용되고 있다.
그러나 결정질 실리콘 태양 전지의 상대적으로 낮은 광전 변환 효율로 인해, 광전 변환 효율을 높이기 위한 다양한 시도들이 진행되고 있다.
일반적으로 실리콘 태양 전지에서는 다양한 층 및 전극을 변화시키면서 설계 및 개발되는데, 이러한 다양한 층 및 전극의 설계에 따라 태양 전지의 효율이 결정될 수 있다. 따라서 실리콘 태양 전지의 효율 극대화를 위한 다양한 층 및 전극의 설계 방안이 요구된다.
한편, 본 발명과 관련되어 다양한 층 및 전극의 설계와 관련된 종래 기술로, 전면 에지(edge) 부위에 도전형 영역을 형성하지 않거나 및/또는 전면 에지 및 후면 에지 부위에 전극을 형성하지 않은 태양전지 구조가 개시되어 있다.
그러나 상기의 종래기술에서는 전면 에지 부위에 도전형 영역인 비정질 실리콘 증착부를 형성하지 않음으로 인해, 에지 부분에서의 패시베이션 특성이 떨어지는 문제가 있다. 또한 상기 종래기술에서는 에지 부위들에서 전극이 형성되지 않아서 에미터 부위에서의 전하 캐리어(carrier) 수집율이 떨어져 그 결과 태양전지의 효율이 감소하는 문제가 있다.
따라서 본 발명에서는 종래 기술들의 문제점, 다시 말하면 패시베이션 특성 저하로 인한 신뢰도 저하와, 캐리어 수집율 하락으로 인한 효율 저하를 개선하고자 한다.
본 발명은 결정질 실리콘 웨이퍼에 도전형층과 투명전극을 형성하여 제조되는 고효율 실리콘 태양전지에 있어서, 수광면 쪽의 투명 전극이 전기적 분로(shunt path)의 역할을 하는 것을 차단함으로써, 암전류(dark current)가 태양 전지 및 모듈에 손상을 주는 것을 방지하는 것을 목적으로 한다. 더 나아가 이와 같은 전기적 분로 가능성을 차단함으로써 태양 전지 및 모듈의 신뢰성을 확보하는 것을 목적으로 한다.
또한 본 발명에서는 수광면의 반대 쪽의 투명 전극의 형상을 변경함으로써 태양 전지의 모서리(edge)부분에서의 전기적 캐리어(carrier, 전하)의 수집을 높이는 것을 또 다른 목적으로 한다. 이를 통해 본 발명의 태양 전지는 효율을 극대화하고자 한다.
전기적 분로 역할을 차단하여 태양 전지 및 모듈의 신뢰성을 향상시키기 위한 본 발명의 일 측면에 따르면, 결정질 실리콘 기판; 상기 기판의 제1 면 상에 위치하는 제1 도전형 영역; 상기 기판의 제2 면 상에 위치하며 상기 제1 도전형 영역과 반대되는 도전형을 가지는 제2 도전형 영역; 상기 제1 도전형 영역 상에 위치하는 제1 투명 전극; 상기 제2 도전형 영역 상에 위치하는 제2 투명 전극;을 포함하며, 상기 제1 투명 전극 또는 제2 투명 전극 가운데 수광면 쪽의 투명 전극의 모서리(edge) 영역은 그 투명전극 아래에 위치하는 도전형 영역의 일부를 노출시킨 노출부;를 포함하는 것을 특징으로 하는 태양 전지가 제공될 수 있다.
바람직하게는, 상기 노출부는 상기 기판의 가장 자리로부터 100~2,000㎛ 만큼 이격 거리를 가지는 것;을 특징으로 하는 태양 전지가 제공될 수 있다.
특히, 상기 노출부는 상기 기판의 가장 자리로부터 200~1,000㎛ 만큼 이격 거리를 가지는 것;을 특징으로 하는 태양 전지가 제공될 수 있다.
바람직하게는, 상기 1 투명 전극 및 제2 투명 전극은 상기 노출부를 제외한 상기 제1 도전형 영역 및 제2 도전형 영역 상에 전체적으로 형성되는 것;을 특징으로 하는 태양 전지가 제공될 수 있다.
태양 전지의 모서리 부분에서의 캐리어의 수집율을 극대화하여 태양 전지의 효율을 향상시키기 위한 본 발명에 따르면, 상기 제1 투명 전극 또는 제2 투명 전극 가운데 수광면의 반대면 쪽의 투명 전극은 그 아래에 위치하는 상기 제1 도전형 영역 또는 제2 도전형 영역과 측면을 덮고 있는 것;을 특징으로 하는 태양 전지가 제공될 수 있다.
특히, 상기 수광면의 반대면 쪽의 투명 전극은 그 아래에 위치하는 상기 제1 도전형 영역 또는 제2 도전형 영역에서의 두께가 측면에서의 두께와 상이한 것;을 특징으로 하는 태양 전지가 제공될 수 있다.
또한, 상기 수광면 쪽의 투명전극은 수광면 반대면 쪽의 도전형 영역 및 투명전극과 전기적으로 접촉하지 않고, 수광면 반대면 쪽의 투명전극은 수광면 쪽의 도전형 영역 및 투명 전극과 전기적으로 접촉하지 않는 것;을 특징으로 하는 태양 전지가 제공될 수 있다.
바람직하게는, 상기 제1 투명 전극 및 상기 제2 투명 전극은 인듐-주석 산화물(indium tin oxide, ITO), 알루미늄-아연 산화물(aluminum zinc oxide, AZO), 붕소-아연 산화물(boron zinc oxide, BZO), 인듐-텅스텐 산화물(indium tungsten oxide, IWO) 및 인듐-세슘 산화물(indium cesium oxide, ICO), 인듐-티타늄-탄탈륨 산화물 중 적어도 하나를 포함하는 것;을 특징으로 하는 태양 전지가 제공될 수 있다.
특히, 상기 투명 전극들은 수소를 포함하며, 수광면 쪽의 투명 전극 내의 수소 함유량이 수광면 반대면 쪽의 투명 전극 내의 수소 함유량 이상인 것;을 특징으로 하는 태양 전지가 제공될 수 있다.
더 나아가, 상기 수광면 쪽의 투명 전극 내의 수소의 함유량은 적어도 1021/㎤ 이상인 것;을 특징으로 하는 태양 전지가 제공될 수 있다.
바람직하게는, 상기 제1 면 및/또는 제2 면은 반사를 방지하는 요철을 포함하는 것;을 특징으로 하는 태양 전지가 제공될 수 있다.
바람직하게는, 상기 기판과 상기 제1 도전형 영역 사이에는 제1 패시베이션막이 위치하고; 상기 기판과 상기 제2 도전형 영역 사이에는 제2 패시베이션막이 위치하는 것;을 특징으로 하는 태양 전지가 제공될 수 있다.
이 때, 상기 기판의 측면은 측면의 바깥 방향을 기준으로 상기 제1 패시베이션 막/상기 제1 도전형 영역/상기 제2 패시베이션막/상기 제2 도전형 영역 순서의 적층 구조를 가지는 것;을 특징으로 하는 태양 전지가 제공될 수 있다.
특히, 상기 제1 및 제2 패시베이션막 중 적어도 하나는 진성 비정질 실리콘층(i-a-Si);을 특징으로 하는 태양 전지가 제공될 수 있다.
바람직하게는, 상기 제1 도전형 영역 및 상기 제2 도전형 영역은 각각 도핑된 비정질 실리콘, 비정질 실리콘 산화물, 비정질 실리콘 탄화물, 인듐-갈륨-아연 산화물, 티타늄 산화물 및 몰리브덴 산화물 중 적어도 하나를 포함하는 것;을 특징으로 하는 태양 전지가 제공될 수 있다.
본 발명의 다른 측면에 따르면, 기판의 수광면 쪽의 모서리부를 지지하는 기판 홀더에 기판을 안착하는 단계; 상기 홀더 상의 기판의 수광면 쪽에 투명 전극을 형성하는 단계; 상기 홀더 상의 기판의 수광면 반대면 쪽에 투명 전극을 형성하는 단계;를 포함하는 것을 특징으로 하는 태양 전지의 제조 방법이 제공될 수 있다.
바람직하게는, 상기 수광면 쪽의 투명 전극과 수광면 반대면 쪽의 투명 전극은 각각 이온 플레이팅(ion plating), 스퍼터링(sputtering), 화학적 기상 증착 중 어느 하나의 방법으로 형성되는 것;을 특징으로 하는 태양 전지의 제조 방법이 제공될 수 있다.
바람직하게는, 상기 수광면의 반대면 쪽의 투명 전극의 두께는 기판의 평면과 측면에서 각각 서로 다른 것;을 특징으로 하는 태양 전지의 제조 방법이 제공될 수 있다.
바람직하게는, 상기 수광면 쪽의 투명 전극과 수광면 반대면 쪽의 투명 전극은 동일 챔버 내에서 형성되는 것;을 특징으로 하는 태양 전지의 제조 방법이 제공될 수 있다.
바람직하게는, 상기 수광면 쪽의 투명 전극과 수광면 반대면 쪽의 투명 전극은 동시에 형성되는 것;을 특징으로 하는 태양 전지가 제공될 수 있다.
본 발명에 따르면, 수광면 쪽의 투명 전극의 모서리 영역을 통해 제1 도전형 영역 또는 제2 도전형 영역의 일부를 노출시킴으로써 수광면의 투명 전극과 수광면 반대면의 도전형 영역이 전기적으로 접촉하지 않도록 할 수 있다.
이와 같은 구성적 특징을 통해, 수광면 쪽의 투명 전극이 제1 도전형 영역과 제2 도전형 영역을 동시에 접하게 되어 전기적 분로(shunt path)의 역할을 하는 것을 차단시킬 수 있다. 이로써 상기 경로(path)를 통한 암전류(dark current)에 의해 열이 발생하고 그 결과 태양 전지 및 모듈이 손상(damage)을 받는 것을 미연에 방지할 수 있다.
수광면 쪽의 투명 전극의 전기적 분로 가능성을 차단함으로써 태양 전지 및 모듈의 신뢰성을 크게 향상시킬 수 있는 효과가 있으며, 상기 효과는 핫 스팟 테스트(hot spot test) 등을 통해 확인할 수 있다.
또한, 본 발명의 태양 전지는 수광면의 반대면 쪽의 투명 전극은 그 아래에 위치하는 상기 제1 도전형 영역 또는 제2 도전형 영역 전체를 덮고 있는 구조를 가짐으로 인해 태양 전지의 모서리(edge) 부위에서의 전하(carrier)의 수집율을 높일 수 있어 그 결과 태양 전지의 효율을 극대화할 수 있게 된다.
또한 본 발명에서의 태양 전지의 제조 방법은 기판 홀더에 기판을 안착한 후 상기 홀더 상의 기판의 수광면 쪽에 투명 전극을 형성하고, 기판의 수광면 반대면 쪽에 투명 전극을 형성함으로써 별도의 마스크 공정 없이도 태양 전지 제조가 가능하게 된다.
본 발명은 공정이 간단하고 제조 비용(cost)도 낮은 태양 전지의 제조 방법을 제공할 수 있게 된다.
도 1은 본 발명의 일 실시예에 따른 태양 전지를 도시한 단면도이다.
도 2는 도 1에 도시한 태양 전지의 제1 및 제2 금속 전극층의 평면도이다.
도 3 내지 9는 본 발명의 실시예에 따른 태양 전지의 제조 방법을 도시한 단면도들이다.
도 10은 본 발명의 다른 실시예에 따른 태양 전지의 제조 방법에서의 증착 개념을 도식적으로 묘사한 그림이다.
이하, 본원에 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 따른 태양전지와 이를 제조하는 방법을 상세히 설명하기로 한다.
본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위하여 제공되는 것이다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다. 또한, 본 발명의 일부 실시예들을 예시적인 도면을 참조하여 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다.
본 발명의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 다른 구성 요소가 "개재"되거나, 각 구성 요소가 다른 구성 요소를 통해 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.
또한, 본 발명을 구현함에 있어서 설명의 편의를 위하여 구성요소를 세분화하여 설명할 수 있으나, 이들 구성요소가 하나의 장치 또는 모듈 내에 구현될 수도 있고, 혹은 하나의 구성요소가 다수의 장치 또는 모듈들에 나뉘어져서 구현될 수도 있다.
[태양 전지]
도 1을 참조하면, 본 실시예에 따른 태양 전지(100)는, 베이스 영역(10)을 포함하는 반도체 기판(110)과, 반도체 기판(110)의 제1 면 위에 형성되는 제1 패시베이션막(52)과, 반도체 기판(110)의 제2 면 위에 형성되는 제2 패시베이션막(54)과, 반도체 기판(110)의 제1 면 쪽에서 제1 패시베이션막(52) 위에 형성되는 제1 도전형 영역(20)과, 반도체 기판(110)의 제2 면 쪽에서 제2 패시베이션막(54) 위에 형성되는 제2 도전형 영역(30)과, 제1 도전형 영역(20)에 전기적으로 연결되며 투명 전극(421)을 포함하는 제1 전극(42)과, 제2 도전형 영역(30)에 전기적으로 연결되며 투명 전극(441)을 포함하는 제2 전극(44)을 포함할 수 있다.
이때 도 1에서는 제1 면이 입사면인 것으로 도시되어 있으나, 이는 다만 이해의 편리를 위한 하나의 예시일 뿐이다. 도 1과는 달리, 본 발명에서는 제2 면이 입사면일 수 있음을 미리 밝히는 바이다.
이하 본 발명의 태양 전지(100)를 보다 상세하게 설명한다.
반도체 기판(110)은 결정질 반도체로 구성될 수 있다. 일 예로, 반도체 기판(110)은 단결정 또는 다결정 반도체(일 예로, 단결정 또는 다결정 실리콘)로 구성될 수 있다. 특히 반도체 기판(110)은 단결정 반도체(예를 들어, 단결정 반도체 웨이퍼, 좀더 구체적으로는, 단결정 실리콘 웨이퍼)로 구성될 수 있다. 이와 같이 반도체 기판(110)이 단결정 반도체(예를 들어, 단결정 실리콘)로 구성되면, 태양 전지(100)가 단결정 반도체 태양 전지(예를 들어, 단결정 실리콘 태양 전지)를 구성하게 된다. 결정성이 높아 결함이 적은 결정질 반도체로 구성되는 반도체 기판(110)을 기반으로 하는 태양 전지(100)는 우수한 전기적 특성을 가질 수 있다.
본 실시예에서의 반도체 기판(110)은 반도체 기판(110)에 별도의 도핑 영역이 형성되지 않은 베이스 영역(10)만으로 구성될 수 있다. 이와 같이 반도체 기판(110)에 별도의 도핑 영역이 형성되지 않으면, 도핑 영역을 형성할 때 발생할 수 있는 반도체 기판(110)의 손상, 결함 증가 등이 방지되어 반도체 기판(110)이 우수한 패시베이션 특성을 가질 수 있다. 이를 통해 반도체 기판(110)의 표면에서 발생하는 표면 재결합을 최소화할 수 있다.
본 실시예에서 반도체 기판(110) 또는 베이스 영역(10)은 베이스 도펀트인 제1 도전형 도펀트가 낮은 도핑 농도로 도핑되어 제1 도전형을 가질 수 있다. 이때, 반도체 기판(110) 또는 베이스 영역(10)은 동일한 도전형을 가지는 제1 도전형 영역 영역(20)보다 낮은 도핑 농도, 높은 저항 또는 낮은 캐리어 농도를 가질 수 있다.
반도체 기판(110)의 제1 면 및/또는 제2 면은 반사를 방지할 수 있도록 요철(112, 114)을 가질 수 있다. 좀더 구체적으로, 본 실시예에서는 요철(112, 114)은 반도체 기판(110)의 제1 면(또는 제1 면 쪽 표면)에 형성되는 제1 요철(112)과 반도체 기판(110)의 제2 면(제2 면 쪽 표면)에 형성되는 제2 요철(114)을 포함할 수 있다. 상기 요철에 의하여 반도체 기판(110)의 제1 면 및 제2 면으로 입사하는 광의 반사를 모두 방지할 수 있어, 본 실시예와 같은 구조를 가지는 태양 전지(100)는 광 손실을 효과적으로 감소시킬 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 제1 요철(112) 및 제2 요철(114) 중 어느 하나만 형성되는 것도 가능하다.
반도체 기판(110)의 제1 면 위에는 제1 패시베이션막(52)이 형성되고, 반도체 기판(110)의 제2 면 위에는 제2 패시베이션막(54)이 형성된다. 상기 패시베이션막들(52, 54)에 의하여 반도체 기판(110)의 제1 면 및 제2 면이 각기 패시베이션 될 수 있다.
본 명세서에서는 제1 패시베이션막(52) 및 제2 패시베이션막(54)이라는 용어를 사용하였으나, 제1 패시베이션막(52) 및/또는 제2 패시베이션막(54)이 터널링막으로서의 역할도 수행할 수 있다. 즉, 제1 및 제2 패시베이션막(52, 54)은 전자 및 정공에게 일종의 배리어(barrier)로 작용한다. 구체적으로 제1 및 제2 패시베이션막들(52, 54)은 소수 캐리어(minority carrier)가 통과되지 않도록 하고 그 대신 제1 및 제2 패시베이션막(52, 54)에 인접한 부분에서 축적된 후에 일정 이상의 에너지를 가지는 다수 캐리어(majority carrier)만을 통과시킬 수 있다. 이때, 일정 이상의 에너지를 가지는 다수 캐리어는 터널링 효과에 의하여 쉽게 제1 및 제2 패시베이션막(52, 54)을 통과할 수 있다. 여기서 패시베이션막(52, 54)의 두께는 터널링 효과를 충분하게 구현할 수 있도록 하기 위해 제1 도전형 영역(20) 및 제2 도전형 영역(30)보다 작을 수 있다.
하나의 예로써 제1 및 제2 패시베이션막(52, 54)은 진성 비정질 반도체를 포함할 수 있다. 예를 들어, 제1 및 제2 패시베이션막(52, 54)이 진성 비정질 실리콘(i-a-Si)층으로 이루어질 수 있다. 제1 및 제2 패시베이션막(52, 54)이 반도체 기판(110)과 동일한 반도체 물질을 포함하여 유사한 특성을 가지기 때문에 반도체 기판(110)의 표면 특성은 좀더 효과적으로 향상될 수 있다. 이에 의하여 패시베이션 특성은 크게 향상될 수 있다.
그러나 본 발명이 이에 한정되는 것은 아니다. 제1 및/또는 제2 패시베이션막(52, 54)은 진성 비정질 실리콘 탄화물(i-a-SiCx)층 또는 진성 비정질 실리콘 산화물(i-a-SiOx)층을 포함할 수도 있다. 이에 의하면 넓은 에너지 밴드갭에 의한 효과가 향상될 수 있으나, 패시베이션 특성은 진성 비정질 실리콘(i-a-Si)층을 포함하는 경우보다 다소 낮을 수 있다.
제1 및 제2 패시베이션막(52, 54)은 반도체 기판(110)의 제1 면 및 제2 면에 각각 전체적으로 형성될 수 있다. 이 경우 반도체 기판(110)의 전면 및 후면은 전체적으로 패시베이션될 수 있고, 별도의 패터닝 없이 쉽게 형성될 수 있다.
또한 제1 및 제2 패시베이션막(52, 54)은 반도체 기판(110)의 각각 제1 면 및 제2 면을 지나 반도체 기판(110)의 측면(edge) 부분까지도 형성될 수 있다. 다시 말하면, 제1 패시베이션막(52)은 반도체 기판(110)의 제1 면과 측면까지 형성이 되고, 제2 패시베이션막(54)은 반도체 기판(110)의 제2 면과 측면까지 각각 형성될 수 있다.
이와 같이 패시베이션막들(52, 54)이 반도체 기판(110)의 측면까지 형성되면, 상기 패시베이션막들은 기판의 측면까지 패시베이션을 강화시킬 수 있다. 특히 기판(110)의 측면까지 형성된 패시베이션막들(52, 54)은 기판과 도전형이 다른 후속 도전형 영역에서(즉 에미터 영역에서) 전하 캐리어의 재결합을 막음으로써 패시베이션 특성을 높일 수 있게 되어 바람직하다.
제1 패시베이션막(52) 위에는 제1 도전형을 가지는 제1 도전형 영역(20)이 형성될 수 있다. 그리고 제2 패시베이션막(54) 위에는 제1 도전형과 반대되는 제2 도전형을 가지는 제2 도전형 영역(30)이 위치할 수 있다.
보다 구체적으로, 상기 제1 패시베이션막(52) 상에는 제1 도전형 영역(20)이 위치할 수 있다. 다시 상기 제1 도전형 영역(20) 상에는 제1 패시베이션막(54)이 위치하고, 상기 제2 패시베이션막(54) 상에는 제2 도전형 영역(30)이 위치할 수 있다.
제1 도전형 영역(20)은 제1 도전형 도펀트를 포함하여 제1 도전형을 가지는 영역일 수 있다. 그리고 제2 도전형 영역(30)은 제2 도전형 도펀트를 포함하여 제2 도전형을 가지는 영역일 수 있다. 일 예로, 제1 도전형 영역(20)은 제1 패시베이션막(52)에 접촉하고 제2 도전형 영역(30)은 제2 패시베이션막(54)에 접촉할 수 있다. 그러면 태양 전지(100)의 구조는 단순화되고 제1 및 제2 패시베이션막(52, 54)의 터널링 효과는 최대화될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다.
제1 도전형 영역(20) 및 제2 도전형 영역(30)이 반도체 기판(110) 위에서 반도체 기판(110)과 별개로 형성된다. 그러므로 제1 도전형 영역(20) 및 제2 도전형 영역(30)이 반도체 기판(110) 위에서 쉽게 형성될 수 있도록 제1 도전형 영역(20) 및 제2 도전형 영역(30)은 반도체 기판(110)과 다른 물질 및/또는 결정 구조를 가질 수도 있다.
예를 들어, 제1 도전형 영역(20) 및 제2 도전형 영역(30) 각각은 비정질 반도체 등에 제1 또는 제2 도전형 도펀트를 도핑하여 형성될 수 있다. 비한정적인 예로써 화학 기상 증착법(CVD), 증발법(evaporation)과 같은 증착 등의 다양한 방법 등이 쉽게 적용 가능하다. 이 경우 제1 도전형 영역(20) 및 제2 도전형 영역(54)의 기초가 되는 비정질 반도체 등이 앞서의 제1 패시베이션막(52) 및 제2 패시베이션막(54)과 동일한 공정에 의해 형성할 수 있다는 장점이 있다.
만일, 상술한 바와 같이 제1 및 제2 패시베이션막(52, 54)이 진성 비정질 반도체(일 예로, 진성 비정질 실리콘)으로 구성되면, 우수한 접착 특성, 우수한 전기 전도도 등을 가질 수 있다는 장점이 있다.
제1 또는 제2 도전형 도펀트로 사용되는 p형 도펀트로는 보론(B), 알루미늄(Al), 갈륨(Ga), 인듐(In) 등의 3족 원소를 들 수 있고, n형 도펀트로는 인(P), 비소(As), 비스무스(Bi), 안티몬(Sb) 등의 5족 원소를 들 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 다양한 도펀트가 제1 또는 제2 도전형 도펀트로 사용될 수 있다.
한편, 제1 도전형을 가지는 반도체 기판(110)과 제1 도전형 영역(20)이 n형을 가질 수 있고, 제2 도전형 영역(30)이 p형을 가질 수 있다. 이에 의하면, 반도체 기판(110)이 n형을 가져 캐리어(carrier)의 수명(life time)이 우수할 수 있다. 이 경우에 반도체 기판(110)과 제1 도전형 영역(20)은 n형 도펀트로 인(P)을 포함할 수 있고, 제2 도전형 영역(30)은 p형 도펀트로 보론(B)을 포함할 수 있다.
그러나 본 발명이 이에 한정되는 것은 아니며 제1 도전형을 가지는 반도체 기판(110)과 제1 도전형 영역(20)이 p형을 가질 수 있고, 제2 도전형 영역(30)이 n형을 가질 수도 있다.
본 발명에서 제1 도전형 영역(20) 및 제2 도전형 영역(30)은 각각 비정질 실리콘(a-Si)층, 비정질 실리콘 산화물(a-SiOx)층, 비정질 실리콘 탄화물(a-SiCx)층, 인듐-갈륨-아연 산화물(indium-gallium-zinc oxide, IGZO)층, 티타늄 산화물(TiOx)층 및 몰리브덴 산화물(MoOx)층 중 적어도 하나를 포함할 수 있다.
이때, 제1 도전형 영역(20) 또는 제2 도전형 영역(30)에 적용되는 비정질 실리콘(a-Si)층, 비정질 실리콘 산화물(a-SiOx)층, 비정질 실리콘 탄화물(a-SiCx)층은 제1 또는 제2 도전형 도펀트로 도핑될 수 있다.
비정질 실리콘(a-Si)층, 비정질 실리콘 산화물(a-SiOx)층, 비정질 실리콘 탄화물(a-SiCx)층은 비록 결정 구조는 반도체 기판(110)과 다르지만 반도체 기판(110)을 구성하는 반도체 물질(일 예로, 실리콘)을 포함하므로 반도체 기판(110)과 유사한 특성을 가질 수 있다. 그 결과 제1 및 제2 도전형 역역(20, 30)이 반도체 기판(110)의 반도체 물질과 다른 물질을 포함할 경우에 발생할 수 있는 특성 차이가 최소화될 수 있다. 이 중에서 비정질 실리콘 산화물층, 비정질 실리콘 탄화물층은 높은 에너지 밴드갭을 가지므로 에너지 밴드 벤딩이 충분히 일어나도록 함으로써 캐리어를 선택적으로 통과시킬 수 있다.
한편 제1 도전형 영역(20) 또는 제2 도전형 영역(30)에 적용되는 인듐-갈륨-아연 산화물층, 티타늄 산화물층 및 몰리브덴 산화물층들은 산화물층 내에 포함된 물질 외에 제1 및 제2 도전형 도펀트로 사용되는 3족 원소 또는 5족 원소(예를 들어, 보론, 인) 등을 포함하지 않는다. 인듐-갈륨-아연 산화물층, 티타늄 산화물층 및 몰리브덴 산화물층은 그 자체로 전자 또는 정공을 선택적으로 수집하여 n형 또는 p형 도전형 영역과 동일한 역할을 수행할 수 있다. 좀더 구체적으로, 인듐-갈륨-아연 산화물층과 티타늄 산화물층은 n형의 도전형을 가질 수 있고, 몰리브덴 산화물층은 p형의 도전형을 가질 수 있다.
인듐-갈륨-아연 산화물(indium-gallium-zinc oxide, IGZO)층, 티타늄 산화물(TiOx)층 및 몰리브덴 산화물(MoOx)층은 넓은 에너지 밴드갭을 가지며 광 흡수율이 낮아서 광 손실을 최소화할 수 있다.
일 예로, 제1 도전형 영역(20)은 광 흡수율이 낮은 인듐-갈륨-아연 산화물층, 티타늄 산화물층 및 몰리브덴 산화물층 중 적어도 하나를 포함할 수 있다. 이에 의하여 광이 반도체 기판(110)의 제1 면에 위치한 제1 도전형 영역(20)에서 흡수되는 것을 최소화할 수 있다. 그리고 본 실시예에서 제1 도전형 영역(20)은 제1 요철(112) 위에 형성될 수 있는데, 인듐-갈륨-아연 산화물층, 티타늄 산화물층, 몰리브덴 산화물층 등은 반도체 기판(110)의 표면 결함과 상관 없이 우수한 특성을 가질 수 있다.
한편, 제2 도전형 영역(30)도 비정질 실리콘층, 비정질 실리콘 산화물층 및 비정질 실리콘 탄화물층 중 적어도 하나를 포함할 수 있다. 제2 도전형 영역(30)은 제1 도전형을 가지는 반도체 기판(110)과 pn 접합(또는 제2 패시베이션막(54)을 사이에 둔 pin 접합)을 형성하여 광전 변환에 직접 관여하는 층이다. 따라서 반도체 기판(110)과 동일한 반도체 물질(즉, 실리콘)을 포함하여 유사한 특성을 가지도록 하여 캐리어의 이동이 좀더 효과적으로 이루어지도록 할 수 있다.
본 실시예에서는 제2 도전형 영역(30)의 두께가 제1 도전형 영역(20)보다 클 수도 또는 동일할 수도 있다.
만일 제1 면이 입사면인 경우 광전 변환에 직접 관여하는 제2 도전형 영역(30)은 반도체 기판(110)의 입사면의 반대면에 위치하게 된다. 따라서 제2 도전형 영역(30)은 입사면으로의 광 흡수를 방해하지 않으면서 위치하기 때문에 상대적으로 두껍게 형성할 수 있다. 이 때, 제1 도전형계 영역(20)은 광전 변환에 직접 관여하지 않으며 반도체 기판(110)의 입사면에 위치하여 입사면으로의 광 흡수에 관계되므로 상대적으로 얇게 형성될 수 있다.
또한, 제2 도전형 영역(30)이 p형을 가질 경우에 제2 도전형 영역(30)은 보론(B)으로 도핑될 수 있다. 보론은 작은 크기를 가져 쉽게 확산될 수 있으므로, 제2 도전형 영역(30)의 두께를 충분하게 확보함으로써 도펀트가 반도체 기판(110)으로 많이 도핑되는 것을 방지할 수 있다는 장점도 있다. 왜냐하면 제2 도전형 영역(30)에 포함되는 도펀트가 반도체 기판(110)으로 많이 도핑되면, 반도체 기판(110)의 열화로 인해 태양 전지(100)의 열화가 일어날 수 있다.
그러나 본 발명이 이에 한정되는 것은 아니며 제2 도전형 영역(30)이 n형을 가질 경우에도 제2 도전형 영역(30)의 두께가 제1 도전형 영역(20)보다 클 수 있다.
이와는 달리, 만일 제2 면이 입사면일 경우, 제2 도전형 영역(30)의 두께는 제1 도전형 영역(20)보다 크지 않는 것이 바람직하다. 이 경우, 제2 도전형 영역(30)은 입사면에 위치하기 때문에 지나치게 두꺼운 경우 광 흡수를 방해할 가능성이 있기 때문이다.
한편 제2 패시베이션막(54)의 두께는 제1 패시베이션막(52)의 두께와 같거나 이보다 클 수 있다. 일 예로, 제2 패시베이션막(54)의 두께가 제1 패시베이션막(52)의 두께보다 클 수 있다. 이는 제2 도전형 영역(30)이 제1 도전형 영역(20)보다 두껍게 형성되는 것을 고려하여 제2 패시베이션막(54)을 제1 패시베이션막(52)보다 두껍게 함으로써, 제2 도전형 영역(30)의 도펀트가 원하지 않게 반도체 기판(110)으로 도핑되는 것을 방지할 수 있다. 특히 제2 도전형 영역(30)이 p형을 가질 경우, 제2 도전형 영역(30)에 포함되는 보론이 반도체 기판(110)으로 많이 도핑되는 것을 방지할 수 있다.
예를 들어, 제1 패시베이션막(52) : 제2 패시베이션막(54)의 두께 비율이 1:1 내지 1:2.5일 수 있다. 상기 비율은 반도체 기판(110)의 패시베이션 특성 및 제2 도전형 영역(30)의 도펀트의 특성 등을 고려한 것이나, 본 발명이 이에 한정되는 것은 아니다.
그리고 제1 패시베이션막(52)의 두께에 대한 제1 도전형 영역(20)의 두께의 비율보다 제2 패시베이션막(54)의 두께에 대한 제2 도전형 영역(30)의 두께의 비율이 클 수 있다. 왜냐하면 제2 도전형 영역(30)의 두께가 제1 도전형 영역(20)의 두께보다 상대적으로 많이 크기 때문이다.
한편 상기 제1 도전형 영역(20)은 반도체 기판(110)의 제1 면과 측면(edge)까지 형성될 수 있고, 제2 도전형 영역(30)은 반도체 기판(110)의 제2 면과 측면(edge)까지 형성될 수 있다. 이 때 반도체 기판(110)의 제1 면 또는 제2 면에 형성된 각각의 도전형 영역의 두께와 측면(edge)에 형성된 도전형 영역의 두께는 서로 다르다. 왜냐하면, 상기 도전형 영역들을 형성함에 있어, 증착과정 중에 제1 면 또는 제2 면에서의 증착속도 및 면적과 측면(edge)에서의 증착속도 및 면적이 서로 다르기 때문이다.
만일 상기 도전형 영역들(20, 30)이 모서리(edge) 영역까지 형성될 경우, 형상적인 이유로 인해 전하 케리어가 집중되는 모서리 부근에서 전하 케리어를 보다 많이 수집할 수 있다는 점이 유리하다.
제1 면 상의 제1 도전형 영역(20) 위에는 제1 도전형 영역(20)과 전기적으로 연결되는 제1 전극(42)이 위치(일 예로, 접촉)하고, 제2 면 상의 제2 도전형 영역(30) 위에는 제2 도전형 영역(30)과 전기적으로 연결되는 제2 전극(44)이 위치(일 예로, 접촉)한다.
제1 전극(42)은 제1 도전형 영역(20) 위에 차례로 적층되는 제1 투명 전극(421) 및 제1 금속 전극(422)을 포함할 수 있다. 제2 전극(44)도 제2 도전형 영역(30) 위에 차례로 적층되는 제2 투명 전극(441) 및 제2 금속 전극(442)을 포함할 수 있다.
다만 제1 전극(42)과 제2 전극(44)은 각각의 제1 투명 전극(421)과 제2 투명 전극(441)의 구조가 다르다는 점을 제외하고는, 제2 전극(44)의 제2 투명 전극(441) 및 제2 금속 전극(442)의 역할, 물질, 및 형상 등은 제1 전극(42)의 제1 투명 전극(421) 및 제1 금속 전극(422)의 역할, 물질, 및 형상 등과 동일 또는 유사하다.
따라서 이하에서는 먼저 제1 투명 전극(421)과 제2 투명 전극(441)의 구조적인 특징이 먼저 고찰된 후, 다음으로 제1 전극(42)과 제1 투명 전극(421) 및 제1 금속 전극(422)이 주로 설명될 것이다.
제1 투명 전극(421)은 제1 도전형 영역(20) 위에서 반도체 기판(110)의 가장자리(edge)로부터 제1 도전형 영역의 일부를 노출시킨 노출부(421')를 포함하여 형성(일 예로, 접촉)될 수 있다(이와 같은 투명 전극의 구성을 "isolation" 이라고도 한다).
이 때, 상기 노출부(421')는 반도체 기판(110)의 가장 자리로부터 100~2,000㎛ 만큼 이격 거리를 가지는 것이 바람직하다. 상기 이격거리는 200~1,000㎛ 인 것이 보다 바람직하다.
만일 제1 도전형 영역이 노출된 노출부(421')와 반도체 기판(110)의 가장 자리와의 이격 거리가 100㎛ 보다 짧다면, 제1 투명 전극(421)의 형성 시 상기 반도체 기판(110)을 지지하고 있는 기판 홀더와 반도체 기판과의 접촉 면적이 지나치게 좁아서 기판의 이송 중이나 공정 중에 상기 기판 홀더로부터 반도체 기판이 탈락될 가능성이 높아지는 문제가 있다. 또한, 수광면 쪽의 투명 전극이 공정 상의 오차 등으로 인해 한쪽으로 치우칠 경우 수광면 반대면 쪽의 투명전극과 전기적으로 접촉할 가능성이 높아져서 태양 전지의 신뢰성이 저하될 수 있다는 또 다른 문제가 있다.
이와는 반대로 상기 이격 거리가 2,000㎛ 보다 길어지는 경우, 노출부(421')의 면적이 지나치게 커져서 캐리어(carrier)의 수집율이 감소하게 되어 결과적으로 태양 전지의 변환 효율이 하락하는 문제가 발생하게 된다.
한편, 본 발명에서 제1 투명 전극(421)이 노출부(421')를 가지는 isolation 구조를 가지더라도, 자연 산화물이 노출된 제1 도전형 영역(20)의 표면에는 존재하게 된다. 예를 들어, 만일 제1 도전형 영역(20)이 도핑된 비정질 실리콘으로 이루어고 노출부(421')를 가질 경우, 상기 노출된 도전형 영역의 표면에서의 실리콘은 원자 결합이 끊어진 상태이므로 분위기(atmosphere) 중의 활성이 강한 산소와 반응을 하여 실리콘 산화막(SiOx)을 형성하게 된다. 그런데 앞서도 살펴본 바와 같이, 실리콘 산화물은 일반적으로 매우 안정한 화합물이다. 그 결과, 비록 제1 도전형 영역(20)이 표면 일부에 노출부(421')를 형성하더라도, 상기 노출부는 화학적으로 매우 안정한 실리콘 산화막을 형성함으로써 제1 도전형 영역(20)을 패시베이션 하는 기능을 가지게 된다.
이와는 반대로 제2 투명 전극(441)은 제2 도전형 영역(30) 위에서 반도체 기판(110)의 제2 면과 측면을 모두 덮고 있게 형성(일 예로, 접촉)될 수 있다(이와 같은 투명 전극의 구성을 "full"이라고 한다).
상기와 같이 제1 투명 전극(421)은 isolation 구성을 가지고 제2 투명 전극(441)은 full의 구성을 가지게 되면, 상기 투명 전극들끼리 전기적 분로(shunt path)의 역할을 하는 것이 원천적으로 차단되게 된다. 상기 isolation과 full 구성의 투명 전극 구성은 상기 분로(shunt path)를 통한 암전류(dark current)에 의해 열이 발생하여 태양 전지 및 모듈에 손상(damage)를 주는 것을 미연에 방지하여 태양 전지의 신뢰성을 크게 향상시킬 수 있다.
게다가 상기와 같이 제2 투명 전극(441)이 반도체 기판(441)의 제2 면과 측면을 모두 덮게 되면, 특히 측면과 같이 전하가 모이기 쉬운 부분에서 캐리어 수집율이 높아지게 되어 그 결과 태양 전지의 효율이 향상되게 된다.
반면 제2 투명 전극(441)도 제1 투명 전극(421)과 같이 제2 도전형 영역(30) 위에서 반도체 기판(110)의 가장자리(edge)로부터 제2 도전형 영역의 일부를 노출시킨 노출부를 포함하여 형성(일 예로, 접촉) 될 수도 있다(이와 같은 투명 전극의 구성을 "isolation" 이라고도 한다).
이와 같은 isolation 구성의 제2 투명 전극(441)은 제1 투명 전극(421)의 isolation 구성과 결합되어, 앞서의 종래 기술과 유사하게, 모서리 부분에서의 캐리어 수집율이 감소함으로써 태양 전지의 효율 측면에서는 불리한 특성을 가진다. 그러나 태양 전지의 신뢰성은, 태양 전지의 효율과 트레이드 오프(trade-off) 측면에서, 향상될 것으로 기대된다.
한편, 상기 제1 투명 전극(421)과 제2 투명 전극(441)은 노출부를 제외하고는 각각 제1 도전형 영역(20) 또는 제2 도전형 영역(30) 위에서 전체적으로 형성(일 예로, 접촉)될 수 있다. 여기서 전체적으로 형성된다고 함은, 빈 공간 또는 빈 영역 없이 제1 도전형 영역(20) 또는 제2 도전형 영역(30)의 전체를 덮는 것뿐만 아니라 불가피하게 일부 부분이 형성되지 않는 경우를 포함할 수 있다.
이와 같이 제1 투명 전극(421)이 제1 도전형 영역(20) 위에 전체적으로 형성되면, 캐리어가 제1 투명 전극(421)을 통하여 쉽게 제1 금속 전극(422)까지 도달할 수 있어, 수평 방향에서의 저항을 줄일 수 있다. 비정질 반도체층 등으로 구성되는 제1 도전형 영역(20)의 결정성이 상대적으로 낮아서 캐리어의 이동도(mobility)가 낮을 수 있으므로, 캐리어가 수평 방향으로 이동할 때의 저항은 제1 투명 전극(421)을 구비함으로써 낮출 수 있다. 따라서 제1 투명 전극(421)은 전극이라는 기능을 수행하기 위해 기본적으로 높은 전하 전도도(electric carrier conductivity)가 요구된다.
한편 제1 투명 전극(421)이 제1 도전형 영역(20) 위에서 전체적으로 형성되므로, 상기 제1 투명 전극(421)은 광을 투과할 수 있는 물질(투과성 물질)로 구성되는 것이 바람직하다. 특히 제1 면이 수광면인 경우는 제1 투명 전극(421)의 투명도가 더욱 요구된다. 또한 제1 면이 수광면의 반대면인 경우에서도 반사나 굴절된 태양광이 수광면의 반대면에 있는 제1 투명 전극(421)의 아래에 위치하는 제1 도전형 영역(20)에 도달하기 위해서는 제1 투명 전극(421)의 투명도가 요구된다.
따라서 제1 투명 전극(421)은 투명 전도성 물질로 이루어져서 광의 투과를 가능하게 하면서 캐리어를 쉽게 이동할 수 있도록 해야 한다. 이에 따라 제1 투명 전극(421)은 제1 도전형 영역(20) 위에 전체적으로 형성되어도 광의 투과를 차단하지 않는다.
일 예로, 제1 투명 전극(421)은 인듐-주석 산화물(indium tin oxide, ITO), 알루미늄-아연 산화물(aluminum zinc oxide, AZO), 붕소-아연 산화물(boron zinc oxide, BZO), 인듐-텅스텐 산화물(indium tungsten oxide, IWO) 및 인듐-세슘 산화물(indium cesium oxide, ICO) 중 적어도 하나를 포함할 수 있다. 나아가, 제1 투명 전극(421)은 티타늄(Ti)과 탄탈륨(Ta)가 도핑된 인듐 산화물(indium oxide), 즉 인듐-티타늄-탄탈륨 산화물일 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 제1 투명 전극(421) 그 외의 다양한 물질을 포함할 수 있다.
또한, 본 발명에서의 제1 투명 전극(421)은 상술한 물질을 주요 물질로 포함하면서 수소를 더 포함할 수 있다. 즉, 제1 투명 전극(421)은 수소를 포함하는, 인듐-주석 산화물(ITO:H), 수소를 포함하는 알루미늄-아연 산화물(AZO:H), 수소를 포함하는 붕소-아연 산화물(BZO:H), 수소를 포함하는 인듐-텅스텐 산화물(IWO:H) 및 수소를 포함하는 인듐-세슘 산화물(ICO:H) 중 적어도 하나를 포함할 수 있다.
제1 투명 전극(421)은 증착에 의하여 형성될 수 있는데, 증착 시에 수소 가스를 함께 주입하면 제1 투명 전극(421)에 수소가 포함될 수 있다. 이와 같이 제1 투명 전극(421)이 수소를 포함하면 전자 또는 정공의 밀도(density)는 감소하는 대신 투과도가 향상되는 효과를 얻을 수 있다. 또한 투명 전극의 이동도(mobility)가 일정 농도의 첨가된 수소 농도까지는 개선될 수 있어 그 결과 투명 전극의 비저항이 감소하는 효과가 있다. 반면, 수소 농도의 첨가량이 일정 수준을 넘어서는 경우는 지나친 수소의 첨가로 인해 투명 전극의 격자 내의 결함 비율이 높아져 그 결과 투명 전극의 막의 품질이 저하되어 비저항이 급격히 증가하게 된다.
한편, 본 발명에서의 제1 투명 전극(421) 또는 제2 투명 전극(441) 내의 수소 함유량은 서로 다를 수도 있다. 보다 구체적으로, 수광면 쪽의 투명 전극 내의 수소 함유량이 수광면 반대면 쪽의 투명 전극 내의 수소 함유량 이상인 것이 바람직하다.
만일 제1 면이 수광면일 경우, 제1 투명 전극(421) 내의 수소 함유량은 제2 투명 전극(441) 내의 수소 함유량 이상인 것이 보다 바람직하다. 반면 만일 제2 면이 수광면일 경우, 제2 투명 전극(441) 내의 수소 함유량이 제1 투명 전극 내의 수소 함유량 이상인 것이 바람직하다.
이 때, n형 도전형 영역이 수광면 방향에 위치하는 것이 보다 바람직하지만, 본 발명은 이에 반드시 한정되는 것은 아니다.
만일 n형 도전형 영역이 수광면에 위치하는 경우, n형 도전형 쪽의 투명 전극 내의 수소 함유량이 p형 도전형 쪽의 투명 전극 내의 수소 함유량 이상이면, 태양 전지의 전기적 특성 및 광전변환 효율은 수광면 쪽의 투명 전극의 투명도와 전기적 접촉 특성의 향상으로 인해 크게 향상된다.
이 때, 투명 전극의 전기 전도도 및 투과율 향상을 위해 첨가되는 수소의 함량은, 수소 함유량이 더 높은(즉, 수광면 쪽의) 투명 전극을 기준으로, 적어도 1021/㎤ 이상이 바람직하다. 수소의 투입량이 상기 값보다 적은 경우, 수소 투입으로 인한 전기 전도도 및 투과율의 개선 효과는 기대하기 어렵다.
한편 본 발명에서의 투명 전극은 수소 첨가 이외에도 다른 방법을 이용해서 전기 전도도를 높일 수 있다.
예를 들면, 투명 전극이 주로 ITO, AZO, IWO 등의 이온성 화합물인 점을 기초로 하며, 투명 전극의 전기 전도도는 상기 이온성 화합물의 양이온인 인듐, 알루미늄 등을 치환할 수 있는 티타늄(Ti)과 탄탈륨(Ta)과 같은 도판트를 첨가하는 방법 등을 통해 높아질 수 있다.
한편, 본 발명에서는 제1 금속 전극(422)이 제1 투명 전극(421) 위에 패턴을 가지는 형성될 수 있다. 일 예로, 제1 금속 전극(422)은 제1 투명 전극(421)에 접촉 형성되어 제1 전극(42)의 구조를 단순화할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 제1 투명 전극(421)과 제1 금속 전극(422) 사이에 별도의 층이 존재하는 등의 다양한 변형이 가능하다.
제1 투명 전극(421) 위에 위치하는 제1 금속 전극(422)은 제1 투명 전극(421)보다 우수한 전기 전도도를 가지는 물질로 구성될 수 있다. 이를 통해 제1 금속 전극(422)에 의한 캐리어 수집 효율, 저항 저감 등의 특성이 좀더 향상될 수 있다. 일 예로, 제1 금속 전극(422)은 우수한 전기 전도도를 가지며 불투명한 또는 제1 투명 전극(421)보다 투명도가 낮은 금속으로 구성될 수 있다.
이 경우 제1 금속 전극(422)은 불투명하거나 투명도가 낮아 광의 입사를 방해할 수 있으므로 쉐이딩 손실(shading loss)를 최소화할 수 있도록 일정한 패턴을 가질 수 있다. 상기 패턴에 의하여 광이 제1 금속 전극(422)이 형성되지 않은 부분으로 입사할 수 있도록 한다.
본 발명의 제1 및 제2 전극(42, 44)에서의 제1 및 제2 금속 전극(422, 442)은 저온 소성(일 예로, 300℃ 이하의 공정 온도의 소성)에 의하여 소성될 수 있는 물질로 구성될 수 있다. 일 예로, 제1 및 제2 금속 전극(422, 442)은 일정한 금속 화합물(일 예로, 산소를 포함하는 산화물, 탄소를 포함하는 탄화물, 황을 포함하는 황화물) 등으로 구성되는 유리 프릿(glass frit)을 구비하지 않고, 전도성 물질과 수지(바인더, 경화제, 첨가제)만을 포함할 수 있다. 상기 재료로 이루어진 제1 및 제2 금속 전극(422, 442)은 유리 프릿을 구비하지 않아 저온에서도 쉽게 소성될 수 있다.
전도성 물질로는 은(Ag), 알루미늄(Al), 구리(Cu) 등이 포함될 수 있으며, 수지로는 셀룰로오스계, 페놀릭계, 또는 아민계 등의 바인더가 포함될 수 있다.
본 발명에서는 제1 및 제2 금속 전극(422, 442)이 각기 제1 및 제2 투명 전극(421, 441)에 접촉하여 형성되므로, 절연막 등을 관통하는 파이어 스루(fire-through)가 요구되지 않는다.
이에 따라 유리 프릿을 제거한 저온 소성 페이스트가 사용된다. 제1 금속 전극 및 제2 금속 전극(422, 442)은 유리 프릿을 구비하지 않고 전도성 물질과 수지만을 구비하므로 전도성 물질이 소결(sintering)되어 서로 연결되지 않고 다만 서로 접촉하여 응집(aggregation)되어서 전도성을 가질 수 있다.
제1 및 제2 금속 전극(422, 442)은 도금에 의해서도 형성될 수 있다.
도 2를 참조함으로써 상술한 제1 및 제2 전극(42, 44)의 제1 및 제2 금속 전극(422, 442)의 평면 형상은 아래와 같이 좀더 상세하게 설명될 수 있다.
도 2는 도 1에 도시한 태양 전지(100)의 제1 및 제2 금속 전극(422, 442)의 평면도이다. 도 2는 반도체 기판(110)과 제1 및 제2 전극(42, 44)의 제1 및 제2 금속 전극(422, 442)을 위주로 도시한 것이다.
도 2를 참조하면, 제1 및 제2 금속 전극(422, 442)은 각기 일정한 피치를 가지면서 서로 이격되는 복수의 핑거 전극(42a, 44a)을 포함할 수 있다. 도면에서는 핑거 전극(42a, 44a)이 서로 평행하며 반도체 기판(110)의 가장자리에 평행한 것을 예시하였으나 본 발명이 이에 한정되는 것은 아니다. 그리고 제1 및 제2 금속 전극(422, 442)은 각기 핑거 전극들(42a, 44a)과 교차하는 방향으로 형성되어 핑거 전극(42a, 44a)을 연결하는 버스바 전극(42b, 44b)을 포함할 수 있다. 이러한 버스바 전극(42b, 44b)은 하나만 구비될 수도 있고, 도 2에 도시된 바와 같이, 핑거 전극(42a, 44a)의 피치보다 더 큰 피치를 가지면서 복수 개로 구비될 수도 있다. 이때, 버스바 전극(42b, 44b)의 폭이 핑거 전극(42a, 44a)의 폭보다 클 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 따라서 버스바 전극(42b, 44b)의 폭이 핑거 전극(42a, 44a)의 폭과 동일하거나 그보다 작은 폭을 가질 수 있다.
도 1 및 도2는 제2 금속 전극(422, 442)이 서로 동일한 평면 형상을 가지는 것을 예시하였다. 그러나 본 발명이 이에 한정되는 것은 아니다. 제1 금속 전극(422)의 핑거 전극(42a) 및 버스바 전극(42b)의 폭, 피치 등은 제2 금속 전극(442)의 핑거 전극(44a) 및 버스바 전극(44b)의 폭, 피치 등과 서로 다른 값을 가질 수 있다. 또한, 제1 및 제2 금속 전극(422, 442)의 평면 형상이 서로 다른 것도 가능하며, 그 외의 다양한 변형이 가능하다.
이와 같이 본 실시예는 태양 전지(100)의 제1 및 제2 전극(42, 44) 중에 불투명한 또는 금속을 포함하는 제1 및 제2 금속 전극(422, 442)이 일정한 패턴을 가져서 광이 반도체 기판(110)의 제1 면 및 제2 면으로 입사될 수 있는 양면 수광형(bi-facial) 구조를 가진다. 본 실시예는 태양 전지(100)에서 사용되는 광량을 증가시켜 태양 전지(100)의 효율 향상에 기여할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 제2 전극(44)의 제2 금속 전극(442)이 반도체 기판(110)의 제2 면 쪽에서 전체적으로 형성되는 구조를 가지는 것도 가능하다.
[태양전지의 제조 방법]
앞에서 살펴본 본 발명의 태양 전지(100)는 다음과 같이 도 3 내지 7을 참조한 제조 방법에 의해 제조가 가능하다. 도 3 내지 7은 본 발명의 실시예에 따른 태양 전지(100)의 제조 방법을 도시한 단면도이다.
먼저, 도 3에 도시한 바와 같이, 반도체 기판(110)의 제1 면 및 제2 면에 제1 및 제2 요철(112, 114)이 형성된다.
구체적으로, 먼저 결정질 실리콘 기판(110)의 제1 면 및 제2 면이 평탄화된 후, 텍스처링 패턴이 제1 및 제2 면 중 적어도 하나 이상을 텍스처링하여 형성된다.
이때, 결정질 실리콘 기판(110)의 텍스처 구조 도입은 습식화학 에칭법, 건식화학 에칭법, 전기화학 에칭법, 기계적 에칭법 중 어느 하나의 방법이 이용될 수 있으나, 이에 반드시 제한되는 것은 아니다. 일 예로, 텍스쳐 구조가 결정질 실리콘 기판(110)의 제1 면 및 제2 면 중 적어도 하나 이상을 염기성 수용액 내에서 식각하여 도입될 수 있다.
상기 식각을 통해 피라미드 형상의 요철을 가지는 텍스쳐가 실리콘 단결정 기판에 형성된다.
이어서, 도 4에 도시한 바와 같이, 반도체 기판(110) 위에 제1 패시베이션막(52)이 형성될 수 있다.
제1 패시베이션막(52)은, 일례로, 열적 성장법, 증착법(예를 들어, 화학 기상 증착법(PECVD), 원자층 증착법(ALD)) 등에 의하여 형성될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 다양한 방법에 의하여 제1 패시베이션막(52)이 형성될 수 있다.
구체적으로, 비정질 진성 실리콘(i-a-Si:H)층이 먼저 텍스쳐가 균일하게 형성된 n 타입 실리콘 결정질 기판(110) 제1 면에 패시베이션 막(52)으로 실리콘 소스 물질(SiH4, Si2H6 등)과 수소(H2)를 이용하여 PECVD법으로 증착된다. PECVD법은 일반적인 CVD법 대비 공정온도를 낮출 수 있다는 장점이 있어, 이종접합 실리콘 태양 전지의 제조 방법으로 특히 바람직하다.
비록 도 4에서는 제1 패시베이션막(52)이 기판 측면까지 형성되는 것으로 도시되어 있으나, 반드시 이에 한정되는 것은 아니다. 상기 제1 패시베이션막(52)은 기판의 제1 면에만 형성될 수도 있다.
이어서, 도 5에 도시한 바와 같이, 제1 도전형 영역(20)이 상기 제1 패시베이션막(52) 위에 형성된다. 좀더 구체적으로, 제1 패시베이션막(52) 위와 반도체 기판(110)의 측면에 제1 도전형 영역(20)이 형성된다.
제1 도전형 영역(20)은, 일 예로, 증착법(예를 들어, 화학 기상 증착법(PECVD), 저압 화학 기상 증착법(LPCVD) 등)에 의하여 형성될 수 있다. 제1 도전형 도펀트는 제1 도전형 영역(20)을 형성하는 반도체층을 성장시키는 공정에서 함께 포함될 수도 있고, 반도체층을 형성한 후에 이온 주입법, 열 확산법, 레이저 도핑법 등에 의하여 도핑될 수도 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 다양한 방법에 의하여 제1 도전형 영역(20)이 형성될 수 있다.
일 예로, 제1 도전형 영역(20)은 이들을 구성하는 주요 물질의 원료 물질(예를 들어, SiH4, Si2H6, SiHCl3 및 SiH2Cl2로 이루어진 군에서 선택된 하나 이상의 가스)과 함께 도펀트 물질을 포함하는 기체, 수소 기체(H2) 및 캐리어 기체(일 예로, 아르곤 기체(Ar) 또는 질소 기체(N2))를 혼합한 기체를 주입하여 형성될 수 있다.
만일 제1 도전형 영역(20)이 n형인 반도체층을 포함하는 경우에, 도펀트 물질을 포함하는 기체는 포스핀 가스(PH3)를 사용할 수 있으며, 후술할 제2 도전형 영역(30)이 p형인 경우에는 도펀트 물질을 포함하는 기체는 지보란 가스(B2H6)를 사용할 수 있다. 또한 그 반대의 도핑 형태도 가능하다.
실란 가스에 대한 도펀트 물질을 포함하는 기체의 비율이 높을수록 보다 높은 도핑 농도를 가지는 반도체층이 형성될 수 있다.
한편 제1 도전형 영역(20)의 형성에 있어서 증착 온도는 100 내지 250℃일 수 있고, 실란 가스에 대한 수소 가스의 비율은 2 내지 30%일 수 있다. 특히 증착 온도의 경우 250℃를 넘어서지 않는 것이 보다 바람직하다. 왜냐하면 공정 온도가 높을 경우 직전 단계에서 형성된 패시베이션 막 내의 수소 결합을 이루는 수소가 확산되어서 패시베이션 막에서 빠져 나갈 수 있기 때문이다.
본 발명에 있어서, 증착 온도와 실란 가스에 대한 수소 가스의 비율은 서로 비례 관계에 있으며, 이에 따라 증착 온도가 높을 수록 실란 가스에 대한 수소 가스의 비율은 높을 수 있다. 이와 같은 범위 내에서 수소 기체에 의한 안정성이 향상될 수 있으며, 적절한 증착 속도가 유지될 수 있다.
비록 도 5에서는 제1 도전형 영역(20)이 기판 측면까지 형성되는 것으로 도시되어 있으나, 반드시 이에 한정되는 것은 아니다. 상기 제1 도전형 영역(20)은 기판의 제1 면에만 형성될 수도 있다.
이어서, 도 6에 도시한 바와 같이, 반도체 기판(110) 위에 제2 패시베이션막(54)이 형성될 수 있다.
제2 패시베이션막(54)은 제1 패시베이션막(52)과 동일하게 열적 성장법, 증착법(예를 들어, 화학 기상 증착법(PECVD), 원자층 증착법(ALD)) 등에 의하여 형성될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 다양한 방법에 의하여 제2 패시베이션막(54)이 형성될 수 있다.
구체적으로, 비정질 진성 실리콘(i-a-Si:H)층이 먼저 텍스쳐가 균일하게 형성된 n 타입 실리콘 결정질 기판(110) 제2 면에 제2 패시베이션 막(54)으로 실리콘 소스 물질(SiH4, Si2H6 등)과 수소(H2)를 이용하여 PECVD법으로 증착된다. PECVD법은 일반적인 CVD법 대비 공정온도를 낮출 수 있다는 장점이 있어, 이종접합 실리콘 태양 전지의 제조 방법으로 특히 바람직하다.
비록 도 6에서는 제2 패시베이션막(54)이 기판 측면까지 형성되는 것으로 도시되어 있으나, 반드시 이에 한정되는 것은 아니다. 상기 제2 패시베이션막(54)은 기판의 제2 면에만 형성될 수도 있다.
이어서, 도 7에 도시한 바와 같이, 제2 도전형 영역(30)이 상기 제2 패시베이션막(54) 위에 형성된다. 좀더 구체적으로, 제2 패시베이션막(54) 위와 반도체 기판(110)의 측면에 제2 도전형 영역(30)이 형성된다.
제2 도전형 영역(30)은 제1 도전형 영역(20)과 동일하게 증착법(예를 들어, 화학 기상 증착법(PECVD), 저압 화학 기상 증착법(LPCVD) 등)에 의하여 형성될 수 있다. 제2 도전형 도펀트는 제2 도전형 영역(30)을 형성하는 반도체층을 성장시키는 공정에서 함께 포함될 수도 있고, 반도체층을 형성한 후에 이온 주입법, 열 확산법, 레이저 도핑법 등에 의하여 도핑될 수도 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 다양한 방법에 의하여 제2 도전형 영역(30)이 형성될 수 있다.
일 예로, 제1 도전형 영역(30)은 이들을 구성하는 주요 물질의 원료 물질(예를 들어, SiH4, Si2H6, SiHCl3 및 SiH2Cl2로 이루어진 군에서 선택된 하나 이상의 가스)과 함께 도펀트 물질을 포함하는 기체, 수소 기체(H2) 및 캐리어 기체(일 예로, 아르곤 기체(Ar) 또는 질소 기체(N2))를 혼합한 기체를 주입하여 형성될 수 있다.
만일 상기 제1 도전형 영역(20)이 n형인 반도체층을 포함하는 경우에, 도펀트 물질을 포함하는 기체는 포스핀 가스(PH3)를 사용할 수 있으며, 제2 도전형 영역(30)이 p형인 경우에는 도펀트 물질을 포함하는 기체는 지보란 가스(B2H6)를 사용할 수 있다. 또한 그 반대의 도핑 형태도 가능하다.
실란 가스에 대한 도펀트 물질을 포함하는 기체의 비율이 높을수록 보다 높은 도핑 농도를 가지는 반도체층이 형성될 수 있다.
한편 제2 도전형 영역(30)의 형성에 있어서도 증착 온도는 100 내지 250℃일 수 있고, 실란 가스에 대한 수소 가스의 비율은 2 내지 30%일 수 있다. 특히 증착 온도의 경우 250℃를 넘어서지 않는 것이 보다 바람직하다. 왜냐하면 공정 온도가 높을 경우 직전 단계에서 형성된 패시베이션 막 내의 수소 결합을 이루는 수소가 확산되어서 패시베이션 막에서 빠져 나갈 수 있기 때문이다.
본 발명에 있어서, 증착 온도와 실란 가스에 대한 수소 가스의 비율은 서로 비례 관계에 있으며, 이에 따라 증착 온도가 높을 수록 실란 가스에 대한 수소 가스의 비율은 높을 수 있다. 이와 같은 범위 내에서 수소 기체에 의한 안정성이 향상될 수 있으며, 적절한 증착 속도가 유지될 수 있다.
비록 도 7에서는 제2 도전형 영역(30)이 기판 측면까지 형성되는 것으로 도시되어 있으나, 반드시 이에 한정되는 것은 아니다. 상기 제2 도전형 영역(30)은 기판의 제2 면에만 형성될 수도 있다.
이어서, 도 8에 도시한 바와 같이, 제1 및 제2 투명 전극(421, 441)이 제1 도전형 영역(20) 및 제2 도전형 영역(30) 위에 형성된다. 좀더 구체적으로, 제1 도전형 영역(20) 위에 제1 투명 전극(421)이 형성되고, 제2 도전형 영역(30) 위에 제2 투명 전극층(441)이 형성될 수 있다.
제1 및 제2 투명 전극(421, 441)은, 일 예로, 증착법(예를 들어, 이온 플레이팅(ion plating)이나 스퍼터링(sputtering)과 같은 물리 기상 증착법(PVD), 화학 기상 증착법(PECVD) 등)에 의하여 형성될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 다양한 방법에 의하여 제1 및 제2 투명 전극(421, 441)은 형성될 수 있다.
앞서 살펴본 바와 같이, 본 발명의 도 8의 실시예에서의 태양 전지는 수광면 쪽의 투명 전극과 수광면 반대면 쪽의 투명 전극은 각각 isolation과 full의 고유의 구조를 가진다. 이와 같은 본 발명의 투명전극의 고유한 구조는 도 10에서와 같은 고유의 증착 방법을 통해 쉽게 달성될 수 있다.
도 10에서는 본 발명에서의 태양 전지의 제조 방법의 일 예로, 수광면(전면) 쪽 투명 전극과 수광면의 반대면(후면) 쪽의 투명 전극을 형성하는 방법의 개념도이다.
먼저 기판은 기판의 수광면 쪽의 모서리부를 지지하는 기판 홀더(또는 트레이)에 안착된다. 이 때, 상기 기판의 홀더는 기판의 수광면 쪽의 가장 자리와 기계적으로 접촉함으로써 기판을 안정적으로 지지하게 된다.
다음으로 상기 홀더 상의 기판의 수광면 쪽에 투명 전극을 형성하는 단계를 통해, 수광면 쪽의 투명 전극은 투명 전극의 모서리 영역에서 상기 제1 도전형 영역 또는 제2 도전형 영역의 일부를 노출시킨 노출부(421')를 포함하는 isolation 구조를 가지게 된다.
이때 상기 노출부(421')는 앞에서 살펴본 상기 기판의 홀더와 기판 수광면 쪽의 가장 자리와의 기계적 접촉에 의해 별도의 마스크 없이도 형성될 수 있다. 다시 말하면 상기 기판 홀더와 기판 수광면 쪽 가장 자리는 기계적으로 접촉되어 있으므로, 상기 접촉된 면에는 투명 전극의 성막 시에 물질의 증착이 원천적으로 차단되어 별도의 마스크 없이도 투명 전극이 존재하지 않는 노출부(421')가 형성될 수 있다.
한편, 상기 수광면 쪽의 투명 전극은 반응성 플라즈마 증착법(reactive plasma deposition)과 같은 이온 플레이팅(ion plating)이나 스퍼터링(sputtering) 또는 화학적 기상 증착 중 어느 하나의 방법을 통해 형성될 수 있다.
다만 반응성 플라즈마 증착법과 같은 이온 플레이팅 방법이 보다 바람직하다. 이온 플레이팅 방법은 다른 물리적 기상 증착법이나 화학적 기상 증착법과는 달리, 보통 증착하고자 하는 물질을 증발법으로 기상화한 뒤 반응성 기체나 불활성 기체들과 함께 이온화하여 음의 전압이 가해진 기판으로 가속시킨다. 따라서 이온 플레이팅 방법에 의해 생성된 이온들과 이온화 과정 중에 생성된 높은 에너지를 함유한 중성원자들은 기판의 표면이나 코팅층과 충돌하게 된다. 결국 이온 플레이팅 방법에 의해 형성된 박막은 다른 방법에 의해 형성된 박막 대비, 보다 치밀하고 단단한 특성을 가질 수 있다.
그 결과 이온 플레이팅 방법은 다른 방법들 대비 수광면 쪽의 투명 전극이 가져야 하는 높은 전기 전도도와 투명도를 확보하는데 있어 보다 유리한 측면이 있다.
다음으로, 상기 홀더 상의 기판의 수광면 반대면 쪽에 투명 전극을 형성한다. 이때, 기판의 수광면 반대면 쪽의 투명 전극은 기판의 제1 면 또는 제2 면과 함께 측면까지 덮는 구조로 형성된다.
도 10에서 도시된 바와 같이, 이때 상기 기판과 기판 홀더는 상기 반대면 쪽에서는 전혀 기계적으로 접촉하고 있지 않은 상태이다. 따라서 만일 이와 같은 기판과 기판 홀더의 접촉 상태에서 상기 반대면 쪽으로 증착이 이루어질 경우, 투명 전극은 상기 반대면 및 측면으로 증착되어 형성되게 된다.
다만, 상기 반대면(다시 말하면 반도체 기판(110)의 제1 면 또는 제2 면 중 어느 한 면)과 상기 측면(edge)은 반대 면에서의 증착속도 및 면적과 측면(edge)에서의 증착속도 및 면적이 서로 다르다. 그 결과 반대면과 측면에서 증착된 투명 전극의 두께는 서로 다르게 된다. 보다 구체적으로 반대면에서의 투명 전극의 두께가 측면에서의 투명 전극의 두께보다 보다 두껍게 된다.
한편, 상기 반대면 쪽의 투명 전극도 상기 수광면 쪽의 투명 전극과 동일한 방법에 의해 제조될 수 있다.
다만, 상기 반대면 쪽의 투명 전극은 이온 플레이팅 또는 스퍼터링과 같은 물리적 기상 증착 방법을 통해 형성되는 것이 바람직하다. 왜냐하면 상기 물리적 기상 증착 방법을 사용하여 상기 반대면 쪽의 투명 전극을 사용하게 되면, 앞에서 살펴본 상기 수광면 쪽의 투명 전극시 사용된 이온 플레이팅 방법과 동일한 챔버 내에서 2개의 투명 전극을 형성할 수 있으므로 장비 코스트 및 공정 시간 측면에서 생산성이 높아질 수 있기 때문이다.
더 나아가, 상기 수광면 쪽의 투명 전극과 상기 반대면 쪽의 투명 전극을 동일 챔버 내에서 동시에 형성하게 되면, 제조 시간이 크게 단축될 수 있어 생산성이 더욱 높아질 수 있다는 장점이 있다.
그러나 본 발명은 반드시 이에 한정된 것은 아니며, 상기 수광면 쪽의 투명 전극과 수광면 반대면 쪽의 투명 전극은 서로 다른 챔버 내에서 형성될 수도 있다. 이와 같이 서로 다른 챔버 내에서 상기 투명 전극들을 형성하더라도, 본 발명의 태양 전극이 가지는 신뢰성 향상과 변환 효율 개선이라는 효과는 달성될 수 있다.
이어서, 도 9에 도시한 바와 같이, 제1 및 제2 투명 전극(421, 441) 위에 제1 및 제2 금속 전극(422, 442)이 형성된다.
일 예로, 제1 도전형 영역(20) 및 제2 도전형 영역(30) 중 하나 위(구체적으로, 제1 및 제2 투명 전극(421, 441) 중 하나 위)에 제1 저온 페이스트층이 형성되고 이를 건조하여 제1 및 제2 금속 전극(422, 442) 중 하나가 형성된다. 그리고 제1 도전형 영역(20) 및 제2 도전형 영역(30) 중 다른 하나 위에 제2 저온 페이스트층이 형성되고 이를 건조하여 제1 및 제2 금속 전극(422, 442) 중 나머지 하나가 형성될 수 있다. 유동성을 가지는 제1 및 제2 저온 페이스트층은 양면에 원하는 패턴을 가지도록 함께 형성되기 어려울 수 있다. 상기 페이스트 층의 유동성을 고려하여 일면에 제1 저온 페이스트층이 형성된 후에 건조되어 제1 및 제2 금속 전극(422, 442) 중 하나가 형성된 상태에서 다른 면에 유동성을 가지는 제2 저온 페이스트층이 형성된다. 이를 통해 제2 저온 페이스트층의 형성 시에 제1 저온 페이스트층이 흘러 내리는 등의 문제를 방지할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 제1 및 제2 저온 페이스트층을 양측에서 동시에 형성한 후에 이를 함께 건조하는 것도 가능하다.
제1 또는 제2 저온 페이스트층은 전도성 물질, 수지(바인더, 경화제, 첨가제 등) 및 용매를 포함할 수 있다. 전도성 물질, 수지의 구성 물질은 이미 설명하였으므로 생략한다. 용매로는 다양한 물질을 사용할 수 있는데, 일 예로, 에테르계 용매를 사용할 수 있다. 이때, 제1 또는 제2 저온 페이스트층은 페이스트층 100 중량부에 대하여 전도성 물질이 85 내지 90 중량부로 포함될 수 있고, 수지가 1 내지 15 중량부로 포함될 수 있으며, 용매가 5 내지 10 중량부로 포함될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다.
이러한 제1 또는 제2 저온 페이스트층은 다양한 방법에 의하여 형성될 수 있는데, 일 예로, 원하는 패턴을 가지는 상태로 인쇄(패턴 인쇄)에 의하여 형성될 수 있다. 이와 같이 단순한 공정에 의하여 원하는 패턴으로 제1 또는 제2 저온 페이스트층이 형성될 수 있다.
제1 또는 제2 저온 페이스트층의 건조는 250℃ 이하의 온도에서 수행될 수 있다. 건조 온도는 제1 및 제2 패시베이션막(52, 54), 그리고 제2 도전형 영역(20) 및 제2 도전형 영역(30)의 열화를 방지할 수 있는 낮은 온도로 한정된 것이다. 그러나 본 발명이 이에 한정되는 것은 아니다.
제1 또는 제2 저온 페이스트층의 용매는 상기 건조 단계에 의하여 날아가서 제거되어 제1 또는 제2 금속 전극(422, 442)은 산소, 탄소, 황 등을 포함하는 화합물을 포함하지 않고 전도성 물질과 수지로 구성된다.
그러나 본 발명이 이에 한정되는 것은 아니며 제1 및 제2 금속 전극(422, 442) 중 적어도 하나가 도금에 의하여 형성될 수도 있다. 예를 들어, 제1 또는 제2 금속 전극(422, 442)이 구리를 전기 도금하여 형성되어 구리를 포함하는 전기 도금층일 수 있다.
[실시예]
표 1은 본 발명에서의 수광면 및 수광면의 반대면에서의 투명 전극의 구조에 따른 태양 전지 모듈의 핫 스팟 테스트(hot spot test) 결과를 나타낸 것이다.
본 발명에서 사용한 핫 스팟 테스트는 IEC 61215에서 규정한 시험 절차를 따라 진행하였다. 상기 시험절차는 다음과 같다.
먼저 태양 전지 모듈이 시뮬레이터 또는 태양광에 노출(700W/㎡ 이상)되어 정상상태의 최대전격전류(Imp, 변환전력이 최대점인 지점에서의 전류)와 최대 전력 (PMAX)이 측정된다. 다음으로 모듈이 단락된 후, 최고 온도 셀이 IR 카메라로 선택된다. 상기 선택된 셀은 불투명막(shadowing opaque)으로 완전히 덮히고, 모듈의 단락전류(Isc, 임피던스가 낮을 때 단란 회로 조건에 상응하는 셀을 통해 전달되는 최대 전류. 이 상태는 전압이 0일 때 스위프 시작에서 발생한다. 이상적인 셀은 최대 전류 값이 광자 여기에 의한 태양 전지에서 생성한 전체 전류이다)가 정상상태의 최대전격전류(Imp)보다 작은 것이 확인되어야 한다. 그 후 선택한 셀의 불투명막 면적이 "Isc(단락전류) = Imp(최대전력전류)"로 될 때까지 서서히 감소시켜진다. 만일 Isc가 Imp보다 작지 않으면, 셀이 완전히 덮은 상태로 시험이 진행된다. 다음으로 모듈은 1,000W/㎡, 온도 40~60℃에서 5시간 동안 노출된다. 만일 셀에 심각한 손상이 있으면, 2개의 셀로 반복 시험이 진행된다.
만일 2개의 셀이 모두 패스이면 합격한 것으로 간주한다. 구체적인 합격 조건은 육안상 현저한 결함이 없어야 하며, 온도 25℃, 광량 1,000W/㎡의 표준시험조건(STC, standard test condition)에서 최대 출력 저하가 시험 전 대비 5%를 초과해서는 안되며, 절연 저항은 초기 측정 값과 동일해야 하는 규정을 만족시켜야 한다.
Figure PCTKR2019001406-appb-T000001
먼저 비교예 1에서와 같이, 수광면 쪽의 투명 전극을 기판의 수광면 및 측면까지 완전히 덮는 full 구조로 형성하게 되면, 수광면 쪽의 투명 전극이 수광면 쪽의 도전형 영역과 반대면 쪽의 도전형 영역을 동시에 접하게 되는 구조가 된다. 이와 같은 구조에서 수광면 쪽의 투명 전극은 전기적 분로(shunt path)의 역할을 하게 되어, 그로 인해 핫 스팟 테스트 도중에 암전류(dark current)가 상기 경로(path)를 통해 모듈에 흘러 모듈이 손상 되어 Fail에 이르게 된다.
이에 반해 수광면 쪽의 투명 전극이 반대면 쪽의 도전형 영역과 전기적으로 접촉하지 않도록 투명 전극의 도전형 영역 일부를 노출시킨 노출부를 형성한 isolation 구조를 가지는 비교예 2 및 본 발명의 실시예는, 상기 반대면 쪽의 투명 전극의 구조와는 무관하게, 태양 전지의 신뢰성을 크게 향상시킴을 알 수 있다.
한편, 표 2는 본 발명에서의 수광면 및 수광면의 반대면에서의 투명 전극의 구조에 따라 측정된 태양 전지의 셀 변환 효율 파라미터를 나타낸 것이다.
Figure PCTKR2019001406-appb-T000002
먼저 비교예 1은 비록 핫 스팟 테스트 결과 Fail로 판정받아 신뢰성에 문제가 발생하여, 태양 전지의 변환 효율 특성과 무관하게, 사용에 문제점이 있음을 알 수 있다.
반면 비교예 2는 수광면 쪽 및 반대면 쪽의 투명 전극 모두를 투명전극의 도전형 영역 일부를 노출시킨 노출부를 형성한 isolation-isolation 구조에 해당한다. 이 경우 태양 전지의 신뢰성은 크게 향상되나(표 1), 태양 전지 측면에서의 캐리어(carrier) 수집율이 떨어지므로 그로 인해 비교예 1과 대비해서도 효율이 감소하는 문제점이 있음을 알 수 있다(표 2).
반면 수광면 쪽 투명 전극은 도전형 영역 일부를 노출시킨 노출부를 형성한 isolation 구조를 가지면서 동시에 수광면 반대면 쪽 투명 전극은 도전형 영역과 측면을 덮고 있는 Full 구조를 가지는(isolation-full 구조) 본 발명의 실시예는, 비교예 1과 대비해서도 더욱 우수한 광전 변환 효율을 가지는 것으로 측정되었다. 본 발명의 실시예의 투명 전극 구조가, 비교예 1 및 2 대비, 태양 전지의 측면(모서리, 에지, edge) 부분에서의 캐리어 수집율 증가에 더욱 효과적이며 이로 인해 태양 전지 효율을 더욱 극대화하기 때문인 것으로 판단된다.
이상과 같이 본 발명에 대해서 예시한 도면을 참조로 하여 설명하였으나, 본 명세서에 개시된 실시예와 도면에 의해 본 발명이 한정되는 것은 아니며, 본 발명의 기술사상의 범위 내에서 통상의 기술자에 의해 다양한 변형이 이루어질 수 있음은 자명하다. 아울러 앞서 본 발명의 실시예를 설명하면서 본 발명의 구성에 따른 작용 효과를 명시적으로 기재하여 설명하지 않았을 지라도, 해당 구성에 의해 예측 가능한 효과 또한 인정되어야 함은 당연하다.

Claims (20)

  1. 결정질 실리콘 기판;
    상기 기판의 제1 면 상에 위치하는 제1 도전형 영역;
    상기 기판의 제2 면 상에 위치하며 상기 제1 도전형 영역과 반대되는 도전형을 가지는 제2 도전형 영역;
    상기 제1 도전형 영역 상에 위치하는 제1 투명 전극; 상기 제2 도전형 영역 상에 위치하는 제2 투명 전극;을 포함하며,
    상기 제1 투명 전극 또는 제2 투명 전극 가운데 수광면 쪽의 투명 전극의 모서리 영역은 그 투명전극 아래에 위치하는 도전형 영역의 일부를 노출시킨 노출부;
    를 포함하는 것을 특징으로 하는 태양 전지.
  2. 제1항에 있어서,
    상기 노출부는 상기 기판의 가장 자리로부터 100~2,000㎛ 만큼 이격 거리를 가지는 것;
    을 특징으로 하는 태양 전지.
  3. 제2항에 있어서,
    상기 노출부는 상기 기판의 가장 자리로부터 200~1,000㎛ 만큼 이격 거리를 가지는 것;
    을 특징으로 하는 태양 전지.
  4. 제1항에 있어서,
    상기 1 투명 전극 및 제2 투명 전극은 상기 노출부를 제외한 상기 제1 도전형 영역 및 제2 도전형 영역 상에 전체적으로 형성되는 것;
    을 특징으로 하는 태양 전지.
  5. 제1항에 있어서,
    상기 제1 투명 전극 또는 제2 투명 전극 가운데 수광면의 반대면 쪽의 투명 전극은 그 아래에 위치하는 상기 제1 도전형 영역 또는 제2 도전형 영역과 측면을 덮고 있는 것;
    을 특징으로 하는 태양 전지.
  6. 제5항에 있어서,
    상기 수광면의 반대면 쪽의 투명 전극은 그 아래에 위치하는 상기 제1 도전형 영역 또는 제2 도전형 영역에서의 두께가 측면에서의 두께와 상이한 것;
    을 특징으로 하는 태양 전지.
  7. 제5항에 있어서,
    상기 수광면 쪽의 투명전극은 수광면 반대면 쪽의 도전형 영역 및 투명전극과 전기적으로 접촉하지 않고, 수광면 반대면 쪽의 투명전극은 수광면 쪽의 도전형 영역 및 투명 전극과 전기적으로 접촉하지 않는 것;
    을 특징으로 하는 태양 전지.
  8. 제1항에 있어서,
    상기 제1 투명 전극 및 상기 제2 투명 전극은 인듐-주석 산화물(indium tin oxide, ITO), 알루미늄-아연 산화물(aluminum zinc oxide, AZO), 붕소-아연 산화물(boron zinc oxide, BZO), 인듐-텅스텐 산화물(indium tungsten oxide, IWO) 및 인듐-세슘 산화물(indium cesium oxide, ICO), 인듐-티타늄-탄탈륨 산화물 중 적어도 하나를 포함하는 것;
    을 특징으로 하는 태양 전지.
  9. 제8항에 있어서,
    상기 투명 전극들은 수소를 포함하며, 수광면 쪽의 투명 전극 내의 수소 함유량이 수광면 반대면 쪽의 투명 전극 내의 수소 함유량 이상인 것;
    을 특징으로 하는 태양 전지.
  10. 제9항에 있어서,
    상기 수광면 쪽의 투명 전극 내의 수소의 함유량은 적어도 1021/㎤ 이상인 것;
    을 특징으로 하는 태양 전지.
  11. 제1항에 있어서,
    상기 제1 면 및/또는 제2 면은 반사를 방지하는 요철을 포함하는 것;
    을 특징으로 하는 태양 전지.
  12. 제1항에 있어서,
    상기 기판과 상기 제1 도전형 영역 사이에는 제1 패시베이션막이 위치하고;
    상기 기판과 상기 제2 도전형 영역 사이에는 제2 패시베이션막이 위치하는 것;
    을 포함하는 태양 전지.
  13. 제12항에 있어서,
    상기 기판의 측면은 측면의 바깥 방향을 기준으로 상기 제1 패시베이션 막/상기 제1 도전형 영역/상기 제2 패시베이션막/상기 제2 도전형 영역 순서의 적층 구조를 가지는 것;
    을 특징으로 하는 태양 전지.
  14. 제12항에 있어서,
    상기 제1 및 제2 패시베이션막 중 적어도 하나는 진성 비정질 실리콘층(i-a-Si);
    인 것을 특징으로 하는 태양 전지.
  15. 제1항에 있어서,
    상기 기판의 상기 제1 도전형 영역 및 상기 제2 도전형 영역은 각각 도핑된 비정질 실리콘, 비정질 실리콘 산화물, 비정질 실리콘 탄화물, 인듐-갈륨-아연 산화물, 티타늄 산화물 및 몰리브덴 산화물 중 적어도 하나를 포함하는 것;
    을 특징으로 하는 태양 전지.
  16. 기판의 수광면 쪽의 에지부를 지지하는 기판 홀더에 기판을 안착하는 단계;
    상기 홀더 상의 기판의 수광면 쪽에 투명 전극을 형성하는 단계;
    상기 홀더 상의 기판의 수광면 반대면 쪽에 투명 전극을 형성하는 단계;
    를 포함하는 태양 전지의 제조 방법.
  17. 제16항에 있어서,
    상기 수광면 쪽의 투명 전극과 수광면 반대면 쪽의 투명 전극은 각각 이온 플레이팅(ion plating), 스퍼터링(sputtering), 화학적 기상 증착 중 어느 하나의 방법으로 형성되는 것;
    을 특징으로 하는 태양 전지의 제조 방법.
  18. 제16항에 있어서,
    상기 수광면의 반대면 쪽의 투명 전극의 두께는 기판의 평면과 측면에서 각각 서로 다른 것;
    을 특징으로 하는 태양 전지의 제조 방법.
  19. 제16항에 있어서,
    상기 수광면 쪽의 투명 전극과 수광면 반대면 쪽의 투명 전극은 동일 챔버 내에서 형성되는 것;
    을 특징으로 하는 태양 전지의 제조 방법.
  20. 제16항에 있어서,
    상기 수광면 쪽의 투명 전극과 수광면 반대면 쪽의 투명 전극은 동시에 형성되는 것;
    을 특징으로 하는 태양 전지의 제조 방법.
PCT/KR2019/001406 2018-03-19 2019-01-31 태양 전지 및 그 제조 방법 WO2019182243A1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20180031719 2018-03-19
KR10-2018-0031719 2018-03-19
KR10-2019-0002479 2019-01-08
KR1020190002479A KR20190110017A (ko) 2018-03-19 2019-01-08 태양 전지 및 그 제조 방법

Publications (1)

Publication Number Publication Date
WO2019182243A1 true WO2019182243A1 (ko) 2019-09-26

Family

ID=67987899

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2019/001406 WO2019182243A1 (ko) 2018-03-19 2019-01-31 태양 전지 및 그 제조 방법

Country Status (1)

Country Link
WO (1) WO2019182243A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011091450A (ja) * 2011-02-07 2011-05-06 Nikkeikin Aluminium Core Technology Co Ltd 太陽電池パネル
KR101199591B1 (ko) * 2011-04-28 2012-11-12 현대중공업 주식회사 태양전지 셀의 제조 방법
JP2013219119A (ja) * 2012-04-05 2013-10-24 Mitsubishi Electric Corp 光電変換装置およびその製造方法
JP2014232818A (ja) * 2013-05-29 2014-12-11 株式会社カネカ 太陽電池およびその製造方法、ならびに太陽電池モジュール
KR101821394B1 (ko) * 2016-01-14 2018-01-23 엘지전자 주식회사 태양전지

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011091450A (ja) * 2011-02-07 2011-05-06 Nikkeikin Aluminium Core Technology Co Ltd 太陽電池パネル
KR101199591B1 (ko) * 2011-04-28 2012-11-12 현대중공업 주식회사 태양전지 셀의 제조 방법
JP2013219119A (ja) * 2012-04-05 2013-10-24 Mitsubishi Electric Corp 光電変換装置およびその製造方法
JP2014232818A (ja) * 2013-05-29 2014-12-11 株式会社カネカ 太陽電池およびその製造方法、ならびに太陽電池モジュール
KR101821394B1 (ko) * 2016-01-14 2018-01-23 엘지전자 주식회사 태양전지

Similar Documents

Publication Publication Date Title
WO2010058976A2 (en) Solar cell and method of manufacturing the same
WO2011136488A2 (en) Solar cell
WO2010101387A2 (en) Solar cell and method for manufacturing the same, and solar cell module
WO2012023669A1 (en) Solar cell module
WO2019017522A1 (ko) 페로브스카이트 태양전지 및 이를 포함하는 탬덤 태양전지
WO2011053006A2 (en) Thin film solar cell module
WO2010147260A1 (en) Solar cell and method of manufacturing the same
WO2010104340A2 (en) Solar cell and method for manufacturing the same, and method for forming impurity region
WO2011065648A1 (en) Solar cell
WO2019098527A1 (ko) 태양전지의 제조 방법
EP3437144A2 (en) Solar cell panel
WO2010147393A2 (en) Solar cell and method of fabricating the same
WO2015041467A1 (ko) 태양전지 및 이의 제조 방법
WO2017171287A2 (en) Solar cell panel
WO2011027951A1 (en) Solar cell
WO2021020657A1 (ko) 슁글드 태양전지 패널 및 그 제조방법
WO2011002212A2 (ko) 태양광 발전장치 및 이의 제조방법
WO2019216545A1 (ko) 텐덤 태양전지 및 이의 제조방법
WO2011142510A1 (en) Solar cell and method for manufacturing the same
WO2012093845A2 (ko) 태양전지 및 이의 제조 방법
WO2020218740A1 (ko) 태양전지 및 그 제조 방법
WO2021162216A1 (ko) 태양 전지, 그리고 태양 전지 패널 및 이의 제조 방법
WO2023127991A1 (ko) 태양 전지 및 이의 제조 방법
WO2019182243A1 (ko) 태양 전지 및 그 제조 방법
WO2022186534A1 (ko) 태양 전지 및 그를 포함하는 태양 전지 모듈

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19771383

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19771383

Country of ref document: EP

Kind code of ref document: A1