KR20130136534A

KR20130136534A - 프린트 배선판용 구리박 및 그것을 사용한 적층체

Info

Publication number: KR20130136534A
Application number: KR1020137027052A
Authority: KR
Inventors: 히데키 후루사와; 고이치로 다나카
Original assignee: 제이엑스 닛코 닛세키 킨조쿠 가부시키가이샤
Priority date: 2011-03-18
Filing date: 2012-02-29
Publication date: 2013-12-12
Also published as: TW201304627A; KR101487124B1; WO2012128009A1; CN103430635B; JP5346054B2; TWI419623B; JP2012199291A; CN103430635A

Abstract

파인 피치화에 적절한, 형태 붕괴가 작은 단면 형상의 회로를 양호한 제조 효율로 제조 가능한 프린트 배선판용 구리박 및 그것을 사용한 적층판을 제공한다. 프린트 배선판용 구리박은, 구리박 기재와 그 구리박 기재 표면의 적어도 일부를 피복하는 피복층을 구비한 프린트 배선판용 구리박으로서, 상기 피복층이 구리박 기재 표면에서부터 순서대로 적층된 Pt, Pd, 및 Au 중 적어도 어느 1 종으로 이루어지는 제 1 층 및 Ni, Co, Sn, Zn, Cu 및 Cr 중 어느 1 종 이상의 금속으로 이루어지는 제 2 층으로 구성되고, 상기 피복층에는 Au 가 200 ∼ 2000 ㎍/dm², Pt 가 200 ∼ 2000 ㎍/dm², Pd 가 120 ∼ 1200 ㎍/dm², Ni 가 5 ∼ 1500 ㎍/dm², Co 가 5 ∼ 1500 ㎍/dm², Sn 이 5 ∼ 1200 ㎍/dm², Zn 이 5 ∼ 1200 ㎍/dm², Cu 가 5 ∼ 1500 ㎍/dm², Cr 이 5 ∼ 80 ㎍/dm² 의 피복량으로 존재하고, 상기 피복층의 두께가 3 ∼ 25 ㎚ 이고, XPS 에 의한 표면으로부터의 깊이 방향 분석으로 얻어진 깊이 방향 (x : 단위 ㎚) 의 Pt, Pd, 및 Au 중 어느 1 종 이상의 원자 농도 (％) 를 f(x), Ni, Co, Sn, Zn, Cu 및 Cr 중 어느 1 종 이상의 금속의 원자 농도를 g(x) 라고 하고, 구간 [0, 15] 에 있어서의 f(x), g(x) 의 제 1 극대치를 각각 f(F), g(G) 라고 하면, G ≤ F, f(F) ≥ 1 ％, g(G) ≥ 1 ％ 를 만족한다.

Description

프린트 배선판용 구리박 및 그것을 사용한 적층체{COPPER FOIL FOR PRINTED WIRING BOARDS, AND LAMINATE USING SAME}

본 발명은 프린트 배선판용 구리박 및 그것을 사용한 적층체에 관하며, 특히 플렉서블 프린트 배선판용 구리박 및 그것을 사용한 적층체에 관한 것이다.

프린트 배선판은 최근 반세기에 걸쳐 큰 진전을 이루어, 오늘날에는 거의 모든 전자 기기에 사용되기에 까지 도달해 있다. 최근의 전자 기기의 소형화, 고성능화 요구의 증대에 수반하여 탑재 부품의 고밀도 실장화나 신호의 고주파화가 진전되고, 프린트 배선판에 대해 도체 패턴의 미세화 (파인 피치화) 나 고주파 대응 등이 요구되고 있다.

프린트 배선판은 구리박에 절연 기판을 접착, 혹은 절연 기판 상에 Ni 합금 등을 증착시킨 후에 전기 도금으로 구리층을 형성시켜 구리 피복 적층판으로 한 후에, 에칭에 의해 구리박 또는 구리층면에 도체 패턴을 형성한다는 공정을 거쳐 제조되는 것이 일반적이다. 그 때문에, 프린트 배선판용 구리박 또는 구리층에는 절연 기판과의 접착성이나 에칭성이 요구된다.

여기서의 접착성이란, 형성된 회로가 절연 기판으로부터 박리되지 않는 것을 말한다. 이 때문에, 구리박 또는 구리층의 수지와의 접착면측에는 요철을 형성하는 조화 (粗化) 처리나, 필요에 따라 추가로 Ni 도금이나 크로메이트 등의 처리가 이루어지는 것이 일반적이다. 또는, 표피 효과 등의 관점에서, 조화 처리를 실시하지 않고 크로메이트 처리 등을 구리박에 직접 실시하는 방법도 알려져 있다 (특허문헌 1).

또한, 에칭성이란 회로 사이의 절연부에 표면 처리 유래의 금속이 잔존하지 않는 것, 회로의 형태 붕괴가 작은 것을 말한다. 회로 사이의 절연부에 금속이 잔존하고 있으면, 회로 사이에서 단락이 일어나게 된다. 또한, 회로 형성의 에칭에서는, 회로 상면으로부터 아래 (절연 기판측) 를 향해 끝으로 갈수록 확산되도록 에칭되어, 회로의 단면은 사다리꼴이 된다. 이 사다리꼴의 상저와 하저의 차 (이하 「형태 붕괴」 라고 한다) 가 작으면, 회로 사이의 스페이스를 좁게 할 수 있어 고밀도 배선 기판이 얻어진다. 형태 붕괴가 크면, 회로 사이의 스페이스를 좁게 하면 회로가 단락되므로, 고밀도 실장 기판을 제조할 수 없다.

에칭은 구리박 또는 구리층의 판두께 방향 및 평면 방향의 2 방향으로 진행된다. 판두께 방향의 에칭 속도가 평면 방향의 그것보다 낮기 때문에, 회로 단면은 사다리꼴이 된다. 이 때문에, 형태 붕괴가 작은 회로를 얻기 위해서는, 구리박 또는 구리층의 두께를 얇게 하여 에칭 시간을 짧게 하면 된다 (특허문헌 2).

구리박 또는 구리층 외에도 포토 레지스트의 두께도 에칭 시간에 영향을 준다. 통상적으로, FPC 용도이면 두께가 3 ㎛ 이상인 드라이 필름 레지스트가 사용된다. 레지스트가 두꺼우면 개구부에 에칭액이 충분히 공급되지 않고, 에칭은 구리박 또는 구리층의 두께 방향보다 평면 방향으로 진행되어, 충분한 폭을 갖는 회로를 형성할 수 없다. 그래서, 세선 회로를 형성하는 경우에는, 액체 레지스트가 널리 사용되고 있다. 액체 레지스트의 두께는 1 ㎛ 정도이므로, 드라이 필름 레지스트를 사용한 경우보다 개구부에 에칭액이 충분히 공급된다.

또한, 형태 붕괴를 작게 하기 위해서, 구리박의 에칭면측에 구리보다 에칭 속도가 느린 금속 또는 그 합금층을 형성하는 방법이 있다 (특허문헌 3, 4). 이들의 후보 금속은 Ni, Co 등이다. 이것들을 구리박 또는 구리층의 에칭면에 다량으로 부착시켜 형성한 수 10 ㎚ 의 층으로 회로 상부의 가로 방향의 에칭이 억제되어 형태 붕괴가 작은 회로가 형성된다.

프린트 배선판의 배선 회로의 파인 피치화가 진전됨에 수반하여, 회로 간격도 작아지게 되므로, 회로의 형태 붕괴는 작아야 한다. 비특허문헌 1 에 의하면, 회로폭 (L, 단위는 ㎛) 과 회로 간격 (S, 단위는 ㎛) 은 해마다 좁아지는 경향이 있어, 플렉서블 프린트 배선판에 관해서는 2012 년에는 L/S = 25/25 에 이른다고 한다. 배선 회로의 파인 피치화에 대응하기 위해서는, 회로의 형태 붕괴를 작게 하기 위해 구리박의 두께를 얇게 해야 한다. 그러나, 구리박의 두께가 얇아지면 제조시의 취급이 곤란해지기 때문에 전해 구리박이나 압연 구리박으로 대응할 수 있는 배선 패턴은 L/S = 25/25 가 한계라고 일컬어지고 있다. 구리박의 에칭면에 Ni, Co 등의 금속층을 형성해도, 이와 같은 회로 패턴에 대응하는 것은 곤란할 것으로 예상된다.

폴리이미드 등의 수지 필름 상에 니켈 합금 등을 스퍼터링으로 증착시킴으로써 도전성을 부여하고, 그 후 구리 도금을 실시하는 방법 (메탈라이징법) 은 미세 배선 패턴을 형성하는 데에 적합하다. 이 방법은 도금으로 형성한 구리층의 두께를 용이하게 바꾸는 것이 가능하기 때문에, 배선 회로의 파인 피치화에 적절한 소재이다. 그러나, 구리층을 형성하는 도금에 시간을 필요로 하기 때문에, 제조 비용이 비싸다는 문제점이 있다.

일본 공개특허공보 2006-222185호 일본 공개특허공보 2000-269619호 일본 공개특허공보 평6-81172호 일본 공개특허공보 2002-176242호

2009년도판 일본 실장 기술 로드맵 프린트 배선판편

구리박으로부터 회로를 형성하는 방법 (서브 트랙티브법) 으로는, 종래의 두께에서는, 구리박의 판두께 방향의 에칭이 완료될 때까지 평면 방향의 에칭이 진행되어, 형태 붕괴가 큰 단면 형상의 회로 밖에 얻을 수 없다. 폭이 좁아진 회로 상면에서는 전류가 집중되므로 발열하고, 경우에 따라서는 단선될 가능성이 있다. 또한, IC 칩을 탑재하는 것이 곤란해질 것으로 예상된다.

회로 단면의 형태 붕괴를 작게 하기 위해서는, 구리박의 두께를 얇게 하고, 에칭 시간을 짧게 하면 된다. 그러나, 구리박이 얇아질수록 CCL 제조 공정에서의 취급이 곤란해져, 제품 수율에 악영향을 미친다. 또한, 특허문헌 2 와 같이 구리층이 얇아지면, 회로의 단면적이 감소되므로, 필요한 도전량을 확보할 수 없을 가능성이 있다.

구리박의 에칭면에 Ni, Co 층 등을 형성하는 기술은, 향후 진전될 것으로 예상되는 회로 패턴의 협 (狹) 피치화에는 대응할 수 없을 가능성이 있다. 또한, 선행 기술에서는 이들 금속은 다량으로 부착시킬 필요가 있다. 이들 금속층은 강자성을 갖기 때문에, 전자 기기에 악영향을 미칠 가능성이 있다. 따라서, 회로 형성의 에칭, 레지스트 제거 후에, 소프트 에칭으로 이들 층을 제거할 필요가 있어, 제조 공정이 증가하게 된다.

또한, 구리박 또는 구리층의 에칭면에 드라이 필름 레지스트를 열압착시켜 물리적인 밀착력이 얻어지는 경우와는 달리, 액체 레지스트는 스핀 코트 혹은 거기에 준하는 방법으로 에칭면에 도공된다. 일반적으로 액체 레지스트는 구리와의 밀착을 상정하고 있으므로, 에칭면에 실시된 표면 처리와의 상성 (相性) 이 양호하다고는 할 수 없어, 레지스트가 용이하게 박리되는 경우가 있다. 액체 레지스트를 사용하는 경우에는 전처리로 에칭면을 거칠게 하여, 물리적인 밀착력을 확보하는 경우가 많다.

그래서, 본 발명은 파인 피치화에 적절한, 형태 붕괴가 작은 단면 형상의 회로를 양호한 제조 효율로 제조 가능한 프린트 배선판용 구리박 및 그것을 사용한 적층판을 제공하는 것을 과제로 한다.

종래, 파인 피치의 회로를 서브 트랙티브법으로 형성하기 위해서는 구리박의 두께를 얇게 할 필요가 있었다. 또한, 형태 붕괴가 작은 단면 형상의 회로를 형성하기 위해서는, 구리박의 에칭면에 강자성을 갖는 Ni 나 Co 를 다량으로 부착시켜, 수 10 ㎚ 두께의 층을 형성할 필요가 있었다. 이에 대해, 본 발명자들은 예의 검토한 결과, 미량의 귀금속을 구리박의 에칭면에 부착시킨 경우에, 형성된 회로의 형태 붕괴가 작아지는 것을 알아냈다. 이로써, 구리박의 두께가 얇지 않아도 형태 붕괴가 작은 회로를 형성하는 것이 가능해지기 때문에, 고밀도 실장 기판의 형성이 가능해진다. 또한 귀금속을 이종 (異種) 금속으로 덮음으로써, 액체 레지스트와의 밀착성이 확보되고, 이로써, 종래 실시되고 있던 전처리 공정이 생략 가능해짐과 함께, 안정적으로 미세 배선 패턴을 형성할 수 있는 것을 알아냈다.

이상의 지견을 기초로 하여 완성한 본 발명은 일 측면에 있어서, 구리박 기재와 구리박 기재 표면의 적어도 일부를 피복하는 피복층을 구비한 프린트 배선판용 구리박으로서, 피복층이, 구리박 기재 표면에서부터 순서대로 적층된 Pt, Pd, 및 Au 중 적어도 어느 1 종으로 이루어지는 제 1 층 및 Ni, Co, Sn, Zn, Cu 및 Cr 중 어느 1 종 이상의 금속으로 이루어지는 제 2 층으로 구성되고, 피복층에는 Au 가 200 ∼ 2000 ㎍/dm², Pt 가 200 ∼ 2000 ㎍/dm², Pd 가 120 ∼ 1200 ㎍/dm², Ni 가 5 ∼ 1500 ㎍/dm², Co 가 5 ∼ 1500 ㎍/dm², Sn 이 5 ∼ 1200 ㎍/dm², Zn 이 5 ∼ 1200 ㎍/dm², Cu 가 5 ∼ 1500 ㎍/dm², Cr 이 5 ∼ 80 ㎍/dm² 의 피복량으로 존재하고, 피복층의 두께가 3 ∼ 25 ㎚ 이고, XPS 에 의한 표면으로부터의 깊이 방향 분석으로 얻어진 깊이 방향 (x : 단위 ㎚) 의 Pt, Pd 및 Au 중 어느 1 종 이상의 원자 농도 (％) 를 f(x), Ni, Co, Sn, Zn, Cu 및 Cr 중 어느 1 종 이상의 금속의 원자 농도를 g(x) 라고 하고, 구간 [0, 15] 에 있어서의 f(x), g(x) 의 제 1 극대치를 각각 f(F), g(G) 라고 하면, G ≤ F, f(F) ≥ 1 ％, g(G) ≥ 1 ％ 를 만족하는 프린트 배선판용 구리박이다.

본 발명에 관련된 프린트 배선판용 구리박의 일 실시형태에 있어서는 f(F) ≥ 5 ％, g(G) ≥ 5 ％ 를 만족한다.

본 발명에 관련된 프린트 배선판용 구리박의 다른 실시형태에 있어서는 Au 가 400 ∼ 1000 ㎍/dm², Pt 가 400 ∼ 1050 ㎍/dm², Pd 가 240 ∼ 600 ㎍/dm² 의 피복량으로 존재한다.

본 발명에 관련된 프린트 배선판용 구리박의 또 다른 실시형태에 있어서는 Ni, Co, Sn, Zn, Cu 및 Cr 중 어느 1 종 이상의 금속이 Ni 합금으로 구성되고, Ni 합금이 Ni-V, Ni-Sn, Ni-Cu, Ni-Zn, Ni-Mn 및 Ni-Cu-Zn 중 어느 하나이고, g(x) 가 Ni 의 원자 농도이다.

본 발명에 관련된 프린트 배선판용 구리박의 또 다른 실시형태에 있어서는 Ni 합금이, 피복량이 5 ∼ 1500 ㎍/dm² 인 Ni 및 5 ∼ 500 ㎍/dm² 인 V 로 이루어지는 Ni-V 합금, 피복량이 5 ∼ 1500 ㎍/dm² 인 Ni 및 5 ∼ 500 ㎍/dm² 인 Sn 으로 이루어지는 Ni-Sn 합금, 피복량이 5 ∼ 1500 ㎍/dm² 인 Ni 를 함유하는 Ni-Cu 합금, 피복량이 5 ∼ 1500 ㎍/dm² 인 Ni 및 5 ∼ 500 ㎍/dm² 인 Zn 으로 이루어지는 Ni-Zn 합금, 피복량이 5 ∼ 1500 ㎍/dm² 인 Ni 및 5 ∼ 500 ㎍/dm² 인 Mn 으로 이루어지는 Ni-Mn 합금, 피복량이 5 ∼ 1000 ㎍/dm² 인 Ni 및 5 ∼ 500 ㎍/dm² 인 Zn 을 함유하는 Ni-Zn-Cu 합금이다.

본 발명에 관련된 프린트 배선판용 구리박의 또 다른 실시형태에 있어서는, 최표층에 크롬층 혹은 크로메이트층, 및/또는 실란 처리층으로 구성된 방청 처리층이 형성되어 있다.

본 발명은 다른 일 측면에 있어서, 본 발명의 구리박으로 구성된 압연 구리박 또는 전해 구리박을 준비하는 공정과, 구리박의 피복층을 에칭면으로 하여 구리박과 수지 기판의 적층체를 제작하는 공정과, 적층체를 염화 제 2 철 수용액 또는 염화 제 2 구리 수용액을 이용하여 에칭하고, 구리의 불필요 부분을 제거하여 구리의 회로를 형성하는 공정을 포함하는 전자 회로의 형성 방법이다.

본 발명은 또 다른 일 측면에 있어서, 본 발명의 구리박과 수지 기판의 적층체이다.

본 발명은 또 다른 일 측면에 있어서, 구리층과 수지 기판의 적층체로서, 구리층 표면의 적어도 일부를 피복하는 본 발명의 피복층을 구비한 적층체이다.

본 발명에 관련된 적층체의 일 실시형태에 있어서는, 수지 기판이 폴리이미드 기판이다.

본 발명은 또 다른 일 측면에 있어서, 본 발명의 적층체를 재료로 한 프린트 배선판이다.

본 발명에 의하면, 파인 피치화에 적절한, 형태 붕괴가 작은 단면 형상의 회로를 양호한 제조 효율로 제조 가능한 프린트 배선판용 구리박 및 그것을 사용한 적층판을 제공할 수 있다.

도 1 은 구리박 기재 상의 섬상으로 형성된 피복층의 예 (TEM 상) 이다.
도 2 는 구리박 기재 상의 섬상으로 형성된 피복층의 예 (TEM 상) 이다.
도 3 은 회로 패턴의 일부 표면 사진, 당해 부분에 있어서의 회로 패턴의 폭 방향의 횡단면 모식도, 및 그 모식도를 이용한 에칭 팩터 (EF) 의 계산 방법의 개략이다.
도 4 는 건전부 (레지스트와 구리 기재가 박리되어 있지 않은 부분) 를 나타내는 사진이다.
도 5 는 이상부 (레지스트와 구리 기재가 일부 박리되어 있는 부분) 를 나타내는 사진이다.
도 6 은 실시예 28 의 스퍼터 후의 XPS 에 의한 뎁스 프로파일이다.

(구리박 기재)

본 발명에 사용할 수 있는 구리박 기재의 형태에 특별히 제한은 없지만, 전형적으로는 압연 구리박이나 전해 구리박의 형태로 사용할 수 있다. 일반적으로는, 전해 구리박은 황산구리 도금욕으로부터 티탄이나 스테인리스의 드럼 상에 구리를 전해 석출하여 제조되고, 압연 구리박은 압연 롤에 의한 소성 가공과 열처리를 반복하여 제조된다. 굴곡성이 요구되는 용도에는 압연 구리박을 적용하는 경우가 많다.

구리박 기재의 재료로는 프린트 배선판의 도체 패턴으로서 통상적으로 사용되는 터프 피치 구리나 무산소 구리와 같은 고순도의 구리 외에, 예를 들어 Sn 이 함유된 구리, Ag 가 함유된 구리, Cr, Zr 또는 Mg 등을 첨가한 구리 합금, Ni 및 Si 등을 첨가한 코르손계 구리 합금과 같은 구리 합금도 사용 가능하다. 또한, 본 명세서에 있어서 용어 「구리박」 을 단독으로 사용했을 때에는 구리 합금박도 포함하는 것으로 한다.

본 발명에 사용할 수 있는 구리박 기재의 두께에 대해서도 특별히 제한은 없고, 프린트 배선판용에 적합한 두께로 적절히 조절하면 된다. 예를 들어 5 ∼ 100 ㎛ 정도로 할 수 있다. 단, 파인 패턴 형성을 목적으로 하는 경우에는 30 ㎛ 이하, 바람직하게는 20 ㎛ 이하이고, 전형적으로는 5 ∼ 20 ㎛ 정도이다.

본 발명에 사용하는 구리박 기재는 특별히 한정되지 않지만, 예를 들어 조화 처리를 하지 않은 것을 이용해도 된다. 종래에는 특수 도금으로 표면에 ㎛ 오더의 요철을 형성하여 표면 조화 처리를 실시하고, 물리적인 앵커 효과에 의해 수지와의 접착성을 갖게 하는 케이스가 일반적이지만, 한편으로 파인 피치나 고주파 전기 특성은 평활한 박이 양호한 것으로 여겨지며, 조화박에서는 불리한 방향으로 작용하는 경우가 있다. 또한, 조화 처리를 하지 않은 것이면, 조화 처리 공정이 생략되므로, 경제성·생산성 향상의 효과가 있다.

(1) 피복층의 구성

구리박 기재의 절연 기판과의 접착면의 반대측 (회로 형성 예정면측) 의 표면의 적어도 일부에는 피복층이 형성되어 있다. 피복층은 구리박 기재 표면에서부터 순서대로 적층된 Pt, Pd, 및 Au 중 적어도 어느 1 종으로 이루어지는 층 및 상기 3 종 이외의 1 종 이상의 금속으로 이루어지는 층으로 구성되어 있다. Pt, Pd, 및 Au 이외의 금속으로는 Ni, Co, Sn, Zn, Cu 및 Cr 중 어느 1 종 이상을 들 수 있다. 또한, Pt, Pd, 및 Au 이외의 금속으로는 Ni-V, Ni-Sn, Ni-Cu, Ni-Zn, Ni-Mn 및 Ni-Cu-Zn 등의 Ni 합금을 사용해도 된다. 이와 같이, 미량의 귀금속을 구리박의 에칭면에 부착시키면, 형성된 회로의 형태 붕괴가 작아진다. 이로써, 구리박의 두께가 얇지 않아도 형태 붕괴가 작은 회로를 형성하는 것이 가능해지기 때문에 고밀도 실장 기판의 형성이 가능해진다. 또한 귀금속을 이종 금속으로 덮음으로써, 액체 레지스트와의 밀착성이 확보되고, 이로써, 종래 실시되고 있던 전처리 공정이 생략 가능해짐과 함께, 안정적으로 미세 배선 패턴을 형성할 수 있다. 피복층의 두께는 3 ∼ 25 ㎚, 바람직하게는 5 ∼ 15 ㎚ 이다. 피복층의 두께가 3 ㎚ 미만에서는 레지스트 박리 내성이 열화되고, 25 ㎚ 초과에서는 초기 에칭성이 열화된다.

구리박 기재에 대한 피복층의 형성 방법으로서 릴·투·릴 방식 등의 연속 반송 방식으로 구리박 기재를 반송하면서 플라즈마 중에서 스퍼터링을 실시함으로써 피복층을 형성하는 방법이 있다. 이와 같은 방법에서는, 스퍼터링에 의해 구리박 기재 표면에 도달한 금속 입자가 당해 표면에서 확산될 수 있는 시간이 짧아, 금속 입자의 부착량이 적은 경우, 형성된 층이 섬상이 되고, 그것이 작으면 에칭성에 악영향을 준다. 이 때문에, 피복층이 섬상으로 형성되어 있는 경우에는, 그 단면을 투과형 전자 현미경에 의해 관찰했을 때에, 귀금속층의 일부 또는 전부가 1 ㎚ 이상의 장축경을 갖는 것이 바람직하다. 여기서, 「장축경」 이란, 당해 섬상 부분의 가장 긴 직경을 나타낸다. 참고로, 구리박 기재 상의 섬상으로 형성된 피복층의 예 (TEM 상) 를 도 1 및 2 에 나타낸다.

또한, 피복의 형태는 구리박측의 산화 상태, 전처리의 영향을 받고, 구리박 표면이 청정되어 있으면, 「섬상」 이 아니라, 「층상」 으로 피복된다. 또한 피복량을 늘리는 것에 의해서도 「층상」 으로 피복된다. 본 발명의 피복층은 이와 같이 섬상이어도 되고 층상이어도 된다.

(2) 피복층의 동정

피복층의 동정은 XPS, 혹은 AES 등 표면 분석 장치로 표층부터 아르곤 스퍼터하고, 깊이 방향의 화학 분석을 실시하여, 각각의 검출 피크의 존재에 의해 동정할 수 있다.

(3) 피복층 표면의 원자 농도

본 발명에 관련된 피복층은 XPS 에 의한 표면으로부터의 깊이 방향 분석으로 얻어진 깊이 방향 (x : 단위 ㎚) 의 Pt, Pd 및 Au 중 어느 1 종 이상의 원자 농도 (％) 를 f(x) 라고 하고, 상기 3 종 이외의 1 종 이상의 금속의 원자 농도를 g(x) 라고 하면, 구간 [0, 15] 에 있어서의 f(x), g(x) 의 제 1 극대치를 각각 f(F), g(G) 라고 하면, G ≤ F, f(F) ≥ 1 ％, g(G) ≥ 1 ％ 를 만족한다. f(F) 가 1 ％ 미만에서는, 직사각형의 회로 패턴의 형성이 곤란해진다. 또한, g(G) 가 1 ％ 미만에서는, 에칭면의 레지스트와의 밀착력이 불량이 될 우려가 있다. 또한, f(F) ≥ 5 ％, g(G) ≥ 5 ％ 인 것이 바람직하다. 또한, Pt, Pd 및 Au 이외의 1 종 이상의 금속으로 이루어지는 층이 Ni 합금으로 구성되어 있는 경우, g(G) 는 Ni 의 원자 농도를 나타낸다. 「제 1 극대치」 란, 피복층 표면으로부터 깊이 방향을 향해 관찰했을 때에, 처음에 존재하는 극대치를 나타낸다.

(4) 부착량

피복층이 Pt 로 구성되어 있는 경우에는 Pt 의 부착량이 200 ∼ 2000 ㎍/dm² 이고, 400 ∼ 1050 ㎍/dm² 인 것이 보다 바람직하다. 피복층이 Pd 로 구성되어 있는 경우에는 Pd 의 부착량이 120 ∼ 1200 ㎍/dm² 이고, 240 ∼ 600 ㎍/dm² 인 것이 보다 바람직하다. 피복층이 Au 로 구성되어 있는 경우에는 Au 의 부착량이 200 ∼ 2000 ㎍/dm² 이고, 400 ∼ 1000 ㎍/dm² 인 것이 보다 바람직하다. 피복층의 Pt 의 부착량이 200 ㎍/dm² 미만, 피복층의 Pd 의 부착량이 120 ㎍/dm² 미만, 및 피복층의 Au 의 부착량이 200 ㎍/dm² 미만이면, 각각 효과가 충분하지 않다. 한편, 피복층의 Pt 의 부착량이 2000 ㎍/dm², 피복층의 Pd 의 부착량이 1200 ㎍/dm², 및 피복층의 Au 의 부착량이 2000 ㎍/dm² 를 초과하면, 각각 초기 에칭성에 악영향을 미친다.

또한, Pt, Pd, 및 Au 이외의 금속이 Ni, Co, Sn, Zn, Cu 및 Cr 중 어느 1 종 이상으로 구성되어 있는 경우, Ni 가 5 ∼ 1500 ㎍/dm², 바람직하게는 30 ∼ 1500 ㎍/dm², 더욱 바람직하게는 70 ∼ 500 ㎍/dm², 또는 Co 가 5 ∼ 1500 ㎍/dm², 바람직하게는 30 ∼ 1500 ㎍/dm², 더욱 바람직하게는 70 ∼ 500 ㎍/dm², 또는 Sn 이 5 ∼ 1200 ㎍/dm², 바람직하게는 30 ∼ 1200 ㎍/dm², 더욱 바람직하게는 60 ∼ 800 ㎍/dm², 또는 Zn 이 5 ∼ 1200 ㎍/dm², 바람직하게는 30 ∼ 1200 ㎍/dm², 더욱 바람직하게는 60 ∼ 800 ㎍/dm², 또는 Cu 가 5 ∼ 1500 ㎍/dm², 또는 Cr 이 5 ∼ 80 ㎍/dm² 의 피복량으로 존재하는 것이 바람직하다. 피복층의 Ni 의 부착량이 5 ㎍/dm² 미만, 피복층의 Co 의 부착량이 5 ㎍/dm² 미만, 피복층의 Sn 의 부착량이 5 ㎍/dm² 미만, 피복층의 Zn 의 부착량이 5 ㎍/dm² 미만, 피복층의 Cu 의 부착량이 5 ㎍/dm² 미만, 피복층의 Cr 의 부착량이 5 ㎍/dm² 미만이면, 각각 효과가 충분하지 않다. 한편, 피복층의 Ni 의 부착량이 1500 ㎍/dm², 피복층의 Co 의 부착량이 1500 ㎍/dm², 피복층의 Sn 의 부착량이 1200 ㎍/dm², 피복층의 Zn 의 부착량이 1200 ㎍/dm², 피복층의 Cu 의 부착량이 1500 ㎍/dm², 피복층의 Cr 의 부착량이 80 ㎍/dm² 를 초과하면, 각각 초기 에칭성에 악영향을 미친다.

또한, Ni 합금은 피복량이 5 ∼ 1500 ㎍/dm² 인 Ni 및 5 ∼ 500 ㎍/dm² 인 V 로 이루어지는 Ni-V 합금, 피복량이 5 ∼ 1500 ㎍/dm² 인 Ni 및 5 ∼ 500 ㎍/dm² 인 Sn 으로 이루어지는 Ni-Sn 합금, 피복량이 5 ∼ 1500 ㎍/dm² 인 Ni 를 함유하는 Ni-Cu 합금, 피복량이 5 ∼ 1500 ㎍/dm² 인 Ni 및 5 ∼ 500 ㎍/dm² 인 Zn 으로 이루어지는 Ni-Zn 합금, 피복량이 5 ∼ 1500 ㎍/dm² 인 Ni 및 5 ∼ 500 ㎍/dm² 인 Mn 으로 이루어지는 Ni-Mn 합금, 피복량이 5 ∼ 1000 ㎍/dm² 인 Ni 및 5 ∼ 500 ㎍/dm² 인 Zn 을 함유하는 Ni-Zn-Cu 합금으로 형성해도 된다. 각 금속 원소의 피복량이 상기 범위 미만이면, 각각 효과가 충분하지 않다. 한편, 각 금속 원소의 피복량이 상기 범위를 초과하면, 각각 초기 에칭성에 악영향을 미친다.

또한, 구리박 기재와 피복층 사이에는, 초기 에칭성에 악영향을 미치지 않는 한, 내가열 변색성의 관점에서 하지층을 형성해도 된다. 하지층으로는 니켈, 니켈 합금, 코발트, 은, 망간이 바람직하다. 하지층을 형성하는 방법은 건식, 습식법 중 어느 것이어도 된다.

피복층 상의 최표층에는, 방청 효과를 높이기 위해서, 추가로 크롬층 혹은 크로메이트층, 및/또는 실란 처리층으로 구성된 방청 처리층을 형성할 수 있다. 또한, 피복층과 구리박 사이에, 추가로 가열 처리에 의한 산화를 억제하기 위해서, 내산화성을 갖는 하지층을 형성해도 된다.

(구리박의 제조 방법)

본 발명에 관련된 프린트 배선판용 구리박은 스퍼터링법에 의해 형성할 수 있다. 즉, 스퍼터링법에 의해 구리박 기재의 표면의 적어도 일부를 피복층에 의해 피복한다. 구체적으로는, 스퍼터링법에 의해, 구리박의 에칭면측에 구리보다 에칭 레이트가 낮은 Pt, Pd, 및 Au 중 어느 1 종 이상으로 이루어지는 층 및 상기 3 종 이외의 1 종 이상의 금속으로 이루어지는 층을 형성한다. 피복층은 스퍼터링법에 한정되지 않고, 예를 들어 전기 도금, 무전해 도금 등의 습식 도금법으로 형성해도 된다.

(프린트 배선판의 제조 방법)

본 발명에 관련된 구리박을 이용하여 프린트 배선판 (PWB) 을 통상적인 방법에 따라 제조할 수 있다. 이하에 프린트 배선판의 제조 방법의 예를 나타낸다.

먼저, 구리박과 절연 기판을 첩합 (貼合) 하여 적층체를 제조한다. 구리박이 적층되는 절연 기판은 프린트 배선판에 적용 가능한 특성을 갖는 것이면 특별히 제한을 받지 않지만, 예를 들어, 리지드 PWB 용에 종이 기재 페놀 수지, 종이 기재 에폭시 수지, 합성 섬유 천 기재 에폭시 수지, 유리 천·종이 복합 기재 에폭시 수지, 유리 천·유리 부직포 복합 기재 에폭시 수지 및 유리 천 기재 에폭시 수지 등을 사용하고, FPC 용에 폴리에스테르 필름이나 폴리이미드 필름 등을 사용할 수 있다.

첩합 방법은 리지드 PWB 용의 경우, 유리 천 등의 기재에 수지를 함침시키고, 수지를 반경화 상태까지 경화시킨 프리프레그를 준비한다. 구리박을 피복층의 반대측의 면으로부터 프리프레그에 겹쳐 가열 가압시킴으로써 실시할 수 있다.

플렉서블 프린트 배선판 (FPC) 용의 경우, 폴리이미드 필름 또는 폴리에스테르 필름과 구리박을 에폭시계나 아크릴계의 접착제를 사용하여 접착할 수 있다 (3 층 구조). 또한, 접착제를 사용하지 않는 방법 (2 층 구조) 으로는, 폴리이미드의 전구체인 폴리이미드 바니시 (폴리아믹산 바니시) 를 구리박에 도포하고, 가열함으로써 이미드화하는 캐스팅법이나, 폴리이미드 필름 상에 열가소성의 폴리이미드를 도포하고, 그 위에 구리박을 서로 겹쳐, 가열 가압하는 라미네이트법을 들 수 있다. 캐스팅법에 있어서는, 폴리이미드 바니시를 도포하기 전에 열가소성 폴리이미드 등의 앵커 코트재를 미리 도포해 두는 것도 유효하다.

본 발명에 관련된 적층체는 각종 프린트 배선판 (PWB) 에 사용 가능하며, 특별히 제한되는 것은 아니지만, 예를 들어, 도체 패턴의 층 수의 관점에서는 편면 PWB, 양면 PWB, 다층 PWB (3 층 이상) 에 적용 가능하고, 절연 기판 재료의 종류의 관점에서는 리지드 PWB, 플렉서블 PWB (FPC), 리지드·플렉스 PWB 에 적용 가능하다. 또한, 본 발명에 관련된 적층체는 구리박을 수지에 첩부하여 이루어지는 상기 서술한 바와 같은 구리 피복 적층판에 한정되지 않고, 수지 상에 스퍼터링, 도금으로 구리층을 형성한 메탈라이징재여도 된다.

상기 서술한 바와 같이 제작한 적층체의 구리박 상에 형성된 피복층 표면에 레지스트를 도포하고, 마스크에 의해 패턴을 노광하고, 현상함으로써 레지스트 패턴을 형성한다. 이 때, 적층체의 피복층 표면에는 Pt, Pd, 및 Au 의 3 종 이외의 1 종 이상의 금속으로 이루어지는 층이 형성되어 있기 때문에, 액체 레지스트와의 밀착성이 양호해져, 미리 피복층 표면의 전처리를 실시할 필요가 없다.

계속해서, 레지스트 패턴의 개구부에 노출된 피복층을, 시약을 이용하여 제거한다. 당해 시약으로는, 염산, 황산 또는 질산을 주성분으로 하는 것을 사용하는 것이, 입수의 용이함 등의 이유에서 바람직하다. 귀금속층은 매우 얇기 때문에, 제조시의 열이력으로 구리박 기재의 구리와 서로 적당히 확산되어 있고, 이 확산에 의해 최표층 근방에까지 달한 구리 원자가 대기 또는 레지스트의 건조 공정의 가열로 산화되어 산화구리가 생성된다. 확산에 의해 형성된 귀금속/구리의 합금층 중에 있어서의 이 산화구리는 산에서 용이하게 용해되기 때문에, 동시에 귀금속도 제거된다. 따라서 내부식성이 있는 귀금속층이어도, 레지스트 패턴의 개구부에 노출된 부분으로부터 용이하게 제거하는 것이 가능해진다.

다음으로, 적층체를 에칭액에 침지시킨다. 이 때, 에칭을 억제하는 백금, 팔라듐, 및 금 중 어느 1 종 이상을 함유하는 피복층은, 구리박 상의 레지스트 부분에 가까운 위치에 있고, 레지스트측의 구리박의 에칭은, 이 피복층 근방이 에칭되어 가는 속도보다 빠른 속도로, 피복층으로부터 멀어진 부위의 구리의 에칭이 진행됨으로써, 구리의 회로 패턴의 에칭이 대략 수직으로 진행된다. 이로써 구리의 불필요 부분이 제거되어, 이어서 에칭 레지스트를 박리·제거하여 회로 패턴을 노출시킬 수 있다.

적층체에 회로 패턴을 형성하기 위해서 사용하는 에칭액에 대해서는, 피복층의 에칭 속도는 구리보다 충분히 작기 때문에 에칭 팩터를 개선하는 효과를 갖는다. 에칭액은 염화 제 2 구리 수용액, 또는 염화 제 2 철 수용액 등을 사용할 수 있다.

또한, 피복층을 형성하기 전에, 미리 구리박 기재 표면에 내열층을 형성해 두어도 된다.

(프린트 배선판의 구리박 표면의 회로 형상)

상기 서술한 바와 같이 피복층측부터 에칭되어 형성된 프린트 배선판의 구리박 표면의 회로는, 그 장척상의 2 개의 측면이 절연 기판 상에 수직으로 형성되는 것이 아니라, 통상적으로 구리박의 표면으로부터 아래를 향해, 즉 수지층을 향해, 끝으로 갈수록 확산되도록 형성된다 (늘어짐의 발생). 이로써, 장척상의 2 개의 측면은 각각 절연 기판 표면에 대해 경사각 θ 를 갖고 있다. 현재 요구되고 있는 회로 패턴의 미세화 (파인 피치화) 를 위해서는, 회로의 피치를 가능한 한 좁게 하는 것이 중요하지만, 이 경사각 θ 가 작으면 그 만큼 늘어짐이 커져, 회로의 피치가 넓어지게 된다. 또한, 경사각 θ 는 통상적으로, 각 회로 및 회로 내에서 완전히 일정하지는 않다. 이와 같은 경사각 θ 의 편차가 크면 회로의 품질에 악영향을 미칠 우려가 있다. 따라서, 피복층측으로부터 에칭되어 형성된 프린트 배선판의 구리박 표면의 회로는, 장척상의 2 개의 측면이 각각 절연 기판 표면에 대해 65 ∼ 90°의 경사각 θ 를 갖고, 또한, 동일 회로 내의 tanθ 의 표준 편차가 1.0 이하인 것이 바람직하다. 또한, 에칭 팩터로는 회로의 피치가 50 ㎛ 이하일 때, 1.5 이상인 것이 바람직하고, 2.5 이상인 것이 더욱 바람직하다.

실시예

이하, 본 발명의 실시예를 나타내지만, 이들은 본 발명을 보다 잘 이해하기 위해서 제공하는 것으로, 본 발명이 한정되는 것을 의도하는 것은 아니다.

(예 1 : 실시예 1 ∼ 79)

(구리박에 대한 피복층의 형성)

실시예 1 ∼ 79 의 구리박 기재로서 두께 12 ㎛ 의 압연 구리박 (닛코 금속 제조 C1100) 을 준비하였다. 압연 구리박의 표면 조도 (Rz) 는 0.10 ㎛ 였다.

구리박의 표면에 부착되어 있는 얇은 산화막을 역스퍼터에 의해 제거하고, 하기의 각종 타겟을 이하의 장치 및 조건으로 스퍼터링함으로써, 피복층을 형성하였다. 피복층의 두께는 성막 시간을 조정함으로써 변화시켰다. 스퍼터링에 사용한 각종 금속의 단체는 순도가 3 N 인 것을 사용하였다.

·장치 : 배치식 스퍼터링 장치 (알박사, 형식 MNS-6000)

·도달 진공도 : 1.0×10^-5 Pa

·스퍼터링압 : 0.2 Pa

·역스퍼터 전력 : 100 W

·스퍼터링 전력 : 50 W

·타겟 : 에칭면용

Au, Pd, Pt, Ni, Co, Sn, Zn, Cu, Cr (3 N)

Ni-7 wt％ V, Ni-20 wt％ Sn, Ni-25 wt％ Zn,

Ni-20 wt％ Mn, Ni-50 wt％ Cu,

Ni-64 wt％ Cu-18 wt％ Zn

·타겟 : 접착면용

Ni, Cr (3 N)

·성막 속도 : 각 타겟에 대해 일정 시간 약 0.2 ㎛ 성막하고, 3 차원 측정기로 두께를 측정하여, 단위 시간당의 스퍼터 레이트를 산출하였다.

피복층을 형성한 구리박에 대해, 피복층과 반대측의 표면에 미리 부착되어 있는 얇은 산화 피막을 역스퍼터링에 의해 제거하고, Ni 층 및 Cr 층을 순서대로 성막하였다.

상기 순서로 표면 처리가 실시된 구리박에, 접착제가 형성된 폴리이미드 필름 (닛칸 공업 제조, CISV1215) 을 7 kgf/㎠ 의 압력, 160 ℃ 에서 40 분간의 가열 프레스로 적층시켰다.

<부착량의 측정>

피복층의 Au, Pd, Pt 의 부착량 측정은, 왕수로 표면 처리 구리박 샘플을 용해시키고, 그 용해액을 희석하여, 원자 흡광 분석법으로 실시하였다. 이외의 원소의 정량은 샘플을 HNO₃ (2 중량％) 와 HCl (5 중량％) 을 혼합한 용액에 용해시키고, 그 용액 중의 금속 농도를 ICP 발광 분광 분석 장치 (에스아이아이·나노테크놀로지 주식회사 제조, SFC-3100) 로 정량하여, 단위 면적당의 금속량 (㎍/dm²) 을 산출하였다.

또한, Cu, Cu-Ni 합금을 타겟으로 한 경우의 Cu 및 Ni 의 부착량은 동일한 조건으로 Ti 박 상에 성막한 경우의 분석치를 사용하였다.

피복층의 뎁스 프로파일을 작성했을 때의 XPS 의 가동 조건을 이하에 나타낸다.

·장치 : XPS 측정 장치 (알박파이사, 형식 5600MC)

·도달 진공도 : 3.8×10^-7 Pa

·X 선 : 단색 AlKα 또는 비 (非) 단색 MgKα, 엑스선 출력 300 W, 검출 면적 800 ㎛φ, 시료와 검출기가 이루는 각도 45°

·이온선 : 이온종 Ar⁺, 가속 전압 3 ㎸, 소인 면적 3 ㎜×3 ㎜, 스퍼터링 레이트 2.0 ㎚/min (SiO₂ 환산)

<투과형 전자 현미경에 의한 측정 (1)>

투과형 전자 현미경에 의해, 피복 후 피복층의 단면에 있어서, 특성 X 선으로 매핑했을 때에 관찰되는 표면 처리층의 합계 두께를 측정하였다.

·장치 : STEM (히타치 제작소사, 형식 HD-2000STEM)

·가속 전압 : 200 ㎸

·배율 : 2000000 배

<투과형 전자 현미경에 의한 측정 (2)>

투과형 전자 현미경에 의해, 피복 후 피복층의 단면에 있어서, 귀금속층 중의 섬상 또는 층상 부분을 관찰하고, 섬상 부분에 대해서는 그 장축경을 측정하였다. 측정 길이는 1000 ㎚ 로 하였다. 섬상 부분의 장축경이 0.5 ㎚ 미만인 귀금속 입자는 장치의 분해능상 판정이 곤란했기 때문에, 장축경이 0.5 ㎚ 를 초과하는 귀금속 입자를 조사 대상으로 하였다.

·장치 : STEM (히타치 제작소사, 형식 HD-2000STEM)

·가속 전압 : 200 ㎸

·배율 : 100000 배

(에칭에 의한 회로 형상)

구리박의 에칭면을 아세톤으로 탈지하고, 황산 (100 g/ℓ) 에 30 초 침지시켜, 표면의 오염 및 산화층을 제거하였다. 다음으로, 스핀 코터를 이용하여 액체 레지스트 (토쿄오카 공업 제조, OFPR-800LB) 를 에칭면에 적하하고, 건조시켰다. 건조 후의 레지스트 두께는 1 ㎛ 가 되도록 조정하였다. 그 후, 노광 공정에 의해 10 개의 회로를 인쇄하고, 추가로 구리박의 불필요 부분을 제거하는 에칭 처리를 이하의 조건으로 실시하였다.

<에칭 조건 (염화 제 2 철, 염화 제 2 구리계)>

·염화 제 2 철 수용액 : (FeCl₃ 3.2 ㏖/ℓ, HCl 1.0 ㏖/ℓ)

·염화 제 2 구리 수용액 : (CuCl₂ 2.0 ㏖/ℓ, HCl 2.3 ㏖/ℓ)

·액온 : 50 ℃

·스프레이압 : 0.25 MPa

(40 ㎛ 피치 회로 형성)

·레지스트 L/S = 35 ㎛/5 ㎛

·마무리 회로 보톰 (저부) 또는 탑 (상부) 폭 : 20 ㎛

·회로 상방으로부터 관찰하여 확인할 수 있는 쪽

에칭 후, 45 ℃ 의 NaOH 수용액 (100 g/ℓ) 에 1 분간 침지시켜 레지스트를 박리하였다.

<에칭 팩터의 측정 조건>

에칭 팩터는, 끝으로 갈수록 확산되도록 에칭된 경우 (늘어짐이 발생한 경우), 회로가 수직으로 에칭된 것으로 가정한 경우의, 구리박 상면으로부터의 수선과 수지 기판의 교점으로부터의 늘어짐의 길이의 거리를 a 라고 한 경우에 있어서, 이 a 와 구리박의 두께 b 의 비 : b/a 를 나타내는 것으로, 이 수치가 클수록 경사각은 커져, 에칭 잔류물이 남지 않고, 늘어짐이 작아지는 것을 의미한다. 도 3 에, 회로 패턴의 일부 표면 사진과 당해 부분에 있어서의 회로 패턴의 폭 방향의 횡단면의 모식도와, 그 모식도를 사용한 에칭 팩터의 계산 방법의 개략을 나타낸다. 이 a 는 회로 상방으로부터의 SEM 관찰에 의해 측정하여, 에칭 팩터 (EF = b/a) 를 산출하였다. 이 에칭 팩터를 사용함으로써, 에칭성의 양부를 간단하게 판정할 수 있다. 또한 경사각 θ 는 상기 순서로 측정한 a 및 구리박의 두께 b 를 이용하여 아크 탄젠트를 계산함으로써 산출하였다. 이들의 측정 범위는 회로 길이 600 ㎛ 에서, 12 개 지점의 에칭 팩터, 그 표준 편차 및 경사각 θ 의 평균치를 결과로서 채용하였다.

<내레지스트 박리성 평가>

여기서, 도 4 및 5 에, 에칭 후의 알칼리로 레지스트가 박리되어 있지 않은 회로 상부로부터의 사진을 나타낸다. 이 중, 도 4 는 건전부 (레지스트와 구리 기재가 박리되어 있지 않은 부분) 를 나타내고, 도 5 는 이상부 (레지스트와 구리 기재가 일부 박리되어 있는 부분) 를 나타낸다. 레지스트가 기재와 충분히 밀착되어 있으면, 도 4 와 같이 금속 광택을 레지스트 넘어로 확인할 수 있고, 게다가 회로가 직선인 것을 확인할 수 있다. 한편, 레지스트와 기재가 에칭 중에 박리되게 되면, 도 5 의 점선으로 둘러싸인 부분과 같이 레지스트 넘어로 금속 광택은 확인할 수 없고, 또한 건전부와 비교하면 이 부분은 회로의 직선성이 뒤떨어진다. 이 때문에, 본 실시예에 있어서의 내레지스트 박리성 평가에서는, 레지스트 패턴 (L/S = 35 ㎛/5 ㎛, 10 개) 중에 도 5 와 같은 레지스트 박리가 5 개 지점까지라면 ◎, 6 ∼ 15 개 지점까지라면 ○, 16 ∼ 25 개 지점까지라면 △, 26 개 지점 이상은 × 로 하였다.

(예 2 : 실시예 80 ∼ 82)

구리층 두께 12 ㎛ 의 메탈라이징 CCL (닛코 금속 제조 마키나스, 구리층측 Ra 0.01 ㎛, 타이코트층의 금속 부착량 Ni 1780 ㎍/dm², Cr 360 ㎍/dm²) 에 예 1 의 순서로 Pd, Ni-V 합금을 증착시키고, 에칭성을 평가하였다.

(예 3 : 비교예 1)

예 1 의 순서로 에칭면에 표면 처리를 실시하지 않은 적층체를 제작한 후에 회로를 형성하여, 평가하였다.

(예 4 : 비교예 2 ∼ 31)

예 1 과 동일한 순서로 회로를 제작하여, 평가하였다.

(예 5 : 비교예 32)

절연 기판과의 접착면에 조화 처리, 일본 공개특허공보 2002-176242호에 따라, 에칭면에 Ni 도금을 실시한 두께 12 ㎛ 의 압연 구리박을 준비하였다. 이들을 예 1 의 순서로 에칭하였다.

(예 6 : 비교예 33)

예 2 의 순서로 메탈라이징 CCL 에 Pd, Ni-V 합금을 증착시키고, 에칭성을 평가하였다.

예 1 ∼ 6 의 각 측정 결과를 표 1 ∼ 8 에 나타낸다.

<평가>

실시예에서는, 모두 에칭 팩터가 크고 또한 편차도 없고, 직사각형에 가까운 단면의 회로를 형성할 수 있었다. 또한, 에칭 공정에 있어서의 레지스트 박리도 적었다. 여기서, 도 6 에 실시예 28 의 스퍼터 후의 XPS 에 의한 뎁스 프로파일을 나타낸다.

구리 기재를 메탈라이징 CCL 로 한 실시예 72 에서도, 형태 붕괴가 작은 회로를 형성할 수 있었다. 또한, 에칭 공정에 있어서의 레지스트 박리도 적었다.

또한, 본 실시예에서는 상기 서술한 바와 같이 구리박에 접착제가 형성된 폴리이미드 필름을 가열 프레스로 적층시킨다는, 이른바 캐스팅법에 의해 적층체를 형성하고 있지만, 본 실시예의 상기 효과는 폴리이미드 필름 상에 열가소성의 폴리이미드를 도포하고, 그 위에 구리박을 서로 겹쳐 가열 가압하는 라미네이트법으로 제작한 적층체에 대해서도 동일하게 발생하는 것은 분명하다.

비교예 1 및 32 는 Au, Pt, Pd 에 의한 귀금속층을 형성하고 있지 않고, 또한 비교예 33 은 귀금속의 부착량이 적어, 각각 에칭 팩터가 작았다.

비교예 2 ∼ 7 에서는 귀금속층 (제 1 층) 은 형성되어 있지만, 그 표면에 상이한 종류의 금속층 (제 2 층) 을 형성하고 있지 않기 때문에, 에칭 공정에 있어서 레지스트 박리가 많았다.

비교예 8 ∼ 31 에서는 피복층 중 어느 금속의 피복량이 적절하지 않기 때문에, 에칭 팩터가 작거나, 또는 에칭 공정에 있어서 레지스트 박리가 많았다.

Claims

구리박 기재와 그 구리박 기재 표면 중 적어도 일부를 피복하는 피복층을 구비한 프린트 배선판용 구리박으로서,
상기 피복층이 구리박 기재 표면에서부터 순서대로 적층된 Pt, Pd, 및 Au 중 적어도 어느 1 종으로 이루어지는 제 1 층 및 Ni, Co, Sn, Zn, Cu 및 Cr 중 어느 1 종 이상의 금속으로 이루어지는 제 2 층으로 구성되고,
상기 피복층에는 Au 가 200 ∼ 2000 ㎍/dm², Pt 가 200 ∼ 2000 ㎍/dm², Pd 가 120 ∼ 1200 ㎍/dm², Ni 가 5 ∼ 1500 ㎍/dm², Co 가 5 ∼ 1500 ㎍/dm², Sn 이 5 ∼ 1200 ㎍/dm², Zn 이 5 ∼ 1200 ㎍/dm², Cu 가 5 ∼ 1500 ㎍/dm², Cr 이 5 ∼ 80 ㎍/dm² 의 피복량으로 존재하고,
상기 피복층의 두께가 3 ∼ 25 ㎚ 이고,
XPS 에 의한 표면으로부터의 깊이 방향 분석으로 얻어진 깊이 방향 (x : 단위 ㎚) 의 Pt, Pd, 및 Au 중 어느 1 종 이상의 원자 농도 (％) 를 f(x), Ni, Co, Sn, Zn, Cu 및 Cr 중 어느 1 종 이상의 금속의 원자 농도를 g(x) 라고 하고, 구간 [0, 15] 에 있어서의 f(x), g(x) 의 제 1 극대치를 각각 f(F), g(G) 라고 하면, G ≤ F, f(F) ≥ 1 ％, g(G) ≥ 1 ％ 를 만족하는 프린트 배선판용 구리박.
제 1 항에 있어서,
f(F) ≥ 5 ％, g(G) ≥ 5 ％ 를 만족하는 프린트 배선판용 구리박.
제 1 항 또는 제 2 항에 있어서,
Au 가 400 ∼ 1000 ㎍/dm², Pt 가 400 ∼ 1050 ㎍/dm², Pd 가 240 ∼ 600 ㎍/dm² 의 피복량으로 존재하는 프린트 배선판용 구리박.
제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
상기 Ni, Co, Sn, Zn, Cu 및 Cr 중 어느 1 종 이상의 금속이 Ni 합금으로 구성되고, 그 Ni 합금이 Ni-V, Ni-Sn, Ni-Cu, Ni-Zn, Ni-Mn 및 Ni-Cu-Zn 중 어느 것이고, g(x) 가 Ni 의 원자 농도인 프린트 배선판용 구리박.
제 4 항에 있어서,
상기 Ni 합금이, 피복량이 5 ∼ 1500 ㎍/dm² 인 Ni 및 5 ∼ 500 ㎍/dm² 인 V 로 이루어지는 Ni-V 합금, 피복량이 5 ∼ 1500 ㎍/dm² 인 Ni 및 5 ∼ 500 ㎍/dm² 인 Sn 으로 이루어지는 Ni-Sn 합금, 피복량이 5 ∼ 1500 ㎍/dm² 인 Ni 를 함유하는 Ni-Cu 합금, 피복량이 5 ∼ 1500 ㎍/dm² 인 Ni 및 5 ∼ 500 ㎍/dm² 인 Zn 으로 이루어지는 Ni-Zn 합금, 피복량이 5 ∼ 1500 ㎍/dm² 인 Ni 및 5 ∼ 500 ㎍/dm² 인 Mn 으로 이루어지는 Ni-Mn 합금, 피복량이 5 ∼ 1000 ㎍/dm² 인 Ni 및 5 ∼ 500 ㎍/dm² 인 Zn 을 함유하는 Ni-Zn-Cu 합금인 프린트 배선판용 구리박.
제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
최표층에 크롬층 혹은 크로메이트층, 및/또는 실란 처리층으로 구성된 방청 처리층이 형성된 프린트 배선판용 구리박.
제 1 항 내지 제 6 항 중 어느 한 항에 기재된 구리박으로 구성된 압연 구리박 또는 전해 구리박을 준비하는 공정과, 상기 구리박의 피복층을 에칭면으로 하여 그 구리박과 수지 기판의 적층체를 제작하는 공정과, 상기 적층체를 염화 제 2 철 수용액 또는 염화 제 2 구리 수용액을 이용하여 에칭하고, 구리의 불필요 부분을 제거하여 구리의 회로를 형성하는 공정을 포함하는 전자 회로의 형성 방법.
제 1 항 내지 제 6 항 중 어느 한 항에 기재된 구리박과 수지 기판의 적층체.
구리층과 수지 기판의 적층체로서, 상기 구리층의 표면의 적어도 일부를 피복하는 제 1 항 내지 제 6 항 중 어느 한 항에 기재된 피복층을 구비한 적층체.
제 8 항 또는 제 9 항에 있어서,
상기 수지 기판이 폴리이미드 기판인 적층체.
제 8항 내지 제 10 항 중 어느 한 항에 기재된 적층체를 재료로 한 프린트 배선판.