KR20130132493A - 투명 전극 부착 기판 및 그 제조 방법, 및 터치 패널 - Google Patents

투명 전극 부착 기판 및 그 제조 방법, 및 터치 패널 Download PDF

Info

Publication number
KR20130132493A
KR20130132493A KR1020137016343A KR20137016343A KR20130132493A KR 20130132493 A KR20130132493 A KR 20130132493A KR 1020137016343 A KR1020137016343 A KR 1020137016343A KR 20137016343 A KR20137016343 A KR 20137016343A KR 20130132493 A KR20130132493 A KR 20130132493A
Authority
KR
South Korea
Prior art keywords
dielectric layer
transparent electrode
layer
electrode layer
substrate
Prior art date
Application number
KR1020137016343A
Other languages
English (en)
Other versions
KR101407681B1 (ko
Inventor
히로아키 우에다
타카히사 후지모토
코조 콘도
켄지 야마모토
Original Assignee
가부시키가이샤 가네카
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 가네카 filed Critical 가부시키가이샤 가네카
Publication of KR20130132493A publication Critical patent/KR20130132493A/ko
Application granted granted Critical
Publication of KR101407681B1 publication Critical patent/KR101407681B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B1/00—Optical elements characterised by the material of which they are made; Optical coatings for optical elements
    • G02B1/10—Optical coatings produced by application to, or surface treatment of, optical elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B1/00—Optical elements characterised by the material of which they are made; Optical coatings for optical elements
    • G02B1/10—Optical coatings produced by application to, or surface treatment of, optical elements
    • G02B1/11—Anti-reflection coatings
    • G02B1/113—Anti-reflection coatings using inorganic layer materials only
    • G02B1/115—Multilayers
    • G02B1/116—Multilayers including electrically conducting layers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0443—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a single layer of sensing electrodes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0274—Optical details, e.g. printed circuits comprising integral optical means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Inorganic Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Human Computer Interaction (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Non-Insulated Conductors (AREA)
  • Laminated Bodies (AREA)
  • Position Input By Displaying (AREA)

Abstract

본 발명의 투명 전극 부착 기판(100)은, 투명 필름 기판(1)이 적어도 일방의 면에, SiOx를 주성분으로 하는 제 1 유전체층(21), 금속의 산화물을 주성분으로 하는 제 2 유전체층(22), SiOy를 주성분으로 하는 제 3 유전체층(23) 및 투명 전극층(4)을 이 순서대로 갖는다. 투명 전극층(4)은, 전극층 형성부(4a)와 전극층 비형성부(4b)로 패터닝되어 있다. 투명 전극층(4)은, 인듐·주석 복합 산화물을 주성분으로 하는 막 두께가 20㎚~35㎚인 층이다. 상기 제 1 유전체층의 굴절률(n1), 상기 제 2 유전체층의 굴절률(n2), 및 상기 제 3 유전체층의 굴절률(n3)은, n3＜n1＜n2의 관계를 만족한다. 제 1 유전체층(21), 제 2 유전체층(22) 및 제 3 유전체층(23)은, 소정의 막 두께를 갖는다.

Description

투명 전극 부착 기판 및 그 제조 방법, 및 터치 패널{SUBSTRATE WITH TRANSPARENT ELECTRODE, METHOD FOR PRODUCING SAME, AND TOUCH PANEL}
본 발명은, 정전 용량 방식 터치 패널에 바람직하게 이용되는 투명 전극 부착 기판 및 그 제조 방법에 관한 것이다. 또한, 본 발명은 상기 투명 전극 부착 기판을 구비한 터치 패널에 관한 것이다.
필름이나 유리 등의 투명 기판 위에 투명 전극층이 형성된 투명 전극 부착 기판은, 터치 패널 등의 디스플레이의 투명 전극으로서 사용된다. 특히, 투명 전극 부착 기판이 정전 용량 방식 터치 패널의 위치 검출에 사용되는 경우, 투명 전극층에는 미세한 패터닝이 실시된다. 패터닝 방법으로서는, 예를 들면, 투명 기판 위의 대략 전면에 투명 전극층이 형성된 후, 면 내의 일부에서 투명 전극층이 에칭 등에 의해 제거되는 방법이 이용된다. 이에 따라, 기판 위에, 전극층 형성부(「비에칭부」라고도 함)와 전극층 비형성부(「에칭부」라고도 함)로 패터닝된 투명 전극층을 갖는 투명 전극 부착 기판이 얻어진다.
디스플레이의 화상을 선명하게 표시하기 위해서는, 투명 전극 부착 기판의 투명성 및 색미(色味)를 향상시키는 것이 중요하다. 또한, 투명 전극층이 패터닝된 투명 전극 부착 기판에 있어서는, 투명 전극층의 패턴이 시인되기 어려울 것이 요구된다.
예를 들면, 특허문헌 1, 2에서는, 투명 필름 기판 위에 2층의 유전체층을 통해 투명 전극층이 형성된 투명 전극 부착 기판이 제안되어 있다. 특허문헌 1에서는, 각 유전체층의 두께 및 굴절률을 소정의 값으로 함으로써, 전극층 형성부와 전극층 비형성부의 투과율차 및 △b*를 저감시키는 것이 제안되어 있다. 특허문헌 2에서는, 각 유전체층의 두께 및 굴절률을 소정의 값으로 함으로써, 전극층 형성부와 전극층 비형성부의 반사율차를 저감시켜, 패턴의 시인을 억제하는 것이 제안되어 있다.
여기서, 색미란, JIS Z8730에 의해 규정되는 값으로, CIE 명도(L*)와 색좌표(a* 및 b*)로 나타낼 수가 있다. a*축은 녹색~적색을 나타내며, 마이너스는 녹색, 플러스는 적색이 된다. b*축은 청색~황색을 나타내며, 마이너스는 청색, 플러스는 황색이 된다. 또한, 2개의 광의 색미의 차이는, 하기 식으로 나타내는 색차(△E)에 의해 평가할 수가 있다.
△E={(△L*)2＋(△a*)2＋△b*)2}1/2
투명 전극층의 패턴의 시인을 억제하기 위해서는, 전극층 형성부와 전극층 비형성부의 색차가, 투과광 및 반사광 모두에 있어서 작은 것이 필요하다. 상기 식으로부터 분명한 바와 같이, 색차(△E)를 저감시키기 위해서는, △b*뿐만 아니라, △L* 및 △a*도 저감시킬 필요가 있다.
상기 특허문헌 1에서는, 투과광의 △b*는 작지만, 각 파장에서의 투과율차나, △L*, △a*가 고려되어 있지 않다. 특허문헌 2에서는, 450~650㎚의 파장 범위의 반사율차를 저감하는 것이 개시되어 있지만, 그 이외의 가시광 영역인 380~450㎚나 650~780㎚의 파장 범위의 반사율차가 고려되어 있지 않다.
특허문헌 3, 4에는, 투명 필름 기판과 투명 전극층의 사이에, 소정의 두께 및 굴절률을 갖는 3층의 박막층을 갖는 투명 전극 부착 기판이, 고투과율이며, 또한 소정 범위 내의 투과광 b*를 갖는 것이 개시되어 있다. 그렇지만, 특허문헌 3, 4는, 주로 저항막 방식 터치 패널에 이용되는 투명 전극 부착 기판에 대해 개시하는 것으로, 투명 전극층이 패터닝된 경우의 패턴 시인에 관해서는, 아무런 검토가 이루어지지 않았다.
일본국 공개특허공보 제2010-15861호 일본국 공개특허공보 제2010-23282호 일본국 공개특허공보 제2010-184477호 일본국 공개특허공보 제2010-69675호
본 발명자들은, 특허문헌 3, 4에 개시되어 있는 바와 같은 3층의 박막층을 구비한 투명 전극 부착 기판의 투명 전극층을 패터닝하여, 시인성을 확인하였다. 그 결과, 반사광 및 투과광 모두에 있어서, 전극층 형성부와 전극층 비형성부의 색차(ΔE)가 크고, 패턴이 시인되는 것이 판명되었다.
또한, 필름 기재 위에, 패터닝된 투명 도전층을 갖는 투명 전극 부착 기판은, 투명 전극층의 패턴에 따른 주름이 발생하였다. 그 때문에, 주름의 형상에 따라 광이 반사되어, 패턴이 보다 시인되기 쉬워지는 경향이 있는 것이 판명되었다.
상기한 사항을 감안하여, 본 발명은, 전극층 형성부와 전극층 비형성부의 투과광 색차 및 반사광 색차가 저감되는 동시에, 투명 전극층의 패턴에 따른 주름의 발생이 억제되어 있어, 패턴이 시인되기 어려운 투명 전극 부착 기판을 제공하는 것을 목적으로 한다.
본 발명자들이 예의 검토한 결과, 투명 필름 기판과 투명 전극층 사이에 소정의 굴절률 및 두께를 갖는 유전체층을 구비하여, 투명 전극층이 소정의 굴절률 및 저항률을 갖는 경우에, 상기 과제가 해결되는 것을 찾아내어, 본 발명에 이르렀다.
본 발명은, 투명 필름 기판의 적어도 일방(一方)의 면에, 제 1 유전체층, 제 2 유전체층, 제 3 유전체층 및 패터닝된 투명 전극층을 이 순서대로 갖는 투명 전극 부착 기판에 관한 것이다. 상기 제 1 유전체층은, 막 두께가 1㎚~25㎚인 실리콘 산화물층이다. 상기 제 2 유전체층은, Nb, Ta, Ti, Zr, Zn, 및 Hf로 이루어진 군(群)으로부터 선택되는 1 이상의 금속의 산화물을 주(主)성분으로 하는 막 두께가 5㎚ 이상, 10㎚ 미만인 금속 산화물층이다. 상기 제 3 유전체층은, 막 두께가 35㎚~55㎚인 실리콘 산화물층이다. 상기 투명 전극층은, 인듐·주석 복합 산화물을 주성분으로 하는 막 두께가 20㎚~35㎚인 층이다. 상기 제 1 유전체층의 굴절률(n1), 상기 제 2 유전체층의 굴절률(n2), 및 상기 제 3 유전체층의 굴절률(n3)이, n3＜n1＜n2의 관계를 만족한다. 참고로, 제 1 유전체층의 주성분인 실리콘 산화물을 SiOx, 제 3 유전체층의 주성분인 실리콘 산화물을 SiOy로 나타낸 경우, 1.5≤x＜y이다.
상기 투명 전극층은, 굴절률(n4)이 1.88 이하이며, 저항률이 5.0×10-4Ω·㎝ 이하이다. 상기 투명 전극층은, 산화 인듐과 산화 주석의 합계 100중량부에 대해, 산화 주석을 4중량부~14중량부 함유하는 것이 바람직하다.
본 발명에 있어서, 제 3 유전체층의 상기 투명 전극층측 계면의 산술 평균 조도(roughness)는, 1㎚ 이하가 바람직하다. 상기 제 2 유전체층은, Nb2O5를 주성분으로 하는 금속 산화물층인 것이 바람직하다.
또한, 본 발명은, 상기 투명 전극 부착 기판의 제조 방법에 관한 것이다. 본 발명의 투명 전극 부착 기판은, 투명 필름 기판 위에, 제 1 유전체층, 제 2 유전체층, 제 3 유전체층 및 투명 전극층을 이 순서대로 형성함으로써 제조될 수 있다. 상기 제 3 유전체층은, 0.4㎩ 미만의 압력하에서 스퍼터링법에 의해 제막(製膜)되는 것이 바람직하다. 또한, 상기 제 1 유전체층도 0.4㎩ 미만의 압력하에서 스퍼터링법에 의해 제막되는 것이 바람직하다.
본 발명의 투명 전극 부착 기판은, 전극층 형성부와 전극층 비형성부의 투과광 색차 및 반사광 색차가 작으며, 또한 투명 전극층의 패턴에 따른 주름의 발생이 억제되어 있다. 그 때문에, 투명 전극층의 패턴의 시인이 억제된다. 본 발명의 투명 전극 부착 기판은, 패턴의 시인이 억제되어 있는 동시에 투명 전극층이 저저항이기 때문에, 정전 용량 방식 터치 패널에 바람직하게 이용된다.
도 1은 일 실시형태에 따른 투명 전극 부착 기판의 모식적 단면도이다.
도 2는 실시예 및 비교예의 투명 전극 부착 기판의 분광 광도 스펙트럼으로서, (a)는 실시예 3, (b)는 비교예 2를 도시한다.
이하, 본 발명의 바람직한 실시형태에 대해 도면을 참조하면서 설명한다. 도 1은, 투명 필름 기판(1) 위에, 굴절률(n1)의 제 1 유전체층(21), 굴절률(n2)의 제 2 유전체층(22), 굴절률(n3)의 제 3 유전체층(23) 및 굴절률(n4)의 투명 전극층(4)을 이 순서대로 갖는 투명 전극 부착 기판(100)을 도시하고 있다. 투명 전극층(4)은, 전극층 형성부(4a)와 전극층 비형성부(4b)로 패터닝되어 있다. 이러한 투명 전극 부착 기판은, 예를 들면, 투명 필름 기판(1) 위에 제 1 유전체층(21), 제 2 유전체층(22), 제 3 유전체층(23) 및 투명 전극층(4)이 형성된 후, 에칭 등에 의해 투명 전극층(4)이 패터닝됨으로써 형성된다.
투명 필름 기판(1)은, 적어도 가시광 영역에서 무색 투명하고, 투명 전극층 형성 온도에서의 내열성을 갖고 있으면, 그 재료는 특별히 한정되지 않는다. 투명 필름 기판의 재료로서는, 폴리에틸렌 테레프탈레이트(PET)나 폴리부틸렌 테레프탈레이트(PBT)나 폴리에틸렌 나프탈레이트(PEN) 등의 폴리에스테르 수지나 시클로 올레핀계 수지, 폴리카보네이트 수지, 폴리이미드 수지, 셀룰로오스계 수지 등을 들 수 있다. 그 중에서도, 폴리에틸렌 테레프탈레이트나 시클로 올레핀계 수지가 바람직하게 이용된다.
투명 필름 기판(1)의 두께는 특별히 한정되지 않지만, 10㎛~400㎛가 바람직하며, 50㎛~300㎛가 보다 바람직하다. 두께가 상기 범위 내이면, 투명 필름 기판(1)이 내구성과 적당한 유연성을 가질 수 있기 때문에, 그 위에 각 유전체층 및 투명 전극층을 롤투롤(roll-to-roll) 방식에 의해 생산성 높게 제막하는 것이 가능하다.
투명 필름 기판(1)은, 투명 필름의 한쪽 면 또는 양쪽 면에 하드 코트층 등의 기능성층(미도시)이 형성된 것이어도 된다. 필름 기판에 적당한 내구성과 유연성을 갖게 하기 위해서는, 하드 코트층의 두께는 3~10㎛가 바람직하고, 3~8㎛가 보다 바람직하며, 5~8㎛가 더욱 바람직하다. 하드 코트층의 재료는 특별히 제한되지 않으며, 우레탄계 수지, 아크릴계 수지, 실리콘계 수지 등을, 도포·경화시킨 것 등을 적당하게 이용할 수가 있다.
투명 필름 기판(1) 위에는, 제 1 유전체층(21), 제 2 유전체층(22), 및 제 3 유전체층(23)이 이 순서대로 형성된다. 참고로, 필름 기판과 유전체층과의 밀착성을 높이는 관점에서, 제 1 유전체층의 형성에 앞서, 투명 필름 기판 표면에, 코로나 방전 처리나 플라즈마 처리 등의 표면 처리를 행해도 된다.
본 발명에 있어서, 제 1 유전체층의 굴절률(n1), 제 2 유전체층의 굴절률(n2), 및 제 3 유전체층의 굴절률(n3)은, n3＜n1＜n2의 관계를 만족한다. 각 유전체층의 굴절률이, 이러한 대소 관계를 가짐으로써, 유전체층 계면에서의 반사율이 적당하게 제어되어, 시인성이 우수한 투명 전극 부착 기판이 얻어진다. 참고로, 각 유전체층 및 투명 전극층의 굴절률은, 분광 엘립소메트리에 의해 측정되는 파장 550㎚의 광에 대한 굴절률이다. 참고로, 각 층의 막 두께는, 단면의 투과형 전자 현미경(TEM) 관찰에 의해 구해진다.
제 1 유전체층으로서는, SiOx를 주성분으로 하는 실리콘 산화물층이 형성된다. 참고로, 본 명세서에 있어서, 어떠한 물질을 「주성분으로 한다」란, 해당 물질의 함유량이 51중량% 이상, 바람직하게는 70중량% 이상, 보다 바람직하게는 90중량%인 것을 의미한다. 본 발명의 기능을 저해하지 않는 한에 있어서, 각 층에는, 주성분 이외의 성분이 포함되어 있어도 된다.
제 1 유전체층(21)의 막 두께(d1)는, 1㎚~25㎚이다. "d1"은, 2㎚ 이상이 바람직하고, 3㎚ 이상이 보다 바람직하며, 4㎚ 이상이 더욱 바람직하다. "d1"은, 22㎚ 이하가 바람직하고, 20㎚ 이하가 보다 바람직하며, 15㎚ 이하가 더욱 바람직하다. 제 1 유전체층의 굴절률(n1)은, 1.45~1.95가 바람직하고, 1.47~1.85가 보다 바람직하며, 1.49~1.75가 더욱 바람직하다.
본 발명에 있어서는, 투명 필름 기판(1)과 고굴절률층인 제 2 유전체층(22)의 사이에, 제 1 유전체층(21)으로서 실리콘 산화물층을 가짐으로써, 전극층 형성부와 전극층 비형성부의 색차(ΔE)가 저감되어, 패턴의 시인이 억제된다. 또한, 투명 필름 기판 위에 직접 고굴절률층이 형성되는 형태에서는, 투명 전극층이 패터닝되었을 때 패턴에 따른 주름이 발생하는 경향이 있다. 이에 대해, 본 발명에서는, 투명 필름 기판(1) 위에 실리콘 산화물층이 형성됨으로써, 투명 전극층이 패터닝되었을 때의 패턴 주름의 발생이 억제되어, 패턴이 시인되기 어려워진다.
제 2 유전체층(22)으로서는, 금속 산화물층이 형성된다. 제 2 유전체층(22)의 막 두께(d2)는, 5㎚ 이상, 10㎚ 미만이다. "d2"는, 6㎚~9㎚가 바람직하다. 제 2 유전체층(22)의 막 두께(d2)가 상기 범위이면, 전극층 형성부와 전극층 비형성부의 가시광 단파장 영역의 반사율차 및 투과율차가 작아지기 때문에, 반사광 색차 및 투과광 색차 모두를 작게 할 수가 있다. 제 2 유전체층의 굴절률(n2)은 2.00~2.35가 바람직하고, 2.05~2.30이 보다 바람직하며, 2.10~2.25가 더욱 바람직하다. 이러한 굴절률을 갖는 금속 산화물로서는, Nb, Ta, Ti, Zr, Zn, 및 Hf로 이루어진 군으로부터 선택되는 금속의 산화물, 혹은 이러한 금속의 복합 산화물을 주성분으로 하는 것이 바람직하다. 제 2 유전체층(22)은, 가시광의 단파장 영역의 흡수가 작은 것이 바람직하다. 이러한 관점에서, 제 2 유전체층(22)의 재료로서는, 산화 니오브(Nb2O5), 산화 탄탈(Ta2O5), 산화 티탄(TiO2) 혹은 산화 지르코늄(ZrO2)이 바람직하고, 그 중에서도, 산화 니오브가 바람직하게 이용된다. 상기의 재료는, 산화 인듐, 산화 주석, 산화 세륨 등의 금속의 산화물, 혹은 이러한 복합 금속 산화물에 비해 단파장측의 투과율이 높기 때문에, 투명 전극 부착 기판의 투과광 및 반사광의 b*를 바람직한 범위 내로 조정하기 쉽다.
제 3 유전체층으로서는, SiOy를 주성분으로 하는 실리콘 산화물층이 형성된다. 여기서, 제 3 유전체층에 이용되는 실리콘 산화물 SiOy는, 제 1 유전체층에 이용되는 실리콘 산화물 SiOx보다, 산소의 함유량이 크다. 즉, y＞x이다. 일반적으로, 실리콘 산화물은 산소 함유량이 클수록 굴절률이 작아지기 때문에, y＞x로 함으로써, 제 3 유전체층의 굴절률(n3)을 제 1 유전체층의 굴절률(n1)보다 작게 할 수가 있다. 참고로, 제 1 유전체층의 굴절률(n1)을 상기의 바람직한 범위로 하기 위해서는, x≥1.5를 만족한다. 즉, 제 1 유전체층의 주성분인 SiOx 및 제 3 유전체층의 주성분 SiOy의 산소의 조성비 x 및 y는, 1.5≤x＜y를 만족한다. 실리콘 산화물의 화학양론적 조성은 SiO2이기 때문에, y의 이론적인 상한값은 2이다.
제 3 유전체층(23)의 막 두께(d3)는, 35㎚~55㎚이다. "d3"는, 40㎚ 이상이 바람직하며, 45㎚ 이상이 보다 바람직하다. 또한, "d3"는, 52㎚ 이하가 바람직하며, 50㎚ 이하가 보다 바람직하다. 제 3 유전체층의 굴절률(n3)은, 1.43~1.51이 바람직하고, 1.45~1.50이 보다 바람직하며, 1.47~1.49가 더욱 바람직하다.
제 3 유전체층(23)의 투명 전극층 형성측 계면의 산술 평균 조도(Ra)는, 1㎚ 이하가 바람직하고, 0.8㎚ 이하가 보다 바람직하며, 0.6㎚ 이하가 더욱 바람직하다. 제 3 유전체층의 표면을 평활하게 함으로써, 그 위에 형성되는 투명 전극층(4)의 결정화가 촉진되어, 굴절률 및 저항률이 저하하는 경향이 있다. 산술 평균 조도(Ra)는, 주사 프로브 현미경을 이용한 비접촉법에 의해 측정된 표면 형상(조도 곡선)에 근거하며, JIS B0601:2001(ISO1302:2002)에 준거하여 산출된다.
본 발명의 투명 전극 부착 기판은, 각 유전체층의 굴절률 및 두께가 상기 범위 내로 조정됨으로써, 계면에서의 광의 다중 간섭이 적절하게 조절된다. 그 때문에, 전극층 형성부(4a)와 전극층 비형성부(4b)의 투과광 및 반사광의 색차가 저감되어, 투명 전극층의 패턴의 시인이 억제된다.
투명 전극층의 패턴의 시인을 보다 효과적으로 억제하기 위해서는, 제 1 유전체층의 굴절률(n1)과 막 두께(d1)의 곱으로 나타내는 광학 막 두께(n1d1)가, 2㎚~40㎚인 것이 바람직하다. "n1d1"은, 4㎚ 이상이 보다 바람직하며, 6㎚ 이상이 더욱 바람직하다. "n1d1"은, 36㎚ 이하가 보다 바람직하며, 32㎚ 이하가 더욱 바람직하다. 마찬가지로, 제 2 유전체층의 광학 막 두께(n2d2)는, 11㎚~20㎚인 것이 바람직하다. "n2d2"는, 12㎚ 이상이 보다 바람직하며, 13㎚ 이상이 더욱 바람직하다. "n2d2"는, 19㎚ 이하가 보다 바람직하며, 18㎚ 이하가 더욱 바람직하다. 제 3 유전체층의 광학 막 두께(n3d3)는, 50㎚~80㎚인 것이 바람직하다. "n3d3"는, 55㎚ 이상이 보다 바람직하며, 60㎚ 이상이 더욱 바람직하다. "n3d3"는, 75㎚ 이하가 보다 바람직하며, 70㎚ 이하가 더욱 바람직하다.
투명 전극층(4)으로서는, 인듐·주석 복합 산화물(ITO)을 주성분으로 하는 도전성 산화물층이 형성된다. 투명 전극층(4)의 막 두께(d4)는, 20㎚~35㎚이다. "d4"는, 22㎚ 이상이 바람직하며, 24㎚ 이상이 보다 바람직하다. "d4"는, 또한 32㎚ 이하가 바람직하며, 29㎚ 이하가 보다 바람직하다. 투명 전극층의 두께를 20㎚ 이상으로 함으로써, 투명 전극층의 저항률의 저하를 기대할 수 있다. 한편, 투명 전극층의 두께를 35㎚ 이하로 함으로써, 색차의 저감 및 투과율의 향상을 기대할 수 있다.
투명 전극층의 굴절률(n4)은, 1.88 이하이다. 투명 전극층의 굴절률을 작게 함으로써, 투명 전극층이 저저항화되는 경향이 있다. 또한, 제 3 유전체층 위에 저굴절률의 투명 전극층이 형성되어 있는 경우는, 에칭 등에 의해 투명 전극층이 패터닝된 후의 패턴 주름의 발생이 억제되는 경향이 있다. "n4"는 1.86 이하가 보다 바람직하며, 1.84 이하가 더욱 바람직하다. "n4"의 하한은 특별히 한정되지 않는다. 전술한 특허문헌 1~4에 기재되어 있는 바와 같이, 필름 기판 위에 형성된 ITO 박막의 굴절률은 일반적으로 1.90 이상이지만, 본 발명에 있어서는, 이러한 종래 기술보다 저굴절률의 ITO가 형성됨으로써, 투명 전극층이 저저항화되는 동시에, 패턴 주름의 발생이 억제된다.
패턴의 시인을 억제하는 관점에서, 투명 전극층(4)의 굴절률(n4)은, 제 2 유전체층의 굴절률(n2)보다 작고, 제 1 유전체층의 굴절률(n1)보다 큰 것이 바람직하다. 즉, 본 발명의 투명 전극 부착 기판의 각 층의 굴절률은, n3＜n1＜n4＜n2의 관계를 만족하는 것이 바람직하다. 이후에 상세하게 설명하는 바와 같이, 투명 전극층의 굴절률(n4)은, ITO 중의 산화 주석의 함유량이나, 베이스층인 유전체층의 제막 조건, 표면 조도 등을 조정함으로써, 상기 범위 내로 할 수가 있다.
투명 전극층(4)의 저항률은, 5.0×10-4Ω·㎝ 이하가 바람직하고, 4.5×10-4Ω·㎝ 이하가 보다 바람직하며, 3.5×10-4Ω·㎝ 이하가 더욱 바람직하다. 투명 전극층의 저항률이 상기 범위이면, 정전 용량 방식 터치 패널용의 투명 전극 부착 기판으로서 이용한 경우에, 응답 속도를 높일 수가 있다. 또한, 투명 전극층의 시트 저항은, 250Ω／□ 이하가 바람직하고, 200Ω／□ 이하가 보다 바람직하며, 150Ω／□ 이하가 더욱 바람직하다.
저항률을 상기 범위로 하기 위해서는, 투명 전극층 중의 산화 주석의 함유량은, 산화 인듐과 산화 주석의 합계 100중량부에 대해, 4중량부~14중량부가 바람직하다. 그 중에서도 5중량부 이상이 더 바람직하며, 또한 10중량부 이하가 보다 바람직하다. 산화 주석의 함유량이 4중량부 이상인 경우, 투명 전극층 중의 캐리어 밀도가 커져, 저저항화하는 경향이 있다. 한편, 산화 주석의 함유량이 14중량부 이하인 경우, ITO의 결정화가 진행하기 쉽기 때문에 저항률이 저하하기 쉬워지는 동시에, 투과율의 저하도 억제할 수 있는 경향이 있다.
제 1 유전체층(21), 제 2 유전체층(22), 제 3 유전체층(23), 및 투명 전극층의 제막 방법은, 균일한 박막이 형성되는 방법이면 특별히 한정되지 않는다. 제막 방법으로서는, 스퍼터링법, 증착법 등의 PVD법, 각종 CVD법 등의 드라이 코팅법이나, 스핀 코트법, 롤 코트법, 스프레이 도포나 디핑 도포 등의 웨트 코팅법을 들 수 있다. 상기 제막 방법 중에서도, 나노미터 레벨의 박막을 형성하기 쉽다는 관점에서 드라이 코팅법이 바람직하다. 특히, 수 나노미터 단위로 각 층의 두께를 제어하여 투명 전극층의 패턴 시인을 억제하는 관점에서, 스퍼터링법이 바람직하다.
각 유전체층이 스퍼터링법에 의해 제막되는 경우, 타겟으로서는 금속, 금속 산화물, 금속 탄화물 등을 이용할 수가 있다. 전원으로서는, DC, RF, MF 전원 등을 사용할 수 있지만, 생산성의 관점에서는 MF 전원이 바람직하다. 제막 시의 인가 전력은 특별히 한정되지 않지만, 투명 필름 기판에 과잉의 열을 부여하지 않으며, 또한 생산성을 저해하지 않는 범위에서 조정되는 것이 바람직하다. 구체적으로는, 제 1 유전체층 제막 시의 출력 밀도(power density)는 0.5~10W/㎝2가 바람직하고, 제 2 유전체층 제막 시의 출력 밀도는 0.5~8W/㎝2가 바람직하며, 제 3 유전체층 제막 시의 출력 밀도는 0.2~10W/㎝2가 바람직하다.
각 유전체층의 제막 압력은 적당하게 설정될 수 있지만, 제 3 유전체층(23)은, 0.4 미만의 압력하에서, 스퍼터링법에 의해 제막되는 것이 바람직하다. 제 3 유전체층의 제막 압력은, 0.35㎩ 이하가 보다 바람직하며, 0.25㎩ 이하가 더욱 바람직하다. 제 3 유전체층의 제막 압력을 낮게 함으로써, 투명 전극 형성면의 표면을 평활하게 하여, 산술 평균 조도(Ra)를 작게 할 수가 있다. 또한, 제 3 유전체층이 0.4㎩ 미만의 저압으로 제막됨으로써, 그 위에 제막되는 투명 전극층이, 저굴절률화, 저저항화되기 쉬워진다.
또한, 제 3 유전체층이 저압 조건으로 제막된 경우는, 그 위에 형성되는 투명 전극층이 에칭 등에 의해 패터닝되었을 때의 패턴 주름의 발생이 억제되는 경향이 있다. 제 3 유전체층의 제막 조건을 조정함으로써 투명 전극층의 패턴 주름이 억제되는 이유는 확실하지 않지만, 기초(下地)층인 제 3 유전체층의 결정성이나 표면 형상, 표면성 등이, 투명 전극층의 막 성장에 영향을 미치는 것이 한 요인으로서 생각된다. 예를 들면, 제 3 유전체층의 물성이, 투명 전극층을 구성하는 ITO 막의 결정성이나 막 내 잔류 응력 등에 영향을 미쳐, 전극층 형성부와 전극층 비형성부의 계면 응력의 불균형이 해소되는 것 등이 패턴 주름의 억제에 기여하고 있다고 추정된다.
또한, 제 1 유전체층도, 0.4 미만의 압력하에서, 스퍼터링법에 의해 제막되는 것이 바람직하다. 제 1 유전체층의 제막 압력은, 0.35㎩ 이하가 보다 바람직하며, 0.25㎩ 이하가 더욱 바람직하다. 제 3 유전체층의 제막 압력을 낮게 하는 것에 더하여, 제 1 유전체층의 제막 압력도 낮게 함으로써, 패턴 주름의 발생이 억제되는 경향이 있다. 제 1 유전체층의 제막 조건을 조정함으로써 투명 전극층의 패턴 주름이 억제되는 이유는 확실하지 않지만, 제 1 유전체층의 결정성이나 표면 형상, 표면성 등이, 제 2 유전체층을 통해, 제 3 유전체층 및 투명 전극층의 막 성장에 영향을 미치는 것이 한 요인으로서 생각된다.
투명 전극층(4)이 스퍼터링법에 의해 제막되는 경우, 타겟으로서는 금속, 금속 산화물 등이 이용된다. 제막에 이용되는 도입 가스로서는, 아르곤 등의 불활성 가스를 주성분으로 하는 것이 바람직하다. 여기서, 「불활성 가스를 주성분으로 한다」란, 사용하는 가스 중, 아르곤 등의 불활성 가스를 50% 이상 포함하는 것을 의미한다. 도입 가스는, 아르곤 등의 불활성 가스 단독이어도 되며, 2종류 이상의 혼합 가스여도 된다. 그 중에서도, 아르곤과 산소의 혼합 가스가 바람직하다. 아르곤과 산소의 혼합 가스는, 산소를 0.2~5체적% 포함하는 것이 바람직하며, 1.0~4체적% 포함하는 것이 보다 바람직하다. 상기 체적의 산소를 공급함으로써, 투명 전극층의 투명성 및 도전성을 향상시킬 수가 있다. 참고로, 아르곤과 산소의 혼합 가스에는, 본 발명의 기능을 저해하지 않는 한에 있어서, 그 이외의 가스가 포함되어 있어도 된다.
투명 전극층을 저굴절률 또한 저저항의 ITO 막으로 하기 위해서는, 제막 후에 가열 처리를 행하는 것이 바람직하다. 가열 처리에 의해 ITO의 결정화가 진행되며, 투명 전극층이 저굴절률화, 저저항화되는 동시에, 투과율이 증가하는 경향이 있다. 투명 전극층의 가열 처리는, 예를 들면, 120℃~150℃의 오븐 중에서, 30~60분간 행해진다. 혹은 85℃~120℃에서 1일~3일간 등, 비교적 저온에서 장시간 가열되어도 된다. 투명 전극층의 가열 처리는, 투명 전극층의 패터닝 전, 패터닝 후 중 어느 때에 행해도 된다. 또한, 투명 전극층의 가열 처리는, 라우팅 배선(routed wiring) 형성 시의 가열 처리 등의 터치 패널 형성을 위한 가열 어닐링 처리를 겸하는 것이어도 된다. 참고로, 투명 도전층의 가열 처리를 행하는 경우, 가열 처리 후의 투명 도전층의 굴절률(n4)이 상기 범위로 되는 것이 바람직하다. 이 경우, 가열 처리 전의 투명 도전층의 굴절률은 1.88을 초과해도 된다.
본 발명의 투명 전극 부착 기판(100)은, 투명 전극층(4)이, 전극층 형성부(4a)와 전극층 비형성부(4b)로 패터닝되어 있다. 패터닝은, 예를 들면 투명 전극층이 형성된 후, 면 내의 일부에서 투명 전극층이 에칭 등에 의해 제거됨으로써 행해진다.
투명 전극층의 에칭 방법으로서는, 웨트 프로세스(wet process) 및 드라이 프로세스(dry process) 중 어느 것이어도 되지만, 투명 전극층(4)만이 선택적으로 제거되기 쉽다는 관점에서, 웨트 프로세스가 바람직하다. 본 발명에 있어서는, 투과광의 색차 및 반사광의 색차가 작아지도록 각 유전체층의 두께가 조정되어 있기 때문에, 투명 전극층(4)의 패터닝에 있어서는, 유전체층이 제거되지 않고 투명 전극층(4)만이 선택적으로 제거되는 것이 바람직하다.
웨트 프로세스로서는, 포토리소그래피법이 바람직하다. 포토리소그래피에 사용되는 포토레지스트, 현상액 및 린스제로서는, 투명 전극층(4)에 영향을 미치는 일 없이, 소정의 패턴을 형성할 수 있는 것을 임의로 선택할 수 있다. 에칭액으로서는, 투명 전극층(4)을 제거 가능하며, 또한 제 3 유전체층의 실리콘 산화물에 영향을 미치지 않는 것이 바람직하게 이용된다.
본 발명의 투명 전극 부착 기판은, 전극층 형성부와 전극층 비형성부의 투과광 색차 및 반사광 색차가 작기 때문에, 패턴의 시인이 억제된다. 전극층 형성부와 전극층 비형성부의 투과광의 색차는, 0.8 이하가 바람직하고, 0.4 이하가 보다 바람직하고, 0.3 이하가 더욱 바람직하며, 0.2 이하가 특히 바람직하다. 전극층 형성부와 전극층 비형성부의 반사광의 색차는, 2.4 이하가 바람직하고, 1.9 이하가 보다 바람직하고, 1.6 이하가 더욱 바람직하며, 1.4 이하가 특히 바람직하다.
터치 패널 형성 시의 화면의 색미를 양호하게 하는 관점에서, 본 발명의 투명 전극 부착 기판은, 전극층 형성부의 투과광의 b*가, -2~1의 청색~무색인 것이 바람직하며, -1~0.5인 것이 보다 바람직하다.
본 발명의 투명 전극 부착 기판은, 전극층 형성부와 전극층 비형성부의 색차가 작은 것에 더하여, 투명 전극층의 패턴에 따른 주름이 발생하기 어렵기 때문에, 패턴 시인이 보다 효과적으로 억제된다.
참고로, 본 발명의 투명 전극 부착 기판은, 본 발명의 기능을 저해하지 않는 한, 투명 필름 기판(1)과 제 1 유전체층(21)의 사이나 투명 전극층(4) 위, 혹은 투명 필름 기판(21)의 투명 전극 비형성면측의 표면에 다른 층을 가지고 있어도 된다. 본 발명의 투명 전극 부착 기판은, 필름 기판(1)의 양쪽 면에, 투명 전극층을 가지는 것이어도 된다. 필름 기판(1)의 양쪽 면에 투명 전극층이 형성되어 있는 경우, 일방의 투명 전극층과 기판의 사이에 제 1 유전체층(21), 제 2 유전체층(22) 및 제 3 유전체층(23)이 형성되어 있으면, 타방의 투명 전극층과 기판 사이의 층 구성은 상기와 달라도 된다.
본 발명의 투명 전극 부착 기판은, 터치 패널용의 투명 전극으로서 바람직하게 이용된다. 그 중에서도, 패턴이 시인되기 어렵고, 투명 전극층이 저저항이기 때문에, 정전 용량 방식 터치 패널에 바람직하게 이용된다.
터치 패널의 형성에 있어서는, 상기 투명 전극 부착 기판 위에, 도전성 잉크나 페이스트가 도포되어, 열처리됨으로써, 라우팅 회로용 배선으로서의 집전극이 형성된다. 열처리의 방법은 특별히 한정되지 않으며, 오븐이나 IR 히터 등에 의한 가열 방법을 들 수 있다. 열처리의 온도·시간은, 도전성 페이스트가 투명 전극에 부착되는 온도·시간을 고려하여 적당하게 설정된다. 예를 들면, 오븐에 의한 가열이면 120~150℃에서 30~60분, IR 히터에 의한 가열이면 150℃에서 5분 등의 예를 들 수 있다. 참고로, 라우팅 회로용 배선의 형성 방법은, 상기로 한정되지 않으며, 드라이 코팅법에 의해 형성되어도 된다. 또한, 포토리소그래피에 의해 라우팅 회로용 배선이 형성됨으로써, 배선의 세선화(細線化)가 가능하다.
실시예
이하에, 실시예를 들어 본 발명을 보다 구체적으로 설명하지만, 본 발명은 이러한 실시예로 한정되는 것은 아니다.
각 유전체층 및 투명 전극층의 굴절률은, 분광 엘립소메트리 측정을 행하여, cauchy 모델 및 tauc-lorentz 모델로 피팅(fitting)함으로써, 파장 550㎚의 광에 대한 값을 구하였다. 참고로, 측정에 있어서는, 하드 코트층에 의한 간섭의 영향을 배제하기 위해, 투명 도전층 비형성면측 표면이 연마 처리된 시료가 이용되었다. 피팅에 있어서, 각 유전체층 및 투명 전극층의 막 두께는, 투명 전극 부착 기판의 단면의 투과형 전자 현미경(TEM) 관찰에 의해 구한 값을 사용하였다. 각 유전체층 및 투명 도전층의 굴절률, 소쇠 계수 및 막 두께의 측정값을 이용한 시뮬레이션에 의해 산출된 투과율 및 반사율이, 분광 광도계에 의한 측정값과 일치하는 것을 확인하여, 상기 피팅의 정확도(確度)를 확인하였다.
투명 전극층의 표면 저항은 저저항률계 로레스타(Loresta) GP(MCP-T710, 미츠비시가가쿠사 제품)를 이용하여 4탐침 압접(壓接) 측정에 의해 측정하였다. 투명 도전층의 저항률은, 상기 표면 저항의 값과 막 두께의 곱에 의해 산출하였다. 투명 전극 부착 기판의 투과율 및 반사율은, 분광 광도계(U-4000, 히타치 하이테크사 제품)를 이용하여 측정하였다. 반사광 및 투과광의 색차는, JIS Z8730에 따라 계산하였다.
유전체층 표면의 표면 형상은, 5㎜평방(square)으로 자른 시료를 이용하여, 주사 프로브 현미경(Pacific Nanotechnology사 제품 Nano-R)에 의해 측정을 행하였다. 산술 평균 조도(Ra)는, 비접촉 모드(noncontact mode)에 의해 0.7㎛의 범위에서 측정된 표면 형상(조도 곡선)에 근거하여, JIS B0601:2001(ISO1302:2002)에 준거하여 산출하였다.
투명 전극 부착 기판의 패턴의 시인성 및 패턴 주름의 유무는, 모두 육안으로 판정하였다. 투과광의 패턴 시인성은, 암실에서 라이트 박스 위에 정치된 투명 전극 부착 기판을 관찰하여, 패턴의 유무를 판별할 수 없는 것을 "A", 판별할 수 있는 것을 "B"로 하였다. 반사광의 패턴 시인성은, 형광등 하에서 투명 전극 부착 기판으로부터의 반사광을 관찰하여, 패턴의 유무를 판별할 수 없는 것을 "A", 판별할 수 있는 것을 "B"로 하였다. 패턴 주름의 유무는, 투명 전극층의 패턴 형성 방향과 직관식 형광등의 반사광이 대략 직교하도록 배치된 상태에서, 형광등으로부터의 반사광을 관찰하여, 형광등의 반사상(像)이 직선 형상으로 관찰되는 것을 "A"(주름 없음), 반사상이 왜곡되어 관찰되는 것을 "B"(주름 있음)로 하였다.
(실시예 1)
우레탄계 수지로 이루어진 하드 코트층(굴절률 1.53)이 양면에 형성된 두께 188㎛의 PET 필름의 일방의 면 위에, 롤투롤 방식의 권취식(wind-up type) 스퍼터링 장치를 이용하여, 제 1 유전체층, 제 2 유전체층, 제 3 유전체층 및 투명 전극층이 순서대로 형성되었다.
우선, 기판 위에, 제 1 유전체층으로서 SiOx층이 형성되었다. SiC를 타겟으로서 이용하여, 산소/아르곤(14sccm/160sccm) 혼합 가스를 장치 내에 도입하면서, 장치 내 압력 0.3㎩, 기판 온도 25℃, 출력 밀도 3.0W/㎝2의 조건에서, 다이나믹 레이트(dynamic rate) 20.7㎚·m·min- 1으로 스퍼터링을 행하였다. 얻어진 SiOx층은, 막 두께가 20㎚, 굴절률이 1.55였다.
제 1 유전체층 위에, 제 2 유전체층으로서, 산화 니오브층이 형성되었다. 산화 니오브(NbO)를 타겟으로서 이용하여, 산소/아르곤(5sccm/100sccm) 혼합 가스를 장치 내에 도입하면서, 장치 내 압력 0.2㎩, 기판 온도 25℃, 출력 밀도 1.5W/㎝2의 조건에서, 다이나믹 레이트 12.6㎚·m·min- 1으로 스퍼터링을 행하였다. 얻어진 산화 니오브(Nb2O5) 층은, 막 두께가 7㎚, 굴절률이 2.18이었다.
제 2 유전체층 위에, 제 3 유전체층으로서, SiO2층이 형성되었다. SiC를 타겟으로서 이용하여, 산소/아르곤(16sccm/160sccm) 혼합 가스를 장치 내에 도입하면서, 장치 내 압력 0.3㎩, 기판 온도 25℃, 출력 밀도 3.0W/㎝2의 조건에서, 다이나믹 레이트 8.0㎚·m·min- 1으로 스퍼터링을 행하였다. 얻어진 SiOy층은, 막 두께가 50㎚, 굴절률이 1.47이었다. 이 제 3 유전체층 표면의 산술 평균 조도(Ra)는, 0.5㎚였다.
제 3 유전체층 위에 투명 전극층으로서 ITO층이 형성되었다. 인듐·주석 복합 산화물(주석 산화물 함량 5중량%)을 타겟으로서 이용하여, 산소/아르곤(2sccm/160sccm) 혼합 가스를 장치 내에 도입하면서, 장치 내 압력 0.3㎩, 기판 온도 25℃, 출력 밀도 1.5W/㎝2의 조건에서, 다이나믹 레이트 32.5㎚·m·min- 1으로 스퍼터링을 행하였다. 얻어진 SiOy층은, 막 두께가 50㎚, 굴절률이 1.47이었다. 얻어진 ITO층의 막 두께는 25㎚였다.
그 후, 포토리소그래피에 의한 투명 전극층의 패터닝이 행해졌다. 우선 투명 전극층 위에, 포토레지스트(제품명 TSMR-8900(도쿄오카고교 제품))가 스핀 코트에 의해 약 2㎛ 정도의 막 두께로 도포된 후, 90℃의 오븐에서 프리베이크(pre-bake)되었다. 포토마스크를 통해, 40mJ의 자외광이 조사되었다. 그 후 110℃에서 포토레지스트층이 포스트베이크(post-bake)된 후, 현상액(제품명 NMD-W(도쿄오카고교 제품))을 이용하여 패터닝되었다. 또한, 에칭액(제품명: ITO02(칸토가가쿠 제품))을 이용하여 투명 전극층이 에칭되었다. 마지막으로, 린스액(제품명 104(도쿄오카고교 제품))을 이용하여 남은 포토레지스트가 제거되었다.
그 후, 150℃의 오븐 내에서 60분의 열처리를 행하였다. 열처리 후의 ITO층의 굴절률은 1.85였다.
(실시예 2~4, 비교예 1, 2)
제 2 유전체층의 막 두께가 표 1에 나타낸 바와 같이 변경되었다. 그 이외에는, 실시예 1과 동일하게 하여, 제 1 유전체층, 제 2 유전체층, 제 3 유전체층 및 투명 전극층이 순서대로 형성된 후, 투명 전극층의 패터닝 및 열처리를 행하였다.
(실시예 5~7, 비교예 3, 4)
제 3 유전체층의 막 두께가 표 1에 나타낸 바와 같이 변경되었다. 그 이외에는, 실시예 1과 동일하게 하여, 제 1 유전체층, 제 2 유전체층, 제 3 유전체층 및 투명 전극층이 순서대로 형성된 후, 투명 전극층의 패터닝 및 열처리를 행하였다.
(실시예 8)
제 1 유전체층 제막 시의 도입 가스의 혼합비가, 산소/아르곤=5sccm/160sccm으로 변경되고, 다이나믹 레이트 9.2㎚·m·min- 1으로 스퍼터링을 행하였다. 얻어진 SiOx층은, 막 두께가 5㎚, 굴절률이 1.75였다. 그 이외에는, 실시예 1과 동일하게 하여, 제 1 유전체층, 제 2 유전체층, 제 3 유전체층 및 투명 전극층이 순서대로 형성된 후, 투명 전극층의 패터닝 및 열처리를 행하였다.
(비교예 5)
제 1 유전체층이 30㎚의 막 두께로 형성된 것 이외에는, 실시예 8과 동일하게 하여, 제 1 유전체층, 제 2 유전체층, 제 3 유전체층 및 투명 전극층이 순서대로 형성된 후, 투명 전극층의 패터닝 및 열처리를 행하였다.
(실시예 9)
투명 전극층 제막 시의 타겟으로서, 주석 산화물 함량 10중량%의 타겟이 이용된 것 이외에는, 실시예 1과 동일하게 하여, 제 1 유전체층, 제 2 유전체층, 제 3 유전체층 및 투명 전극층이 순서대로 형성된 후, 투명 전극층의 패터닝 및 열처리를 행하였다.
(실시예 10)
투명 전극층이 30㎚의 막 두께로 형성된 것 이외에는, 실시예 9와 동일하게 하여, 제 1 유전체층, 제 2 유전체층, 제 3 유전체층 및 투명 전극층이 순서대로 형성된 후, 투명 전극층의 패터닝 및 열처리를 행하였다.
(비교예 6)
투명 전극층 제막 시의 타겟으로서, 주석 산화물 함량 3중량%의 타겟이 이용된 것 이외에는, 실시예 1과 동일하게 하여, 제 1 유전체층, 제 2 유전체층, 제 3 유전체층 및 투명 전극층이 순서대로 형성된 후, 투명 전극층의 패터닝 및 열처리를 행하였다.
(실시예 11, 비교예 7~10)
아르곤 및 산소의 도입량을 조정함으로써, 제 1 유전체층 및 제 3 유전체층 제막 시의 장치 내 압력이 표 1에 나타낸 바와 같이 변경되었다. 그 이외에는, 실시예 1과 동일하게 하여, 제 1 유전체층, 제 2 유전체층, 제 3 유전체층 및 투명 전극층이 순서대로 형성된 후, 투명 전극층의 패터닝 및 열처리를 행하였다.
실시예 11(제 1 유전체층 및 제 3 유전체층의 제막 압력: 0.3㎩), 비교예 9(제 1 유전체층 및 제 3 유전체층의 제막 압력: 0.5㎩) 및 비교예 10(제 1 유전체층 및 제 3 유전체층의 제막 압력: 0.8㎩)에 있어서, 제 3 유전체층의 산술 평균 조도는, 각각 0.7㎚, 1.3㎚, 4.5㎚였다. 실시예 1, 11, 및 비교예 9, 10의 대비로부터, 제 3 유전체층의 제막 압력이 낮을수록, 표면이 평활해지는 것을 알 수 있다.
(비교예 11)
제 1 유전체층이 형성되지 않고, 하드 코트층이 형성된 PET 필름 위에 직접, 제 2 유전체층으로서 산화 니오브층이 형성되었다. 그 이외에는, 실시예 1과 동일하게 하여, 제 2 유전체층, 제 3 유전체층 및 투명 전극층이 순서대로 형성된 후, 투명 전극층의 패터닝 및 열처리를 행하였다.
상기 각 실시예 및 비교예의 각 층의 굴절률 및 막 두께, 제 1 유전체층 및 제 3 유전체층의 제막 조건, 및 투명 전극층(ITO)의 산화 주석 함유량, 시트 저항 및 저항률을 표 1에 나타낸다. 또한, 각 투명 전극 부착 기판의 시인성 평가 결과(색차 및 육안 판정 결과)를 표 1에 아울러 나타낸다. 참고로, 어느 실시예 및 비교예에 있어서도, 제 2 유전체층의 굴절률은 2.18이며, 제 3 유전체층의 굴절률은 1.47이었다. 실시예 3 및 비교예 2의 투명 전극 부착 기판의 분광 광도 스펙트럼을 도 2에 나타낸다.
[표 1]
Figure pct00001
표 1에 의하면, 본 발명의 투명 전극 부착 기판은, 투과광 및 반사광 중 어느 것에서도 전극층 형성부와 전극층 비형성부의 색차가 작다. 또한, 본 발명의 투명 전극 부착 기판은, 패턴 주름의 발생이 억제되어 있어, 투명 전극층의 패턴이 시인되기 어려움을 알 수 있다.
실시예 1~4와 비교예 1, 2를 대비하면, 제 2 유전체층의 두께가 소정 범위 내인 경우에, 투과광 및 반사광의 색차가 저감되어, 투명 전극층의 패턴이 시인되기 어려워짐을 알 수 있다.
도 2에 의하면, 제 2 유전체층의 두께가 10㎚인 비교예 2(도 2의 (b))에서는, 전극층 형성부의 가시광 단파장 영역의 투과율이 높고, 투과광의 b*는 작은 것을 알 수 있다. 그렇지만, 비교예 2에서는, 전극층 형성부와 전극층 비형성부의 사이에서, 가시광의 단파장 영역에서의 투과율 및 반사율에 차이가 발생하여, Δb*가 크다. 그 때문에, 전극층의 패턴이 시인되기 쉽다고 생각된다. 이에 대해, 제 2 유전체층의 두께가 8㎚인 실시예 3(도 2의 (a))에서는, 단파장 영역에서도 전극층 형성부와 전극층 비형성부 사이의 투과율차 및 반사율차가 작아, 투명 전극층의 패턴이 시인되기 어려움을 알 수 있다.
실시예 1, 5~7과 비교예 3, 4를 대비하면, 제 3 유전체층이 소정 범위 내인 경우에, 투과광 및 반사광의 색차가 저감되어, 투명 전극층의 패턴이 시인되기 어려워짐을 알 수 있다. 또한, 실시예 1, 8과 비교예 5의 대비로부터, 제 1 유전체층의 굴절률 및 두께도 패턴 시인의 억제에 기여하고 있음을 알 수 있다.
이상으로부터, 본 발명에서는, 제 1 유전체층, 제 2 유전체층 및 제 3 유전체층의 재료 및 막 두께를 조정함으로써, 전극층 형성부와 전극층 비형성부의 색차가 저감되어, 투명 전극층의 패턴 시인이 억제됨을 알 수 있다.
실시예 1, 9, 10과 비교예 6을 대비하면, ITO 중의 산화 주석의 함유량이 큰 경우는, 투명 전극층이 저저항화·저굴절률화되어, 패턴 주름의 발생이 억제됨을 알 수 있다. 이러한 결과로부터, 패턴 주름의 발생을 억제하기 위해서는, ITO 중의 산화 주석 함유량은 4% 이상이 바람직하다고 할 수 있다.
또한, 실시예 1, 11 및 비교예 9, 10을 대비하면, 제 3 유전체층의 제막 압력을 낮게 함으로써, 제 3 유전체층의 표면이 평활하게 되어, 그 위에 형성되는 투명 전극층이 저저항화·저굴절률화되는 동시에, 패턴 주름의 발생이 억제되는 경향이 있음을 알 수 있다.
제 1 유전체층이 형성되지 않고, 기판 위에 직접 제 2 유전체층이 형성된 비교예 11에서는, 전극층 형성부와 전극층 비형성부의 색차는 작기는 하지만, 투명 전극층의 패턴에 따른 주름이 발생하였다. 또한, 실시예 11과 비교예 8을 대비하면, 양자는 제 1 유전체층의 제막 압력만이 상이하며, 제 3 유전체층의 제막 조건 및 투명 전극층의 제막 조건이 동일하다. 실시예 11의 투명 전극층은, 비교예 8의 투명 전극층에 비해 저저항 또한 저굴절률이며, 패턴 주름의 발생이 억제되어 있기 때문에, 본 발명에서는, 제 3 유전체층뿐만 아니라, 제 1 유전체층도, 투명 전극층의 저저항화 및 패턴 주름의 억제에 기여하고 있다고 생각된다.
1 : 투명 필름 기판
21 : 제 1 유전체층
22 : 제 2 유전체층
23 : 제 3 유전체층
4 : 투명 전극층
4a : 전극층 형성부(비에칭부)
4b : 전극층 비형성부(에칭부)
100 : 투명 전극 부착 기판

Claims (7)

  1. 투명 필름 기판의 적어도 일방(一方)의 면에, 제 1 유전체층, 제 2 유전체층, 제 3 유전체층 및 패터닝된 투명 전극층을 이 순서대로 갖는 투명 전극 부착 기판으로서,
    상기 제 1 유전체층은, SiOx(x≥1.5)를 주성분으로 하는 막 두께가 1㎚~25㎚인 실리콘 산화물층이며,
    상기 제 2 유전체층은, Nb, Ta, Ti, Zr, Zn, 및 Hf로 이루어진 군(群)으로부터 선택되는 1 이상의 금속의 산화물을 주(主)성분으로 하는, 막 두께가 5㎚ 이상, 10㎚ 미만인 금속 산화물층이며,
    상기 제 3 유전체층은, SiOy(y＞x)를 주성분으로 하는, 막 두께가 35㎚~55㎚인 실리콘 산화물층이며,
    상기 투명 전극층은, 인듐·주석 복합 산화물을 주성분으로 하는, 막 두께가 20㎚~35㎚인 도전성 금속 산화물층이며,
    상기 제 1 유전체층의 굴절률(n1), 상기 제 2 유전체층의 굴절률(n2), 및 상기 제 3 유전체층의 굴절률(n3)이, n3＜n1＜n2의 관계를 만족하며,
    상기 투명 전극층은, 굴절률(n4)이 1.88 이하이고, 저항률이 5.0×10-4Ω·㎝ 이하인, 투명 전극 부착 기판.
  2. 제 1 항에 있어서,
    상기 투명 전극층은, 산화 인듐과 산화 주석의 합계 100중량부에 대해, 산화 주석을 4중량부~14중량부 함유하는, 투명 전극 부착 기판.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제 3 유전체층의 투명 전극층측 계면의 산술 평균 조도(roughness)가 1㎚ 이하인, 투명 전극 부착 기판.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 제 2 유전체층이, Nb2O5를 주성분으로 하는 금속 산화물층인, 투명 전극 부착 기판.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 기재된 투명 전극 부착 기판을 제조하는 방법으로서,
    투명 필름 기판 위에, 제 1 유전체층, 제 2 유전체층, 제 3 유전체층 및 투명 전극층이 이 순서대로 형성되며,
    상기 제 3 유전체층은, 0.4㎩ 미만의 압력하에서 스퍼터링법에 의해 제막(製膜)되는, 투명 전극 부착 기판의 제조 방법.
  6. 제 5 항에 있어서,
    상기 제 1 유전체층이 0.4㎩ 미만의 압력하에서 스퍼터링법에 의해 제막되는, 투명 전극 부착 기판의 제조 방법.
  7. 제 1 항 내지 제 4 항 중 어느 한 항에 기재된 투명 전극 부착 기판을 구비한, 정전 용량 방식 터치 패널.
KR1020137016343A 2011-11-11 2011-11-11 투명 전극 부착 기판 및 그 제조 방법, 및 터치 패널 KR101407681B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2011/076118 WO2013069162A1 (ja) 2011-11-11 2011-11-11 透明電極付き基板およびその製造方法、ならびにタッチパネル

Publications (2)

Publication Number Publication Date
KR20130132493A true KR20130132493A (ko) 2013-12-04
KR101407681B1 KR101407681B1 (ko) 2014-06-17

Family

ID=48288819

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137016343A KR101407681B1 (ko) 2011-11-11 2011-11-11 투명 전극 부착 기판 및 그 제조 방법, 및 터치 패널

Country Status (7)

Country Link
US (1) US9198287B2 (ko)
EP (1) EP2680111A4 (ko)
JP (1) JP5281216B1 (ko)
KR (1) KR101407681B1 (ko)
CN (1) CN103443748B (ko)
TW (1) TWI438668B (ko)
WO (1) WO2013069162A1 (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4888853B2 (ja) 2009-11-12 2012-02-29 学校法人慶應義塾 液晶表示装置の視認性改善方法、及びそれを用いた液晶表示装置
EP2587304B1 (en) 2010-06-22 2019-12-18 Toyobo Co., Ltd. Liquid crystal display device, polarizer and protective film
JP6180113B2 (ja) 2011-05-18 2017-08-16 東洋紡株式会社 三次元画像表示対応液晶表示装置に適した偏光板及び液晶表示装置
JP5472464B2 (ja) 2011-05-18 2014-04-16 東洋紡株式会社 液晶表示装置、偏光板および偏光子保護フィルム
JP6014128B2 (ja) * 2012-05-17 2016-10-25 株式会社カネカ 透明電極付き基板およびその製造方法、ならびにタッチパネル
CN104380229B (zh) * 2012-07-02 2016-12-21 夏普株式会社 触摸面板和带触摸面板的显示装置
KR101879220B1 (ko) * 2013-03-29 2018-07-17 동우 화인켐 주식회사 투명 전극 패턴 적층체 및 이를 구비한 터치 스크린 패널
JP2014229392A (ja) * 2013-05-20 2014-12-08 東洋紡株式会社 透明導電性フィルムおよび静電容量式タッチパネル
JP5447728B1 (ja) * 2013-10-28 2014-03-19 大日本印刷株式会社 中間基材フィルム、およびタッチパネルセンサ
JPWO2015072321A1 (ja) * 2013-11-14 2017-03-16 旭硝子株式会社 透明導電性積層体およびタッチパネル
CN104656974B (zh) * 2013-11-20 2018-12-04 大日本印刷株式会社 导电性膜、硬涂膜和触控面板传感器
US20150242011A1 (en) * 2014-02-27 2015-08-27 J Touch Corporation Touch-sensitive panel device and electrode structure therein
KR102088769B1 (ko) * 2014-04-02 2020-04-16 한국전자통신연구원 터치 스크린 패널 제작 방법 및 터치 스크린 패널
WO2015178298A1 (ja) * 2014-05-20 2015-11-26 日東電工株式会社 透明導電性フィルムおよびその製造方法
WO2016152808A1 (ja) 2015-03-24 2016-09-29 株式会社カネカ 透明電極付き基板および透明電極付き基板の製造方法
CN104765500B (zh) * 2015-04-20 2018-07-17 合肥京东方光电科技有限公司 彩膜基板及其制作方法、显示装置
JP6434366B2 (ja) * 2015-05-13 2018-12-05 帝人株式会社 透明導電性積層体
TWI563434B (en) * 2015-11-25 2016-12-21 Henghao Technology Co Ltd Touch panel
JP6406239B2 (ja) * 2015-12-24 2018-10-17 住友金属鉱山株式会社 タッチパネルフィルムとその製造方法
KR20180044618A (ko) * 2016-10-24 2018-05-03 현대자동차주식회사 투명 전극 필름 및 이를 포함하는 터치 패널
CN112185814B (zh) * 2020-10-30 2022-08-02 上海华力微电子有限公司 半导体结构的刻蚀方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200417806A (en) * 2003-03-05 2004-09-16 Prime View Int Corp Ltd A structure of a light-incidence electrode of an optical interference display plate
US8097330B2 (en) * 2004-04-30 2012-01-17 Nitto Denko Corporation Transparent conductive multilayer body and touch panel
US7622865B2 (en) * 2006-06-19 2009-11-24 Seiko Epson Corporation Light-emitting device, image forming apparatus, display device, and electronic apparatus
JP5116004B2 (ja) * 2006-08-03 2013-01-09 日東電工株式会社 透明導電性積層体及びそれを備えたタッチパネル
JP5217353B2 (ja) * 2007-10-15 2013-06-19 信越半導体株式会社 絶縁膜の形成方法
JP2010015861A (ja) 2008-07-04 2010-01-21 Toyobo Co Ltd 透明導電性積層フィルム
JP4966924B2 (ja) 2008-07-16 2012-07-04 日東電工株式会社 透明導電性フィルム、透明導電性積層体及びタッチパネル、並びに透明導電性フィルムの製造方法
JP2010069675A (ja) * 2008-09-17 2010-04-02 Toppan Printing Co Ltd 機能性フィルム、その製造方法、積層体および電子デバイス
JP5245892B2 (ja) * 2009-02-13 2013-07-24 凸版印刷株式会社 積層フィルム及びその製造方法
JP5493739B2 (ja) * 2009-03-19 2014-05-14 ソニー株式会社 センサ装置及び情報処理装置
JP4844692B2 (ja) * 2009-10-19 2011-12-28 東洋紡績株式会社 透明導電性積層フィルム
EP2402481A1 (en) * 2010-06-29 2012-01-04 Applied Materials, Inc. Method and system for manufacturing a transparent body for use in a touch panel
TW201212289A (en) * 2010-09-01 2012-03-16 Chien-Min Sung Graphene transparent electrode, graphene light emitting diode, and method of fabricating the graphene light emitting diode
KR20120088920A (ko) * 2011-02-01 2012-08-09 삼성전기주식회사 터치패널
US20130005139A1 (en) * 2011-06-30 2013-01-03 Guardian Industries Corp. Techniques for manufacturing planar patterned transparent contact and/or electronic devices including same

Also Published As

Publication number Publication date
KR101407681B1 (ko) 2014-06-17
JP5281216B1 (ja) 2013-09-04
TW201333777A (zh) 2013-08-16
JPWO2013069162A1 (ja) 2015-04-02
CN103443748B (zh) 2015-01-21
US9198287B2 (en) 2015-11-24
CN103443748A (zh) 2013-12-11
EP2680111A1 (en) 2014-01-01
US20140232951A1 (en) 2014-08-21
EP2680111A4 (en) 2014-02-26
TWI438668B (zh) 2014-05-21
WO2013069162A1 (ja) 2013-05-16

Similar Documents

Publication Publication Date Title
KR101407681B1 (ko) 투명 전극 부착 기판 및 그 제조 방법, 및 터치 패널
KR101964945B1 (ko) 투명 전극 부착 기판 및 그 제조 방법, 및 터치 패널
TWI569312B (zh) A substrate having a transparent electrode and a method for manufacturing the same
TWI486973B (zh) 透明導電層壓薄膜、其製造方法以及包含該透明導電層壓薄膜的觸控螢幕
JP6001943B2 (ja) 無機薄膜付き導電材用基板、透明電極付き基板及びその製造方法
JP2011175900A (ja) 透明導電性積層体及びその製造方法
TWI380326B (ko)
JP2010500270A (ja) 焼入れ可能な赤外線反射層系およびその製造方法
JP5992801B2 (ja) 透明電極付き基板及びその製造方法
TW201605095A (zh) 用於ｏｌｅｄ的透明支撐電極
JP2014218726A (ja) 透明電極付き基板およびその製造方法、ならびにタッチパネル
CN107109639A (zh) 带透明电极的基板及带透明电极的基板的制造方法
KR20220108772A (ko) 적층체 및 도어 또는 벽
JP2008049518A (ja) 透明導電性積層体
Furukawa et al. 55.2: Invited Paper: Novel R2R and Printing Technologies for Electrodes of Flexible OLED Lighting
KR20150121597A (ko) 패턴 비시인성이 우수한 투명 전도성 광학시트
JP2004126548A (ja) 光学物品
KR101438484B1 (ko) 블랭크 터치 제조방법
JP2008210613A (ja) 透明導電性積層体及びそれを用いた表示装置
JP2021077509A (ja) 透明導電性フィルム
TW202244546A (zh) 附無機膜之基板及其製造方法
TW202413079A (zh) 附反射防止膜之透明基體及圖像顯示裝置
TW202335848A (zh) 附反射防止膜之透明基體及圖像顯示裝置
JP2017016289A (ja) 透明導電フィルム、及び透明導電フィルムの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170522

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180516

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 6