KR20130129818A - 실리콘 웨이퍼들 상에 ｎ+ｐｐ+ 또는 ｐ+ｎｎ+ 구조를 준비하는 방법 - Google Patents

실리콘 웨이퍼들 상에 ｎ+ｐｐ+ 또는 ｐ+ｎｎ+ 구조를 준비하는 방법 Download PDF

Info

Publication number
KR20130129818A
KR20130129818A KR1020127030885A KR20127030885A KR20130129818A KR 20130129818 A KR20130129818 A KR 20130129818A KR 1020127030885 A KR1020127030885 A KR 1020127030885A KR 20127030885 A KR20127030885 A KR 20127030885A KR 20130129818 A KR20130129818 A KR 20130129818A
Authority
KR
South Korea
Prior art keywords
type
silicon wafer
boron
phosphorus
silicon
Prior art date
Application number
KR1020127030885A
Other languages
English (en)
Other versions
KR101777277B1 (ko
Inventor
바바라 바저-바치
무스타파 레미띠
꾸앙 남 르
이본 펠레그린
Original Assignee
에데에프 으네에르 페드불베떼
시네르지 뿌르 에뀌쁘망 미크로-엘렉트로니끄 꼬뮈니까시옹 옵티끄 에스아
엥스띠뛰 나씨오날 데 씨앙스 아쁠리께 드 리용
쌩뜨레 나티오날 데 라 르세르쉬 생띠끄 (씨. 엔. 알. 에스)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에데에프 으네에르 페드불베떼, 시네르지 뿌르 에뀌쁘망 미크로-엘렉트로니끄 꼬뮈니까시옹 옵티끄 에스아, 엥스띠뛰 나씨오날 데 씨앙스 아쁠리께 드 리용, 쌩뜨레 나티오날 데 라 르세르쉬 생띠끄 (씨. 엔. 알. 에스) filed Critical 에데에프 으네에르 페드불베떼
Publication of KR20130129818A publication Critical patent/KR20130129818A/ko
Application granted granted Critical
Publication of KR101777277B1 publication Critical patent/KR101777277B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H01L31/02327—Optical elements or arrangements associated with the device the optical elements being integrated or being directly associated to the device, e.g. back reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02366—Special surface textures of the substrate or of a layer on the substrate, e.g. textured ITO/glass substrate or superstrate, textured polymer layer on glass substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/028—Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0392—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1868—Passivation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Sustainable Development (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Sustainable Energy (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Photovoltaic Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 실리콘 웨이퍼 상에, n+pp+ 또는 p+nn+ 구조를 준비하는 방법에 관한 것이며, 이 구조는 이하의 연속적인 단계들을 포함한다: a) 전표면(8) 및 후표면(9)을 포함하는 p형 또는 n형 실리콘 웨이퍼(1) 상에, BSG(Boron-doped silicon oxide)(2)가 PECVD 에 의해 후표면(9) 상에 형성되며, 그 후에 SiOx 확산 장벽(3)이 형성된다; b) 인과 붕소가 함께 확산되고, a) 단계의 끝에 획득된 웨이퍼의 전표면(8) 상에, 인으로 도핑된 PSG(Phosphorus-doped silicon oxide)(4) 및 n+ 도핑된 영역(5)를 형성하고, a) 단계의 끝에 획득된 웨이퍼의 후표면 상에, BRL(Boron-rich area)(6) 및 p+ 도핑된 영역(7)을 형성하도록, 인의 소스가 확산된다; c) BSG(2)의 층들 및 PSG(4) 산화물 및 SiOx (3)이 제거되며, BRL(6)은 산화되고, 그 산화물로부터 야기된 층이 제거된다. 본 발명은 또한 그러한 준비 방법에 의해 획득될 수 있는 n+pp+ 또는 p+nn+ 구조를 가지는 실리콘 웨이퍼뿐만 아니라, 그러한 실리콘 웨이퍼와 같은 것으로부터 제조되는 광전지 패널에 관한 것이다.

Description

실리콘 웨이퍼들 상에 Ｎ+ＰＰ+ 또는 Ｐ+ＮＮ+ 구조를 준비하는 방법{METHOD FOR PREPARING AN N+PP+ OR P+NN+ STRUCTURE ON SILICON WAFERS}
본 발명은 광전지 기술 분야에 속한 것이다. 더 자세히는, 본 발명은 실리콘 웨이퍼들 상에 광전지 셀들을 준비하는 신규 방법에 관한 것이다.
광전지 산업에서, 실리콘 웨이퍼들의 제조 비용이 태양 전지 셀들, 즉 광전지 셀들의 생산 비용의 주된 부분을 차지한다. 이러한 제조 비용들을 감소시키기 위해, 만족스런 해결책이 되지 못하는 더 낮은 품질의 물질들을 사용하거나, 이 실리콘 웨이퍼들의 두께를 감소시키도록 추구하는 것이 공지되어 있다.
최상의 실행을 하는 광전지 셀들을 얻기 위한 관점에서, 더 얇은 실리콘 웨이퍼 두께를 추구하는 이러한 경향은 그럼에도 불구하고 이하의 특징들을 위한 검색에 비교되어져야 한다.
- 우수한 품질의 후표면 콘택트(quality back surface contact)들;
- 낮은 후표면 재결합 속도(Back suface recombination velocity: BSRV). 실리콘과 전도성 콘택트 사이의 계면이 높은 재결합을 갖는 영역임이 유의되어야 함;
- 높은 후표면 반사율(Back surface reflectance: BSR)
양호한 품질의 후표면 콘택트들을 형성하기 위한 가장 빈번하게 사용되는 기 술은 세리그래피(serigraphy)를 통해 알루미늄(Al-BSF)의 후표면 필드를 생성하는 것이다. 그러나, 이는 높은 BSRV(400 cm/s 보다 큼) 및 낮은 BSR(60 - 70 %)을 초래한다. 게다가, 두 물질들(Si 및 Al)의 상이한 팽창 계수들때문에, 이 기술은 더 많이 팽창될수록 더 웨이퍼들이 얇아지는(즉, 180㎛ 보다 얇은 두께) 실리콘 웨이퍼들이 휘어지는 것을 야기할 수도 있다.
이로 인해, 이들 Al-BSF들의 대안으로서 붕소 후표면 필드들(B-BSF)을 사용하는 것이 예상되어져 왔다. 이러한 대안은 우수한 후표면 콘택트들을 얻기 위한 더욱 전망있는 해결책들 중 하나이다. B-BSF 필드들로, Al-BSF에 비교하여 이하의 이점들이 얻어진다:
- B-BSF는 실리콘 기판에 응력들을 도입하지 않고 형성될 수 있으며 따라서 실리콘 웨이퍼의 임의의 휘어짐을 야기하지 않는다.
- B-BSF는 실리콘에서의 더 큰 제한 용해도로 인해 더 높은 농도의 p+ 영역을 생성하고, 따라서 이것은 더 낮은 재결합율을 허용한다(더 강한 후표면 척력 필드(repelling field)).
- B-BSF는 유전 패시베이션(dielectric passivation)와 결합하여 생성될 수 있으며 그로인해 후표면 재결합(BSRV)을 감소시키고 반사도(BSR)를 증가시킨다.
따라서, 붕소의 확산은 광전지 셀 제조 프로세스들에서 실행될 가장 상이한 기술들 중 하나로 고려될 것이다. 붕소의 확산계수는 인의 확산 계수보다 훨씬 낮다. 결과적으로, 높은 확산 온도들이 붕소의 확산에 적용되어야 한다. 이것은, BBr3가 붕소 소스(boron source)로 사용될 때 그것의 확산이 인 원자들의 재분배(redistribution)를 방지하기 위해 이미터의 확산 전에 수행되어야 하는 이유이다.
몇몇 종래 기술 문서들은 B-BSF들의 형성을 위한 붕소 및 인의 확산 및 그로인해 n+pp+ 형 또는 p+nn+ 형의 구조를 갖는 실리콘 웨이퍼들을 얻는 프로세스들을 설명한다.
이에 관하여, S.REGEL 외에 의한 출판물 << Comparison of the passivation quality of boron and aluminum BSF for wafers of varying thinckness >> (제24회 유럽 광전지 태양 에너지 컨퍼런스, 함부르그, 독일 2009년 9월 21-25일) 은 붕소 소스으로서 BBr3의 확산을 사용하는 실리콘 웨이퍼들을 제조하는 프로세스를 설명하며, 총 6 개의 실리콘 웨이퍼들 상에 n+pp+ 형 구조를 형성하기 위한 그 단계들은 다음과 같다:
- 단계 1: BBr3는 p형 실리콘 웨이퍼 상에 확산되며, 전표면 및 후표면들 상에서 디그리징(degrease)된다.
- 단계 2: 단계 1에 따라서 형성된 붕소로 도핑된 산화 실리콘 층이 전표면 및 후표면들상에서 제거되고, 이 층은 그 후에 BSG 층(Boro-Silicate Glass)으로 지칭된다.
- 단계 3: 후표면은 질화 실리콘(SiNx)에 의해 얹혀진 좁은 두께의 열산화물을 증착함으로서(PECVD(Plasma Enhanced Chemical Vapour Deposition) 에 의해 증착됨) 보호된다. 이 단계는 또한 후표면의 패시베이션을 허용한다.
- 단계 4: 전표면(front surface) 상에 확산한 붕소는 뜨거운 수산화나트륨에서 제거된다.
- 단계 5: 인은 전표면 상에서 액체 POCl3 소스로부터 확산된다.
- 단계 6: 단계 5에서 형성된 인으로 도핑된 산화 실리콘 층이 제거되고, 그 후에 PSG (Phospho-Silicate Glass)층으로 불린다. 이 단계 6은 이 출판물에서 명백하게 설명되고 있지는 않지만 계속 태양 전지 셀을 얻기 위해 분명히 수행되어야 한다.
J.LIBAL 외에 의한 출판물 << Record efficiencies of solar cells based on n-type multi-crystalline silicon >> (제22회 유럽 광전지 태양 에너지 컨퍼런스, 밀란, 이탈리아, 2007) 은 붕소 소스로서 BBr3를 또한 사용하는 실리콘 웨이퍼들을 제조하기 위한 다른 프로세스를 설명한다. 그 제조 프로세스는 실리콘 웨이퍼들 상에 p+nn+ 형 구조의 형성을 위한 이하의 네 단계들을 포함한다:
- 단계 1: BBr3는 << back to back >> 기술, 즉 두 개의 실리콘 웨이퍼들이 서로 맞대도록 위치되는 기술을 사용하여 붕소 소스로서 확산된다. 붕소 풍부 층(이하, BRL)이 형성된다.
- 단계 2: BRL의 제거를 용이하게 하기 위해, BRL을 붕소로 도핑된 산화 실리콘 층(BSG)으로 전환하도록 인 시추 산화(in situ oxidation)가 행해진다. 그에 따라 형성된 BSG 및 BRL는 플루오르화 수소산(hydrofluoric acid) 용액에 침잠시킴으로서 제거된다.
- 단계 3: 그 실리콘 웨이퍼들은 << fact to face >> 가 되도록 뒤집혀지며, POCL3는 확산되고 B-BSF와 동시에 PSG가 형성된다.
- 단계 4: 단계 3에서 형성된 PSG가 제거된다.
붕소 소스로서 BBr3를 사용한 이 제2 출판물에서 설명된 프로세스는, << back to back >> 기술의 사용을 통하여, 제1 출판물에서의 프로세스와 비교하여 p+nn+ 구조를 갖는 실리콘 웨이퍼를 생성하는 데 필요한 단계들의 수가 감소할 수 있도록 한다. 그럼에도 불구하고, 이러한 << back to back >> 기술은 실리콘 웨이퍼의 보호되는 측면의 에지들 상에 확산을 야기한다.
이 제2 출판물에서 설명된 프로세스의 대칭성으로 인해, 이것은 또한 제1 출판물에서와 같은 n+pp+ 구조를 얻을 수 있다.
D. Kim 외에 의한 다른 출판물 << Silicon solar cells with boron back surface field formed by using boric acid >> (제22회 유럽 광전지 태양 에너지 컨퍼런스, 밀란, 이탈리아, 2007) 는, n+pp+ 형의 구조들을 얻는 것에 관한 단계들이 다른 붕소 증착 기술, 즉 다음의 단계들을 포함한 스핀 코팅(spin-coating)을 사용하는, 실리콘 웨이퍼들 상에 접합(junction)들을 제조하는 다른 프로세스를 설명한다:
- 단계 1: 붕소가 스핀 코팅 붕산에 의해 증착된다.
- 단계 2: 붕소가 확산된다.
- 단계 3: 단계 1에서 형성된 붕소로 도핑된 산화 실리콘 층(BSG)이 제거된다.
- 단계 4: 스핀 코팅 인산에 의해 인이 증착된다.
- 단계 5: 인이 확산된다.
- 단계 6: 단계 5에서 형성된 인으로 도핑된 산화 실리콘 층(PSG)이 제거된다.
이 출판물에 설명된 이러한 프로세스는, 그것이 동시에 여러 실리콘 웨이퍼들 상에서 실행될 수 없다는 단점을 갖는다. 스핀 코팅에 의해 도펀트를 증착하는 것은 한번에 단지 한 실리콘 웨이퍼 상에서 효과적으로 실행될 수 있다.
그러므로 광전지 셀들을 제조하기 위한 이상에서 설명된 프로세스들, 특히 B-BSF를 형성함으로서 n+pp+형 구조를 획득하는 것에 관한 단계들로부터, 이 실리콘 기반 셀들을 제조할 때 높은 비용을 초래하는 많은 단계들을 수행할 필요가 있다는 것이 확인된다.
또한, 상기 제3 출판물에서 설명된 것과 같은 프로세스들 중 일부는 한번에 여러 실리콘 웨이퍼들 상에 붕소를 확산시킬 수 있도록 하지 않는다.
이 기술분야의 이상에서 언급된 상태는, 실리콘 광전지 셀들을 제조하기 위한 프로세스의 일부로서, B-BSF의 형성을 위하여 붕소 확산을 사용하여 n+pp+ 형 구조를 생성하기 위해 수반된 복잡도를 나타낸다.
본 발명은, 기판의 유형에 관하여, 실리콘 웨이퍼들 상에 n+pp+ 또는 p+nn+ 유형의 구조를 준비하기 위한 완전히 고유한 방법을 제공함으로서 이러한 단점들을 극복하는 것을 제시하며, 상기 방법의 p+ 영역은 B-BSF 를 획득하기 위해 붕소를 확산시킴으로서 얻어지고, 상기 방법은 본 기술분야의 상태에서 공지된 것과 비교하여 감소된 수의 단계들을 포함한다. 이러한 방법은 세 개의 주된 단계들로 제한된다.
부가적으로, 본 발명의 방법은 광전지 셀들의 필드에서 통상적으로 사용되는 기술들에 의지하는 이점을 가지며, 이는 PECVD와 같이 실행하기에 간단하다.
본 발명에 따른 실리콘 웨이퍼 상에 n+pp+ 형 또는 p+nn+ 형의 구조를 준비하기 위한 방법은, 이하의 연속적인 단계들을 포함하는 것을 특징으로 한다:
a) 전표면 및 후표면을 포함하는 p 형 또는 n 형의 실리콘 웨이퍼 상에, 붕소로 도핑된 산화 실리콘 층(BSG)이 그 후표면 상에 PECVD에 의해 형성되고, 그 후에 SiOx 확산을 방지하는 장벽층이 형성된다.
b) 인과 붕소가 함께 확산되고 또한 다음을 형성하도록 인 소스가 확산된다:
- 단계 a) 후에 얻어진 웨이퍼의 전표면 상에:
* 인으로 도핑된 산화 실리콘 층(PSG);
* n+ 로 도핑된 영역, 및
- 단계 a) 후에 얻어진 웨이퍼의 후표면 상에:
* 붕소 풍부 영역(BRL), 및
* p+ 로 도핑된 영역.
c) BSG, PSG 및 SiOx 산화물 층들이 제거되고, BRL은 산화되며, 이 산화로부터 형성된 층이 제거된다.
실리콘 웨이퍼는 쵸크랄스키 드로잉 프로세스(Czochralski drawing process) (CZ 실리콘 웨이퍼)를 사용하거나 플로팅 영역 드로잉 프로세스(floating zone drawing process) (FZ 실리콘 웨이퍼)를 사용하여 형성된 단결정 실리콘의 잉곳, 다결정 실리콘(다결정 실리콘 웨피어)의 잉곳, 또는 실리콘 리본으로부터 잘려질 수 있으며, 예컨대 EFG 웨이퍼가 에지 정의된 필름 공급 성장 기술(Edge-defined Film-fed Growth technique)을 사용하여 실리콘 리본으로부터 잘려지거나, RGS 웨이퍼가 기판 기술에 리본 성장법(Ribbon Growth)을 사용하여 획득된 실리콘의 리본으로부터 잘려진다.
실리콘 웨이퍼의 두께는 유리하게 50 ㎛ 내지 500 ㎛ 사이에 있다.
본 발명의 방법의 단계 a)에서, BSG 층 및 SiOx 층의 증착은 하나의 동일 리액터(reactor)에서 연속적으로 수행된다.
그러므로, 본 발명의 준비 방법의 단계 a)에서, BSG의 PECVD 증착은 300 내지 400 ℃ 사이의 온도에서 행해질 수 있다. 플라즈마의 전력은 500 내지 1500 W 사이에 있을 수 있다. 전구체들로서 이하의 것이 사용된다: 실란(silane), 트리메틸-보레이트(trimethyl-borate)(TMB로서 공지되어 있으며, 붕소 소스로서의 화학식 B(OCH3)3) 및 산화 질소(N20)를 가짐).
유리하게는, 실란의 유속(flow rate)은 30 내지 60 sccm(standard cubic centimetres per minute, 즉 온도 및 압력의 표준 조건, 즉 T = 0°, P = 101325 KPa 하에서 cm3/분) 사이에 있다. TMB의 유속은 100 내지 1000 sccm 사이일 수 있다. N2O의 유속은 500 내지 2000 sccm 사이일 수 있다.
유리하게는, 증착 시간은 10 내지 20 분 사이이다.
PECVD에 의한 SiOx의 증착에 관하여, 그 온도는 바람직하게는 300 내지 400 ℃ 이다. 그 전력은 500 내지 1500 W 사이일 수 있다. 전구체들로서, 실란은 유리하게는 20 내지 50 sccm 사이의 유속에서 사용되며, N2O는 400 내지 1000 sccm 사이의 바람직한 유속에서 사용된다.
본 발명의 방법의 단계 a)가 완료되면, 실리콘 웨이퍼는 따라서 다음을 포함하도록 획득된다:
- p 형 또는 n 형 실리콘 웨이퍼,
- BSG 층,
- SiOx 확산을 방지하는 장벽층.
유리하게, 본 발명의 방법의 단계 b)는 저압, 열 확산 로(low pressure, thermal diffusion furnace)에서 수행된다. 이것은 쿼츠 확산 로(quartz diffusion furnace)일 수 있다. 바람직하게는, LYDOP® 형의 확산 로가 사용되며(즉, 기술적 특성들이 국제 특허 출원 제WO 02/093621 A호에서 설명된 저압에서 동작하는 로), 이것은 실리콘 웨이퍼의 도펀트들의 확산을 허용한다.
본 발명의 다른 실시예에서, 단계 b)는 대기압 하에서 로에서 수행될 수 있다.
따라서 본 발명의 방법의 단계 b)는 이하의 연속적인 단계들을 포함한다:
b1) 먼저, 붕소는 단계 a) 후에 형성된 BSG 층으로부터 실리콘 웨이퍼에서 확산되며, 그 후,
b2) 붕소 및 인이 함께 확산되도록 인이 확산된다.
더 상세하게는, 단계 b)의 이러한 실시예에서, 먼저 붕소가 단계 a)에서 형성된 BSG 층으로부터 실리콘 웨이퍼 내에 확산되며, 이것은 p+ 영역의 형성을 허용한다. 이러한 목적으로, 로의 온도는 850 내지 1050 ℃일 수 있다. 유리하게는, 산소 기체의 유속은 500 내지 2000 sccm 이다. 붕소의 확산은 온도에 따라 15분에서 90분 동안 수행될 수 있다. 압력은 유리하게는 200 내지 400 mbars 사이에서 유지된다. 붕소 확산은, 그것이 충분한 BSF 를 형성하기에 더 긴 시간을 필요로 하기 때문에 인의 확산 전에 개시된다.
POCl3는 그후 로에 추가되고, 인의 확산은 n+ 영역의 형성을 허용하도록 개시된다. 붕소는 계속 확산하고, 이것은 p+ 영역이 계속 형성할 수 있도록 한다. 붕소 및 인은 따라서 함께 확산한다. 이러한 목적으로, 산소 기체의 유속은 유리하게는 300 내지 1000 sccm 사이로 감소된다. POCl3의 유속은 300 내지 800 sccm 사이에서 설정될 수 있다. 바람직하게는, 이러한 공동 확산은 10 내지 60 분 사이의 시간 동안 발생한다.
그러므로, 본 발명의 방법의 단계 b) 이후에, 실리콘 웨이퍼는 다음을 포함하도록 획득된다:
- PSG 층
- n+ 형 영역;
- p형 또는 n형 실리콘 웨이퍼;
- p+ 형 영역
- BRL;
- BSG 층;
- SiOx 확산을 방지하는 장벽층
본 발명에 따른 준비 방법의 단계 c)는 이하의 연속적인 단계들을 포함할 수 있다:
c1) BSG 및 PSG 층들을 제거하기 위해 제1의 습식 화학 에칭이, 예컨대 1 내지 10 % 농도(즉, 탈이온화된 물에서 1 내지 10 % 사이로 희석화됨)의 플루오르화수소산의 용액에서, 수행된다.
c2) BRL 내에 존재하는 붕소 및 로 대기(furnace atmosphere)에 존재하는 산소로부터 형성된 BSG 의 얇은 층을 얻기 위해 BRL 이, 예컨대 500 내지 2000 sccm 사이의 유속, 및 700 내지 1000 ℃ 사이의 온도에서 산소 기체를 통과시킴으로서, 산화된다.
c3) 단계 c2)의 완료시 형성된 BSG 산화층을 제거하기 위해 제2 습식 화학 에칭이, 예컨대 2% 플루오르화 수소산 용액에서, 수행된다.
단계 c2)에서 사용된 열 산화가 단계 c)에서 황산 및 과망간산 칼륨의 혼합물 또는 끓는 질산 용액을 사용하여 습신 산화에 의해 대체될 수 있다는 것을 유의되어져야 한다. 그러나, 이 기술은 이러한 화학 화합물들의 사용을 통해 발생할 수 있는 환경적 문제점들로 인해 이점이 적다.
본 발명의 방법의 단계 c)는 산화 로에서, 심지어 단계 b)에서 사용된 열 확산 로에서 유리하게 실행된다. (예컨대, LYDOP® 형 로)
본 발명의 방법의 단계 c)의 완료시, 실리콘 웨이퍼는 다음을 포함하도록 획득된다:
- n+ 형 영역,
- p형 및 n형 실리콘 웨이퍼,
- p+ 형 영역.
바람직하게는, 본 발명에 따라 실리콘 웨이퍼들 상에 n+pp+ 형 또는 p+nn+ 형의 구조를 준비하는 방법은 그것이 이상에서 설명된 바와 같이 단계들 a) 내지 c)로 구성되는 것을 특징으로 한다.
본 발명의 또다른 대상은 이상에서 설명된 바와 같은 준비 방법으로 얻어질 수 있는 n+pp+ 형 또는 p+nn+ 형의 구조를 갖는 실리콘 웨이퍼이다.
본 발명의 한 대상은 이상에서 설명된 바와 같은 준비 방법을 사용하여 n+pp+ 형 또는 p+nn+ 형의 구조를 가진 실리콘 웨이퍼가 준비되는 광전지 셀 제조 프로세스이다.
본 발명의 또다른 대상은 다음의 단계들을 포함하는 것을 특징으로 하는 광전지 셀들을 제조하는 프로세스이다:
a) 이상에서 설명된 준비 방법 이후에, n+pp+ 형 또는 p+nn+ 형의 구조를 갖는 실리콘 웨이퍼가 준비된다.
b) 단계 a)의 완료시 얻어지는 실리콘 웨이퍼의 전표면 상에 반사 방지층(anti-reflectance layer)이 증착된다.
c) 선택적으로, 패시베이션 층이 후표면 상에 증착된다.
d) 단계 b) 이후, 또는 선택적으로 단계 c) 이후에 획득되는 실리콘 웨이퍼의 전표면 및 후표면 상에 그리드들의 형태로 전기 콘택트들이 위치된다.
단계 b)는 유리하게는, SixNy:H(즉, 수소화 실리콘 나이트라이드(hydrogenated silicon nitride)를 증착함으로서 PECVD 를 통해 수행된다.
선택적으로, 단계 b)는 UV-CVD (Ultraviolet chemical vapour deposit)을 사용하여 수행될 수 있다.
세리그래피에 의해 단계 d)에 전기 콘택트들을 위치시키도록 행해지고, 그 후에 상기 세리그래피 동안 증착된 금속 페이스트를 경화시키고 양호한 콘택트를 보장하도록 어닐링한다. 그리드(grid)들) 내의(특히, 후 표면 상에서) 콘택트들의 세리그래피는, Al-BSF를 포함하는 광전지 셀들의 경우와 마찬가지로, 실리콘 웨이퍼들이 휘는 것이 회피되도록 할 수 있다.
본 발명의 또다른 대상은 이상에서 설명된 제조 프로세스로 얻어질 수 있는 광전지 셀이다.
본 발명은 첨부된 도면과 연관되어 이하에서 제시되는 상세한 설명의 도움을 받아 더 잘 이해될 것이며, 제한되지 않는 예로서, 특히 본 발명에 따른 실리콘 웨이퍼들 상에 n+pp+ 형 구조를 준비하는 방법의 한 실시예를 예시한다.
도 1은 본 발명에 따른 준비 방법의 단계들 a) 내지 c)의 수행을 개략적으로 예시한다.
도 2는 실리콘 웨이퍼에서의 깊이의 함수로서 60분동안 850 ℃에서 도펀트들(즉, 인과 붕소)의 확산 프로파일을 나타내는 그래프이다.
도 3은, 두 개의 광전지 셀들 중 하나가 본 발명의 방법에 따라 제조되고 그 두번째 셀이 Al-BSF로 제조된, 두 개의 광전지 셀들 상에 얻어진 내부 양자 수율을 나타내는 그래프이다.
도 1은 본 발명에 따라 n+pp+ 형 의 구조를 갖는 실리콘 웨이퍼를 준비하는 방법의 단계들 a) 내지 c)를 수행하는 것, 즉 이들 단계들 각각 후에 얻어진 실리콘 웨이퍼를 개략적으로 예시한다.
실리콘 웨이퍼(1)는 전표면(8) 및 후표면(9)을 포함하는 p형의 것이 사용된다.
본 발명에 따른 준비 방법의 단계 a)에서, 이 p형 실리콘 웨이퍼(1)의 후표면(9) 상에 붕소로 도핑된 산화 실리콘 층(BSG)(2)을 형성하는 데 PECVD가 사용되며, 그 후 SiOx 확산 방지 장벽층(3)이 형성된다. 도 1에서 설명된 바와 같은 단계 a) 이후에, 다음을 포함하는 실리콘 웨이퍼가 얻어진다:
- p 형 실리콘 웨이퍼(1),
- BSG 층(2),
- SiOx 확산 방지 장벽층(3).
그후, 이 방법의 단계 b)에서 제1 붕소가 확산된다. 그 다음에, 인과 붕소가 함께 확산하여 단계 a) 후에 얻어진 실리콘 웨이퍼의 전표면(8) 상에 후표면 PSG(4) 및 n+ 영역, 즉 인 풍부 영역(또는, 다시 말해서, 높게 인으로 도핑된 영역)을, 후표면(9) 상에 p+로 도핑된 영역(7) 및 붕소 풍부 층(BRL)(6)을 형성하도록 인의 소스가 확산된다.
이러한 방식으로, 도 1에 도시된 것과 같은 단계 b) 후에, 다음을 포함하는 실리콘 웨이퍼가 획득된다:
- PSG 층(4),
- n+ 형 영역(5),
- p 형 실리콘 웨이퍼(1),
- p+ 형 영역(7),
- BRL(6),
- BSG 층(2),
- SiOx 확산 방지 장벽층(3).
본 발명의 상기 방법의 단계 c)에서, BSG(2), PSG(4) 및 SiOx(3) 층들이 제거되며, BRL(6)은 산화되고 이 산화로부터 초래된 층이 제거된다. 도 1에서 예시된 바와 같이, 단계 c) 후의 실리콘 웨이퍼는 다음을 포함하도록 획득된다:
- n+ 형 영역(5),
- p형 실리콘 웨이퍼(1), 및
- 상기 실리콘 웨이퍼의 B-BSF 를 형성하는 p+ 형 영역(7).
도 2는 본 발명의 방법에 따라 준비되는 것과 같은 실리콘 웨이퍼의 도펀트들(인 및 붕소)의 60분동안 850 ℃ 에서의 확산 파일을 예시하는 그래프이다. 그러므로, (cm3 당 각각 인 및 붕소의 원자들의 수로서 표현되는) 농도가 실리콘 웨이퍼에서의 그들의 깊이(㎛로 표현)의 함수로 표현된다. SIMS(Secondary Ion Mass Spectroscopy)에 의해 측정들이 행해졌다.
도 3 및 표 1은 Al-BSF 를 갖는 기술분야에서 공지된 방법과 비교하여 본 발명의 방법의 실현가능성 결과들을 나타낸다.
도 3은, 두 개의 광전지 셀들 중 하나는 Al-BSF 를 가지며 다른 셀은 본 발명에 따라 준비되어 B-BSF를 갖는, p형 단결정 실리콘의 기판들로부터 형성된 두 개의 광전지 셀들 상에 획득된 내부 양자 수율을 나타내는 그래프이다.
이하의 표 1은 이들을 위해 획득된 광전지 규모들(magnitudes)을 상세화한다.
두 개의 광전지 셀들 상에 획득된 광전지 규모들.
Jcc (mA/cm2) Vco (mV) FF (%) 수율(%)
AL-BSF를 가진 셀 33.8 612 71.8 14.8
B-BSF를 가진 본 발명의 셀 34.8 615 72.5 15.5
이상의 표 1에서, 약자 << Jcc >> 는 단락 회로 광전류 밀도를 나타내며, 약자 << Vco >> 는 개방 회로 전압이다. 약자 << FF >> 는 폼팩터(form factor)를 나타내며, << 수율 (%) >> 은 광전지 변환의 수율을 나타낸다.

Claims (10)

  1. 실리콘 웨이퍼 상에 n+pp+ 형 또는 p+nn+ 형의 구조를 준비하는 방법으로서,
    a) 전표면(8) 및 후표면(9)을 포함하는 p형 또는 n형의 실리콘 웨이퍼(1) 상에, 붕소로 도핑된 산화 실리콘(BSG)(2)을 후표면(9) 상에 형성하고 그 후 SiOx 확산 방지 장벽 층(3)을 형성하도록 PECVD가 수행되며,
    b) 인과 붕소를 함께 확산하고 단계 a) 후에 획득된 웨이퍼의 전표면(8) 상에 인으로 도핑된 산화 실리콘 층(PSG)(4) 및 n+ 로 도핑된 영역(5)을 형성하고 단계 a) 후에 획득된 웨이퍼의 후표면(9) 상에 붕소 풍부 영역(BRL)(6) 및 p+로 도핑된 영역(7)을 형성하기 위해, 인 소스(phosphorus source)가 확산되며,
    c) 상기 BSG(2), PSG(4) 및 SiOx(3) 층들이 제거되며, BRL(6)이 산화되고 이 산화로부터 야기되는 층이 제거되는,
    연속적인 단계들을 포함하는 것을 특징으로 하는, 실리콘 웨이퍼 상에 n+pp+ 형 또는 p+nn+ 형의 구조를 준비하는 방법.
  2. 제1항에 있어서,
    BSG 층(2)의 형성 동안, 붕소 소스(boron source)로 사용된 전구체는 트리메틸-보레이트(trimethyl-borate)인, 실리콘 웨이퍼 상에 n+pp+ 형 또는 p+nn+ 형의 구조를 준비하는 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 BSG 층(2)의 형성은 500 내지 1500W 사이의 전력 및 300 내지 400 ℃ 사이의 온도에서 행해지는, 실리콘 웨이퍼 상에 n+pp+ 형 또는 p+nn+ 형의 구조를 준비하는 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    PECVD 에 의한 SiOx(3)의 증착은 500 내지 1500 W 사이의 전력 및 300 내지 400 ℃ 사이의 온도에서 수행되는, 실리콘 웨이퍼 상에 n+pp+ 형 또는 p+nn+ 형의 구조를 준비하는 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    단계 b)는 저압 또는 대기압에서 열 확산 로(thermal diffusion furnace)에서 수행되는, 실리콘 웨이퍼 상에 n+pp+ 형 또는 p+nn+ 형의 구조를 준비하는 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    단계 b)는:
    b1) 제1 붕소는 단계 a)의 완료시 형성된 BSG 층(2)으로부터 실리콘 웨이퍼(1)에 확산되고,
    b2) 붕소 및 인이 함께 확산되도록 인 소스가 확산되는,
    연속적인 단계들을 포함하는 것을 특징으로 하는, 실리콘 웨이퍼 상에 n+pp+ 형 또는 p+nn+ 형의 구조를 준비하는 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    단계 c)는:
    c1) 상기 BSG(2) 및 PSG(4) 층들을 제거하기 위해 제1 화학 에칭이 수행되고,
    c2) 상기 BRL(6)이 산화되고,
    c3) 단계 c2)의 완료시 형성된 산화층을 제거하기 위해 제2 화학 에칭이 수행되는,
    연속적인 단계들을 포함하는 것을 특징으로 하는, 실리콘 웨이퍼 상에 n+pp+ 형 또는 p+nn+ 형의 구조를 준비하는 방법.
  8. 제1항 내지 제7항 중 어느 한 항에 따른 준비 방법으로 획득될 수 있는 n+pp+ 형 또는 p+nn+ 형의 구조를 갖는 실리콘 웨이퍼.
  9. a) 제1항 내지 제7항 중 어느 한 항에 따른 준비 방법을 따르는 n+pp+ 형 또는 p+nn+ 형의 구조를 갖는 실리콘 웨이퍼가 준비되고,
    b) 단계 a)의 완료시 획득되는 실리콘 웨이퍼의 전표면 상에 반사 방지층이 증착되고,
    c) 후표면 상에 선택적으로 패시베이션(passivation) 층이 증착되고,
    d) 단계 b) 후에 또는 선택적으로 단계 c) 후에 획득되는 실리콘 웨이퍼의 전표면 및 후표면 상에 그리드들의 형태로 전기 콘택트들이 배열되는,
    단계들을 포함하는 것을 특징으로 하는, 광전지 셀들을 제조하는 프로세스.
  10. 제9항에 따른 제조 프로세스를 사용하여 획득될 수 있는 광전지 셀.
KR1020127030885A 2010-04-26 2011-04-26 실리콘 웨이퍼들 상에 ｎ+ｐｐ+ 또는 ｐ+ｎｎ+ 구조를 준비하는 방법 KR101777277B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR10/53154 2010-04-26
FR1053154A FR2959351B1 (fr) 2010-04-26 2010-04-26 Procede de preparation d’une structure de type n+pp+ ou de type p+nn+ sur plaques de silicium
PCT/FR2011/050948 WO2011135249A1 (fr) 2010-04-26 2011-04-26 Procédé de préparation d'une structure de type n+pp+ ou de type p+nn+ sur plaques de silicium

Publications (2)

Publication Number Publication Date
KR20130129818A true KR20130129818A (ko) 2013-11-29
KR101777277B1 KR101777277B1 (ko) 2017-09-11

Family

ID=43759723

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127030885A KR101777277B1 (ko) 2010-04-26 2011-04-26 실리콘 웨이퍼들 상에 ｎ+ｐｐ+ 또는 ｐ+ｎｎ+ 구조를 준비하는 방법

Country Status (7)

Country Link
US (1) US9082924B2 (ko)
JP (1) JP5940519B2 (ko)
KR (1) KR101777277B1 (ko)
CN (1) CN102971867B (ko)
DE (1) DE112011101439T5 (ko)
FR (1) FR2959351B1 (ko)
WO (1) WO2011135249A1 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103178152B (zh) * 2011-12-22 2015-09-16 茂迪股份有限公司 结晶硅太阳能电池的制造方法
JP2014045036A (ja) * 2012-08-24 2014-03-13 Amaya Corp 半導体装置の製造方法
NL2010116C2 (en) * 2013-01-11 2014-07-15 Stichting Energie Method of providing a boron doped region in a substrate and a solar cell using such a substrate.
KR101371801B1 (ko) 2013-01-11 2014-03-10 현대중공업 주식회사 양면수광형 태양전지의 제조방법
KR20150007394A (ko) * 2013-07-10 2015-01-21 현대중공업 주식회사 양면수광형 태양전지의 제조방법
JP6144778B2 (ja) * 2013-12-13 2017-06-07 信越化学工業株式会社 太陽電池の製造方法
DE112015002599T5 (de) * 2014-06-02 2017-04-06 Sumco Corporation Silicium-Wafer und Verfahren zu dessen Herstellung
DE102014109179B4 (de) 2014-07-01 2023-09-14 Universität Konstanz Verfahren zum Erzeugen von unterschiedlich dotierten Bereichen in einem Siliziumsubstrat, insbesondere für eine Solarzelle, und Solarzelle mit diesen unterschiedlich dotierten Bereichen
CN104538485A (zh) * 2014-11-06 2015-04-22 浙江正泰太阳能科技有限公司 一种双面电池的制备方法
CN105261670B (zh) * 2015-08-31 2017-06-16 湖南红太阳光电科技有限公司 晶体硅电池的低压扩散工艺
WO2017109835A1 (ja) * 2015-12-21 2017-06-29 三菱電機株式会社 太陽電池の製造方法
CN105702809A (zh) * 2016-04-07 2016-06-22 南昌大学 一种低温气相沉积固态扩散源制备用于太阳电池的掺杂硅的方法
CN108110088B (zh) * 2017-12-21 2020-11-10 苏州阿特斯阳光电力科技有限公司 太阳能电池的低压扩散工艺及利用其制备得到的太阳能电池
CN109301031B (zh) * 2018-09-12 2021-08-31 江苏林洋光伏科技有限公司 N型双面电池的制作方法
CN111384210B (zh) * 2019-12-27 2021-10-22 横店集团东磁股份有限公司 一种perc叠加se的高开压扩散高方阻工艺
CN111755563B (zh) * 2020-05-26 2022-03-18 晶澳（扬州）太阳能科技有限公司 一种p型单晶硅硼背场双面电池及其制备方法
CN111916347B (zh) * 2020-08-13 2023-03-21 中国电子科技集团公司第四十四研究所 一种用于soi片的磷扩散掺杂方法
CN113363334A (zh) * 2021-06-01 2021-09-07 常州时创能源股份有限公司 一种硼掺杂选择性发射极的制备方法
CN113629172B (zh) * 2021-09-14 2023-03-14 常州时创能源股份有限公司 一种太阳能电池的硼扩散方法及其制造方法
CN115020539A (zh) * 2022-05-27 2022-09-06 天津爱旭太阳能科技有限公司 一种perc电池背面结构、制备工艺及perc电池

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5363993A (en) * 1976-11-19 1978-06-07 Matsushita Electric Ind Co Ltd Production of semiconductor device
US4152824A (en) * 1977-12-30 1979-05-08 Mobil Tyco Solar Energy Corporation Manufacture of solar cells
FR2484709A1 (fr) * 1980-06-16 1981-12-18 Radiotechnique Compelec Perfectionnement a la realisation d'une cellule solaire en vue de neutraliser les risques de mauvais isolement a l'endroit des bords
US5258077A (en) * 1991-09-13 1993-11-02 Solec International, Inc. High efficiency silicon solar cells and method of fabrication
JP3722326B2 (ja) * 1996-12-20 2005-11-30 三菱電機株式会社 太陽電池の製造方法
JP2000277503A (ja) * 1999-01-19 2000-10-06 Asahi Denka Kogyo Kk ホウ素ドープシリカ膜の形成方法及び電子部品の製造方法
FR2824663B1 (fr) * 2001-05-14 2004-10-01 Semco Sa Procede et dispositif de dopage, diffusion et oxydation pyrolithique de plaquettes de silicium a pression reduite
JP2008124381A (ja) * 2006-11-15 2008-05-29 Sharp Corp 太陽電池
JP5277485B2 (ja) * 2007-12-13 2013-08-28 シャープ株式会社 太陽電池の製造方法
JPWO2009131111A1 (ja) * 2008-04-25 2011-08-18 株式会社アルバック 太陽電池の製造方法，太陽電池の製造装置，及び太陽電池
WO2010025262A2 (en) * 2008-08-27 2010-03-04 Applied Materials, Inc. Back contact solar cells using printed dielectric barrier
DE102010029741B4 (de) * 2010-06-07 2013-02-28 Solarworld Innovations Gmbh Verfahren zum Herstellen von Silizium-Wafern, Silizium Wafer und Verwendung eines Silizium-Wafer als Silizium-Solarzelle

Also Published As

Publication number Publication date
CN102971867B (zh) 2015-11-25
FR2959351B1 (fr) 2013-11-08
WO2011135249A1 (fr) 2011-11-03
US9082924B2 (en) 2015-07-14
JP5940519B2 (ja) 2016-06-29
KR101777277B1 (ko) 2017-09-11
CN102971867A (zh) 2013-03-13
FR2959351A1 (fr) 2011-10-28
DE112011101439T5 (de) 2013-04-11
US20130112260A1 (en) 2013-05-09
JP2013526049A (ja) 2013-06-20

Similar Documents

Publication Publication Date Title
KR101777277B1 (ko) 실리콘 웨이퍼들 상에 ｎ+ｐｐ+ 또는 ｐ+ｎｎ+ 구조를 준비하는 방법
KR101389546B1 (ko) 표면 패시베이션이 향상된 결정성 실리콘 태양 전지의 제조 방법
CN110546768B (zh) 太阳能电池元件以及太阳能电池元件的制造方法
JP5737204B2 (ja) 太陽電池及びその製造方法
CN102403369A (zh) 一种用于太阳能电池的钝化介质膜
TWI518937B (zh) Manufacture of solar cells
US20170194519A1 (en) Solar cell element
CN103022265A (zh) 太阳能电池片及其扩散方法
CN113948611A (zh) 一种p型ibc电池及其制备方法、组件、光伏系统
CN116741877A (zh) 一种tbc电池制备方法及tbc电池
JP6426486B2 (ja) 太陽電池素子の製造方法
JP2002222973A (ja) 光電変換素子およびその製造方法
TW201818557A (zh) 高光電變換效率太陽電池及高光電變換效率太陽電池之製造方法
KR101065384B1 (ko) 태양전지 및 그 제조방법
KR101024322B1 (ko) 태양전지용 웨이퍼 제조 방법, 그 방법으로 제조된 태양전지용 웨이퍼 및 이를 이용한 태양전지 제조 방법
WO2022007320A1 (zh) 一种太阳能电池的制备方法及太阳能电池
JP6224513B2 (ja) 太陽電池素子の製造方法
CN102122683A (zh) 采用腐蚀浆料法制备单晶硅太阳能电池选择发射极的工艺
KR101321538B1 (ko) 벌크형 실리콘 태양 전지 및 그 제조 방법
JP2009295913A (ja) 太陽電池およびその製造方法
WO2012169277A1 (ja) テクスチャ構造の形成方法および太陽電池の製造方法
CN116913984B (zh) 电介质层及制备方法、太阳电池、光伏组件
CN116344641A (zh) Ga2O3/SiTOPCon光伏电池及制备方法
CN117727805A (zh) 一种多晶太阳电池片及其制备方法和应用
KR101224643B1 (ko) 태양전지 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant