KR20130129673A - 박막 트랜지스터 표시판 및 그 제조 방법 - Google Patents

박막 트랜지스터 표시판 및 그 제조 방법 Download PDF

Info

Publication number
KR20130129673A
KR20130129673A KR1020120053719A KR20120053719A KR20130129673A KR 20130129673 A KR20130129673 A KR 20130129673A KR 1020120053719 A KR1020120053719 A KR 1020120053719A KR 20120053719 A KR20120053719 A KR 20120053719A KR 20130129673 A KR20130129673 A KR 20130129673A
Authority
KR
South Korea
Prior art keywords
gate line
drain electrode
semiconductor layer
gate
contact hole
Prior art date
Application number
KR1020120053719A
Other languages
English (en)
Other versions
KR101987985B1 (ko
Inventor
류혜영
김기원
박재우
윤갑수
최영주
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020120053719A priority Critical patent/KR101987985B1/ko
Priority to US13/725,333 priority patent/US9142680B2/en
Publication of KR20130129673A publication Critical patent/KR20130129673A/ko
Application granted granted Critical
Publication of KR101987985B1 publication Critical patent/KR101987985B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

박막 트랜지스터 표시판을 제공한다. 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판은 기판, 상기 기판 위에 위치하는 게이트선, 상기 게이트선 위에 위치하는 게이트 절연막, 상기 게이트 절연막 위에 위치하는 반도체층, 상기 반도체층 위에 위치하는 소스 전극을 포함하는 데이터선 및 드레인 전극, 상기 데이터선 및 상기 드레인 전극 위에 위치하고, 접촉 구멍을 갖는 보호막 그리고 상기 보호막 위에 위치하는 화소 전극을 포함하고, 상기 접촉 구멍은 상기 화소 전극과 상기 드레인 전극을 연결하고, 상기 반도체층의 채널부 및 상기 접촉 구멍은 상기 게이트선이 뻗어 있는 연장선 상에 위치한다.

Description

박막 트랜지스터 표시판 및 그 제조 방법{THIN FILM TRANSISTOR ARRAY PANEL AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 박막 트랜지스터 표시판 및 그 제조 방법에 관한 것이다.
액정 표시 장치(liquid crystal display, LCD), 유기 발광 표시 장치(organic light emitting diode display, OLED display) 및 전기 영동 표시 장치(electrophoretic display), 플라즈마 표시 장치(plasma display) 등의 평판 표시 장치는 복수 쌍의 전기장 생성 전극과 그 사이에 들어 있는 전기 광학(electro-optical) 활성층을 포함한다. 액정 표시 장치는 전기 광학 활성층으로 액정층을 포함하고, 유기 발광 표시 장치는 전기 광학 활성층으로 유기 발광층을 포함한다. 한 쌍을 이루는 전기장 생성 전극 중 하나는 통상 스위칭 소자에 연결되어 전기 신호를 인가받고, 전기 광학 활성층은 이러한 전기 신호를 광학 신호로 변환함으로써 영상을 표시한다.
평판 표시 장치에는 박막 트랜지스터가 형성되는 표시판이 포함될 수 있다. 박막 트랜지스터 표시판에는 여러 층의 전극, 반도체 등이 패터닝되며, 일반적으로 패터닝 공정에 마스크(mask)를 이용한다.
한편, 고해상도의 평판 표시 장치를 제조하기 위하여는 화소 하나의 크기를 작게 형성할 필요가 있다. 하지만, 화소의 크기를 줄이기 위해서는 화소 내의 개구 영역을 충분히 확보해야 하는 한편 콘택홀의 크기 등 개구 영역을 감소시키는 구성요소가 차지하는 면적도 고려해야 하기 때문에 설계하는데 어려움이 있다.
본 발명이 해결하고자 하는 과제는 고해상도 및 개구율을 개선하는 박막 트랜지스터 표시판 및 그 제조 방법을 제공하는데 있다.
본 발명의 한 실시예에 따른 박막 트랜지스터 표시판은 기판, 상기 기판 위에 위치하는 게이트선, 상기 게이트선 위에 위치하는 게이트 절연막, 상기 게이트 절연막 위에 위치하는 반도체층, 상기 반도체층 위에 위치하는 소스 전극을 포함하는 데이터선 및 드레인 전극, 상기 데이터선 및 상기 드레인 전극 위에 위치하고, 접촉 구멍을 갖는 보호막 그리고 상기 보호막 위에 위치하는 화소 전극을 포함하고, 상기 접촉 구멍은 상기 화소 전극과 상기 드레인 전극을 연결하고, 상기 반도체층의 채널부 및 상기 접촉 구멍은 상기 게이트선이 뻗어 있는 연장선 상에 위치한다.
상기 게이트선은 상기 게이트선이 뻗어 있는 연장선에서 돌출되어 형성된 게이트 전극을 포함할 수 있다.
상기 소스 전극은 상기 게이트선과 중첩할 수 있다.
상기 드레인 전극은 상기 게이트선과 중첩하고, 상기 게이트선을 중심으로 상하 대칭일 수 있다.
상기 반도체층의 채널부 폭은 상기 게이트선의 폭과 동일할 수 있다.
상기 소스 전극은 상기 게이트선과 중첩할 수 있다.
상기 드레인 전극은 상기 게이트선과 중첩하고, 상기 게이트선을 중심으로 상하 대칭일 수 있다.
상기 드레인 전극은 상기 반도체층 일부를 드러내는 개구부를 포함할 수 있다.
상기 개구부에 의해 드러난 상기 반도체층 부분은 절연 특성을 가질 수 있다.
상기 개구부의 넓이는 상기 접촉 구멍의 넓이보다 작을 수 있다.
상기 게이트선은 상기 게이트선이 뻗어 있는 연장선 상에서 벗어난 꺾인 부분을 포함할 수 있다.
상기 기판 위에 위치하는 차광 부재를 더 포함하고, 상기 차광 부재는 상기 드레인 전극을 완전히 덮고, 상기 게이트선을 중심으로 상하 대칭일 수 있다.
상기 반도체층의 평면 모양은 상기 채널부 이외의 부분에서 상기 소스 전극을 포함하는 상기 데이터선 및 상기 드레인 전극을 포함하는 평면 모양과 동일할 수 있다.
상기 반도체층은 산화물 반도체로 형성할 수 있다.
본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판 제조 방법은 은 기판 위에 게이트선을 형성하는 단계, 상기 게이트선 위에 게이트 절연막을 형성하는 단계, 상기 게이트 절연막 위에 반도체층을 형성하는 단계, 상기 반도체층 위에 소스 전극을 포함하는 데이터선 및 드레인 전극을 형성하는 단계, 상기 데이터선 및 상기 드레인 전극 위에 절연 물질을 증착하는 단계, 상기 절연 물질을 패터닝하여 접촉 구멍을 갖는 보호막을 형성하는 단계 그리고 상기 보호막 위에 상기 접촉 구멍을 통해 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함하고, 상기 반도체층의 채널부 및 상기 접촉 구멍은 상기 게이트선이 뻗어 있는 연장선 상에 형성한다.
상기 접촉 구멍에 의해 노출되는 상기 드레인 전극을 패터닝하여 개구부를 형성하는 단계를 더 포함할 수 있다.
상기 개구부에 의해 드러나는 상기 반도체층 부분을 플라즈마 처리하는 단계를 더 포함할 수 있다.
상기 플라즈마 처리된 반도체층 부분은 절연 특성을 가질 수 있다.
상기 플라즈마 처리하는 단계는 산소 플라즈마 처리할 수 있다.
상기 개구부를 형성하는 단계에서 상기 개구부의 넓이는 상기 접촉 구멍의 넓이보다 작게 형성할 수 있다.
이와 같이 본 발명의 한 실시예에 따르면, 게이트 배선 상에 박막 트랜지스터의 채널부 및 접촉 구멍을 형성함으로써 게이트-소스, 게이트-드레인 간의 캡을 감소하고, 화소 사이즈를 감소할 수 있습니다.
도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판을 나타내는 평면도이다.
도 2는 도 1의 절단선 II-II를 따라 자른 단면도이다.
도 3은 본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판을 나타내는 평면도이다.
도 4는 본 발명의 또 다른 실시예에 따른 박막 트랜지스터 표시판을 나타내는 평면도이다.
도 5는 도 4의 절단선 V-V를 따라 자른 단면도이다.
도 6은 본 발명의 또 다른 실시예에 따른 박막 트랜지스터 표시판을 나타내는 평면도이다.
도 7은 본 발명의 또 다른 실시예에 따른 박막 트랜지스터 표시판을 나타내는 평면도이다.
도 8은 본 발명의 또 다른 실시예에 따른 박막 트랜지스터 표시판을 나타내는 평면도이다.
첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.
도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장된 것이다. 또한, 층이 다른 층 또는 기판 "상"에 있다고 언급되는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 층이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 의미한다.
도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판을 나타내는 평면도이다. 도 2는 도 1의 절단선 II-II를 따라 자른 단면도이다.
도 1을 참고하면, 본 실시예에 따른 박막 트랜지스터 표시판은 투명한 유리 또는 플라스틱 따위로 만들어진 절연 기판(110) 위에 게이트선(121)이 위치한다.
게이트선(121)은 게이트 신호를 전달하며, 주로 가로 방향으로 뻗어 있다. 각 게이트선(121)은 게이트선(121)으로부터 돌출한 게이트 전극(124)과 다른 층 또는 게이트 구동부(도시하지 않음)와의 접속을 위한 넓은 끝 부분(도시하지 않음)을 포함할 수 있다.
게이트선(121) 및 게이트 전극(124)은 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은 계열 금속, 구리(Cu), 구리망간(CuMn)과 같은 구리 합금 등 구리 계열 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 등을 포함할 수 있다. 또는 게이트선(121) 및 게이트 전극(124)은 ITO(indium tin oxide), IZO(indium zinc oxide), AZO(aluminium doped ZnO) 등의 투명성 도전 물질을 포함할 수도 있다.
본 실시예에서는 게이트선(121) 및 게이트 전극(124)이 단일막으로 형성되는 것으로 설명하였으나, 이에 한정되지 않고 이중막 또는 삼중막 형태 등으로 형성될 수 있다.
이중막 구조를 갖는 경우, 게이트선(121) 및 게이트 전극(124)은 하부막 및 상부막으로 형성될 수 있고, 하부막은 몰리브덴(Mo)과 몰리브덴 합금 등 몰리브덴 계열의 금속, 크롬(Cr), 크롬 합금, 티타늄(Ti), 티타늄 합금, 탄탈늄(Ta), 탄탈늄 합금, 망간(Mn), 망간 합금 중에서 선택된 하나로 이루어질 수 있다. 상부막은 알루미늄(Al)과 알루미늄 합금 등 알루미늄 계열의 금속, 은(Ag)과 은 합금 등 은 계열의 금속, 구리(Cu)와 구리 합금 등 구리 계열의 금속 중 선택된 하나로 이루어질 수 있다. 삼중막 구조의 경우, 서로 물리적 성질이 다른 막들이 조합되어 형성될 수 있다
게이트선(121) 및 게이트 전극(124) 위에 게이트 절연막(140)이 위치한다. 게이트 절연막(140)은 질화규소(SiNx), 산화규소(SiOx), 산질화 규소(silicon oxynitride; SiON), 유기 절연 물질 등을 포함할 수 있다. 게이트 절연막(140)은 두 개 이상의 절연막(도시하지 않음)을 포함하는 다중막 구조를 가질 수도 있다. 예를 들어, 게이트 절연막(140)의 상층부는 산화규소(SiOx), 하층부는 질화규소(SiNx)일 수 있으며, 또는 상층부는 산화규소(SiOx), 하층부는 산질화 규소(silicon oxynitride; SiON)일 수 있다. 이 후 설명하는 반도체층(154)이 산화물 반도체로 형성되는 경우, 산화물 반도체와 접촉하는 게이트 절연막(140)이 산화물을 포함하는 경우, 채널층의 열화를 방지할 수 있다.
게이트 절연막(140) 위에는 반도체층(151, 154)이 형성되어 있다. 반도체층(151, 154)은 데이터선(171) 하부에서 세로 방향으로 뻗어 있는 선형 부분(151)과, 게이트 전극(124)을 향하여 뻗어 나온 돌출부(projection; 154)를 포함한다.
반도체층(151, 154)은 비정질 실리콘, 결정질 실리콘 또는 산화물 반도체로 형성될 수 있다.
반도체층(151, 154) 위에 소스 전극(173)을 포함하는 데이터선(171) 및 드레인 전극(175)이 서로 이격되어 위치한다. 데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121)과 교차한다.
데이터선(171), 소스 전극(173) 및 드레인 전극(175)은 알루미늄이나 알루미늄 합금 등 알루미늄 계열 금속, 은이나 은 합금 등 은 계열 금속, 구리나 구리망간과 같은 구리 합금 등 구리 계열 금속, 몰리브덴이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬, 탄탈륨 및 티타늄 따위로 만들어질 수 있다. 예를 들어, 몰리브덴 합금으로 Mo-Nb, Mo-Ti가 있다. 또는 데이터선(171), 소스 전극(173) 및 드레인 전극(175)은 ITO, IZO, AZO 등의 투명성 도전 물질로 만들어질 수도 있다. 데이터선(171), 소스 전극(173) 및 드레인 전극(175)은 두 개 이상의 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수도 있다. 예를 들어, Mo/Al/Mo, Mo/Al, Mo/Cu, CuMn/Cu, Ti/Cu 등이 있다.
본 실시예에서는 소스 전극(173)이 데이터선(171)의 일부분으로 세로 방향으로 뻗은 데이터선(171)의 연장선 상에 위치하는 것으로 설명하였으나, 데이터선(171)으로부터 돌출되어 U자 형상을 가지도록 형성할 수 있다. 물론, U자 형상은 다양한 형태로 변형 가능하다.
반도체층의 돌출부(154)에서 소스 전극(173)과 드레인 전극(175) 사이에 소스 전극(173) 및 드레인 전극(175)으로 가리지 않고 노출된 부분이 있다. 이 부분은 박막 트랜지스터의 채널부를 형성할 수 있다. 반도체층(151, 154)은 반도체층(154)의 채널부를 제외하고, 소스 전극(173) 및 드레인 전극(175)과 실질적으로 동일한 평면 패턴을 가질 수 있다.
하나의 게이트 전극(124), 하나의 소스 전극(173) 및 하나의 드레인 전극(175)은 산화물 반도체층(154)과 함께 하나의 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널은 소스 전극(173)과 드레인 전극(175) 사이에 형성된다.
본 실시예에서 박막 트랜지스터의 채널부(CH)는 가로 방향으로 뻗어 있는 게이트선(121)의 연장선 상에 위치한다. 게이트선(121)이 가로 방향으로 뻗으면서 채널부(CH)와 교차하는 모양이다. 채널부(CH)는 게이트선(121)으로부터 돌출된 게이트 전극(124)과 일부 중첩할 수 있다.
그리고, 본 실시예에서 드레인 전극(175)은 박막 트랜지스터의 채널부(CH)와 마찬가지로 게이트선(121)이 뻗어 있는 연장선 상에 위치한다.
드레인 전극(175)은 게이트선(121)을 중심으로 상하 대칭이 되도록 형성할 수 있다.
데이터선(171), 소스 전극(173), 드레인 전극(175) 및 노출된 반도체층의 돌출부(154) 부분 위에는 하부 보호막(180a)이 형성되어 있다. 하부 보호막(180a)은 질화 규소나 산화 규소 따위의 무기 절연물로 형성할 수 있다.
하부 보호막(180a)은 드레인 전극(175) 일부를 드러내는 제1 접촉 구멍(187)을 갖는다. 본 실시예에서 제 1 접촉 구멍(187)은 도 1에 도시한 바와 같이 게이트선(121)이 뻗어 있는 연장선 상에 위치한다.
이처럼 본 실시예에서 반도체층(151, 154)의 채널부(CH)와 제1 접촉 구멍(187)을 게이트선(121)이 뻗어 있는 연장선 상에 형성함으로써 박막 트랜지스터의 드레인 영역과 제1 접촉 구멍(187)이 형성되는 드레인 전극(175) 부분을 연결하는 전극 구성 부분을 생략할 수 있다. 따라서, 마진을 고려하여 드레인 전극을 형성하기 위한 가로 사이즈 등을 줄일 수 있는 구조이기 때문에 화소 크기를 줄일 수 있다.
이처럼 본 실시예에서 반도체층(151, 154)의 채널부(CH)와 제1 접촉 구멍(187)을 게이트선(121)이 뻗어 있는 연장선 상에 형성함으로써 차광 부재(BM)의 폭(D1)을 감소시켜 개구율을 증가시킬 수 있다. 차광 부재(BM)는 빛샘을 방지하기 위해 형성하는 것으로 블랙 매트릭스라고도 한다. 차광 부재(BM)는 게이트선(121)을 중심으로 상하 대칭으로 형성할 수 있다.
본 실시예에서 드레인 전극(175)이 게이트선(121)과 중첩하기 때문에 게이트-드레인 기생 용량이 증가할 수 있으나, 반도체층(151, 154)을 산화물 반도체로 형성하게 되면 구동 전압을 낮출 수 있기 때문에 기생 용량 증가를 최소화할 수 있다. 본 실시예에서 반도체층(151, 154)은 산화물 반도체로 형성하는 것이 바람직하다.
본 실시예에서 반도체층(151, 154)의 평면 모양은 채널부(CH) 이외의 부분에서 소스 전극(173)을 포함하는 데이터선(171) 및 드레인 전극(175)을 포함하는 평면 모양과 동일할 수 있다.
하부 보호막(180a) 위에 제2 접촉 구멍(188)을 갖는 유기 절연막(181)과 상부 보호막(180b)이 위치할 수 있다. 제2 접촉 구멍(188)은 제1 접촉 구멍(187)보다 넓게 형성될 수 있고, 상부 보호막(180b)은 하부 보호막(180a)과 유사하게 질화 규소나 산화 규소 따위의 무기 절연물로 형성할 수 있다. 유기 절연막(181)과 상부 보호막(180b)은 생략될 수 있다.
상부 보호막(180b) 위에 화소 전극(191)이 위치한다. 화소 전극(191)은 접촉 구멍(187, 188)을 통하여 드레인 전극(175)과 물리적, 전기적으로 연결되어 있으며, 드레인 전극(175)으로부터 데이터 전압을 인가 받는다. 화소 전극(191)은 ITO, IZO 등을 포함하는 투명한 도전성 산화물을 포함할 수 있다.
도 3은 본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판을 나타내는 평면도이다.
도 3의 실시예는, 도 1 및 도 2에서 설명한 실시예와 대부분 동일하고, 이하 차이가 있는 부분에 대해 설명하기로 한다.
도 3을 참고하면, 도 1의 실시예와 달리 게이트 전극(124)이 형성되지 않고, 게이트선(121)은 가로 방향을 따라 실질적으로 동일한 폭을 가지면서 뻗어 있다. 이 때, 소스 전극(173) 및 드레인 전극(175)으로 가리지 않고 노출된 부분이 게이트선(121) 폭보다 넓게 형성되더라도 게이트 전극(121)이 형성되지 않기 때문에 게이트선(121)과 중첩하는 반도체층의 돌출부(154)의 세로 방향의 폭은 반도체층의 돌출부(154)의 폭보다 작다. 다시 말해, 채널부(CH)의 폭은 게이트선(121)의 폭과 동일하게 형성된다.
또한, 반도체층의 돌출부(154)를 게이트선(121)과 완전히 중첩하는 형태로 형성할 수 있고, 이 경우에는 어느 정도 오정렬(mis-align)이 발생하더라도 채널부(CH)의 폭은 일정하게 유지될 수 있다.
본 실시예에 따르면 게이트 전극(124)을 형성하지 않기 때문에 게이트선(121)과 소스 전극(173) 또는 드레인 전극(175)이 중첩하는 면적이 줄어들기 때문에 게이트와 소스 또는 게이트와 드레인 사이에 발생할 수 있는 기생 용량을 줄일 수 있다.
도 1의 실시예와 차이가 있는 부분을 제외하고 도 1의 실시예에서 설명한 내용들은 도 3의 실시예에 적용될 수 있다.
도 4는 본 발명의 또 다른 실시예에 따른 박막 트랜지스터 표시판을 나타내는 평면도이다. 도 5는 도 4의 절단선 V-V를 따라 자른 단면도이다.
도 4 및 도 5의 실시예는 도 1의 실시예와 대부분 동일하고, 이하 차이가 있는 부분에 대해 설명하기로 한다.
도 4 및 도 5를 참고하면, 드레인 전극(175)에 반도체층의 돌출부(154) 일부를 드러내는 개구부(185)가 형성되어 있다. 개구부(185)는 하부 보호막(180a)이 갖는 제1 접촉 구멍(187)보다 작게 형성될 수 있다. 개구부(185)에 의해 노출된 반도체층의 돌출부(154)는 절연 특성을 갖는 절연부(154I)일 수 있다. 절연부(154I)를 형성하기 위해 개구부(185)에 의해 노출된 드레인 전극(175) 부분을 플라즈마 처리할 수 있다. 플라즈마 처리는 산소 플라즈마 처리를 포함할 수 있고, 하부 보호막(180a), 유기 절연막(180), 상부 보호막(180b)에 대한 패터닝 이후에 후처리 과정으로 진행할 수 있다. 따라서, 절연부(154I)가 반도체나 메탈 특성을 갖지 않도록 할 수 있다.
본 실시예에 따르면, 게이트선(121)과 중첩하는 드레인 전극(175) 부분을 줄임으로써 게이트와 드레인 사이에 발생할 수 있는 기생 용량을 보다 줄이는 효과가 있다. 그리고, 개구부(185)가 형성됨으로써 화소 전극(191)과 반도체층의 돌출부(154)가 직접 접촉하는 문제가 발생할 수 있으나, 반도체층의 돌출부(154)에 절연부(154I)를 형성함으로써, 화소 전극과 반도체층(154)가 쇼트되지 않도록 한다.
본 실시예에서 개구부(185)의 모양은 제1 접촉 구멍(187)와 유사한 사각형이고, 제1 접촉 구멍(187) 가운데에 위치한다. 따라서, 화소 전극(191)은 반도체층의 돌출부(154) 중에서 절연부(154I)와 접촉하면서 동시에 제1 접촉 구멍의 가장 자리 부분에서 노출되어 있는 드레인 전극(175) 부분과 접촉한다.
도 1의 실시예와 차이가 있는 부분을 제외하고 도 1의 실시예에서 설명한 내용들은 도 4 및 도 5의 실시예에 적용될 수 있다.
도 6 및 도 7은 본 발명의 또 다른 실시예에 따른 박막 트랜지스터 표시판을 나타내는 평면도이다.
도 6 및 도 7의 실시예는 도 4의 실시예에서 개구부(185)의 모양 또는 위치를 변형한 것이다. 따라서, 차이가 있는 부분에 대해서만 설명하기로 하고, 도 4 및 도 5의 실시예에서 설명한 내용은 대부분 본 실시예에 적용할 수 있다.
도 6을 참고하면, 개구부(175)가 제1 접촉 구멍(187)의 왼쪽 변을 중심으로 위치한다. 따라서, 화소 전극(191)은 제1 접촉 구멍(187) 내에서 오른쪽 부분에 위치하는 드레인 전극(175)과 주로 접촉한다.
도 7을 참고하면, 개구부(175)가 제1 접촉 구멍(187)의 가운데 부분을 중심으로 세로 방향으로 긴 직사각형 형태로 형성되어 있다. 따라서, 화소 전극(191)은 제1 접촉 구멍(187)의 좌우 가장자리 부분에 위치하는 드레인 전극(175)과 접촉할 수 있다.
도 6 및 도 7의 실시예에서 개구부(185)의 위치 및 모양에 대한 실시예를 설명하였으나, 이에 한정되지 않고 화소 전극(191)과 드레인 전극(175)이 전기적, 물질적으로 연결 가능하게 하는 범위에서 드레인 전극(175) 일부를 패터닝할 수 있다면 개구부(185)의 위치 및 모양은 다양하게 변형 가능하다.
도 8은 본 발명의 또 다른 실시예에 따른 박막 트랜지스터 표시판을 나타내는 평면도이다.
도 8은 도 3의 실시예를 변형한 형태로 차이가 있는 부분에 대해서 설명하기로 한다.
도 8을 참고하면, 도 3의 실시예와 마찬가지로 박막 트랜지스터의 채널부(CH) 및 제1 접촉 구멍(187)이 게이트선(121)과 중첩한다. 도 3의 실시예와 달리 본 실시예에의 게이트선(121)은 일부 꺾인 부분을 포함한다. 게이트선(121)의 꺾인 부분은 채널부(CH)과 채널부(CH)에서 멀리 떨어진 데이터선(171) 사이에 형성된다. 이와 같이 채널부(CH)와 차광 부재(BM)의 거리(D3)를 약간 늘림으로써 오정렬이 발생하여 채널부(CH)가 차광 부재(BM) 밖으로 노출될 가능성을 줄일 수 있다.
이하에서는 본 발명의 박막 트랜지스터 표시판을 제조하는 방법에 대해 도 4 및 도 5를 참고하여 간단히 설명하기로 한다.
기판(110) 위에 가로 방향으로 뻗어 있는 게이트선(121)을 형성한다. 실시예에 따라서 게이트선(121)으로부터 돌출된 게이트 전극(124)을 형성할 수도 있고 생략할 수도 있다.
게이트선(121) 위에 게이트 절연막(140)을 형성하고, 게이트 절연막(140) 위에 세로 방향으로 뻗어 있는 선형 부분(151)과, 게이트 전극(124)을 향하여 뻗어 나온 돌출부(projection; 154)를 포함하는 반도체층(151, 154)을 형성한다.
반도체층(151, 154) 위에 세로 방향으로 뻗으면서 게이트선(121)과 교차하는 데이터선(171)을 형성한다. 게이트선(121)과 교차하는 데이터선(171) 부분은 소스 전극(173)을 형성하고, 채널부(CH)를 중심으로 소스 전극(175)과 이격된 위치에 드레인 전극(175)을 형성한다. 드레인 전극(175)은 게이트선(121)이 뻗어 있는 연장선 상에 위치하도록 형성할 수 있다.
본 실시예에서는 소스 전극(173)이 데이터선(171)의 일부로 형성하는 것으로 설명하였으나, 데이터선(171)으로부터 돌출되어 U자 형상을 가지도록 형성할 수 있다. 물론, U자 형상은 다양한 형태로 변형 가능하다.
데이터선(171), 소스 전극(173), 드레인 전극(175) 및 노출된 반도체층의 돌출부(154) 부분 위에 무기 절연 물질 또는 유기 물질 등을 증착한 후 패터닝하여 제1 접촉 구멍(187)을 갖는 하부 보호막(180a), 제2 접촉 구멍(188)을 갖는 유기 절연막(181)을 형성한다. 하부 보호막(180a), 유기 절연막(181) 위에 무기 절연 물질 등을 증착한 후에 패터닝하여 상부 보호막(180b)을 형성할 수 있다. 상부 보호막(180b)은 제1 접촉 구멍(187)과 중첩하는 형태로 접촉 구멍(미도시)을 포함할 수 있다.
하부 보호막(180a), 유기 절연막(181) 및 상부 보호막(180b)의 증착 및 패터닝하는 순서는 다양하게 변형 가능하다. 여기서, 유기 절연막(181), 상부 보호막(180b)은 형성하지 않을 수 있다.
본 실시예에서 하부 보호막(180a)을 형성하는 과정에서 드레인 전극(175) 일부가 노출된다. 이 때, 노출된 드레인 전극(175) 일부를 패터닝하여 개구부(185)를 형성하고, 개구부(185)에 의해 반도체층의 돌출부(154)를 노출한다. 노출된 반도체층의 돌출부(154)를 플라즈마 처리하여 절연부(154I)를 형성한다. 플라즈마 처리는 산소 플라즈마 처리를 포함할 수 있다. 이처럼, 플라즈마 처리된 절연부(154I)는 반도체 및 메탈 특성이 약해져 절연 특성을 갖는다.
개구부(185)의 넓이는 제1 접촉 구멍(187)의 넓이보다 작게 형성한다.
개구부(185), 제1 접촉 구멍(187), 제2 접촉 구멍(188) 및 상부 보호막(180b)이 갖는 접촉 구멍(미도시)을 채우도록 화소 전극 물질을 증착한 후에 패터닝하여 화소 전극(191)을 형성한다.
본 실시예에 따른 박막 트랜지스터 표시판 제조 방법은 도 4의 실시예에 따른 박막 트랜지스터 표시판을 제조하는 것을 중심으로 설명하였으나, 다른 실시예에 따른 박막 트랜지스터 표시판을 형성하기 위해 변형 가능하다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
110 기판 121 게이트선
124 게이트 전극 140 게이트 절연막
151, 154 반도체층 173 소스 전극
175 드레인 전극 185 개구부
187 제1 접촉 구멍 191 화소 전극

Claims (20)

  1. 기판,
    상기 기판 위에 위치하는 게이트선,
    상기 게이트선 위에 위치하는 게이트 절연막,
    상기 게이트 절연막 위에 위치하는 반도체층,
    상기 반도체층 위에 위치하는 소스 전극을 포함하는 데이터선 및 드레인 전극,
    상기 데이터선 및 상기 드레인 전극 위에 위치하고, 접촉 구멍을 갖는 보호막 그리고
    상기 보호막 위에 위치하는 화소 전극을 포함하고,
    상기 접촉 구멍은 상기 화소 전극과 상기 드레인 전극을 연결하고,
    상기 반도체층의 채널부 및 상기 접촉 구멍은 상기 게이트선이 뻗어 있는 연장선 상에 위치하는 박막 트랜지스터 표시판.
  2. 제1항에서,
    상기 게이트선은 상기 게이트선이 뻗어 있는 연장선에서 돌출되어 형성된 게이트 전극을 포함하는 박막 트랜지스터 표시판.
  3. 제2항에서,
    상기 소스 전극은 상기 게이트선과 중첩하는 박막 트랜지스터 표시판.
  4. 제3항에서,
    상기 드레인 전극은 상기 게이트선과 중첩하고, 상기 게이트선을 중심으로 상하 대칭인 박막 트랜지스터 표시판.
  5. 제1항에서,
    상기 반도체층의 채널부 폭은 상기 게이트선의 폭과 동일한 박막 트랜지스터 표시판.
  6. 제5항에서,
    상기 소스 전극은 상기 게이트선과 중첩하는 박막 트랜지스터 표시판.
  7. 제6항에서,
    상기 드레인 전극은 상기 게이트선과 중첩하고, 상기 게이트선을 중심으로 상하 대칭인 박막 트랜지스터 표시판.
  8. 제1항에서,
    상기 드레인 전극은 상기 반도체층 일부를 드러내는 개구부를 포함하는 박막 트랜지스터 표시판.
  9. 제8항에서,
    상기 개구부에 의해 드러난 상기 반도체층 부분은 절연 특성을 갖는 박막 트랜지스터 표시판.
  10. 제9항에서,
    상기 개구부의 넓이는 상기 접촉 구멍의 넓이보다 작은 박막 트랜지스터 표시판.
  11. 제10항에서,
    상기 게이트선은 상기 게이트선이 뻗어 있는 연장선 상에서 벗어난 꺾인 부분을 포함하는 박막 트랜지스터 표시판.
  12. 제1항에서,
    상기 기판 위에 위치하는 차광 부재를 더 포함하고,
    상기 차광 부재는 상기 드레인 전극을 완전히 덮고, 상기 게이트선을 중심으로 상하 대칭인 박막 트랜지스터 표시판.
  13. 제1항에서,
    상기 반도체층의 평면 모양은 상기 채널부 이외의 부분에서 상기 소스 전극을 포함하는 상기 데이터선 및 상기 드레인 전극을 포함하는 평면 모양과 동일한 박막 트랜지스터 표시판.
  14. 제1항에서,
    상기 반도체층은 산화물 반도체로 형성하는 박막 트랜지스터 표시판.
  15. 기판 위에 게이트선을 형성하는 단계,
    상기 게이트선 위에 게이트 절연막을 형성하는 단계,
    상기 게이트 절연막 위에 반도체층을 형성하는 단계,
    상기 반도체층 위에 소스 전극을 포함하는 데이터선 및 드레인 전극을 형성하는 단계,
    상기 데이터선 및 상기 드레인 전극 위에 절연 물질을 증착하는 단계,
    상기 절연 물질을 패터닝하여 접촉 구멍을 갖는 보호막을 형성하는 단계 그리고
    상기 보호막 위에 상기 접촉 구멍을 통해 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함하고,
    상기 반도체층의 채널부 및 상기 접촉 구멍은 상기 게이트선이 뻗어 있는 연장선 상에 형성하는 박막 트랜지스터 표시판 제조 방법.
  16. 제15항에서,
    상기 접촉 구멍에 의해 노출되는 상기 드레인 전극을 패터닝하여 개구부를 형성하는 단계를 더 포함하는 박막 트랜지스터 표시판 제조 방법.
  17. 제16항에서,
    상기 개구부에 의해 드러나는 상기 반도체층 부분을 플라즈마 처리하는 단계를 더 포함하는 박막 트랜지스터 표시판 제조 방법.
  18. 제17항에서,
    상기 플라즈마 처리된 반도체층 부분은 절연 특성을 갖는 박막 트랜지스터 표시판 제조 방법.
  19. 재18항에서,
    상기 플라즈마 처리하는 단계는 산소 플라즈마 처리하는 박막 트랜지스터 표시판 제조 방법.
  20. 제16항에서,
    상기 개구부를 형성하는 단계에서 상기 개구부의 넓이는 상기 접촉 구멍의 넓이보다 작게 형성하는 박막 트랜지스터 표시판 제조 방법.
KR1020120053719A 2012-05-21 2012-05-21 박막 트랜지스터 표시판 및 그 제조 방법 KR101987985B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120053719A KR101987985B1 (ko) 2012-05-21 2012-05-21 박막 트랜지스터 표시판 및 그 제조 방법
US13/725,333 US9142680B2 (en) 2012-05-21 2012-12-21 Thin film transistor array panel having improved aperture ratio and method of manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120053719A KR101987985B1 (ko) 2012-05-21 2012-05-21 박막 트랜지스터 표시판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20130129673A true KR20130129673A (ko) 2013-11-29
KR101987985B1 KR101987985B1 (ko) 2019-10-01

Family

ID=49580584

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120053719A KR101987985B1 (ko) 2012-05-21 2012-05-21 박막 트랜지스터 표시판 및 그 제조 방법

Country Status (2)

Country Link
US (1) US9142680B2 (ko)
KR (1) KR101987985B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9012994B2 (en) 2013-05-08 2015-04-21 Samsung Display Co., Ltd. Thin film transistor array panel and method for manufacturing the same

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI483036B (zh) 2012-11-19 2015-05-01 Au Optronics Corp 陣列基板及其製作方法
CN103178119B (zh) * 2013-03-25 2015-07-29 京东方科技集团股份有限公司 阵列基板、阵列基板制备方法以及显示装置
CN103676354B (zh) * 2013-12-06 2016-03-23 合肥京东方光电科技有限公司 电极结构及制备方法、阵列基板及制备方法和显示装置
KR20160066580A (ko) * 2014-12-02 2016-06-13 삼성디스플레이 주식회사 표시 장치
CN110707096A (zh) * 2019-09-18 2020-01-17 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制备方法、显示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002365665A (ja) * 2001-06-08 2002-12-18 Nec Kagoshima Ltd アクティブマトリクス型液晶表示装置及びその製造方法
KR20030053241A (ko) * 2001-12-22 2003-06-28 엘지.필립스 엘시디 주식회사 액정표시장치 및 제조 방법
JP2004158518A (ja) * 2002-11-05 2004-06-03 Sharp Corp アクティブマトリクス基板および表示装置
JP2006191016A (ja) * 2004-12-30 2006-07-20 Lg Philips Lcd Co Ltd 薄膜トランジスタアレイ基板およびその製造方法
KR20070070718A (ko) * 2005-12-29 2007-07-04 엘지.필립스 엘시디 주식회사 박막 트랜지스터 기판의 제조방법
JP2010080952A (ja) * 2008-09-01 2010-04-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100560974B1 (ko) 1998-11-26 2006-09-06 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 그제조 방법
KR100672648B1 (ko) 2004-12-14 2007-01-24 엘지.필립스 엘시디 주식회사 액정 표시 장치 및 이의 제조 방법
KR101107682B1 (ko) * 2004-12-31 2012-01-25 엘지디스플레이 주식회사 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
KR20070081016A (ko) * 2006-02-09 2007-08-14 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US8059329B2 (en) * 2006-10-04 2011-11-15 Samsung Electronics Co., Ltd. Display substrate and method of manufacturing the same
KR101410926B1 (ko) * 2007-02-16 2014-06-24 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
JP2009128577A (ja) 2007-11-22 2009-06-11 Hitachi Ltd 有機発光表示装置
KR20090129805A (ko) 2008-06-13 2009-12-17 엘지디스플레이 주식회사 횡전계형 액정표시장치용 어레이 기판
KR20100065876A (ko) 2008-12-09 2010-06-17 삼성전자주식회사 액정 표시 장치 및 이의 제조 방법
US8232947B2 (en) * 2008-11-14 2012-07-31 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
KR101101007B1 (ko) 2009-10-09 2011-12-29 삼성모바일디스플레이주식회사 액정표시장치
KR101101021B1 (ko) 2009-10-09 2011-12-29 삼성모바일디스플레이주식회사 액정표시장치 및 그 제조방법
KR20110041139A (ko) 2009-10-15 2011-04-21 삼성모바일디스플레이주식회사 액정표시장치 및 그 제조방법
KR101588448B1 (ko) 2009-12-03 2016-01-25 엘지디스플레이 주식회사 폴리실리콘을 이용한 박막트랜지스터를 포함하는 어레이 기판 및 이의 제조방법
US8791463B2 (en) * 2010-04-21 2014-07-29 Sharp Kabushiki Kaisha Thin-film transistor substrate
JP5776967B2 (ja) * 2010-06-11 2015-09-09 Ｎｌｔテクノロジー株式会社 画像表示装置、画像表示装置の駆動方法、端末装置
KR20120000254A (ko) 2010-06-25 2012-01-02 엘지디스플레이 주식회사 간접 열 결정화 박막 트랜지스터 기판 및 그 제조 방법
KR20120007764A (ko) 2010-07-15 2012-01-25 엘지디스플레이 주식회사 마이크로 폴리실리콘을 이용한 박막트랜지스터를 포함하는 어레이 기판 및 이의 제조방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002365665A (ja) * 2001-06-08 2002-12-18 Nec Kagoshima Ltd アクティブマトリクス型液晶表示装置及びその製造方法
KR20030053241A (ko) * 2001-12-22 2003-06-28 엘지.필립스 엘시디 주식회사 액정표시장치 및 제조 방법
JP2004158518A (ja) * 2002-11-05 2004-06-03 Sharp Corp アクティブマトリクス基板および表示装置
JP2006191016A (ja) * 2004-12-30 2006-07-20 Lg Philips Lcd Co Ltd 薄膜トランジスタアレイ基板およびその製造方法
KR20070070718A (ko) * 2005-12-29 2007-07-04 엘지.필립스 엘시디 주식회사 박막 트랜지스터 기판의 제조방법
JP2010080952A (ja) * 2008-09-01 2010-04-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9012994B2 (en) 2013-05-08 2015-04-21 Samsung Display Co., Ltd. Thin film transistor array panel and method for manufacturing the same
US9281322B2 (en) 2013-05-08 2016-03-08 Samsung Display Co., Ltd. Thin film transistor array panel and method for manufacturing the same

Also Published As

Publication number Publication date
US9142680B2 (en) 2015-09-22
US20130306972A1 (en) 2013-11-21
KR101987985B1 (ko) 2019-10-01

Similar Documents

Publication Publication Date Title
US7737517B2 (en) Display device
US11003012B2 (en) Liquid crystal display device and manufacturing method thereof
US9880436B2 (en) Liquid crystal display device and manufacturing method thereof
KR102380647B1 (ko) 박막 트랜지스터 및 그 제조 방법
KR102295477B1 (ko) 박막 트랜지스터 표시판
CN108027541B (zh) 薄膜晶体管基板及其制造方法
KR101987985B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US9397127B2 (en) Thin film transistor array panel and method of manufacturing the same
EP3621120B1 (en) Thin film transistor and preparation method therefor, array substrate and preparation method therefor
KR101569766B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR102074424B1 (ko) 액정 표시 장치 및 그 제조 방법
US20100038642A1 (en) Thin film transistor array panel and method of manufacturing the same
US20120033165A1 (en) Display substrate and display device including the same
KR20160043576A (ko) 액정 표시 장치 및 그 제조 방법
KR20120043404A (ko) 표시장치 및 이의 제조방법
KR20090111123A (ko) 고개구율 어레이 기판, 액정 표시 장치 및 이들의 제조방법
KR20160128518A (ko) 표시장치 및 그 제조방법
KR102140644B1 (ko) 박막 트랜지스터 표시판 및 이의 제조방법
KR102431348B1 (ko) 표시 장치
KR20150094856A (ko) 표시장치 및 그 제조방법
US20150091011A1 (en) Display device and method for fabricating the same
KR102228900B1 (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
KR102390967B1 (ko) 표시 장치의 제조 방법
KR20060091376A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR100973804B1 (ko) 박막 트랜지스터 표시판

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant