KR20130113926A - 구조화된 이면을 갖춘 광전지 및 관련 제조 방법 - Google Patents

구조화된 이면을 갖춘 광전지 및 관련 제조 방법 Download PDF

Info

Publication number
KR20130113926A
KR20130113926A KR1020127031271A KR20127031271A KR20130113926A KR 20130113926 A KR20130113926 A KR 20130113926A KR 1020127031271 A KR1020127031271 A KR 1020127031271A KR 20127031271 A KR20127031271 A KR 20127031271A KR 20130113926 A KR20130113926 A KR 20130113926A
Authority
KR
South Korea
Prior art keywords
wafer
optical structure
semiconductor material
photovoltaic cell
pattern
Prior art date
Application number
KR1020127031271A
Other languages
English (en)
Inventor
필립 토니
니콜라스 시엑
장-폴 그랑데
Original Assignee
꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈 filed Critical 꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈
Publication of KR20130113926A publication Critical patent/KR20130113926A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/052—Cooling means directly associated or integrated with the PV cell, e.g. integrated Peltier elements for active cooling or heat sinks directly associated with the PV cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/054—Optical elements directly associated or integrated with the PV cell, e.g. light-reflecting means or light-concentrating means
    • H01L31/056—Optical elements directly associated or integrated with the PV cell, e.g. light-reflecting means or light-concentrating means the light-reflecting means being of the back surface reflector [BSR] type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/52—PV systems with concentrators

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Photovoltaic Devices (AREA)

Abstract

본 발명은 입사광을 받도록 되어 있는 전면(21)과 상기 전면에 대향하는 이면(22)을 갖춘 적어도 하나의 반도체 재료 웨이퍼(2)를 포함하는 광전지(1), 및 상기 광전지를 제조하기 위한 방법에 관한 것이다. 이면(22)은 광학 구조물로 지칭되는 이산적이고 웨이퍼의 코어를 향해 입사광을 재배향할 수 있는 구조물(4)과 전기 접점(32)을 포함한다.

Description

구조화된 이면을 갖춘 광전지 및 관련 제조 방법{PHOTOVOLTAIC CELL HAVING A STRUCTURED BACK SURFACE AND ASSOCIATED MANUFACTURING METHOD}
본 발명은 광전지 분야에 관한 것이다.
일반적으로 광전지는 광전 변환이 내부에서 일어나는 실리콘과 같은 반도체 재료 웨이퍼로부터 형성된다.
본 발명은 적어도 하나의 반도체 재료 웨이퍼와 상기 웨이퍼의 이면에 형성되는 전기 접점을 포함하는 광전지에 관한 것으로, 상기 이면은 입사광이 진입하는 면의 반대 면을 가리킨다.
본 발명은 또한 이런 광전지를 제조하기 위한 방법에 관한 것이다.
광전지의 제조 비용 및 광전지에 의한 전기 생산 비용을 저감하기 위해, 당 업계의 제조업자는 광전지의 효율을 높이려고 노력하고 있다.
이를 위해, 실리콘 웨이퍼 내에서의 광자의 광 전파(optical propagation)를 변경하는 방법이 제시되었다.
예컨대, 그 광학적 거동을 변경하기 위해 입사광에 노출되는 실리콘 웨이퍼 전면의 기하구조를 구조화하는 방법이 제시되었다. 본 광학 구조물은 피라미드 구조의 형태를 취할 수 있는데, 이 경우 피라미드 면의 각도는 실리콘의 결정 축(crystalline axes)에 대응한다.
이런 웨이퍼 전면의 광학 구조물은 실리콘 이외의 재료에 대해서도 제안되었다. 본 구조물은 예컨대 다소 무작위로 배열되는 표면 요철(surface roughness)일 수 있다.
이런 방식으로 구조화된 반도체 재료 웨이퍼의 전면을 통과하는 입사광은 본 구조화로 인해 편향되는데, 이는 반도체 재료 웨이퍼 코어에서의 광자의 이동거리를 증가시키고, 그 결과, 광자가 상기 웨이퍼의 면에 도달하는 대신 광전 현상을 일으킬 가능성을 증가시킨다.
현재까지는 산업적 규모로의 제조 가능성은 없는 것으로, 광전지의 효율을 향상시킬 수 있는 이론적인 광학 구조물이 주로 제안되었다.
이는 반도체 재료 전면에 본 구조물을 형성하는 과정이 제대로 제어되지 않으며, 특히 전면 전기 접점의 형성이 본 구조물을 열화시키기 때문이다.
그 결과, 본 구조물에 의해 얻을 수 있는 광전지 효율을 실질적으로 높일 수 있도록 하는 제어가 이루어지지 않는다.
광전지의 효율을 향상시킬 수 있는 구조물을 반도체 재료의 이면에 형성하는 방식 또한 제안되었다.
논문 "텍스쳐 광 결정 이면 반사경에 의한 실리콘 태양 전지의 효율 향상{Efficiency enhancement in SI Solar cells by textured photonic crystal back reflector}"(L. Zeng 등, Applied Physics Letters 89, 111111, 2006년)이 예로서 인용될 수 있다.
본 논문에서는, 반도체 재료 웨이퍼의 이면에, 브래그 격자를 형성하는 각기 다른 재료로 구성되는 다수의 교번 층과 조합되는 회절 격자가 마련된다. 본 구조물의 구현에 의해, 반도체 재료 웨이퍼의 이면에 도달하는 광은 반도체 재료 웨이퍼의 코어를 향해 제어된 방식으로 반사된다.
본 구조물에 의해 획득되는 성능 수준을 강조하기 위해, 저자는 브래그 격자 없이 오직 회절 격자만 이면에 마련되는 반도체 재료 웨이퍼와의 비교를 제시한다. 본 광학 구조물은 반도체 재료 웨이퍼의 매스(mass)에 형성된다.
이런 모든 광학 구조물은 업계에 공지된 방법으로는 이면에 금속성 접점(metallic contact)을 생성할 수 없도록 한다.
실제로, 본 논문에서 회절 격자는 반도체 재료 웨이퍼를 형성하는 실리콘에 생성된다. 전기 접점(electrical contact)은 실리콘에 형성되는 패턴 내로 금속을 주입하는 것에 의해서만 획득될 수 있으며, 따라서 실리콘/금속 융점에서 수행되는 소부(bake)는 패턴의 손상을 초래하게 된다. 또한, 구조물이 회절 격자를 덮는 브래그 격자(교번의 Si/Si3N4 또는 Si/SiO2 층들에 의해 생성되는)를 포함하는 경우에는, 브래그 격자 또한 손상되어 제 기능을 발휘할 수 없기 때문에 어떤 전기 접점도 생성될 수 없다.
이런 이유로, 저자는 대개 이면 전기 접점에 의해 제공되는 기능을 실리콘 웨이퍼의 측면으로 이전했다.
이는 산업적 규모로 광전지를 획득하는 것과 관련해서는, 특히 크기(bulk)로 인한 문제점을 제공한다.
따라서 광전지의 효율을 향상시키기 위해 광전지 반도체 재료 웨이퍼의 전면 및/또는 이면 중 하나의 구조화를 이루려는 사상은 이미 제시된 것으로 보인다.
그러나, 공지된 기술적 해법은 제어가 어려운 것으로 입증되었다. 나아가 해당 기술의 산업화가 곤란하거나, 심지어는 이면 전기 접점의 생성과 양립할 수도 없다.
광전지의 제조 비용과 이에 따른 광전지에 의한 전기 생산 비용을 한층 더 저감하기 위해, 본 업계의 제조업자는 광전지에 채택되는 반도체 재료 웨이퍼의 두께를 현재의 대략 180 ㎛보다 저감하려고 노력하고 있다.
이를 위해, 현재 예상 가능한 추세가 "결정형 실리콘 태양 전지 및 마이크로 전자공학 지식{Crystalline Si solar cells and the microelectronics experience}"(K. Baert 등, Solid State Technology (인터넷), 2009년 8월)에 상세히 설명되어 있다. 또한, 이론적으로 예상 가능한 추세에 근거한 예측에 의하면, 현재 광전지의 효율이 그대로 유지되거나 심지어 향상되면서, 현재 180 ㎛의 실리콘 웨이퍼 두께가 2012년에는 120 ㎛, 2015년에는 80 ㎛, 2020년에는 40 ㎛까지 변화할 것이라고 기대할 수 있다.
실제로, 현재 광전지는 전지에 의해 생산되는 킬로와트시(kilowatt hour) 비용의 거의 40%에 해당하는 실리콘 웨이퍼를 대개 사용한다. 따라서, 실리콘 웨이퍼의 두께를 반으로 저감하는 것은 전지에 의해 생산되는 킬로와트시 비용의 20%가 저감된다는 것을 의미한다.
유감스럽게도, 실리콘 웨이퍼 두께의 저감은 광전 변환 효율의 저하를 수반한다. 이는, 웨이퍼의 두께가 저감될수록, 입사광의 광자가 어떤 광전 현상도 일으키지 않고 웨이퍼의 전체 두께를 통과할 가능성이 증가하기 때문이다. 웨이퍼를 통과한 입사광의 광자는 웨이퍼 이면에 의해 투과되어, 제어되지 않은 방식으로 코어를 향해 반사된다.
따라서, 동일하거나 더 우수한 광전 변환 효율을 유지하면서 제조 비용을 저감하기 위해 두께가 저감된 웨이퍼를 상술한 광학 구조물과 결부시키는 방식이 제시되었다.
유감스럽게도, 이런 경우 또한, 반도체 재료 웨이퍼 면에 광학 구조물을 배치하는 것과 관련된 어려움이 발생한다.
따라서 본 발명의 목적은 기존의 광전지보다 우수한 광전 변환 효율을 제공하는 광전지를 제공하는 것이다.
본 발명의 또 다른 목적은 기존의 전지에 비해 두께가 저감되고 광전 변환 효율이 기존의 전지와 동일하거나 더 우수할 수도 있는 광전지를 제공하는 것이다.
이러한 목적들 중 적어도 하나를 달성하기 위해, 본 발명은 입사광을 받도록 되어 있는 전면과 상기 전면에 대향하는 이면을 갖춘 적어도 하나의 반도체 재료 웨이퍼를 포함하되, 상기 이면은 이산적이고 웨이퍼의 코어를 향해 입사광을 재배향할 수 있는 광학 구조물로 지칭되는 구조물과 전기 접점을 포함하는 것을 특징으로 하는 광전지를 제시한다.
광전지는 다른 기술적 특성을 단독 또는 조합으로 제공할 수 있을 것이다.
- 반도체 재료 웨이퍼의 두께는 10 ㎛와 200 ㎛, 바람직하게는 10 ㎛와 180 ㎛, 유리하게는 50 ㎛와 150 ㎛ 사이이다.
- 광학 구조물은 주기적 구성의 패턴을 나타내며, 따라서 패턴은 입사광에 대해 회절 격자를 형성한다.
- 광학 구조물의 패턴의 피치는 반도체 재료 웨이퍼의 이면에 의해 형성되는 평면의 양쪽 방향으로 300 ㎚와 2 ㎛ 사이이다.
- 광학 구조물의 패턴의 폭은 100 ㎚와 2 ㎛ 사이이다.
- 광학 구조물의 패턴의 높이는 20 ㎚와 5 ㎛ 사이이다.
- 패턴은 라인, 범프 접점, 또는 홀의 형태를 취한다.
- 전기 접점은 알루미늄, 은, 구리, 니켈, 백금, 크롬, 텅스텐, 나노튜브 형태의 탄소 또는 투명 도전성 산화물 중에서 선택된 하나의 재료로 생성된다.
- 광학 구조물은 실리카, 가능하게는 수소 부화된 실리콘 질화물(silicon nitride, possibly hydrogen-enriched), 실리콘 탄화물, 알루미나, 이산화티타늄, 티타늄 질화물, 마그네슘 불화물, 탄탈륨 무수물, 또는 흑연 중에서 선택된 재료이다.
- 광학 구조물은 반도체 재료 웨이퍼와 전기 접점 사이에 배열된다.
- 광학 구조물은 전기 접점 기능을 가지며, 패시베이션 층이 상기 전기 접점을 덮는다.
- 반도체 재료 웨이퍼의 전면은, 예컨대 피라미드 면의 각도가 반도체 재료의 결정 축에 대응하는 피라미드 구조 또는 다소 무작위로 배열되는 표면 요철에 의해 형성되는 광학 구조물을 또한 포함한다.
이러한 목적들 중 적어도 하나를 달성하기 위해, 본 발명은 입사광을 받도록 되어 있는 전면과 상기 전면에 대향하는 이면을 갖춘 적어도 하나의 반도체 재료 웨이퍼를 포함하는 광전지의 제조 방법으로서, 반도체 재료 웨이퍼에서 출발하여,
(a) 이산적이고 웨이퍼의 코어를 향해 입사광을 재배향할 수 있는 광학 구조물로 지칭되는 구조물을 웨이퍼의 이면에 생성하는 단계와,
(b) 광학 구조물과 웨이퍼의 이면을 덮는 전기 도전성 재료의 층을 증착하는 단계와,
(c) 전기 도전성 재료의 층과 반도체 재료 웨이퍼 사이에 전기 접점을 형성하기 위해, 광학 구조물 형성 재료의 융점보다 낮은 온도에서, 반도체 재료 웨이퍼, 광학 구조물, 및 전기 도전성 재료의 층으로 형성되는 결합체의 소부(bake)를 수행하는 단계를 포함하는 것을 특징으로 하는 광전지의 제조 방법 또한 제시한다.
본 발명에 따른 방법은 다른 기술적 특징을 단독 또는 조합으로 제공할 수 있을 것이다.
- 단계(a)는,
(a1) 반도체 재료 웨이퍼의 이면에서 반도체 재료 웨이퍼 상에 수지층을 증착하는 단계와,
(a2) 수지층에 역 패턴을 리소그래피 인쇄하는 단계와,
(a3) 상기 광학 구조물을 형성하기 위해, 단계(b)에서 증착될 재료의 융점보다 높은 융점을 나타내고, 수지와 웨이퍼의 이면을 둘 다 덮는 재료의 층을 증착하는 단계와,
(a4) 단계(a3)에서 수지 상에 증착된 재료와 함께 해당 수지를 제거하는 단계를 포함한다.
- 광학 구조물을 형성하는 재료는 실리콘 산화물, 실리콘 질화물, 실리콘 탄화물, 알루미늄 산화물 또는 이산화티타늄 중에서 선택된다.
- 단계(b)와 단계(c) 사이에는, 단계(b)의 완료시 획득되는 구조물의 금속층 상에, 천공된 열 스크린을 해당 스크린의 천공부가 광학 구조물의 두 패턴 사이에 남아있는 간극과 일치하도록 배치하는 단계가 마련된다.
본 발명은, 입사광을 받도록 되어 있는 전면과 상기 전면에 대향하는 이면을 갖춘 적어도 하나의 반도체 재료 웨이퍼를 포함하는 광전지의 대안적인 제조 방법으로서, 반도체 재료 웨이퍼에서 출발하여,
(a') 전기 도전성 재료로 충전되는 것으로 이산적이고 웨이퍼의 코어를 향해 입사광을 재배향할 수 있는 광학 구조물을 웨이퍼의 이면에 생성하는 단계와,
(b') 상기 전기 도전성 재료와 반도체 재료 웨이퍼 사이에 전기 접점을 형성하기 위해, 반도체 재료 웨이퍼와 전기 도전성 재료로 충전된 광학 구조물에 의해 형성되는 결합체의 소부를 수행하는 단계와,
(c') 전기 도전성 재료로 충전된 광학 구조물과 웨이퍼의 이면을 덮는 패시베이션 층을 증착하는 단계를 포함하는 것을 특징으로 하는 광전지의 제조 방법을 또한 제공한다.
본 발명에 따른 대안적인 방법은 다른 기술적 특징을 제공할 수 있을 것이다.
- 단계(a')는,
(a'1) 반도체 재료 웨이퍼의 이면에 수지층을 증착하는 단계와,
(a'2) 수지층에 역 패턴을 리소그래피 인쇄하는 단계와,
(a'3) 상기 광학 구조물을 형성하기 위해 수지와 웨이퍼 이면을 둘 다 덮는 전기 도전성 재료의 층을 증착하는 단계와,
(a'4) 단계(a3)에서 수지 상에 증착된 재료와 함께 해당 수지를 제거하는 단계를 포함한다.
- 단계(a')와 단계(b') 사이에, 단계(a')의 완료시 획득되는 구조물의 전기 도전성 재료의 광학 구조물 상에, 천공된 열 스크린을 해당 스크린의 천공부가 광학 구조물의 두 패턴 사이에 남아있는 간극과 일치하도록 배치하는 단계가 마련된다.
마지막으로, 본 발명에 따른 방법 중 어느 것인가는 전기 도전성 재료가 알루미늄, 은, 금, 구리, 니켈, 백금, 크롬, 텅스텐, 나노튜브 형태의 탄소 또는 투명 도전성 산화물 중에서 선택되도록 할 수 있을 것이다.
본 발명의 다른 특징부, 목적 및 이점은 다음 도면을 참조하여 제시되는 다음의 상세한 설명을 통해 분명해질 것이다.
도 1은 본 발명에 따른 광전지를 단면도로 도시한 도면이다.
도 2는 본 발명에 따른 광전지의 변형예를 단면도로 도시한 도면이다.
도 3은 도 1의 광전지를 제조하기 위한 방법의 각기 다른 단계를 도시한다.
도 4는 도 2의 광전지를 제조하기 위한 방법의 각기 다른 단계를 도시한다.
광전지(1)는 입사광(도 1과 도 2의 화살표 L로 표시됨)을 받도록 되어 있는 전면(21)과 상기 전면(21)에 대향하는 이면(22)을 갖춘 적어도 하나의 반도체 재료 웨이퍼(2)를 포함한다.
광전지는 또한 입사광이 통과할 수 있도록 대체로 격자 형태를 취하는 것으로, 웨이퍼(2) 이면(22)의 전기 접점(32)과 웨이퍼(2) 전면(21)의 전기 접점(31)을 포함한다. 용어 "전기 접점(electrical contact)"은 접점을 형성하기 위해 선택되는 재료와, 상기 재료와 반도체 재료 웨이퍼 사이의 합금 영역의 조합체를 의미하는 것으로 이해해야 한다.
이면(22)은 이산적이고 웨이퍼의 코어를 향해 입사광을 재배향할 수 있는 이하 광학 구조물(4)로 지칭되는 구조물을 포함한다.
용어 "이산적 구조물(discrete structure)"은 해당 구조물이 불연속적이 되도록 독립적인 패턴으로 형성되는 구조물을 의미하는 것으로 이해되어야 한다.
바람직하게는 본 광학 구조물(4)은 입사광의 광선과 상이한 각도로 입사광을 재배향하도록 배열된다. 따라서 웨이퍼의 코어에서의 광자의 이동 거리가 증가한다. 이를 위해, 광학 구조물(4)은 주기적 구성의 패턴(41)을 나타내며, 따라서 본 패턴(41)은 입사광에 대한 회절 격자를 형성한다.
패턴(41)은 라인, 범프 접점, 또는 홀의 형태로 배열될 수 있다.
이러한 라인 또는 범프 접점은 제조 방법의 성질에 따라 다양한 형태를 취할 수 있다. 따라서, 패턴은 직사각형, 삼각형, 원형, 또는 반원형의 프로파일(횡단면)을 가질 수 있다.
패턴(41)의 피치(P), 즉 두 패턴 간의 거리는 반도체 재료 웨이퍼(2)의 이면(22)에 의해 형성되는 평면의 양쪽 방향으로 300 ㎚와 2 ㎛ 사이이다. 패턴의 폭은 10 ㎚와 2 ㎛ 사이이다. 마지막으로, 패턴의 높이는 20 ㎚와 5 ㎛ 사이이다.
예컨대 패턴(41)은 높이(h)가 100 ㎚이고 폭(l)이 40 ㎚일 수 있다. 두 패턴 간의 피치(P)는 1 ㎛일 수 있다. 실리콘 웨이퍼의 이면에 본 패턴을 생성하고 알루미늄 막을 증착하여 전기 접점을 형성한 후에, 본 출원인은 0차의 경우에는 38%, 고차의 경우에는 62%의 반사 계수를 측정할 수 있었다.
도 1에 도시된 전지는 전기 접점(32)과 구분되는 광학 구조물(4)을 포함한다. 광학 구조물(4)은 반도체 재료 웨이퍼(2)와 전기 접점(32) 사이에 배열된다.
전기 접점(32)을 형성하기 위해 선택되는 재료는 다음 금속들 중 하나로부터 얻을 수 있다: 알루미늄(Al), 은(Ag), 금(Au), 구리(Cu), 니켈(Ni), 백금(Pt), 크롬(Cr) 또는 텅스텐(W). 이때 전기 접점(32)은 금속 접점이다.
변형예로서, 해당 재료는 탄소 나노튜브 또는 투명 도전성 산화물(약자 TCO로 더 알려짐)과 같은, 비금속성이지만 여전히 전기 도체인 재료일 수 있다.
광학 구조물(4)은 실리콘 산화물, 실리콘 질화물, 실리콘 탄화물, 알루미늄 산화물(알루미나), 또는 이산화티타늄으로 제조될 수 있는데, 이들 재료 모두는 비정질이거나 결정질일 수 있고, 완전히 화학양론적이거나 아닐 수도 있고, 완전히 순수하거나 아닐 수도 있다. 이러한 광학 구조물(4)로, 티타늄 질화물(TiN), 마그네슘 불화물(MgF2), 탄탈륨 무수물, 흑연 또는 다공성 실리콘을 사용하는 것 또한 가능하다.
이러한 재료들은 통상적인 소부 온도보다 높은 온도에서 물리적으로 안정적이다. 광전지의 제조에 일반적으로 사용되는 소부 온도는 900℃ 이하이다(이들 재료는 해당 온도까지 명백히 화학적으로도 안정적이다).
보다 일반적으로는, 공정(eutectic)의 생성 가능성이 높은 다른 재료와의 계면에서도 적어도 900℃까지 물리적으로 안정적인 재료가 광학 구조물(4)를 형성하기 위해 선택될 것이다. 그러므로 해당 재료는 상술한 계면에서도 해당 온도까지는 고상을 유지할 것이다.
이 때문에, 광학 구조물(4)은 소부 중에 소멸되지 않거나 손상을 입지 않을 수 있다.
이러한 재료들은 또한, 예컨대 실리콘으로 제조되는 반도체 재료 웨이퍼(2)와의 계면에서 재조합 결함을 일으키지 않는 이점이 있다.
본 발명에 따른 광전지(1)는 예컨대 실리콘 재질의 웨이퍼(2), 이산화실리콘 재질의 광학 구조물(4), 및 알루미늄으로 제조되는 전기 접점(32)을 포함할 수 있다.
이 경우에, 소부는 알루미늄과 실리콘 간의 공융 온도, 즉 대략 577℃에서 수행될 수 있으며, SiO2는 이 온도에서, SiO2/Al 계면에서, SiO2/Si 계면에서, 그리고 SiO2의 코어에서 고상으로 남아있다.
실리콘과 알루미늄이 함께 용융되는 것은 이산화실리콘의 광학 구조물의 변경을 수반하지 않는다. 합금 영역(23)이 금속과 반도체 재료 웨이퍼 사이에 도시된 도 3을 참조할 수 있다.
위에 언급된 재료들과의 다른 조합도 분명히 예상될 수 있다.
다른 비제한적인 예로서, 광전지(1)는 실리콘 재질의 웨이퍼(2), 티타늄 질화물 재질의 광학 구조물(4) 및 구리 재질의 전기 접점을 포함할 수 있다.
변형예로서, 도 2에 도시된 바와 같이, 광학 구조물(4)은 전기 접점(32)에 의해 형성된다.
이 경우에, 전기 접점(32)은 반도체 재료 웨이퍼(2)의 이면(22)에 배열되는 이산적 패턴의 형태를 취한다.
전기 접점(32)을 형성하기 위해 선택되는 재료는 다음 금속 중 하나로부터 얻을 수 있다: 알루미늄(Al), 은(Ag), 금(Au), 구리(Cu), 니켈(Ni), 백금(Pt), 크롬(Cr), 또는 텅스텐(W). 이때 전기 접점(32)은 금속 접점이다.
변형예로서, 해당 재료는 탄소 나노튜브 또는 투명 도전성 산화물과 같은, 비금속성이지만 여전히 전기 도체인 재료일 수 있다.
또한, 본 경우에도, 패시베이션 층(5)으로 지칭되는 것으로, 광학 구조물(4)을 형성하는 전기 접점(32)을 덮는 전기 도체가 아닌 재료로 제조되는 층이 마련된다. 패시베이션 층(5)은 또한 광학 구조물(4)의 패턴(41) 사이에서 반도체 재료 웨이퍼(2)의 이면(22)과 접촉하게 된다.
패시베이션 층(5)은 수소화 가능한 실리콘 질화물, 또는 여타의 실리콘 산화물, 실리콘 질화물, 실리콘 탄화물, 알루미늄 산화물(알루미나) 또는 이산화티타늄으로 제조될 수 있다.
여기서도, 이면(22)의 전기 접점(32)을 형성하는 재료는 다음의 금속들 중에서 선택되는 하나일 수 있지만, 이에 제한되지 않는다: 알루미늄, 은, 금, 구리, 니켈, 백금, 크롬 또는 텅스텐. 해당 재료는 또한 탄소 나노튜브나 투명 도전성 산화물과 같은 비금속성이지만 전기 도전성인 재료 중에서 선택될 수도 있다.
또한, 전지(1)의 광전 변환 효율을 더욱 향상시키기 위해 반도체 재료 웨이퍼(2)의 전면(21) 또한 광학 구조물(미도시)을 포함할 수 있다. 예컨대, 추가적인 광학 구조물은 피라미드 면의 각도가 반도체 재료(2)의 결정 축에 대응하는 피라미드 구조 또는 다소 무작위로 배열되는 표면 요철에 의해 형성될 수 있다.
도 1과 도 2에 도시된 모든 구조물의 경우, 반도체 재료 웨이퍼(2)의 두께(e)는 기존 웨이퍼의 두께, 즉 180 ㎛ 내지 200 ㎛일 수 있을 것이다.
변형예로서, 두께(e)는 엄밀하게 180 ㎛ 미만일 수 있다. 보다 구체적으로는, 반도체 재료 웨이퍼(2)의 두께(e)는 엄밀하게 180 ㎛ 미만이면서 10 ㎛ 이상일 수 있다. 예컨대 두께(e)는 50 ㎛와 150 ㎛ 사이일 수 있다.
도 1과 도 2의 광전지를 제조하기 위한 방법은 반도체 재료 웨이퍼의 전면(21)에 전기 접점(31)을 형성하는 단계를 제외하고는 도 3과 도 4에 각각 도시되어 있다.
도 1의 광전지를 형성하는 방법의 전부가 도 3에 도시되어 있다.
도 1에 도시된 광전지를 제조하기 위해, 반도체 재료 웨이퍼(2)에서 출발하여 다음의 방법이 채택된다.
(a) 이산적이고 웨이퍼(2)의 코어를 향해 입사광을 재배향할 수 있는 광학 구조물(4)이 웨이퍼(2)의 이면(22)에 생성된다.
(b) 광학 구조물(4)과 웨이퍼(2)의 이면(22)을 덮는 전기 도전성 재료의 층(3)이 증착된다.
(c) 전기 도전성 재료의 층(3)과 반도체 재료 웨이퍼(2) 사이에 전기 접점(32)을 형성하기 위해, 반도체 재료 웨이퍼(2), 광학 구조물(4) 및 전기 도전성 재료의 층(3)에 의해 형성되는 결합체가 광학 구조물(4) 형성 재료의 융점보다 낮은 온도에서 소부된다.
도 1에 도시된 광전지를 얻기 위해, 단계(a)는 "리프트 오프"로 공지된 방법에 의해 수행될 수 있다. 이 경우, 단계(a)는 다음 단계들을 포함한다.
(a1) 반도체 재료 웨이퍼(2)의 이면(22)에 수지층(6)을 증착하는 단계,
(a2) 수지층(6)에 역 패턴을 리소그래피 인쇄하는 단계,
(a3) 상기 광학 구조물을 형성하기 위해, 단계(b)에서 증착될 전기 도전성 재료의 융점보다 높은 융점을 나타내고 수지와 웨이퍼의 이면을 둘 다 덮는 재료의 층(41)을 증착하는 단계, 및
(a4) 단계(a3)에서 수지 상에 증착되는 재료와 해당 수지를 제거하는 단계. 이에 따라 오직 이면에 직접 증착되는 재료만이 남게 된다.
단계(a3)에서 증착되는 층의 두께가 예컨대 증착의 지속시간을 제어함으로써 제어될 수 있다는 것을 주목해야 한다. 실제로, 그 두께에 따라 광학 구조물(4)은 반도체 재료(2), 예컨대 실리콘 내에서의 이온 요소의 확산을 허용할 수도 있고 그렇지 못할 수도 있다. 단계(b)에서 증착될 재료가 금속인 경우에도 마찬가지이다: 이때 이온 요소는 금속층에서 유래하고 광학 구조물(4)을 통과하는 금속 이온이다.
작동 중에, 이는 광전 변환에 의해 생성되고 전면을 통해 추출되어야 하는 전하를 전하에 대한 트랩인 재조합 결함이 위치하는 웨이퍼(2)의 이면(22)으로부터 멀리 밀어내는 전계 효과를 강화한다. 실제로, 계면에는 자유 전하를 가두는 이른바 재조합 결함이 여전히 존재한다.
단계(b)는 진공 증착, 이온빔 스퍼터링, 또는 기술분야의 당업자에게 공지된 다른 기술에 의해 수행될 수 있다.
소부 단계(c)는 반도체 재료 웨이퍼(2), 예컨대 실리콘과, 재료(3), 예컨대 알루미늄과 같은 금속 사이에 합금 영역(23)을 드러낸다.
광학 구조물(4)의 패턴(41)의 형태는 소부 단계(c)에 의해 영향을 받지 않으며, 따라서 문서 D1의 설시와는 현저히 다르게 본 단계는 본 광학 구조물(4)에 예상되는 광학적 물성을 변경하지 않는다.
단계(c)의 실행에 앞서, 단계(b)의 완료시 획득되는 구조물의 금속층(3) 상에 천공된 열 스크린(미도시)을 배치함으로써 소부를 국지화(localize)하는 것이 가능하다. 천공된 열 스크린의 배치는 천공부가 광학 구조물(4)의 두 패턴(41) 사이에 남아있는 간극과 일치하고 스크린이 광학 구조물(4)의 패턴(41)과 일치하도록 이루어진다.
따라서, 소부가 진행되는 동안, 열 스크린은 구조물 상의 온도 분포를 조절할 수 있도록 해준다. 스크린과 접촉되는 영역에서, 반도체 재료의 웨이퍼(2)는 천공 영역보다 국부적으로 덜 뜨거워질 것이다. 그러므로 스크린의 천공 영역에서 보다 빨리 공융점에 도달하게 되고, 스크린과 접촉하는 금속의 영역은 변형되지 않는다.
후속 제조 단계가 진행되는 동안, 이런 사실을 감안하여 예컨대 불순물 확산 단계 중에 이면에 대한 도핑을 방지할 수 있도록 이면을 보호할 필요가 있다.
열 스크린의 사용은 소부가 예컨대 램프 오븐에서 수행되는 경우에 특히 유리하다.
특히 실리콘/알루미늄 합금의 경우, 합금 영역은 사용 중에 광전 변환에 의해 생성되는 전하를 재조합 결함이 위치하는 웨이퍼(2)의 이면(22)에서 멀리 밀어내는 전계 효과를 일으킬 수 있는 이점을 가진다.
예컨대, 실리콘 웨이퍼(2)와 알루미늄을 함께 사용하여 생성되는 전기 접점(32)의 경우, 소부는 공융 온도, 즉 대략 577℃에서 수행될 수 있다. 해당 온도에서 광학 구조물(4)을 형성하는 재료는 물리적(및 화학적)으로 안정적이다.
소부의 지속시간은 바람직한 광학적 기능을 위해 현저하게 최적화된다: 이면의 반사 계수, 회절 효율.
도 2의 광전지를 형성하는 방법 전체가 도 4에 도시되어 있다.
도 2에 도시된 광전지를 제조하기 위해, 반도체 재료 웨이퍼(2)에서 출발하여 다음 방법이 채택된다.
(a') 전기 도전성 재료(3)로 제조되는 것으로, 이산적이고 웨이퍼(2)의 코어를 향해 입사광을 재배향할 수 있는 광학 구조물(4)이 웨이퍼(2)의 이면(22)에 생성된다.
(b') 전기 도전성 재료(3)와 반도체 재료(2) 웨이퍼 사이에 전기 접점(32)을 형성하기 위해, 반도체 재료(2) 웨이퍼와 전기 도전성 재료로 충전되는 광학 구조물(4)에 의해 형성되는 결합체가 소부된다.
(c') 전기 도전성 재료로 충전되는 광학 구조물(4)과 웨이퍼(2)의 이면(22)을 덮는 패시베이션 층(5)을 증착된다.
도 2에 도시된 광전지를 얻기 위해, 단계(a')는 "리프트 오프" 방법에 의해 수행될 수 있다. 본 경우에, 단계(a)는 다음 단계들을 포함한다.
(a'1) 반도체 재료 웨이퍼의 이면에 수지층을 증착하는 단계,
(a'2) 수지층에 역 패턴을 리소그래피 인쇄하는 단계,
(a'3) 상기 광학 구조물을 형성하기 위해, 수지와 웨이퍼의 이면을 둘 다 덮는 전기 도전성 재료의 층을 증착하는 단계, 및
(a'4) 단계(a3)에서 수지 상에 증착된 재료와 함께 해당 수지를 제거하는 단계. 따라서 이면(22)에 직접 증착된 재료만이 남아있게 된다.
단계(a'3)는 진공 증착, 이온빔 스퍼터링, 또는 기술분야의 당업자에게 공지된 다른 기술에 의해 수행될 수 있다.
또한, 소부 단계(b')는 웨이퍼(2)의 반도체 재료, 예컨대 실리콘과, 예컨대 패시베이션 물성을 갖는 알루미늄으로 생성되는 전기 접점(32) 사이에 합금 영역(23)을 드러낸다. 실리콘 웨이퍼 상의 알루미늄으로 생성되는 전기 접점의 경우에는, 소부는 공융 온도, 즉 대략 577℃에서 수행될 수 있다.
여기서도 마찬가지로 광학 구조물(4)의 패턴(41)의 형태는 소부 단계(b')에 의해 영향을 받지 않으며, 따라서 문서 D1과는 현저히 다르게 본 단계는 본 광학 구조물(4)에 예상되는 광학적 물성을 변경하지 않는다.
소부를 패턴 레벨에 국지화하는 것이 가능하다. 이 경우에는, 단계(b')의 실행에 앞서, 단계(a')의 완료시 획득되는 전기 도전성 재료(3)의 광학 구조물 위에 천공된 열 스크린(미도시)을 배치하는 것이 가능하다. 천공된 열 스크린의 배치는 천공부가 광학 구조물(4)의 패턴과 일치하고 스크린이 광학 구조물(4)의 패턴(41) 사이의 간극과 일치하도록 이루어진다.
따라서, 소부가 진행되는 동안, 열 스크린은 구조물 상의 온도 분포를 조절할 수 있도록 해준다. 스크린과 접촉하는 영역에서, 반도체 재료(2)의 웨이퍼는 천공 영역보다 국부적으로 덜 뜨거워질 것이다. 따라서 스크린의 천공 영역, 즉 패턴 레벨에서 공융점에 보다 빨리 도달하며, 스크린과 접촉하는 반도체 재료 웨이퍼의 영역은 변형되지 않는다.
후속 제조 단계가 진행되는 동안, 이런 점을 감안하여 해당 영역의 도핑을 방지할 수 있도록, 예컨대 불순물 확산 중에 이면을 보호하는 것이 필요하다.
열 스크린의 사용은 소부가 예컨대 램프 오븐에서 수행되는 경우에 특히 유리하다.
패시베이션 층을 증착하는 단계(c')는 플라즈마 지원 가능한 화학 기상 증착에 의해 수행될 수 있다.
어떤 제조 방법이 예상되든, 예컨대 수소화에 의해 패시베이션을 향상시키기 위한 추가적인 단계가 예상될 수 있다.
위의 각기 다른 제조 방법에서 실행되는 리소그래피 인쇄 단계는 사소하지 않은, 즉 높이가 0.1 ㎛보다 큰 평탄 결함을 나타내는 비평탄 면에서 효과적일 가능성이 높은 레이저 리소그래피, 간섭 리소그래피에 의해 수행될 수 있다. 평탄 결함은 보다 일반적으로는 높이가 0.1 ㎛과 10 ㎛ 사이이다.
에컨대 화학적 수단에 의해 먼저 평활화된 표면에 리소그래피 인쇄가 행해지는 여타의 리소그래피 방법을 채택하는 것도 가능하다. 다른 기술은 기술분야의 당업자에게 공지되어 있다.

Claims (14)

  1. 입사광을 받도록 되어 있는 전면(21)과 상기 전면에 대향하는 이면(22)을 갖춘 적어도 하나의 반도체 재료 웨이퍼(2)를 포함하는 광전지(1)로서,
    상기 이면(22)은 이산적이고 상기 웨이퍼의 코어를 향해 입사광을 재배향할 수 있는 광학 구조물로 지칭되는 구조물(4) 및 전기 접점(32)을 포함하되, 상기 광학 구조물(4)은 실리카, 실리콘 산화물, 가능하게는 수소 부화된 실리콘 질화물, 실리콘 탄화물, 알루미나 또는, 보다 일반적으로는, 알루미늄 산화물, 이산화티타늄, 티타늄 질화물, 마그네슘 불화물, 탄탈륨 무수물, 흑연 또는 다공성 실리콘 중에서 선택되는 재료로 제조되는 것을 특징으로 하는 광전지.
  2. 제1항에 있어서,
    상기 반도체 재료 웨이퍼(2)의 두께는 10 ㎛와 200 ㎛ 사이, 바람직하게는 10 ㎛와 180 ㎛ 사이, 유리하게는 50 ㎛와 150 ㎛ 사이인 것을 특징으로 하는 광전지.
  3. 제1항 또는 제2항에 있어서,
    상기 광학 구조물(4)은 주기적 구성의 패턴을 나타내며, 상기 패턴은 입사광에 대해 회절 격자를 형성하는 것을 특징으로 하는 광전지.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 광학 구조물(4)의 패턴의 피치는 반도체 재료 웨이퍼의 이면에 의해 형성되는 평면의 양쪽 방향으로, 300 ㎚와 2 ㎛ 사이인 것을 특징으로 하는 광전지.
  5. 제3항 또는 제4항에 있어서,
    상기 광학 구조물(4)의 패턴의 폭은 100 ㎚와 2 ㎛ 사이인 것을 특징으로 하는 광전지.
  6. 제3항 내지 제5항 중 어느 한 항에 있어서,
    상기 광학 구조물(4)의 패턴의 높이는 20 ㎚와 5 ㎛ 사이인 것을 특징으로 하는 광전지.
  7. 제3항 내지 제6항 중 한 항에 있어서,
    상기 패턴은 라인, 범프 접점, 또는 홀의 형태를 취하는 것을 특징으로 하는 광전지.
  8. 제1항 내지 제7항 중 한 항에 있어서,
    상기 전기 접점(32)은 알루미늄, 은, 구리, 니켈, 백금, 크롬, 텅스텐, 나노튜브 형태의 탄소 또는 투명 도전성 산화물 중에서 선택된 재료를 사용하여 생성되는 것을 특징으로 하는 광전지.
  9. 제1항 내지 제8항 중 한 항에 있어서,
    상기 광학 구조물(4)은 상기 반도체 재료 웨이퍼(2)와 상기 전기 접점(32) 사이에 배열되는 것을 특징으로 하는 광전지.
  10. 제1항 내지 제9항 중 한 항에 있어서,
    상기 반도체 재료 웨이퍼(2)의 전면(21) 또한 예컨대 피라미드 면의 각도가 반도체 재료의 결정 축에 대응하는 피라미드 구조 또는 다소 무작위로 배열되는 표면 요철에 의해 형성되는 광학 구조물을 포함하는 것을 특징으로 하는 광전지.
  11. 입사광을 받도록 되어 있는 전면(21)과 상기 전면에 대향하는 이면(22)을 갖춘 적어도 하나의 반도체 재료의 웨이퍼(2)를 포함하는 광전지(1)의 제조 방법으로서, 상기 반도체 재료에서 출발하여,
    (a) 이산적이고 웨이퍼의 코어를 향해 입사광을 재배향할 수 있는 광학 구조물로 지칭되는 구조물(4)을, 실리카, 실리콘 산화물, 가능하게는 수소 부화된 실리콘 질화물, 실리콘 탄화물, 알루미나 또는 보다 일반적으로는 알루미늄 산화물, 이산화티타늄, 티타늄 질화물, 마그네슘 불화물, 탄탈륨 무수물, 흑연 또는 다공성 실리콘 중에서 선택되는 재료를 사용하여 상기 웨이퍼(2)의 이면(22)에 생성하는 단계와,
    (b) 상기 광학 구조물과 상기 웨이퍼의 이면을 덮는 전기 도전성 재료(3)의 층을 증착하는 단계와,
    (c) 상기 전기 도전성 재료의 층과 상기 반도체 재료 웨이퍼 사이에 전기 접점(32)을 형성하기 위해, 반도체 재료 웨이퍼, 광학 구조물, 및 전기 도전성 재료의 층에 의해 형성되는 결합체의 소부를 광학 구조물 형성 재료의 융점보다 낮은 온도에서 수행하는 단계를 포함하는 것을 특징으로 광전지의 제조 방법.
  12. 제11항에 있어서,
    상기 (a) 단계는
    (a1) 상기 반도체 재료 웨이퍼의 이면에서 반도체 재료 웨이퍼 상에 수지층을 증착하는 단계와,
    (a2) 상기 수지층에 역 패턴을 리소그래피 인쇄하는 단계와,
    (a3) 상기 광학 구조물을 형성하기 위해, 상기 (b) 단계에서 증착될 재료의 융점보다 높은 융점을 나타내며 수지와 웨이퍼의 이면을 둘 다 덮는 재료의 층을 증착하는 단계와,
    (a4) 상기 단계(a3)에서 수지 상에 증착된 재료와 함께 해당 수지를 제거하는 단계를 포함하는 것을 특징으로 하는 광전지의 제조 방법.
  13. 제11항 또는 제12항 중 한 항에 있어서,
    천공된 열 스크린을 상기 (b) 단계의 완료시 획득되는 구조물의 금속층(3) 상에 스크린의 천공부가 상기 광학 구조물(4)의 두 패턴(41) 사이에 남아있는 간극과 일치하도록 배치하는 단계가 상기 (b) 단계와 상기 (c) 단계 사이에 마련되는 것을 특징으로 하는 광전지의 제조 방법.
  14. 제11항 내지 제13항에 있어서,
    상기 전기 도전성 재료(3)는 알루미늄, 은, 금, 구리, 니켈, 백금, 크롬, 텅스텐, 나노튜브 형태의 탄소 또는 투명 도전성 산화물 중에서 선택되는 하나의 재료인 것을 특징으로 하는 광전지의 제조 방법.
KR1020127031271A 2010-05-05 2011-05-03 구조화된 이면을 갖춘 광전지 및 관련 제조 방법 KR20130113926A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1001939 2010-05-05
FR1001939A FR2959872B1 (fr) 2010-05-05 2010-05-05 Cellule photovoltaique a face arriere structuree et procede de fabrication associe.
PCT/IB2011/051954 WO2011138739A2 (fr) 2010-05-05 2011-05-03 Cellule photovoltaïque à face arrière structurée et procédé de fabrication associé

Publications (1)

Publication Number Publication Date
KR20130113926A true KR20130113926A (ko) 2013-10-16

Family

ID=43571700

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127031271A KR20130113926A (ko) 2010-05-05 2011-05-03 구조화된 이면을 갖춘 광전지 및 관련 제조 방법

Country Status (6)

Country Link
US (1) US20130098437A1 (ko)
EP (1) EP2567408A2 (ko)
JP (1) JP5837053B2 (ko)
KR (1) KR20130113926A (ko)
FR (1) FR2959872B1 (ko)
WO (1) WO2011138739A2 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013004805A (ja) * 2011-06-17 2013-01-07 Jx Nippon Oil & Energy Corp 光電変換素子
EP2720280A4 (en) * 2011-06-10 2015-03-04 Jx Nippon Oil & Energy Corp PHOTOELECTRIC CONVERSION ELEMENT
JP2013004535A (ja) * 2011-06-10 2013-01-07 Jx Nippon Oil & Energy Corp 光電変換素子
US10840400B2 (en) * 2013-08-29 2020-11-17 Taiwan Semiconductor Manufacturing Co., Ltd. Photovoltaic device with back reflector
US10371898B2 (en) 2013-09-05 2019-08-06 Southern Methodist University Enhanced coupling strength grating having a cover layer
WO2015083259A1 (ja) * 2013-12-04 2015-06-11 三菱電機株式会社 太陽電池セルの製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3988167A (en) * 1975-03-07 1976-10-26 Rca Corporation Solar cell device having improved efficiency
US4419533A (en) * 1982-03-03 1983-12-06 Energy Conversion Devices, Inc. Photovoltaic device having incident radiation directing means for total internal reflection
JPS6167967A (ja) * 1984-09-11 1986-04-08 Sharp Corp 太陽電池ｂｓｒ電極構造
AU652998B2 (en) * 1991-02-04 1994-09-15 Paul Scherrer Institut Solar cell
JP2000294818A (ja) * 1999-04-05 2000-10-20 Sony Corp 薄膜半導体素子およびその製造方法
JP2001127313A (ja) * 1999-10-25 2001-05-11 Sony Corp 薄膜半導体素子およびその製造方法
WO2008045311A2 (en) * 2006-10-06 2008-04-17 Qualcomm Mems Technologies, Inc. Illumination device with built-in light coupler
US20090183774A1 (en) * 2007-07-13 2009-07-23 Translucent, Inc. Thin Film Semiconductor-on-Sapphire Solar Cell Devices
US8207444B2 (en) * 2008-07-01 2012-06-26 Sunpower Corporation Front contact solar cell with formed electrically conducting layers on the front side and backside
WO2010014161A1 (en) * 2008-07-28 2010-02-04 Corning Incorporated Method for sealing a liquid within a glass package and the resulting glass package

Also Published As

Publication number Publication date
US20130098437A1 (en) 2013-04-25
EP2567408A2 (fr) 2013-03-13
WO2011138739A3 (fr) 2013-01-03
FR2959872B1 (fr) 2013-03-15
JP2013526077A (ja) 2013-06-20
WO2011138739A2 (fr) 2011-11-10
JP5837053B2 (ja) 2015-12-24
FR2959872A1 (fr) 2011-11-11

Similar Documents

Publication Publication Date Title
KR20130113926A (ko) 구조화된 이면을 갖춘 광전지 및 관련 제조 방법
WO2010119512A1 (ja) 光起電力装置とその製造方法
TWI594444B (zh) 太陽能電池及背接觸式太陽能電池
JP6224646B2 (ja) 太陽電池及びその製造方法
US20100175749A1 (en) Solar cell and method for manufacturing metal electrode layer to be used in the solar cell
JP6817764B2 (ja) 太陽電池セル、及び太陽電池セルの製造方法
PT1319254E (pt) Método para a produção de um contacto metálico semicondutor atrvés de uma camada dieléctrica.
WO2011001735A1 (ja) 薄膜太陽電池およびその製造方法
JP5475246B2 (ja) 太陽電池
TW201203588A (en) Solar cell including sputtered reflective layer and method of manufacture thereof
US20100147368A1 (en) Photovoltaic cell with shallow emitter
CA2683524A1 (en) Photovoltaic cell with shallow emitter
US20080132054A1 (en) Method For Producing Metal/Semiconductor Contacts Through a Dielectric
TW201515254A (zh) 背接觸式太陽能電池及其製造方法
JP5408022B2 (ja) 太陽電池セル及びその製造方法
JP5705389B1 (ja) 太陽電池およびその製造方法、ならびに太陽電池モジュールおよびその製造方法
TW200939496A (en) Method for providing a series connection in a solar cell system
WO2015015694A1 (ja) 光起電力装置
WO2019138613A1 (ja) 太陽電池の製造方法
JP5908763B2 (ja) 光電変換素子および光電変換素子の製造方法
JP4986170B2 (ja) 太陽電池用基板の作製方法
TWI387120B (zh) 薄膜疊層太陽能電池及其製作方法
JP2006294696A (ja) 太陽電池の製造方法および太陽電池用シリコン基板
JP2012216732A (ja) 薄膜太陽電池基板の製造方法および薄膜太陽電池の製造方法
JP2011096730A (ja) 薄膜太陽電池およびその製造方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application