KR20130096752A - 반도체 디바이스에서의 리드-프리 구조들 - Google Patents

반도체 디바이스에서의 리드-프리 구조들 Download PDF

Info

Publication number
KR20130096752A
KR20130096752A KR1020137013264A KR20137013264A KR20130096752A KR 20130096752 A KR20130096752 A KR 20130096752A KR 1020137013264 A KR1020137013264 A KR 1020137013264A KR 20137013264 A KR20137013264 A KR 20137013264A KR 20130096752 A KR20130096752 A KR 20130096752A
Authority
KR
South Korea
Prior art keywords
lead
contact pads
individual
semiconductor device
free solder
Prior art date
Application number
KR1020137013264A
Other languages
English (en)
Other versions
KR101496068B1 (ko
Inventor
로렌 입
레이레이 장
쿠마 나가라잔
Original Assignee
자일링크스 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 자일링크스 인코포레이티드 filed Critical 자일링크스 인코포레이티드
Publication of KR20130096752A publication Critical patent/KR20130096752A/ko
Application granted granted Critical
Publication of KR101496068B1 publication Critical patent/KR101496068B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

반도체 디바이스는 반도체 다이(306) 및 반도체 다이의 표면 상에 배치되는 복수의 리드-프리 솔더 범프들(lead-free solder bumps)(308)을 포함한다. 기판(310)은 복수의 금속층들(318) 및 복수의 유전체 층들(317)을 포함한다. 복수의 금속층들 중 하나는 복수의 리드-프리 솔더 범프들에 대응하는 복수의 접촉 패드들(312)을 포함하고, 유전체 층들 중 하나는 접촉 패드에 대한 복수의 개별 개구들을 갖는 외부 유전체 층이다. 복수의 개별 구리 포스트들(copper post)(302)이 접촉 패드 상에 배치된다. 각각의 접촉 패드에 대한 개별 구리 포스트는 상기 접촉 패드에 대한 개별 개구를 통해 접촉 패드로부터 연장된다. 반도체 다이는 상기 복수의 리드-프리 솔더 범프들과 상기 복수의 구리 포스트들 간의 연결들과 더불어 기판 상에 마운팅된다.

Description

반도체 디바이스에서의 리드-프리 구조들{LEAD-FREE STRUCTURES IN A SEMICONDUCTOR DEVICE}
하나 이상의 실시예들은 일반적으로 반도체 디바이스들에 관한 것으로서, 보다 구체적으로는, 반도체 디바이스를 위한 리드-프리 솔더 어셈블리 및 이를 제조하는 방법에 관한 것이다.
더 작고, 더 가볍고, 보다 간결한 전자 장비에 대한 증가하는 수요는 더 작은 아웃라인(outline)들 및 마운팅 영역들 또는 "풋프린트(footprint)"를 갖는 반도체 패키지들에 대한 수반하는 수요를 발생시킨다. 이러한 수요에 대한 응답은, 복수의 솔더 볼들을 갖는 인쇄 회로 보드(printed circuit board; PCB)에 표면 마운팅되며 전기적으로 연결하는 볼 그리드 어레이(ball grid array; BGA) 반도체 패키지를 개발이다. 또 다른 응답은 기판들(예를 들어, PCB들 또는 납-프레임들)로의 반도체 칩들 또는 "다이들(dice)"의 부착 및 연결의 "플립-칩(flip-chip)" 방법의 개발이다. 플립-칩 마운팅은 다이의 활성 표면 상에 범핑된 접촉들(bumped contacts)(예를 들어, 솔더 볼들)의 형성을 포함하고, 이어서 다이를 거꾸로 인버팅 또는 "플립핑(flipping)"하고 범핑된 접촉들을 리플로우하여(즉, 용융점까지 범핑된 접촉들을 가열함) 기판상의 대응하는 패드들로 이들을 융합(fuse)시킨다.
BGA 패키지 및 플립-칩 마운팅 및 연결 방법들 양자에서, 열-기계적 신뢰도(thermo-mechanical reliability)는 전기 산업의 증가하는 관심사가 되고 있다. 명백하게, 솔더 접합들의 신뢰도는 이러한 마운팅 및 연결 방법들의 성공적인 응용을 위해 가장 중요한 이슈들 중 하나이다.
플립-칩 패키지 내에서, 집적 회로 다이는 기판상의 대응하는 패드들로 융합되는 솔더 범프들을 갖는다. 이들 솔더 접합들은 열적 스트레스 사이클링(thermal stress cycling)으로 인해 높은-스트레스 지점들에서 파손되는 경향이 있을 수 있다.
RoHS(Restriction of Hazardous Substances) 디렉티브은 전자 장비의 컴포넌트들에서 납의 집중을 제한한다. RoHS 요건들을 따르기 위해, 주석-납 솔더들은 무게에 의해 0.1% 더 적은 납 집중의 RoHS 요건을 충족하는, 주석-은 솔더들과 같은 리드-프리 솔더들로 대체된다. 그러나 이러한 대체는, 리드-프리 솔더들이 일반적으로 주석-납 솔더들보다 더 부서지기 쉽기 때문에 솔더 접합들의 열-기계적 신뢰도에 악영향을 준다.
하나 이상의 실시예들은 위의 이슈들 중 하나 이상을 해결할 수 있다.
일 실시예에서, 반도체 디바이스가 제공된다. 반도체 디바이스는 반도체 다이 및 반도체 다이의 표면 상에 배치되는 복수의 리드-프리 솔더 범프들(lead-free solder bumps)를 포함할 수 있다. 기판은 복수의 금속층들 및 복수의 유전체 층들을 포함할 수 있다. 복수의 금속층들 중 하나는 복수의 리드-프리 솔더 범프들에 대응하는 복수의 접촉 패드들을 포함할 수 있고, 복수의 유전체 층들 중 하나는 복수의 접촉 패드들에 대한 복수의 개별 개구들을 갖는 외부 유전체 층일 수 있다. 복수의 개별 구리 포스트들(copper posts)이 복수의 접촉 패드들 상에 배치될 수 있다. 각각의 접촉 패드에 대한 개별 구리 포스트는 접촉 패드에 대한 개별 개구를 통해 접촉 패드로부터 연장될 수 있다. 반도체 다이는 복수의 리드-프리 솔더 범프들과 복수의 구리 포스트들 간의 연결들과 더불어 기판 상에 마운팅될 수 있다.
일 실시예에서, 복수의 리드-프리 솔더 범프들은 주석 및 은을 함유할 수 있고, 복수의 접촉 패드들은 구리일 수 있고, 외부 유전체 층은 복수의 접촉 패드들 주변부 주위에서 복수의 접촉 패드들에 부착되는 에폭시 합성물(epoxy composite)일 수 있다. 각각의 접촉 패드에 대한 개별 구리 포스트는 접촉 패드로부터 원단의 단부 캡(end cap)을 가질 수 있고, 접촉 패드와 단부 캡 간의 부분을 가질 수 있고 단부 캡의 폭은 부분의 폭을 초과할 수 있다. 부분의 높이는 단부 캡의 높이를 초과할 수 있다. 각각의 접촉 패드에 대한 개별 구리 포스트는 외부 유전체의 두께를 넘어 그리고 접촉 패드에 대한 개별 개구의 폭을 넘어 각각의 개구를 통해 연장될 수 있다. 각각의 접촉 패드에 대한 개별 구리 포스트는 외부 유전체 층의 두께를 넘어 개별 개구를 통해 연장될 수 있다. 각각의 접촉 패드에 대한 개별 개구는 외부 유전체 층의 두께와 동일한 높이를 갖고 접촉 패드의 주변부 내의 직경을 갖는 원통형 개구일 수 있다. 접촉 패드에 대한 개별 구리 포스트는 개별 개구를 통해 그리고 개별 개구의 높이 및 직경을 넘어 접촉 패드로부터 연장될 수 있다.
일 실시예에서, 복수의 리드-프리 솔더 범프들 각각은 리드-프리 솔더 범프에 대응하는 접촉 패드 상의 개별 구리 포스트로 리플로우 솔더링(reflow soldered)될 수 있다. 반도체 디바이스는 그리드 배열(grid arrangement)로 복수의 개별 구리 포스트들로 각각 리플로우 솔더링되는 복수의 리드-프리 솔더를 더 포함할 수 있고, 각각의 접촉 패드에 대한 개별 구리 포스트는 접촉 패드가 대응하는 리드-프리 솔더 범프에 기판의 복수의 금속층들을 통해 전기적으로 결합될 수 있다. 반도체 디바이스는 복수의 개별 구리 포스트들 상의 주석 및 구리의 코팅을 더 포함할 수 있고, 복수의 리드-프리 솔더 범프들 각각 및 개별 구리 포스트 상의 코팅은, 리드-프리 솔더 범프에 대응하는 접촉 패드 상의 개별 구리 포스트들로 함께 리플로우 솔더링된다.
일 실시예에서, 복수의 개별 구리 포스트들은 리드-프리 솔더 범프에 대응하는 접촉 패드 상의 개별 구리 포스트로 복수의 리드-프리 솔더 범프들 각각의 리플로우 솔더링을 강화하기 위한 거친 표면 마감을 가질 수 있다. 반도체 다이의 표면은 복수의 리드-프리 솔더 범프들 각각에 배치되는 각자의 실리콘 금속 패드를 가질 수 있고, 각자의 리드-프리 솔더 범프는 각자의 실리콘 금속 패드의 제 1 영역으로 그리고 개별 구리 포스트의 제 2 영역으로 리플로우 솔더링될 수 있고; 제 1 및 제 2 영역들은 동일할 수 있고, 각각은 개별 구리 포스트의 내부 부분을 통한 횡단면적을 초과할 수 있고, 내부 부분은 접촉 패드와 제 2 영역 사이에 있다. 외부 유전체 층은 복수의 유전체 층들 중 다른 것들보다 더 연성일 수 있다.
다른 실시예에서, 반도체 디바이스를 제조하는 방법은 기판으로의 연결을 위해 복수의 리드-프리 솔더 범프들을 갖는 반도체 다이를 형성하는 단계를 포함할 수 있다. 인터포저 기판이 형성될 수 있고, 외부 유전체 층 및 복수의 접촉 패드들을 포함할 수 있다. 복수의 접촉 패드들은 외부 유전체 층에서의 복수의 개별 개구들을 통해 노출될 수 있다. 복수의 접촉 패드들 상에 복수의 개별 구리 포스트들이 형성될 수 있다. 각각의 접촉 패드에 대한 개별 구리 포스트는 접촉 패드에 대한 개별 개구를 통해 접촉 패드로부터 연장될 수 있다. 인터포저 기판의 복수의 접촉 패드들 상의 복수의 개별 구리 포스트들 및 반도체 다이의 복수의 리드-프리 솔더 범프들이 정렬될 수 있고, 복수의 리드-프리 솔더 범프들은 복수의 개별 구리 포스트들로 리플로우 솔더링될 수 있다.
방법의 이 실시예에서, 각각의 접촉 패드에 대한 개별 구리 포스트를 형성하는 단계는, 접촉 패드로부터 원단의 단부 캡을 갖고 접촉 패드와 단부 캡 간의 부분을 갖는 개별 구리 포스트를 형성하는 단계를 포함할 수 있고, 단부 캡은 접촉 패드와 단부 캡 간의 구리 포스트의 부분의 폭을 초과하는 폭을 가질 수 있다. 각각의 접촉 패드에 대한 개별 구리 포스트를 형성하는 단계는, 단부 캡의 두께를 초과하는 두께로 접촉 패드와 단부 캡 간의 개별 구리 포스트의 부분을 형성하는 단계를 포함할 수 있다. 반도체 다이를 형성하는 단계는, 복수의 리드-프리 솔더 범프들에서 복수의 각자의 실리콘 금속 패드들을 갖는 반도체 다이를 형성하는 단계를 포함할 수 있고 리플로우 솔더링하는 단계는 각자의 실리콘 금속 패드의 제 1 영역으로 그리고 개별 구리 포스트의 제 2 영역으로 각각의 리드-프리 솔더 범프를 리플로우 솔더링하는 단계를 포함할 수 있고, 제 1 및 제 2 영역들은 크기가 동일할 수 있고, 각각의 크기는 접촉 패드와 단부 캡 간의 개별 구리 포스트의 부분을 통한 횡단면적을 초과할 수 있다. 방법의 이 실시예는 주석 및 구리 공융물(tin and copper eutectic)로 복수의 개별 구리 포스트들을 코팅하는 단계를 더 포함할 수 있고, 리플로우 솔더링하는 단계는, 리드-프리 솔더 범프에 대응하는 접촉 패드 상의 개별 구리 포스트 상으로 복수의 리드-프리 솔더 범프들 각각과 개별 구리 포스트 상의 코팅을 리플로우 솔더링하는 단계를 포함할 수 있다.
반도체 디바이스를 제조하는 다른 방법은 기판으로의 연결을 위해 복수의 리드-프리 솔더 범프들을 갖는 반도체 다이를 형성하는 단계를 포함할 수 있다. 인터포저 기판이 형성될 수 있고 외부 유전체 층 및 복수의 접촉 패드들을 포함할 수 있다. 복수의 접촉 패드들은 외부 유전체 층에서의 복수의 개별 개구를 통해 노출될 수 있다. 복수의 접촉 패드들은 복수의 각자의 프리-솔더 패드(pre-solder pad)들로 복수의 개별 개구들을 통해 커버될 수 있다. 반도체 다이의 복수의 리드-프리 솔더 범프들은 인터포저 기판의 복수의 각자의 프리-솔더 패드들과 정렬될 수 있다. 복수의 리드-프리 솔더 범프들 및 복수의 프리-솔더 패드들은 복수의 접촉 패드들로 리플로우 솔더링될 수 있다. 이 실시예에서, 복수의 리드-프리 솔더 범프들은 주석 및 은을 포함할 수 있고, 복수의 접촉 패드들은 구리일 수 있으며, 복수의 프리-솔더 패드들은 주석 및 구리를 포함할 수 있다.
다양한 다른 실시예들이 이어지는 상세한 설명 및 청구항들에서 기술된다.
개시된 실시예들의 다양한 양상들 및 이점들은 아래의 상세한 설명을 고찰하고 도면들을 참조하면 명백해질 것이다:
도 1은 플립 칩 패키지에 대한 집적 회로 기판의 상부 평면뷰.
도 2는 라인들 2-2에서 취해지고 플립 칩 패키지를 함께 형성하는 집적 회로 다이 및 리드(lid)를 포함하는 도 1의 기판의 횡단면뷰.
도 3은 플립 칩 패키지의 부분의 횡단면뷰.
도 4는 포스트의 일 실시예를 예시하는 횡단면뷰.
도 5는 포스트의 다른 실시예를 예시하는 횡단면뷰.
도 6은 코팅을 갖는 포스트를 예시하는 횡단면뷰.
도 7은 플립-칩 구조를 제조하기 위한 프로세스의 흐름도.
도 8은 기판의 부분 및 반도체 다이의 부분의 횡단면뷰.
도 9는 리플로우 솔더링 이후에 도 8의 기판 및 반도체 다이를 도시하는 도면.
도 10은 도 9의 구조를 제조하기 위한 프로세스의 흐름도.
도 1은 예를 들어, 플립 칩 패키지와 같이 반도체 디바이스에 대한 집적 회로 구조(100)의 상부 평면뷰이다. 플립 칩 패키지들은 열적으로 강화된 볼 그리드 어레이(ball grid array; BGA)들이며, 반도체 다이의 활성 표면들은 기판(100)을 향한다(face). 이들의 레이아웃으로 인해, 플립 칩 패키지들은 반도체 다이의 배면(back)에 결합되는 외부 열 싱크들의 적용에 알맞다. 열 싱크들은 열 제거 효율을 개선하기 위해 부동(passive) 또는 활성이다. 집적 회로 기판(100)은 구리 포스트들을 갖는 접촉 패드들(104)을 갖는 영역(102) 및/또는 플립 칩 다이를 부착하기 위한 구리 및 주석의 코팅 및 칩 커패시터들과 같은 다른 컴포넌트들을 부착하기 위한 접촉 패드들(108)을 포함한다.
도 2는 라인들 2-2를 따라 취해지고 플립 칩 패키지를 함께 형성하는 리드(201) 및 집적 회로 다이(210)를 포함하는 도 1의 기판의 횡단면뷰이다. 리드(201)는 기판(202)에 결합되고 리세스(206)를 형성하는 내부 표면(203) 및 내부 벽(204)을 포함한다. 리드는 추가로 접착제와 같은 본딩제(209)에 의해 기판(202)에 결합되는 푸트 부분(208)(foot portion)을 포함한다. 집적 회로 다이(210)는 실리콘 금속 접촉 패드들(212) 및 기판의 접촉 패드들(216)에 접촉하게 되는 대응하는 솔더 범프들(214)을 갖는다. 하나 이상의 실시예들에서, 접촉 패드들(216)은 솔더 범프들(214)과의 본딩을 위해 연관된 구리 포스트들 및/또는 코팅을 갖는다. 기판(202)의 외부 유전체 층(222)은 접촉 패드들(216)에 대한 개구들을 갖는다. 접착제(218)는 집적 회로 다이(210) 위에서 이용될 수 있고, 언더필(220)은 집적 회로 다이 아래에서 이용될 수 있다. 또한, 도시되는 바와 같이, 기판(202)은 유전체 층들에 의해 분리되는 복수의 금속층들 상에 형성되는 도체들을 갖는 다중층 기판이다. 기판의 표면 상의 커패시터(224)는 기판의 금속층 도체(226) 및 기판의 하부 부분 상의 대응하는 전력 접촉(238)에 의해 집적 회로 다이에 결합된다. 커패시터는 접지 평면(228) 및 대응하는 접촉 패드(230)에 또한 결합된다. 다른 도체들(232)이 기판의 상부 상의 접촉 패드들로부터 기판의 하부 상의 접촉 패드들(234)로 직접 연장될 수 있다. 다중층 기판의 다양한 층들에서의 도체들(236)이 또한 도시된다. 기판 삽화는, 집적 회로 다이(기판의 상부 상의 접촉 패드들 및 솔더 범프들에 의해)의 접촉 패드들로부터 기판의 하부 상의 접촉들로 적절한 연결들이 이루어지도록 다양한 도체들을 정의한다. 기판의 하부는 그리드 어레이로 배열된 솔더 볼들(240)을 갖고, 접촉 패드들(234)은 일 실시예에서 솔더 볼들(240)과의 본딩을 위해 연관된 포스트들 및/또는 코팅을 갖는다.
도 3은 플립 칩 패키지의 부분의 횡단면뷰이다. 플립 칩 패키지의 구조는 플립 칩 패키지의 신뢰도를 증가시키도록, 기판 패드측 상의 유전체 개구의 에지(352)에서 스트레스 집중 지점을 제거하는 포스트(302)를 갖는 솔더 접합을 포함한다.
하나 이상의 실시예들에서, 반도체 기판(306)의 표면은 실리콘 금속 패드(308)를 포함하고, 솔더 범프(304)는 초기에 실리콘 금속 패드(308) 상에 배치된다. 다중층 기판(310)은 기판의 금속층의 접촉 패드(312)를 포함한다. 접촉 패드(312)는 금속 비아들(314), 금속층들(318), 및 패드(319)를 통해 플립 칩 패키지의 솔더 볼(예를 들어, 도 2의 240) 또는 플립 칩 패키지 내의 다른 컴포넌트에 연결된다. 대안적인 실시예에서, 도 3에서 도시된 금속 비아들(314)은 경사진 측벽들을 갖도록 테이퍼(taper)링될 수 있다. 다른 실시예들에서, 금속 비아들(314)은 다른 잘 알려진 형상들을 가질 수 있다. 다중층 기판(310)은 포스트(302)가 채워지는 접촉 패드(312)에 대한 개구를 갖는 외부 유전체 층(316)을 갖는다.
일 실시예에서, 솔더 범프(304)는 주석, 주석-은, 주석-은-구리, 주석-구리, 또는 금과 같이 리드-프리 합금으로 구성된다. 이러한 리드-프리 합금들은 RoHS 순응(compliance)을 제공하지만 매우 부러지기 쉬워서, 포스트(302) 없이, 솔더 범프(304)가 플립 칩 패키지의 반복된 열적 사이클링 동안 파손될 것이다. 이러한 열적 사이클링은 전력공급되는 동작 동안 집적 회로(306)의 열 및 전력이 제거된 이후 대기 온도로의 냉각에 의해 야기될 수 있다. 이러한 파손은 특히 다이(306)의 크기 대 기판(310)의 크기의 비율이 클 때 문제가 있다. 큰 다이/기판 비율은 패키지에서 더 큰 스트레스를 야기할 것이다. 포스트(302)는 리드-프리 솔더 범프(304)보다 더 연성(flexible)인 구리로 구성된다. 따라서 통합된 포스트를 갖는 솔더 범프 구조는 더 높은 열-기계적 스트레스를 견딜 수 있어서, 리드-프리 솔더 범프(304)의 파손을 방지하고 플립 칩 패키지의 신뢰도를 증가시킨다.
외부 유전체 층(316)은 일 실시예에서 Ajinomoto, Inc.로부터 입수 가능한 ABF(Ajinomoto Build-up Film)이다. 이 에폭시 합성물(epoxy composite)은 기판의 표면 상에서 이용되는 몇몇 솔더 마스크 물질들보다 더 소프트(soft)하다. 이 연성은 포스트(302)가 유전체 층의 개구를 완전히 채울 때조차도 열-기계적 스트레스 하에서 구부러지도록 허용한다. 외부 유전체 층(316)은 복수의 유전체층들 중 다른 것들, 예를 들어, 유전체 층(317)보다 더 연성이다. 외부 유전체 층(316)은 접촉 패드(312)의 주변부 주위에서 완전히 접촉 패드(312)에 부착된다.
일 실시예에서, 포스트(302)는 단부 캡(320) 및 내부 부분(322)을 갖는다. 포스트(302)의 단부 캡(320)은 접촉 패드(312)로부터 원단에 있고, 포스트(302)의 내부 부분(322)은 접촉 패드(312)와 단부 캡(320) 사이에 있다. 단부 캡(320)은 내부 부분(322)의 폭(328)을 초과하는 폭(326)을 갖는다. 포스트의 더 큰 단부 캡은 범프에 대한 접촉 영역을 증가시키고 범프의 전체 스트레스 레벨을 감소시킨다. 일 실시예에서, 외부 유전체 층(316)의 개구는 원통형이고, 접촉 패드(312) 위의 외부 유전체 층(316)의 두께와 동일한 높이(324)를 갖는다. 개구는 또한 접촉 패드(312)의 주변부 내의 직경을 가지며, 이 직경은 포스트가 개구를 채울 때 원통형 포스트(302)의 폭(328)과 동일하다. 포스트(302)는 개구를 통해 그리고 그의 높이 및 직경을 넘어서 접촉 패드(312)로부터 연장된다. 이는 일 실시예에서 도금된 구리가 유전체 층(316)의 개구를 채우고 넘칠 때까지 구리 접촉 패드(312) 상에 구리를 도금함으로써 달성된다.
플립 칩 패키지는 실리콘 금속 패드(308) 및 포스트(302) 상에 솔더 범프(304)를 리플로우 솔더링(reflow soldering)함으로써 이루어진다. 이는 반도체 다이(306)와 기판(310) 간의 기계적 및 전기적 연결을 형성하기 위해 솔더 범프(304)를 용융시킨다. 일 실시예에서, 리플로우 솔더링은 포스트(302)의 단부 캡(302)과 솔더 범프(304) 간의 접촉의 영역과 대략적으로 동일하게 되는 실리콘 금속 패드(304)와 솔더 범프(304) 간의 접촉의 영역을 발생시킨다. 접촉의 영역들이 대략적으로 동일한 경우, 스트레스는 접촉 영역들 사이에서 균등해진다. 접촉의 영역들의 크기들 간의 큰 차이는 접촉의 영역들 사이에서 발생하는 스트레스들에서의 불균형을 생성할 것이고, 이는 장애 민감도(susceptibility to failure)의 증가를 야기한다. 따라서 접촉 영역들은 크기가 정확히 동일할 필요는 없다. 그러나 스트레스에 있어서의 보다 나은 균형은 접촉 영역들이 크기면에서 더 근접할 때 발생할 것이다.
일 실시예에서, 실리콘 금속 패드(308) 및 포스트(302) 둘 다와 솔더 범프(304)의 접촉의 영역들이 포스트(302)의 내부 부분(322)을 통한 횡단면적을 초과한다. 유전체 개구의 에지(352)에서 스트레스 집중 지점을 제거하고 솔더 접합의 접촉 영역을 증가시킴으로써, 솔더 접합의 피로 수명은 증가될 수 있다.
일 실시예에서, 포스트(302)는 50 내지 80 마이크로미터의 내부 부분(322) 관통 폭(328), 50 내지 115 마이크로미터들의 단부 캡(320)의 폭(326) 및 30 마이크로미터들 미만의 높이(324)를 갖는다. 폭(328)(a)보다 더 큰 폭(326)(b) 및 높이(324)(c)를 갖는 포스트 구조(302)에 있어서, 높이(324) 대 폭(328)의 비율은 일반적으로 1미만이다(c/a < 1). 패드(308)의 폭(340)(f) 및 포스트(302)의 폭(326)(b)에 있어서, 일 실시예에서, 비율(f/b)은 대략 1과 동일하다. 다른 실시예들에서, 비율은 50 ≤ f/b ≤ 1.50의 범위에 있을 수 있다. 당업자들은 기술이 진보함에 따라, 더 작은 범프 피치들 및 더 작은 유전체 개구들이 실현 가능할 수 있다는 것을 인지할 것이다.
도 4는 일 실시예에 따라 포스트(402)를 예시하는 횡단면뷰이다. 포스트(402)는 외부 유전체 층(316)에서의 폭(406)의 개구를 통해 접촉 패드(312)로부터 연장된다. 그러나 포스트의 폭(410)이 개구의 폭(406) 미만이기 때문에 포스트(402)는 개구를 완전히 채우지 않고 개구의 측벽들과 포스트(402) 사이에 간극이 형성된다. 따라서 포스트(402)는 포스트(402)가 개구를 통해 접촉 패드(312)로부터 연장될지라도 외부 유전체 층(316)의 개구의 폭(406)을 넘어서 연장되지 않는다. 예시적인 실시예에서, 포스트(412)의 높이(d) 대 접촉 패드(312) 위의 유전체 층(316)의 높이(420)(c)의 비율은 1.1보다 크다(d/c ≥ 1.1). 특정한 예에서, d는 2㎛만큼 c보다 더 클 수 있다.
도 5는 다른 실시 예에 따라 포스트(502)를 예시하는 횡단면뷰이다. 포스트(502)는 외부 유전체 층(316)의 개구를 완전히 채운다. 포스트(502)는 개구의 높이(508)를 초과함 없이 개구의 폭(510)을 초과함 없이 개구를 통해 접촉 패드(312)로부터 연장된다.
일 실시예에서, 포스트(502)는 포스트(502) 상에 리드-프리 범프들의 재유 동 솔더링을 강화하기 위해 거친 표면 마감(roughened surface finish)을 갖는다.
도 6은 코팅(604)을 갖는 포스트(602)를 예시하는 횡단면뷰이다. 코팅(604)은 포스트(602) 상의 리드-프리 솔더 범프의 리플로우 솔더링을 강화한다.
일 실시예에서, 프리-솔더 코팅(pre-solder coating)(604)은 포스트(602) 상에서 인쇄되고 주석 및 구리로 구성되는 반면에 솔더 범프(606)는 주석 및 은을 포함하는 리드-프리 합금으로 구성된다. 리플로우 솔더링 동안, 솔더 범프(606) 및 코팅(604)은 솔더 접합을 형성하도록 완전히 용융된다. 리플로우 솔더링 동안, 코팅(604)은 솔더 범프(606)가 포스트(602) 부근에서 감소된 은 함량을 갖게 한다. 이는 솔더 범프(606)를 더욱 유연하게 하고 솔더 범프(606)가 최고 열-기계적 스트레스들을 경험하는 경우 장애가 덜 생기게 한다. 따라서, 솔더 범프(606)는 포스트(602)에 의해 흡수되지 않은 임의의 열-기계 스트레스들로부터 파손될 가능성이 적다.
도 7은 일 실시예에 따라 플립-칩 구조를 제조하기 위한 프로세스의 흐름도이다.
단계(702)에서, 기판에 연결하기 위한 리드-프리 솔더 범프들을 갖는 반도체 다이가 구축된다. 단계(704)에서, 외부 유전체 층에서의 개구들을 통해 노출되는 접촉 패드들 및 외부 유전체 층을 포함하는 인터포저 기판이 구축된다.
단계(706)에서, 구리 포스트들은 접촉 패드들 상에 구축된다. 각각의 접촉 패드에 대한 구리 포스트는 접촉 패드들에 대한 개구를 통해 접촉 패드로부터 연장된다. 일 실시예에서, 각각의 접촉 패드에 대한 구리 포스트는 접촉 패드로부터 원단의 단부 캡과 더불어 구축되고 포스트는 단부 캡과 접촉 패드 간의 내부 부분을 갖는다. 단부 캡의 폭은 내부 부분의 폭을 초과하고 내부 부분의 높이는 단부 캡의 높이를 초과한다.
기판 상에 구리 포스트를 형성하는 예시적인 방법은 기판의 외부 층에 건막 레지스트 물질(dry film resist material) 또는 유전체 층을 적용하는 것이다. 개구들은 이어서 기판에서 구리 접촉 패드들을 노출하기 위해 형성된다. 구리는 접촉 패드들 상에 포스트를 형성하도록 도금된다. 건막 레지스트 물질이 이어서 제거되고 표면 처리 또는 프리-솔더가 구리 포스트의 상부에 적용될 수 있다. 구리 포스트 구조를 통한 이점은 포스트의 폭이 솔더 마스크 개구 또는 유전체의 폭에 독립적일 수 있다는 것이다. 따라서 구리 포스트의 상부 폭의 비율은 솔더 접합에 대한 보다 균일한 형상을 형성하고 전체 범프 스트레스를 감소하도록 실리콘 금속 패드(도 3의 308)의 폭과 더 잘 정합될 수 있다.
단계(708)에서, 구리 포스트들은 리드-프리 프리솔더(presolder)로 구성된 코팅으로 개구들을 통해 커버된다. 단계(710)에서, 반도체 다이의 리드-프리 솔더 범프들은 인터포저 기판의 접촉 패드들 상의 구리 포스트들과 정렬된다.
단계(712)에서, 리드-프리 솔더 범프들 및 코팅은 구리 포스트들 상으로 리플로우 솔더링된다. 일 실시 예에서, 각각의 리드-프리 솔더 범프는 실리콘 금속 패드의 영역으로 그리고 코팅된 구리 포스트의 동일한 영역으로 리플로우 솔더링되고 이들 영역들은 각각 구리 포스트의 내부 부분을 통한 횡단면적을 초과한다.
도 8은 일 실시예에 따른 반도체 다이(802)의 부분 및 기판(804)의 부분의 횡단면뷰이다. 리드-프리 솔더 범프(806)는 주석 및 은을 함유한 합금(예를 들어, SnAg2.3 또는 SnAg1.8)로 구성되고, 접촉 패드(312)는 구리로 구성되고, 프리-솔더 패드(810)는 주석 및 구리의 합금(예를 들어, SnCu0.7)으로 구성된다.
일 실시예에서, 솔더 페이스트는 솔더링 플럭스(soldering flux) 및 주석-구리 합금의 파우더를 포함한다. 프리-솔더 패드(810)를 생성하기 위해, 솔더 페이스트는 외부 유전체 층(812) 및 외부 유전체 층(812)의 개구를 통해 접촉 패드(312) 상에 실크-스크린될 수 있다(silk-screened). 프리-솔더 페이스트는 외부 유전체 층(812)의 개구를 채우고 개구의 폭(814) 및 높이(816)를 넘어 그리고 개구 통해 접촉 패드(312)로부터 연장된다.
일 실시예에서, 유전체 개구의 폭(814)(f) 대 실리콘 금속 패드(308)의 폭(820)(g)의 비율은 대략 1과 동일할 수 있다(f/g = 1). 다른 실시예에서, 유전체 개구의 폭(814)은 실리콘 금속 패드(308)의 폭(820)보다 약간 클 수 있다(예를 들어, f/g ≥ 1.1).
도 9는 일 실시예에 따라 리플로우 솔더링 이후에 도 8의 기판(804) 및 반도체 다이(802)를 도시한다. 솔더 접합(902)은 리플로우 솔더링 동안 도 8의 프리-솔더 패드(810) 및 솔더 범프(806)로부터 형성된다.
일 실시예에서, 리플로우는 솔더 플럭스를 배출하면서 솔더 범프(806) 및 프리-솔더 패드(810)의 솔더 페이스트를 용융한다. 솔더 범프(806) 및 프리-솔더 패드(810)의 상이한 합금들은 솔더링을 리플로우하는 동안 서로 내부로 부분적으로 확산한다.
도 10은 도 9의 구조를 제조하기 위한 프로세스의 흐름도이다. 단계(1002)에서, 기판에 연결하기 위한 리드-프리 솔더 범프를 갖는 반도체 다이가 구축된다. 단계(1004)에서, 외부 유전체 층 및 외부 유전체 층에서의 개구들을 통해 노출되는 접촉 패드들을 포함하는 인터포저 기판이 구축된다. 개구들은 기판에 솔더 마스크를 적용하고 접촉 패드들을 노출하기 위해 마스킹되지 않은 유전체 물질을 제거함으로써 형성될 수 있다. 단계(1006)에서, 접촉 패드들은 주석 및 구리 공융물(eutectic)로 구성되는 코팅으로 개구들 을 통해 커버된다. 프리-솔더 패드(도 8의 810)는 우선 표면 마감을 적용하고 이어서 접촉 패드들 위의 개구들에서 솔더 페이스트들을 인쇄함으로써 형성될 수 있다.
단계(1008)에서, 반도체 다이의 리드-프리 솔더 범프들은 인터포저 기판의 코팅된 접촉 패드들과 정렬된다. 단계(1010)에서, 리드-프리 솔더 범프들 및 코팅이 리플로우 솔더링된다.
하나 이상의 실시예들은 다양한 플립 칩 구조들에 응용 가능하게 되는 것으로 고려된다. 다른 양상들 및 실시예들은 여기서 개시된 본 발명의 명세 및 시행을 고려하여 당업자들에게 자명하게 될 것이다. 명세 및 예시된 실시예들은 단지 예들로서 간주되며, 본 발명의 진정한 범위 및 사상은 다음의 청구항들에 의해 표시되는 것으로 의도되었다.

Claims (15)

  1. 반도체 디바이스에 있어서,
    반도체 다이;
    상기 반도체 다이의 표면 상에 배치되는 복수의 리드-프리 솔더 범프들(lead-free solder bumps);
    복수의 금속층들 및 복수의 유전체 층들 - 상기 복수의 금속층들 중 하나는 상기 복수의 리드-프리 솔더 범프들에 대응하는 복수의 접촉 패드들을 포함하고, 상기 복수의 유전체 층들 중 하나는 복수의 접촉 패드들에 대한 복수의 개별 개구들을 갖는 외부 유전체 층임 - 을 포함하는 기판;
    상기 복수의 접촉 패드들 상에 배치되는 복수의 개별 구리 포스트들(copper posts)
    을 포함하고,
    각각의 접촉 패드에 대한 개별 구리 포스트는 상기 접촉 패드에 대한 개별 개구를 통해 상기 접촉 패드로부터 연장되고,
    상기 반도체 다이는 상기 복수의 리드-프리 솔더 범프들과 상기 복수의 구리 포스트들 간의 연결들과 더불어 상기 기판 상에 마운팅되는,
    반도체 디바이스.
  2. 제 1 항에 있어서,
    상기 복수의 리드-프리 솔더 범프들은 주석 및 은을 함유하고,
    상기 복수의 접촉 패드들은 구리이고,
    상기 외부 유전체 층은 상기 복수의 접촉 패드들 주변부 주위에서 상기 복수의 접촉 패드들에 부착되는 에폭시 합성물(epoxy composite)인,
    반도체 디바이스.
  3. 제 1 항 또는 제 2 항에 있어서,
    각각의 접촉 패드에 대한 개별 구리 포스트는 상기 접촉 패드로부터 원단의 단부 캡(end cap)을 갖고, 상기 접촉 패드와 상기 단부 캡 간의 부분을 갖고,
    상기 단부 캡의 폭은 상기 부분의 폭을 초과하는,
    반도체 디바이스.
  4. 제 3 항에 있어서,
    상기 부분의 높이는, 상기 단부 캡의 높이를 초과하는,
    반도체 디바이스.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 각각의 접촉 패드에 대한 개별 구리 포스트는,
    상기 외부 유전체의 두께를 넘어 그리고 상기 접촉 패드에 대한 개별 개구의 폭을 넘어 상기 각각의 개구를 통해 연장되는,
    반도체 디바이스.
  6. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 각각의 접촉 패드에 대한 개별 구리 포스트는,
    상기 외부 유전체 층의 두께를 넘어 상기 개별 개구를 통해 연장되는,
    반도체 디바이스.
  7. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 각각의 접촉 패드에 대한 개별 개구는,
    상기 외부 유전체 층의 두께와 동일한 높이를 갖고 상기 접촉 패드의 주변부 내의 직경을 갖는 원통형 개구이고,
    상기 접촉 패드에 대한 개별 구리 포스트는 상기 개별 개구를 통해 그리고 상기 개별 개구의 높이 및 직경을 넘어 상기 접촉 패드로부터 연장되는,
    반도체 디바이스.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 복수의 리드-프리 솔더 범프들 각각은,
    상기 리드-프리 솔더 범프에 대응하는 상기 접촉 패드 상의 개별 구리 포스트로 리플로우 솔더링되는(reflow soldered),
    반도체 디바이스.
  9. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    그리드 배열(grid arrangement)로 상기 복수의 개별 구리 포스트들로 각각 리플로우 솔더링되는 복수의 리드-프리 솔더
    를 더 포함하고,
    상기 각각의 접촉 패드에 대한 개별 구리 포스트는,
    상기 접촉 패드가 대응하는 상기 리드-프리 솔더 범프에 상기 기판의 복수의 금속층들을 통해 전기적으로 결합되는,
    반도체 디바이스.
  10. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 복수의 개별 구리 포스트들 상의 주석 및 구리의 코팅
    을 더 포함하고,
    상기 복수의 리드-프리 솔더 범프들 각각 및 상기 개별 구리 포스트 상의 코팅은,
    상기 리드-프리 솔더 범프에 대응하는 상기 접촉 패드 상의 개별 구리 포스트들로 함께 리플로우 솔더링되는,
    반도체 디바이스.
  11. 반도체 디바이스를 제조하는 방법에 있어서,
    기판으로의 연결을 위해 복수의 리드-프리 솔더 범프들을 갖는 반도체 다이를 형성하는 단계;
    외부 유전체 층 및 복수의 접촉 패드들 - 상기 복수의 접촉 패드들은 상기 외부 유전체 층에서의 복수의 개별 개구들을 통해 노출됨 - 을 포함하는 기판을 형성하는 단계;
    상기 복수의 접촉 패드들 상에 복수의 개별 구리 포스트들 - 각각의 접촉 패드에 대한 개별 구리 포스트는 상기 접촉 패드에 대한 개별 개구를 통해 상기 접촉 패드로부터 연장됨 - 을 형성하는 단계;
    상기 기판의 복수의 접촉 패드들 상의 복수의 개별 구리 포스트들 및 상기 반도체 다이의 복수의 리드-프리 솔더 범프들을 정렬시키는 단계; 및
    상기 복수의 리드-프리 솔더 범프들을 상기 복수의 개별 구리 포스트들로 리플로우 솔더링하는 단계
    를 포함하는,
    반도체 디바이스 제조 방법.
  12. 제 11 항에 있어서,
    상기 각각의 접촉 패드에 대한 개별 구리 포스트를 형성하는 단계는,
    상기 접촉 패드로부터 원단의 단부 캡을 갖고 상기 접촉 패드와 상기 단부 캡 간의 부분을 갖는 개별 구리 포스트를 형성하는 단계
    를 포함하고,
    상기 단부 캡은 상기 접촉 패드와 상기 단부 캡 간의 구리 포스트의 부분의 폭을 초과하는 폭을 갖는,
    반도체 디바이스 제조 방법.
  13. 제 12 항에 있어서,
    상기 각각의 접촉 패드에 대한 개별 구리 포스트를 형성하는 단계는,
    상기 단부 캡의 두께를 초과하는 두께로 상기 접촉 패드와 상기 단부 캡 간의 개별 구리 포스트의 부분을 형성하는 단계
    를 포함하는,
    반도체 디바이스 제조 방법.
  14. 제 13 항에 있어서,
    상기 반도체 다이를 형성하는 단계는,
    상기 복수의 리드-프리 솔더 범프들에서 복수의 각자의 실리콘 금속 패드들을 갖는 반도체 다이를 형성하는 단계
    를 포함하고,
    상기 리플로우 솔더링하는 단계는,
    상기 각자의 실리콘 금속 패드의 제 1 영역으로 그리고 상기 개별 구리 포스트의 제 2 영역으로 각각의 리드-프리 솔더 범프를 리플로우 솔더링하는 단계
    를 포함하고,
    상기 제 1 및 제 2 영역들은 크기가 동일하며, 각각의 크기는 상기 접촉 패드와 상기 단부 캡 간의 개별 구리 포스트의 부분을 통한 횡단면적을 초과하는,
    반도체 디바이스 제조 방법.
  15. 제 11 항 내지 제 14 항 중 어느 한 항에 있어서,
    주석 및 구리 공융물(tin and copper eutectic)로 상기 복수의 개별 구리 포스트들을 코팅하는 단계
    를 더 포함하고,
    상기 리플로우 솔더링하는 단계는,
    상기 리드-프리 솔더 범프에 대응하는 접촉 패드 상의 개별 구리 포스트 상으로 상기 복수의 리드-프리 솔더 범프들 및 개별 구리 포스트 상의 코팅을 각각 리플로우 솔더링하는 단계
    를 포함하는,
    반도체 디바이스 제조 방법.
KR1020137013264A 2010-10-26 2011-09-26 반도체 디바이스에서의 리드-프리 구조들 KR101496068B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/912,519 US8410604B2 (en) 2010-10-26 2010-10-26 Lead-free structures in a semiconductor device
US12/912,519 2010-10-26
PCT/US2011/053326 WO2012057953A1 (en) 2010-10-26 2011-09-26 Lead-free structures in a semiconductor device

Publications (2)

Publication Number Publication Date
KR20130096752A true KR20130096752A (ko) 2013-08-30
KR101496068B1 KR101496068B1 (ko) 2015-02-25

Family

ID=44801163

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137013264A KR101496068B1 (ko) 2010-10-26 2011-09-26 반도체 디바이스에서의 리드-프리 구조들

Country Status (7)

Country Link
US (1) US8410604B2 (ko)
EP (1) EP2633551B1 (ko)
JP (1) JP5897584B2 (ko)
KR (1) KR101496068B1 (ko)
CN (1) CN103262236B (ko)
TW (1) TWI532133B (ko)
WO (1) WO2012057953A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100084684A (ko) * 2007-11-01 2010-07-27 다이니폰 인사츠 가부시키가이샤 부품 내장 배선판, 부품 내장 배선판의 제조 방법
TW201208007A (en) * 2010-08-02 2012-02-16 Advanced Semiconductor Eng Semiconductor package
JP2013149948A (ja) * 2011-12-20 2013-08-01 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
KR20140019173A (ko) * 2012-08-06 2014-02-14 삼성전기주식회사 솔더 코팅볼을 이용한 패키징 방법 및 이에 따라 제조된 패키지
US9053990B2 (en) * 2012-10-25 2015-06-09 Taiwan Semiconductor Manufacturing Co., Ltd. Bump interconnection techniques
CN104425287A (zh) * 2013-08-19 2015-03-18 讯芯电子科技（中山）有限公司 封装结构及制造方法
TWI525769B (zh) * 2013-11-27 2016-03-11 矽品精密工業股份有限公司 封裝基板及其製法
CN104201120B (zh) * 2014-08-28 2017-05-24 通富微电子股份有限公司 半导体倒装封装方法
CN104241236B (zh) * 2014-08-28 2017-05-24 通富微电子股份有限公司 一种半导体倒装封装结构
JP6230520B2 (ja) * 2014-10-29 2017-11-15 キヤノン株式会社 プリント回路板及び電子機器
CN106874639B (zh) * 2017-04-17 2019-09-24 北京理工大学 恒变幅加载下机械结构的疲劳寿命可靠度评估方法及装置

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5431328A (en) 1994-05-06 1995-07-11 Industrial Technology Research Institute Composite bump flip chip bonding
JPH09246703A (ja) * 1996-03-05 1997-09-19 Sony Corp プリント配線板
US5790377A (en) 1996-09-12 1998-08-04 Packard Hughes Interconnect Company Integral copper column with solder bump flip chip
JPH1154658A (ja) * 1997-07-30 1999-02-26 Hitachi Ltd 半導体装置及びその製造方法並びにフレーム構造体
JP2000349191A (ja) * 1999-06-04 2000-12-15 Toshiba Corp 半導体装置および配線回路装置
US6638847B1 (en) 2000-04-19 2003-10-28 Advanced Interconnect Technology Ltd. Method of forming lead-free bump interconnections
US20030034565A1 (en) * 2001-08-18 2003-02-20 Lan James Jaen-Don Flip chip substrate with metal columns
JP3583396B2 (ja) 2001-10-31 2004-11-04 富士通株式会社 半導体装置の製造方法、薄膜多層基板及びその製造方法
JP3910908B2 (ja) * 2002-10-29 2007-04-25 新光電気工業株式会社 半導体装置用基板及びこの製造方法、並びに半導体装置
TWI268012B (en) * 2003-08-07 2006-12-01 Phoenix Prec Technology Corp Electrically conductive structure formed between neighboring layers of circuit board and method for fabricating the same
TWI254995B (en) * 2004-01-30 2006-05-11 Phoenix Prec Technology Corp Presolder structure formed on semiconductor package substrate and method for fabricating the same
US7241640B1 (en) 2005-02-08 2007-07-10 Xilinx, Inc. Solder ball assembly for a semiconductor device and method of fabricating same
JP2007109825A (ja) * 2005-10-12 2007-04-26 Nec Corp 多層配線基板、多層配線基板を用いた半導体装置及びそれらの製造方法
US7388284B1 (en) 2005-10-14 2008-06-17 Xilinx, Inc. Integrated circuit package and method of attaching a lid to a substrate of an integrated circuit
CN101433134B (zh) * 2006-04-28 2012-05-30 住友电木株式会社 阻焊材料及使用该材料的电路板和半导体封装
JP2007324330A (ja) * 2006-05-31 2007-12-13 Sanyo Electric Co Ltd 回路基板
JP5258045B2 (ja) * 2006-06-30 2013-08-07 日本電気株式会社 配線基板、配線基板を用いた半導体装置、及びそれらの製造方法
JP4814196B2 (ja) * 2007-10-15 2011-11-16 富士通株式会社 回路基板
US20090108442A1 (en) * 2007-10-25 2009-04-30 International Business Machines Corporation Self-assembled stress relief interface
US20090111277A1 (en) * 2007-10-29 2009-04-30 Applied Materials, Inc. Wet photoresist strip for wafer bumping with ozonated acetic anhydride
JP2009117767A (ja) * 2007-11-09 2009-05-28 Shinko Electric Ind Co Ltd 半導体装置の製造方法及びそれにより製造した半導体装置
US7952207B2 (en) 2007-12-05 2011-05-31 International Business Machines Corporation Flip-chip assembly with organic chip carrier having mushroom-plated solder resist opening
KR20090080623A (ko) 2008-01-22 2009-07-27 삼성전기주식회사 포스트 범프 및 그 형성방법
JP5154271B2 (ja) 2008-03-17 2013-02-27 日本特殊陶業株式会社 はんだバンプを有する配線基板及びその製造方法

Also Published As

Publication number Publication date
US8410604B2 (en) 2013-04-02
WO2012057953A1 (en) 2012-05-03
KR101496068B1 (ko) 2015-02-25
JP5897584B2 (ja) 2016-03-30
TWI532133B (zh) 2016-05-01
CN103262236A (zh) 2013-08-21
TW201227893A (en) 2012-07-01
EP2633551B1 (en) 2016-03-23
JP2013542611A (ja) 2013-11-21
CN103262236B (zh) 2016-06-29
US20120098130A1 (en) 2012-04-26
EP2633551A1 (en) 2013-09-04

Similar Documents

Publication Publication Date Title
KR101496068B1 (ko) 반도체 디바이스에서의 리드-프리 구조들
US9875980B2 (en) Copper pillar sidewall protection
TWI483357B (zh) 封裝結構
JP7032212B2 (ja) 配線基板、半導体パッケージ及び配線基板の製造方法
TW201342557A (zh) 封裝體、裝置的封裝方法以及封裝層疊裝置
US20060043603A1 (en) Low temperature PB-free processing for semiconductor devices
KR100723497B1 (ko) 솔더볼 랜드에 두 종류 이상의 표면처리부를 갖는인쇄회로기판 및 이를 포함하는 반도체 패키지
KR101521485B1 (ko) Ｐｇａ형 배선 기판 및 그 제조 방법
KR100636364B1 (ko) 플립칩 패키지의 솔더패드 접합방법
JP6492768B2 (ja) 電子装置及びはんだ実装方法
JP5562438B2 (ja) 電子部品実装体、電子部品、基板
US7545028B2 (en) Solder ball assembly for a semiconductor device and method of fabricating same
KR101211724B1 (ko) 반도체 패키지 및 그 제조방법
JP7112873B2 (ja) 配線基板、半導体パッケージ及び配線基板の製造方法
JP3838530B2 (ja) 半導体装置の製造方法
JP2004079891A (ja) 配線基板、及び、配線基板の製造方法
KR100746365B1 (ko) 플립칩 실장용 기판의 제조방법
KR20070019629A (ko) 솔더볼 랜드에 두 종류 이상의 표면처리부를 갖는인쇄회로기판 및 이를 포함하는 반도체 패키지
JP2016127066A (ja) バンプ付きプリント配線板およびその製造方法
JP2004207368A (ja) 半導体装置とその製造方法及び電子装置
JP5845105B2 (ja) 電子部品の実装用基板と電子部品を実装した基板
KR101133126B1 (ko) 반도체 패키지 및 그 제조 방법
JP5589734B2 (ja) 電子部品及びその製造方法
JP2004228200A (ja) 半導体装置およびその製造方法
JP2003124252A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180206

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190201

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20200212

Year of fee payment: 6