CN104241236B - 一种半导体倒装封装结构 - Google Patents

一种半导体倒装封装结构 Download PDF

Info

Publication number
CN104241236B
CN104241236B CN201410433519.9A CN201410433519A CN104241236B CN 104241236 B CN104241236 B CN 104241236B CN 201410433519 A CN201410433519 A CN 201410433519A CN 104241236 B CN104241236 B CN 104241236B
Authority
CN
China
Prior art keywords
chip
substrate
conductive pole
semiconductor flip
flip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410433519.9A
Other languages
English (en)
Other versions
CN104241236A (zh
Inventor
林仲珉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tongfu Microelectronics Co Ltd
Original Assignee
Tongfu Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tongfu Microelectronics Co Ltd filed Critical Tongfu Microelectronics Co Ltd
Priority to CN201410433519.9A priority Critical patent/CN104241236B/zh
Publication of CN104241236A publication Critical patent/CN104241236A/zh
Application granted granted Critical
Publication of CN104241236B publication Critical patent/CN104241236B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Wire Bonding (AREA)

Abstract

本发明提供一种半导体倒装封装结构,所述半导体倒装封装结构包括基板与所述基板相连的芯片。基板的功能面的触点处设有导电柱，芯片的焊料凸点可以至少包覆导电柱背离基板的一端。本发明提供的倒装封装结构，通过在基板上设置导电柱，使得在回流焊接的过程中，焊料凸点融化并沿着导电柱流动，并至少包覆导电柱的顶部，导电柱对芯片具有一定的支撑作用，防止焊料凸点回流后易塌陷溢出形成短路的问题，同时，有效地提高了倒装封装结构的稳定性。

Description

一种半导体倒装封装结构
技术领域
本发明涉及半导体封装结构技术领域，尤其涉及一种半导体倒装封装结构。
背景技术
以往的一级封装技术都是将芯片的有源区面朝上，背对基板和贴后键合，如引线键合和载带自动键合(TAB)。倒装芯片则将芯片有源区面对基板，通过芯片上呈阵列排列的焊料凸点实现芯片与衬底的互连。硅片直接以倒扣方式安装到印制电路板，从硅片向四周引出输入输出端，互联的长度大大缩短，减小了相移电路的延迟，有效地提高了电性能。显然，这种芯片互连方式能提供更高的输入输出端的密度。倒装占有面积几乎与芯片大小一致。在所有表面安装技术中，倒装芯片可以达到最小、最薄的封装。
但是存在以下问题：在焊料凸点进行回流焊时，形成焊料凸点的锡球易塌陷溢出形成短路，从而降低了倒装封装的整体稳定性。
发明内容
本发明的目的是提供一种半导体倒装封装结构。
本发明提供的一种半导体倒装封装结构，包括基板和与基板相连的芯片，基板的功能面上触点处设有导电柱，芯片设有焊料凸点，焊料凸点至少包覆导电柱背离基板的一端。
本发明提供的上述方案，通过在基板上设置导电柱，使得在回流焊接的过程中，焊料凸点融化并沿着导电柱流动，并至少包覆导电柱的顶部，导电柱对芯片具有一定的支撑作用，防止焊料凸点回流后易塌陷溢出形成短路的问题，同时，有效地提高了倒装封装结构的稳定性。
附图说明
图1为本发明实施例提供的半导体倒装封装结构示意图；
图2为本发明另一实施例提供的半导体倒装封装结构示意图；
图3为基板上设置导电柱的结构示意图；
图4为将芯片倒装在基板上的结构示意图；
图5为芯片回流焊接在基板上的结构示意图。
具体实施方式
在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施的限制。
其次，本发明利用示意图进行详细描述，在详述本发明实施例时，为便于说明，所述示意图只是实例，其在此不应限制本发明保护的范围。
下面参照附图来说明本发明的具体实施例。
如图1所示，本发明实施例提供的半导体倒装封装结构，包括基板4和与基板4相连的芯片1，基板4的功能面上触点处设有导电柱3，芯片1的焊料凸点2至少包覆导电柱3背离基板4的一端。
本实施例中，每一触点处设置有1个导电柱3，该导电柱3用来支撑固定焊料凸点2，增强芯片1与基板4的连接。芯片1上每一焊料凸点2对应着一个上述设有导电柱3的触点，且每一焊料凸点2包覆着一个对应触点位置处的导电柱3。在本实施例中的焊料凸点2包覆了导电柱3背离基板4的一端，但是在本发明实施例中，焊料凸点2包覆导电柱3的位置有多种选择，不局限于此实施例，如焊料凸点2也可以包覆整个导电柱3。
优选地，导电柱3为铜柱，铜柱不仅具有良好的导电性能，还具有较好的支撑作用焊料凸点2的能力。
优选地，焊料凸点2为锡球。
优选地，导电柱3采用垂直方式排布在基板4触点处，这不仅便于导电柱3的电镀操作，且提高了导电柱3的支撑固定效果。
优选地，导电柱3背离所述基板4的一端上为半球形，以利于焊料凸点2融化后沿着导电柱3向下流动，来增加固定效果。
优选地，导电柱3电镀于基板4的触点处，在现有技术中有很多都用到电镀工艺，本发明在此不作累述。
优选地，基板4上设有用来封装的塑封体5，塑封体5包覆整个芯片1。
如图2所示，为本发明另一实施例提供的半导体倒装封装结构。本实施例与上述实施例不同点主要在于，本实施例中基板4上每一触点处排布4个导电柱3，4个导电柱3共同支撑对应位置的一个焊料凸点2。通过四个导电柱3来对焊料凸点2进行支撑，一方面在放置的时候利于定位，防止在回流焊接的时候芯片1位置出现偏移，另一方面也有利于提高焊接的质量，增强焊点处的强度。在本实施例中的焊料凸点2包覆了整体4个导电柱3。
优选地，每个触点处的4个导电柱3采用阵列排布方式，采用4个阵列排布的导电柱3可以有效地加强芯片1与基板4之间的连接，从而提高倒装封装结构的稳定性。
为进一步详细介绍本实施例，此处还提供本实施例结构的部分生产过程，具体步骤如下：
步骤(1)：参见图3所示，在基板4的每一触点处设有用于支撑固定的4个导电柱3，所述导电柱3背离基板4的一端为半球形，用于加强导电柱3的支撑固定作用，且利于焊料凸点融化后沿着导电柱向下流动。将上述导电柱3以垂直方式电镀于上述基板4的触点处。
步骤(2)：如图4所示，按照每一触点上导电柱3支撑固定着对应芯片1的一个焊料凸点2，将芯片1倒扣于基板4上，并使焊料凸点位于同一触点处呈阵列布置的四个导电柱之间，由四个导电柱共同支撑一个焊料凸点。
步骤(3)：如图5所示，在回流焊时，焊料凸点2融化下降包裹上述4个导电柱3，实现芯片1与基板4的紧密相连。
步骤(4)：另参见图1、2所示，在回流焊接后，在基板4上设置塑封体5，塑封体5用于包覆芯片1。
综上所述，本发明提供一种芯片1与基板4的支撑稳定结构。该结构解决了现有技术中存在的锡球回流后易塌陷溢出形成短路的问题，加强了芯片1与基板4间连接，有效地提高了倒装封装结构的稳定性。
虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (6)

1.一种半导体倒装封装结构，包括基板和与所述基板相连的芯片，其特征在于，所述基板的功能面上触点处设有四个导电柱，每一焊料凸点对应包覆一个所述触点位置处的4个所述导电柱，所述导电柱的高度大于宽度，所述芯片的焊料凸点至少包覆所述导电柱背离所述基板的一端。
2.如权利要求1所述的半导体倒装封装结构，其特征在于，所述导电柱垂直于所述基板的功能面。
3.如权利要求2所述的半导体倒装封装结构，其特征在于，每一所述触点处设置的四个所述导电柱在所述基板的功能面上阵列排布。
4.如权利要求1所述的半导体倒装封装结构，其特征在于，所述导电柱电镀于所述基板的功能面。
5.如权利要求1所述的半导体倒装封装结构，其特征在于，所述导电柱背离所述基板的一端上为半球形。
6.如权利要求1至5任意一项所述的半导体倒装封装结构，其特征在于，所述基板上设有用来封装的塑封体，所述塑封体包覆所述芯片。
CN201410433519.9A 2014-08-28 2014-08-28 一种半导体倒装封装结构 Active CN104241236B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410433519.9A CN104241236B (zh) 2014-08-28 2014-08-28 一种半导体倒装封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410433519.9A CN104241236B (zh) 2014-08-28 2014-08-28 一种半导体倒装封装结构

Publications (2)

Publication Number Publication Date
CN104241236A CN104241236A (zh) 2014-12-24
CN104241236B true CN104241236B (zh) 2017-05-24

Family

ID=52229058

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410433519.9A Active CN104241236B (zh) 2014-08-28 2014-08-28 一种半导体倒装封装结构

Country Status (1)

Country Link
CN (1) CN104241236B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111128913B (zh) * 2019-12-24 2022-02-11 中国航空工业集团公司北京长城航空测控技术研究所 一种芯片的倒装焊接封装结构及其方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102325431A (zh) * 2011-09-09 2012-01-18 深南电路有限公司 在电路板上制作铜柱的方法和具有表面铜柱的电路板
CN103262236A (zh) * 2010-10-26 2013-08-21 吉林克斯公司 半导体元件中的无铅结构
CN103400823A (zh) * 2013-07-30 2013-11-20 华进半导体封装先导技术研发中心有限公司 包含铜柱的细间距叠层封装结构和封装方法
CN103606538A (zh) * 2013-11-28 2014-02-26 南通富士通微电子股份有限公司 半导体叠层封装方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103262236A (zh) * 2010-10-26 2013-08-21 吉林克斯公司 半导体元件中的无铅结构
CN102325431A (zh) * 2011-09-09 2012-01-18 深南电路有限公司 在电路板上制作铜柱的方法和具有表面铜柱的电路板
CN103400823A (zh) * 2013-07-30 2013-11-20 华进半导体封装先导技术研发中心有限公司 包含铜柱的细间距叠层封装结构和封装方法
CN103606538A (zh) * 2013-11-28 2014-02-26 南通富士通微电子股份有限公司 半导体叠层封装方法

Also Published As

Publication number Publication date
CN104241236A (zh) 2014-12-24

Similar Documents

Publication Publication Date Title
US6137062A (en) Ball grid array with recessed solder balls
JP5952523B2 (ja) 半導体素子およびフリップチップ相互接続構造を形成する方法
CN101336042B (zh) 焊盘、具有该焊盘的电路板和电子装置
CN104201120B (zh) 半导体倒装封装方法
CN103165484B (zh) 堆迭式封装及其制造方法
CN109390306A (zh) 电子封装件
US9806045B2 (en) Interconnection structure including a metal post encapsulated by solder joint having a concave outer surface
KR20130096752A (ko) 반도체 디바이스에서의 리드-프리 구조들
CN101030546B (zh) 电容安装方法
CN104282637B (zh) 倒装芯片半导体封装结构
CN103606538A (zh) 半导体叠层封装方法
CN104409434A (zh) 半导体器件封装结构
CN108493121B (zh) 一种解决双面电路晶元焊料短路的载板制作及封装方法
KR102006637B1 (ko) 범프의 형성 방법 및 이를 포함하는 반도체 소자의 형성방법
JPWO2008120564A1 (ja) 電子部品の実装構造、及び電子部品の実装方法
CN104241236B (zh) 一种半导体倒装封装结构
JP2015188004A (ja) パッケージ、半導体装置及び半導体モジュール
JP2007281269A (ja) 電子部品の実装構造およびその製造方法
CN108183091A (zh) 一种封装结构及其工艺方法
TWI478257B (zh) 封裝結構及封裝製程
JP4129837B2 (ja) 実装構造体の製造方法
JP2018037520A (ja) 半導体装置、電子装置、半導体装置の製造方法及び電子装置の製造方法
CN104217969A (zh) 半导体器件封装方法
CN104465583A (zh) 球栅阵列封装件及将其安装在基板上的方法
CN100483699C (zh) 使用自傲互连材料的半导体器件封装

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 226006 Jiangsu Province, Nantong City Chongchuan District Chongchuan Road No. 288

Applicant after: Tongfu Microelectronics Co., Ltd.

Address before: 226006 Jiangsu Province, Nantong City Chongchuan District Chongchuan Road No. 288

Applicant before: Fujitsu Microelectronics Co., Ltd., Nantong

COR Change of bibliographic data
GR01 Patent grant
GR01 Patent grant