KR20130083382A - 스위칭 회로 및 포락선 신호 증폭기 - Google Patents

스위칭 회로 및 포락선 신호 증폭기 Download PDF

Info

Publication number
KR20130083382A
KR20130083382A KR20127028497A KR20127028497A KR20130083382A KR 20130083382 A KR20130083382 A KR 20130083382A KR 20127028497 A KR20127028497 A KR 20127028497A KR 20127028497 A KR20127028497 A KR 20127028497A KR 20130083382 A KR20130083382 A KR 20130083382A
Authority
KR
South Korea
Prior art keywords
signal
switching
switching circuit
circuit
inductance
Prior art date
Application number
KR20127028497A
Other languages
English (en)
Inventor
다카시 오히라
가즈유키 와다
미츠토시 나카타
가즈시 사와다
사토시 하츠카와
노부오 시가
가즈히로 후지카와
Original Assignee
스미토모덴키고교가부시키가이샤
고꾸리쯔 다이가꾸 호우징 도요하시 기쥬쯔 가가꾸 다이가꾸
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미토모덴키고교가부시키가이샤, 고꾸리쯔 다이가꾸 호우징 도요하시 기쥬쯔 가가꾸 다이가꾸 filed Critical 스미토모덴키고교가부시키가이샤
Publication of KR20130083382A publication Critical patent/KR20130083382A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H03F1/0216—Continuous control
    • H03F1/0222—Continuous control by using a signal derived from the input signal
    • H03F1/0227—Continuous control by using a signal derived from the input signal using supply converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/18—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of distributed coupling, i.e. distributed amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2176—Class E amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2178—Class D power amplifiers; Switching amplifiers using more than one switch or switching amplifier in parallel or in series
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H03F3/605—Distributed amplifiers
    • H03F3/607—Distributed amplifiers using FET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1584—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel
    • H02M3/1586—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel switched with a phase shift, i.e. interleaved
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/102—A non-specified detector of a signal envelope being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/351—Pulse width modulation being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/366—Multiple MOSFETs are coupled in parallel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Amplifiers (AREA)

Abstract

일 실시형태의 스위칭 회로는, N개의 스위칭 소자, 직렬 접속된 N-1개의 제1 인덕턴스 소자를 포함하는 접속 회로, 제2 인덕턴스 소자, 및 N개의 제3 인덕턴스 소자를 구비한다. N개의 스위칭 소자의 제어 단자는, 접속 회로의 양단 및 접속 접점에 각각 접속되어 있다. 제2 인덕턴스 소자의 일단은 전원에 접속되어 있다. N개의 제3 인덕턴스 소자는 각각, N개의 스위칭 소자의 일단과 제2 인덕턴스 소자의 타단을 전기적으로 접속한다.

Description

스위칭 회로 및 포락선 신호 증폭기{SWITCHING CIRCUIT AND ENVELOPE SIGNAL AMPLIFIER}
본 발명은, 인덕턴스 소자에 접속된 스위칭 소자를 PWM(Pulse Width Modulation) 신호로 스위칭시키는 스위칭 회로, 및 이 스위칭 회로를 구비하는 포락선 신호 증폭기에 관한 것이다.
최근, 휴대전화의 기지국 등에서 고주파의 변조 신호를 전력 증폭하는 데 이용되는 증폭 방식 중 하나로 EER(Envelope Elimination and Restoration) 방식이 있다. EER 방식에서는, 증폭해야 하는 변조 신호로부터 진폭 성분(포락선)과 위상 성분을 추출하고, 위상 성분에 상당하는 신호를 진폭 성분에 따른 신호로 진폭 변조하는 것에 의해, 변조된 신호의 진폭이, 원래의 변조 신호의 진폭에 비례하도록 증폭이 행해진다.
보다 구체적으로는, 추출된 포락선에 추종하는 전압이 포화형의 증폭기에 전원 전압으로서 부여된다. 이 증폭기는, 위상 성분에 상당하는 신호를 증폭하는 것에 의해, 증폭된 신호의 진폭을 추출된 포락선에 추종시킨다. 상기한 포락선에 추종하는 전압은, 예컨대 증폭해야 하는 변조 신호에 대한 포락선 검파에 의해 얻은 검파 신호(이하, 포락선 신호라고 함)를 전력 증폭하는 것에 의해 얻어진다. 포락선 신호의 전력 증폭에는, 효율을 높이기 위해 포화형의 증폭기가 이용된다. 예컨대 포락선 신호에 대한 펄스폭 변조에 의해 생성된 PWM 신호로 스위칭 소자를 스위칭시키고, 스위칭에 의해 증폭된 PWM 신호를 적분하는 것에 의해, 포락선 신호가 변조 신호로서 복조된다.
PWM 신호를 증폭하기 위해서는, 상보적인 스위칭 소자를 푸시풀(push-pull) 접속시킨 D급 증폭기나, 인덕턴스 소자로부터 인가되는 전압이 제로일 때에 스위칭 소자를 온시키는 E급 증폭기가 이용되는 경우가 많다. 단, D급 증폭기에서는, 상보적인 스위칭 소자의 내압을 밸런스 좋게 높이는 것이 기술적으로 어렵다. 또한 E급 증폭기에서는, 설계 조건 및 동작 조건에 의해 스위칭 소자가 오프할 때에 인덕턴스 소자로부터 스위칭 소자에 인가되는 서지(surge) 전압이 전원 전압을 크게 초과하는 경우가 있다. 이러한 이유로부터, 푸시풀 또는 단일 스위칭 소자를 고주파이며 대전력의 증폭기에 적용하기에는 당연히 한계가 있다.
추가로, 전술한 PWM 신호에는, 비교적 주파수가 낮은 포락선 신호의 성분과 주파수가 높은 PWM 신호의 성분이 포함되어 있기 때문에, PWM 신호의 증폭기에는, 광대역의 주파수 특성을 갖는 증폭기가 필요로 된다. 이러한 조건을 만족시키는 증폭기로서, 예컨대 특허문헌 1에 나타내는 바와 같은 분포 증폭기를 PWM 신호의 증폭기에 적용하는 것을 생각할 수 있다.
특허문헌 1: 일본 특허 공개 제2002-033627호 공보
그러나, 분포 증폭기에서는, 복수의 스위칭 소자가 출력하는 전력을 합성하기 위한 분포 상수 선로에서, 출력단과는 반대측에 전파하는 전력을 저항으로 소비시켜 종단해야 하여, 종단 저항에서의 손실이 크다고 하는 문제가 있다. 또한, 증폭된 PWM 신호로부터 변조 신호로서의 포락선 신호를 취출하는 데 로우 패스 필터가 필요하여, 이 필터의 삽입 손실도 무시할 수 없는 것이 된다.
본 발명은 이러한 사정을 감안하여 이루어진 것으로, 그 목적으로 하는 것은, 복수의 스위칭 소자로 증폭된 PWM 신호를 저손실로 합성하고, 변조 신호를 복조하는 것이 가능한 스위칭 회로, 및 이 스위칭 회로를 구비하는 포락선 신호 증폭기를 제공하는 것에 있다.
본 발명의 일 측면에 따른 스위칭 회로는, N개(N은 2 이상의 정수)의 스위칭 소자의 스위칭을 제어하기 위한 각 제어 단자를, N-1개의 제1 인덕턴스 소자를 통해 종속 접속하는 접속 회로와, 일단이 직류 전원에 접속되는 제2 인덕턴스 소자의 타단 및 상기 스위칭 소자의 각 일단 사이에 각각 별도로 접속된 제3 인덕턴스 소자를 구비하는 스위칭 회로로서, 상기 접속 회로의 입력 단자에 입력되는 PWM 신호로, 상기 복수의 스위칭 소자를 순차 스위칭시키도록 되어 있는 것을 특징으로 한다. 즉, 이 스위칭 회로는, (a) N개의 스위칭 소자, (b) N-1개의 제1 인덕턴스 소자를 포함하는 접속 회로, (c) 제2 인덕턴스 소자, 및 (d) N개의 제3 인덕턴스 소자를 구비한다. N개의 스위칭 소자의 각각은, 일단 및 제어 단자를 갖는다. 제2 인덕턴스 소자는, 일단 및 타단을 갖는다. N-1개의 제1 인덕턴스 소자는, 직렬 접속되어 있다. N개의 스위칭 소자의 제어 단자는 각각, 접속 회로 내의 복수의 노드에 접속되어 있다. 이들 복수의 노드는, N-1개의 제1 인덕턴스 소자의 접속 접점, 및 접속 회로의 입력단 및 출력단을 포함한다. N개의 제3 인덕턴스 소자는 각각, N개의 스위칭 소자의 일단과 제2 인덕턴스 소자의 타단을 전기적으로 접속한다.
이 스위칭 회로에서는, PWM 신호가 전파하는 접속 회로를 구성하는 N-1개의 제1 인덕턴스 소자의 각 접속 절점 및 접속 회로의 입출력 단자에, N개의 스위칭 소자 각각의 제어 단자가 각각 별도로 접속되어 있고, 각 스위칭 소자의 일단과, 직류 전원에 일단이 접속된 제2 인덕턴스 소자의 타단 사이에 제3 인덕턴스 소자가 각각 별도로 개재되어 있다.
이것에 의해, 접속 회로를 전파하는 PWM 신호에 의해 각 스위칭 소자가 일정한 시간 간격으로 순차 스위칭하고, 스위칭 소자마다 증폭된 대략 등진폭의 PWM 신호가 제2 인덕턴스 소자의 타단에서 가산된다. 이 스위칭 회로에 상기 시간 간격의 N배가 1주기가 되는 변조 주기(PWM 주기)를 갖는 PWM 신호를 입력한 경우에는, 복수 평면 상에서, 각 스위칭 소자의 일단에서의 PWM 신호의 기본파의 신호 진폭 및 위상에 대응하는 신호점이, 원점을 중심으로 하는 원 상에 -2π/N의 위상차로 등간격으로 나열된다. 따라서, 이 스위칭 회로에서는, 각 스위칭 소자의 일단에 출력되는 PWM 신호의 기본파가 제2 인덕턴스 소자의 타단에서 서로 상쇄하도록 가산된다.
마찬가지로, PWM 신호의 M차(M은 2 이상의 정수) 고조파에 기초하여 각 스위칭 소자의 일단에 출력되는 PWM 신호의 신호 진폭 및 위상에 대응하는 신호점이, 복수 평면 상에서, 원점을 중심으로 하는 원 상에 -2 Mπ/N의 위상차로 등간격으로 나열하도록 나타내는 경우는, 각 스위칭 소자의 일단에 출력되는 PWM 신호의 고조파가 서로 상쇄하도록 가산된다.
일 실시형태에서는, 상기 스위칭 소자의 일단 및 상기 제2 인덕턴스 소자의 타단 사이를 전기적으로 접속하는 접속 부재가, 상기 제3 인덕턴스 소자를 구성하는 것을 특징으로 하여도 좋다. 이 실시형태의 스위칭 회로에서는, 각 스위칭 소자의 일단과 제2 인덕턴스 소자의 타단 사이에 각각 별도로 개재되어야 하는 제3 인덕턴스 소자가, 접속 부재에 의해 실현되어 있다. 이것에 의해, 접속 부재의 기생 인덕턴스가 제3 인덕턴스 소자의 기능을 다한다.
일 실시형태의 스위칭 회로에서는, N은 8 이상인 것을 특징으로 하여도 좋다. 이 실시형태의 스위칭 회로에서는, 각 스위칭 소자의 일단에서의 PWM 신호의 M차 고조파의 신호 진폭 및 위상을 복수 평면 상의 신호점에 대응시킨 경우, 각 신호점 간의 위상차(-2Mπ/N)는, 기본파에 대한 신호점 간의 위상차(-2π/N)의 M배가 된다. 즉, 각 신호점이 최초로 1점에 중복되는 것은, N차 고조파(M=N)의 경우이다. 이것에 의해, N이 8 이상인 경우, 적어도 2차 고조파로부터 7차 고조파에 대하여, 스위칭 소자의 각 일단에 대응하는 복수 평면 상의 신호점이 1점에 중복되지 않고, 이들 고조파가 서로 상쇄된다.
일 실시형태에서는, 상기 스위칭 소자와, 상기 제1, 제2 및 제3 인덕턴스 소자가, 모놀리식 집적 회로의 반도체 기판에 형성되어 있는 것을 특징으로 하여도 좋다. 이 실시형태의 스위칭 회로는, 모놀리식 집적 회로의 반도체 기판에 형성되어 있기 때문에, 이 스위칭 회로가 소형화되고, 증폭기로서의 고주파 특성이 양호해진다.
일 실시형태에서는, 상기 스위칭 소자가, 종형의 MOSFET인 것을 특징으로 하여도 좋다. 이 실시형태에서는, 각 스위칭 소자가 종형의 MOSFET이기 때문에, 스위칭 회로가 고내압, 대전력화되고, 온 저항이 작아져 손실이 저감된다.
또한, 모놀리식 집적 회로의 각 스위칭 소자에 종형의 MOSFET를 적용한 경우는, 각 스위칭 소자의 드레인 전극과, 소스 전극 및 게이트 전극이 모놀리식 집적 회로의 양쪽 면으로 분리된다. 이 때문에, 예컨대 각 스위칭 소자의 드레인 전극으로부터 제2 인덕턴스 소자의 타단에 이르는 배선 길이가 균등화되고, 스위칭 소자마다 증폭된 PWM 신호가 제2 인덕턴스 소자의 타단에서 밸런스 좋게 가산된다.
본 발명의 다른 일측면에 따른 포락선 신호 증폭기는, 아날로그 신호에 대한 펄스폭 변조를 행하는 변조 회로와, 전술한 일측면 또는 실시형태에 따른 어느 하나의 스위칭 회로를 구비하고, 상기 변조 회로가 변조 신호의 포락선 신호에 대한 펄스폭 변조에 의해 얻어진 PWM 신호로 상기 스위칭 회로를 스위칭시키도록 되어 있는 것을 특징으로 한다.
이 포락선 신호 증폭기에서는, 입력된 변조 신호의 포락선 신호에 대하여 변조 회로가 펄스폭 변조를 행하고, 펄스폭 변조에 의해 얻어진 PWM 신호로 스위칭 회로를 스위칭시켜 포락선 신호를 복조한다. 이것에 의해, 복수의 스위칭 소자로 증폭된 PWM 신호를 저손실로 합성하고, 변조 신호를 복조하는 것이 가능한 스위칭 회로가, 포락선 신호 증폭기에 적용된다.
전술한 스위칭 회로에 의하면, 접속 회로를 전파하는 PWM 신호에 의해 각 스위칭 소자가 일정한 시간 간격으로 순차 스위칭되고, 스위칭 소자마다 증폭된 대략 등진폭의 PWM 신호가 제2 인덕턴스 소자의 타단에서 가산된다.
전술한 스위칭 회로에 상기 시간 간격의 N배가 1주기가 되는 변조 주기를 갖는 PWM 신호를 입력한 경우에는, 복수 평면 상에서, PWM 신호의 기본파에 기초하여 각 스위칭 소자의 일단에 출력되는 PWM 신호의 진폭 및 위상에 대응하는 신호점이, 원점을 중심으로 하는 원 상에 -2 π/N의 위상차로 등간격으로 나열한다. 따라서, 각 스위칭 소자의 일단에 출력되는 PWM 신호의 기본파가 서로 상쇄하도록 가산된다. 마찬가지로, PWM 신호의 M차(M은 2 이상의 정수) 고조파에 기초하여 각 스위칭 소자의 일단에 출력되는 PWM 신호의 진폭 및 위상에 대응하는 신호점이, 복수 평면 상에서, 원점을 중심으로 하는 원 상에 -2 Mπ/N의 위상차로 등간격으로 나열하도록 나타내는 경우는, 각 스위칭 소자의 일단에 출력되는 PWM 신호의 고조파가 서로 상쇄되도록 가산된다.
따라서, 복수의 스위칭 소자로 증폭된 PWM 신호를 저손실로 합성하고, 변조 신호를 복조하는 것이 가능해진다.
도 1은 일 실시형태에 따른 EER 증폭기의 주요부 구성을 도시하는 블록도이다.
도 2는 EER 증폭기의 각 부의 신호 파형을 모식적으로 도시하는 설명도이다.
도 3은 일 실시형태에 따른 스위칭 회로의 구성을 도시하는 회로도이다.
도 4는 드레인에서의 신호의 진폭 및 위상을 복수 평면 상의 신호점에 대응시켜 도시하는 도면이다.
도 5는 증폭단수(n)에 대한 기본파 및 고조파의 상쇄 특성을 도시하는 그래프이다.
도 6은 다른 실시형태에 따른 스위칭 회로의 모식적인 평면도이다.
도 7은 또 다른 실시형태에 따른 스위칭 회로의 모식적인 평면도이다.
이하, 일 실시형태에 따른 스위칭 회로를 갖는 포락선 신호 증폭기를, 휴대전화의 기지국에서 이용되는 EER 방식에 의한 증폭기(이하, EER 증폭기라고 함)에 적용한 실시형태(제1 실시형태)에 대해서 상술한다.
도 1은, 일 실시형태에 따른 EER 증폭기의 주요부 구성을 도시하는 블록도이다. EER 증폭기는, 입력 단자(1)로부터 입력된 휴대전화의 변조 신호에 대하여 포락선 검파를 행하는 검파기(2)와, 검파 신호(포락선 신호)를 증폭하는 포락선 신호 증폭기(3)와, 입력된 변조 신호의 진폭을 제한하여 위상 성분을 추출하는 리미터(4)와, 추출한 위상 성분을 증폭하는 스위칭 회로(5)를 구비한다.
포락선 신호 증폭기(3)는, 일정 주파수의 삼각파를 발생시키는 삼각파 발생기(31)와, 이 삼각파 발생기(31)로부터 부여된 삼각파와 검파기(2)에 의해 생성된 검파 신호와의 비교에 의해, 검파기(2)로부터 부여된 검파 신호에 따라 펄스폭을 변조한 PWM 신호를 스위칭 회로(33)에 부여하는 비교기(32)를 구비한다. 스위칭 회로(33)로 스위칭되어 진폭이 증대한 PWM 신호로부터는, 펄스폭 변조의 변조 주파수 성분 및 고조파 성분이 제거된다. 따라서, 스위칭 회로(33)에 의해, 포락선 신호가 복조된다. 이 포락선 신호는, 스위칭 회로(5)에 부여된다. 스위칭 회로(5)는, 포락선 신호 증폭기(3)의 스위칭 회로(33)로부터 부여된 포락선 신호를 전원 전압으로서 이용하고, 리미터(4)로부터 부여된 위상 성분에 기초하여 도시하지 않는 스위칭 소자를 스위칭시키는 것에 의해, 증폭된 위상 성분의 진폭을 포락선 신호에 추종시킨다.
도 2는, EER 증폭기의 각 부의 신호 파형을 모식적으로 도시하는 설명도이다. 도 2의 (A)부터 (G)에서, 횡축은 시간을 나타내고, 종축은 각 부의 신호의 진폭을 나타낸다. 단, 각 종축의 축척은 불균등하다.
도 2의 (A)는, 입력 단자(1)에 부여되는 변조 신호의 파형을 도시하고 있다. 입력된 변조 신호에서는, 반송파가 위상 변조 및 진폭 변조되어 생성된 신호이다. 도 2의 (B)는, 입력된 변조 신호로부터 리미터(4)에 의해 추출된 위상 성분의 파형을 도시하고, 도 2의 (C)는, 입력된 변조 신호에 대한 검파기(2)에서의 포락선 검파에 의해 생성된 검파 신호(포락선 신호)의 파형을 도시하고 있다. 도 2의 (B)의 위상 신호의 진폭은 일정하고, 도 2의 (C)의 포락선 신호에서는 변조 신호의 반송파의 성분이 제거되어 있다.
도 2의 (D)는, 비교기(32)에 입력되는 삼각파의 파형을 도시하고, 도 2의 (E)는, 비교기(32)의 출력 신호(PMW 신호)의 파형을 도시하고 있다. 비교기(32)는, 도 2의 (C)에 도시하는 포락선 신호와 삼각파를 비교하여, 포락선 신호에 따라 펄스폭을 변조한 PWM 신호를 출력한다. 여기서는, 포락선 신호의 파고값이 낮은(또는 높은) 경우, PWM 신호의 펄스폭이 넓어(또는 좁아)진다. 도 2의 (F)는, 스위칭 회로(33)의 출력 신호의 파형을 도시하고 있다. 스위칭 회로(33)는, 비교기(32)로부터의 PWM 신호를 극성 반전하여 증폭하는 것에 의해, 펄스폭 변조의 변조 주파수 성분 및 그보다 높은 주파수 성분을 이 PMW 신호로부터 제거한다. 즉, 도 2의 (F)에 도시하는 신호는, 도 2의 (C)의 포락선 신호가 증폭된 것이 된다.
도 2의 (G)는, 스위칭 회로(5)의 출력 신호의 파형을 도시하고 있다. 스위칭 회로(5)는, 도 2의 (F)에 도시하는 포락선 신호 그 자체를 전원 전압으로서 이용하고, 도 2의 (B)에 도시하는 위상 성분을 증폭함으로써, 출력 신호를 생성한다. 이 경우, 스위칭 회로(5)가 출력하는 신호의 진폭은 전원 전압에 추종하기 때문에, 포락선 신호에 추종하는 진폭을 갖는 위상 신호가 스위칭 회로(5)로부터 출력된다. 이와 같이 하여, 도 2의 (A)에 도시하는 변조 신호의 위상 성분이 유지된 상태로 진폭 성분이 증폭되고, 도 2의 (G)에 도시하는 신호가 EER 증폭기로부터 출력된다.
또한, 본 제1 실시형태에서는, 펄스폭 변조의 변조 주파수, 즉 삼각파 발생기(31)가 발생시키는 삼각파의 주파수는 200 MHz이지만, 이것에 한정되는 것이 아니다. 예컨대 포락선 신호의 대역폭의 10배 정도에 상당하는 주파수가 펄스폭 변조의 변조 주파수로서 이용될 수 있다.
도 3은, 일 실시형태에 따른 스위칭 회로(33)의 구성을 도시하는 회로도이다. 스위칭 회로(33)는, 일단이 전원(Vdd)에 접속된 코일(L2)과, n개의 전계 효과 트랜지스터(MOSFET. 이하, 단순히 트랜지스터라고 함)(M1, M2, …Mn)를 구비한다. 코일(L2)의 타단과 드레인(D1, D2, …Dn)(n은 2 이상의 정수) 사이에는, 코일(L3)이 각각 별도로 개재되어 있다. 트랜지스터(M1, M2, …Mn) 각각의 소스(S1, S2, …Sn)는, 접지 전위에 접속되어 있다. 코일(L2)의 타단은, 스위칭 회로(33)의 출력 단자(332)에 접속되어 있다.
트랜지스터(Mk, Mk+1)(k는 1 내지 n-1의 정수)의 게이트(Gk, Gk+1) 사이에는, n-1개의 코일(L1)이 각각 별도로 접속되어 있다. n-1개의 코일(L1)과, 게이트(G1, G2, …Gn)의 도시하지 않는 부유 용량(Cgs)이 접속 회로를 구성하고 있고, 이 접속 회로의 일단 및 타단은, 각각 코일(L1a)과 종단 저항(Rs)의 직렬 회로를 통해, 입력 단자(331) 및 접지 전위에 접속되어 있다. 종단 저항(Rs)과 접지 전위 사이에는, 후술하는 콘덴서(C1)를 개재시켜도 좋다. 종단 저항(Rs)의 임피던스는, 접속 회로의 특성 임피던스와 일치시키고 있다.
전술한 스위칭 회로(33)에서는, 비교기(32)로부터 입력 단자(331)를 통해 종단 저항(Rs)에 부여된 PWM 신호가, 접속 회로를 전파하는 동안에 게이트(Gm)(m은 1부터 n까지의 정수)에 일정한 시간 간격으로 부여된다. 이 시간 간격은, 펄스폭 변조의 변조 주기의 1/n이 되도록 설정되어 있다. 즉, 게이트(Gm)에는, 게이트(G1)에 대하여 2 π(m-1)/n만큼 위상이 지연된 PWM 신호가 부여된다. 그리고, PWM 신호가 트랜지스터(Mm)의 게이트(Gm)에 전파했을 때에, 트랜지스터(Mm)가, 드레인(Dm)에 접속된 코일(L3)과 접지 전위 사이를 스위칭하고, 극성 반전하여 증폭한 PWM 신호를 드레인(Dm)으로부터 코일(L3)을 통해 출력 단자(332)에 부여한다. 따라서, 코일(L2)의 타단, 즉 출력 단자(332)로부터 출력되는 신호는, 드레인(D1, D2, …Dn) 각각으로부터 출력된 등진폭의 PWM 신호가, 각각 별도의 코일(L3)을 통해 균등하게 가산된 신호가 된다.
다음에, 각 트랜지스터(Mm)의 드레인(Dm)으로부터 출력 단자(332)에 부여된 PWM 신호가 가산되는 구조를, n=8의 경우에 대해서 설명한다.
도 4는, 드레인(D1, D2, …D8)에서의 신호의 진폭 및 위상을 복수 평면 상의 신호점에 대응시켜 도시하는 도면이다. 도면에서 횡축은 실축을 나타내고, 종축은 허축을 나타낸다. 도 4의 (A)는, 펄스폭 변조의 변조 주파수(여기서는 200 MHz)와 동일한 주파수를 갖는 기본파에 대한 신호점을 도시하고, 도 4의 (B), 도 4의 (C), 및 도 4의 (D) 각각은, 2차 고조파, 3차 고조파, 4차 고조파에 대한 신호점을 도시하고 있다.
도 4의 (A)에 도시하는 바와 같이, 드레인(D1)에 대응하는 신호점을 실축 상에 둔 경우, 드레인(D1, D2, …D8)에서의 신호 진폭은 일정하기 때문에, 드레인(D1, D2, …D8)에 대응하는 신호점은, 원점을 중심으로 하는 동심원 상에 나열된다. 또한 트랜지스터(M1, M2, …M8)는 펄스폭 변조의 변조 주기(기본파의 주기)의 1/8의 시간 간격을 두고 순차, 즉 -π/4의 위상차로 순차 스위칭하기 때문에, 드레인(D1, D2, …D8)에 대응하는 인접하는 신호점 간의 위상차는 -π/4(=-2π/8)가 된다.
마찬가지로, 도 4의 (B)에 도시하는 바와 같이, 트랜지스터(M1, M2, …M8)는 2차 고조파의 주기의 2/8의 시간 간격을 두고 순차, 즉 -π/2의 위상차로 순차 스위칭하기 때문에, 드레인(D1, D2, …D8)에 대응하는 인접하는 신호점 간의 위상차는, -π/2(=-2×2π/8)이 된다. 또한 3차 고조파에 대해서는, 도 4의 (C)에 도시하는 바와 같이, 드레인(D1, D2, …D8)에 대응하는 인접하는 신호점 간의 위상차는, -3π/4(=-3×2π/8)이 된다. 또한 4차 고조파에 대해서는, 도 4의 (D)에 도시하는 바와 같이, 드레인(D1, D2, …D8)에 대응하는 인접하는 신호점 간의 위상차는 -π(=-4×2π/8)이 된다.
이상의 도 4의 (A) 내지 (D)에 도시하는 각 신호점은, 원점에 대해서 점대칭이 되는 위치 관계에 있기 때문에, 도 4의 (A) 내지 (D)에 도시하는 모든 신호점에 대응하는 드레인(D1, D2, …D8)의 신호를 균등하게 가산했을 때는, 이들 신호가 서로 상쇄하여 진폭이 제로인 신호가 된다. 출력 단자(332)로부터 출력되는 신호는, 드레인(D1, D2, …Dn) 각각으로부터 출력된 신호가 균등하게 가산된 신호이기 때문에, n=8의 경우, 적어도 기본파 및 2차, 3차, 4차 고조파가 출력 단자(332)에서 서로 상쇄된다.
도시하지 않는 5차, 6차, 7차 고조파에 대해서는, 드레인(D1, D2, …D8)에 대응하는 인접하는 신호점 간의 위상차가, 각각 -5π/4(=-5×2π/8), -3π/2(=-6×2π/8), -7π/4(=-7×2π/8)이 된다. 이들 고조파에 대해서도, 드레인(D1, D2, …D8)의 신호를 균등하게 가산했을 때는, 가산된 신호의 진폭이 제로가 된다.
이것에 대하여, 8차 고조파에 대해서는, 드레인(D1, D2, …D8)에 대응하는 인접하는 신호점 간의 위상차가, -2π(=-8×2π/8)이 되고, 모든 신호점이 1점에 중복된다. 따라서, 드레인(D1, D2, …D8)의 신호를 균등하게 가산했을 때는, 가산된 신호가 서로 상쇄하지 않고, 가산한 신호의 수만큼 신호의 진폭이 증대하는 것이 추찰된다.
이상의 사항으로부터 귀납적으로 말할 수 있는 것은, 도 3에 도시하는 스위칭 회로(33)의 출력 단자(332)로부터는, 펄스폭 변조의 기본파 및 n-1차 이하의 고조파가 상쇄되어 출력된다는 것이다. 즉, 스위칭 회로(33)의 출력 단자(332)로부터는, 도 2의 (F)에 도시하는 바와 같은 포락선 신호가 출력된다고 할 수 있다.
이하에서는, 스위칭 회로(33)의 트랜지스터의 개수, 즉 PWM 신호의 증폭단수의 차이에 의해, 기본파 및 고조파가 어떻게 상쇄되는지를 설명한다.
도 5는, 증폭단수(n)에 대한 기본파 및 고조파의 상쇄 특성을 도시하는 그래프이다. 도 5의 횡축은 주파수(Hz)를 나타내고, 종축은 출력 단자(332)에서의 신호의 진폭(V)을 나타낸다. 또한, n=4, 6, 8 및 16인 경우의 신호 진폭을, 각각 2점 쇄선, 1점 쇄선, 실선 및 파선으로 도시한다. 도 5에 도시하는 특성은, 증폭단의 1단당 1V의 신호 진폭이 얻어지도록 각 트랜지스터(M1, M2, …Mn)를 PWM 신호로 스위칭시킨 경우의 시뮬레이션 결과로서 얻어진 것이다. 펄스폭 변조의 기본파(200 MHz)로부터 충분히 낮은 주파수에서는, 각 트랜지스터(M1, M2, …Mn)로부터 출력되는 신호가 대략 같은 위상으로 가산되기 때문에, 가산된 신호의 진폭(V)은, 증폭단수(n)에 상당하는 값을 갖는다.
우선, n=4의 경우, 펄스폭 변조의 기본파 및 2차, 3차 고조파가 출력 단자(332)에서 상쇄되기 때문에, f=200 MHz, 400 MHz 및 600 MHz에서의 고조파 신호의 진폭이 제로가 된다. 또한, 전술한 바와 같이 4차 고조파가 출력 단자(332)로 가산되기 때문에, f=800 MHz에서의 신호의 진폭에 피크가 나타난다(2점 쇄선 참조). 이와 같은 피크는, 8차(4차×2) 고조파인 f=1.6 GHz에도 나타난다.
다음에, n=6의 경우, 펄스폭 변조의 기본파 및 2차 내지 5차 고조파가 출력 단자(332)에서 상쇄되기 때문에, f=200 MHz부터 200 MHz 간격으로 1 GHz까지의 고조파 신호의 진폭이 제로가 된다. 또한, 6차 고조파가 출력 단자(332)로 가산되기 때문에, f=1.2 GHz에서의 신호의 진폭에 피크가 나타난다(1점 쇄선 참조).
마찬가지로 n=8의 경우, 펄스폭 변조의 기본파 및 2차 내지 7차 고조파가 출력 단자(332)에서 상쇄되기 때문에, f=200 MHz부터 200 MHz 간격으로 1.4 GHz까지의 신호의 진폭이 제로가 된다. 또한, 8차 고조파가 출력 단자(332)로 가산되기 때문에, f=1.6 GHz에서의 신호의 진폭에 피크가 나타난다(실선 참조).
또한 n=16의 경우, 펄스폭 변조의 기본파 및 2차 내지 15차 고조파가 출력 단자(332)에서 상쇄되기 때문에, f=3 GHz까지의 고조파 신호의 진폭이 제로가 되고, 도 5에 도시하는 주파수의 범위에서는 신호의 진폭에 큰 피크가 나타나지 않는다.
이와 같이, 증폭단수를 8 이상으로 하면, f=1.4 GHz까지의 고조파가 상쇄되기 때문에, 대략 실용적인 상쇄 특성이 얻어지는 것을 확인할 수 있다.
이상과 같이 본 실시형태 1에 의하면, PWM 신호가 전파하는 접속 회로를 구성하는 n-1개의 코일의 각 접속 절점 및 접속 회로의 입출력 단자에, n개의 트랜지스터의 게이트를 각각 별도로 접속하고 있고, 각 트랜지스터의 드레인과, Vdd에 일단이 접속된 제2 코일의 타단 사이에 제3 코일을 각각 별도로 개재시킨다.
이것에 의해, 접속 회로를 전파하는 PWM 신호에 의해 각 트랜지스터가, 펄스폭 변조의 변조 주기인 1/n의 시간 간격으로 순차 스위칭하고, 트랜지스터마다 증폭된 대략 등진폭의 PWM 신호가 제2 코일의 타단에서 가산된다. 각 트랜지스터의 드레인에서의 신호의 진폭 및 위상에 대응하는 신호점은, 복수 평면 상에서는, 펄스폭 변조의 기본파 및 n-1차 이하의 고조파에 대하여, 원점을 중심으로 하는 원 상에 -2 kπ/8(k는 1 내지 n-1의 정수)의 위상차로 등간격으로 나열하도록 나타낸다. 따라서, PWM 신호의 기본파 및 n-1차 이하의 고조파가 서로 상쇄하도록 가산된다. 즉, 손실이 큰 전송 회로 및 필터를 이용하지 않고 PWM 신호를 가산하여, 펄스폭 변조의 기본파 및 고조파를 제거할 수 있다.
따라서, 복수의 스위칭 소자로 증폭된 PWM 신호를 저손실로 합성하고, 변조 신호로서의 포락선 신호를 복조하는 것이 가능해진다.
또한, 각 트랜지스터의 드레인에서의 PWM 신호의 M차 고조파의 신호 진폭 및 위상을 복수 평면 상의 신호점에 대응시킨 경우, 각 신호점 간의 위상차 (-2 Mπ/n)은, 기본파에 대한 신호점 간의 위상차 (-2π/n)의 M배가 된다. 즉, 각 신호점이 최초로 1점에 중복되는 것은, n차 고조파(M=n)의 경우가 된다.
따라서, n이 8 이상인 경우는, 적어도 2차 고조파 내지 7차 고조파에 대하여, 트랜지스터의 드레인에 대응하는 복수 평면 상의 신호점이 1점에 중복되지 않고, 실용적인 상쇄 특성을 얻는 것이 가능해진다.
또한, EER 증폭기에 입력된 변조 신호로서의 포락선 신호에 대응하여 펄스폭이 변조된 PMW 신호를 비교기가 생성하고, 이 PWM 신호로 트랜지스터를 스위칭시켜 합성하는 것에 의해 포락선 신호에 복조한다.
따라서, 복수의 트랜지스터로 증폭된 PWM 신호를 저손실로 합성하고, 변조 신호를 복조하는 것이 가능한 스위칭 회로를, 포락선 신호 증폭기에 적용하는 것이 가능해진다.
(제2 실시형태)
제1 실시형태는, 스위칭 회로(33)가 회로 기판 상의 디스크리트(discrete) 부품으로 구성되는 것을 배제하지 않는 형태인 데 대하여, 제2 실시형태는, 스위칭 회로가 반도체 기판 상에 IC로서 형성되는 형태이다.
도 6은, 다른 실시형태(제2 실시형태)에 따른 스위칭 회로(33a)의 모식적인 평면도이다. 스위칭 회로(33a)는, 모놀리식 집적 회로의 반도체 기판상에 형성되어 있다. 스위칭 회로(33a)는, 일단이 전원(Vdd)에 접속된 코일(L2)과, 16개의 트랜지스터(M1, …M16)를 구비한다. 코일(L2)의 타단 및 드레인(D1, …D16)은, 도체 패턴(접속 부재)으로 접속되어 있다. 트랜지스터(M1, …M16) 각각의 소스(S1, …S16)는, 접지 전위(도 6에서는, 일부를 사선으로 도시함)에 접속되어 있다. 코일(L2)의 타단은, 스위칭 회로(33a)의 출력 단자(332)로 되어 있다.
트랜지스터(M1, …M16) 각각의 게이트(G1, …G16)는, 15개 직렬로 접속된 코일(L1, …L1)의 양단 및 각 접속점에 각각 별도로 접속되어 있다. 15개의 코일(L1, …L1)과, 게이트(G1, …G16)의 도시하지 않는 부유 용량(Cgs)이 접속 회로를 구성하고 있고, 이 접속 회로의 일단 및 타단은, 각각 코일(L1a)과 종단 저항(Rs)의 직렬 회로를 통해 입력 단자(331) 및 콘덴서(C1)의 일단에 접속되어 있다. 콘덴서(C1)의 타단은 접지 전위에 접속되어 있다. 콘덴서(C1)는, 게이트(G1, …G16)에 대한 직류 바이어스 전압을 커트하기 위한 것이다.
코일(L2), 15개의 코일(L1, …L1), 코일(L1a, L1a), 종단 저항(Rs, Rs), 및 콘덴서(C1)는, 도체 패턴에 의해 형성되어 있다. 코일(L2)의 타단과 드레인(D1, …D16) 사이를 접속하는 도체 패턴(접속 부재)은, 기생 인덕턴스를 갖고 있고, 제1 실시형태에서의 스위칭 회로(33)의 각 코일(L3)로 대체되는 것이다. 즉, 이 도체 패턴(접속 부재)은, 제3 인덕턴스 소자를 구성하고 있다. 실질적으로는, 상기 도체 패턴이 갖는 기생 인덕턴스와, 트랜지스터(M1, …M16) 각각의 반도체칩으로부터 드레인(D1, …D16)까지의 배선의 인덕턴스에 의해, 각 코일(L3)이 대체된다.
전술한 구성에서는, 입력 단자(331)로부터 종단 저항(Rs)에 부여된 PWM 신호가, 15개의 코일(L1, …L1)을 포함하는 접속 회로를 전파하는 동안에, 트랜지스터(M1, …M16)가 순차 스위칭한다. 트랜지스터(M1, …M16)로 각각 증폭되어 드레인(D1, …D16)으로부터 출력된 PWM 신호가, 코일(L2)로 가산되는 것에 의해, 출력 단자(332)에서 펄스폭 변조의 기본파 및 고조파가 상쇄되는 것은, 제1 실시형태에서의 스위칭 회로(33)와 마찬가지이다.
스위칭 회로(33a)는, 모놀리식 집적 회로 상에 형성되어 있기 때문에, 회로 전체가 소형화되어 있고, 절연체 기재를 포함하는 회로 기판 상에 디스크리트 부품을 이용하여 구성한 경우와 비교하여, 양호한 고주파 특성을 갖고 있다.
그 외, 제1 실시형태에 대응하는 지점에는 같은 부호를 붙이고, 그 상세한 설명을 생략한다.
이상과 같이 제2 실시형태에 의하면, 각 트랜지스터의 드레인과 제2 코일의 타단 사이에 각각 별도로 개재되어야 하는 제3 코일 대신에, 접속 부재를 개재시킨다. 이것에 의해, 접속 부재의 기생 인덕턴스에, 제3 코일의 역할을 하게 하는 것이 가능해진다.
또한, 스위칭 회로가 모놀리식 집적 회로의 반도체 기판에 형성되어 있기 때문에, 스위칭 회로가 소형화되고, 증폭기로서의 고주파 특성을 양호하게 하는 것이 가능해진다.
(제3 실시형태)
제2 실시형태는, 반도체 기판 상에 횡형 MOSFET를 구비하는 형태인 데 대하여, 제3 실시형태는, 동일한 반도체 기판 상에 고내압·대전력의 종형 MOSFET를 구비하는 형태이다.
도 7은, 또 다른 실시형태(제3 실시형태)에 따른 스위칭 회로(33b)의 모식적인 평면도이다. 도 7의 (A) 및 (B) 각각은, 스위칭 회로(33b)의 표면 및 이면을 도시하는 평면도이다. 스위칭 회로(33b)는, 모놀리식 집적 회로의 반도체 기판 상에 형성되어 있고, 환형으로 배치된 종형 MOSFET를 포함하는 트랜지스터(M1, M2, …M8)를 구비한다. 트랜지스터(M1, M2, …M8) 각각의 소스(S1, …S8) 및 게이트(G1, …G8)는, 반도체 기판의 표면에 형성되어 있고, 트랜지스터(M1, M2, …M8) 각각의 드레인(D1, D2, …D8)은, 반도체 기판의 이면에 형성되어 있다.
트랜지스터(M1, …M16) 각각의 소스(S1, …S16)는, 접지 전위에 접속된 환형의 도체 패턴에 접속되어 있다. 트랜지스터(M1, …M8) 각각의 게이트(G1, …G8)는, 7개의 코일(L1, …L1)의 직렬 접속 회로의 양단 및 각 접속점에 각각 별도로 접속되어 있다. 이 직렬 접속 회로에서는, 코일(L1, …L1)은 환형으로 배치되어 있다. 7개의 코일(L1, …L1)과, 게이트(G1, …G8)의 도시하지 않는 부유 용량(Cgs)이 접속 회로를 구성하고 있고, 이 접속 회로의 일단 및 타단은, 각각 코일(L1a)과 종단 저항(Rs)의 직렬 회로를 통해 입력 단자(331) 및 콘덴서(C1)의 일단에 접속되어 있다. 콘덴서(C1)의 타단은 접지 전위에 접속되어 있다.
스위칭 회로(33b)는, 또한 반도체 기판의 이면에서, 일단이 전원(Vdd)에 접속된 코일(L2)을 구비한다. 이 코일(L2)의 타단은, 드레인(D1, D2, …D8)으로부터 등거리 위치에 존재하는 노드(N1)에 접속된다. 노드(N1)에는, 트랜지스터(M1, M2, …M8) 각각의 드레인(D1, D2, …D8)으로부터 연장되는 각각 별도의 도체 패턴(접속 부재)이 접속되어 있다. 이들 도체 패턴(접속 부재)은, 대략 동등한 길이를 갖는다. 코일(L2)의 타단은, 스위칭 회로(33b)의 출력 단자(332)로 되어 있다. 상기 도체 패턴(접속 부재)은, 기생 인덕턴스를 갖고 있고, 제1 실시형태에서의 스위칭 회로(33)의 코일(L3)로 대체되는 것이다. 즉, 이 도체 패턴(접속 부재)은, 제3 인덕턴스 소자를 구성하고 있다.
전술한 구성에서, 입력 단자(331)로부터 종단 저항(Rs)에 부여된 PWM 신호가, 7개의 코일(L1, …L1)을 포함하는 접속 회로를 전파하는 동안에, 트랜지스터(M1, M2, …M8)가 순차 스위칭된다. 트랜지스터(M1, M2, …M8)로 증폭되어 드레인(D1, …D8)으로부터 출력된 PWM 신호가, 코일(L2)로 가산되는 것에 의해, 출력 단자(332)에서 펄스폭 변조의 기본파 및 고조파가 상쇄되는 것은, 제1 실시형태에서의 스위칭 회로(33)와 마찬가지이다.
스위칭 회로(33b)는, 소스(S1, …S8) 및 게이트(G1, …G8)와 드레인(D1, …D8)이, 모놀리식 집적 회로의 표면과 이면으로 분리되어 있기 때문에, 배선의 자유도를 높일 수 있다. 또한, 도 7에 도시하는 바와 같이, 트랜지스터(M1, M2, …M8)를 환형으로 배치한 경우는, 드레인(D1, D2, …D8)과 특정한 1점을 각각 별도로 접속하는 도체 패턴(배선 부재)의 길이가 균일해지고, 기생 인덕턴스도 균일화되기 때문에, 드레인(D1, D2, …D8)으로부터 출력되는 PWM 신호를 밸런스 좋게 가산할 수 있다.
그 외, 제1 및 제2 실시형태에 대응하는 지점에는 같은 부호를 붙이고, 그 상세한 설명을 생략한다.
이상과 같이 제3 실시형태에 의하면, 각 트랜지스터가 종형 MOSFET를 포함하기 때문에, 스위칭 회로를 고내압, 대전력화할 수 있고 또한, 온 저항을 작게 하여 손실을 저감하는 것이 가능해진다.
또한, 각 트랜지스터의 드레인 전극과 소스 전극 및 게이트 전극이, 모놀리식 집적 회로의 양면으로 분리되기 때문에, 각 트랜지스터의 드레인 전극으로부터 제2 코일의 타단에 이르는 배선 길이가 균등화된다. 따라서, 트랜지스터마다 증폭된 PWM 신호를 제2 코일의 타단에서 밸런스 좋게 가산하는 것이 가능해진다.
2: 검파기, 3: 포락선 신호 증폭기, 33, 33a, 33b: 스위칭 회로, L1: 코일(제1 인덕턴스 소자), L2: 코일(제2 인덕턴스 소자), L3: 코일(제3 인덕턴스 소자), Rs: 종단 저항, M1, M2, …, Mn: 전계 효과 트랜지스터(MOSFET), D1, D2, …, Dn: 드레인(스위칭 소자의 일단), G1, G2, …, Gn: 게이트(스위칭 소자의 제어 단자), Vdd: 전원(직류 전원).

Claims (6)

  1. N개(N은 2 이상의 정수)의 스위칭 소자의 스위칭을 제어하기 위한 각 제어 단자를, N-1개의 제1 인덕턴스 소자를 통해 종속 접속하는 접속 회로와, 일단이 직류 전원에 접속되는 제2 인덕턴스 소자의 타단 및 상기 스위칭 소자의 각 일단 사이에 각각 별도로 접속된 제3 인덕턴스 소자를 구비하는 스위칭 회로로서,
    상기 접속 회로의 입력 단자에 입력되는 PWM 신호로, 상기 복수의 스위칭 소자를 순차 스위칭시키도록 되어 있는 것을 특징으로 하는 스위칭 회로.
  2. 제1항에 있어서, 상기 스위칭 소자의 일단 및 상기 제2 인덕턴스 소자의 타단 사이를 전기적으로 접속하는 접속 부재를, 상기 제3 인덕턴스 소자로 대체하는 것을 특징으로 하는 스위칭 회로.
  3. 제1항 또는 제2항에 있어서, N은 8 이상인 것을 특징으로 하는 스위칭 회로.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 스위칭 소자와, 상기 제1, 제2 및 제3 인덕턴스 소자는, 모놀리식 집적 회로의 반도체 기판에 형성되어 있는 것을 특징으로 하는 스위칭 회로.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 스위칭 소자는, 종형 MOSFET인 것을 특징으로 하는 스위칭 회로.
  6. 아날로그 신호를 펄스폭 변조하는 변조 회로와,
    제1항 내지 제5항 중 어느 한 항에 기재된 스위칭 회로
    를 구비하고,
    상기 변조 회로는, 변조 신호의 포락선 신호를 펄스폭 변조하여 얻어진 PWM 신호로 상기 스위칭 회로를 스위칭시키도록 되어 있는 것을 특징으로 하는 포락선 신호 증폭기.
KR20127028497A 2010-05-25 2011-03-28 스위칭 회로 및 포락선 신호 증폭기 KR20130083382A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010119483A JP5519404B2 (ja) 2010-05-25 2010-05-25 スイッチング回路及び包絡線信号増幅器
JPJP-P-2010-119483 2010-05-25
PCT/JP2011/057648 WO2011148710A1 (ja) 2010-05-25 2011-03-28 スイッチング回路及び包絡線信号増幅器

Publications (1)

Publication Number Publication Date
KR20130083382A true KR20130083382A (ko) 2013-07-22

Family

ID=45003703

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20127028497A KR20130083382A (ko) 2010-05-25 2011-03-28 스위칭 회로 및 포락선 신호 증폭기

Country Status (7)

Country Link
US (1) US8878604B2 (ko)
EP (1) EP2579458A4 (ko)
JP (1) JP5519404B2 (ko)
KR (1) KR20130083382A (ko)
CN (1) CN102934358B (ko)
TW (1) TW201220679A (ko)
WO (1) WO2011148710A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5706298B2 (ja) * 2011-11-24 2015-04-22 住友電気工業株式会社 スイッチング回路及び包絡線信号増幅器
JP2015122622A (ja) * 2013-12-24 2015-07-02 パナソニック株式会社 電力増幅装置および送信装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5911926B2 (ja) * 1976-09-30 1984-03-19 株式会社東芝 定電圧電源装置
US4164714A (en) 1977-09-26 1979-08-14 Harris Corporation Polyphase PDM amplifier
US4486719A (en) * 1982-07-01 1984-12-04 Raytheon Company Distributed amplifier
JPH06273191A (ja) * 1993-03-18 1994-09-30 Mitsutoyo Corp 変位検出装置
JPH08340240A (ja) * 1995-06-13 1996-12-24 Nippon Telegr & Teleph Corp <Ntt> 分布増幅型リタイミング再生回路
JP3495468B2 (ja) * 1995-08-23 2004-02-09 三菱電機株式会社 整合回路
JP2000173794A (ja) * 1998-12-07 2000-06-23 Mitsubishi Electric Corp 電源回路
US6281666B1 (en) 2000-03-14 2001-08-28 Advanced Micro Devices, Inc. Efficiency of a multiphase switching power supply during low power mode
JP2002033627A (ja) 2000-07-19 2002-01-31 Fujitsu Ltd 分布増幅器
EP1568126A1 (en) * 2002-11-19 2005-08-31 Koninklijke Philips Electronics N.V. Travelling-wave amplifier
US6801082B2 (en) * 2002-12-31 2004-10-05 Motorola, Inc. Power amplifier circuit and method using bandlimited signal component estimates
JP2005168106A (ja) * 2003-11-28 2005-06-23 Toshiba Corp 電源装置
DE102004021155B3 (de) * 2004-04-29 2005-12-29 Infineon Technologies Ag Wanderwellenverstärker
US7394233B1 (en) 2004-12-02 2008-07-01 Nortel Networks Limited High efficiency modulated power supply
US7265619B2 (en) * 2005-07-06 2007-09-04 Raytheon Company Two stage microwave Class E power amplifier
JP5003134B2 (ja) * 2006-01-10 2012-08-15 日本電気株式会社 増幅装置
WO2007080741A1 (ja) * 2006-01-10 2007-07-19 Nec Corporation 増幅装置
JP2009060466A (ja) * 2007-08-31 2009-03-19 Kenwood Corp Ｄ級増幅装置
US7679434B2 (en) * 2008-01-21 2010-03-16 Infineon Technologies Ag Amplifier modulation method and apparatus
CN101249806B (zh) * 2008-04-14 2010-06-30 北京交通大学 一种模块化的能量回馈式牵引供电装置及控制方法

Also Published As

Publication number Publication date
WO2011148710A1 (ja) 2011-12-01
CN102934358A (zh) 2013-02-13
EP2579458A1 (en) 2013-04-10
JP2011250011A (ja) 2011-12-08
CN102934358B (zh) 2016-04-20
US20130049862A1 (en) 2013-02-28
US8878604B2 (en) 2014-11-04
TW201220679A (en) 2012-05-16
JP5519404B2 (ja) 2014-06-11
EP2579458A4 (en) 2013-12-25

Similar Documents

Publication Publication Date Title
EP2804315B1 (en) Class AB Amplifiers
KR101058994B1 (ko) 2단 마이크로웨이브 클래스 ｅ 전력 증폭기
CN101855828A (zh) 切换放大器
US20140167853A1 (en) Power amplifier
US10511267B2 (en) Power amplifier
EP2779439A1 (en) High-frequency, broadband amplifier circuit
KR20130083382A (ko) 스위칭 회로 및 포락선 신호 증폭기
CN108696259B (zh) 射频功率放大器
JP5706298B2 (ja) スイッチング回路及び包絡線信号増幅器
JP2008263432A (ja) 分布型電力増幅器
US7388431B2 (en) Switching amplifier and control method thereof
KR20140013554A (ko) Ｄ급 오디오 앰프회로
US8354874B1 (en) Kickback cancellation in class B type circuits using AC coupling
JPH07254824A (ja) 増幅器
JP5773364B2 (ja) Ｅｍ級増幅器
KR100950307B1 (ko) 전력 증폭기
Park et al. CMOS class-E power amplifier (1.8-GHz) with an additional thin-film technology
US9070565B2 (en) Power RF amplifiers
EP3163747A1 (en) Capacitive cross-coupling and harmonic rejection
CN107196615B (zh) 功率放大器及进行功率放大的方法
CN109716647B (zh) 包括补偿电路的放大装置
WO2007122562A2 (en) A modulator for amplitude-modulating a signal
Hoffmann et al. GaN digital microwave outphasing PA
JP2011135357A (ja) スイッチング回路、分布定数型のスイッチング回路、及び包絡線信号増幅器
JP2001500340A (ja) 信号増幅装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid