JPH06273191A - 変位検出装置 - Google Patents
変位検出装置Info
- Publication number
- JPH06273191A JPH06273191A JP8402193A JP8402193A JPH06273191A JP H06273191 A JPH06273191 A JP H06273191A JP 8402193 A JP8402193 A JP 8402193A JP 8402193 A JP8402193 A JP 8402193A JP H06273191 A JPH06273191 A JP H06273191A
- Authority
- JP
- Japan
- Prior art keywords
- output
- sine wave
- displacement
- converter
- detector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
- Transmission And Conversion Of Sensor Element Output (AREA)
Abstract
(57)【要約】
【目的】 脈流除去用の低域通過フィルタを不要とした
復調手段を用いて高速応答を可能とした変位検出装置を
提供することを目的とする。 【構成】 差動トランスまたは差動コイルを用いた変位
検出器12と、この変位検出器に供給される正弦波をデ
ィジタルデータに基づいて発生する正弦波発生部11
と、変位検出器12の出力信号をリファレンス電圧とし
て使用して、前記正弦波の基となるディジタルデータを
アナログデータに変換するD/A変換器16と、このD
/A変換器16の出力から順次前記正弦波の1/8周期
ずつ遅延した8個の信号を得る遅延回路17と、この遅
延回路17により得られる8個の信号を加算する加算器
18とを備えた。
復調手段を用いて高速応答を可能とした変位検出装置を
提供することを目的とする。 【構成】 差動トランスまたは差動コイルを用いた変位
検出器12と、この変位検出器に供給される正弦波をデ
ィジタルデータに基づいて発生する正弦波発生部11
と、変位検出器12の出力信号をリファレンス電圧とし
て使用して、前記正弦波の基となるディジタルデータを
アナログデータに変換するD/A変換器16と、このD
/A変換器16の出力から順次前記正弦波の1/8周期
ずつ遅延した8個の信号を得る遅延回路17と、この遅
延回路17により得られる8個の信号を加算する加算器
18とを備えた。
Description
【0001】
【産業上の利用分野】本発明は、差動トランスまたは差
動コイルを用いた変位検出装置に係り、特に復調回路に
D/A変換器と遅延回路を用いて高速動作を可能とした
変位検出装置に関する。
動コイルを用いた変位検出装置に係り、特に復調回路に
D/A変換器と遅延回路を用いて高速動作を可能とした
変位検出装置に関する。
【0002】
【従来の技術】物体の表面性状を検出するために触針を
物体表面に接触させ、その触針の変位を差動トランスで
検出する変位検出装置が知られている。触針の変位で差
動トランスのコアを変位させると、2組の二次コイルに
誘起される起電力には触針変位に対応した差が生じる。
この起電力の差から触針変位を検出するのがこの検出装
置の原理である。
物体表面に接触させ、その触針の変位を差動トランスで
検出する変位検出装置が知られている。触針の変位で差
動トランスのコアを変位させると、2組の二次コイルに
誘起される起電力には触針変位に対応した差が生じる。
この起電力の差から触針変位を検出するのがこの検出装
置の原理である。
【0003】図8は、その様な変位検出装置の一例であ
る。差動トランスまたは差動コイル形式の変位検出器2
には、発振回路1により得られる互いに逆相の正弦波s
in(ωt),−sin(ωt)がその両端に供給され
る。検出器2の中点電圧は交流増幅器3で増幅される。
交流増幅器3の出力には、変位情報kにより振幅変調さ
れたk・sin(ωt)なる信号が得られる。この変位
情報kを抽出する復調回路として、同期整流回路4が用
いられている。同期整流回路4には、発振回路1から得
られる正弦波信号を波形整形回路5で整形した同期信号
が入力される。これにより、同期整流回路4からは直流
出力の変位情報kが得られる。同期整流回路4の出力に
は多くの脈流が含まれるため、これを除去すべく低域通
過フィルタ6が設けられている。
る。差動トランスまたは差動コイル形式の変位検出器2
には、発振回路1により得られる互いに逆相の正弦波s
in(ωt),−sin(ωt)がその両端に供給され
る。検出器2の中点電圧は交流増幅器3で増幅される。
交流増幅器3の出力には、変位情報kにより振幅変調さ
れたk・sin(ωt)なる信号が得られる。この変位
情報kを抽出する復調回路として、同期整流回路4が用
いられている。同期整流回路4には、発振回路1から得
られる正弦波信号を波形整形回路5で整形した同期信号
が入力される。これにより、同期整流回路4からは直流
出力の変位情報kが得られる。同期整流回路4の出力に
は多くの脈流が含まれるため、これを除去すべく低域通
過フィルタ6が設けられている。
【0004】
【発明が解決しようとする課題】図8の回路方式で直流
出力の脈流を効果的に除去するためには、低域通過フィ
ルタ6として、変位検出器2に供給される正弦波信号の
周波数より十分に低い(1/100程度の)カットオフ
周波数を持つものが必要となる。しかし、この様にカッ
トオフ周波数が低い低域通過フィルタを用いると、最終
出力信号の応答がこの低域通過フィルタの時定数に依存
することになり、検出器2の応答速度を十分に活かすこ
とができない。例えば、数kHz〜数10kHzの正弦
波を用いたとしても、低域通過フィルタ6の時定数のた
めに応答周波数は数10Hz〜数100Hzにまで低減
してしまう。
出力の脈流を効果的に除去するためには、低域通過フィ
ルタ6として、変位検出器2に供給される正弦波信号の
周波数より十分に低い(1/100程度の)カットオフ
周波数を持つものが必要となる。しかし、この様にカッ
トオフ周波数が低い低域通過フィルタを用いると、最終
出力信号の応答がこの低域通過フィルタの時定数に依存
することになり、検出器2の応答速度を十分に活かすこ
とができない。例えば、数kHz〜数10kHzの正弦
波を用いたとしても、低域通過フィルタ6の時定数のた
めに応答周波数は数10Hz〜数100Hzにまで低減
してしまう。
【0005】本発明は上記した事情を考慮してなされた
もので、脈流除去用の低域通過フィルタを不要とした復
調手段を用いて高速応答を可能とした変位検出装置を提
供することを目的とする。
もので、脈流除去用の低域通過フィルタを不要とした復
調手段を用いて高速応答を可能とした変位検出装置を提
供することを目的とする。
【0006】
【課題を解決するための手段】本発明に係る変位検出装
置は、機械的変位に対応して起電力を発生する差動トラ
ンスまたは差動コイルを用いた変位検出器と、この変位
検出器に供給される正弦波をディジタルデータに基づい
て発生する正弦波発生手段と、前記変位検出器の出力信
号をリファレンス電圧として使用して前記正弦波の基と
なるディジタルデータをアナログデータに変換するD/
A変換器と、このD/A変換器の出力から順次前記正弦
波の1/2n (n≧3)周期ずつ遅延した2n 個の信号
を得る遅延手段と、この遅延手段により得られる2n 個
の信号を加算する加算器とを備えたことを特徴としてい
る。
置は、機械的変位に対応して起電力を発生する差動トラ
ンスまたは差動コイルを用いた変位検出器と、この変位
検出器に供給される正弦波をディジタルデータに基づい
て発生する正弦波発生手段と、前記変位検出器の出力信
号をリファレンス電圧として使用して前記正弦波の基と
なるディジタルデータをアナログデータに変換するD/
A変換器と、このD/A変換器の出力から順次前記正弦
波の1/2n (n≧3)周期ずつ遅延した2n 個の信号
を得る遅延手段と、この遅延手段により得られる2n 個
の信号を加算する加算器とを備えたことを特徴としてい
る。
【0007】
【作用】本発明による変位検出装置のD/A変換器を用
いた復調の原理は次の通りである。D/A変換器のデー
タ入力に変位検出器に供給される正弦波と同じ周期の正
弦波情報のディジタルデータを与え、リファレンス入力
に変位検出器からの出力信号を与えると、このD/A変
換器からは、振幅に変位情報を含む正弦波の2乗の波形
が得られる。この正弦波の2乗の波形から、変位検出器
に加えられる正弦波の1/4周期分の遅延を持たせて余
弦波の2乗の波形を得て、これらの正弦波の2乗の波形
と余弦波の2乗の波形を加算すると、変位情報に対応す
る直流出力を得ることができる。
いた復調の原理は次の通りである。D/A変換器のデー
タ入力に変位検出器に供給される正弦波と同じ周期の正
弦波情報のディジタルデータを与え、リファレンス入力
に変位検出器からの出力信号を与えると、このD/A変
換器からは、振幅に変位情報を含む正弦波の2乗の波形
が得られる。この正弦波の2乗の波形から、変位検出器
に加えられる正弦波の1/4周期分の遅延を持たせて余
弦波の2乗の波形を得て、これらの正弦波の2乗の波形
と余弦波の2乗の波形を加算すると、変位情報に対応す
る直流出力を得ることができる。
【0008】しかし実際には、変位検出器の出力はきれ
いな正弦波にはならず、高調波成分を含む。したがって
上に述べた復調では、最終的な直流出力に変位検出器に
与えた基本波とその整数倍の周波数の脈流が現れる。変
位検出器のコアが中点から大きく変位している場合に
は、変位検出器の出力の2次以降の高調波成分は小さ
く、あまり問題はない。しかし、コアが中点付近に位置
しているときには、2次以降の高調波分が無視できなく
なる。通常システムのゲインを上げるために2次以降の
高調波も増幅されるから、これにより遅延,加算後の直
流出力に脈流が残ってしまう。
いな正弦波にはならず、高調波成分を含む。したがって
上に述べた復調では、最終的な直流出力に変位検出器に
与えた基本波とその整数倍の周波数の脈流が現れる。変
位検出器のコアが中点から大きく変位している場合に
は、変位検出器の出力の2次以降の高調波成分は小さ
く、あまり問題はない。しかし、コアが中点付近に位置
しているときには、2次以降の高調波分が無視できなく
なる。通常システムのゲインを上げるために2次以降の
高調波も増幅されるから、これにより遅延,加算後の直
流出力に脈流が残ってしまう。
【0009】そこで本発明では、D/A変換器で正弦波
の2乗の波形を作った後に、遅延手段によって1/2n
(n≧3)周期ずつ順次位相が遅延した2n 個の信号を
得て、これら2n 個の信号を加算して直流出力を得る。
具体的には例えば、1/8周期ずつ順次位相が遅延した
8個の信号を得て、これら8個の信号を加算して直流出
力を得る。この時遅延および加算の処理部分は、基本波
から7倍の周波数までをカットできるくし形フィルタと
なる。これにより、脈流を低減した直流出力を得ること
ができ、正確な変位計測が可能になる。また本発明で
は、従来のように出力端子に大きな時定数を持つフィル
タを設ける必要がなくなり、高速の変位検出が可能にな
る。
の2乗の波形を作った後に、遅延手段によって1/2n
(n≧3)周期ずつ順次位相が遅延した2n 個の信号を
得て、これら2n 個の信号を加算して直流出力を得る。
具体的には例えば、1/8周期ずつ順次位相が遅延した
8個の信号を得て、これら8個の信号を加算して直流出
力を得る。この時遅延および加算の処理部分は、基本波
から7倍の周波数までをカットできるくし形フィルタと
なる。これにより、脈流を低減した直流出力を得ること
ができ、正確な変位計測が可能になる。また本発明で
は、従来のように出力端子に大きな時定数を持つフィル
タを設ける必要がなくなり、高速の変位検出が可能にな
る。
【0010】
【実施例】以下、図面を参照しながら本発明の実施例を
説明する。図1は、本発明の一実施例に係る変位検出装
置の基本構成を示すブロック図である。正弦波発生部1
1は、互いに逆相の正弦波sin(ωt),−sin
(ωt)を発生するもので、これらが差動トランス型ま
たは差動コイル型の変位検出器12の両端に印加され
る。正弦波発生部11は、データ生成部14で生成され
る正弦波発生用のディジタルデータに基づいて、上述の
アナログ正弦波を発生する。データ生成部14は、発生
する正弦波の周波数より高い周波数で発振する発振器1
5の出力で動作して、検出に必要な周波数の正弦波デー
タを発生する。
説明する。図1は、本発明の一実施例に係る変位検出装
置の基本構成を示すブロック図である。正弦波発生部1
1は、互いに逆相の正弦波sin(ωt),−sin
(ωt)を発生するもので、これらが差動トランス型ま
たは差動コイル型の変位検出器12の両端に印加され
る。正弦波発生部11は、データ生成部14で生成され
る正弦波発生用のディジタルデータに基づいて、上述の
アナログ正弦波を発生する。データ生成部14は、発生
する正弦波の周波数より高い周波数で発振する発振器1
5の出力で動作して、検出に必要な周波数の正弦波デー
タを発生する。
【0011】変位検出器12の中点出力は交流増幅器1
3により増幅されて、これがリファレンス電圧としてD
/A変換器16に与えられる。D/A変換器16と後続
する遅延回路17および加算器18の部分は、復調回路
を構成している。D/A変換器16は、増幅器出力をリ
ファレンス電圧として、データ生成部14で得られる正
弦波データをD/A変換する。この正弦波データは、変
位検出器印加用の正弦波の基であるので、増幅器出力と
同一周波数,同一位相である。したがってD/A変換器
16の出力は、振幅に変位検出器12で得られる変位情
報を含む正弦波の2乗の関数となる。
3により増幅されて、これがリファレンス電圧としてD
/A変換器16に与えられる。D/A変換器16と後続
する遅延回路17および加算器18の部分は、復調回路
を構成している。D/A変換器16は、増幅器出力をリ
ファレンス電圧として、データ生成部14で得られる正
弦波データをD/A変換する。この正弦波データは、変
位検出器印加用の正弦波の基であるので、増幅器出力と
同一周波数,同一位相である。したがってD/A変換器
16の出力は、振幅に変位検出器12で得られる変位情
報を含む正弦波の2乗の関数となる。
【0012】遅延回路17は、D/A変換器16により
得られる出力信号から、順次1/8周期ずつ位相遅延し
た7個の信号(D/A変換器出力を含めると、8個の信
号)を得るものである。こうして得られた1/8周期ず
つ遅延した8個の信号は、加算器18により加算され
る。実際には加算結果は1/4分圧され、これにより、
測定すべき変位量に対応した直流出力が得られる。
得られる出力信号から、順次1/8周期ずつ位相遅延し
た7個の信号(D/A変換器出力を含めると、8個の信
号)を得るものである。こうして得られた1/8周期ず
つ遅延した8個の信号は、加算器18により加算され
る。実際には加算結果は1/4分圧され、これにより、
測定すべき変位量に対応した直流出力が得られる。
【0013】この実施例の装置の復調動作を、式を用い
て説明すれば、次のようになる。変位検出器12に加え
られる正弦波をsin(ωt),−sin(ωt)と
し、変位検出器出力を交流増幅器13で増幅した出力を
k・sin(ωt)とする。kが測定すべき変位情報で
ある。D/A変換器16には、k・sin(ωt)をリ
ファレンス電圧として、データ入力に変位検出器12に
加える正弦波と同じ周期の正弦波に対応するディジタル
データが与えられるから、その出力V1は、次式のよう
に変位情報kを振幅とする正弦波の2乗の波形となる。
て説明すれば、次のようになる。変位検出器12に加え
られる正弦波をsin(ωt),−sin(ωt)と
し、変位検出器出力を交流増幅器13で増幅した出力を
k・sin(ωt)とする。kが測定すべき変位情報で
ある。D/A変換器16には、k・sin(ωt)をリ
ファレンス電圧として、データ入力に変位検出器12に
加える正弦波と同じ周期の正弦波に対応するディジタル
データが与えられるから、その出力V1は、次式のよう
に変位情報kを振幅とする正弦波の2乗の波形となる。
【0014】
【数1】V1=k・sin2 (ωt)
【0015】更にこの出力V1を遅延回路17によっ
て、原正弦波の1/8周期ずつ遅延させると、得られる
信号V2〜V8は、次式のようになる。
て、原正弦波の1/8周期ずつ遅延させると、得られる
信号V2〜V8は、次式のようになる。
【0016】
【数2】V2=k・sin2 (ωt−π/4) V3=k・sin2 (ωt−π/2) =k・cos2 (ωt) V4=k・sin2 (ωt−3π/4) =k・cos2 (ωt−π/4) V5=k・sin2 (ωt−π) V6=k・sin2 (ωt−5π/4) V7=k・sin2 (ωt−3π/2) =k・cos2 (ωt−π) V8=k・sin2 (ωt−7π/4) =k・cos2 (ωt−5π/4)
【0017】こうして得られる信号V1 〜V8を加算し
て1/4にすると、出力信号V0は、次式のように変位
情報kの直流出力となる。
て1/4にすると、出力信号V0は、次式のように変位
情報kの直流出力となる。
【0018】
【数3】 V0=(V1+V2+V3+V4+V5+V6+V7+V8)/4 =k/4・{sin2 (ωt)+cos2 (ωt) +sin2 (ωt−π/4)+cos2 (ωt−π/4) +sin2 (ωt−5π/4)+cos2 (ωt−5π/4)} =k
【0019】この実施例の回路構成による周波数応答
は、図5に示すようになる。これは基本波から7倍の周
波数までカットできるくし形フィルタ特性になってい
る。出力信号に残存する脈流は、基本波以上の周波数で
はほとんどが基本波の整数倍の周波数成分であるから、
この実施例によれば、特に変位検出器のコアが中央付近
にあるときに問題となる高調波が取り除かれて、正確な
変位量計測ができることになる。
は、図5に示すようになる。これは基本波から7倍の周
波数までカットできるくし形フィルタ特性になってい
る。出力信号に残存する脈流は、基本波以上の周波数で
はほとんどが基本波の整数倍の周波数成分であるから、
この実施例によれば、特に変位検出器のコアが中央付近
にあるときに問題となる高調波が取り除かれて、正確な
変位量計測ができることになる。
【0020】前述のように、D/A変換器から得られる
正弦波の2乗の波形から、変位検出器に加えられる正弦
波の1/22 (=1/4)周期分の遅延を持たせて余弦
波の2乗の波形を得て、これらの正弦波の2乗の波形と
余弦波の2乗の波形を加算することで原理的に変位情報
に対応する直流出力を得ることができる。参考までにこ
の基本的な復調方式を用いた場合の周波数応答を図5に
対応させて示すと、図7に示すようになる。この方式で
は、入力波形が歪んでいる場合に、基本波やその3倍,
4倍の周波数の信号が現れるため、小さな脈流が残存す
るのである。
正弦波の2乗の波形から、変位検出器に加えられる正弦
波の1/22 (=1/4)周期分の遅延を持たせて余弦
波の2乗の波形を得て、これらの正弦波の2乗の波形と
余弦波の2乗の波形を加算することで原理的に変位情報
に対応する直流出力を得ることができる。参考までにこ
の基本的な復調方式を用いた場合の周波数応答を図5に
対応させて示すと、図7に示すようになる。この方式で
は、入力波形が歪んでいる場合に、基本波やその3倍,
4倍の周波数の信号が現れるため、小さな脈流が残存す
るのである。
【0021】図2は、図1をより具体化した実施例の回
路構成である。この実施例では、データ生成部14が、
発振器15の出力を計数するカウンタ21と、その計数
出力でアクセスされる二つの読出し専用メモリ(RO
M)22,24とで構成されている。正弦波発生部11
は、ROM22の出力をアナログ信号に変換するD/A
変換器23と、得られたアナログ信号の高周波成分を除
去する低域通過フィルタ25と、このフィルタ出力を反
転させて逆相の信号を得る反転アンプ26とにより構成
されている。
路構成である。この実施例では、データ生成部14が、
発振器15の出力を計数するカウンタ21と、その計数
出力でアクセスされる二つの読出し専用メモリ(RO
M)22,24とで構成されている。正弦波発生部11
は、ROM22の出力をアナログ信号に変換するD/A
変換器23と、得られたアナログ信号の高周波成分を除
去する低域通過フィルタ25と、このフィルタ出力を反
転させて逆相の信号を得る反転アンプ26とにより構成
されている。
【0022】発振器15は、変位検出器12に供給され
る正弦波の周波数(f0 とする)より十分に高い周波数
(fckとする)のシステムクロックを発生する。カウン
タ21はこのシステムクロックを計数しながら、ROM
22,24のアドレスをインクリメントする。ROM2
2,24には予め、システムクロック周波数を正弦波周
波数で割った数(fck/f0 )のアドレスに一連の正弦
波データが書き込まれている。従ってカウンタ21の出
力でアクセスされると、正弦波を発生させるに必要なデ
ータが順次出力されることになる。
る正弦波の周波数(f0 とする)より十分に高い周波数
(fckとする)のシステムクロックを発生する。カウン
タ21はこのシステムクロックを計数しながら、ROM
22,24のアドレスをインクリメントする。ROM2
2,24には予め、システムクロック周波数を正弦波周
波数で割った数(fck/f0 )のアドレスに一連の正弦
波データが書き込まれている。従ってカウンタ21の出
力でアクセスされると、正弦波を発生させるに必要なデ
ータが順次出力されることになる。
【0023】D/A変換器23はROM22のディジタ
ル出力である正弦波データをアナログ電圧に変換して、
変位検出器12に供給する正弦波を発生する。D/A変
換器23の出力にはシステムクロックの高周波成分が乗
っているので、低域通過フィルタ25によりこれを除去
してきれいな正弦波波形を得ている。こうして得られた
正弦波は変位検出器12の一端に印加され、また反転ア
ンプ26を通して逆相の正弦波を得てこれが変位検出器
12の他端に印加される。
ル出力である正弦波データをアナログ電圧に変換して、
変位検出器12に供給する正弦波を発生する。D/A変
換器23の出力にはシステムクロックの高周波成分が乗
っているので、低域通過フィルタ25によりこれを除去
してきれいな正弦波波形を得ている。こうして得られた
正弦波は変位検出器12の一端に印加され、また反転ア
ンプ26を通して逆相の正弦波を得てこれが変位検出器
12の他端に印加される。
【0024】変位情報kを持つ増幅器出力をリファレン
ス電圧とするD/A変換器16は、ROM24の出力デ
ータをアナログ電圧に変換する。リファレンス電圧が正
弦波であり、データ入力電圧が同一位相,同一周波数の
正弦波データであれば、D/A変換器16の出力V1は
正弦波の2乗となる。但し実際には変位検出器12の入
出力間にはその特性上固有の位相差がある。従ってこの
位相差を補正するように、ROM24の正弦波データと
ROM22の正弦波データとの間には予め位相差を与え
ておく。
ス電圧とするD/A変換器16は、ROM24の出力デ
ータをアナログ電圧に変換する。リファレンス電圧が正
弦波であり、データ入力電圧が同一位相,同一周波数の
正弦波データであれば、D/A変換器16の出力V1は
正弦波の2乗となる。但し実際には変位検出器12の入
出力間にはその特性上固有の位相差がある。従ってこの
位相差を補正するように、ROM24の正弦波データと
ROM22の正弦波データとの間には予め位相差を与え
ておく。
【0025】遅延回路17は、D/A変換器16の出力
に対して、8段の遅延要素を縦続接続して、1/8周期
ずつ順次遅延した8個の信号V1〜V8を得る。図1で
は、V1にはD/A変換器16の出力をそのまま用い
て、7段の遅延要素でV2〜V8を得ているが、8個の
信号の位相差が問題であるのでこれは本質的な相違では
ない。
に対して、8段の遅延要素を縦続接続して、1/8周期
ずつ順次遅延した8個の信号V1〜V8を得る。図1で
は、V1にはD/A変換器16の出力をそのまま用い
て、7段の遅延要素でV2〜V8を得ているが、8個の
信号の位相差が問題であるのでこれは本質的な相違では
ない。
【0026】遅延回路17は例えば、8段のサンプルホ
ールド回路を用いて構成することができる。その具体回
路例を2段分について図3に示す。サンプルホールド用
クロックとして、正弦波の周波数f0 の8倍の周波数8
×f0 が用いられる。INVはこのクロックを反転する
インバータである。初段のサンプルホールド回路31の
前半部は、アナログスイッチS1,コンデンサC1およ
びバッファB1からなり、スイッチS1のオン期間にア
ナログ入力即ちD/A変換器16の出力によりコンデン
サC1が充電される。このサンプルホールド回路31の
後半部は、アナログスイッチS2,コンデンサC2およ
びバッファB2からなり、スイッチS2のオン期間にバ
ッファB1の出力によりコンデンサC2が充電される。
続くサンプルホールド回路32も同様に、前半部はアナ
ログスイッチS3,コンデンサC3およびバッファB3
により構成され、後半部はアナログスイッチS4,コン
デンサC4およびバッファB4により構成されている。
ールド回路を用いて構成することができる。その具体回
路例を2段分について図3に示す。サンプルホールド用
クロックとして、正弦波の周波数f0 の8倍の周波数8
×f0 が用いられる。INVはこのクロックを反転する
インバータである。初段のサンプルホールド回路31の
前半部は、アナログスイッチS1,コンデンサC1およ
びバッファB1からなり、スイッチS1のオン期間にア
ナログ入力即ちD/A変換器16の出力によりコンデン
サC1が充電される。このサンプルホールド回路31の
後半部は、アナログスイッチS2,コンデンサC2およ
びバッファB2からなり、スイッチS2のオン期間にバ
ッファB1の出力によりコンデンサC2が充電される。
続くサンプルホールド回路32も同様に、前半部はアナ
ログスイッチS3,コンデンサC3およびバッファB3
により構成され、後半部はアナログスイッチS4,コン
デンサC4およびバッファB4により構成されている。
【0027】初段のサンプルホールド回路31には、入
力に対して8×f0 のサンプリングクロックの1クロッ
ク分(f0 の1/8周期分)遅延した出力が得られ、2
段目のサンプルホールド回路32には更に1クロック分
遅延した出力が得られる。このようにして、原正弦波の
1/8周期ずつ順次遅延した8個の信号を得て、これら
を加算器18により加算する。これにより、変位情報k
に対応する直流出力V0が得られる。
力に対して8×f0 のサンプリングクロックの1クロッ
ク分(f0 の1/8周期分)遅延した出力が得られ、2
段目のサンプルホールド回路32には更に1クロック分
遅延した出力が得られる。このようにして、原正弦波の
1/8周期ずつ順次遅延した8個の信号を得て、これら
を加算器18により加算する。これにより、変位情報k
に対応する直流出力V0が得られる。
【0028】加算器18から得られる変位情報kに対応
する直流出力V0には、周波数8×f0 のサンプルクロ
ックによる高周波成分が乗る。従ってこの実施例では、
加算器18の出力にこの高周波分を除去するために、カ
ットオフ周波数がf0 程度の低域通過フィルタ19が設
けられている。この実施例の復調回路部の動作波形を図
4に示す。
する直流出力V0には、周波数8×f0 のサンプルクロ
ックによる高周波成分が乗る。従ってこの実施例では、
加算器18の出力にこの高周波分を除去するために、カ
ットオフ周波数がf0 程度の低域通過フィルタ19が設
けられている。この実施例の復調回路部の動作波形を図
4に示す。
【0029】この実施例によれば、最終出力端子に低域
通過フィルタ19を設けているため、8×f0 なる周波
数成分はかなり低減される。例えば、低域通過フィルタ
19のコーナー周波数が基本波の半分とすると、−24
dBの減衰となる。図6は、低域通過フィルタ19を入
れたこの実施例の装置での周波数応答を、図5に対応さ
せて示す。基本波の8倍の周波数成分は、もともと次数
が高く脈流レベルが低いので、出力では十分問題になら
ないレベルとなる。従来例のような時定数の大きな低域
通過フィルタを用いる場合と異なり、高速性能を低下さ
せる事なく、変位検出器の全変位に渡って直流出力を得
ることができる。
通過フィルタ19を設けているため、8×f0 なる周波
数成分はかなり低減される。例えば、低域通過フィルタ
19のコーナー周波数が基本波の半分とすると、−24
dBの減衰となる。図6は、低域通過フィルタ19を入
れたこの実施例の装置での周波数応答を、図5に対応さ
せて示す。基本波の8倍の周波数成分は、もともと次数
が高く脈流レベルが低いので、出力では十分問題になら
ないレベルとなる。従来例のような時定数の大きな低域
通過フィルタを用いる場合と異なり、高速性能を低下さ
せる事なく、変位検出器の全変位に渡って直流出力を得
ることができる。
【0030】実施例では、1/8周期ずつ遅延した8個
の信号の加算により直流出力を得ているが、一般に1/
2n (n≧3)周期ずつ遅延した2n 個の信号の加算を
行うようにすることができる。実施例と同様の回路構成
法で例えば1/16周期ずつ遅延した16個の信号を得
ようとすると、遅延回路および加算回路部が複雑になる
が、この部分をディジタル的に処理すれば、それほどの
大規模化をもたらすことなく実現できる。
の信号の加算により直流出力を得ているが、一般に1/
2n (n≧3)周期ずつ遅延した2n 個の信号の加算を
行うようにすることができる。実施例と同様の回路構成
法で例えば1/16周期ずつ遅延した16個の信号を得
ようとすると、遅延回路および加算回路部が複雑になる
が、この部分をディジタル的に処理すれば、それほどの
大規模化をもたらすことなく実現できる。
【0031】
【発明の効果】以上説明したように本発明によれば、差
動トランスや差動コイルを用いた変位検出装置におい
て、復調回路にD/A変換器と遅延回路を用い、D/A
変換器で正弦波の2乗の波形を作った後に、遅延手段に
よってその2乗波形の1/2n (n≧3)周期ずつ順次
位相が遅延した2n 個の信号を得て、これら2n 個の信
号を加算して直流出力を得るようにしており、これによ
り正確かつ高速の変位計測が可能になる。
動トランスや差動コイルを用いた変位検出装置におい
て、復調回路にD/A変換器と遅延回路を用い、D/A
変換器で正弦波の2乗の波形を作った後に、遅延手段に
よってその2乗波形の1/2n (n≧3)周期ずつ順次
位相が遅延した2n 個の信号を得て、これら2n 個の信
号を加算して直流出力を得るようにしており、これによ
り正確かつ高速の変位計測が可能になる。
【図1】 本発明の一実施例に係る変位検出装置の構成
を示すブロック図である。
を示すブロック図である。
【図2】 図1の構成をより具体化した実施例の構成を
示すブロック図である。
示すブロック図である。
【図3】 遅延回路の構成例を示す図である。
【図4】 実施例の復調回路部の動作波形図である。
【図5】 図1の基本構成の周波数応答を示す図であ
る。
る。
【図6】 図2の実施例の周波数応答を示す図である。
【図7】 参考例の周波数応答を示す図である。
【図8】 従来の変位検出装置の構成を示す図である。
11…正弦波発生部、12…変位検出器、13…交流増
幅器、14…データ生成部、15…発振器、16…D/
A変換器、17…遅延回路、18…加算器、19…低域
通過フィルタ、21…カウンタ、22,24…ROM、
23…D/A変換器、25…低域通過フィルタ、26…
反転アンプ。
幅器、14…データ生成部、15…発振器、16…D/
A変換器、17…遅延回路、18…加算器、19…低域
通過フィルタ、21…カウンタ、22,24…ROM、
23…D/A変換器、25…低域通過フィルタ、26…
反転アンプ。
Claims (1)
- 【請求項1】 機械的変位に対応して起電力を発生する
差動トランスまたは差動コイルを用いた変位検出器と、 この変位検出器に供給される正弦波をディジタルデータ
に基づいて発生する正弦波発生手段と、 前記変位検出器の出力信号をリファレンス電圧として使
用して、前記正弦波の基となるディジタルデータをアナ
ログデータに変換するD/A変換器と、 このD/A変換器の出力から順次前記正弦波の1/2n
(n≧3)周期ずつ遅延した2n 個の信号を得る遅延手
段と、 この遅延手段により得られる2n 個の信号を加算する加
算器と、を備えたことを特徴とする変位検出装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8402193A JPH06273191A (ja) | 1993-03-18 | 1993-03-18 | 変位検出装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8402193A JPH06273191A (ja) | 1993-03-18 | 1993-03-18 | 変位検出装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06273191A true JPH06273191A (ja) | 1994-09-30 |
Family
ID=13818918
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8402193A Pending JPH06273191A (ja) | 1993-03-18 | 1993-03-18 | 変位検出装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06273191A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008044545A1 (fr) * | 2006-10-05 | 2008-04-17 | Shinko Electric Co., Ltd. | Capteur de déplacement |
WO2011148710A1 (ja) * | 2010-05-25 | 2011-12-01 | 住友電気工業株式会社 | スイッチング回路及び包絡線信号増幅器 |
WO2013077104A1 (ja) * | 2011-11-24 | 2013-05-30 | 住友電気工業株式会社 | スイッチング回路及び包絡線信号増幅器 |
WO2017158753A1 (ja) * | 2016-03-16 | 2017-09-21 | 株式会社島津製作所 | 測定装置および材料試験機 |
-
1993
- 1993-03-18 JP JP8402193A patent/JPH06273191A/ja active Pending
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008044545A1 (fr) * | 2006-10-05 | 2008-04-17 | Shinko Electric Co., Ltd. | Capteur de déplacement |
JP2008089539A (ja) * | 2006-10-05 | 2008-04-17 | Shinko Denki Kk | 変位センサ |
US8542008B2 (en) | 2006-10-05 | 2013-09-24 | Shinko Electric Co., Ltd. | Displacement sensor |
WO2011148710A1 (ja) * | 2010-05-25 | 2011-12-01 | 住友電気工業株式会社 | スイッチング回路及び包絡線信号増幅器 |
US8878604B2 (en) | 2010-05-25 | 2014-11-04 | Sumitomo Electric Industries, Ltd. | Switching circuit and envelope signal amplifier |
WO2013077104A1 (ja) * | 2011-11-24 | 2013-05-30 | 住友電気工業株式会社 | スイッチング回路及び包絡線信号増幅器 |
US8917142B2 (en) | 2011-11-24 | 2014-12-23 | Sumitomo Electric Industries, Ltd. | Switching circuit and envelope signal amplifier |
WO2017158753A1 (ja) * | 2016-03-16 | 2017-09-21 | 株式会社島津製作所 | 測定装置および材料試験機 |
JPWO2017158753A1 (ja) * | 2016-03-16 | 2018-07-26 | 株式会社島津製作所 | 測定装置および材料試験機 |
CN108351285A (zh) * | 2016-03-16 | 2018-07-31 | 株式会社岛津制作所 | 测量装置及材料试验机 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5508617A (en) | Electric power measuring apparatus and method | |
US5594344A (en) | Method and apparatus for generating and detecting amplitude and phase modulated sensor signals | |
JPH06273191A (ja) | 変位検出装置 | |
JPH0234204B2 (ja) | ||
WO2023005248A1 (zh) | 一种基于谐波的频率响应测量系统及方法 | |
JP2575983B2 (ja) | 変位検出装置 | |
RU2154834C2 (ru) | Способ измерения составляющих полного сопротивления и устройство для его осуществления | |
JP2587970B2 (ja) | インピーダンス測定装置 | |
JP4389344B2 (ja) | アナログ絶縁回路 | |
JPS6115610B2 (ja) | ||
Vázquez et al. | A method for parameter extraction of analogue sine-wave signals for mixed-signal built-in-self-test applications | |
JPH0323708Y2 (ja) | ||
JPS61137010A (ja) | 回転体の回転角度検出装置 | |
JP4903312B2 (ja) | 重量測定装置 | |
WO2004083875A1 (ja) | 検波装置、方法、プログラム、記録媒体 | |
RU2093886C1 (ru) | Способ определения отношения значений амплитуд квазисинусоидальных сигналов | |
KR880001796B1 (ko) | 삼상 정현파 발생회로 | |
Tarach et al. | A noise-adaptive digital null detector | |
JPH0688848A (ja) | 非直線型素子の洩れ電流から印加電圧ベクトルを復元する方法及び抵抗分電流測定装置 | |
JP3182777B2 (ja) | 電力量測定方法 | |
JPS60155982A (ja) | 部分放電測定器 | |
JPH0770923B2 (ja) | 同期検波装置 | |
Luce et al. | A real-time multipartial waveform analyzer-synthesizer | |
RU2247995C2 (ru) | Цифровой измеритель гармонических искажений | |
JPS6236908A (ja) | 同期検波装置 |