JP2001500340A - 信号増幅装置 - Google Patents
信号増幅装置Info
- Publication number
- JP2001500340A JP2001500340A JP10529455A JP52945598A JP2001500340A JP 2001500340 A JP2001500340 A JP 2001500340A JP 10529455 A JP10529455 A JP 10529455A JP 52945598 A JP52945598 A JP 52945598A JP 2001500340 A JP2001500340 A JP 2001500340A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- amplifier circuits
- ground
- modules
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
- 230000003321 amplification Effects 0.000 claims abstract description 5
- 238000003199 nucleic acid amplification method Methods 0.000 claims abstract description 5
- 238000010586 diagram Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000005236 sound signal Effects 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
少なくとも2つの増幅器回路(20、30、40、50)と、これらの増幅器回路(20、30、40、50)間の干渉を防止する手段とを具える信号増幅装置である。各増幅器回路(20、30、40、50)が縦続配置された少なくとも第1及び第2のモジュール(109、110、112)を具え、各モジュール(109、110、112)が接地点(i、c、p)を有する。前記干渉防止手段が少なくとも1つの全体接地点(60)と、対応するモジュール(109、110、112)の接地点(i、c、p)間の複数の接地接続線(70、80、90)とを具える。全体接地点(60)を各接地接続線(70、80、90)に接続する。
Description
【発明の詳細な説明】
信号増幅装置
本発明は、少なくとも2つの増幅器回路を具えるとともに、これらの増幅器回
路間の干渉を防止する手段も含む信号増幅装置に関するものである。
このような装置はGB−A2134735から既知である。このような装置に
組み込まれる増幅器回路は互いに影響を及ぼし得ることが既知である。この影響
、干渉とも言う、はこれらの増幅器回路により増幅された信号に不所望な妨害を
もたらし得る。干渉は、例えば2つの増幅器回路が異なる周波数で動作する場合
に発生し得る。その結果として、もとの周波数の和又は差に等しい周波数を有す
る干渉信号が増幅器回路内に発生し得る。干渉は増幅器回路をスイッチング増幅
器として具体化する場合にも発生し得る。この場合には、第1増幅器のスイッチ
ングが第2増幅器のスイッチング動作を発生し得る。
前記英国特許出願から既知の装置は第1及び第2パルス幅変調増幅器回路を具
え、両増幅器回路は比較器及びこれに接続されたスイッチング増幅器を含む。こ
れらの増幅器回路では、増幅すべき入力信号を比較器で三角基準信号と比較して
パルス幅変調された矩形波スイッチング信号に変換する。このスイッチング信号
を次にスイッチング増幅器により増幅する。
既知の装置では、2つの増幅器回路内のスイッチング増幅器の同時スイッチン
グの結果として発生する2つの増幅器回路間の干渉は、異なる位相を有する基準
信号を用いることにより防止することができる。第1基準信号を発振器により発
生させ、第1増幅器回路に供給する。第2基準信号をこの第1基準信号から位相
シフタにより取り出し、第2基準信号の位相を第1基準信号の位相に対し90度
シフトさせる。この第2基準信号を第2増幅器回路に供給する。両基準信号の位
相が相違するため、スイッチング信号の位相も相違する。これにより、スイッチ
ング増幅器は同時にスイッチングし得ない。
既知の装置はかなり多数の部品を具えるので、既知の装置はかなり複雑且つ高
価なものとなる。
本発明の目的は、比較的簡単且つ安価な頭書に記載したタイプの装置を提供す
ることにある。本発明は、この目的を達成するために、この装置において、各増
幅器回路が縦続配置された少なくとも第1及び第2のモジュールを具え、各モジ
ュールが接地点を有し、前記干渉防止手段が対応するモジュールの接地点間の接
地接続線を具えるとともに各接地接続線に接続された1つの全体接地点を具える
ことを特徴とする。
増幅器回路は一般に異なる電流要件を有するモジュールを具える。一般に、出
力段は制御段又は入力段より相当大きい電流を流す。更に、比較的低い電流要件
を有するモジュールは比較的高い電流要件を有するモジュールより干渉電圧に影
響され易い。異なる電流要件を有する2つのモジュールを同一の局部的接地点に
結合すると、干渉電圧の発生のために、大電流要件を有するモジュールの接地電
流が小電流要件を有するモジュールの動作に影響を与える。これは、これらのモ
ジュールの接地電流を上に提案した方法で減結合することにより防止される。こ
のようにすると、増幅器回路間の不所望な干渉をほぼ抑圧することができること
が確かめられた。
本発明の装置は、この装置内に自励発振増幅器回路を使用することができる追
加の利点を有する。発振器が不要となるため、装置の構成素子が一層少数になる
。既知の装置では、干渉防止のために使用する方法はスイッチング信号の位相が
異なることが補償し得る場合にのみ有効であるだけであるので、自励発振増幅器
回路を使用することはできない。
本発明の装置の一実施例では、第1のモジュールに後続するモジュールが高い
入力インピーダンスを有するものとする。その結果として、モジュール間にはご
く小さな電流が流れ得るだけとなる。従って、順次のモジュールが接地接続線上
に不所望な干渉電圧を発生して互いに影響し合うことが防止される。第1のモジ
ュールも高い入力インピーダンスを有するものとしてもよい。しかし、これはモ
ジュール間の相互影響には重要でない。
本発明のこれらの特徴及び他の特徴は以下に記載する実施例の説明から明らか
になる。
図面において、
図1は本発明の装置の一実施例の回路図を示し、
図2は本発明の双チャネルの増幅器回路のブロック図を示す。
図1に示す装置は特にオーディオ信号増幅用である。この目的のために、この
装置は4つの同一の増幅器回路20、30、40及び50を具える。これらの増
幅器回路の入力端子16、14、12及び10にそれぞれ供給されるオーディオ
信号がこれらの増幅器回路により増幅され、これらの回路の出力端子21、31
、41及び51を経てスピーカ22、24、26及び28に供給される。
図2に示すように、増幅器回路20、30、40及び50は3つの縦続配置さ
れたモジュールを具える。これらのモジュールは入力段、比較器及び出力段であ
る。増幅器回路20、30、40及び50の全ての入力段が接地点iを有する。
同様に、全ての比較器が接地点cを有し、全ての出力段が接地点pを有する。増
幅器回路20、30、40及び50の全ての接地点iを接地接続線70を経て相
互接続する。同様に、全ての接地点cを接地接続線80を経て相互接続するとと
もに、全ての接地点pを接地接続線90を経て相互接続する。これらの接地接続
線70、80及び90は個別に全体接地点60に接続する。
装置の一部を構成する対称電源部において、正電源電圧V1及び負電源電圧V2
が増幅器回路20、30、40及び50用に発生される。本例では、この電源は
変成器58(その一つのコイルのみを示す)と、この変成器に結合された4つのダ
イオード56からなるブリッジ整流器とを具える。全体接地点60を変成器58
の中心タップに接続し、V1及びV2をブリッジ整流器の出力端子に接続している
ので、V1は−V2に等しくなる。電界キャパシタ52及び54が電源電圧V1及
びV2を既知のように平滑する。
電源電圧V3を抵抗34、ツェナーダイオード36及びトランジスタ38によ
り電源電圧V1から取り出す。同様に電源電圧V4を抵抗42、ツェナーダイオー
ド44及びトランジスタ46により電源電圧V2から取り出す。電源電圧V1及び
V2により増幅器回路20、30、40及び50内の出力段を減結合コイル32
を経て給電する。電源電圧V3及びV4は増幅器回路20、30、40及び50
内の比較器を給電する。
図2は増幅器回路20のブロック図を示す。増幅器回路30、40及び50の
構成もこの増幅器回路20の構成と同一である。増幅器回路20は入力段109
、比較器110、出力段112及び低域通過フィルタ114を具える。これらの
モジュールは上述した順序で縦続配置する。
比較器110及び出力段112は高い入力インピーダンスを有するため、入力
段109と比較器110との間、及び比較器110と出力段112との間にはご
く小さな電流が流れ得るのみである。その結果として、比較器110が入力段1
09に及ぼす影響及び出力段112が比較器110に及ぼす影響が防止される。
その理由は、不所望な干渉電圧が接地接続線上に限定された程度で発生するのみ
となるためである。
入力段109は抵抗100、102、104及び106とキャパシタ108と
からなる。この入力段109は接地点iを経て接地することができる。比較器1
10は電源接続V3及びV4を経て給電することができる。更に、比較器110は
接地点cを経て接地することができる。出力段112は電源接続V1及びV2を経
て給電することができる。更に、出力段112は接地点pを経て接地することが
できる。
図に示すような入力段109、比較器110及び出力段112の組合せは自励
発振スイッチング増幅器(自励発振D級増幅器)を構成する。入力端予16に供
給される低周波数オーディオ信号が前記入力段109、比較器110及び出力段
112の組合せにより高周波数矩形波上に変調される。比較器110の出力端子
115に発生するパルス幅変調された矩形波は出力段112により増幅され、そ
の後この信号の高周波数成分が低域通過フィルタ114により除去される。本例
では、出力段112はスイッチング増幅器として具体化され、スイッチング素子
としてMOSFETを使用することができる。出力段112の高い入力インピー
ダンスを達成するために、出力段112の入力端子115側にバッファ増幅器を
設けることができる。
このようなスイッチング増幅器では電力消費が殆ど生じないので、上述の増幅
器20の効率は極めて高い。増幅されたパルス幅被変調矩形波を比較器110に
帰還することにより、電源電圧V1及びV2の変化がほぼ完全に補償される自励発
振システムが得られる。他の詳細については、雑誌「Elektor」(197
9年9月、pp.46−48)を参照されたい。
Claims (1)
- 【特許請求の範囲】 1.少なくとも2つの増幅器回路(20、30、40、50)を具えるとともに、 これらの増幅器回路(20、30、40、50)間の干渉を防止する手段も含む信 号増幅装置において、各増幅器回路(20、30、40、50)が縦続配置された 少なくとも第1及び第2のモジュール(109、110、112)を具え、各モジ ュール(109、110、112)が接地点(i、c、p)を有し、前記干渉防止手 段が対応するモジュール(109、110、112)の接地点(i、c、p)間 の接地接続線(70、80、90)を具えるとともに各接地接続線(70、80 、90)に接続された1つの全体接地点(60)を具えたことを特徴とする信号 増幅装置。 2. 前記増幅器回路(20、30、40、50)が自励発振増幅器を具えるこ とを特徴とする請求項1記載の装置。 3. 前記モジュールが入力段(109)、比較器(110)及び出力段(102 )であることを特徴とする請求項1又は2記載の装置。 4. 第1のモジュール(109)に後続するモジュール(110、112)が 高い入力インピーダンスを有することを特徴とする請求項1−3の何れかに記載 の装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP97202164 | 1997-07-11 | ||
EP97202164.6 | 1997-07-11 | ||
PCT/IB1998/000689 WO1999003196A1 (en) | 1997-07-11 | 1998-05-11 | Device for amplifying signals |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001500340A true JP2001500340A (ja) | 2001-01-09 |
JP2001500340A5 JP2001500340A5 (ja) | 2005-12-02 |
Family
ID=8228542
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10529455A Abandoned JP2001500340A (ja) | 1997-07-11 | 1998-05-11 | 信号増幅装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6046636A (ja) |
EP (1) | EP0925642B1 (ja) |
JP (1) | JP2001500340A (ja) |
DE (1) | DE69827593T2 (ja) |
WO (1) | WO1999003196A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6771120B2 (en) * | 2000-08-14 | 2004-08-03 | Jam Technologies, Llc | Reference generation technique for multiple-reference amplifier |
US20060115101A1 (en) * | 2004-11-18 | 2006-06-01 | Schoenberger Michael A | Multiple amplifier synchronization system |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1596378A (en) * | 1977-01-07 | 1981-08-26 | Communications Patents Ltd | Amplifier systems |
US4327332A (en) * | 1980-01-31 | 1982-04-27 | Rca Corporation | Circuit arrangement useful in developing decoupled operating voltages for IF amplifier stages of an integrated circuit |
JPS56136008A (en) * | 1980-03-28 | 1981-10-23 | Pioneer Electronic Corp | Pulse-width modulating and amplifying circuit |
JPH01265604A (ja) * | 1988-04-18 | 1989-10-23 | Shigeru Sagami | 電子回路の接地側に流れてくる各電流が変動した時に発生するノイズの発生を防止する方法 |
JP3106795B2 (ja) * | 1993-09-21 | 2000-11-06 | 松下電器産業株式会社 | パルス幅変調増幅器 |
US5398003A (en) * | 1994-03-30 | 1995-03-14 | Apple Computer, Inc. | Pulse width modulation speaker amplifier |
-
1998
- 1998-05-11 DE DE69827593T patent/DE69827593T2/de not_active Expired - Fee Related
- 1998-05-11 WO PCT/IB1998/000689 patent/WO1999003196A1/en active IP Right Grant
- 1998-05-11 JP JP10529455A patent/JP2001500340A/ja not_active Abandoned
- 1998-05-11 EP EP98917486A patent/EP0925642B1/en not_active Expired - Lifetime
- 1998-07-09 US US09/112,887 patent/US6046636A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
WO1999003196A1 (en) | 1999-01-21 |
DE69827593D1 (de) | 2004-12-23 |
EP0925642B1 (en) | 2004-11-17 |
US6046636A (en) | 2000-04-04 |
DE69827593T2 (de) | 2005-11-03 |
EP0925642A1 (en) | 1999-06-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1601098B1 (en) | RF generator with commutation inductor | |
US5479337A (en) | Very low power loss amplifier for analog signals utilizing constant-frequency zero-voltage-switching multi-resonant converter | |
KR100520330B1 (ko) | 스위칭 증폭기 및 신호 증폭 방법 | |
US6922101B2 (en) | Phase shift modulation class D amplifier | |
JP2009536471A (ja) | 電力増幅器 | |
US5969571A (en) | Pulse duration amplifier system | |
US4301499A (en) | Inverter circuit with current equalization | |
US5659464A (en) | Filter for pulse width modulating inverter | |
JP2001500340A (ja) | 信号増幅装置 | |
JP3460276B2 (ja) | E級プッシュプル電力増幅回路 | |
RU2017320C1 (ru) | Умножитель частоты | |
JP3020827B2 (ja) | 電力増幅回路 | |
JPH08124685A (ja) | 電力増幅回路 | |
WO2000048305A1 (en) | Communication device | |
EP1088392A1 (en) | Transmitter amplifier circuit | |
JPH0823242A (ja) | 出力回路 | |
JPH0779120A (ja) | 出力回路 | |
US5459417A (en) | Apparatus for detecting DC content of an AC waveform | |
JPH10155271A (ja) | 昇圧回路 | |
JP2002515665A (ja) | 矩形波パルスの歪みおよびノイズを低減する方法、歪みを最小限にしたパルスを発生するための回路、ならびにその方法と回路の使用方法 | |
KR100567458B1 (ko) | 리플궤환 필터를 이용한 아날로그/디지털 혼합형 증폭기 | |
JPH07263980A (ja) | 半導体装置 | |
JP3355734B2 (ja) | E級プッシュプル電力増幅回路 | |
JP3226617B2 (ja) | ベル信号発生回路 | |
JP2019176382A (ja) | ゲート駆動回路およびそれを用いたスイッチング装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050511 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050511 |
|
A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20060425 |