JP2002515665A - 矩形波パルスの歪みおよびノイズを低減する方法、歪みを最小限にしたパルスを発生するための回路、ならびにその方法と回路の使用方法 - Google Patents

矩形波パルスの歪みおよびノイズを低減する方法、歪みを最小限にしたパルスを発生するための回路、ならびにその方法と回路の使用方法

Info

Publication number
JP2002515665A
JP2002515665A JP2000548950A JP2000548950A JP2002515665A JP 2002515665 A JP2002515665 A JP 2002515665A JP 2000548950 A JP2000548950 A JP 2000548950A JP 2000548950 A JP2000548950 A JP 2000548950A JP 2002515665 A JP2002515665 A JP 2002515665A
Authority
JP
Japan
Prior art keywords
circuit
switched
terminal
port
terminals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000548950A
Other languages
English (en)
Inventor
アンデルスコウ，ニルス
リスボ，ラース
Original Assignee
トッカータ テクノロジー エイピーエス
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by トッカータ テクノロジー エイピーエス filed Critical トッカータ テクノロジー エイピーエス
Publication of JP2002515665A publication Critical patent/JP2002515665A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/84—Generating pulses having a predetermined statistical distribution of a parameter, e.g. random pulse generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit

Landscapes

  • Amplifiers (AREA)
  • Noise Elimination (AREA)
  • Interface Circuits In Exchanges (AREA)
  • Details Of Television Scanning (AREA)
  • Electrophonic Musical Instruments (AREA)

Abstract

(57)【要約】 例えばＤ級増幅器出力ステージまたは電力供給源などのスイッチド回路におけるスイッチングシーケンス中およびその後に、限られたノイズと限られたピーク電流で最小限に歪んだ矩形波パルスを発生させるために、本発明は回路および方法を提供する。回路の１個のポートから見て、短絡インピーダンスは低周波数では低インピーダンスを有するとともに、高周波数では高インピーダンスを有しかつ主に抵抗性である。ひとつの実施態様において、回路は２ポートネットワークの１個のポートともう１方のポート間で接続されたインダクタンス、および回路のもう１方のポート端子間で接続される抵抗器とキャパシタとの直列接続から構成される。回路は、インダクタンスが導体経路によって有利に形成される場合には、スイッチド回路と共同して基板上に一体型ユニットとして形成してもよい。

Description

【発明の詳細な説明】
【０００１】 本発明は矩形波パルスの歪みとノイズを低減する方法、および第２回路の端子
間で切替可能なスイッチング端子を有する切替可能なポートを備えた２ポートシ
ステムのスイッチド回路におけるスイッチングシーケンス中に発生するピーク電
流を制限する方法に関する。
【０００２】 本発明はまた、２ポート型のスイッチド回路と組み合わせて、歪みを最小限に
した矩形波パルスを最小限のノイズで発生することができ、矩形波パルスのスイ
ッチングシーケンス中に発生するピーク電流を制限することができる回路に関す
る。前記スイッチド回路は第２回路の２つの端子間で切替可能な端子を有する。
【０００３】 最後に、本発明はこの方法および回路の使用に関する。
【０００４】 パワーエレクトロニクスにおいて使用される従来のスイッチド回路は、破壊的
に大きい接続電流および非接続電流を回避するための一定のデットタイムを必要
とし、その一部で回路に組み込まれたハーフブリッジでのスイッチングロスを制
限し、またその一部では並列スナバを追加することなく出力信号のリンギングを
除去すると共にそれによって増大したロスを除去する。
【０００５】 しかしながら、増幅器、特にハイファイ用のＤ級増幅器に使用するスイッチド
回路にデットタイムを付加すると、変調した出力信号に極めて大きい歪みが伴う
。したがって、上記のような欠点をもたらすことなしに、ハーフブリッジのデッ
ドタイムを低減することのできる原理を発見することが長く試みられてきた。
【０００６】 スイッチド増幅器の原理は、１個または複数の２ポート型スイッチド回路中の
１個以上のスイッチを、例えば音声信号等の信号の振幅に応じてパルス幅または
パルス密度を変調することによって、導通および非導通にそれぞれ切り替えるこ
とである。
【０００７】 この結果、音声信号情報は、音声信号情報に正確に対応する多数のパルスに変
換される。
【０００８】 パルス変調増幅器の主要な利点は、効率が極めて高いことであり、理論的には
１００％である。このことは増幅器にロスがないということを理論的に意味して
いる。パルス変調増幅器の実際の実用化においては、一般的には９０〜９８％の
効率が達成されるだろう。パルス変調増幅器はまた理論的には完全に直線性であ
り、したがって歪みが極めて少ない。しかしながら実際には非直線性のために音
響用のハイファイ増幅器に使用するには不適当となる。主な理由として、スイッ
チ素子の周辺に寄生容量要素かつ誘導要素を有する理想的でないスイッチを使用
するために、スイッチド回路で理想的な矩形波パルスを提供することができない
ことが挙げられる。
【０００９】 パルスを理想的に発生することができない主な理由の１つは、とりわけスイッ
チの接続および非接続に見られる。パルス幅はスイッチのターンオン時間とター
ンオフ時間の変動の結果として変化するが、２個のスイッチの接続と非接続の間
に必要なデッドタイムは一定に維持される。ターンオン時間とターンオフ時間の
変動はいくつかの要因によるものであるが、そのうちで最も重要なのは、変化す
る負荷電流と、出力側の中および周辺で使用する素子の特性の変化である。素子
の特性における最も重要な変化は温度変化によるものであるが、異なるバッチお
よび老化現象によって変化する素子特性もまた、考慮されなければならない重要
な問題として知られている。したがって、ターンオン時間およびターンオフ時間
を低減し、それによってパルス変調増幅器におけるデッドタイムを最小限に低減
することが望ましい。
【００１０】 逆に言うと、低減したターンオン時間およびターンオフ時間ならびに低減した
デッドタイムは、電力消費の増加とその結果スイッチに生じる破壊的なピーク電
流、および両方のスイッチを一時的に同時にオンにした場合の出力信号での強い
リンギングといった問題を引き起こす。
【００１１】 さらに、負荷電流を接続および非接続した時に発生するリンギングによってパ
ルス高が変化することが知られており、このことが音声信号の歪みを生じさせる
。
【００１２】 このようなリンギングは、スイッチング回路の寄生インダクタンスおよび容量
のために起こる振動を減少させる公知の型の並列スナバ回路をスイッチに設置す
ることによって一部制限されるだろう。しかしながら、このような回路の欠点は
、ターンオン時間およびターンオフ時間が増加し、スイッチングロスが増加して
増幅器の無駄なロスが増加することによって、増幅器の効率が減少し、パルス幅
の歪みが増加することである。
【００１３】 現在、実際に実用化されているものでは、それにも関わらず並列スナバ回路が
使用されている。スイッチド回路中および周辺でのリンギングは、回路が極めて
強度の高周波数の信号を発しているために、この回路を現在の技術水準に応じて
使用することができないことを意味しているためである。
【００１４】 スイッチド増幅器において矩形波パルスを発生させる公知の方法は、このよう
に変調信号の歪みを伴う。これらの方法は、少ない歪み、少ないノイズおよび高
効率等の設計基準が重要である場合には、例えばハイファイ用のＤ級増幅器など
のスイッチド増幅器での使用にとりわけ適していない。
【００１５】 音響用のスイッチド増幅器には２つのカテゴリーがある。１つのカテゴリーは
アナログ入力信号を有するスイッチド増幅器である。もう１つのカテゴリーはデ
ジタル入力信号を有するスイッチド増幅器である。
【００１６】 後者の増幅器は、デジタルドメインのみで作動するため、全デジタル電力増幅
器と称される。
【００１７】 特に全デジタル電力増幅器において、ほぼ理想的な矩形波パルスを発生できる
ことが重要である。デジタルドメインを離れない限り、出力側周辺で歪みを低減
するフィードバックが実現できないからである。
【００１８】 このことは、出力側の直線性にきわめて厳格な要求を設定し、ひいては最小限
の歪みおよびノイズで矩形波パルスを発生することを要求する。
【００１９】 したがって、本発明の目的は、歪みを最小限にした矩形波パルスを出力側にお
いて最小のノイズおよび最小のロスで発生することができる方法、ならびにスイ
ッチド回路におけるスイッチングシーケンス中のピーク電流を低減する方法を提
供することである。
【００２０】 本発明の目的は、スイッチド回路の端子が第２回路の一組の端子に接続され、
スイッチド回路から見て、低周波数では低インピーダンスを有し、高周波数では
高インピーダンスを有しかつ主として抵抗性である特性を備えた短絡インピーダ
ンスが第２回路に付与されることを特徴とする、請求項１の前置き部分に記載の
方法によって達成される。
【００２１】 したがってこの回路は、通常はスイッチド回路中の寄生インダクタンスと寄生
容量のために起こる高周波数のリンギングが抵抗減衰によって著しく低減され得
るという利点を有する。
【００２２】 高周波数でのノイズ低減回路の抵抗の作用もまた、スイッチド回路中の一時的
なピーク電流を、スイッチングコンタクトの短絡によって最大値まで低減できる
という利点を有する。したがって、デッドタイムは、スイッチでの破壊電流、ま
たは強大な短絡電流に起因する出力信号の強度のリンギングとしてのパルス高エ
ラーを発生することなく、最小限に低減されるだろう。
【００２３】 請求項２に記載のように、単一または二つの電圧供給源が、スイッチド回路に
接続されていない第２回路の端子に接続され、インダクタンスと負荷回路との直
列回路が、スイッチング端子を含むスイッチド回路のポートに接続される場合に
は、スイッチド回路でのスイッチのピーク電流を最大値に制限するとともに、ス
イッチド回路における最小限のデットタイムおよびリンギングとしての最小限の
歪みおよびノイズを有する理想的な矩形波パルスを発生することがほとんど可能
な降圧形(Buck)コンバータが形成されることが確実になる。
【００２４】 請求項３に記載のように、負荷回路が、スイッチド回路に接続されていない第
２回路の端子に接続され、インダクタンスと電圧供給源との直列回路が、スイッ
チング端子を含むスイッチド回路のポートに接続される場合には、スイッチド回
路でのスイッチのピーク電流を最大値に制限するとともに、スイッチド回路にお
ける最小限のデットタイムおよびリンギングとしての最小限の歪みおよびノイズ
を有する理想的な矩形波パルスを発生することがほとんど可能な昇圧形(Boost)
コンバータが形成されることが確実になる。
【００２５】 記載のように、本発明はまた回路に関する。
【００２６】 この回路は、第２回路が、スイッチド回路から見て、低周波数では低インピー
ダンスを有し、高周波数では高インピーダンスを有しかつ主として抵抗性である
短絡インピーダンスを有するネットワークによって形成されることを特徴とする
。
【００２７】 高周波数で主に抵抗性のインピーダンスによって、回路がスイッチド回路での
一時的なスイッチングシーケンス中に電流リミッタとして働くという利点が提供
され、それによって最小限のデッドタイムを維持することができる。高周波数で
のノイズ低減回路の主に抵抗性の行動は、通常はスイッチド回路中の寄生インダ
クタンスと容量のために起こる高周波数のリンギングが著しく減少するという利
点をさらに有する。同様のことが達成される並列スナバ回路と比較して、この回
路はスイッチによって電圧を変えなければならない並列キャパシタがないため、
ロスが少ない。
【００２８】 請求項６に記載のように、ネットワークが、容量素子と抵抗素子との直列回路
に接続された誘導素子を備える場合には、３個の素子のみを有する極めて簡素な
回路構造が得られる。
【００２９】 請求項７に記載のように、抵抗素子が誘導素子に並列に接続される場合には、
２個の抵抗器がＡＣ並列結合を形成するので、キャパシタと抵抗器の直列結合に
おける抵抗器の値が増加することが確実となる。
【００３０】 請求項８に記載のように、ネットワークの容量素子と誘導素子の値が、スイッ
チド回路の寄生容量と寄生インダクタンスの値の少なくとも４倍以上であること
が好都合である。
【００３１】 請求項９に記載のように、高周波数でのネットワークの抵抗値が、スイッチド
回路の全体の寄生インダクタンスと全体の寄生容量の特性インピーダンスの２倍
である場合には、必然的に発生する振動の著しい減少が達成される。このことは
、ともすれば歪みおよびノイズを引き起こし、スイッチの破壊を引き起こす可能
性のある強度のリンギングを発生することなく、スイッチド回路のスイッチのタ
ーンオン時間およびターンオフ時間の間のデッドタイムが最小限に低減されるこ
とを意味する。
【００３２】 請求項１０に記載のように、矩形波パルスの歪みは、キャパシタと抵抗器の直
列回路からなる公知のスナバ回路がスイッチド回路のスイッチ素子に並列に接続
されることによってさらに低減されるだろう。回路は比較的大きな寄生インダク
タンスを有するスイッチド回路で使用される場合に歪みを著しく低減する。並列
スナバ回路の追加は寄生インダクタンスと容量の特性インピーダンスが大きい場
合において、スイッチド回路構造中で、例えば広範な寸法の配置で、有利に行っ
てもよい。
【００３３】 請求項１１に記載のように、ネットワークとスイッチド回路は基板上に一体型
ユニットとして形成される。これはハーフブリッジにおける寄生インダクタンス
と歪みがさらに低減されることを意味する。
【００３４】 請求項１３に記載のように、回路のキャパシタと抵抗器との直列回路が、キャ
パシタとその内部直列抵抗によって形成される場合には、回路が極めて簡潔な方
法によって実現されることが確実となる。
【００３５】 本発明の好都合な実施態様は、後に続く請求項において規定される。
【００３６】 記載のように、最後に本発明はこの方法ならびに回路の使用方法に関する。
【００３７】 これらの使用方法は請求項１４および１５に定義する。
【００３８】 このように、Ｄ級増幅器および電力源において、スイッチでのピーク電流を制
限すること、およびそこに組み込まれるスイッチド回路でのノイズ、歪みおよび
リンギングを、スイッチド回路において従来から使用されるフィルタで達成可能
なものよりも簡素に低減することを提供することができる。
【００３９】 以下、図面に示す発明の実施の様態に基づいてこの発明を詳述する。
【００４０】 図１において、符号１は、端子５および端子６を介して２ポート型のスイッチ
ド回路２に接続された回路を示す。スイッチド回路は２ポートで形成されており
、端子６と端子８とが連結され、１つのポートには、他のポートの２つの端子５
と端子６との間でスイッチされ得るスイッチ１７に接続されたスイッチ端子７が
収容されている。端子５および端子６を含むポートから見た場合、回路１の短絡
インピーダンス（端子３、４および２０が短絡した状態でのインピーダンス）は
、低周波数では低く、高周波数では高く、かつ、主に抵抗性を有することが特徴
である。
【００４１】 図２は回路１およびスイッチド回路２を用いた例を示しており、回路１の端子
３、４および２０は回路９に接続され、スイッチド回路の端子７はインダクタン
ス１１と端子８に接続された回路１０とを直列結合したものに接続されている。
回路９および１０は、例えば電圧源９および負荷１０であってもよく、それによ
り、回路１およびスイッチド回路２は、文献からバック変換器として知られる形
態に組み込まれる。相応じて、回路９および回路１０は、負荷９および電圧源１
０であってもよく、それにより、これらの回路およびスイッチド回路は、ブース
ト変換器として知られる形態に組み込まれる。
【００４２】 図３は２ポート型の簡略化したスイッチド回路２の例を示しており、寄生要素
も図示されている。１つのポートには、図１あるいは図２の他のポートの端子５
と端子６との間でスイッチされるスイッチ可能端子７が収容されている。これら
のポートの端子６と端子８とは、図示されているように、連結されている。スイ
ッチド回路の寄生要素は、スイッチ３４および３５の周囲に図示されている。寄
生インダクタンス２８および３１が、端子５と端子６との間に生じ、スイッチ３
４および３５、ならびにこれらのインダクタンスの値は、レイアウトやダイの取
り付け技術により最初に決定される。寄生インダクタンス２９および３０が、端
子７とスイッチ３４との間および端子７とスイッチ３５との間に設けられており
、これらのインダクタンスの値も、同様にして、レイアウトやダイの取り付け技
術により最初に決定される。
【００４３】 寄生キャパシタ３２および３３が、スイッチ３４および３５と並列に設けられ
ており、これらのキャパシタの値は、構成要素の製造元により用いられた製造方
法により決定される。 これらの寄生キャパシタとインダクタンスは、従って、オシレーション回路を
形成する。このオシレーション回路は、端子５と端子６との間でスイッチ端子７
によりオンにされ、これにより、スイッチド回路の端子上でリンギングが生じる
。これらのリンギングは、回路１を端子５および６に接続すれば、かなり減衰す
る。図３のスイッチは、２つの強制整流コンタクト（トランジスタ）で示されて
いるが、強制整流コンタクトと非強制整流コンタクト（例えば、ダイオード）と
で形成してもよい。
【００４４】 図４は回路１を２ポートネットワークとして実現させた例を示している。回路
のインダクタンス１３は、図示されているように、端子２１と端子２３との間に
接続されており、直列結合のキャパシタ１４と抵抗１５が、図示されているよう
に、端子２３と端子２４との間に接続されている。
【００４５】 図５は、回路１を２ポートネットワークとして実現させた別の例を示しており
、この２ポートネットワークには、端子２１と端子２３との間のインダクタンス
１３に並列に抵抗１６が設けられている。 ２ポートネットワークのこの実施様態を用いる場合、抵抗１５と抵抗１６が高
周波的に並列結合を形成しているので、抵抗１５の値を増大させてもよい。任意
のことであるが、抵抗１５に無限に大きな抵抗を選択してもよく、その場合、キ
ャパシタ１４と抵抗１５を完全に省くことができる。端子２２と２４は互いに連
結されている。
【００４６】 図６は回路１に端子５および端子６が接続されている状態と接続されていない
状態での、端子７のスイッチング直後のリンギングの推移を示している。端子７
についてのリンギングの交番的推移を、回路１に端子５および端子６が接続され
ていない状態では２７で、接続されている状態では１８で示す。リンギング２７
は、わずかに減衰し、それにより、スイッチング期間の比較的大きな部分が形成
され、これに起因してパルス高さのひずみと電磁放射が生じることが理解される
。一方、１８は、リンギングの推移が非常に大きく減衰し、過渡現象が実際に実
現される期間より小さくなる。すなわち、パルス高さのひずみと電磁放射が非常
に低い。
【００４７】 図７は、端子７が端子６から端子５へスイッチした直後の、抵抗１５の端子電
圧の交番的推移の例を１８で示しており、このとき、端子７へ入る電流は正の極
性を有している。直列オシレーション回路の非常に大きな減衰がスイッチド回路
において得られるように抵抗の値を選択した場合、１８で与えられたのと同じタ
イプの推移が得られる。このように、抵抗１５の端子電圧が、ピーク値まで非常
に急速に増大する様子が１８で示されている。なお、ピーク値は、抵抗１５の値
と端子７に流れる電流との積により決定される。この電圧は、電流がインダクタ
ンス１３により引き取られるにつれて降下し、短い過渡現象の後にゼロになる。
同じ条件において、１９は、端子７が端子５から端子６にスイッチされるときの
シーケンスを示し、インダクタンス１３を流れる電流は、端子５を流れている状
態からキャパシタ１４および抵抗１５を流れている状態へスイッチされ、これに
よって、抵抗１５の端子電圧が、スイッチングの瞬間において抵抗１５の値とイ
ンダクタンスを流れる電流との積により与えられ負の値をとる。この電圧は、次
いで、インダクタンス１３を流れる電流が減少するにつれて、ゼロへ向かって減
少し、短い過渡現象の後にゼロとなる。
【００４８】 図８は、図１および図３に関連して記載されている１つの２ポートネットワー
クを用いた、回路１の実例を示す。２ポートネットワークの端子２１および２２
は、それぞれ、端子３および４に接続されており、回路の端子２０は、端子４に
接続されている。２ポートネットワークの端子２３および２４は、回路の端子５
および６にそれぞれ接続されている。
【００４９】 図９は、２つの２ポートネットワークを用いた、回路１の別の実例を示してお
り、２ポートネットワークの端子２１は、回路１の端子３および４にそれぞれ接
続され、両方の２ポートネットワークの端子２２は、回路の端子２０に接続され
ている。２ポートネットワークの端子２３は、回路の端子５および６にそれぞれ
接続されている。
【００５０】 図１０は、単一の電圧源２４を用いた、回路９の実例を示しており、電圧源２
４は回路９の端子３と端子４との間に接続され、端子２０は端子４に接続されて
いる。
【００５１】 図１１は、２４と２５の二つの電圧源を用いた、回路９の他の実例を示してお
り、電圧源２４は回路９の端子３および端子２０に接続され、電圧源２５は回路
９の端子２０および端子４に接続されている。
【００５２】 図１２は、負荷２６を用いた、回路９の実例を示しており、負荷２６は端子３
と端子４との間に接続され、端子２０は端子４に接続されている。
【００５３】 図１３は、図１に示されている回路１および回路２の実例を示しており、負荷
を端子７と端子８との間に接続することができ、電源を端子３と端子４との間に
接続することができる。
【００５４】 図１４ａ〜図１４ｇは、図１３に示された回路の異なる電流の流れの図表を示
しており、この電流の流れの図表は、回路１および回路３について６つの状態に
分割されている。
【００５５】 図１４ａは、スイッチ３５が正の負荷電流を導き、電流がスナバインダクタ１
３と２つの寄生インダクタ３０および３１に流れている状態である。
【００５６】 図１４ｂは、スイッチ３５がオフにされた直後、および、スイッチ３４がオン
にされた直後の、回路１および回路３を示しており、スナバインダクタ１３を流
れる電流と寄生インダクタ３０および３１を流れる電流が同時に変化し得ないこ
とにより、インダクタ１３、３０および３１に含まれるエネルギーがゼロになる
まで電流はキャパシタ１４および抵抗１５を流れる。回路１および回路３の実現
化においては、インダクター１３は、寄生インダクタンスを合わせたものよりも
はるかに大きなインダクタンスを有するように一般的には選択され、これに起因
し、インダクタンス１３は、寄生要素２８、２９、３０、３１、３２および３３
の共振周波数において無視され得る。このため、抵抗１５が出力側のリンギング
を減衰させることが理解される。
【００５７】 図１４ｃは、寄生インダクタのエネルギーがゼロになった直後の回路１および
回路３を示しており、負荷電流がスイッチ３４および寄生インダクタンス２８お
よび２９を流れているのが理解される。さらに、インダクタ１３を流れている電
流は、インダクタ１３のエネルギーがゼロとなるまで依然としてキャパシタ１４
および抵抗１５を流れていることが理解される。
【００５８】 図１４ｄは、スイッチ３５からスイッチ３４へのスイッチングが終了し、３４
が正の負荷電流を導き、電流がスイッチ３４それ自体を流れかつ寄生インダクタ
２８および２９を流れている状態における回路１および回路３を示す。
【００５９】 図１４ｅは、負荷がスイッチ３４からスイッチ３５へスイッチングされている
状態における回路１および回路３の電流の流れを示しており、負荷からの電流が
キャパシタ１４および抵抗１５を流れ、スイッチ３４および３５の寄生要素２８
、２９、３０および３１を流れる共振高周波数電流が、また、キャパシタ１４お
よび抵抗１５を流れていることが理解される。寄生要素２８、２９、３０、３１
、３２および３３の共振周波数は、このため、抵抗１５により減衰される。
【００６０】 図１４ｆは、スイッチ３４からスイッチ３５へのスイッチングが行われ、かつ
、負荷電流が、スナバインダクタによりキャパシタ１４および抵抗１５から引き
取られた直後の回路１および回路３の電流の流れを示す。
【００６１】 図１４ｇは、回路１および回路３の続くの電流の流れを示しており、電流の流
れが、図１４ａの電流の流れと同一であり、これによって電流の流れの図表が完
結することが理解される。
【００６２】 図１５ａは、負荷すなわち端子７が電源すなわち端子３にスイッチされたとき
の低周波数における回路１および回路３についての電流の流れ図を示しており、
電流経路がスイッチ３５により厳密に与えられていることが理解される。
【００６３】 図１５ｂは、負荷すなわち端子７が接地端子３にスイッチされたときの低周波
数における回路１および回路３についての電流の流れ図を示しており、電流経路
がスイッチ３４により厳密に与えられていることが理解される。
【００６４】 図１６ａは、負荷がスイッチ３４からスイッチ３５にスイッチされた直後の、
非常に高い周波数における回路１および回路３についての電流の流れ図を示して
おり、寄生要素２８、２９、３０、３１、３２および３３を流れている電流が、
キャパシタ１４および抵抗１５を主として流れ、キャパシタ１４および抵抗１５
が適正な値を有するときには、寄生要素２８、２９、３０、３１、３２および３
３を構成するオシレーション回路が、抵抗１５により効果的に減衰され得ること
が理解される。
【００６５】 図１６ｂは、負荷がスイッチ３５からスイッチ３４にスイッチされた直後の、
非常に高い周波数における回路１および回路３についての電流の流れ図を示して
おり、寄生要素２８、２９、３０、３１、３２および３３を流れている電流が、
キャパシタ１４および抵抗１５を主に流れ、キャパシタ１４および抵抗１５が適
正な値を有するときには、寄生要素２８、２９、３０、３１、３２および３３を
構成するオシレーション回路が、抵抗１５により効果的に減衰され得ることが理
解される。
【００６６】 以上より理解されるように、この発明は、２ポート型のスイッチド回路と組み
合わされた場合、ノイズおよびオシレーションが最少でひずみを最少限度に抑制
した矩形波パルスを発生することができ、かつ、スイッチングシーケンス中のス
イッチのピーク電流を制限することができる、低損失の回路を提供する。
【図面の簡単な説明】
【図１】 この発明の基本的な構成をブロック図で示す。
【図２】 この発明の使用例をブロック図で示す。
【図３】 図１の基本的な構成の２ポート型のスイッチド回路の例を示す。
【図４】 この発明の図１の基本的な構成の２ポートネットワークの例を示す。
【図５】 この発明の図１の基本的な構成の第２の回路の例を示す。
【図６】 スイッチングシーケンス中およびシーケンス後の回路の電圧の推移を示す。
【図７】 この発明を構成する回路の電圧の推移を示す。
【図８】 図１の基本的な構成のノイズ減衰(低減)回路の例を示す。
【図９】 図１の基本的な構成のノイズ減衰回路の別の例を示す。
【図１０】 単一の電圧源のノイズ減衰回路への接続例を示す。
【図１１】 二つの電圧源の図２のノイズ減衰回路への接続例を示す。
【図１２】 負荷の図２のノイズ減衰回路への接続例を示す。
【図１３】 図１の回路１および回路２の実例を示す。
【図１４ａ】 図１３に示された回路１および回路２における電流の流れの異なる状態を示す
。
【図１４ｂ】 図１３に示された回路１および回路２における電流の流れの異なる状態を示す
。
【図１４ｃ】 図１３に示された回路１および回路２における電流の流れの異なる状態を示す
。
【図１４ｄ】 図１３に示された回路１および回路２における電流の流れの異なる状態を示す
。
【図１４ｅ】 図１３に示された回路１および回路２における電流の流れの異なる状態を示す
。
【図１４ｆ】 図１３に示された回路１および回路２における電流の流れの異なる状態を示す
。
【図１４ｇ】 図１３に示された回路１および回路２における電流の流れの異なる状態を示す
。
【図１５ａ】 低周波数での回路１および回路２の電流の流れの状態を示す。
【図１５ｂ】 低周波数での回路１および回路２の電流の流れの状態を示す。
【図１６ａ】 非常な高周波数での回路１および回路２の電流の流れの状態を示す。
【図１６ｂ】 非常な高周波数での回路１および回路２の電流の流れの状態を示す。
【手続補正書】特許協力条約第３４条補正の翻訳文提出書
【提出日】平成１２年５月１３日（２０００．５．１３）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００１
【補正方法】変更
【補正内容】
【０００１】 本発明は矩形波パルスの歪みとノイズを低減する方法、および第１組の端子と
第２組の端子を有し、さらに第２組の端子のうちの１つの端子に接続され、第１
組の端子のうちの２つの端子の間で切替可能なスイッチング端子を有する２ポー
ト型のスイッチング回路におけるスイッチングシーケンス中に発生するピーク電
流を制限する方法に関する。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００２
【補正方法】変更
【補正内容】
【０００２】 本発明はまた、歪みを最小限にした矩形波パルスを最小限のノイズで発生する
ことができ、矩形波パルスのスイッチングシーケンス中に発生するピーク電流を
制限することができるスイッチング回路に関する。前記スイッチング回路は第１
組の端子と第２組の端子を有し、さらに第２組の端子のうちの１つの端子に接続
されたスイッチング端子を有する。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００３
【補正方法】変更
【補正内容】
【０００３】 最後に、本発明はこの回路の使用に関する。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】変更
【補正内容】
【００２０】 本発明の目的は、スイッチング回路の第１組の端子のうちの２つの端子が第２
回路の一組の出力端子に接続され、スイッチング回路から見て、低周波数では低
インピーダンスを有し、高周波数では高インピーダンスを有しかつ主として抵抗
性である特性を備えた短絡インピーダンスが第２回路に付与されることを特徴と
する、請求項１の前置き部分に記載の方法によって達成される。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】変更
【補正内容】
【００２３】 請求項２に記載のように、第２回路が、単一または二つの電圧供給源に接続さ
れた一組の入力端子を有し、インダクタンスと負荷回路との直列回路が第２組の
端子に接続される場合には、スイッチド回路でのスイッチのピーク電流を最大値
に制限するとともに、スイッチド回路における最小限のデットタイムおよびリン
ギングとしての最小限の歪みおよびノイズを有する理想的な矩形波パルスを発生
することがほとんど可能な降圧形(Buck)コンバータが形成されることが確実にな
る。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００２４
【補正方法】変更
【補正内容】
【００２４】 請求項３に記載のように、第２回路が、負荷回路に接続された一組の入力端子
を有し、インダクタンスと電圧供給源との直列回路が第２組の端子に接続される
場合には、スイッチド回路でのスイッチのピーク電流を最大値に制限するととも
に、スイッチド回路における最小限のデットタイムおよびリンギングとしての最
小限の歪みおよびノイズを有する理想的な矩形波パルスを発生することがほとん
ど可能な昇圧形(Boost)コンバータが形成されることが確実になる。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００２６
【補正方法】変更
【補正内容】
【００２６】 この回路は、スイッチング回路の第１組の端子に接続された一組の出力端子を
有する第２回路が、スイッチング回路の第１組の端子から見て、低周波数では低
インピーダンスを有し、高周波数では高インピーダンスを有しかつ主として抵抗
性である短絡インピーダンスを有するネットワークによって形成されることを特
徴とする。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００２８
【補正方法】変更
【補正内容】
【００２８】 請求項６に記載のように、２ポートネットワークが、容量素子と抵抗素子との
直列回路に接続された誘導素子を備える場合には、３個の素子のみを有する極め
て簡素な回路構造が得られる。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００３０
【補正方法】変更
【補正内容】
【００３０】 請求項８に記載のように、ネットワークの容量素子と誘導素子の値が、スイッ
チング回路の寄生容量と寄生インダクタンスの値の少なくとも４倍以上であるこ
とが好都合である。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００３１
【補正方法】変更
【補正内容】
【００３１】 請求項９に記載のように、高周波数での第２ネットワークの抵抗値が、スイッ
チング回路の全体の寄生インダクタンスと全体の寄生容量の特性インピーダンス
の２倍である場合には、必然的に発生する振動の著しい減少が達成される。この
ことは、ともすれば歪みおよびノイズを引き起こし、スイッチの破壊を引き起こ
す可能性のある強度のリンギングを発生することなく、スイッチド回路のスイッ
チのターンオン時間およびターンオフ時間の間のデッドタイムが最小限に低減さ
れることを意味する。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００３２
【補正方法】変更
【補正内容】
【００３２】 請求項１０に記載のように、抵抗器とキャパシタとの直列回路がスイッチング
回路のスイッチング端子と共通端子との間に接続され、もう一組の抵抗器とキャ
パシタとの直列回路が共通端子によって形成されていない２つの端子間に接続さ
れることにより、第２ネットワークの抵抗値が低減される。 回路は比較的大きな寄生インダクタンスを有するスイッチド回路で使用される場
合に歪みを著しく低減する。並列スナバ回路の追加は寄生インダクタンスと容量
の特性インピーダンスが大きい場合において、スイッチド回路構造中で、例えば
広範な寸法の配置で、有利に行ってもよい。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００３３
【補正方法】変更
【補正内容】
【００３３】 請求項１１に記載のように、第２ネットワークとスイッチング回路は基板上に
集積型ユニットとして形成される。 これはハーフブリッジにおける寄生インダクタンスと歪みがさらに低減されるこ
とを意味する。
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】００３４
【補正方法】変更
【補正内容】
【００３４】 請求項１３に記載のように、容量素子（１４）と抵抗素子（１５）との直列回
路が、キャパシタとその内部直列抵抗によって形成される場合には、回路が極め
て簡潔な方法によって実現されることが確実となる。
【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】００３６
【補正方法】変更
【補正内容】
【００３６】 記載のように、最後に本発明はこの回路の使用に関する。
【手続補正１６】
【補正対象書類名】図面
【補正対象項目名】図３
【補正方法】変更
【補正内容】
【図３】
【手続補正１７】
【補正対象書類名】図面
【補正対象項目名】図４
【補正方法】変更
【補正内容】
【図４】
【手続補正１８】
【補正対象書類名】図面
【補正対象項目名】図１５ａ
【補正方法】変更
【補正内容】
【図１５ａ】
【手続補正１９】
【補正対象書類名】図面
【補正対象項目名】図１５ｂ
【補正方法】変更
【補正内容】
【図１５ｂ】
【手続補正２０】
【補正対象書類名】図面
【補正対象項目名】図１６ａ
【補正方法】変更
【補正内容】
【図１６ａ】
【手続補正２１】
【補正対象書類名】明細書
【補正対象項目名】図１６ｂ
【補正方法】変更
【補正内容】
【図１６ｂ】
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＳＤ，ＳＬ，ＳＺ，ＵＧ，ＺＷ)，Ｅ Ａ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，ＴＪ ，ＴＭ)，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ，ＢＡ，ＢＢ ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＵ，ＣＺ， ＤＥ，ＤＫ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＤ，ＧＥ，Ｇ Ｈ，ＧＭ，ＨＲ，ＨＵ，ＩＤ，ＩＬ，ＩＮ，ＩＳ，ＪＰ ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ， ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，Ｍ Ｗ，ＭＸ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＳＬ，ＴＪ，ＴＭ，ＴＲ， ＴＴ，ＵＡ，ＵＧ，ＵＳ，ＵＺ，ＶＮ，ＹＵ，ＺＷ (71)出願人 Ｂｉｒｋｅｄｏｍｍｅｒｖｅｊ 27，３， ＤＫ−2400 Ｃｏｐｅｎｈａｇｅｎ ＮＶ Ｄｅｎｍａｒｋ (72)発明者 リスボ，ラース デンマーク、ディーケイ−2300 コペンハ ーゲン・エス、５．ティヴイ、マークマン ズゲーデ 14 Ｆターム(参考） 5J091 AA01 AA02 AA41 AA66 CA00 CA21 CA41 HA25 HA29 HA33 HA38 KA00 KA13 MA09 TA01 TA06

Claims (15)

    【特許請求の範囲】
  1. 【請求項１】 第２回路の端子間で切替可能なスイッチング端子を備えた切
    替可能なポートを有する２ポート型のスイッチド回路のスイッチングシーケンス
    中に発生するピーク電流を制限する、矩形波パルスの歪みおよびノイズを低減す
    る方法において、 スイッチド回路の端子が第２回路の一組の端子に接続され、スイッチド回路か
    ら見て、低周波数では低インピーダンスを有し、高周波数では高インピーダンス
    を有しかつ主として抵抗性である特性を備えた短絡インピーダンスが第２回路に
    付与されることを特徴とする矩形波パルスの歪みおよびノイズを低減する方法。
  2. 【請求項２】 単一または二つの電圧供給源が、スイッチド回路に接続され
    ていない第２回路の端子に接続され、インダクタンスと負荷回路との直列回路が
    スイッチング端子を含むスイッチド回路のポートに接続されていることを特徴と
    する請求項１の方法。
  3. 【請求項３】 負荷回路が、スイッチド回路に接続されていない第２回路の
    端子に接続され、インダクタンスと電圧供給源との直列回路がスイッチング端子
    を含むスイッチド回路のポートに接続されていることを特徴とする請求項１の方
    法。
  4. 【請求項４】 第２回路の２つの端子間で切替可能な端子を有する２ポート
    システムのスイッチド回路と組み合わされ、歪みを最小限にした矩形波パルスを
    最小限のノイズで発生させることができ、その矩形波パルスのスイッチングシー
    ケンス中に発生するピーク電流を制限することができるタイプの回路において、 第２回路が、スイッチド回路から見て、低周波数では低インピーダンスを有し
    、高周波数では高インピーダンスを有しかつ主として抵抗性である短絡インピー
    ダンスを有するネットワークによって形成されることを特徴とする回路。
  5. 【請求項５】 スイッチド回路によって切り替えられない第２回路のポート
    が、相互接続された２つの２ポートネットワークによって形成されていることを
    特徴とする請求項４の回路。
  6. 【請求項６】 ネットワークが、容量素子と抵抗素子との直列回路に接続さ
    れた誘導素子を備えていることを特徴とする請求項４または５の回路。
  7. 【請求項７】 抵抗素子が誘導素子に並列に接続されていることを特徴とす
    る請求項６の回路。
  8. 【請求項８】 ネットワークの容量素子と誘導素子の値が、スイッチド回路
    の寄生容量と寄生インダクタンスの値の少なくとも４倍以上であることを特徴と
    する請求項６または７の回路。
  9. 【請求項９】 高周波数でのネットワークの抵抗値が、スイッチド回路の全
    体の寄生インダクタンスと全体の寄生容量の特性インピーダンスの２倍であるこ
    とを特徴とする請求項６から８のいずれか１つの回路。
  10. 【請求項１０】 抵抗器とキャパシタとの直列回路がスイッチング端子と共
    通端子との間に接続され、もう一組の抵抗器とキャパシタとの直列回路が共通端
    子によって形成されていない２つの端子間に接続されることによって、ネットワ
    ークの抵抗値が低減されることを特徴とする請求項４から９のいずれか１つの回
    路。
  11. 【請求項１１】 ネットワークとスイッチド回路が、基板上に集積型ユニッ
    トとして形成されていることを特徴とする請求項４から１０のいずれか１つの回
    路。
  12. 【請求項１２】 基板上の導体経路が回路の誘導素子を形成することを特徴
    とする請求項１１の回路。
  13. 【請求項１３】 容量素子と抵抗素子との直列回路が、キャパシタとその内
    部直列抵抗によって形成されることを特徴とする請求項４から１２のいずれか１
    つの回路。
  14. 【請求項１４】 オーディオ用Ｄ級増幅器のハーフブリッジと組み合わせて
    なる請求項４から１３のいずれか１つの回路の使用。
  15. 【請求項１５】 スイッチモード電力源のハーフブリッジと組み合わせてな
    る請求項４から１２のいずれか１つの回路の使用。
JP2000548950A 1998-05-11 1999-05-11 矩形波パルスの歪みおよびノイズを低減する方法、歪みを最小限にしたパルスを発生するための回路、ならびにその方法と回路の使用方法 Pending JP2002515665A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DK64198 1998-05-11
DK0641/98 1998-05-11
PCT/DK1999/000261 WO1999059241A2 (en) 1998-05-11 1999-05-11 A method of reducing distortion and noise of square-wave pulses, a circuit for generating minimally distorted pulses and use of method and circuit

Publications (1)

Publication Number Publication Date
JP2002515665A true JP2002515665A (ja) 2002-05-28

Family

ID=8095899

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000548950A Pending JP2002515665A (ja) 1998-05-11 1999-05-11 矩形波パルスの歪みおよびノイズを低減する方法、歪みを最小限にしたパルスを発生するための回路、ならびにその方法と回路の使用方法

Country Status (9)

Country Link
EP (1) EP1086526B1 (ja)
JP (1) JP2002515665A (ja)
KR (1) KR20010043427A (ja)
CN (1) CN1190005C (ja)
AT (1) ATE243891T1 (ja)
AU (1) AU3516999A (ja)
DE (1) DE69909086T2 (ja)
DK (1) DK1086526T3 (ja)
WO (1) WO1999059241A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5578745B1 (ja) * 2013-08-22 2014-08-27 株式会社京三製作所 Ｄ級増幅器

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6995482B2 (en) 2000-01-05 2006-02-07 Freescale Semiconductor, Inc. Switching circuit and method therefor
JP5481461B2 (ja) * 2011-11-01 2014-04-23 サムソン エレクトロ−メカニックス カンパニーリミテッド． スイッチ

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3907919A1 (de) * 1988-07-07 1990-01-11 Olympia Aeg Leistungsverstaerker
US5389829A (en) * 1991-09-27 1995-02-14 Exar Corporation Output limiter for class-D BICMOS hearing aid output amplifier
US5917369A (en) * 1998-02-25 1999-06-29 National Semiconductor Corporation Pulse width modulator with automatic gain control over-voltage modulator and limiter

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5578745B1 (ja) * 2013-08-22 2014-08-27 株式会社京三製作所 Ｄ級増幅器
WO2015025440A1 (ja) * 2013-08-22 2015-02-26 株式会社京三製作所 Ｄ級増幅器
TWI491170B (zh) * 2013-08-22 2015-07-01 Kyosan Electric Mfg Ｄ級放大器
KR101615080B1 (ko) 2013-08-22 2016-04-25 가부시끼가이샤교산세이사꾸쇼 D급 증폭기
US9590565B2 (en) 2013-08-22 2017-03-07 Kyosan Electric Mfg. Co., Ltd. Class-D amplifier

Also Published As

Publication number Publication date
ATE243891T1 (de) 2003-07-15
CN1190005C (zh) 2005-02-16
CN1305660A (zh) 2001-07-25
EP1086526A2 (en) 2001-03-28
DE69909086T2 (de) 2004-04-01
DE69909086D1 (de) 2003-07-31
WO1999059241A2 (en) 1999-11-18
EP1086526B1 (en) 2003-06-25
DK1086526T3 (da) 2003-10-13
WO1999059241A3 (en) 2000-01-06
KR20010043427A (ko) 2001-05-25
AU3516999A (en) 1999-11-29

Similar Documents

Publication Publication Date Title
US5479337A (en) Very low power loss amplifier for analog signals utilizing constant-frequency zero-voltage-switching multi-resonant converter
EP1344315B1 (en) Class e/f switching power amplifiers
US7319763B2 (en) Power amplification for parametric loudspeakers
US9608445B2 (en) Filter for switched mode power supply
CN1160850C (zh) 用于开关式射频功率放大器的激励电路
JP4954202B2 (ja) ミリメートル波用途の電力増幅器の実施のための回路及び方法
US5327337A (en) Resonant push-pull switching power amplifier
EP0557032A2 (en) Class D amplifier
JP3322889B2 (ja) 給電伝送システム
JP2003504001A (ja) ブーストブリッジ増幅器
CA2414491A1 (en) Power amplification for parametric loudspeakers
US5678224A (en) Mixer circuit
US4733194A (en) Apparatus and method for paralleling power field effect transistors in high frequency amplifiers
JPS5915403B2 (ja) オンキヨウヨウシユツリヨクゾウフクキ
WO2021024879A1 (ja) 電力変換装置
JP2003516014A (ja) パワーブースターアンプ
JP2002515665A (ja) 矩形波パルスの歪みおよびノイズを低減する方法、歪みを最小限にしたパルスを発生するための回路、ならびにその方法と回路の使用方法
US5642080A (en) Low noise amplifier in monolithic integrated circuit
Sherman Class D amplifiers provide high efficiency for audio systems
JPH08124685A (ja) 電力増幅回路
JP2003506947A (ja) ラジオ周波数ノイズ除去用フィルター回路
Chen et al. A 155W− 95.6 dB THD+ N GaN-based Class-D Audio Amplifier With LC Filter Nonlinearity Compensation
EP0609097A2 (en) Transistor collector structure for improved matching and chokeless power supply connection
JPH10247839A (ja) 同調周波数可変フィルタ
JPH0481883B2 (ja)

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060509

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090304

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090310

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090707