JP3355734B2 - Ｅ級プッシュプル電力増幅回路 - Google Patents
Ｅ級プッシュプル電力増幅回路Info
- Publication number
- JP3355734B2 JP3355734B2 JP31386393A JP31386393A JP3355734B2 JP 3355734 B2 JP3355734 B2 JP 3355734B2 JP 31386393 A JP31386393 A JP 31386393A JP 31386393 A JP31386393 A JP 31386393A JP 3355734 B2 JP3355734 B2 JP 3355734B2
- Authority
- JP
- Japan
- Prior art keywords
- class
- power amplifier
- push
- circuit
- amplifier circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dc-Dc Converters (AREA)
- Amplifiers (AREA)
Description
【０００１】
【産業上の利用分野】本発明はＥ級プッシュプル電力増
幅回路に関するものであり、例えば、無電極放電灯の点
灯装置の高効率高周波電力増幅器として利用されるもの
である。
幅回路に関するものであり、例えば、無電極放電灯の点
灯装置の高効率高周波電力増幅器として利用されるもの
である。
【０００２】
【従来の技術】従来のＥ級シングル・エンデッド電力増
幅回路を図８に示す。図中、１は高周波発振器、２はＥ
級電力増幅回路、３は負荷を表す。Ｅ級電力増幅回路２
は、直流電源７に直列接続されたスイッチング素子Ｑａ
と、直流電源７からの入力電流を略一定にするためのイ
ンダクタＬａと、スイッチング素子Ｑａに並列接続され
たコンデンサＣａと、動作周波数付近に共振点を持つ共
振用コイルＬと共振用コンデンサＣの直列回路から成っ
ている。ここで、スイッチング素子Ｑａに並列接続され
たコンデンサＣａはスイッチング素子Ｑａの出力容量で
代用あるいは一部を共用しても良い。
幅回路を図８に示す。図中、１は高周波発振器、２はＥ
級電力増幅回路、３は負荷を表す。Ｅ級電力増幅回路２
は、直流電源７に直列接続されたスイッチング素子Ｑａ
と、直流電源７からの入力電流を略一定にするためのイ
ンダクタＬａと、スイッチング素子Ｑａに並列接続され
たコンデンサＣａと、動作周波数付近に共振点を持つ共
振用コイルＬと共振用コンデンサＣの直列回路から成っ
ている。ここで、スイッチング素子Ｑａに並列接続され
たコンデンサＣａはスイッチング素子Ｑａの出力容量で
代用あるいは一部を共用しても良い。
【０００３】理想的なＥ級動作をした場合のスイッチン
グ素子Ｑａの両端電圧Ｖａと、スイッチング素子Ｑａに
流れる電流Ｉａの波形を図９に示す。Ｅ級動作の特徴
は、電圧Ｖａの値及び傾きが０になると同時に電流Ｉａ
が流れ出すため、スイッチング素子Ｑａがオフからオン
に移行するときのスイッチング損失がほぼ０となる点で
ある。このため、Ｅ級電力増幅回路を用いると、高周波
においても高効率の電力増幅が実現できる。
グ素子Ｑａの両端電圧Ｖａと、スイッチング素子Ｑａに
流れる電流Ｉａの波形を図９に示す。Ｅ級動作の特徴
は、電圧Ｖａの値及び傾きが０になると同時に電流Ｉａ
が流れ出すため、スイッチング素子Ｑａがオフからオン
に移行するときのスイッチング損失がほぼ０となる点で
ある。このため、Ｅ級電力増幅回路を用いると、高周波
においても高効率の電力増幅が実現できる。
【０００４】図８のＥ級シングル・エンデッド電力増幅
回路を高出力化すると、スイッチング素子Ｑａにおける
損失も高出力化に伴って増大し、発生する熱によりスイ
ッチング素子Ｑａの温度が上昇する。このスイッチング
素子Ｑａの温度上昇のために、図８のＥ級シングル・エ
ンデッド電力増幅回路では、高出力化が制限されること
がある。
回路を高出力化すると、スイッチング素子Ｑａにおける
損失も高出力化に伴って増大し、発生する熱によりスイ
ッチング素子Ｑａの温度が上昇する。このスイッチング
素子Ｑａの温度上昇のために、図８のＥ級シングル・エ
ンデッド電力増幅回路では、高出力化が制限されること
がある。
【０００５】そこで、図８のＥ級シングル・エンデッド
電力増幅回路をもとに、図１０に示すように、２つのス
イッチング素子Ｑａ，Ｑｂを用いたＥ級プッシュプル電
力増幅回路が考案されている。この回路では、スイッチ
ング素子ＱａとコンデンサＣａの並列回路にインダクタ
Ｌａを直列接続した回路と、スイッチング素子Ｑｂとコ
ンデンサＣｂの並列回路にインダクタＬｂを直列接続し
た回路を直流電源７に対して並列的に接続している。イ
ンダクタＬａ，Ｌｂの各一端は直流電源７の一方の電極
に接続されており、インダクタＬａ，Ｌｂの各他端の間
には、動作周波数付近に共振点を持つ共振用コイルＬと
共振用コンデンサＣの直列回路が接続されている。共振
用コイルＬは出力トランスＴの漏れインダクタンスを用
いている。出力トランスＴの２次巻線には負荷Ｒが接続
されている。スイッチング素子Ｑａ，Ｑｂは交互にオン
・オフされるものであり、その駆動信号源１ａ，１ｂ
は、例えば、図８の高周波発振器１の出力を図１１に示
すようなセンタータップ付きのトランスにより逆位相の
２つの信号に変換して得られるものである。図１０のよ
うなＥ級プッシュプル電力増幅回路とすることで、スイ
ッチング素子での損失を２つのスイッチング素子Ｑａ，
Ｑｂで分担させることができ、各スイッチング素子Ｑ
ａ，Ｑｂの損失に伴う温度上昇を抑えることができるた
め、Ｅ級電力増幅回路の高出力化が可能となる。
電力増幅回路をもとに、図１０に示すように、２つのス
イッチング素子Ｑａ，Ｑｂを用いたＥ級プッシュプル電
力増幅回路が考案されている。この回路では、スイッチ
ング素子ＱａとコンデンサＣａの並列回路にインダクタ
Ｌａを直列接続した回路と、スイッチング素子Ｑｂとコ
ンデンサＣｂの並列回路にインダクタＬｂを直列接続し
た回路を直流電源７に対して並列的に接続している。イ
ンダクタＬａ，Ｌｂの各一端は直流電源７の一方の電極
に接続されており、インダクタＬａ，Ｌｂの各他端の間
には、動作周波数付近に共振点を持つ共振用コイルＬと
共振用コンデンサＣの直列回路が接続されている。共振
用コイルＬは出力トランスＴの漏れインダクタンスを用
いている。出力トランスＴの２次巻線には負荷Ｒが接続
されている。スイッチング素子Ｑａ，Ｑｂは交互にオン
・オフされるものであり、その駆動信号源１ａ，１ｂ
は、例えば、図８の高周波発振器１の出力を図１１に示
すようなセンタータップ付きのトランスにより逆位相の
２つの信号に変換して得られるものである。図１０のよ
うなＥ級プッシュプル電力増幅回路とすることで、スイ
ッチング素子での損失を２つのスイッチング素子Ｑａ，
Ｑｂで分担させることができ、各スイッチング素子Ｑ
ａ，Ｑｂの損失に伴う温度上昇を抑えることができるた
め、Ｅ級電力増幅回路の高出力化が可能となる。
【０００６】図１０のＥ級プッシュプル電力増幅回路の
理想状態での動作波形を図１２に示す。図１２のよう
に、それぞれのスイッチング素子Ｑａ，Ｑｂに加わる電
圧Ｖａ，Ｖｂが０で且つ電圧Ｖａ，Ｖｂの傾きが０にな
ると同時にそれぞれのスイッチング素子Ｑａ，Ｑｂに電
流Ｉａ，Ｉｂが流れ始めるため、スイッチング素子Ｑ
ａ，Ｑｂがオフからオンに移行するときのスイッチング
損失をほぼ０とすることができ、高周波においても高効
率電力増幅が実現できる。
理想状態での動作波形を図１２に示す。図１２のよう
に、それぞれのスイッチング素子Ｑａ，Ｑｂに加わる電
圧Ｖａ，Ｖｂが０で且つ電圧Ｖａ，Ｖｂの傾きが０にな
ると同時にそれぞれのスイッチング素子Ｑａ，Ｑｂに電
流Ｉａ，Ｉｂが流れ始めるため、スイッチング素子Ｑ
ａ，Ｑｂがオフからオンに移行するときのスイッチング
損失をほぼ０とすることができ、高周波においても高効
率電力増幅が実現できる。
【０００７】
【発明が解決しようとする課題】Ｅ級プッシュプル電力
増幅回路のような共振系を用いた電力増幅回路の設計に
おいては、図１２に示すような理想状態又はそれに近い
状態で動作させることが、高効率電力増幅を実現する上
で重要である。しかし、高周波回路においては、実装上
のプリント基板の銅箔パターンが、インダクタンス又は
キャパシタンスとして働く。このため、図１０のＥ級プ
ッシュプル電力増幅回路を実装すると、銅箔パターンの
インピーダンス等によって、２つのスイッチング素子Ｑ
ａ，Ｑｂの間で図１３に示すように動作状態にずれが生
じてしまうことがある。したがって、２つのスイッチン
グ素子Ｑａ，Ｑｂを同時に図１２に示すような理想状態
又はそれに近い状態で動作させるように調整することが
困難になるという事態が起こりやすい。これにより、図
１０のＥ級プッシュプル電力増幅回路では、図１２に示
すような理想状態のＥ級電力増幅回路が有している電力
増幅効率を得ることは困難であることが多い。
増幅回路のような共振系を用いた電力増幅回路の設計に
おいては、図１２に示すような理想状態又はそれに近い
状態で動作させることが、高効率電力増幅を実現する上
で重要である。しかし、高周波回路においては、実装上
のプリント基板の銅箔パターンが、インダクタンス又は
キャパシタンスとして働く。このため、図１０のＥ級プ
ッシュプル電力増幅回路を実装すると、銅箔パターンの
インピーダンス等によって、２つのスイッチング素子Ｑ
ａ，Ｑｂの間で図１３に示すように動作状態にずれが生
じてしまうことがある。したがって、２つのスイッチン
グ素子Ｑａ，Ｑｂを同時に図１２に示すような理想状態
又はそれに近い状態で動作させるように調整することが
困難になるという事態が起こりやすい。これにより、図
１０のＥ級プッシュプル電力増幅回路では、図１２に示
すような理想状態のＥ級電力増幅回路が有している電力
増幅効率を得ることは困難であることが多い。
【０００８】本発明は上述のような点に鑑みてなされた
ものであり、その目的とするところは、Ｅ級プッシュプ
ル電力増幅回路において、２つのスイッチング素子を理
想状態又はそれに近い状態で動作させることが容易な回
路構成を提供することにある。
ものであり、その目的とするところは、Ｅ級プッシュプ
ル電力増幅回路において、２つのスイッチング素子を理
想状態又はそれに近い状態で動作させることが容易な回
路構成を提供することにある。
【０００９】
【課題を解決するための手段】本発明のＥ級プッシュプ
ル電力増幅回路では、上記の課題を解決するために、図
１に示すように、直流電源７の一方の電極に各一端を接
続された第１及び第２のインダクタＬ１，Ｌ２と、各一
端を第１及び第２のインダクタＬ１，Ｌ２の各他端に接
続された第３及び第４のインダクタＬ３，Ｌ４と、第３
及び第４のインダクタＬ３，Ｌ４の各他端と直流電源７
の他方の電極の間にそれぞれ接続された第１及び第２の
スイッチング素子Ｑ１，Ｑ２と、第１及び第２のスイッ
チング素子Ｑ１，Ｑ２を交互にオン／オフさせる駆動手
段１ａ，１ｂと、第１及び第２のスイッチング素子Ｑ
１，Ｑ２のそれぞれに並列に接続された第１及び第２の
コンデンサＣ１，Ｃ２と、第１及び第２のインダクタＬ
１，Ｌ２の前記各他端の間に接続された第３のコンデン
サＣ３とから成ることを特徴とするものである。ここ
で、図１には明示されていないが、第３及び第４のイン
ダクタＬ３，Ｌ４又は第３のコンデンサＣ３には負荷回
路が結合されるものである。回路に対称性を持たせるた
めに、第１及び第２のインダクタＬ１とＬ２、第３及び
第４のインダクタＬ３とＬ４、第１及び第２のスイッチ
ング素子Ｑ１とＱ２、並びに第１及び第２のコンデンサ
Ｃ１とＣ２は、それぞれ略等しい特性を有することが好
ましい。第１及び第２のスイッチング素子Ｑ１，Ｑ２が
電界効果トランジスタのように出力容量を有する素子で
ある場合には、その出力容量をそれぞれ第１及び第２の
コンデンサＣ１，Ｃ２の全部又は一部として用いても良
い。また、負荷回路をトランスにより第３及び第４のイ
ンダクタＬ３，Ｌ４に結合する場合には、そのトランス
の１次巻線の漏れインダクタンスを第３及び第４のイン
ダクタＬ３，Ｌ４として用いても良い。
ル電力増幅回路では、上記の課題を解決するために、図
１に示すように、直流電源７の一方の電極に各一端を接
続された第１及び第２のインダクタＬ１，Ｌ２と、各一
端を第１及び第２のインダクタＬ１，Ｌ２の各他端に接
続された第３及び第４のインダクタＬ３，Ｌ４と、第３
及び第４のインダクタＬ３，Ｌ４の各他端と直流電源７
の他方の電極の間にそれぞれ接続された第１及び第２の
スイッチング素子Ｑ１，Ｑ２と、第１及び第２のスイッ
チング素子Ｑ１，Ｑ２を交互にオン／オフさせる駆動手
段１ａ，１ｂと、第１及び第２のスイッチング素子Ｑ
１，Ｑ２のそれぞれに並列に接続された第１及び第２の
コンデンサＣ１，Ｃ２と、第１及び第２のインダクタＬ
１，Ｌ２の前記各他端の間に接続された第３のコンデン
サＣ３とから成ることを特徴とするものである。ここ
で、図１には明示されていないが、第３及び第４のイン
ダクタＬ３，Ｌ４又は第３のコンデンサＣ３には負荷回
路が結合されるものである。回路に対称性を持たせるた
めに、第１及び第２のインダクタＬ１とＬ２、第３及び
第４のインダクタＬ３とＬ４、第１及び第２のスイッチ
ング素子Ｑ１とＱ２、並びに第１及び第２のコンデンサ
Ｃ１とＣ２は、それぞれ略等しい特性を有することが好
ましい。第１及び第２のスイッチング素子Ｑ１，Ｑ２が
電界効果トランジスタのように出力容量を有する素子で
ある場合には、その出力容量をそれぞれ第１及び第２の
コンデンサＣ１，Ｃ２の全部又は一部として用いても良
い。また、負荷回路をトランスにより第３及び第４のイ
ンダクタＬ３，Ｌ４に結合する場合には、そのトランス
の１次巻線の漏れインダクタンスを第３及び第４のイン
ダクタＬ３，Ｌ４として用いても良い。
【００１０】
【作用】本発明のＥ級プッシュプル電力増幅回路では、
図１に示すように、略対称にＥ級プッシュプル電力増幅
回路を構成したので、プリント基板に実装するときに、
プリント基板の銅箔パターンによるインピーダンスを２
つのスイッチング素子Ｑ１，Ｑ２に対して均一にするこ
とができる。したがって、２つのスイッチング素子Ｑ
１，Ｑ２を同時に図１２に示すような理想状態又は理想
状態に近い状態で動作させることが容易にできるように
なる。なお、図１の回路は図１０の回路とは異なり、第
１及び第２のインダクタを通った電流が別の第３及び第
４のインダクタを通して各スイッチング素子に供給され
ているが、この回路構成においても、図１０のＥ級プッ
シュプル電力増幅回路と同様の原理によってＥ級電力増
幅動作をさせることができ、高効率電力増幅が可能とな
る。
図１に示すように、略対称にＥ級プッシュプル電力増幅
回路を構成したので、プリント基板に実装するときに、
プリント基板の銅箔パターンによるインピーダンスを２
つのスイッチング素子Ｑ１，Ｑ２に対して均一にするこ
とができる。したがって、２つのスイッチング素子Ｑ
１，Ｑ２を同時に図１２に示すような理想状態又は理想
状態に近い状態で動作させることが容易にできるように
なる。なお、図１の回路は図１０の回路とは異なり、第
１及び第２のインダクタを通った電流が別の第３及び第
４のインダクタを通して各スイッチング素子に供給され
ているが、この回路構成においても、図１０のＥ級プッ
シュプル電力増幅回路と同様の原理によってＥ級電力増
幅動作をさせることができ、高効率電力増幅が可能とな
る。
【００１１】
【実施例】図２は本発明の第１実施例の回路図である。
以下、その回路構成について説明する。一対のスイッチ
ング素子Ｑ１，Ｑ２は、パワーＭＯＳＦＥＴで構成され
ており、そのドレイン・ソース間にはそれぞれコンデン
サＣ１，Ｃ２が並列接続されている。このコンデンサＣ
１，Ｃ２の全部又は一部はパワーＭＯＳＦＥＴの出力容
量で共用又は代用しても良い。各パワーＭＯＳＦＥＴの
ソースは接地されて直流電源７の負極に接続されてお
り、ドレインはそれぞれインダクタＬ３，Ｌ４を介して
コンデンサＣ３の両端に接続されている。コンデンサＣ
３の両端は、それぞれインダクタＬ１，Ｌ２を介して直
流電源７の正極に接続されている。Ｖｄｄは直流電源７
の電圧を表している。コンデンサＣ３とインダクタＬ３
及びＬ４は共振回路を構成している。この共振回路は、
スイッチング素子Ｑ１，Ｑ２の動作周波数付近に共振点
を有している。スイッチング素子Ｑ１，Ｑ２は交互にオ
ン・オフされるものであり、その駆動信号源１ａ，１ｂ
は、例えば、図８の高周波発振器１の出力を図１１に示
すようなセンタータップ付きのトランスにより逆位相の
２つの信号に変換して得られるものである。コンデンサ
Ｃ３の両端には、出力トランスＴの１次巻線が接続され
ている。出力トランスＴの２次巻線には負荷Ｒが接続さ
れている。負荷Ｒの一端は回路のグランドに接続されて
いる。出力トランスＴの漏れインダクタンスとコンデン
サＣ３の合成インピーダンスは、動作周波数付近におい
て容量性となるように回路定数を設定している。
以下、その回路構成について説明する。一対のスイッチ
ング素子Ｑ１，Ｑ２は、パワーＭＯＳＦＥＴで構成され
ており、そのドレイン・ソース間にはそれぞれコンデン
サＣ１，Ｃ２が並列接続されている。このコンデンサＣ
１，Ｃ２の全部又は一部はパワーＭＯＳＦＥＴの出力容
量で共用又は代用しても良い。各パワーＭＯＳＦＥＴの
ソースは接地されて直流電源７の負極に接続されてお
り、ドレインはそれぞれインダクタＬ３，Ｌ４を介して
コンデンサＣ３の両端に接続されている。コンデンサＣ
３の両端は、それぞれインダクタＬ１，Ｌ２を介して直
流電源７の正極に接続されている。Ｖｄｄは直流電源７
の電圧を表している。コンデンサＣ３とインダクタＬ３
及びＬ４は共振回路を構成している。この共振回路は、
スイッチング素子Ｑ１，Ｑ２の動作周波数付近に共振点
を有している。スイッチング素子Ｑ１，Ｑ２は交互にオ
ン・オフされるものであり、その駆動信号源１ａ，１ｂ
は、例えば、図８の高周波発振器１の出力を図１１に示
すようなセンタータップ付きのトランスにより逆位相の
２つの信号に変換して得られるものである。コンデンサ
Ｃ３の両端には、出力トランスＴの１次巻線が接続され
ている。出力トランスＴの２次巻線には負荷Ｒが接続さ
れている。負荷Ｒの一端は回路のグランドに接続されて
いる。出力トランスＴの漏れインダクタンスとコンデン
サＣ３の合成インピーダンスは、動作周波数付近におい
て容量性となるように回路定数を設定している。
【００１２】この回路では、コンデンサＣ３から高周波
出力を取り出しているため、インダクタＬ３，Ｌ４及び
コンデンサＣ３によってローパスフィルタが形成され、
出力に現れる電力の高調波成分を減少させる効果があ
る。また、出力トランスＴの２次側回路が無負荷状態に
なり、１次側回路からみたインピーダンスが短絡状態に
なっても、漏れインダクタンスによって共振回路を流れ
る電流が制限され、スイッチング素子Ｑ１，Ｑ２が大電
流によって破壊されることを防ぐ効果がある。また、イ
ンダクタＬ１とＬ２、並びにインダクタＬ３とＬ４は、
それぞれ略等しい誘導性インピーダンスを呈し、各コン
デンサＣ１，Ｃ２も略等しい容量性インピーダンスを呈
する。これにより、回路全体がスイッチング素子Ｑ１，
Ｑ２に関して対称的に構成されている。また、この回路
を実装するプリント基板は、銅箔パターンが略対称的と
なるように構成し、高周波的な回路定数が対称的となる
ように設計するものである。
出力を取り出しているため、インダクタＬ３，Ｌ４及び
コンデンサＣ３によってローパスフィルタが形成され、
出力に現れる電力の高調波成分を減少させる効果があ
る。また、出力トランスＴの２次側回路が無負荷状態に
なり、１次側回路からみたインピーダンスが短絡状態に
なっても、漏れインダクタンスによって共振回路を流れ
る電流が制限され、スイッチング素子Ｑ１，Ｑ２が大電
流によって破壊されることを防ぐ効果がある。また、イ
ンダクタＬ１とＬ２、並びにインダクタＬ３とＬ４は、
それぞれ略等しい誘導性インピーダンスを呈し、各コン
デンサＣ１，Ｃ２も略等しい容量性インピーダンスを呈
する。これにより、回路全体がスイッチング素子Ｑ１，
Ｑ２に関して対称的に構成されている。また、この回路
を実装するプリント基板は、銅箔パターンが略対称的と
なるように構成し、高周波的な回路定数が対称的となる
ように設計するものである。
【００１３】図３は本発明の第２実施例の回路図であ
る。本実施例では、図２に示した第１実施例において、
コンデンサＣ３を略２等分して、２つのコンデンサＣ３
ａ，Ｃ３ｂの直列回路で構成し、コンデンサＣ３ａ，Ｃ
３ｂの接続点を回路のグランドに接続したものである。
略２等分されたコンデンサＣ３ａ，Ｃ３ｂを合成する
と、図２に示した第１実施例のコンデンサＣ３と等しく
なる。本実施例では、図２に示した第１実施例と比較す
ると、略２等分されたコンデンサＣ３の中点が回路のグ
ランドに接続されているために、回路から放射される高
周波ノイズを減少させることができると共に、高周波に
対しても各素子の端子電圧を安定させることができ、回
路全体の動作を安定させる効果がある。また、出力を取
り出すコンデンサＣ３ａ，Ｃ３ｂに加わる高調波成分を
回路のグランドに逃がすことができるため、前記のロー
パスフィルタとしての効果が高まるものである。
る。本実施例では、図２に示した第１実施例において、
コンデンサＣ３を略２等分して、２つのコンデンサＣ３
ａ，Ｃ３ｂの直列回路で構成し、コンデンサＣ３ａ，Ｃ
３ｂの接続点を回路のグランドに接続したものである。
略２等分されたコンデンサＣ３ａ，Ｃ３ｂを合成する
と、図２に示した第１実施例のコンデンサＣ３と等しく
なる。本実施例では、図２に示した第１実施例と比較す
ると、略２等分されたコンデンサＣ３の中点が回路のグ
ランドに接続されているために、回路から放射される高
周波ノイズを減少させることができると共に、高周波に
対しても各素子の端子電圧を安定させることができ、回
路全体の動作を安定させる効果がある。また、出力を取
り出すコンデンサＣ３ａ，Ｃ３ｂに加わる高調波成分を
回路のグランドに逃がすことができるため、前記のロー
パスフィルタとしての効果が高まるものである。
【００１４】図４は本発明の第３実施例の回路図であ
る。本実施例では、出力トランスＴ３の１次巻線、コン
デンサＣ３、出力トランスＴ４の１次巻線を順に直列接
続して共振回路を構成している。出力トランスＴ３とＴ
４の２次巻線は直列に接続されて、負荷Ｒに接続されて
いる。負荷Ｒの一端は回路のグランドに接続されてい
る。出力トランスＴ３，Ｔ４の漏れインダクタンスはイ
ンダクタＬ３，Ｌ４として利用している。本実施例で
は、２つの出力トランスＴ３，Ｔ４を用いて高周波出力
を取り出すことができるため、出力トランスに対する損
失熱設計を簡単にする効果があると共に、Ｅ級プッシュ
プル電力増幅回路において、高効率増幅を実現するため
に重要な共振回路のインダクタンス値調整を簡単にする
効果がある。
る。本実施例では、出力トランスＴ３の１次巻線、コン
デンサＣ３、出力トランスＴ４の１次巻線を順に直列接
続して共振回路を構成している。出力トランスＴ３とＴ
４の２次巻線は直列に接続されて、負荷Ｒに接続されて
いる。負荷Ｒの一端は回路のグランドに接続されてい
る。出力トランスＴ３，Ｔ４の漏れインダクタンスはイ
ンダクタＬ３，Ｌ４として利用している。本実施例で
は、２つの出力トランスＴ３，Ｔ４を用いて高周波出力
を取り出すことができるため、出力トランスに対する損
失熱設計を簡単にする効果があると共に、Ｅ級プッシュ
プル電力増幅回路において、高効率増幅を実現するため
に重要な共振回路のインダクタンス値調整を簡単にする
効果がある。
【００１５】図５は本発明の第４実施例の回路図であ
る。本実施例では、図４に示した第３実施例において、
コンデンサＣ３を略２等分して、２つのコンデンサＣ３
ａ，Ｃ３ｂの直列回路で構成し、コンデンサＣ３ａ，Ｃ
３ｂの接続点を回路のグランドに接続したものである。
略２等分されたコンデンサＣ３ａ，Ｃ３ｂを合成する
と、図２に示した第１実施例のコンデンサＣ３と等しく
なる。本実施例では、図２に示した第１実施例と比較す
ると、略２等分されたコンデンサＣ３の中点が回路のグ
ランドに接続されているために、回路から放射される高
周波ノイズを減少させることができると共に、高周波に
対しても各素子の端子電圧を安定させることができ、回
路全体の動作を安定させる効果がある。また、図４に示
した第３実施例と同様に、２つの出力トランスＴ３，Ｔ
４を用いて高周波出力を取り出すことができるため、出
力トランスに対する損失熱設計を簡単にする効果がある
と共に、Ｅ級プッシュプル電力増幅回路において、高効
率増幅を実現するために重要な共振回路のインダクタン
ス値調整を簡単にする効果があることは言うまでもな
い。
る。本実施例では、図４に示した第３実施例において、
コンデンサＣ３を略２等分して、２つのコンデンサＣ３
ａ，Ｃ３ｂの直列回路で構成し、コンデンサＣ３ａ，Ｃ
３ｂの接続点を回路のグランドに接続したものである。
略２等分されたコンデンサＣ３ａ，Ｃ３ｂを合成する
と、図２に示した第１実施例のコンデンサＣ３と等しく
なる。本実施例では、図２に示した第１実施例と比較す
ると、略２等分されたコンデンサＣ３の中点が回路のグ
ランドに接続されているために、回路から放射される高
周波ノイズを減少させることができると共に、高周波に
対しても各素子の端子電圧を安定させることができ、回
路全体の動作を安定させる効果がある。また、図４に示
した第３実施例と同様に、２つの出力トランスＴ３，Ｔ
４を用いて高周波出力を取り出すことができるため、出
力トランスに対する損失熱設計を簡単にする効果がある
と共に、Ｅ級プッシュプル電力増幅回路において、高効
率増幅を実現するために重要な共振回路のインダクタン
ス値調整を簡単にする効果があることは言うまでもな
い。
【００１６】以上の各実施例では、負荷Ｒをトランスを
介して接続しているが、例えば、図６の実施例のよう
に、トランスを介さずに負荷Ｒを直接接続しても良い。
この回路は本発明の効果が得られる構成のうち、もっと
も部品点数が少なくて済む利点がある。一方、出力トラ
ンスを用いて高周波出力を取り出す場合には、取り出し
た高周波出力の一端を回路のグランドに接続することが
でき、同軸ケーブルやコネクタ等で出力を取り扱いやす
くすることができる。
介して接続しているが、例えば、図６の実施例のよう
に、トランスを介さずに負荷Ｒを直接接続しても良い。
この回路は本発明の効果が得られる構成のうち、もっと
も部品点数が少なくて済む利点がある。一方、出力トラ
ンスを用いて高周波出力を取り出す場合には、取り出し
た高周波出力の一端を回路のグランドに接続することが
でき、同軸ケーブルやコネクタ等で出力を取り扱いやす
くすることができる。
【００１７】また、負荷Ｒは抵抗の記号で示してきた
が、例えば、放電灯のようなものであっても良い。その
一例として、高周波電磁界により放電、発光する無電極
放電灯を負荷とした実施例を図７に示す。図中、４は無
電極放電灯、５は無電極放電灯４の近傍に巻回された誘
導コイル、６は増幅回路と放電灯４のインピーダンスを
整合させて、電力を効率良く供給するためのマッチング
回路である。なお、以上の各実施例において、各回路の
定数は、Ｅ級動作を行うように調整されることは言うま
でもない。
が、例えば、放電灯のようなものであっても良い。その
一例として、高周波電磁界により放電、発光する無電極
放電灯を負荷とした実施例を図７に示す。図中、４は無
電極放電灯、５は無電極放電灯４の近傍に巻回された誘
導コイル、６は増幅回路と放電灯４のインピーダンスを
整合させて、電力を効率良く供給するためのマッチング
回路である。なお、以上の各実施例において、各回路の
定数は、Ｅ級動作を行うように調整されることは言うま
でもない。
【００１８】
【発明の効果】本発明によれば、共振回路を用いたＥ級
プッシュプル電力増幅回路において、直流電源の一方の
電極に第１及び第２のインダクタの各一端を接続し、第
１及び第２のインダクタの各他端にそれぞれ第３及び第
４のインダクタの各一端を接続し、第３及び第４のイン
ダクタの各他端と直流電源の他方の電極の間にそれぞれ
第１及び第２のスイッチング素子を接続し、第１及び第
２のスイッチング素子にそれぞれ第１及び第２のコンデ
ンサを並列的に接続し、第３及び第４のインダクタの各
一端間に第３のコンデンサを接続し、第１及び第２のス
イッチング素子を交互にオン・オフ駆動して、第３及び
第４のインダクタ又は第３のコンデンサに結合された負
荷回路に出力電力を供給するようにしたものであるか
ら、第１及び第２のスイッチング素子に対して対称的な
回路構成となり、実装時の銅箔パターンの長さの違いを
無くすことができるとともに、回路間の高周波的な結合
も均一にすることができ、２つのスイッチング素子を理
想状態又はそれに近い状態で動作させることが比較的容
易に出来るようになる。
プッシュプル電力増幅回路において、直流電源の一方の
電極に第１及び第２のインダクタの各一端を接続し、第
１及び第２のインダクタの各他端にそれぞれ第３及び第
４のインダクタの各一端を接続し、第３及び第４のイン
ダクタの各他端と直流電源の他方の電極の間にそれぞれ
第１及び第２のスイッチング素子を接続し、第１及び第
２のスイッチング素子にそれぞれ第１及び第２のコンデ
ンサを並列的に接続し、第３及び第４のインダクタの各
一端間に第３のコンデンサを接続し、第１及び第２のス
イッチング素子を交互にオン・オフ駆動して、第３及び
第４のインダクタ又は第３のコンデンサに結合された負
荷回路に出力電力を供給するようにしたものであるか
ら、第１及び第２のスイッチング素子に対して対称的な
回路構成となり、実装時の銅箔パターンの長さの違いを
無くすことができるとともに、回路間の高周波的な結合
も均一にすることができ、２つのスイッチング素子を理
想状態又はそれに近い状態で動作させることが比較的容
易に出来るようになる。
【００１９】また、負荷回路を第３のコンデンサに接続
すれば、負荷回路にスイッチングノイズが現れにくいと
いう利点がある。さらに、負荷回路を第３及び第４のイ
ンダクタに並列的に接続すれば、結合用の出力トランス
に対する損失熱設計を簡単化できると共に、Ｅ級プッシ
ュプル電力増幅回路において、高効率増幅を実現するた
めに重要な共振回路のインダクタンス値の調整を簡単化
できる効果がある。
すれば、負荷回路にスイッチングノイズが現れにくいと
いう利点がある。さらに、負荷回路を第３及び第４のイ
ンダクタに並列的に接続すれば、結合用の出力トランス
に対する損失熱設計を簡単化できると共に、Ｅ級プッシ
ュプル電力増幅回路において、高効率増幅を実現するた
めに重要な共振回路のインダクタンス値の調整を簡単化
できる効果がある。
【００２０】また、第３のコンデンサを略２等分して、
第４及び第５のコンデンサの直列回路に置き換えて、そ
の接続点を回路のグランドに接続すれば、回路から放射
される高周波ノイズを減少させることができると共に、
高周波に対しても各素子の端子電圧を安定させることが
でき、回路全体の動作を安定させる効果がある。
第４及び第５のコンデンサの直列回路に置き換えて、そ
の接続点を回路のグランドに接続すれば、回路から放射
される高周波ノイズを減少させることができると共に、
高周波に対しても各素子の端子電圧を安定させることが
でき、回路全体の動作を安定させる効果がある。
【００２１】また、スイッチング素子として電界効果ト
ランジスタのように出力容量を有する素子を用いて、そ
の出力容量をそれぞれ第１及び第２のコンデンサの全部
又は一部として用いたり、負荷回路をトランスを介して
接続し、このトランスの漏れインダクタンスを第３及び
第４のインダクタとして用いれば、部品点数を少なくで
きるという利点がある。
ランジスタのように出力容量を有する素子を用いて、そ
の出力容量をそれぞれ第１及び第２のコンデンサの全部
又は一部として用いたり、負荷回路をトランスを介して
接続し、このトランスの漏れインダクタンスを第３及び
第４のインダクタとして用いれば、部品点数を少なくで
きるという利点がある。
【図１】本発明の基本構成を示す回路図である。
【図２】本発明の第１実施例の回路図である。
【図３】本発明の第２実施例の回路図である。
【図４】本発明の第３実施例の回路図である。
【図５】本発明の第４実施例の回路図である。
【図６】本発明の第５実施例の回路図である。
【図７】本発明の第６実施例の回路図である。
【図８】第１の従来例の回路図である。
【図９】第１の従来例の動作を示す波形図である。
【図１０】第２の従来例の回路図である。
【図１１】第２の従来例に用いる駆動信号源の回路図で
ある。
ある。
【図１２】第２の従来例の理想状態での動作を示す波形
図である。
図である。
【図１３】第２の従来例の理想状態からずれた状態での
動作を示す波形図である。
動作を示す波形図である。
Ｑ１ 第１のスイッチング素子 Ｑ２ 第２のスイッチング素子 Ｌ１ 第１のインダクタ Ｌ２ 第２のインダクタ Ｌ３ 第３のインダクタ Ｌ４ 第４のインダクタ Ｃ１ 第１のコンデンサ Ｃ２ 第２のコンデンサ Ｃ３ 第３のコンデンサ ７ 直流電源
フロントページの続き (72)発明者 山本 正平 大阪府門真市大字門真1048番地 松下電 工株式会社内 (72)発明者 塩浜 英二 大阪府門真市大字門真1048番地 松下電 工株式会社内 (72)発明者 平松 宏司 大阪府門真市大字門真1048番地 松下電 工株式会社内 (72)発明者 デレック ブレイ 米国 カリフォルニア州 94022 ロス アルトス、 ホウソン アヴェニュウ、 41 (72)発明者 片岡 省三 大阪府門真市大字門真1048番地 松下電 工株式会社内 (72)発明者 阿南 真一 大阪府門真市大字門真1048番地 松下電 工株式会社内 (56)参考文献 特開 昭61−248606（ＪＰ，Ａ) 特開 昭56−35511（ＪＰ，Ａ) 特開 平５−315857（ＪＰ，Ａ) 特開 昭62−120107（ＪＰ，Ａ) 特開 平２−134906（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03F 3/26 H02M 3/28 H03F 1/02
Claims (8)
- 【請求項１】 直流電源の一方の電極に各一端を接続
された第１及び第２のインダクタと、各一端を第１及び
第２のインダクタの各他端に接続された第３及び第４の
インダクタと、第３及び第４のインダクタの各他端と直
流電源の他方の電極の間にそれぞれ接続された第１及び
第２のスイッチング素子と、第１及び第２のスイッチン
グ素子を交互にオン／オフさせる駆動手段と、第１及び
第２のスイッチング素子のそれぞれに並列に接続された
第１及び第２のコンデンサと、第１及び第２のインダク
タの前記各他端の間に接続された第３のコンデンサと、
第３及び第４のインダクタ又は第３のコンデンサに結合
された負荷回路とから成ることを特徴とするＥ級プッシ
ュプル電力増幅回路。 - 【請求項２】 第１及び第２のインダクタ、第３及び
第４のインダクタ、第１及び第２のスイッチング素子、
第１及び第２のコンデンサは、それぞれ略等しい特性を
有することを特徴とする請求項１記載のＥ級プッシュプ
ル電力増幅回路。 - 【請求項３】 前記第３のコンデンサを、インピーダ
ンスが第３のコンデンサと略等しくなるように直列接続
された第４及び第５の略等しい容量のコンデンサに置き
換えて、第４及び第５のコンデンサの接続点を直流電源
の前記他方の電極に接続したことを特徴とする請求項１
又は２に記載のＥ級プッシュプル電力増幅回路。 - 【請求項４】 前記第１及び第２のスイッチング素子
は出力容量を有する素子であり、その出力容量をそれぞ
れ第１及び第２のコンデンサの全部又は一部として用い
ることを特徴とする請求項１又は２又は３に記載のＥ級
プッシュプル電力増幅回路。 - 【請求項５】 前記出力容量を有する素子は電界効果
トランジスタであることを特徴とする請求項４記載のＥ
級プッシュプル電力増幅回路。 - 【請求項６】 前記第３及び第４のインダクタは、そ
れぞれトランスの１次巻線の漏れインダクタンスよりな
り、前記トランスの２次巻線に負荷回路を接続したこと
を特徴とする請求項１乃至５のいずれかに記載のＥ級プ
ッシュプル電力増幅回路。 - 【請求項７】 前記負荷回路は、無電極放電灯と、無
電極放電灯の近傍に巻回された誘導コイルと、インピー
ダンスを整合して電力を効率良く供給するためのマッチ
ング回路とから構成されていることを特徴とする請求項
１乃至６のいずれかに記載のＥ級プッシュプル電力増幅
回路。 - 【請求項８】 プリント基板に実装され、銅箔による
インピーダンスが第１及び第２のスイッチング素子に対
して均一となるように構成したことを特徴とする請求項
１乃至７のいずれかに記載のＥ級プッシュプル電力増幅
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31386393A JP3355734B2 (ja) | 1993-12-14 | 1993-12-14 | Ｅ級プッシュプル電力増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31386393A JP3355734B2 (ja) | 1993-12-14 | 1993-12-14 | Ｅ級プッシュプル電力増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07170133A JPH07170133A (ja) | 1995-07-04 |
| JP3355734B2 true JP3355734B2 (ja) | 2002-12-09 |
Family
ID=18046417
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31386393A Expired - Fee Related JP3355734B2 (ja) | 1993-12-14 | 1993-12-14 | Ｅ級プッシュプル電力増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3355734B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013171819A1 (ja) * | 2012-05-14 | 2013-11-21 | Toa株式会社 | Ｄｅｐｐ方式の増幅回路 |
-
1993
- 1993-12-14 JP JP31386393A patent/JP3355734B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07170133A (ja) | 1995-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7214934B2 (en) | Radio frequency power generator | |
| US7502234B2 (en) | Planar transformer power supply | |
| US5822201A (en) | Double-ended inverter with boost transformer having output side impedance element | |
| US7852471B2 (en) | Power generator for spectrometry | |
| JP3133286U (ja) | トラッキング電源 | |
| US8054135B2 (en) | Class-E amplifier and lighting ballast using the amplifier | |
| WO2001065893A3 (en) | Electronic ballast | |
| US4667132A (en) | Electronic transformer system for neon lamps | |
| JP2831252B2 (ja) | Ｅ級プッシュプル電力増幅回路 | |
| US5675491A (en) | Self-exciting push-pull inverter having reduced dielectric strength requirements | |
| US7030568B2 (en) | Circuit arrangement for operation of one or more lamps | |
| US7388334B2 (en) | High frequency electronic ballast with sine wave oscillator | |
| US6107753A (en) | Radio frequency electronic ballast with integrated power factor correction stage | |
| JP3460276B2 (ja) | Ｅ級プッシュプル電力増幅回路 | |
| JP2831257B2 (ja) | Ｅ級プッシュプル電力増幅回路 | |
| JP3355734B2 (ja) | Ｅ級プッシュプル電力増幅回路 | |
| JP3248919B2 (ja) | ランプ点灯用回路配置 | |
| US6861811B2 (en) | Half bridge with constant amplitude drive signal | |
| JP2004206937A (ja) | 高周波発振器 | |
| JPH08223945A (ja) | 圧電トランスの駆動回路 | |
| JP3482882B2 (ja) | 高周波電源回路 | |
| EP2145511B1 (en) | Symmetrical rf power supply for inductively coupled electrodeless lamps | |
| US20090072746A1 (en) | Resonant ignitor circuit for lamp with a variable output capacitance ballast | |
| JP3259337B2 (ja) | 電力変換装置 | |
| JP3234361B2 (ja) | 無電極放電灯点灯装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071004 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081004 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |