JP3460276B2 - Ｅ級プッシュプル電力増幅回路 - Google Patents
Ｅ級プッシュプル電力増幅回路Info
- Publication number
- JP3460276B2 JP3460276B2 JP31386493A JP31386493A JP3460276B2 JP 3460276 B2 JP3460276 B2 JP 3460276B2 JP 31386493 A JP31386493 A JP 31386493A JP 31386493 A JP31386493 A JP 31386493A JP 3460276 B2 JP3460276 B2 JP 3460276B2
- Authority
- JP
- Japan
- Prior art keywords
- inductors
- inductor
- circuit
- class
- push
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Inverter Devices (AREA)
- Amplifiers (AREA)
Description
【０００１】
【産業上の利用分野】本発明はＥ級プッシュプル電力増
幅回路に関するものであり、例えば、無電極放電灯の点
灯装置の高効率高周波電力増幅器として利用されるもの
である。
幅回路に関するものであり、例えば、無電極放電灯の点
灯装置の高効率高周波電力増幅器として利用されるもの
である。
【０００２】
【従来の技術】従来のＥ級シングル・エンデッド電力増
幅回路を図１２に示す。図中、１は高周波発振器、２は
Ｅ級電力増幅回路、３は負荷を表す。Ｅ級電力増幅回路
２は、直流電源７に直列接続されたスイッチング素子Ｑ
ａと、直流電源７からの入力電流を略一定にするための
インダクタＬａと、スイッチング素子Ｑａに並列接続さ
れたコンデンサＣａと、動作周波数付近に共振点を持つ
共振用コイルＬと共振用コンデンサＣの直列回路から成
っている。ここで、スイッチング素子Ｑａに並列接続さ
れたコンデンサＣａはスイッチング素子Ｑａの出力容量
で代用あるいは一部を共用しても良い。
幅回路を図１２に示す。図中、１は高周波発振器、２は
Ｅ級電力増幅回路、３は負荷を表す。Ｅ級電力増幅回路
２は、直流電源７に直列接続されたスイッチング素子Ｑ
ａと、直流電源７からの入力電流を略一定にするための
インダクタＬａと、スイッチング素子Ｑａに並列接続さ
れたコンデンサＣａと、動作周波数付近に共振点を持つ
共振用コイルＬと共振用コンデンサＣの直列回路から成
っている。ここで、スイッチング素子Ｑａに並列接続さ
れたコンデンサＣａはスイッチング素子Ｑａの出力容量
で代用あるいは一部を共用しても良い。
【０００３】理想的なＥ級動作をした場合のスイッチン
グ素子Ｑａの両端電圧Ｖａと、スイッチング素子Ｑａに
流れる電流Ｉａの波形を図１３に示す。Ｅ級動作の特徴
は、電圧Ｖａの値及び傾きが０になると同時に電流Ｉａ
が流れ出すため、スイッチング素子Ｑａがオフからオン
に移行するときのスイッチング損失がほぼ０となる点で
ある。このため、Ｅ級電力増幅回路を用いると、高周波
においても高効率の電力増幅が実現できる。
グ素子Ｑａの両端電圧Ｖａと、スイッチング素子Ｑａに
流れる電流Ｉａの波形を図１３に示す。Ｅ級動作の特徴
は、電圧Ｖａの値及び傾きが０になると同時に電流Ｉａ
が流れ出すため、スイッチング素子Ｑａがオフからオン
に移行するときのスイッチング損失がほぼ０となる点で
ある。このため、Ｅ級電力増幅回路を用いると、高周波
においても高効率の電力増幅が実現できる。
【０００４】図１２のＥ級シングル・エンデッド電力増
幅回路を高出力化すると、スイッチング素子Ｑａにおけ
る損失も高出力化に伴って増大し、発生する熱によりス
イッチング素子Ｑａの温度が上昇する。このスイッチン
グ素子Ｑａの温度上昇のために、図１２のＥ級シングル
・エンデッド電力増幅回路では、高出力化が制限される
ことがある。
幅回路を高出力化すると、スイッチング素子Ｑａにおけ
る損失も高出力化に伴って増大し、発生する熱によりス
イッチング素子Ｑａの温度が上昇する。このスイッチン
グ素子Ｑａの温度上昇のために、図１２のＥ級シングル
・エンデッド電力増幅回路では、高出力化が制限される
ことがある。
【０００５】そこで、図１２のＥ級シングル・エンデッ
ド電力増幅回路をもとに、図１４に示すように、２つの
スイッチング素子Ｑａ，Ｑｂを用いたＥ級プッシュプル
電力増幅回路が考案されている。この回路では、スイッ
チング素子ＱａとコンデンサＣａの並列回路にインダク
タＬａを直列接続した回路と、スイッチング素子Ｑｂと
コンデンサＣｂの並列回路にインダクタＬｂを直列接続
した回路を直流電源７に対して並列的に接続している。
インダクタＬａ，Ｌｂの各一端は直流電源７の一方の電
極に接続されており、インダクタＬａ，Ｌｂの各他端の
間には、動作周波数付近に共振点を持つ共振用コイルＬ
と共振用コンデンサＣの直列回路が接続されている。共
振用コイルＬは出力トランスＴの漏れインダクタンスを
用いている。出力トランスＴの２次巻線には負荷Ｒが接
続されている。スイッチング素子Ｑａ，Ｑｂは交互にオ
ン・オフされるものであり、その駆動信号源１ａ，１ｂ
は、例えば、図１２の高周波発振器１の出力を図１５に
示すようなセンタータップ付きのトランスにより逆位相
の２つの信号に変換して得られるものである。図１４の
ようなＥ級プッシュプル電力増幅回路とすることで、ス
イッチング素子での損失を２つのスイッチング素子Ｑ
ａ，Ｑｂで分担させることができ、各スイッチング素子
Ｑａ，Ｑｂの損失に伴う温度上昇を抑えることができる
ため、Ｅ級電力増幅回路の高出力化が可能となる。
ド電力増幅回路をもとに、図１４に示すように、２つの
スイッチング素子Ｑａ，Ｑｂを用いたＥ級プッシュプル
電力増幅回路が考案されている。この回路では、スイッ
チング素子ＱａとコンデンサＣａの並列回路にインダク
タＬａを直列接続した回路と、スイッチング素子Ｑｂと
コンデンサＣｂの並列回路にインダクタＬｂを直列接続
した回路を直流電源７に対して並列的に接続している。
インダクタＬａ，Ｌｂの各一端は直流電源７の一方の電
極に接続されており、インダクタＬａ，Ｌｂの各他端の
間には、動作周波数付近に共振点を持つ共振用コイルＬ
と共振用コンデンサＣの直列回路が接続されている。共
振用コイルＬは出力トランスＴの漏れインダクタンスを
用いている。出力トランスＴの２次巻線には負荷Ｒが接
続されている。スイッチング素子Ｑａ，Ｑｂは交互にオ
ン・オフされるものであり、その駆動信号源１ａ，１ｂ
は、例えば、図１２の高周波発振器１の出力を図１５に
示すようなセンタータップ付きのトランスにより逆位相
の２つの信号に変換して得られるものである。図１４の
ようなＥ級プッシュプル電力増幅回路とすることで、ス
イッチング素子での損失を２つのスイッチング素子Ｑ
ａ，Ｑｂで分担させることができ、各スイッチング素子
Ｑａ，Ｑｂの損失に伴う温度上昇を抑えることができる
ため、Ｅ級電力増幅回路の高出力化が可能となる。
【０００６】図１４のＥ級プッシュプル電力増幅回路の
理想状態での動作波形を図１６に示す。図１６のよう
に、それぞれのスイッチング素子Ｑａ，Ｑｂに加わる電
圧Ｖａ，Ｖｂが０で且つ電圧Ｖａ，Ｖｂの傾きが０にな
ると同時にそれぞれのスイッチング素子Ｑａ，Ｑｂに電
流Ｉａ，Ｉｂが流れ始めるため、スイッチング素子Ｑ
ａ，Ｑｂがオフからオンに移行するときのスイッチング
損失をほぼ０とすることができ、高周波においても高効
率電力増幅が実現できる。
理想状態での動作波形を図１６に示す。図１６のよう
に、それぞれのスイッチング素子Ｑａ，Ｑｂに加わる電
圧Ｖａ，Ｖｂが０で且つ電圧Ｖａ，Ｖｂの傾きが０にな
ると同時にそれぞれのスイッチング素子Ｑａ，Ｑｂに電
流Ｉａ，Ｉｂが流れ始めるため、スイッチング素子Ｑ
ａ，Ｑｂがオフからオンに移行するときのスイッチング
損失をほぼ０とすることができ、高周波においても高効
率電力増幅が実現できる。
【０００７】
【発明が解決しようとする課題】Ｅ級プッシュプル電力
増幅回路のような共振系を用いた電力増幅回路の設計に
おいては、図１６に示すような理想状態又はそれに近い
状態で動作させることが、高効率電力増幅を実現する上
で重要である。しかし、高周波回路においては、実装上
のプリント基板の銅箔パターンが、インダクタンス又は
キャパシタンスとして働く。このため、図１４のＥ級プ
ッシュプル電力増幅回路を実装すると、銅箔パターンの
インピーダンス等によって、２つのスイッチング素子Ｑ
ａ，Ｑｂの間で図１７に示すように動作状態にずれが生
じてしまうことがある。したがって、２つのスイッチン
グ素子Ｑａ，Ｑｂを同時に図１６に示すような理想状態
又はそれに近い状態で動作させるように調整することが
困難になるという事態が起こりやすい。これにより、図
１４のＥ級プッシュプル電力増幅回路では、図１６に示
すような理想状態のＥ級電力増幅回路が有している電力
増幅効率を得ることは困難であることが多い。
増幅回路のような共振系を用いた電力増幅回路の設計に
おいては、図１６に示すような理想状態又はそれに近い
状態で動作させることが、高効率電力増幅を実現する上
で重要である。しかし、高周波回路においては、実装上
のプリント基板の銅箔パターンが、インダクタンス又は
キャパシタンスとして働く。このため、図１４のＥ級プ
ッシュプル電力増幅回路を実装すると、銅箔パターンの
インピーダンス等によって、２つのスイッチング素子Ｑ
ａ，Ｑｂの間で図１７に示すように動作状態にずれが生
じてしまうことがある。したがって、２つのスイッチン
グ素子Ｑａ，Ｑｂを同時に図１６に示すような理想状態
又はそれに近い状態で動作させるように調整することが
困難になるという事態が起こりやすい。これにより、図
１４のＥ級プッシュプル電力増幅回路では、図１６に示
すような理想状態のＥ級電力増幅回路が有している電力
増幅効率を得ることは困難であることが多い。
【０００８】本発明は上述のような点に鑑みてなされた
ものであり、その目的とするところは、Ｅ級プッシュプ
ル電力増幅回路において、２つのスイッチング素子を理
想状態又はそれに近い状態で動作させることが容易な回
路構成を提供することにある。
ものであり、その目的とするところは、Ｅ級プッシュプ
ル電力増幅回路において、２つのスイッチング素子を理
想状態又はそれに近い状態で動作させることが容易な回
路構成を提供することにある。
【０００９】
【課題を解決するための手段】本発明のＥ級プッシュプ
ル電力増幅回路では、上記の課題を解決するために、図
１に示すように、直流電源７の一方の電極に各一端を接
続された第１及び第２のインダクタＬ１，Ｌ２と、各一
端を第１及び第２のインダクタＬ１，Ｌ２の各他端にそ
れぞれ接続された第３及び第４のインダクタＬ３，Ｌ４
と、直流電源７の他方の電極と第３及び第４のインダク
タＬ３，Ｌ４の各他端の間にそれぞれ接続された第１及
び第２のスイッチング素子Ｑ１，Ｑ２と、第１及び第２
のスイッチング素子Ｑ１，Ｑ２を交互にオン／オフさせ
る駆動手段１ａ，１ｂと、第１及び第２のスイッチング
素子Ｑ１，Ｑ２のそれぞれに並列に接続された第１及び
第２のコンデンサＣ１，Ｃ２と、第３及び第４のインダ
クタＬ３，Ｌ４にそれぞれ並列に接続されて容量性要素
を構成する第３及び第４のコンデンサＣ３，Ｃ４と、第
３及び第４のインダクタＬ３，Ｌ４の前記各一端の間に
接続された第５のインダクタＬ５と、第３及び第４のイ
ンダクタＬ３，Ｌ４又は第５のインダクタＬ５に結合さ
れた負荷回路から成り、第３のコンデンサＣ３と第３の
インダクタＬ３の並列接続及び第４のコンデンサＣ４と
第４のインダクタＬ４の並列接続は、それぞれスイッチ
ング素子Ｑ１，Ｑ２の動作周波数付近において略等しい
容量性インピーダンスを示すように定数設定がなされ
て、第５のインダクタＬ５と共に共振回路を構成してお
り、この共振回路は、スイッチング素子Ｑ１，Ｑ２の動
作周波数付近に共振点を有していることを特徴とするも
のである。
ル電力増幅回路では、上記の課題を解決するために、図
１に示すように、直流電源７の一方の電極に各一端を接
続された第１及び第２のインダクタＬ１，Ｌ２と、各一
端を第１及び第２のインダクタＬ１，Ｌ２の各他端にそ
れぞれ接続された第３及び第４のインダクタＬ３，Ｌ４
と、直流電源７の他方の電極と第３及び第４のインダク
タＬ３，Ｌ４の各他端の間にそれぞれ接続された第１及
び第２のスイッチング素子Ｑ１，Ｑ２と、第１及び第２
のスイッチング素子Ｑ１，Ｑ２を交互にオン／オフさせ
る駆動手段１ａ，１ｂと、第１及び第２のスイッチング
素子Ｑ１，Ｑ２のそれぞれに並列に接続された第１及び
第２のコンデンサＣ１，Ｃ２と、第３及び第４のインダ
クタＬ３，Ｌ４にそれぞれ並列に接続されて容量性要素
を構成する第３及び第４のコンデンサＣ３，Ｃ４と、第
３及び第４のインダクタＬ３，Ｌ４の前記各一端の間に
接続された第５のインダクタＬ５と、第３及び第４のイ
ンダクタＬ３，Ｌ４又は第５のインダクタＬ５に結合さ
れた負荷回路から成り、第３のコンデンサＣ３と第３の
インダクタＬ３の並列接続及び第４のコンデンサＣ４と
第４のインダクタＬ４の並列接続は、それぞれスイッチ
ング素子Ｑ１，Ｑ２の動作周波数付近において略等しい
容量性インピーダンスを示すように定数設定がなされ
て、第５のインダクタＬ５と共に共振回路を構成してお
り、この共振回路は、スイッチング素子Ｑ１，Ｑ２の動
作周波数付近に共振点を有していることを特徴とするも
のである。
【００１０】
【作用】本発明では、図１に示すように、略対称にＥ級
プッシュプル電力増幅回路を構成したので、プリント基
板に実装するときに、プリント基板の銅箔パターンによ
るインピーダンスを２つのスイッチング素子Ｑ１，Ｑ２
に対して均一にすることができる。また、回路が略対称
的であるため、対応する要素、すなわち、第１及び第２
のインダクタＬ１，Ｌ２、第３及び第４のインダクタＬ
３，Ｌ４、第１及び第２のコンデンサＣ１，Ｃ２、第３
及び第４のコンデンサＣ３，Ｃ４、並びに第１及び第２
のスイッチング素子Ｑ１，Ｑ２をそれぞれ略等しい特性
とするだけで、回路全体の動作を極めて対称的とするこ
とができる。したがって、２つのスイッチング素子Ｑ
１，Ｑ２を同時に図１６に示すような理想状態又は理想
状態に近い状態で動作させることが容易にできるように
なる。なお、図１の回路は図１４の回路とは異なり、第
１及び第２のインダクタを通った電流が別の第３及び第
４のインダクタを通して各スイッチング素子に供給され
ているが、この回路構成においても、図１４のＥ級プッ
シュプル電力増幅回路と同様の原理によってＥ級電力増
幅動作をさせることができ、高効率電力増幅が可能とな
る。
プッシュプル電力増幅回路を構成したので、プリント基
板に実装するときに、プリント基板の銅箔パターンによ
るインピーダンスを２つのスイッチング素子Ｑ１，Ｑ２
に対して均一にすることができる。また、回路が略対称
的であるため、対応する要素、すなわち、第１及び第２
のインダクタＬ１，Ｌ２、第３及び第４のインダクタＬ
３，Ｌ４、第１及び第２のコンデンサＣ１，Ｃ２、第３
及び第４のコンデンサＣ３，Ｃ４、並びに第１及び第２
のスイッチング素子Ｑ１，Ｑ２をそれぞれ略等しい特性
とするだけで、回路全体の動作を極めて対称的とするこ
とができる。したがって、２つのスイッチング素子Ｑ
１，Ｑ２を同時に図１６に示すような理想状態又は理想
状態に近い状態で動作させることが容易にできるように
なる。なお、図１の回路は図１４の回路とは異なり、第
１及び第２のインダクタを通った電流が別の第３及び第
４のインダクタを通して各スイッチング素子に供給され
ているが、この回路構成においても、図１４のＥ級プッ
シュプル電力増幅回路と同様の原理によってＥ級電力増
幅動作をさせることができ、高効率電力増幅が可能とな
る。
【００１１】
【実施例】図２は本発明の第１実施例の回路図である。
以下、その回路構成について説明する。一対のスイッチ
ング素子Ｑ１，Ｑ２は、パワーＭＯＳＦＥＴで構成され
ており、そのドレイン・ソース間にはコンデンサＣ１，
Ｃ２が並列接続されている。このコンデンサＣ１，Ｃ２
の全部又は一部はパワーＭＯＳＦＥＴの出力容量で共用
又は代用しても良い。各パワーＭＯＳＦＥＴのソースは
接地されて直流電源７の負極に接続されており、ドレイ
ンはそれぞれインダクタＬ３，Ｌ４を介してインダクタ
Ｌ５の両端に接続されている。インダクタＬ５は出力ト
ランスＴ５の漏れインダクタンスを用いて構成されてい
る。出力トランスＴ５の２次巻線には負荷Ｒが接続され
ている。負荷Ｒの一端は回路のグランドに接続されてい
る。インダクタＬ５の両端は、それぞれインダクタＬ
１，Ｌ２を介して直流電源７の正極に接続されている。
Ｖｄｄは直流電源７の電圧を表している。インダクタＬ
３，Ｌ４はＥ級動作のために必要な直流電流をスイッチ
ング素子Ｑ１，Ｑ２に供給している。これらのインダク
タＬ３，Ｌ４には、それぞれコンデンサＣ３，Ｃ４が並
列接続されている。コンデンサＣ３とインダクタＬ３の
並列接続及びコンデンサＣ４とインダクタＬ４の並列接
続は、それぞれＥ級動作のために使用周波数付近におい
て略等しい容量性インピーダンスを示すように定数設定
がなされており、インダクタＬ５と共に共振回路を構成
している。この共振回路は、スイッチング素子Ｑ１，Ｑ
２の動作周波数付近に共振点を有している。スイッチン
グ素子Ｑ１，Ｑ２は交互にオン・オフされるものであ
り、その駆動信号源１ａ，１ｂは、例えば、図１２の高
周波発振器１の出力を図１５に示すようなセンタータッ
プ付きのトランスにより逆位相の２つの信号に変換して
得られるものである。また、各インダクタＬ１，Ｌ２は
略等しい誘導性インピーダンスを呈し、各コンデンサＣ
１，Ｃ２も略等しい容量性インピーダンスを呈するよう
に定数設定がなされており、これにより、回路全体がス
イッチング素子Ｑ１，Ｑ２に関して対称的に構成されて
いる。また、この回路を実装するプリント基板は、銅箔
パターンが略対称的となるように構成し、高周波的な回
路定数が対称的となるように設計するものである。
以下、その回路構成について説明する。一対のスイッチ
ング素子Ｑ１，Ｑ２は、パワーＭＯＳＦＥＴで構成され
ており、そのドレイン・ソース間にはコンデンサＣ１，
Ｃ２が並列接続されている。このコンデンサＣ１，Ｃ２
の全部又は一部はパワーＭＯＳＦＥＴの出力容量で共用
又は代用しても良い。各パワーＭＯＳＦＥＴのソースは
接地されて直流電源７の負極に接続されており、ドレイ
ンはそれぞれインダクタＬ３，Ｌ４を介してインダクタ
Ｌ５の両端に接続されている。インダクタＬ５は出力ト
ランスＴ５の漏れインダクタンスを用いて構成されてい
る。出力トランスＴ５の２次巻線には負荷Ｒが接続され
ている。負荷Ｒの一端は回路のグランドに接続されてい
る。インダクタＬ５の両端は、それぞれインダクタＬ
１，Ｌ２を介して直流電源７の正極に接続されている。
Ｖｄｄは直流電源７の電圧を表している。インダクタＬ
３，Ｌ４はＥ級動作のために必要な直流電流をスイッチ
ング素子Ｑ１，Ｑ２に供給している。これらのインダク
タＬ３，Ｌ４には、それぞれコンデンサＣ３，Ｃ４が並
列接続されている。コンデンサＣ３とインダクタＬ３の
並列接続及びコンデンサＣ４とインダクタＬ４の並列接
続は、それぞれＥ級動作のために使用周波数付近におい
て略等しい容量性インピーダンスを示すように定数設定
がなされており、インダクタＬ５と共に共振回路を構成
している。この共振回路は、スイッチング素子Ｑ１，Ｑ
２の動作周波数付近に共振点を有している。スイッチン
グ素子Ｑ１，Ｑ２は交互にオン・オフされるものであ
り、その駆動信号源１ａ，１ｂは、例えば、図１２の高
周波発振器１の出力を図１５に示すようなセンタータッ
プ付きのトランスにより逆位相の２つの信号に変換して
得られるものである。また、各インダクタＬ１，Ｌ２は
略等しい誘導性インピーダンスを呈し、各コンデンサＣ
１，Ｃ２も略等しい容量性インピーダンスを呈するよう
に定数設定がなされており、これにより、回路全体がス
イッチング素子Ｑ１，Ｑ２に関して対称的に構成されて
いる。また、この回路を実装するプリント基板は、銅箔
パターンが略対称的となるように構成し、高周波的な回
路定数が対称的となるように設計するものである。
【００１２】図３は本発明の第２実施例の回路図であ
る。本実施例では、図２に示した第１実施例において、
インダクタＬ５を略２等分して、２つのインダクタＬ
６，Ｌ７の直列回路で構成し、インダクタＬ６，Ｌ７の
接続点を回路のグランドに接続したものである。このと
き、直流電源からインダクタＬ１とＬ６又はインダクタ
Ｌ２とＬ７を通り、回路のグランドに通じる直流経路が
形成されるので、この直流経路を遮断するために、２つ
のインダクタＬ６，Ｌ７にそれぞれコンデンサＣ５，Ｃ
６を直列的に接続している。各コンデンサＣ５，Ｃ６の
値は略等しく設定されている。略２等分されたインダク
タＬ６，Ｌ７とコンデンサＣ５，Ｃ６の合成インピーダ
ンスは、動作周波数付近において誘導性となり、図２に
示したインダクタＬ５と等しくなるように設定されてい
る。この実施例では、略２等分されたインダクタＬ５の
中点が回路のグランドに接続されているために、回路か
ら放射される高周波ノイズを減少させることができると
共に、高周波に対しても各素子の端子電圧を安定させる
ことができ、回路全体の動作を安定させる効果がある。
る。本実施例では、図２に示した第１実施例において、
インダクタＬ５を略２等分して、２つのインダクタＬ
６，Ｌ７の直列回路で構成し、インダクタＬ６，Ｌ７の
接続点を回路のグランドに接続したものである。このと
き、直流電源からインダクタＬ１とＬ６又はインダクタ
Ｌ２とＬ７を通り、回路のグランドに通じる直流経路が
形成されるので、この直流経路を遮断するために、２つ
のインダクタＬ６，Ｌ７にそれぞれコンデンサＣ５，Ｃ
６を直列的に接続している。各コンデンサＣ５，Ｃ６の
値は略等しく設定されている。略２等分されたインダク
タＬ６，Ｌ７とコンデンサＣ５，Ｃ６の合成インピーダ
ンスは、動作周波数付近において誘導性となり、図２に
示したインダクタＬ５と等しくなるように設定されてい
る。この実施例では、略２等分されたインダクタＬ５の
中点が回路のグランドに接続されているために、回路か
ら放射される高周波ノイズを減少させることができると
共に、高周波に対しても各素子の端子電圧を安定させる
ことができ、回路全体の動作を安定させる効果がある。
【００１３】図４は本発明の第３実施例の回路図であ
る。本実施例では、図１に示した基本回路において、イ
ンダクタＬ３の箇所に出力トランスＴ３の１次巻線を接
続し、インダクタＬ４の箇所に出力トランスＴ４の１次
巻線を接続している。出力トランスＴ３とＴ４の２次巻
線は直列に接続されて、負荷Ｒに接続されている。負荷
Ｒの一端は回路のグランドに接続されている。本実施例
では、出力トランスＴ３，Ｔ４の漏れインダクタンスを
インダクタＬ３，Ｌ４として利用しているものである。
各インダクタＬ３，Ｌ４にはコンデンサＣ３，Ｃ４が並
列接続されており、全体として容量性要素を構成してい
るので、出力に対してローパスフィルタを形成し、出力
に現れる電力の高調波成分を減少させる効果がある。ま
た、２つの出力トランスＴ３，Ｔ４を用いて高周波出力
を取り出すことができるため、出力トランスに対する損
失熱設計を簡単にする効果があると共に、Ｅ級プッシュ
プル電力増幅回路において、高効率増幅を実現するため
に重要な共振回路のインダクタンス値調整を簡単にする
効果がある。
る。本実施例では、図１に示した基本回路において、イ
ンダクタＬ３の箇所に出力トランスＴ３の１次巻線を接
続し、インダクタＬ４の箇所に出力トランスＴ４の１次
巻線を接続している。出力トランスＴ３とＴ４の２次巻
線は直列に接続されて、負荷Ｒに接続されている。負荷
Ｒの一端は回路のグランドに接続されている。本実施例
では、出力トランスＴ３，Ｔ４の漏れインダクタンスを
インダクタＬ３，Ｌ４として利用しているものである。
各インダクタＬ３，Ｌ４にはコンデンサＣ３，Ｃ４が並
列接続されており、全体として容量性要素を構成してい
るので、出力に対してローパスフィルタを形成し、出力
に現れる電力の高調波成分を減少させる効果がある。ま
た、２つの出力トランスＴ３，Ｔ４を用いて高周波出力
を取り出すことができるため、出力トランスに対する損
失熱設計を簡単にする効果があると共に、Ｅ級プッシュ
プル電力増幅回路において、高効率増幅を実現するため
に重要な共振回路のインダクタンス値調整を簡単にする
効果がある。
【００１４】図５は本発明の第４実施例の回路図であ
る。本実施例では、図４に示した第３実施例において、
インダクタＬ５を略２等分して、コンデンサＣ５とイン
ダクタＬ６の直列回路と、コンデンサＣ６とインダクタ
Ｌ７の直列回路の接続点を回路のグランドに接続したも
のであり、図３に示した第２実施例と図４に示した第３
実施例の効果が同時に得られるものである。コンデンサ
Ｃ５，Ｃ６は上述のように直流遮断用であり、インダク
タＬ６，Ｌ７と共に全体として、合成インピーダンスが
インダクタＬ５と略等しくなるように回路定数を設定さ
れている。
る。本実施例では、図４に示した第３実施例において、
インダクタＬ５を略２等分して、コンデンサＣ５とイン
ダクタＬ６の直列回路と、コンデンサＣ６とインダクタ
Ｌ７の直列回路の接続点を回路のグランドに接続したも
のであり、図３に示した第２実施例と図４に示した第３
実施例の効果が同時に得られるものである。コンデンサ
Ｃ５，Ｃ６は上述のように直流遮断用であり、インダク
タＬ６，Ｌ７と共に全体として、合成インピーダンスが
インダクタＬ５と略等しくなるように回路定数を設定さ
れている。
【００１５】図６と図７の実施例は、それぞれ図２と図
４の実施例において、共振回路の中央に配置されたイン
ダクタＬ５の中点から電源を供給するように構成したも
のであり、インダクタＬ１，Ｌ２をインダクタＬ５と兼
用することができる。また、図８と図９の実施例は、そ
れぞれ図６と図７の実施例において、インダクタＬ５の
両端をコンデンサＣ７，Ｃ８により回路のグランドに接
続したものである。
４の実施例において、共振回路の中央に配置されたイン
ダクタＬ５の中点から電源を供給するように構成したも
のであり、インダクタＬ１，Ｌ２をインダクタＬ５と兼
用することができる。また、図８と図９の実施例は、そ
れぞれ図６と図７の実施例において、インダクタＬ５の
両端をコンデンサＣ７，Ｃ８により回路のグランドに接
続したものである。
【００１６】以上の各実施例では、負荷Ｒをトランスを
介して接続しているが、例えば、図１０の実施例のよう
に、トランスを介さずに負荷Ｒを直接接続しても良い。
この回路は本発明の効果が得られる構成のうち、最も部
品点数が少なくて済む利点がある。一方、出力トランス
を用いて高周波出力を取り出す場合には、取り出した高
周波出力の一端を回路のグランドに接続することがで
き、同軸ケーブルやコネクタ等で出力を取り扱いやすく
することができる。
介して接続しているが、例えば、図１０の実施例のよう
に、トランスを介さずに負荷Ｒを直接接続しても良い。
この回路は本発明の効果が得られる構成のうち、最も部
品点数が少なくて済む利点がある。一方、出力トランス
を用いて高周波出力を取り出す場合には、取り出した高
周波出力の一端を回路のグランドに接続することがで
き、同軸ケーブルやコネクタ等で出力を取り扱いやすく
することができる。
【００１７】以上の実施例では、負荷Ｒは抵抗の記号で
示してきたが、例えば、放電灯のようなものであっても
良い。その一例として、高周波電磁界により放電、発光
する無電極放電灯を負荷とした実施例を図１１に示す。
図中、４は無電極放電灯、５は無電極放電灯４の近傍に
巻回された誘導コイル、６は増幅回路と放電灯４のイン
ピーダンスを整合させて、電力を効率良く供給するため
のマッチング回路である。なお、以上の各実施例におい
て、各回路の定数は、Ｅ級動作を行うように調整される
ことは言うまでもない。
示してきたが、例えば、放電灯のようなものであっても
良い。その一例として、高周波電磁界により放電、発光
する無電極放電灯を負荷とした実施例を図１１に示す。
図中、４は無電極放電灯、５は無電極放電灯４の近傍に
巻回された誘導コイル、６は増幅回路と放電灯４のイン
ピーダンスを整合させて、電力を効率良く供給するため
のマッチング回路である。なお、以上の各実施例におい
て、各回路の定数は、Ｅ級動作を行うように調整される
ことは言うまでもない。
【００１８】
【発明の効果】本発明によれば、共振回路を用いたＥ級
プッシュプル電力増幅回路において、直流電源の一方の
電極に第１及び第２のインダクタの各一端を接続し、第
１及び第２のインダクタの各他端にそれぞれ第３及び第
４のインダクタの各一端を接続し、第３及び第４のイン
ダクタの各他端と直流電源の他方の電極の間にそれぞれ
第１及び第２のスイッチング素子を接続し、第１及び第
２のスイッチング素子にそれぞれ第１及び第２のコンデ
ンサを並列的に接続し、第３及び第４のインダクタの各
一端間に第５のインダクタを接続し、第３及び第４のイ
ンダクタにそれぞれ第３及び第４のコンデンサを並列的
に接続し、それぞれスイッチング素子の動作周波数付近
において略等しい容量性インピーダンスを示すように定
数設定して、第５のインダクタと共に共振回路を構成
し、この共振回路はスイッチング素子の動作周波数付近
に共振点を有しており、第１及び第２のスイッチング素
子を交互にオン・オフ駆動して、第３及び第４のインダ
クタとコンデンサの並列接続又は第５のインダクタに結
合された負荷回路に出力電力を供給するようにしたもの
であるから、第１及び第２のスイッチング素子に対して
対称的な回路構成となり、実装時の銅箔パターンの長さ
の違いを無くすことができるとともに、回路間の高周波
的な結合も均一にすることができ、したがって、回路中
の対応する要素を略等しく設計するだけで、極めて対称
的な動作を得ることができ、２つのスイッチング素子を
理想状態又はそれに近い状態で動作させることが比較的
容易に出来るようになる。
プッシュプル電力増幅回路において、直流電源の一方の
電極に第１及び第２のインダクタの各一端を接続し、第
１及び第２のインダクタの各他端にそれぞれ第３及び第
４のインダクタの各一端を接続し、第３及び第４のイン
ダクタの各他端と直流電源の他方の電極の間にそれぞれ
第１及び第２のスイッチング素子を接続し、第１及び第
２のスイッチング素子にそれぞれ第１及び第２のコンデ
ンサを並列的に接続し、第３及び第４のインダクタの各
一端間に第５のインダクタを接続し、第３及び第４のイ
ンダクタにそれぞれ第３及び第４のコンデンサを並列的
に接続し、それぞれスイッチング素子の動作周波数付近
において略等しい容量性インピーダンスを示すように定
数設定して、第５のインダクタと共に共振回路を構成
し、この共振回路はスイッチング素子の動作周波数付近
に共振点を有しており、第１及び第２のスイッチング素
子を交互にオン・オフ駆動して、第３及び第４のインダ
クタとコンデンサの並列接続又は第５のインダクタに結
合された負荷回路に出力電力を供給するようにしたもの
であるから、第１及び第２のスイッチング素子に対して
対称的な回路構成となり、実装時の銅箔パターンの長さ
の違いを無くすことができるとともに、回路間の高周波
的な結合も均一にすることができ、したがって、回路中
の対応する要素を略等しく設計するだけで、極めて対称
的な動作を得ることができ、２つのスイッチング素子を
理想状態又はそれに近い状態で動作させることが比較的
容易に出来るようになる。
【００１９】また、負荷回路を第３及び第４のインダク
タを兼ねる出力トランスの２次巻線に接続すれば、結合
用の出力トランスに対する損失熱設計を簡単化できると
共に、Ｅ級プッシュプル電力増幅回路において、高効率
増幅を実現するために重要な共振回路のインダクタンス
値の調整を簡単化できる効果がある。
タを兼ねる出力トランスの２次巻線に接続すれば、結合
用の出力トランスに対する損失熱設計を簡単化できると
共に、Ｅ級プッシュプル電力増幅回路において、高効率
増幅を実現するために重要な共振回路のインダクタンス
値の調整を簡単化できる効果がある。
【００２０】また、前記共振回路の中央の第５のインダ
クタを略２等分して、その中点を回路のグランドに接続
すれば、回路から放射される高周波ノイズを減少させる
ことができると共に、高周波に対しても各素子の端子電
圧を安定させることができ、回路全体の動作を安定させ
る効果がある。このとき、略２等分したインダクタの各
々にコンデンサを直列的に挿入すれば、第１及び第２の
インダクタを介して直流電源から流れる直流電流を遮断
することができる。
クタを略２等分して、その中点を回路のグランドに接続
すれば、回路から放射される高周波ノイズを減少させる
ことができると共に、高周波に対しても各素子の端子電
圧を安定させることができ、回路全体の動作を安定させ
る効果がある。このとき、略２等分したインダクタの各
々にコンデンサを直列的に挿入すれば、第１及び第２の
インダクタを介して直流電源から流れる直流電流を遮断
することができる。
【００２１】また、スイッチング素子として電界効果ト
ランジスタのように出力容量を有する素子を用いて、そ
の出力容量をそれぞれ第１及び第２のコンデンサの全部
又は一部として用いたり、負荷回路をトランスを介して
接続し、このトランスの漏れインダクタンスを共振回路
の誘導性要素として用いれば、部品点数を少なくできる
という利点がある。
ランジスタのように出力容量を有する素子を用いて、そ
の出力容量をそれぞれ第１及び第２のコンデンサの全部
又は一部として用いたり、負荷回路をトランスを介して
接続し、このトランスの漏れインダクタンスを共振回路
の誘導性要素として用いれば、部品点数を少なくできる
という利点がある。
【図１】本発明の基本構成を示す回路図である。
【図２】本発明の第１実施例の回路図である。
【図３】本発明の第２実施例の回路図である。
【図４】本発明の第３実施例の回路図である。
【図５】本発明の第４実施例の回路図である。
【図６】本発明の第５実施例の回路図である。
【図７】本発明の第６実施例の回路図である。
【図８】本発明の第７実施例の回路図である。
【図９】本発明の第８実施例の回路図である。
【図１０】本発明の第９実施例の回路図である。
【図１１】本発明の第１０実施例の回路図である。
【図１２】第１の従来例の回路図である。
【図１３】第１の従来例の動作を示す波形図である。
【図１４】第２の従来例の回路図である。
【図１５】第２の従来例に用いる駆動信号源の回路図で
ある。
ある。
【図１６】第２の従来例の理想状態での動作を示す波形
図である。
図である。
【図１７】第２の従来例の理想状態からずれた状態での
動作を示す波形図である。
動作を示す波形図である。
Ｑ１，Ｑ２ 第１、第２のスイッチング素子
Ｃ１〜Ｃ４ 第１〜第４のコンデンサ
Ｌ１〜Ｌ５ 第１〜第５のインダクタ
７ 直流電源
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 山本 正平
大阪府門真市大字門真1048番地 松下電
工株式会社内
(72)発明者 塩浜 英二
大阪府門真市大字門真1048番地 松下電
工株式会社内
(72)発明者 平松 宏司
大阪府門真市大字門真1048番地 松下電
工株式会社内
(72)発明者 片岡 省三
大阪府門真市大字門真1048番地 松下電
工株式会社内
(72)発明者 阿南 真一
大阪府門真市大字門真1048番地 松下電
工株式会社内
(56)参考文献 特開 平４−317218（ＪＰ，Ａ)
特開 平４−355505（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H03F 1/00 - 3/72
H03K 17/16
H02M 7/48
Claims (8)
- 【請求項１】 直流電源の一方の電極に各一端を接続
された第１及び第２のインダクタと、各一端を第１及び
第２のインダクタの各他端にそれぞれ接続された第３及
び第４のインダクタと、直流電源の他方の電極と第３及
び第４のインダクタの各他端の間にそれぞれ接続された
第１及び第２のスイッチング素子と、第１及び第２のス
イッチング素子を交互にオン／オフさせる駆動手段と、
第１及び第２のスイッチング素子のそれぞれに並列に接
続された第１及び第２のコンデンサと、第３及び第４の
インダクタにそれぞれ並列に接続されて容量性要素を構
成する第３及び第４のコンデンサと、第３及び第４のイ
ンダクタの前記各一端の間に接続された第５のインダク
タと、第３及び第４のインダクタ又は第５のインダクタ
に結合された負荷回路から成り、第３のコンデンサと第
３のインダクタの並列接続及び第４のコンデンサと第４
のインダクタの並列接続は、それぞれスイッチング素子
の動作周波数付近において略等しい容量性インピーダン
スを示すように定数設定がなされて、第５のインダクタ
と共に共振回路を構成しており、この共振回路は、スイ
ッチング素子の動作周波数付近に共振点を有しているこ
とを特徴とするＥ級プッシュプル電力増幅回路。 - 【請求項２】 第１及び第２のインダクタ、第３及び
第４のインダクタ、第１及び第２のコンデンサ、第３及
び第４のコンデンサ、並びに第１及び第２のスイッチン
グ素子はそれぞれ略等しい特性を有することを特徴とす
る請求項１記載のＥ級プッシュプル電力増幅回路。 - 【請求項３】 第５のインダクタを略等しい第６及び
第７のインダクタの直列回路に置き換えて、第６及び第
７のインダクタのそれぞれに略等しい第５及び第６のコ
ンデンサを直列に接続し、全体として第５のインダクタ
と略等しい誘導性要素を構成し、第５のコンデンサと第
６のインダクタの直列回路と、第６のコンデンサと第７
のインダクタの直列回路の接続点を直流電源の前記他方
の電極に接続したことを特徴とする請求項１又は２に記
載のＥ級プッシュプル電力増幅回路。 - 【請求項４】 前記第１及び第２のスイッチング素子
は出力容量を有する素子であり、その出力容量をそれぞ
れ第１及び第２のコンデンサの全部又は一部として用い
ることを特徴とする請求項１又は２又は３に記載のＥ級
プッシュプル電力増幅回路。 - 【請求項５】 前記出力容量を有する素子は電界効果
トランジスタであることを特徴とする請求項４記載のＥ
級プッシュプル電力増幅回路。 - 【請求項６】 前記負荷回路はトランスを介して接続
され、前記トランスの漏れインダクタンスを第３及び第
４のインダクタ又は第５のインダクタとして用いること
を特徴とする請求項１乃至５のいずれかに記載のＥ級プ
ッシュプル電力増幅回路。 - 【請求項７】 前記負荷回路は、無電極放電灯と、無電
極放電灯の近傍に巻回された誘導コイルと、インピーダ
ンスを整合させて電力を効率良く供給するためのマッチ
ング回路とから構成されていることを特徴とする請求項
１乃至６のいずれかに記載のＥ級プッシュプル電力増幅
回路。 - 【請求項８】 プリント基板に実装され、銅箔によるイ
ンピーダンスが第１及び第２のスイッチング素子に対し
て均一となるように構成したことを特徴とする請求項１
乃至７のいずれかに記載のＥ級プッシュプル電力増幅回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31386493A JP3460276B2 (ja) | 1993-12-14 | 1993-12-14 | Ｅ級プッシュプル電力増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31386493A JP3460276B2 (ja) | 1993-12-14 | 1993-12-14 | Ｅ級プッシュプル電力増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07170129A JPH07170129A (ja) | 1995-07-04 |
| JP3460276B2 true JP3460276B2 (ja) | 2003-10-27 |
Family
ID=18046427
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31386493A Expired - Fee Related JP3460276B2 (ja) | 1993-12-14 | 1993-12-14 | Ｅ級プッシュプル電力増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3460276B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6549071B1 (en) * | 2000-09-12 | 2003-04-15 | Silicon Laboratories, Inc. | Power amplifier circuitry and method using an inductance coupled to power amplifier switching devices |
| KR101102128B1 (ko) * | 2009-12-15 | 2012-01-02 | 서울대학교산학협력단 | Ｅ 급 전력 증폭기 |
| US8744378B2 (en) * | 2012-02-09 | 2014-06-03 | Texas Instruments Incorporated | LINC transmitter with improved efficiency |
| JP2016152640A (ja) * | 2015-02-16 | 2016-08-22 | Tdk株式会社 | 共振インバータおよび共振型電源装置 |
| JP6714887B2 (ja) * | 2019-05-28 | 2020-07-01 | Tdk株式会社 | 共振インバータおよび共振型電源装置 |
-
1993
- 1993-12-14 JP JP31386493A patent/JP3460276B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07170129A (ja) | 1995-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5822201A (en) | Double-ended inverter with boost transformer having output side impedance element | |
| US5327337A (en) | Resonant push-pull switching power amplifier | |
| US7214934B2 (en) | Radio frequency power generator | |
| EP1601098B1 (en) | RF generator with commutation inductor | |
| US7046088B2 (en) | Power amplifier | |
| JP4808814B2 (ja) | パワー変換のためのスイッチング式インバータ及びコンバータ | |
| US6922101B2 (en) | Phase shift modulation class D amplifier | |
| WO2001065893A3 (en) | Electronic ballast | |
| US6194840B1 (en) | Self-oscillating resonant converter with passive filter regulator | |
| JP2831252B2 (ja) | Ｅ級プッシュプル電力増幅回路 | |
| US5675491A (en) | Self-exciting push-pull inverter having reduced dielectric strength requirements | |
| US7030568B2 (en) | Circuit arrangement for operation of one or more lamps | |
| JP3460276B2 (ja) | Ｅ級プッシュプル電力増幅回路 | |
| US6107753A (en) | Radio frequency electronic ballast with integrated power factor correction stage | |
| US9548706B2 (en) | High-frequency generator | |
| JP3248919B2 (ja) | ランプ点灯用回路配置 | |
| JP2831257B2 (ja) | Ｅ級プッシュプル電力増幅回路 | |
| JP3355734B2 (ja) | Ｅ級プッシュプル電力増幅回路 | |
| JP3548819B2 (ja) | 周波数切替型発振器及びそれを用いた電子機器 | |
| KR20230002729A (ko) | 임피던스 정합 회로 및 플라즈마 공급 시스템 및 작동 방법 | |
| JP5207390B2 (ja) | Ｅｍ級増幅器及びこれを備えた機器 | |
| US6861811B2 (en) | Half bridge with constant amplitude drive signal | |
| JPH08124685A (ja) | 電力増幅回路 | |
| JP3482882B2 (ja) | 高周波電源回路 | |
| JP2004206937A (ja) | 高周波発振器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070815 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080815 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |