JP5773364B2

JP5773364B2 - Ｅｍ級増幅器

Info

Publication number: JP5773364B2
Application number: JP2011246009A
Authority: JP
Inventors: 秀欽魏; 大雄関屋
Original assignee: Chiba University NUC
Current assignee: Chiba University NUC
Priority date: 2011-11-09
Filing date: 2011-11-09
Publication date: 2015-09-02
Anticipated expiration: 2031-11-09
Also published as: JP2013102400A

Description

本発明は、Ｅ_Ｍ級増幅器に関する。

増幅器は、入力された信号を増幅する回路を有し、無線通信やインダクションヒーティング等の様々な機器に用いられる非常に有用なものである。

公知の増幅器としては、まずＥ級増幅器を挙げることができる（例えば下記非特許文献１）。Ｅ級増幅器は、例えば図９で示すように、定電圧源と、インダクタと、共振フィルタ、負荷とが直列に接続され、インダクタにソース又はドレイン領域の一方が接続されるスイッチング素子と、上記インダクタに接続されかつ上記スイッチング素子と並列に接続されるキャパシタと、を有する。このＥ級増幅器は、スイッチング素子のゲートに増幅対象となる信号を入力することで、負荷に増幅された信号を発生させることができる。

Ｅ級増幅器は、高動作周波数下において高効率であるといった利点を有する。しかしながら、遅いスイッチング素子を用いた場合、電力損失が発生してしまうといった課題を有する。

一方、上記Ｅ級増幅器の上記課題を解決するものとして、Ｅ_Ｍ級増幅器が提案されている（例えば、下記非特許文献２、３参照）。Ｅ_Ｍ級増幅器は、例えば図１０で示すように、主回路と、補助回路と、を有した増幅器となっている。

ＩＥＥＥＪＯＵＲＮＡＬＯＦＳＯＬＩＤ−ＳＴＡＴＥＣＩＲＣＵＩＴＳ，ＶＯＬ．ＳＣ．１０，ＮＯ．３，ＪＵＮＥ，１９７５ＩＥＥＥＴＲＡＮＳＡＣＴＩＯＮＳＯＮＭＩＣＲＯＷＡＶＥＴＨＥＯＲＹＡＮＤＴＥＣＨＮＩＱＵＥＳ，ＶＯＬ．５１，ＮＯ．６，ＪＵＮＥ，２００３Ｔｈｅ３４ｔｈＡｎｎｕａｌＣｏｎｆｅｒｅｎｃｅｏｆＴｈｅＩＥＥＥＩｎｄｕｓｔｒｉａｌＥｌｅｃｔｒｏｎｉｃｓＳｏｃｉｅｔｙ，ＩＥＣＯＮ２００８，ＰＰ６７９−６８４，Ｎｏｖ．２００８．

上記Ｅ_Ｍ級増幅器は、上記Ｅ級動作のメリットに加えて電力損失を抑えることができる点において有用である。

しかしながら、上記Ｅ_Ｍ級増幅器は、一般に不対象性の回路構成を有しており、これによって高調波歪みが生じてしまうといった課題がある。一方で、低高調波歪みを達成するためには、インピーダンスマッチングを行なう必要があるが、このマッチングは非常に困難性の高いものとなる。

そこで、本発明は、上記課題を解決し、高調波歪みを容易に低減させることのできるＥ_Ｍ級増幅器を提供することを目的とする。

上記課題を解決する本発明の第一の観点に係るＥ_Ｍ級増幅器は、主回路と、主回路に信号を入力する補助回路と、を有するＥ_Ｍ増幅器であって、主回路がプッシュプル構造を有することを特徴とする。

以上、本発明により、高調波歪みを容易に低減させることのできるＥ_Ｍ級増幅器を提供することができる。

実施形態１に係る増幅器の等価回路を示す図である。実施形態１に係る増幅器の要素における電流値又は電圧値を示す図である。実施形態１に係る増幅器の数値計算による波形、シミュレーションによる波形、回路実験による波形を比較した図である。実施形態１に係る増幅器の数値計算による波形、シミュレーションによる波形、回路実験による波形を比較した図である。実施形態１に係る増幅器のＱ値に対するＴＨＤを求めた図である。実施形態２に係る増幅器の等価回路を示す図である。実施形態２に係る増幅器の要素における電流値又は電圧値を示す図である。実施形態２に係る増幅器のＱ値に対するＴＨＤを求めた図である。公知のＥ級増幅器の等価回路を示す図である。公知のＥ_Ｍ級増幅器の等価回路を示す図である。

以下、本発明を実施するための最良の形態について図面を用いて詳細に説明するが、本発明は多くの異なる形態による実施が可能であり、以下の実施形態、実施例の記載にのみ限定されるものではない。

（実施形態１）
図１は、本実施形態に係る増幅器（以下「本増幅器」という。）１の等価回路を示す図である。なお、本実施形態に係るＥ_Ｍ級増幅器の形態は、様々な形態で実現が可能であり、例えば導電性の材料からなる配線がプリントされた基板に各種部品を配置し、これらをハンダ等で固定することで実現してもよいし、半導体集積回路を用いてチップ化したものとすることも可能であり、特に限定されるものではない。

図１で示すとおり、増幅器１は、主回路２と、補助回路３とを有し、主回路２は、プッシュプル構造を有する。なお図１で示される増幅器はＥ_Ｍ級増幅器である。

本実施形態に係る主回路２は、補助回路３から信号の入力を受け付け、この信号を増幅する機能を有するものである。主回路２は、限定されるわけではないが、第一の主基礎回路２１と、第二の主基礎回路２２と、第一の主基礎回路２１と第二の主基礎回路２２とを接続される負荷回路２３と、を有して構成されている。なお本実施形態において、第一の主基礎回路２１と、第二の主基礎回路２２とは、同様な構造を有して構成されている。ここで「同様な構造」とは、等価回路で表現した場合に、同一の対称な構造を有していることを意味する。なおここで「第一」、「第二」等を用いて表現しているが、これらは同様の構造を複数有する本回路において説明を分かりやすく説明するため付している修飾語に過ぎず、この修飾語のみによって素子又は回路の機能自体が異なるというわけではない。この点は、以下の説明において同様である。

また本実施形態において、第一の主基礎回路２１の構造は、Ｅ_Ｍ級増幅器としての機能を実現することができる構造を有する限りにおいて限定されるわけではないが、第一の定電圧源２１１と、定電圧源２１１に接続される第一のインダクタ２１２と、第一のインダクタ２１２にドレイン領域が接続される第一のスイッチング素子２１３と、第一のインダクタ２１２に接続され、第一のスイッチング素子２１３と並列に接続される第一のキャパシタ２１４と、を有して構成されている。

また本実施形態において、第二の主基礎回路２２の構造も、上記第一の主基礎回路２１の構造と同様、Ｅ_Ｍ級増幅器としての機能を実現することができる構造を有する限りにおいて限定されるわけではないが、第二の定電圧源２２１と、定電圧源２２１に接続される第二のインダクタ２２２と、第二のインダクタ２２２にドレイン領域が接続される第一のスイッチング素子２２３と、第二のインダクタ２２２に接続され、第一のスイッチング素子２１３と並列に接続される第二のキャパシタ２２４と、を有して構成されている。

また本実施形態において、負荷回路２３の構造は、限定されるわけではないが、負荷２３１と、負荷回路用共振フィルタ２３２と、を有して構成されている。

本実施形態において第一の定電圧源２１１は、直流電圧を発生させることのできるものである。第一の定電圧源
４の電圧の範囲は、出力する信号の振幅等を考慮する限りにおいて当然に調整可能である。

本実施形態において、第一の主基礎回路２１における第一のインダクタ２１２は、上記の通り第一の定電圧源２１１に接続されている。第一のインダクタとしては、限定されるわけではないが、例えばコイルを好適に採用することができる。なお、第一のインダクタ２１２の第一の定電圧源２１１に接続されていない側は、第一のスイッチング素子２１３、第一のキャパシタ２１４、負荷回路２３、後述する第一の補助基礎回路における第一の共振フィルタ３１５に接続されている。第一のインダクタ２１２のインダクタンスは、適宜調整可能である。

第一の主基礎回路２１における第一のスイッチング素子２１３は、ゲートの入力に応じて、ソース領域とドレイン領域の間の通電、絶縁を制御することのできるものであり、この限りにおいて限定されるわけではないが、ｎ型のＭＯＳＦＥＴを好ましく採用することができる。なお本実施形態において、第一のインダクタ２１２に接続されていない側のソース領域は、グラウンドに接地されている。

第一の主基礎回路２１における第一のキャパシタ２１４は、電荷を蓄積することのできるものである。本実施形態に係る第一のキャパシタ２１４は上記の通り第一のインダクタ２１２に接続されており、かつ、第一のスイッチング素子２１３と並列に接続されており、しかも、第一のインダクタ２１２に接続されている側と反対の側はグラウンドに接地されている。

また本実施形態において、第二の主基礎回路２２における第二のインダクタ２２２は、上記の通り第二の定電圧源２２１に接続されている。第ニのインダクタ２２２としては、限定されるわけではないが、例えばコイルを好適に採用することができる。なお、第二のインダクタ２２２の第二の定電圧源２２１に接続されていない側は、第二のスイッチング素子２２３、第一のキャパシタ２２４、負荷回路２３、後述する第二の補助基礎回路における第二の共振フィルタ３２５に接続されている。第二のインダクタ２２２のインダクタンスは、適宜調整可能である。なおこの場合において、第二の定電圧源２２１の電圧値と第一の定電圧源２１２の電圧値とは等しく、第二のインダクタ２２２のインダクタンスと第一のインダクタ２２２のインダクタンスとは等しくなるようになっており、更に、第二のキャパシタ２２４の容量と第一のキャパシタ２１４の容量とはそれぞれ等しくなっている。

第二の主基礎回路２２における第二のスイッチング素子２２３は、ゲートの入力に応じて、ソース領域とドレイン領域の間の通電、絶縁を制御することのできるものであり、この限りにおいて限定されるわけではないが、ｎ型のＭＯＳＦＥＴを好ましく採用することができる。なお本実施形態において、第二のインダクタ２２２に接続されていない側のソース領域は、グラウンドに接地されている。

第二の主基礎回路２２における第二のキャパシタ２２４は、電荷を蓄積することのできるものである。本実施形態に係る第二のキャパシタ２２４は上記の通り第二のインダクタ２２２に接続されており、かつ、第二のスイッチング素子２２３と並列に接続されており、しかも、第二のインダクタ２２２に接続されている側と反対の側はグラウンドに接地されている。

また本実施形態において、負荷２３１は、増幅された信号に基づき所望の処理を行うものである。負荷２３１の構成としては、限定されるわけではないが、例えば機器が無線通信機器であれば、アンテナ等を採用することができる。

また本実施形態において、負荷回路用共振フィルタ２３２は、共振を用いて所望の周波数以外の信号を除去することのできるものであり、限定されるわけではないが、共振フィルタ用のキャパシタ２３２１と、共振フィルタ用のインダクタ２３２２を直列に接続させたものであることは好ましい一例である。図１の例では、負荷回路用共振フィルタ２１５は、第一の主基礎回路２１の第一のインダクタ２１２に接続されるキャパシタ２３２１と、これに直列に接続されるインダクタ２３２２と、を有して構成されている。なお、インダクタ２３２２の負荷に接続されていない方は、第二の主基礎回路２２における第二のインダクタ２２２に接続されている。なお、図１の例では、キャパシタ２３２２とインダクタ２３２１の間に配置されているが、キャパシタ２３２２とインダクタ２３２１の接続の方向、負荷２３１の接続位置は適宜調整可能である。

また本実施形態において、補助回路３は、主回路２において処理される信号に対して動作周波数の２以上の整数倍の周波数、かつ、適切な位相差を持つ電流を作成するための回路であり、この限りにおいて限定されるわけではないが、本実施形態において補助回路３は、第一の補助基礎回路３１と、第二の補助基礎回路３２とを有して構成されている。

本実施形態において第一の補助基礎回路３１は、第三の定電圧源３１１と、第三の定電圧源３１１に接続される第三のインダクタ３１２と、第三のインダクタ３１２に接続される第一の共振フィルタ３１５と、第三のインダクタ３１２にドレイン領域が接続される第三のスイッチング素子３１３と、上記第三のインダクタ３１２に接続されかつ上記第三のスイッチング素子３１３と並列に接続される第三のキャパシタ３１４と、を有し、第一の共振フィルタ３１５は、第一の主基礎回路２１の第一のインダクタ２１２と負荷回路２３とを接続する配線に接続されており、信号を出力する。なお、第三のスイッチング素子３１３のゲートは、Ｅ_Ｍ級増幅器外部からの入力を受け付ける。

本実施形態において、第三の定電圧源３１１は、第一の補助回路３１に一定電圧を入力することができるものである。

本実施形態において、第一の補助基礎回路３１における第三のインダクタ３１２は、上記の通り第三の定電圧源３１１に接続されている。第三のインダクタとしては、限定されるわけではないが、例えばコイルを好適に採用することができる。なお、第三のインダクタ３１２の第三の定電圧源３１１に接続されていない側は、第三のスイッチング素子３１３、第三のキャパシタ３１４、第一の共振フィルタ３１５に接続されている。第三のインダクタ２１２のインダクタンスは、適宜調整可能である。

第一の補助基礎回路３１における第三のスイッチング素子３１３は、ゲートの入力に応じて、ソース領域とドレイン領域の間の通電、絶縁を制御することのできるものであり、この限りにおいて限定されるわけではないが、ｎ型のＭＯＳＦＥＴを好ましく採用することができる。なお本実施形態において、第三のインダクタ３１２に接続されていない側のソース領域は、グラウンドに接地されている。

第一の補助基礎回路３１における第三のキャパシタ３１４は、電荷を蓄積することのできるものである。本実施形態に係る第三のキャパシタ３１４は上記の通り第三のインダクタ３１２に接続されており、かつ、第三のスイッチング素子３１３と並列に接続されており、しかも、第三のインダクタ３１２に接続されている側と反対の側はグラウンドに接地されている。

また本実施形態において、第一の補助基礎回路３１における第三の共振フィルタ３１５は、上記第三のキャパシタ３１２に接続されており、他方は上記第一の主基礎回路２１、より具体的には第一のインダクタ２１２に接続されている。第三の共振フィルタ３１５の構成としては、限定されるわけではないが、例えば、共振フィルタ用インダクタ３１５２と、共振フィルタ用キャパシタ３１５１とを直列に接続させた構成とすることができる。

本実施形態において第二の補助基礎回路３２は、第四の定電圧源３２１と、第四の定電圧源３２１に接続される第四のインダクタ３２２と、第四のインダクタ３２２に接続される第二の共振フィルタ３２５と、第四のインダクタ３２２にドレイン領域が接続される第四のスイッチング素子３２３と、上記第四のインダクタ３２２に接続されかつ上記第四のスイッチング素子３２３と並列に接続される第四のキャパシタ３２４と、を有し、第二の共振フィルタ３２５は、第二の主基礎回路２２の第二のインダクタ２２２と負荷回路２３とを接続する配線に接続されており、信号を出力する。なお、第四のスイッチング素子３２３のゲートは、Ｅ_Ｍ級増幅器外部からの入力を受け付ける。

本実施形態において、第四の定電圧源３２１は、第二の補助回路３２に一定電圧を入力することができるものである。

本実施形態において、第二の補助基礎回路３２における第四のインダクタ３２２は、上記の通り第四の定電圧源３２１に接続されている。第四のインダクタとしては、限定されるわけではないが、例えばコイルを好適に採用することができる。なお、第四のインダクタ３２２の第四の定電圧源３２１に接続されていない側は、第四のスイッチング素子３２３、第四のキャパシタ３２４、第二の共振フィルタ３２５に接続されている。第四のインダクタ３２２のインダクタンスは、適宜調整可能である。なおこの場合において、第四の定電圧源３２１の電圧値と第三の定電圧源３１２の電圧値とは等しく、第四のインダクタ３２２のインダクタンスと第三のインダクタ３２２のインダクタンスとは等しくなるようになっており、更に、第四のキャパシタ３２４の容量と第三のキャパシタ３１４の容量とはそれぞれ等しくなっている。

第二の補助基礎回路３２における第四のスイッチング素子３２３は、ゲートの入力に応じて、ソース領域とドレイン領域の間の通電、絶縁を制御することのできるものであり、この限りにおいて限定されるわけではないが、ｎ型のＭＯＳＦＥＴを好ましく採用することができる。なお本実施形態において、第四のインダクタ３２２に接続されていない側のソース領域は、グラウンドに接地されている。

第二の補助基礎回路３２における第四のキャパシタ３２４は、電荷を蓄積することのできるものである。本実施形態に係る第四のキャパシタ３２４は上記の通り第四のインダクタ３２２に接続されており、かつ、第四のスイッチング素子３２３と並列に接続されており、しかも、第四のインダクタ３２２に接続されている側と反対の側はグラウンドに接地されている。

また本実施形態において、第二の補助基礎回路３２における第二の共振フィルタ３２５は、上記第四のキャパシタ３２２に接続されており、他方は上記第二の主基礎回路２２、より具体的には第二のインダクタ２２２に接続されている。第二の共振フィルタ３２５の構成としては、限定されるわけではないが、例えば、共振フィルタ用インダクタ３２５２と、共振フィルタ用キャパシタ３２５１とを直列に接続させた構成とすることができる。

ここで、本実施形態に係るＥ_Ｍ級増幅器の動作について、詳細に説明する。

まず、第一のスイッチング素子２１３、第二のスイッチング素子２２３、第三のスイッチング素子３１３、第四のスイッチング素子３２３のゲートそれぞれに、図２で示すとおりの電圧を印加し、ＯＮ、ＯＦＦの制御を行なう（図中、左列Ｄｒ１１は第一のスイッチング素子２１３のＯＮ、ＯＦＦを、右列Ｄｒ１２は第二のスイッチング素子２２３のＯＮ、ＯＦＦを、左列Ｄｒ２１は第三のスイッチング素子のＯＮ、ＯＦＦを、右列Ｄｒ２２は第四のスイッチング素子のＯＮ、ＯＦＦをそれぞれ示す）。本実施形態にかかる増幅器において、第一のスイッチング素子２１３と第二のスイッチング素子２２３のＯＮ状態、ＯＦＦ状態は同一時点において逆になっており、第三のスイッチング素子３１３及び第四のスイッチング素子３２３のＯＮ、ＯＦＦは第一のスイッチング素子のＯＮ、ＯＦＦの２倍の速さで切り替えられる。

また本実施形態では、図２で示すとおり、第一のスイッチング素子２１３、第二のスイッチング素子２２３は、ＯＦＦ状態において、スイッチ電流の値、スイッチ電圧の値それぞれが０となっており、その傾きもそれぞれ０となっている。なお図中、左列ＶＳ１１は、第一のスイッチング素子のスイッチ電圧の値を、左列ｉＳ１１は第一のスイッチング素子のスイッチ電流の値を、右列ＶＳ１２は、第二のスイッチング素子のスイッチ電圧の値を、左列ｉＳ１２は第二のスイッチング素子のスイッチ電流の値をそれぞれ示している。

また本実施形態において、第三のスイッチング素子、第四のスイッチング素子は、図２で示すように、ＯＦＦ状態からＯＮ状態となる際、スイッチング電圧の値がそれぞれ０となっている。なお図２に、第三のスイッチング素子、第四のスイッチング素子におけるスイッチング電圧の値も示しておく。図中、左欄ＶＳ２１は、第三のスイッチング素子におけるスイッチング電圧の値を、右欄ＶＳ２２は、第四のスイッチング素子におけるスイッチング電圧の値を示している。

上記の条件による数値計算による波形、シミュレーションによる波形を比較した図を図３、図４にそれぞれ示しておく。この結果、Ｅ_Ｍ級増幅器を満足し、電力変換効率９５．６％を達成できることを確認した。なお図３、図４において、左列は数値計算による波形を、右列はシミュレーションによる波形を示している。図３のそれぞれの列において、ｉＳ１２は、第二のスイッチング素子におけるスイッチング電流の値を示しており、図４のｉｏ１は負荷における電流値を示している。

一方、高調波歪みを比較するため、本実施形態に係る増幅器のほか、第一の主回路部及び第一の補助回路だけからなる増幅器（図１２参照）を用い、同様の条件の下、Ｑ値に対するＴＨＤを求めた。この結果を図５に示しておく。この図より、本増幅器がこの比較対象となる従来の増幅器よりも高調波歪みが低くなっていることが確認できる。

以上、本実施形態により、高調波歪みを容易に低減させることのできるＥ_Ｍ級増幅器を提供することができる。

（実施形態２）
本実施形態に係るＥ_Ｍ級増幅器は、ほぼ実施形態１と同様であるが、補助回路の構成が実施形態１と異なる。本実施形態では主に実施形態１との際について説明し、その他の共通する構成についての説明は省略する。図６は、本実施形態に係るＥ_Ｍ級増幅器の等価回路図である。

実施形態１では、補助回路３が二つの補助基礎回路からなっているが、本実施形態では上記補助基礎回路一つで構成されている点が大きく異なる。すなわち、本実施形態に係る補助回路は、第三の定電圧源３１１と、第三の定電圧源３１１に接続される第三のインダクタ３１２と、第三のインダクタ３１２に接続される第一の共振フィルタ３１５及び第二の共振フィルタ３２５と、第三のインダクタ３１２にドレイン領域が接続される第三のスイッチング素子３１３と、上記第三のインダクタ３１２に接続されかつ上記第三のスイッチング素子３１３と並列に接続される第三のキャパシタ３１４と、を有し、第一の共振フィルタ３１５は、第一の主基礎回路２１の第一のインダクタ２１２と負荷回路２３とを接続する配線に接続されており、信号を出力する。また第二の共振フィルタ３２５は、第二の主基礎回路２２の第一のインダクタ２２２と負荷回路２３とを接続する配線に接続されており、信号を出力する。なお、第三のスイッチング素子３１３のゲートは、Ｅ_Ｍ級増幅器外部からの入力を受け付ける。

またここで、本実施形態に係るＥ_Ｍ級増幅器の動作について、詳細に説明する。

まず、第一のスイッチング素子２１３、第二のスイッチング素子２２３、第三のスイッチング素子３１３のゲートそれぞれに、図７で示すとおりの電圧を印加し、ＯＮ、ＯＦＦの制御を行なう。本実施形態にかかる増幅器において、第一のスイッチング素子２１３と第二のスイッチング素子２２３のＯＮ状態、ＯＦＦ状態は同一時点において逆になっており、第三のスイッチング素子３１３のＯＮ、ＯＦＦは第一のスイッチング素子のＯＮ、ＯＦＦの２倍の速さで切り替えられる。また本実施形態では、図７で示すとおり、第一のスイッチング素子２１３、第二のスイッチング素子２２３は、ＯＦＦ状態において、スイッチ電流の値、スイッチ電圧の値それぞれが０となっており、その傾きもそれぞれ０となっている。なお図中、左列Ｄｒ１は第一のスイッチング素子のＯＮ、ＯＦＦを、右列Ｄｒ２は第二のスイッチング素子のＯＮ、ＯＦＦを、左列ＶＳ１は第一のスイッチング素子のスイッチング電圧の値を、右列ＶＳ２は第二のスイッチング素子のスイッチング電圧の値を、左列ｉＳ１は第一のスイッチング素子のスイッチング電流の値を、右列ｉＳ２は第二のスイッチング素子のスイッチング電流の値を、左列Ｄｒｉｎｊは第三のスイッチング素子のＯＮ、ＯＦＦを、右列ｉｏは負荷の電流値を、それぞれ示している。

また本実施形態において、第三のスイッチング素子は、図７で示すように、ＯＦＦ状態からＯＮ状態となる際、スイッチング電圧の値がそれぞれ０となっている。なお図７に、第三のスイッチング素子におけるスイッチング電流の値も示しておく。図中、左欄ＶＳｉｎｊは第三のスイッチング素子のスイッチング電圧の値を示している。

上記の条件による計算の結果、出力電圧５０．８Ｗ、周波数１ＭＨｚ及び抵抗１３．５Ωにおいて、９６．２％の電力変換効率及び３．２６％の高調波歪み率を達成することが確認された。

一方、高調波歪みを比較するため、本実施形態に係る増幅器のほか、対称形Ｅ級増幅器を用い、同様の条件の下、Ｑ値に対するＴＨＤ及び出力電力Ｐｏを求めた。この結果を図８に示しておく。この図より、本増幅器は比較対象となるＥ級増幅器よりも出力が高いこと、及びＴＨＤが低くなっていることを確認した。この結果、対称形Ｅ級増幅器と本実施形態に係るＥ_Ｍ級増幅器のＴＨＤはほぼ等しく、高調波の注入がＴＨＤに悪影響を及ぼさず、高電力及び低ＴＨＤを達成できることを確認した。

本発明は、ＥＭ級増幅器として様々な電気製品に応用が可能であり、産業上の利用可能性がある。

Claims

主回路と、前記主回路に信号を入力する補助回路と、を有するＥ_Ｍ級増幅器であって、
前記主回路は、第一の主基礎回路と、前記第一の主基礎回路と同様な構造の第二の主基礎回路と、前記第一の主基礎回路と前記第二の主基礎回路に接続される負荷回路と、を有して構成され、
前記第一の主基礎回路は、
第一の定電圧源に接続される入力端子と、
前記入力端子に接続される第一のインダクタと、
前記第一のインダクタにドレイン領域が接続される第一のスイッチング素子と並列に接続される第一のキャパシタと、を有しており、
前記第二の主基礎回路は、
第二の定電圧源に接続される入力端子と、
前記入力端子に接続される第二のインダクタと、
前記第二のインダクタにドレイン領域が接続される第二のスイッチング素子と、
前記第二のインダクタに接続され、前記第二のスイッチング素子と並列に接続される第二のキャパシタと、を有しており、
前記補助回路は、
第三の定電圧源と、
前記第三の定電圧源に接続される第三のインダクタと、
前記第三のインダクタに接続される第一の共振フィルタ及び第二の共振フィルタと、
前記第三のインダクタにドレイン領域が接続される第三のスイッチング素子と、
前記第三のインダクタに接続され、前記第三のスイッチング素子と並列に接続される第三のキャパシタと、を有しており、
前記第一の共振フィルタは、前記第一の基礎主回路における前記第一のインダクタと前記負荷回路とを接続する配線に接続されており、
前記第二の共振フィルタは、前記第二の基礎主回路における前記第二のインダクタと前記負荷回路とを接続する配線に接続されているＥ _Ｍ級増幅器。