KR20130066398A - 기능블럭을 포함하는 ＳｏＣ의 클락 제어 방법, 이를 구현한 ＳｏＣ 및 이를 포함하는 반도체 시스템 - Google Patents

기능블럭을 포함하는 ＳｏＣ의 클락 제어 방법, 이를 구현한 ＳｏＣ 및 이를 포함하는 반도체 시스템 Download PDF

Info

Publication number
KR20130066398A
KR20130066398A KR1020110133195A KR20110133195A KR20130066398A KR 20130066398 A KR20130066398 A KR 20130066398A KR 1020110133195 A KR1020110133195 A KR 1020110133195A KR 20110133195 A KR20110133195 A KR 20110133195A KR 20130066398 A KR20130066398 A KR 20130066398A
Authority
KR
South Korea
Prior art keywords
frequency
mode
clock
state
function block
Prior art date
Application number
KR1020110133195A
Other languages
English (en)
Other versions
KR101851614B1 (ko
Inventor
김동근
권순철
김시영
이재곤
허정훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020110133195A priority Critical patent/KR101851614B1/ko
Priority to US13/687,637 priority patent/US8928385B2/en
Priority to JP2012268484A priority patent/JP5997029B2/ja
Priority to DE102012111916A priority patent/DE102012111916A1/de
Priority to TW101146938A priority patent/TWI564705B/zh
Priority to CN201210535320.8A priority patent/CN103163940B/zh
Publication of KR20130066398A publication Critical patent/KR20130066398A/ko
Priority to US14/559,131 priority patent/US9054680B2/en
Application granted granted Critical
Publication of KR101851614B1 publication Critical patent/KR101851614B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/04—Shaping pulses by increasing duration; by decreasing duration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H03K21/08—Output circuits
    • H03K21/10—Output circuits comprising logic circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/19—Monitoring patterns of pulse trains
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Power Sources (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

적어도 하나 이상의 기능블럭을 포함하는 SoC의 클락 제어 방법 및 그 SoC가 개시된다. 본 발명의 SoC(System On Chip)의 클락 제어 방법은 기능블럭의 상태를 모니터링하는 단계, 상기 모니터링된 상태에 따라 상기 기능블럭의 상태를 비활성화모드, 적어도 하나의 웨이크업모드 또는 활성화모드로 판단하는 단계, 상기 기능블럭의 상태가 상기 비활성화 모드이면 기 설정된 제1주파수를 동작주파수로 설정하고, 상기 기능블럭의 상태가 상기 활성화 모드이면 기 설정된 제2주파수를 동작주파수로 설정하며, 상기 기능블럭의 상태가 상기 웨이크업모드이면 기 설정된 제3주파수를 동작주파수로 설정하는 단계 및 상기 설정한 동작주파수를 가진 동작클락을 상기 기능블럭에 공급하는 단계를 포함한다. 그 결과 기능블럭들 각각의 상태에 따라 각 기능블럭들에 공급되는 동작클락을 별도로 제어함으로써 불필요한 전력 소모를 감소시킬 수 있다. 또한 기능블럭이 비활성화 상태에서 활성화 상태로 변할 때 일어날 수 있는 전압 강하에 따른 오동작을 방지할 수 있다.

Description

기능블럭을 포함하는 ＳｏＣ의 클락 제어 방법, 이를 구현한 ＳｏＣ 및 이를 포함하는 반도체 시스템{METHOD OF CLOCK CONTROL OF SYSTEM ON CHIP INCLUDING FUNCTIONAL BLOCK, SYSTEM ON CHIP OF THE SAME AND SEMICONDUTOR SYSTEM INCLUDING THE SAME}
본 발명은 SoC(System on Chip)에 관한 것으로, 보다 구체적으로는 SoC 내 기능블럭에 공급되는 동작클락을 제어하는 클락 제어 방법, 이를 구현한 SoC 및 이를 포함하는 반도체 시스템에 관한 것이다.
SoC(System on Chip)는 기존의 여러 가지 기능을 가진 복잡한 시스템을 하나의 시스템으로 구현한 기술집약적 반도체 기술이다. SoC는 시스템 전체를 제어하는 프로세서와 그 프로세서에 의해서 제어되는 다양한 IP(Intellectual Properties: 이하 IP)로 구성된다. 여기서, IP라 함은 SoC에 집적될 수 있는 회로(circuit), 로직(logic), 또는 이들의 조합을 의미한다. 또한, 상기 회로 또는 상기 로직에는 코드(code)가 저장될 수 있다.
일반적으로 다양한 다수의 IP를 포함하는 SoC를 구비한 시스템은 배터리에 의해 동작하게 되므로 저전력 설계가 중요시된다. PLL(Phase Locked Loop) 등에 의해 기준클락이 SoC에 공급되면, 다수의 IP 각각은 그 기능에 따라 다양한 주파수를 갖는 동작클락에 따라 동작한다.
다수의 IP들은 그 기능에 따라 각각 활성화모드(active)일 수도 있고 비활성화모드(idle)일 수 있다. 어느 하나의 IP가 비활성화모드일 때 다른 하나의 IP가 활성화모드일 수도 있고, 적어도 둘 이상의 IP들이 동시에 활성화모드거나 비활성화모드일 수 있다.
상기 다수의 IP들 중 적어도 어느 하나가 비활성화모드로 동작을 하지 않을 때에도 상기 IP에 동작할 때와 같은 활성화모드의 동작클락을 계속 공급하게 되면, SoC는 불필요한 전력을 소모한다. 이와 같은 불필요한 전력 소모는 수백 MHz 내지 수 GHz의 주파수를 사용하는 IP의 경우 배터리의 수명에 큰 영향을 끼친다.
따라서, 본 발명이 이루고자 하는 기술적인 과제는 SoC 내 기능블럭의 상태에 따라 기능블럭에 공급되는 동작클락을 제어하여 소비전력을 감소시킬 수 있는 SoC의 클락 제어 방법, 이를 구현한 SoC 및 이를 포함하는 반도체 시스템을 제공하는 것이다.
상술한 기술적 과제를 해결하기 위하여, 적어도 하나 이상의 기능블럭을 포함하는 SoC(System On Chip)의 클락 제어 방법은 상기 기능블럭의 상태를 모니터링하는 단계, 상기 모니터링 된 상태에 따라 상기 기능블럭의 상태를 비활성화(idle)모드, 적어도 하나의 웨이크업모드 또는 활성화(active)모드로 판단하는 단계, 상기 기능블럭의 상태가 상기 비활성화(idle) 모드이면 기 설정된 제1주파수를 동작주파수로 설정하고, 상기 기능블럭의 상태가 상기 웨이크업모드이면 기 설정된 제3주파수를 동작주파수로 설정하며, 상기 기능블럭의 상태가 상기 활성화(active) 모드이면 기 설정된 제2주파수를 동작주파수로 설정하는 단계 및 상기 설정한 동작주파수를 가진 동작클락을 상기 기능블럭에 공급하는 단계를 포함한다.
상기 판단하는 단계는 상기 기능블럭이 상기 비활성화 상태이면 비활성화모드로 판단하고, 상기 설정하는 단계는 상기 비활성화모드에 상응하여 상기 기준클락의 주파수를 다수의 분주비 중 제1분주비로 분주(divide)한 상기 제1주파수를 상기 동작주파수로 설정한다.
상기 판단하는 단계는 상기 기능블럭이 상기 활성화 상태인 동안 활성화모드로 판단하고, 상기 설정하는 단계는 상기 기준클락의 주파수를 다수의 분주비 중 제2분주비로 분주(divide)한 상기 제2주파수를 상기 동작주파수로 설정한다.
상기 판단하는 단계는 상기 기능블럭이 상기 비활성화 상태에서 활성화 상태로 변한 시점부터 기 설정된 카운트타임 동안이 경과할 때까지 하나의 웨이크업모드로 판단하고, 상기 설정하는 단계는 상기 기준클락의 주파수를 적어도 하나의 웨이크업분주비로 분주(divide)한 각 제3주파수를 상기 동작주파수로 설정한다.
상기 설정하는 단계는 상기 적어도 하나의 제3주파수에 상응하는 적어도 하나의 카운트타임을 갖도록 설정한다.
상술한 기술적 과제를 해결하기 위하여, 적어도 하나 이상의 기능블럭을 포함하는 SoC(System On Chip)의 클락 제어 방법은 상기 기능블럭의 상태를 모니터링 하여 해당 모드를 판단하는 단계, 상기 기능블럭의 상태가 비활성화 모드 시 기 설정된 제1주파수로 설정하고, 상기 기능블럭의 상태가 활성화모드로 변하면 상기 기준클락의 주파수를 기 설정된 제2주파수로 설정하여 동작주파수를 설정하는 단계 및 상기 동작주파수를 가진 동작클락을 상기 기능블럭에 공급하는 단계를 포함한다.
상기 해당 모드는 상기 기능블럭에서 출력되는 상태 신호를 모니터링하고, 상기 상태신호에 기초하여 상기 비활성화모드 또는 상기 활성화모드로 판단한다.
상기 제1주파수는 0보다 크고 상기 제2주파수보다 작은 것을 특징으로 한다.
상기 동작주파수를 설정하는 단계는 상기 기능블럭의 비활성화모드에 상응하여 상기 기준클락의 주파수를 다수의 분주비 중 제1분주비로 분주한 상기 제1주파수를 동작주파수로 설정할 수 있다.
상기 동작주파수를 설정하는 단계는 상기 기능블럭의 활성화모드에 상응하여 상기 기준클락의 주파수를 다수의 분주비 중 제2분주비로 분주한 상기 제2주파수를 동작주파수로 설정할 수 있다.
상기 동작주파수를 설정하는 단계는 상기 기능블럭이 비활성화모드에서 활성화모드로 변하면, 기 설정된 카운트타임 동안 상기 기준클락의 주파수를 웨이크업분주비로 분주한 제3주파수로 설정하는 단계 및 상기 카운트타임이 경과하면 상기 기준클락의 주파수를 상기 제2주파수로 설정하는 단계를 포함할 수 있다.
상기 제3주파수는 상기 제1주파수 이상 상기 제2주파수 이하의 범위 내인 것을 특징으로 한다.
상술한 기술적 과제를 해결하기 위하여, 본 발명의 또다른 실시 예에 따른 적어도 하나 이상의 기능블럭을 포함하는 SoC(System On Chip)는 기준주파수를 가진 기준클락을 생성하는 클락생성기 및 상기 기능블럭의 상태를 모니터링 하여 상기 기능블럭의 상태를 비활성화모드, 적어도 하나의 웨이크업모드 또는 활성화모드 중 어느 하나로 판단하고, 상기 비활성화 모드 시 상기 기준주파수로부터 기 설정된 제1주파수로 동작주파수를 변경하고, 상기 웨이크업 모드 시 상기 기준주파수로부터 기 설정된 적어도 하나의 각 제3주파수로 동작주파수를 변경하며, 상기 활성화 모드 시 상기 기준주파수로부터 기 설정된 제2주파수로 동작주파수를 변경하여, 상기 모드에 상응하는 동작주파수를 가진 동작클락을 상기 기능블럭으로 출력하는 클락컨트롤러를 포함한다.
상기 클락컨트롤러는 기준주파수를 가진 기준클락을 생성하는 클락생성기 및 상기 기능블럭의 상태를 모니터링 하여 비활성화모드, 적어도 하나의 웨이크업모드 또는 활성화모드 중 어느 하나로 판단한 결과에 상응하는 분주비를 출력하는 분주기컨트롤러 및 상기 분주비로 상기 기준주파수를 분주하여 상기 동작주파수를 가진 상기 동작클락을 출력하는 분주기를 포함한다.
일례로 상기 분주기컨트롤러는 상기 기능블럭의 상태를 모니터링 하여 비활성화모드, 적어도 하나의 웨이크업모드 또는 활성화모드 중 어느 하나로 판단한 결과를 선택신호로 출력하는 모드검출부, 다수의 분주비들을 각각 저장하는 다수의 레지스터들 및 상기 선택신호에 따라 상기 다수의 분주비들 중 어느 하나의 분주비를 출력하는 선택기를 포함할 수 있다.
상기 모드검출부는 상기 기능블럭의 상태신호를 모니터링 할 수 있다.
상기 모드검출부는 상기 기능블럭의 상태가 상기 비활성화모드로 판단되면 제1선택신호를 출력하고, 상기 분주기는 상기 제1선택신호에 상응하는 제1분주비로 상기 기준주파수를 분주한 상기 제1주파수를 동작주파수로 설정한다.
상기 모드검출부는 상기 기능블럭의 상태가 상기 활성화모드로 판단되면 제2선택신호를 출력하고, 상기 분주기는 상기 제2선택신호에 상응하는 제2분주비로 상기 기준주파수를 분주한 상기 제2주파수를 동작주파수로 설정한다.
상기 모드검출부는 상기 기능블럭의 상태가 비활성화 상태에서 활성화 상태로 변한 시점부터 기 설정된 카운트 타임 동안이 경과할 때까지 적어도 하나의 웨이크업모드로 판단하여 적어도 하나의 제3선택신호를 출력하고, 상기 분주기는 상기 각 제3선택신호에 상응하는 각 웨이크업분주비로 상기 기준주파수를 분주한 상기 각 제3주파수를 동작주파수로 설정한다.
상기 모드검출부는 상기 각 웨이크업모드마다 각각 기설정되는 적어도 하나의 카운트타임을 카운트하는 적어도 하나의 카운터를 포함하는 카운터를 포함할 수 있다.
일례로 상기 분주기컨트롤러는 상기 기능블럭의 상태를 모니터링 하여 비활성화모드, 적어도 하나의 웨이크업모드 또는 활성화모드 중 어느 하나로 판단한 결과를 선택신호로 출력하는 모드검출부 및 상기 다수의 분주비들을 저장하고, 상기 선택신호에 따라 상기 분주비들 중 어느 하나를 출력하는 룩업테이블을 포함한다.
상기 모드검출부는 상기 기능블럭의 상태신호(State Signal)를 모니터링 할 수 있다.
상기 모드검출부는 상기 기능블럭의 상태가 상기 비활성화모드로 판단되면 제1선택신호를 출력하고, 상기 분주기는 상기 제1선택신호에 상응하는 제1분주비로 상기 기준주파수를 분주한 상기 제1주파수를 동작주파수로 설정한다.
상기 모드검출부는 상기 기능블럭의 상태가 상기 활성화모드로 판단되면 제2선택신호를 출력하고,상기 분주기는 상기 제2선택신호에 상응하는 제2분주비로 상기 기준주파수를 분주한 상기 제2주파수를 동작주파수로 설정한다.
상기 모드검출부는 상기 기능블럭의 상태가 비활성화 상태에서 활성화 상태로 변한 시점부터 기 설정된 카운트타임 동안이 경과할 때까지 적어도 하나의 웨이크업모드로 판단하여 적어도 하나의 제3선택신호를 출력하고, 상기 분주기는 상기 각 제3선택신호에 상응하는 각 웨이크업분주비로 상기 기준주파수를 분주한 상기 각 제3주파수를 동작주파수로 설정한다.
상기 모드검출부는 상기 각 웨이크업모드마다 각각 기설정되는 적어도 하나의 카운트타임을 카운트하는 적어도 하나의 카운터를 포함하는 카운터를 포함할 수 있다.
상술한 기술적 과제를 해결하기 위하여, 본 발명의 또다른 일실시 예에 따른 SoC는 메모리 장치, 상기 메모리 장치의 데이터 처리 동작을 제어하는 메모리 컨트롤러, 동작클락에 따라 상기 메모리 장치의 데이터 처리 동작을 제어하는 적어도 하나 이상의 기능블럭, 기준주파수를 가진 기준클락을 생성하는 클락생성기 및 상기 기준클락으로부터 상기 각 기능블럭에 입력되는 상기 동작클락을 생성하는 클락컨트롤러를 포함한다.
상기 클락컨트롤러는 상기 기능블럭의 상태를 모니터링 하여 상기 기능블럭의 상태를 비활성화모드, 적어도 하나의 웨이크업모드 또는 활성화모드 중 어느 하나로 판단하고, 상기 비활성화모드로 판단시 상기 기준주파수를 기 설정된 제1주파수로 변경하고, 상기 웨이크업모드로 판단시 상기 기준주파수를 기 설정된 제3주파수로 변경하며, 상기 활성화모드로 판단시 상기 기준주파수를 기 설정된 제2주파수로 변경하여 상기 동작클락의 동작주파수를 설정한다.
본 발명의 SoC의 클락 제어 방법, 이를 구현한 SoC 및 이를 포함하는 반도체 시스템에 따르면 다수의 기능블럭이 있는 경우, 기능블럭들 각각의 상태에 따라 각 기능블럭들에 공급되는 동작클락을 별도로 제어함으로써 불필요한 전력 소모를 감소시킬 수 있다. 또한 기능블럭이 비활성화 상태에서 활성화 상태로 변할 때 일어날 수 있는 전압 강하에 따른 오동작을 방지할 수 있다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 본 발명의 일 실시 예에 따른 SoC(System on Chip)의 블록도이다.
도 2는 도 1에 도시된 SoC의 일 실시 예를 구체적으로 나타내는 블록도이다.
도 3은 도 2에 도시된 모드검출부의 동작모드를 나타낸 상태도이다.
도 4는 도 2에 도시된 SoC의 일 실시 예를 구체적으로 나타내는 블록도이다.
도 5는 도 4에 도시된 모드검출부의 동작모드를 나타낸 상태도이다.
도 6은 본 발명의 일 실시 예에 따른 SoC의 신호 타이밍도이다.
도 7은 본 발명의 다른 실시 예에 따른 SoC의 신호 타이밍도이다.
도 8은 본 발명의 또다른 일 실시 예에 따른 SoC의 신호 타이밍도이다.
도 9는 도 1에 도시된 SoC의 다른 일 실시 예를 구체적으로 나타내는 블록도이다.
도 10은 본 발명의 일 실시 예에 따른 클락 제어 방법을 나타낸 흐름도이다.
도 11은 본 발명의 실시 예들에 따른 SoC를 포함한 전자시스템의 블럭도이다.
도 12는 도 1에 도시된 SoC를 포함하는 반도체 시스템의 일 실시 예를 나타낸다.
도 13은 도 1에 도시된 SoC를 포함하는 컴퓨터 시스템의 일 실시 예를 나타낸다.
도 14는 도 1에 도시된 SoC를 포함하는 컴퓨터 시스템의 다른 실시 예를 나타낸다.
도 15는 도 1에 도시된 SoC를 포함하는 컴퓨터 시스템의 또 다른 실시 예를 나타낸다.
도 16은 기능블럭의 상태를 고려하지 않고 동작클락을 인가한 경우의 전류 및 전압 그래프이다.
도 17은 기능블럭의 상태를 고려하여 동작클락을 인가한 경우의 전류 및 전압 그래프이다.
본 명세서 또는 출원에 개시되어 있는 본 발명의 실시 예들에 대해서 특정한 구조적 내지 기능적 설명들은 단지 본 발명에 따른 실시 예를 설명하기 위한 목적으로 예시된 것으로, 본 발명에 따른 실시 예들은 다양한 형태로 실시될 수 있으며 본 명세서 또는 출원에 설명된 실시 예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명에 따른 실시 예는 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있으므로 특정실시 예들을 도면에 예시하고 본 명세서 또는 출원에 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시 예를 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1 및/또는 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만, 예컨대 본 발명의 개념에 따른 권리 범위로부터 이탈되지 않은 채, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소는 제1 구성요소로도 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 실시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미이다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미인 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 1은 본 발명의 일 실시 예에 따른 SoC(System on Chip)의 블록도이다.
도 1을 참조하면, SoC(10)는 클락생성기(Clock Generator, 110), 클락컨트롤러(Clock Controller, 100) 및 기능블럭(120)을 포함한다. SoC(10)는 단일의 칩으로 제조되어 하나의 패키지(package)로 구현될 수 있다. 도 1에서는 설명의 편의를 위하여 클락생성기(110), 클락컨트롤러(100) 및 하나의 기능블럭(120)을 포함하는 SoC(10)가 도시되었으나, 이에 한정되는 것은 아니다.
클락생성기(Clock Generator, 110)는 SoC(10)의 동작에 필요한 기준주파수를 가진 기준클락(CLKin)을 생성하여 클락컨트롤러(100)로 출력한다.
클락컨트롤러(Clock Controller, 100)는 기능블럭(120)의 상태를 모니터링 하여 상기 기능블럭의 상태를 비활성화(idle)모드, 적어도 하나의 웨이크업모드 또는 활성화(active)모드 중 어느 하나로 판단한다. 클락컨트롤러(100)는 기능블럭(120)의 상태가 비활성화(idle) 모드 시 상기 기준주파수로부터 기 설정된 제1주파수로 동작주파수를 변경한다. 클락컨트롤러(100)는 기능블럭(120)의 상태가 활성화(active) 모드 시 상기 기준주파수로부터 기 설정된 제2주파수로 동작주파수를 변경한다. 클락컨트롤러(100)는 기능블럭(120)의 상태가 웨이크업 모드 시 상기 기준주파수로부터 기 설정된 적어도 하나의 각 제3주파수로 동작주파수를 변경한다. 클락컨트롤러(100)는 기능블럭(120)의 상태가 해당 모드에 상응하는 동작주파수를 가진 동작클락(CLKout)을 상기 기능블럭으로 출력한다. 상기 제1주파수 내지 상기 제3주파수는 0보다 크고, 서로 다른 주파수로서, 비활성화모드의 제1주파수, 웨이크업모드의 제3주파수, 활성화모드의 제2주파수로 갈수록 주파수가 점점 더 커진다. 즉, 상기 제1주파수 내지 상기 제3주파수는 0보다 크고 서로 다른 값을 가진다. 상기 제2주파수는 상기 제1주파수보다 크고 상기 제3주파수보다 작다.
클락 컨트롤러(100)는 분주기(Divider, 20) 및 분주기컨트롤러(Divider controller, 30)를 포함한다.
분주기컨트롤러(30)는 기능블럭(120)의 상태(State)를 모니터링 하여 비활성화(idle)모드, 적어도 하나의 웨이크업모드 또는 활성화(active)모드 중 어느 하나로 판단한 결과에 상응하는 분주비를 출력한다. 분주기(20)는 출력된 분주비(Div)에 따라 기준주파수를 분주(divide)한 동작주파수를 설정하여 동작클락(CLKout)을 출력한다.
분주기컨트롤러(30)는 기능블럭(120)에서 출력되는 상태(State)를 모니터링(monitoring)할 수 있다. 기능블럭의 상태를 모니터링하는 것은, 일례로 기능블럭(120)에서 출력되는 상태 신호가 하이(high)면 기능블럭(120)의 상태를 활성화(active)모드로 판단하고, 로우(Low)면 기능블럭(120)의 상태를 비활성화(idle)모드로 판단할 수 있다. 기능블럭(120)은 SoC(10) 내 데이터 처리 동작을 수행한다. 도 1에는 하나의 기능블럭만이 도시되었으나, 이에 한정되지 아니하고 SoC(10)는 다수의 기능블럭을 포함할 수 있다.
기능블럭(120)은 예를 들어 시스템 전체를 제어하는 프로세서 또는 그 프로세서에 의해서 제어되는 다양한 지능소자들 중 어느 하나일 수 있다. 지능소자는 예를 들면, CPU(Central Processing Unit), 상기 CPU에 포함된 복수의 코어들(cores) 각각, GPU(Graphic Processing Unit), MFC(Multi-Format Codec), 비디오 모듈(예컨대, 카메라 인터페이스(Camera Interface), JPEG(Joint Photographic Experts Group) 프로세서, 비디오 프로세서(Video Processor), 또는 믹서(Mixer), 등), 오디오 시스템(Audio System), 드라이버(Driver), 디스플레이 드라이버(Display Driver), 휘발성 메모리(Volatile Memory Device), 비휘발성 메모리(Non-volatile Memory), 메모리 컨트롤러(Memory Controller), 캐시 메모리(Cache Memory), 시리얼 포트(Serial Port), 시스템 타이머(System Timer), 워치독타이머(Watch Dog Timer) 또는 아날로그-디지털 컨버터(Analog-to-Digital Converter) 등을 포함할 수 있다. 각 기능블럭들(120)은 서로 다른 클락 주파수(clock frequency)를 갖기 때문에 하나의 SoC(10) 내에는 다양한 동작클락(CLKout)이 사용된다.
SoC(10)는 집적 회로(integrated circuit)로 구현될 수 있다. 또한, SoC(10)는 이동 전화기(mobile phone), 스마트폰(smart phone), 태블릿 PC(tablet personal computer), 또는 PDA(personal digital assistant)와 같은 이동 통신 장치 내에 내장(embedded)될 수 있다. 실시 예에 따라 SoC(10)는 IT 장치(information technology device) 또는 휴대용 전자 장치(portable electronic device)에 내장될 수 있다.
도 2는 도 1에 도시된 SoC의 일 실시 예를 구체적으로 나타내는 블록도이다.
도 2를 참조하면, 분주기컨트롤러(Divider Controller, 30)는 다수의 레지스터들(32), 모드검출부(Mode Detector, 35) 및 선택기(31)를 포함한다(N은 3이상의 자연수).
설명의 편의를 위하여, 제1주파수, 제3주파수, 제2주파수로 갈수록 주파수 크기는 점점 커지고, 이에 따라 기 설정된 제1분주비, 제3분주비 및 제2분주비는 점점 작아진다고 가정하나 이에 한정되지는 아니하고, 실시 예에 따라 다양하게 구현될 수 있다.
다수의 레지스터들(32)은 다수의 분주비(Div)들을 각각 저장한다. 일례로 N개의 분주비(Div)가 있는 경우 레지스터마다 하나의 분주비를 저장할 수 있다. 모드검출부(35)는 기능블럭(120)의 상태(State)를 모니터링 하여 비활성화모드, 적어도 하나의 웨이크업모드 또는 활성화모드 중 어느 하나로 판단한 결과를 선택신호(Sel)로 출력한다. 선택기(31)는 선택신호(Sel)에 따라 상기 다수의 분주비들 중 어느 하나의 분주비(Div)을 출력한다.
일례로 모드검출부(35)는 기능블럭(120)이 비활성화모드로 판단되면, 제1선택신호(Sel0)를 출력한다. 선택기(31)는 제1선택신호(Sel0)에 상응하는 제1분주비(D1)를 레지스터 0(Reg 0)으로부터 출력한다. 분주기(20)는 제1분주비(D1)로 기준주파수를 분주(divide)한 제1주파수를 동작주파수로 설정하여 동작클락(CLKout)을 출력한다. 기능블럭이 활성화모드에서 비활성화모드가 되면, 동작클락이 상기 기능블럭의 상태에 응답하여 제2주파수에서 제1주파수가 되므로 SoC 내의 불필요한 전력소모를 줄일 수 있게 된다.
일례로 모드검출부(35)는 기능블럭(120)이 활성화모드로 판단되면, 제2선택신호(Seln-1)를 출력한다. 선택기(31)는 제2선택신호(Seln)에 상응하는 제2분주비(Dn)를 레지스터 n-1(Reg n-1)로부터 출력한다. 분주기(20)는 제2분주비(Dn)로 기준주파수를 분주(divide)한 제2주파수를 동작주파수로 설정하여 동작클락(CLKout)을 출력한다. 기능블럭(120)이 비활성화모드에서 다시 활성화모드가 되면, 동작클락이 상기 기능블럭의 상태에 응답하여 제1주파수에서 제2주파수가 되므로 기능블럭이 제 기능대로 다시 동작할 수 있게 된다.
일례로 모드검출부(35)는 기능블럭(120)이 비활성화 상태에서 활성화 상태로 변한 시점부터 기 설정된 카운트타임 동안이 경과할 때까지 적어도 하나의 웨이크업모드로 판단하여 적어도 하나의 제3선택신호(Sel k)를 출력한다. 선택기(31)는 제3선택신호(Sel k)에 상응하는 웨이크업분주비(Dk)를 레지스터 k(Reg k)로부터 출력한다. 분주기(20)는 상기 웨이크업분주비(Dk)로 기준주파수를 분주한 상기 각 제3주파수를 동작주파수로 설정하여 동작클락(CLKout)을 출력한다.
모드검출부(35)는 상기 각 웨이크업모드마다 각각 기 설정되는 적어도 하나의 카운트타임을 카운트하는 적어도 하나의 카운터를 포함할 수 있다. 상기 카운트타임이 카운트되는 동안 적어도 하나의 각 제3주파수를 상기 동작주파수로 설정하고, 모든 카운트타임들이 경과되면 제2주파수를 상기 동작주파수로 설정할 수 있다. 그 결과 기능블럭이 비활성화모드에서 다시 활성화모드가 될 때 동작클락이 제1주파수에서 갑자기 제2주파수가 되면, 갑작스런 전압 강하(Voltage Drop)에 의해 SoC(10)가 오동작할 수 있다. 따라서 기능블럭(120)은 웨이크업모드 시 일정 카운트타임 동안 제3주파수로 동작하면, 전류가 점차적으로 커지도록 인가되어 갑작스런 전압 강하(voltage drop) 없이 동작하게 된다.
도 3은 도 2에 도시된 모드검출부의 동작모드를 나타낸 상태도이다.
도 3을 참조하면, 모드검출부(35)는 기능블럭(120)의 모드 각각에 상응하여, 해당 분주비(Div)을 선택하기 위한 선택신호(Sel)를 출력한다. 이를 유한상태기계(Finite State Machine)로 나타낼 수 있다.
유한상태기계는 기능블럭(120)의 다수 개(예를 들어 N개)의 제한된 모드가 존재하고, 그 상태들이 특정 조건에 물려 서로 연결되는 것으로 하드웨어, 소프트웨어 또는 하드웨어 및 소프트웨어의 결합으로 구현될 수 있다.
기능블럭(120)의 초기 상태가 활성화모드(active)라고 하자. 이때 모드검출부(35)는 제2분주비(Dn)를 선택하기 위한 제1선택신호(Sel n)을 출력한다. 선택기(41)는 상기 제1선택신호(Sel n)에 따라 레지스터 (n-1)(Reg (n-1))을 선택하여 제2분주비(Dn)를 분주기(20)로 출력한다.
모드검출부(35)는 기능블럭(120)의 상태(state)가 활성화 상태에서 비활성화 상태로 바뀌면, 비활성화모드(idle)로 판단하고, 제1분주비(D0)을 선택하기 위한 제2선택신호(Sel 1)를 출력한다. 선택기(31)는 상기 제2선택신호(Sel 1)에 따라 레지스터 0(Reg 0)를 선택하여 제1분주비(D1)를 분주기(20)로 출력한다.
모드검출부(35)는 기능블럭(120)이 비활성화 상태에서 활성화 상태로 전환되는 시점부터 기 설정된 카운트타임이 경과할 때까지 웨이크업모드로 판단한다. 모드검출부(35)는 웨이크업모드에서 상기 카운트타임이 경과하기 전까지 적어도 하나의 제3선택신호(Sel k)를 출력한다. 선택기(31)는 상기 선택신호(Sel k)에 따라 레지스터 k(Reg k)를 선택하여 각 제3분주비(Dk)를 분주기(20)로 출력한다.
모드 검출부(35)는 적어도 하나 이상의 웨이크업모드(wakeup 1 내지 wakeup N-2)를 둘 수 있다. 상기 웨이크업모드들은 기 설정된 순서에 의할 수 있으며, 기 설정된 순서란 사용자의 설정 또는 설계공정상 필요에 따라 달라질 수 있고, 예를 들면 제1주파수부터 제2주파수까지 주파수가 옮겨가는(transient) 순서일 수 있다. 각각의 웨이크업모드마다 기 설정된 각각의 카운트타임(counter 1 내지 conter N-2)이 존재한다.
모드검출부(35)는 적어도 하나 이상의 각 제3주파수를 기 설정된 각 카운트타임 동안에만 동작주파수로 인가한다. 상기 카운트타임들이 모두 경과(counter expired)하면 모드검출부(35)는 기능블럭의 상태를 활성화모드로 판단하여 선택신호(Sel n)을 출력한다.
도 4는 도 2에 도시된 SoC의 일실시 예를 구체적으로 나타내는 블록도이고, 도 5는 도 4에 도시된 모드검출부의 동작모드를 나타낸 상태도이다.
도 4 및 도 5를 참조하면, 먼저 서로 다른 분주비가 총 3개(즉, N=3)라고 가정하자. 즉, 기준클락(CLKin)의 기준주파수를 분주하는 제1분주비(R0), 웨이크업분주비(R1), 제2분주비(R2)가 있다.
기능블럭(120)의 초기 상태가 활성화모드(active)라고 하자. 이때 모드검출부(45)는 제1분주비(R0)를 선택하기 위한 제1선택신호(Sel 0)을 출력한다. 선택기(41)는 상기 제1선택신호(Sel 0)에 따라 레지스터 0(Reg 0)을 선택하여 제1분주비(R0)를 분주기(20)로 출력한다.
기능블럭(120)의 상태가 비활성화모드(idle)로 판단되면, 모드검출부(45)는 제2분주비(R2)를 선택하기 위한 제2선택신호(Sel 2)을 출력한다. 선택기(41)는 상기 제2선택신호(Sel 2)에 따라 레지스터 2(Reg 2)을 선택하여 제2분주비(R2)를 분주기(20)로 출력한다.
기능블럭(120)의 상태가 웨이크업모드(Wakeup)로 판단되면, 모드검출부(45)는 웨이크업분주비(R1)를 선택하기 위한 제3선택신호(Sel 1)을 출력한다. 선택기(41)는 상기 제3선택신호(Sel 1)에 따라 레지스터 1(Reg 1)을 선택하여 웨이크업분주비(R1)를 분주기(20)로 출력한다. 일례로, 제3주파수는 제2주파수의 1/2배일 수 있다.
도 6은 본 발명의 일 실시 예에 따른 SoC의 신호 타이밍도이다.
도 6을 참조하면, 클락 컨트롤러(100)는 기능블럭(120)에서 출력되는 상태(State) 신호를 모니터링 할 수 있다. 일례로 상태 신호가 하이(high)면 기능블럭(120)의 상태를 활성화(active)모드로 판단하고, 로우(low)면 기능블럭(120)의 상태를 비활성화(idle)모드로 판단할 수 있다. 기능블럭(120)이 활성화모드(active)일 때, 클락 컨트롤러(100)는 제2주파수를 동작주파수로 설정하고, 기능블럭(120)에 동작클락(CLKout)을 인가한다. 기능블럭(120)이 비활성화모드(Idle)로 전환되면, 클락 컨트롤러(100)는 제1주파수를 동작주파수로 설정하고, 기능블럭(120)에 동작클락(CLKout)을 인가한다. 기능블럭(120)이 다시 활성화모드(active)로 전환되면, 클락 컨트롤러(100)는 제1주파수를 제2주파수로 다시 설정하여, 기능블럭(120)에 동작클락(CLKout)을 인가한다.
그 결과, 기능블럭(120)은 제2주파수가 아닌 제1주파수의 동작클락으로 동작하게 되어 불필요한 전력소모를 감소할 수 있다. 또한 경우에 따라 불가피하게 기능블럭(120)의 동작클락(CLKout)을 게이팅할 수 없는 경우에 지속적으로 제1주파수의 동작클락을 공급함으로써 지속적으로 제 기능을 하도록 유지할 수 있다.
도 7은 본 발명의 다른 실시 예에 따른 SoC의 신호 타이밍도이다.
도 7을 참조하면, 기능블럭(120)의 활성화모드(active) 및 비활성화모드(idle)일 때 클락 컨트롤러(100)의 동작은 도 6과 동일하다. 설명의 편의를 위하여, 도 6와의 차이점을 위주로 설명한다.
기능블럭(120)이 비활성화모드(idle)에서 활성화모드(active)로 전환될 때, 클락 컨트롤러(100)는 도 6과 달리, 웨이크업모드가 추가된다.
웨이크업모드란 비활성화 상태에서 활성화 상태로 전환되는 시점부터 기 설정된 카운트타임 동안을 말한다. 웨이크업모드에서는 제3주파수를 제1주파수 내지 제2주파수 범위 내의 주파수를 동작주파수로 설정한다. 이때 제3주파수는 제2주파수의 1/2배일 수 있으나 이에 한정되지 아니하고, 다양한 실시 예에 따라 레지스터 단(35)으로부터 중간 주파수에 상응하는 분주비(Div)을 선택하여 다양하게 설정 가능하다.
비활성화모드의 기능블럭(120)에 갑자기 제2주파수의 동작클락(CLKout)이 인가되면, 기능블럭(120)에 인가되는 전류가 갑자기 증가하여 전압 강하(Voltage drop)가 일어날 수 있다. 따라서, 제1주파수와 제2주파수의 중간단계인 제3주파수를 일정 카운트타임 동안 인가한다. 그 결과, 기능블럭(120)은 제1주파수에서 제2주파수로 갑작스런 천이로 인해 일어나는 전압 강하 없이 동작하게 되어 오동작이 방지된다.
도 8은 본 발명의 또다른 일 실시 예에 따른 SoC의 신호 타이밍도이다.
도 8을 참조하면, 기능블럭(120)의 활성화모드(active) 및 비활성화모드(Idle)일 때 클락 컨트롤러(100)의 동작은 도 6 및 도 7과 동일하다.설명의 편의를 위하여, 도 7과의 차이점을 위주로 설명한다.
기능블럭(120)이 비활성화 상태(idle)에서 활성화 상태(active)로 전환될 때, 클락 컨트롤러(100)는 도 5와 달리, 웨이크업모드가 다수의 단계로 존재한다. 다만, 기능블럭(120)은 도 6와 달리 적어도 둘 이상의 웨이크업모드를 가질 수 있다. 설명의 편의를 위하여 제3주파수는 적어도 둘 이상의 웨이크업주파수를 포함한다고 하자.
보다 구체적으로 설명하면, 기능블럭(120)이 비활성화 상태(Idle)에서 활성화 상태(active)로 전환되는 시점부터 기 설정된 제1 카운트타임(Wakeup 1) 동안, 클락컨트롤러(100)는 제1웨이크업주파수로 동작클락을 인가한다.
제1 카운트타임이 완료되는 시점부터 기 설정된 제2 카운트타임(Wakeup 2) 동안, 클락컨트롤러(100)는 제2웨이크업주파수로 동작클락을 인가한다. 이때 제1웨이크업 주파수와 제2웨이크업 주파수는 제1주파수 내지 제2주파수 이내의 범위로써 제1웨이크업주파수는 제2웨이크업주파수보다 작을 수 있다.즉, 모드검출부(35)에 의해 적어도 둘 이상의 서로 다른 웨이크업 주파수들이 각각의 카운트타임 동안 설정된다.
상기 실시 예에서는 2개의 웨이크업주파수만을 예시하고 있으나, 이에 한정되는 것은 아니고 다양한 실시 예에 따라 둘 이상의 웨이크업주파수로 구현할 수 있다.
도 9는 도 1에 도시된 SoC의 또다른 일실시 예를 구체적으로 나타내는 블록도이다. 설명의 편의를 위해 도 2와의 차이점을 위주로 설명한다.
도 9를 참조하면, 클락컨트롤러(100)는 분주기컨트롤러(50) 및 분주기(20)를 포함한다. 분주기컨트롤러(50)는 모드검출부(55) 및 룩업테이블(LookUp Table; 이하 LUT, 53)을 포함한다.
모드검출부(55)는 상기 기능블럭의 상태(State)를 모니터링 하여 비활성화(idle)모드, 적어도 하나의 웨이크업모드 또는 활성화(active)모드 중 어느 하나로 판단한 결과를 선택신호(D)로 출력한다. 즉, 모드검출부(55)는 도 2의 모드검출부(35)와 동일하게 동작한다.
룩업테이블(LUT, 53)은 상기 다수의 분주비들을 저장하고, 상기 선택신호(Sel)에 따라 상기 분주비들 중 어느 하나를 출력한다. 일례로 룩업테이블(53)은 상기 다수의 분주비들을 저장하고, 상기 선택신호(Sel)에 따라 상기 비활성화(idle) 모드 시 제1분주비를 출력하고, 상기 활성화(active) 모드 시 제2분주비를 출력하며 상기 웨이크업 모드 시 적어도 하나의 제3분주비를 출력한다. 상기 제1분주비 내지 상기 제3분주비는 0이 아닌 서로 다른 수로써, 상기 제1분주비는 상기 제3분주비보다 크고, 상기 제3분주비는 상기 제2분주비보다 크다.
도 10은 본 발명의 일 실시 예에 따른 클락 제어 방법을 나타낸 흐름도이다.
도 10을 참조하면, 먼저 클락컨트롤러는 기능블럭의 상태를 모니터링한다(S10).
기능블럭(120)이 비활성화 상태(idle)이고 비활성화 상태에서 활성화 상태로 전환된 시점이 아니면(S12), 모드검출부(35)는 비활성화모드(idle, S13)로 판단한다. 그리고 비활성화모드에 상응하여 기준클락의 주파수를 제1분주비으로 분주한다(S14). 클락컨트롤러는 S14단계에서 분주된 결과인 제1주파수를 동작주파수로 설정하고(S15), 상기 동작주파수를 가진 동작클락을 기능블럭에 공급한다(S24).
기능블럭(120)이 비활성화 상태(idle)이고 비활성화 상태에서 활성화 상태로 전환된 시점이면(S12), 모드검출부(35)는 웨이크업모드로 판단한다(S16). 카운터는 카운트타임을 초기화하고(S17), 모드검출부(35)는 웨이크업모드에 상응하여 기준클락의 주파수를 웨이크업분주비로 분주한다(S18). 클락컨트롤러는 S18단계에서 분주된 결과인 제3주파수를 동작주파수로 설정하고(S19), 기 설정된 카운트타임이 경과할 때까지(S20) 상기 동작주파수를 가진 동작클락을 기능블럭에 공급한다(S24). 상기 카운트타임이 경과하면, 클락컨트롤러는 기준클락의 주파수를 제2분주비로 분주한(S22) 제2주파수를 동작주파수로 설정하고(S23), 그 동작클락을 기능블럭에 공급한다(S24).
기능블럭(120)이 활성화 상태(active)이면, 모드검출부(35)는 활성화모드로 판단한다(S21). 그리고 활성화모드에 상응하여 기준클락의 주파수를 상기 제2분주비으로 분주한다(S22). 클락컨트롤러는 S21단계에서 분주된 결과인 제2주파수를 동작주파수로 설정하고(S23), 상기 동작주파수를 가진 동작클락을 기능블럭에 공급한다(S24).
모드 검출부(35)는 기능블럭이 상기 각 동작클락(CLKout)에 따라 동작하더라도 계속하여 상기 기능블럭의 상태를 모니터링 하여 그 상태에 따른 동작클락을 공급할 수 있도록 제어한다.
도 11은 본 발명의 실시 예들에 따른 SoC를 포함한 반도체시스템의 블럭도이다.
도 11을 참조하면, 반도체 시스템(1000)은 이동 전화기, 스마트폰, 태블릿 컴퓨터(tablet computer), PDA(personal digital assistant), EDA(enterprise digital assistant), 디지털 스틸 카메라(digital still camera), 디지털 비디오 카메라(digital video camera), PMP(portable multimedia player), PDN(personal navigation device 또는 portable navigation device), 손으로 들고 다닐 수 있는 게임 콘솔(handheld game console), 또는 e-북(e-book)과 같이 손으로 들고 다닐 수 있는 장치(handheld device)로 구현될 수 있다.
반도체 시스템(1000)은 SoC(200), 오실레이터(210), 외부 메모리 장치(220) 및 디스플레이 디바이스(230)를 포함한다. SoC(200)는 애플리케이션 프로세서(Application Processor)일 수 있다. 애플리케이션 프로세서는 반도체 시스템(1000)의 동작을 전반적으로 제어할 수 있다.
SoC(200)는 클락컨트롤러(100), 클락생성기(110), CPU(120), GPU(125), LCD 컨트롤러(130), ROM(read only memory; 140), RAM(random access memory; 160), 메모리 컨트롤러(150) 및 버스를 포함할 수 있다. SoC(200)는 도시된 구성요소 외에도 다른 구성요소, 예컨대, 전원 관리 유닛(power management unit), TV 프로세서 등을 더 포함할 수 있다. 기능블럭은 CPU(120), GPU(125), 메모리컨트롤러(150) 및 주변회로 제어유닛(미도시) 등을 의미할 수 있다.
CPU(120)는 메모리(150 또는 220)에 저장된 프로그램들 및/또는 데이터를 처리 또는 실행할 수 있다. 예컨대, CPU(120)는 클락컨트롤러(100)로부터 출력된 동작클락에 응답하여 상기 프로그램들 및/또는 상기 데이터를 처리 또는 실행할 수 있다.
CPU(120)는 멀티-코어 프로세서(multi-core processor)로 구현될 수 있다. 상기 멀티-코어 프로세서는 두 개 또는 그 이상의 독립적인 실질적인 프로세서들('코어들(cores)'이라고 불림)을 갖는 하나의 컴퓨팅 컴포넌트(computing component)이고, 상기 프로세서들 각각은 프로그램 명령들(program instructions)을 읽고 실행할 수 있다. 상기 멀티-코어 프로세서는 다수의 가속기를 동시에 구동할 수 있으므로, 상기 멀티-코어 프로세서를 포함하는 데이터 처리 시스템은 멀티-가속(multi-acceleration)을 수행할 수 있다.
GPU(125)는 CPU(120)의 부하를 감소시킬 수 있고, 그래픽 처리와 관련된 프로그램 명령들을 읽고 수행할 수 있다. GPU(125)는 메모리 인터페이스(미도시)를 통해 메모리(220)로부터 출력된 데이터를 수신하거나 GPU(125)에 의해 처리된 데이터를 메모리(220)로 전송한다. 예를 들어 GPU(125)는 클락컨트롤러(100)로부터 출력된 동작클락에 응답하여 상기 프로그램들 및/또는 상기 데이터를 처리 또는 실행할 수 있다.
메모리(220)에 저장된 프로그램들 및/또는 데이터는 필요에 따라 CPU(120) 또는 GPU(125) 내 메모리에 로드(load)될 수 있다.
ROM(140)은 영구적인 프로그램들 및/또는 데이터를 저장할 수 있다. ROM(140)은 EPROM(erasable programmable read-only memory) 또는 EEPROM(electrically erasable programmable read-only memory)으로 구현될 수 있다.
RAM(160)은 프로그램들, 데이터, 또는 명령들(instructions)을 일시적으로 저장할 수 있다. 예컨대, 메모리(220)에 저장된 프로그램들 및/또는 데이터는 CPU(120)의 제어 또는 ROM(140)에 저장된 부팅 코드(booting code)에 따라 RAM(160)에 일시적으로 저장될 수 있다. RAM(160)은 DRAM(dynamic RAM) 또는 SRAM(static RAM)으로 구현될 수 있다.
메모리 컨트롤러(150)는 외부 메모리 장치(220)와 인터페이스하기 위한 블록이다. 메모리 컨트롤러(150)는 메모리 장치(220)의 동작을 전반적으로 제어하며, 또한 호스트와 메모리 장치(220)간의 제반 데이터 교환을 제어한다. 예컨대, 메모리 컨트롤러(150)는 호스트의 요청에 따라 메모리 컨트롤러(150)를 제어하여 데이터를 쓰거나 데이터를 독출한다.
여기서, 호스트는 CPU(120), LCD 컨트롤러(130)와 같은 마스터 장치일 수 있다.
메모리 장치(220)는 데이터를 저장하기 위한 저장 장소로서, OS(Operating System), 각종 프로그램들, 및 각종 데이터를 저장할 수 있다. 메모리 장치(220)는 DRAM 일수 있으나, 이에 한정되는 것은 아니다. 예컨대, 메모리 장치(220)는 비휘발성 메모리 장치(플래시 메모리, PRAM, MRAM, ReRAM, 또는 FeRAM 장치)일 수도 있다. 본 발명의 다른 실시 예에서는 메모리 장치(220)는 SoC(200) 내부에 구비되는 내장 메모리일 수 있다.
각 구성 요소는 시스템 버스를 통하여 서로 통신할 수 있다.
디스플레이 디바이스(230)는 기능블럭(120)에 로드된 멀티미디어를 디스플레이할 수 있다. 본 실시 예에서 디스플레이 디바이스(230)는 LCD 디바이스이지만, 본 발명의 실시 예가 이에 한정되는 것은 아니다. 예컨대, 디스플레이 디바이스는 LED, OLED 디바이스, 혹은 다른 종류의 디바이스일 수 있다.
디스플레이 디바이스 컨트롤러(130)는 디스플레이 디바이스(230)의 동작을 제어한다.
도 12는 도 1에 도시된 SoC를 포함하는 반도체 시스템의 일 실시 예를 나타낸다.
도 12를 참조하면, 반도체 시스템(400)은 도 1에 도시된 SoC(10), 안테나(401), 무선 송수신기(403), 입력 장치(405), 및 디스플레이(407)를 포함한다.
무선 송수신기(403)는 안테나(401)를 통하여 무선 신호를 주거나 받을 수 있다. 예컨대, 무선 송수신기(403)는 안테나(401)를 통하여 수신된 무선 신호를 SoC(10)에서 처리될 수 있는 신호로 변경할 수 있다.
따라서, SoC(10)는 무선 송수신기(403)로부터 출력된 신호를 처리하고 처리된 신호를 디스플레이(407)로 전송할 수 있다. 또한, 무선 송수신기(403)는 SoC(10)로부터 출력된 신호를 무선 신호로 변경하고 변경된 무선 신호를 안테나(401)를 통하여 외부 장치로 출력할 수 있다.
입력 장치(405)는 SoC(10)의 동작을 제어하기 위한 제어 신호 또는 SoC(10)에 의하여 처리될 데이터를 입력할 수 있는 장치로서, 터치 패드(touch pad)와 컴퓨터 마우스(computer mouse)와 같은 포인팅 장치(pointing device), 키패드(keypad), 또는 키보드로 구현될 수 있다.
도 13은 도 1에 도시된 SoC를 포함하는 컴퓨터 시스템의 일 실시 예를 나타낸다. 도 13을 참조하면, 도 1에 도시된 SoC(10)를 포함하는 컴퓨터 시스템(500)는 PC(personal computer), 네트워크 서버(Network Server), 태블릿(tablet) PC, 넷-북(net-book), e-리더(e-reader), PDA(personal digital assistant), PMP(portable multimedia player), MP3 플레이어, 또는 MP4 플레이어로 구현될 수 있다.
컴퓨터 시스템(500)은 SoC(10), 메모리 장치(501)와 메모리 장치(501)의 데이터 처리 동작을 제어할 수 있는 메모리 컨트롤러(502), 디스플레이(503) 및 입력 장치(504)를 포함한다.
SoC(10)는 입력 장치(504)를 통하여 입력된 데이터에 따라 메모리 장치(501)에 저장된 데이터를 디스플레이(503)를 통하여 디스플레이할 수 있다. 예컨대, 입력 장치(504)는 터치 패드 또는 컴퓨터 마우스와 같은 포인팅 장치, 키패드, 또는 키보드로 구현될 수 있다. SoC(10)는 컴퓨터 시스템(500)의 전반적인 동작을 제어할 수 있고 메모리 컨트롤러(502)의 동작을 제어할 수 있다.
실시 예에 따라 메모리 장치(501)의 동작을 제어할 수 있는 메모리 컨트롤러(502)는 SoC(10)의 일부로서 구현될 수 있고 또한 SoC(10)와 별도의 칩으로 구현될 수 있다.
도 14는 도 1에 도시된 SoC를 포함하는 컴퓨터 시스템의 다른 실시 예를 나타낸다. 도 14를 참조하면, 도 1에 도시된 SoC(10)를 포함하는 컴퓨터 시스템(600)은 이미지 처리 장치(image process device), 예컨대 디지털 카메라 또는 디지털 카메라가 부착된 이동 전화기 또는 스마트폰으로 구현될 수 있다.
컴퓨터 시스템(600)은 SoC(10), 메모리 장치(601)와 메모리 장치(601)의 데이터 처리 동작, 예컨대 라이트 동작 또는 리드 동작을 제어할 수 있는 메모리 컨트롤러(602)를 포함한다. 또한, 컴퓨터 시스템(600)은 이미지 센서(603) 및 디스플레이(604)를 더 포함한다.
컴퓨터 시스템(600)의 이미지 센서(603)는 광학 이미지를 디지털 신호들로 변환하고, 변환된 디지털 신호들은 SoC(10) 또는 메모리 컨트롤러(602)로 전송된다. SoC(10)의 제어에 따라, 상기 변환된 디지털 신호들은 디스플레이(604)를 통하여 디스플레이 되거나 또는 메모리 컨트롤러(602)를 통하여 메모리 장치(601)에 저장될 수 있다.
또한, 메모리 장치(601)에 저장된 데이터는 SoC(10) 또는 메모리 컨트롤러(602)의 제어에 따라 디스플레이(604)를 통하여 디스플레이 된다. 실시 예에 따라 메모리 장치(601)의 동작을 제어할 수 있는 메모리 컨트롤러(602)는 SOC(10)의 일부로서 구현될 수 있고 또한 SoC(10)와 별개의 칩으로 구현될 수 있다.
도 15는 도 1에 도시된 SoC를 포함하는 메모리 시스템의 또 다른 실시 예를 나타낸다. 도 15를 참조하면, 메모리 시스템(700)은 SSD(solid state drive)와 같은 데이터 처리 장치로 구현될 수 있다.
메모리 시스템(700)은 다수의 메모리 장치들(701), 다수의 메모리 장치들(701) 각각의 데이터 처리 동작을 제어할 수 있는 메모리 컨트롤러(702), DRAM과 같은 휘발성 메모리 장치(703), 메모리 컨트롤러(702)와 호스트(704) 사이에서 주고받는 데이터를 휘발성 메모리 장치(703)에 저장하는 것을 제어하는 SoC(10)를 포함할 수 있다.
본 발명은 또한 컴퓨터로 읽을 수 있는 기록매체에 컴퓨터가 읽을 수 있는 코드로서 구현하는 것이 가능하다. 컴퓨터가 읽을 수 있는 기록매체는 컴퓨터 시스템에 의하여 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록장치를 포함한다. 컴퓨터가 읽을 수 있는 기록매체의 예로는 ROM, RAM, CD-ROM, 자기 테이프, 플로피 디스크, 광 데이터 저장장치 등이 있다.
또한 컴퓨터가 읽을 수 있는 기록매체는 네트워크로 연결된 컴퓨터 시스템에 분산되어, 분산방식으로 컴퓨터가 읽을 수 있는 코드가 저장되고 실행될 수 있다. 그리고 본 발명을 구현하기 위한 기능적인(functional) 프로그램, 코드 및 코드 세그먼트들은 본 발명이 속하는 기술분야의 프로그래머들에 의해 용이하게 추론될 수 있다.
도 16은 기능블럭의 상태를 고려하지 않고 동작클락을 인가한 경우의 전류 및 전압 그래프이고, 도 17은 기능블럭의 상태를 고려하여 동작클락을 인가한 경우의 전류 및 전압 그래프이다.
도 16을 참조하면, 기능블럭(120)의 상태를 고려하지 않고 동작클락을 인가한 경우 전압강하(A)가 나타난 것을 볼 수 있다. 그러나 도 17에 도시된 바와 같이, 기능블럭(120)이 비활성화모드에서 활성화모드로 전환시 제3주파수의 동작클락을 인가하는 경우, 기능블럭(120)으로 전류(V)가 서서히 인가되어 전압강하(B)의 폭이 감소하는 것을 볼 수 있다.
또한 기능블럭의 상태를 고려하지 않고 동작클락을 인가한 경우, 제1주파수에서 갑자기 큰 제2주파수의 동작클락이 인가되면서 도 16의 전류(I)슬로프(slope)가 급상승한다. 그러나 도 17에 도시된 바와 같이, 기능블럭(120)이 비활성화모드에서 활성화모드로 전환시 제3주파수의 동작클락을 카운트타임 동안 인가하는 경우, 기능블럭(120)으로 전류(I)가 서서히 인가되어 전류슬로프가 비교적 완만하게 상승하는 것을 볼 수 있다. 그 결과 기능블럭(120)은 큰 전압강하(A) 또는 전류슬로프 급상승에 의한 오동작 없이 동작할 수 있다.
발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
10 : SoC 100 : 클락컨트롤러
110 : 클락생성기 120 : 기능블럭
20 : 분주기 30,40 : 분주기컨트롤러
31,41 : 선택기 32,42,43,44 : 레지스터
35,45,50 : 모드검출부
1 : 활성화모드 2 : 비활성화모드
4 : 웨이크업모드 4 : 카운터
55 : 검출부 53 : 룩업테이블
130 : 디스플레이 디바이스 컨트롤러
140 : ROM 150 : 메모리컨트롤러
160 : RAM 210 : 오실레이터
220: 외부메모리장치 230 : 디스플레이 디바이스
200 : SoC 1000 : 전자시스템

Claims (29)

  1. 적어도 하나 이상의 기능블럭을 포함하는 SoC(System On Chip)의 클락 제어 방법에 있어서,
    상기 기능블럭의 상태를 모니터링하는 단계;
    상기 모니터링된 상태에 따라 상기 기능블럭의 상태를 비활성화모드, 적어도 하나의 웨이크업모드 또는 활성화모드로 판단하는 단계;
    상기 기능블럭의 상태가 상기 비활성화모드이면 기설정된 제1주파수를 동작주파수로 설정하고, 상기 기능블럭의 상태가 상기 웨이크업 모드이면 기설정된 제2주파수를 동작주파수로 설정하며, 상기 기능블럭의 상태가 상기 활성화모드이면 기설정된 제3주파수를 동작주파수로 설정하는 단계; 및
    상기 설정한 동작주파수를 가진 동작클락을 상기 기능블럭에 공급하는 단계를 포함하고,
    상기 제1주파수 내지 상기 제3주파수는 0보다 크고, 상기 제1주파수는 제2주파수보다 작으며, 상기 제2주파수는 상기 제1주파수보다 크고 상기 제3주파수보다 작거나 같은 클락 제어 방법.
  2. 제1항에 있어서,상기 판단하는 단계는
    상기 기능블럭이 상기 비활성화 상태이면 비활성화 모드로 판단하고,
    상기 설정하는 단계는
    상기 비활성화 모드에 상응하여 상기 기준클락의 주파수를 다수의 분주비 중 제1분주비로 분주(divide)한 상기 제1주파수를 상기 동작주파수로 설정하는 클락 제어 방법.
  3. 제1항에 있어서, 상기 판단하는 단계는
    상기 기능블럭이 상기 활성화 상태인 동안 활성화 모드로 판단하고,
    상기 설정하는 단계는
    상기 기준클락의 주파수를 다수의 분주비 중 제2분주비로 분주(divde)한 상기 제3주파수를 상기 동작주파수로 설정하는 클락 제어 방법.
  4. 제3항에 있어서, 상기 판단하는 단계는
    상기 기능블럭이 상기 비활성화 상태에서 활성화 상태로 변한 시점부터 기설정된 카운트타임 각각이 경과할 때까지 적어도 하나의 웨이크업 모드로 판단하고,
    상기 설정하는 단계는
    상기 기준클락의 주파수를 적어도 하나의 웨이크업분주비로 분주한 각 제2주파수를 상기 동작주파수로 설정하는 클락 제어 방법.
  5. 제4항에 있어서, 상기 설정하는 단계는
    상기 적어도 하나의 제2주파수에 상응하는 적어도 하나의 카운트타임을 갖도록 설정하는 클락 제어 방법.
  6. 제1항의 클락 제어 방법을 실행하기 위한 코드를 저장하는 기록 매체.
  7. 적어도 하나 이상의 기능블럭을 포함하는 SoC(System On Chip)의 클락 제어 방법에 있어서,
    상기 기능블럭의 상태를 모니터링하는 단계;
    상기 모니터링된 상태에 따라 상기 기능블럭의 상태가 비활성화 모드시 기설정된 제1주파수로 설정하고, 상기 기능블럭의 상태가 활성화 모드로 변하면 상기 기준클락의 주파수를 기설정된 제2주파수로 설정하여 동작주파수를 설정하는 단계; 및
    상기 동작주파수를 가진 동작클락을 상기 기능블럭에 공급하는 단계를 포함하고,
    상기 제1주파수는
    0보다 크고 상기 제2주파수보다 작은 클락 제어 방법.
  8. 제7항에 있어서, 상기 해당 모드는
    상기 기능블럭에서 출력되는 상태 신호를 모니터링하고, 상기 상태신호에 기초하여 상기 비활성화모드 또는 상기 활성화모드로 판단하는 클락 제어 방법.
  9. 제7항에 있어서, 상기 동작주파수를 설정하는 단계는
    상기 기능블럭의 비활성화 모드에 상응하여 상기 기준클락의 주파수를 다수의 분주비 중 제1분주비로 분주(divide)한 상기 제1주파수를 동작주파수로 설정하는 클락 제어 방법.
  10. 제7항에 있어서, 상기 동작주파수를 설정하는 단계는
    상기 기능블럭의 활성화 모드에 상응하여 상기 기준클락의 주파수를 다수의 분주비 중 제2분주비로 분주(divde)한 상기 제2주파수를 동작주파수로 설정하는 클락 제어 방법.
  11. 제10항에 있어서, 상기 동작주파수를 설정하는 단계는
    상기 기능블럭이 비활성화 모드에서 활성화 모드로 변하면, 기설정된 카운트타임동안 상기 기준클락의 주파수를 웨이크업분주비로 분주(divide)한 제3주파수로 설정하는 단계; 및
    상기 카운트타임이 경과하면 상기 기준클락의 주파수를 상기 제2주파수로 설정하는 단계를 포함하는 클락 제어 방법.
  12. 제10항에 있어서, 상기 제3주파수는
    상기 제1주파수 이상 상기 제2주파수 이하의 범위 내인 것을 특징으로 하는 클락 제어 방법.
  13. 제7항의 클락 제어 방법을 실행하기 위한 코드를 저장하는 기록 매체.
  14. 적어도 하나 이상의 기능블럭을 포함하는 SoC(System On Chip)에 있어서,
    기준주파수를 가진 기준클락을 생성하는 클락생성기; 및
    상기 기능블럭의 상태를 모니터링하여 상기 기능블럭의 상태를 비활성화모드, 적어도 하나의 웨이크업모드 또는 활성화모드 중 어느 하나로 판단하고, 상기 비활성화모드시 상기 기준주파수로부터 기설정된 제1주파수로 동작주파수를 변경하고, 상기 웨이크업 모드시 상기 기준주파수로부터 기설정된 적어도 하나의 각 제2주파수로 동작주파수를 변경하며, 상기 활성화모드시 상기 기준주파수로부터 기설정된 제3주파수로 동작주파수를 변경하여, 상기 모드에 상응하는 동작주파수를 가진 동작클락을 상기 기능블럭으로 출력하는 클락컨트롤러를 포함하고,
    상기 제1주파수 내지 상기 제3주파수는 0보다 크고, 상기 제1주파수는 제2주파수보다 작으며, 상기 제2주파수는 상기 제1주파수보다 크고 상기 제3주파수보다 작거나 같은 SoC.
  15. 제14항에 있어서, 상기 클락컨트롤러는
    상기 기능블럭의 상태를 모니터링하여 비활성화모드, 적어도 하나의 웨이크업모드 또는 활성화모드 중 어느 하나로 판단한 결과에 상응하는 분주비를 출력하는 분주기컨트롤러; 및
    상기 분주비로 상기 기준주파수를 분주(divide)하여 상기 동작주파수를 가진 상기 동작클락을 출력하는 분주기를 포함하는 SoC.
  16. 제15항에 있어서, 상기 분주기컨트롤러는
    상기 기능블럭의 상태를 모니터링하여 비활성화모드, 적어도 하나의 웨이크업모드 또는 활성화모드 중 어느 하나로 판단한 결과를 선택신호로 출력하는 모드검출부;
    다수의 분주비들을 각각 저장하는 다수의 레지스터들; 및
    상기 선택신호에 따라 상기 다수의 분주비들 중 어느 하나의 분주비를 출력하는 선택기를 포함하는 SoC.
  17. 제16항에 있어서, 상기 모드검출부는
    상기 기능블럭의 상태신호를 모니터링하는 SoC.
  18. 제16항에 있어서, 상기 모드검출부는
    상기 기능블럭의 상태가 상기 비활성화 모드로 판단되면 제1선택신호를 출력하고,
    상기 분주기는
    상기 제1선택신호에 상응하는 제1분주비로 상기 기준주파수를 분주한 상기 제1주파수를 동작 주파수로 설정하는 SoC.
  19. 제16항에 있어서, 상기 모드검출부는
    상기 기능블럭의 상태가 상기 활성화 모드로 판단되면 제2선택신호를 출력하고,
    상기 분주기는
    상기 제2선택신호에 상응하는 제2분주비로 상기 기준주파수를 분주한 상기 제3주파수를 동작 주파수로 설정하는 SoC.
  20. 제16항에 있어서, 상기 모드검출부는
    상기 기능블럭이 비활성화 상태에서 활성화 상태로 변한 시점부터 기설정된 카운트 타임이 경과할 때까지 적어도 하나의 웨이크업 모드로 판단하여 적어도 하나의 제3선택신호를 출력하고,
    상기 분주기는
    상기 각 제3선택신호에 상응하는 각 웨이크업분주비로 상기 기준주파수를 분주(divide)한 상기 각 제2주파수를 동작 주파수로 설정하는 SoC.
  21. 제20항에 있어서, 상기 모드검출부는
    상기 각 웨이크업 모드마다 각각 기설정되는 적어도 하나의 카운트타임을 카운트하는 적어도 하나의 카운터를 포함하는 카운터를 포함하는 SoC.
  22. 적어도 하나 이상의 기능블럭을 포함하는 SoC(System On Chip)에 있어서,
    기준주파수를 가진 기준클락을 생성하는 클락생성기;
    상기 기능블럭의 상태를 모니터링하여 비활성화모드, 적어도 하나의 웨이크업모드 또는 활성화모드 중 어느 하나로 판단한 결과를 선택신호로 출력하는 모드검출부;
    상기 다수의 분주비들을 저장하고, 상기 선택신호에 따라 상기 비활성화 모드시 제1분주비를 출력하고, 상기 웨이크업 모드시 적어도 하나의 제2분주비를 출력하며, 상기 활성화 모드시 제3분주비를 출력하는 룩업테이블; 및
    상기 분주비로 상기 기준주파수를 분주하여 상기 동작주파수를 가진 상기 동작클락을 상기 기능블럭으로 출력하는 분주기를 포함하고,
    상기 제1분주비 내지 상기 제3분주비는 0이 아니고, 상기 제1분주비는 상기 제2분주비보다 크고, 상기 제2분주비는 상기 제3분주비보다 크거나 같은 SoC.
  23. 제22항에 있어서, 상기 모드검출부는
    상기 기능블럭의 상태신호를 모니터링하는 SoC.
  24. 제22항에 있어서, 상기 모드검출부는
    상기 기능블럭의 상태가 상기 비활성화 모드로 판단되면 제1선택신호를 출력하고,
    상기 분주기는
    상기 제1선택신호에 상응하는 제1분주비로 상기 기준주파수를 분주(divide)한 제1주파수를 동작 주파수로 설정하는 SoC.
  25. 제22항에 있어서, 상기 모드검출부는
    상기 기능블럭의 상태가 상기 활성화 모드로 판단되면 제2선택신호를 출력하고,
    상기 분주기는
    상기 제2선택신호에 상응하는 제3분주비로 상기 기준주파수를 분주(divide)한 제2주파수를 동작 주파수로 설정하는 SoC.
  26. 제22항에 있어서, 상기 모드검출부는
    상기 기능블럭의 상태가 비활성화 상태에서 활성화 상태로 변한 시점부터 기설정된 카운트 타임동안이 경과할 때까지 적어도 하나의 웨이크업 모드로 판단하여 적어도 하나의 제3선택신호를 출력하고,
    상기 분주기는
    상기 각 제3선택신호에 상응하는 각 웨이크업분주비로 상기 기준주파수를 분주(divide)한 각 제3주파수를 동작 주파수로 설정하는 SoC.
  27. 제26항에 있어서, 상기 모드검출부는
    상기 각 웨이크업 모드마다 각각 기설정되는 적어도 하나의 카운트타임을 카운트하는 적어도 하나의 카운터를 포함하는 카운터를 포함하는 SoC.
  28. 동작클락에 따라 메모리 장치의 데이터 처리 동작을 제어하는 CPU;
    기준주파수를 가진 기준클락을 생성하는 클락생성기; 및
    상기 기준클락으로부터 상기 CPU에 입력되는 상기 동작클락을 생성하는 클락컨트롤러를 포함하고,
    상기 클락컨트롤러는
    상기 CPU의 상태를 모니터링하여 상기 CPU의 상태를 비활성화 모드, 적어도 하나의 웨이크업 모드 또는 활성화 모드 중 어느 하나로 판단하고, 상기 비활성화 모드로 판단시 상기 기준주파수를 기설정된 제1주파수로 변경하고, 상기 웨이크업 모드로 판단시 상기 기준주파수를 기설정된 제3주파수로 변경하며, 상기 활성화 모드로 판단시 상기 기준주파수를 기설정된 제2주파수로 변경하여 상기 동작클락의 동작주파수를 설정하는 SoC(System On Chip).
  29. 동작클락에 따라 멀티미디어 메모리 장치의 데이터 처리 동작을 제어하는 GPU(Graphic Processing Unit);
    기준주파수를 가진 기준클락을 생성하는 클락생성기; 및
    상기 기준클락으로부터 상기 GPU에 입력되는 상기 동작클락을 생성하는 클락컨트롤러를 포함하고,
    상기 클락컨트롤러는
    상기 GPU의 상태를 모니터링하여 상기 GPU의 상태를 비활성화 모드, 적어도 하나의 웨이크업 모드 또는 활성화모드 중 어느 하나로 판단하고, 상기 비활성화 모드로 판단시 상기 기준주파수를 기설정된 제1주파수로 변경하고, 상기 웨이크업 모드로 판단시 상기 기준주파수를 기설정된 제3주파수로 변경하며, 상기 활성화 모드로 판단시 상기 기준주파수를 기설정된 제2주파수로 변경하여 상기 동작클락의 동작주파수를 설정하는 SoC(System On Chip).
KR1020110133195A 2011-12-12 2011-12-12 기능블럭을 포함하는 ＳｏＣ의 클락 제어 방법, 이를 구현한 ＳｏＣ 및 이를 포함하는 반도체 시스템 KR101851614B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020110133195A KR101851614B1 (ko) 2011-12-12 2011-12-12 기능블럭을 포함하는 ＳｏＣ의 클락 제어 방법, 이를 구현한 ＳｏＣ 및 이를 포함하는 반도체 시스템
US13/687,637 US8928385B2 (en) 2011-12-12 2012-11-28 Methods of controlling clocks in system on chip including function blocks, systems on chips and semiconductor systems including the same
JP2012268484A JP5997029B2 (ja) 2011-12-12 2012-12-07 機能ブロックを含むＳｏＣのクロック制御方法、それを具現したＳｏＣ、及びそれを含む半導体システム
DE102012111916A DE102012111916A1 (de) 2011-12-12 2012-12-07 Verfahren zum Steuern von Taktsignalen bei einem Ein-Chip-System mit Funktionsblöcken, Ein-Chip-Systeme und Halbleitersysteme mit denselben
TW101146938A TWI564705B (zh) 2011-12-12 2012-12-12 系統晶片以及其操作方法
CN201210535320.8A CN103163940B (zh) 2011-12-12 2012-12-12 片上系统时钟控制方法、片上系统及包括其的半导体系统
US14/559,131 US9054680B2 (en) 2011-12-12 2014-12-03 Methods of controlling clocks in system on chip including function blocks, systems on chips and semiconductor systems including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110133195A KR101851614B1 (ko) 2011-12-12 2011-12-12 기능블럭을 포함하는 ＳｏＣ의 클락 제어 방법, 이를 구현한 ＳｏＣ 및 이를 포함하는 반도체 시스템

Publications (2)

Publication Number Publication Date
KR20130066398A true KR20130066398A (ko) 2013-06-20
KR101851614B1 KR101851614B1 (ko) 2018-06-12

Family

ID=48571413

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110133195A KR101851614B1 (ko) 2011-12-12 2011-12-12 기능블럭을 포함하는 ＳｏＣ의 클락 제어 방법, 이를 구현한 ＳｏＣ 및 이를 포함하는 반도체 시스템

Country Status (5)

Country Link
US (2) US8928385B2 (ko)
JP (1) JP5997029B2 (ko)
KR (1) KR101851614B1 (ko)
CN (1) CN103163940B (ko)
TW (1) TWI564705B (ko)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5613605B2 (ja) * 2011-03-28 2014-10-29 ルネサスエレクトロニクス株式会社 クロック生成回路、それを用いたプロセッサシステム、及びクロック周波数制御方法
JP2013003911A (ja) * 2011-06-17 2013-01-07 Sony Corp 電子機器、電子機器の制御方法およびプログラム
US9823990B2 (en) 2012-09-05 2017-11-21 Nvidia Corporation System and process for accounting for aging effects in a computing device
US9552308B2 (en) 2013-09-30 2017-01-24 Intel Corporation Early wake-warn for clock gating control
US20150194951A1 (en) * 2014-01-06 2015-07-09 Nvidia Corporation Toggling a clocked component using a slow clock to address bias temperature instability aging
US9678556B2 (en) * 2014-02-10 2017-06-13 Qualcomm Incorporated Dynamic clock and voltage scaling with low-latency switching
KR102320399B1 (ko) 2014-08-26 2021-11-03 삼성전자주식회사 전원 관리 칩, 그것을 포함하는 모바일 장치 및 그것의 클록 조절 방법
CN104216502B (zh) * 2014-08-28 2017-02-15 华南理工大学 一种具有前瞻属性的SoC动态电压频率调节方法
KR102165265B1 (ko) * 2014-09-02 2020-10-13 삼성전자 주식회사 하드웨어 전력 관리 유닛을 이용하여 클락 신호를 조절할 수 있는 애플리케이션 프로세서와 이를 포함하는 장치들
KR102325453B1 (ko) * 2014-12-04 2021-11-11 삼성전자주식회사 반도체 장치의 동작 방법
FR3030177B1 (fr) * 2014-12-16 2016-12-30 Stmicroelectronics Rousset Dispositif electronique comprenant un module de reveil d'un appareil electronique distinct d'un coeur de traitement
US9413361B1 (en) 2015-01-28 2016-08-09 Apple Inc. Closed loop clock signal generator with multiple reference clocks
US10120408B2 (en) 2015-09-30 2018-11-06 Texas Instruments Incorporated Event controlled clock switching
CN105892614A (zh) * 2015-12-18 2016-08-24 乐视移动智能信息技术（北京）有限公司 一种智能终端的功耗管控方法及系统
US10139884B2 (en) * 2015-12-23 2018-11-27 Toshiba Memory Corporation Power loss protection for solid state drives
US10296076B2 (en) 2016-05-16 2019-05-21 Qualcomm Incorporated Supply voltage droop management circuits for reducing or avoiding supply voltage droops
US10061368B2 (en) * 2016-05-26 2018-08-28 International Business Machines Corporation Enhancing performance of one or more slower partitions of an integrated circuit to improve performance of the integrated circuit
US9628089B1 (en) * 2016-06-24 2017-04-18 Qualcomm Incorporated Supply voltage tracking clock generator in adaptive clock distribution systems
LU93286B1 (en) * 2016-11-03 2018-05-14 Iee Sa Signal Generator Circuit
CN108268117B (zh) * 2017-01-03 2023-05-26 三星电子株式会社 半导体装置以及半导体系统
CN107179820B (zh) * 2017-05-03 2020-08-07 珠海全志科技股份有限公司 处理装置运行的保护方法及设备
CN109426329A (zh) * 2017-08-30 2019-03-05 比亚迪股份有限公司 片上系统及其时钟频率动态控制方法和装置
CN109698696B (zh) * 2017-10-24 2021-06-18 比亚迪半导体股份有限公司 时钟分频方法、装置、系统、片上系统及存储介质
US10761581B2 (en) * 2017-12-08 2020-09-01 Smartech Worldwide Limited Method and module for programmable power management, and system on chip
US11144086B1 (en) * 2018-01-22 2021-10-12 Marvell Israel (M.I.S.L) Ltd. Systems and methods for dynamic configuration of a device clock
CN110502065A (zh) * 2018-05-17 2019-11-26 瑞昱半导体股份有限公司 时钟管理电路及时钟管理方法
TWI770516B (zh) * 2018-08-21 2022-07-11 慧榮科技股份有限公司 操作頻率調整方法及電腦程式產品及裝置
CN110888520B (zh) 2018-08-21 2021-07-09 慧荣科技股份有限公司 操作频率调整方法及装置
TWI697839B (zh) * 2018-08-21 2020-07-01 慧榮科技股份有限公司 操作頻率調整方法及電腦程式產品及裝置
KR20210045544A (ko) 2019-10-16 2021-04-27 삼성전자주식회사 클럭 사이클에 기반하여 전력을 모니터링하는 동적 전력 모니터, 프로세서, 및 시스템 온 칩
US11251801B2 (en) * 2019-11-11 2022-02-15 Realtek Semiconductor Corporation Frequency adjusting apparatus and frequency adjusting method
JP6876113B2 (ja) * 2019-11-13 2021-05-26 レノボ・シンガポール・プライベート・リミテッド 情報処理装置および制御方法
CN111541451B (zh) 2020-06-23 2021-10-29 深圳比特微电子科技有限公司 用于对时钟信号进行升频的方法和时钟电路
US11249530B1 (en) 2020-11-25 2022-02-15 Qualcomm Incorporated Adaptive voltage controller
TWI766514B (zh) * 2020-12-30 2022-06-01 新唐科技股份有限公司 電子裝置及其供電方法
KR20220117999A (ko) 2021-02-18 2022-08-25 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
US20230031295A1 (en) * 2021-07-30 2023-02-02 Advanced Micro Devices, Inc. Reduced power clock generator for low power devices
US11971741B2 (en) * 2021-08-06 2024-04-30 Qualcomm Incorporated Aging mitigation
CN116743612A (zh) * 2022-03-02 2023-09-12 华为技术有限公司 管理网络芯片的方法、装置、通信设备和存储介质

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005285093A (ja) * 2004-03-02 2005-10-13 Mitsubishi Electric Corp プロセッサ電力制御装置及びプロセッサ電力制御方法
JP2005339310A (ja) * 2004-05-28 2005-12-08 Renesas Technology Corp 半導体装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63131616A (ja) * 1986-11-20 1988-06-03 Mitsubishi Electric Corp プログラマブルクロツク分周器
DE4029598A1 (de) * 1990-09-19 1992-03-26 Philips Patentverwaltung Schaltungsanordnung zur zeitweisen verzoegerung des programmablaufs in einem mikroprozessor
IL110181A (en) * 1994-06-30 1998-02-08 Softchip Israel Ltd Install microprocessor and peripherals
JP4181317B2 (ja) * 2000-10-26 2008-11-12 松下電器産業株式会社 集積回路の電力管理システム
JP2002182776A (ja) * 2000-12-18 2002-06-26 Kenwood Corp 動作周波数制御システム及び動作周波数制御方法
JP2003256065A (ja) * 2002-02-26 2003-09-10 Nec Corp クロック制御方法、クロック制御回路及びデータ処理装置
US6922111B2 (en) * 2002-12-20 2005-07-26 Intel Corporation Adaptive frequency clock signal
JP2004206480A (ja) 2002-12-25 2004-07-22 Seiko Epson Corp 半導体集積回路
US7171577B2 (en) * 2003-10-06 2007-01-30 Texas Instruments Incorporated Methods and apparatus for a system clock divider
TWI387279B (zh) * 2003-10-15 2013-02-21 Qualcomm Inc 高速媒體存取控制及直接鏈路協定
US7176738B1 (en) * 2003-11-20 2007-02-13 Integrated Device Technology, Inc. Method and apparatus for clock generation
KR101136036B1 (ko) 2003-12-24 2012-04-18 삼성전자주식회사 유휴 모드에서의 전력 소모가 감소된 프로세서 시스템 및그 방법
US7522883B2 (en) * 2004-12-14 2009-04-21 Quellan, Inc. Method and system for reducing signal interference
KR100661174B1 (ko) * 2005-09-23 2006-12-26 삼성전자주식회사 절전을 위한 클럭의 자동 온/오프가 가능한 모듈장치 및 그클럭 자동 온/오프방법
JP4402641B2 (ja) * 2005-11-25 2010-01-20 キヤノン株式会社 クロック供給装置及びその制御方法
JP2008123402A (ja) 2006-11-15 2008-05-29 Yaskawa Electric Corp 可変クロック発生回路および可変クロック発生回路を備えたサーボドライブ装置
KR20100114987A (ko) * 2009-04-17 2010-10-27 삼성전자주식회사 클락 주파수를 조절할 수 있는 방법과 장치
JP5875782B2 (ja) * 2010-05-07 2016-03-02 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． システムオンチップ並びにこれを含む電子装置及び携帯用通信装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005285093A (ja) * 2004-03-02 2005-10-13 Mitsubishi Electric Corp プロセッサ電力制御装置及びプロセッサ電力制御方法
JP2005339310A (ja) * 2004-05-28 2005-12-08 Renesas Technology Corp 半導体装置

Also Published As

Publication number Publication date
TW201331748A (zh) 2013-08-01
CN103163940A (zh) 2013-06-19
KR101851614B1 (ko) 2018-06-12
US20150084675A1 (en) 2015-03-26
US9054680B2 (en) 2015-06-09
US20130147526A1 (en) 2013-06-13
CN103163940B (zh) 2017-10-03
JP2013122759A (ja) 2013-06-20
TWI564705B (zh) 2017-01-01
JP5997029B2 (ja) 2016-09-21
US8928385B2 (en) 2015-01-06

Similar Documents

Publication Publication Date Title
KR101851614B1 (ko) 기능블럭을 포함하는 ＳｏＣ의 클락 제어 방법, 이를 구현한 ＳｏＣ 및 이를 포함하는 반도체 시스템
US8271812B2 (en) Hardware automatic performance state transitions in system on processor sleep and wake events
KR101748747B1 (ko) 프로세서의 구성가능한 피크 성능 제한들의 제어
US20140089697A1 (en) System-on-chip with capability for controlling power supply according to data transaction and method of operating the same
US20140032947A1 (en) Training, power-gating, and dynamic frequency changing of a memory controller
EP2477090A2 (en) Coordinating performance parameters in multiple circuits
US20130191677A1 (en) Regional Clock Gating and Dithering
US9411404B2 (en) Coprocessor dynamic power gating for on-die leakage reduction
US10410688B2 (en) Managing power state in one power domain based on power states in another power domain
US9374082B2 (en) Clock control device of controlling clock stable time based on operational condition, semiconductor device including the same and clock control method

Legal Events

Date Code Title Description
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant