CN109426329A - 片上系统及其时钟频率动态控制方法和装置 - Google Patents

片上系统及其时钟频率动态控制方法和装置 Download PDF

Info

Publication number
CN109426329A
CN109426329A CN201710765610.4A CN201710765610A CN109426329A CN 109426329 A CN109426329 A CN 109426329A CN 201710765610 A CN201710765610 A CN 201710765610A CN 109426329 A CN109426329 A CN 109426329A
Authority
CN
China
Prior art keywords
clock
clock frequency
chip
frequency
basic unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710765610.4A
Other languages
English (en)
Inventor
周博
李奇峰
杨云
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BYD Semiconductor Co Ltd
Original Assignee
BYD Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BYD Co Ltd filed Critical BYD Co Ltd
Priority to CN201710765610.4A priority Critical patent/CN109426329A/zh
Publication of CN109426329A publication Critical patent/CN109426329A/zh
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206Monitoring of events, devices or parameters that trigger a change in power modality
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/324Power saving characterised by the action undertaken by lowering clock frequency

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)

Abstract

本发明公开了一种片上系统及其时钟频率动态控制方法和装置,所述方法包括以下步骤:判断所述片上系统是否进入空闲状态;如果所述片上系统进入空闲状态,则将所述片上系统当前正在运行的第一时钟频率切换为第二时钟频率,并在识别到事务请求时切换回所述第一时钟频率,其中,所述第一时钟频率大于所述第二时钟频率,且所述第一时钟频率的时钟基本单元与所述第二时钟频率的时钟基本单元相同。由此,能够动态判断片上系统当前处于哪一种工作状态,同时产生对应频率的时钟,而且时钟切换时无需等待时钟切换的稳定时间,解决了分频时钟方式需要执行完毕一个周期的问题,从而实现时钟变化的无延迟衔接,保证片上系统高效率处理事务,同时大幅降低功耗。

Description

片上系统及其时钟频率动态控制方法和装置
技术领域
本发明涉及车辆技术领域,特别涉及一种用于片上系统的时钟频率动态控制方法、一种用于片上系统的时钟频率动态控制装置以及一种片上系统。
背景技术
相关技术中提出了一种通过时钟分频以控制SOC(System on Chip,系统级芯片或片上系统)系统内部功耗的技术方案,即通过标准分频电路产生时钟频率,并通过时钟分频控制SOC系统时钟的频率变化。相关技术中还提出了一种通过关闭系统时钟以降低功耗的技术方案,即在SOC系统处于空闲状态时,关闭系统时钟供给,达到降低功耗的目的。
但是,相关技术存在的问题是,第一种方案中,由于时钟分频所带来的结果是时钟频率的绝对变化,因此,为了保证不同频率的时钟之间的切换正确进行,在从当前的时钟频率恢复至之前的时钟频率或者切换成另一种时钟频率时,必须等待当前的时钟频率至少运行一个完整的周期,从而影响可SOC系统的整体效率;而第二种方案中,SOC重新打开时钟需要较长的唤醒时间,从而导致处理突发事务时存在不及时的缺陷。
发明内容
本发明旨在至少在一定程度上解决上述技术中的技术问题之一。为此,本发明的一个目的在于提出一种用于片上系统的时钟频率动态控制方法,能够保证片上系统高效率处理事务,同时还能够降低功耗。
本发明的第二个目的在于提出一种用于片上系统的时钟频率动态控制装置。本发明的第三个目的在于提出一种片上系统。
为达到上述目的,本发明第一方面实施例提出了一种用于片上系统的时钟频率动态控制方法,包括以下步骤:判断所述片上系统是否进入空闲状态;如果所述片上系统进入空闲状态,则将所述片上系统当前正在运行的第一时钟频率切换为第二时钟频率,并在识别到事务请求时切换回所述第一时钟频率,其中,所述第一时钟频率大于所述第二时钟频率,且所述第一时钟频率的时钟基本单元与所述第二时钟频率的时钟基本单元相同。
根据本发明实施例提出的用于片上系统的时钟频率动态控制方法,如果片上系统进入空闲状态,则将片上系统当前正在运行的第一时钟频率切换为第二时钟频率,并在识别到事务请求时切换回第一时钟频率,其中,第一时钟频率大于第二时钟频率,且第一时钟频率的时钟基本单元与第二时钟频率的时钟基本单元相同。由此,本发明实施例的时钟频率动态控制方法,能够动态判断片上系统当前处于哪一种工作状态,同时产生对应频率的时钟,而且时钟切换时无需等待时钟切换的稳定时间,解决了分频时钟方式需要执行完毕一个周期的问题,从而实现时钟变化的无延迟衔接,保证片上系统高效率处理事务,同时大幅降低功耗。
为达到上述目的,本发明第二方面实施例提出了一种用于片上系统的时钟频率动态控制装置,包括:判断模块,用于判断所述片上系统是否进入空闲状态;切换控制模块,用于在所述片上系统进入空闲状态时将所述片上系统当前正在运行的第一时钟频率切换为第二时钟频率,并在识别到事务请求时切换回所述第一时钟频率,其中,所述第一时钟频率大于所述第二时钟频率,且所述第一时钟频率的时钟基本单元与所述第二时钟频率的时钟基本单元相同。
根据本发明实施例提出的用于片上系统的时钟频率动态控制装置,切换控制模块在片上系统进入空闲状态时,将片上系统当前正在运行的第一时钟频率切换为第二时钟频率,并在识别到事务请求时切换回第一时钟频率,其中,第一时钟频率大于第二时钟频率,且第一时钟频率的时钟基本单元与第二时钟频率的时钟基本单元相同。由此,本发明实施例的时钟频率动态控制装置,能够动态判断片上系统当前处于哪一种工作状态,同时产生对应频率的时钟,而且时钟切换时无需等待时钟切换的稳定时间,解决了分频时钟方式需要执行完毕一个周期的问题,从而实现时钟变化的无延迟衔接,保证片上系统高效率处理事务,同时大幅降低功耗。
为达到上述目的,本发明第三方面实施例提出了一种片上系统,包括所述的用于片上系统的时钟频率动态控制装置。
根据本发明实施例提出的片上系统,能够动态判断片上系统当前处于哪一种工作状态,同时产生对应频率的时钟,而且时钟切换时无需等待时钟切换的稳定时间,解决了分频时钟方式需要执行完毕一个周期的问题,从而实现时钟变化的无延迟衔接,保证片上系统高效率处理事务,同时大幅降低功耗。
附图说明
图1为根据本发明实施例的用于片上系统的时钟频率动态控制方法的流程图;
图2为根据本发明一个实施例的用于片上系统的时钟频率动态控制方法的时序示意图;
图3为根据本发明实施例的用于片上系统的时钟频率动态控制装置的方框示意图;
图4为根据本发明一个实施例的用于片上系统的时钟频率动态控制装置的方框示意图;
图5为根据本发明一个实施例的用于片上系统的时钟频率动态控制装置的原理示意图。
具体实施方式
下面详细描述本发明的实施例,所述实施例的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的,旨在用于解释本发明,而不能理解为对本发明的限制。
下面结合附图来描述本发明实施例的用于片上系统的时钟频率动态控制方法、装置以及具有该装置的片上系统。
图1为根据本发明实施例的用于片上系统的时钟频率动态控制方法的流程图。如图1所示,本发明实施例的用于片上系统的时钟频率动态控制方法,包括以下步骤:
S1:判断片上系统是否进入空闲状态。
根据本发明的一个实施例,可通过获取片上系统发出的指令地址和指令数据判断片上系统是否进入空闲状态。也就是说,当片上系统进入空闲状态时,通过截取片上系统发出的指令地址和指令数据即地址和数据信号即可判断当前是否处于空闲状态。
具体地,可设置片上系统状态判断逻辑,根据片上系统进入空闲状态时执行的程序指令来判断片上系统是否处于空闲状态。
S2:如果片上系统进入空闲状态,则将片上系统当前正在运行的第一时钟频率切换为第二时钟频率,并在识别到事务请求时切换回第一时钟频率,其中,第一时钟频率大于第二时钟频率,且第一时钟频率的时钟基本单元与第二时钟频率的时钟基本单元相同。
需要说明的是,时钟频率可定义为每个周期时间实际出现的时钟基本单元的个数m与每个周期时间能够出现的时钟基本单元的最大值n之比再乘以时钟基本单元的时钟脉冲的频率F,即F×m/n。例如,周期时间为1s,时钟基本单元为50MHz的时钟脉冲,即F为50MHz,那么1s内能够出现的时钟基本单元的最大值n为50M,当1s内出现5次50MHz的时钟脉冲时,时钟频率即为50MHz×5/50M=5Hz,当1s内出现50M次50MHz的时钟脉冲时,时钟频率即为50MHz×50M/50M=50M Hz。
简单来说,时钟频率还可定义为1s内出现时钟基本单元的次数,即,时钟频率为F0,即表示1秒内,该时钟基本单元的次数为F0次。例如,当1s内出现5次50MHz的时钟脉冲时,时钟频率即5Hz,当1s内出现50M次50MHz的时钟脉冲时,时钟频率即为50M Hz。
也就是说,片上系统的内部设置有系统运行时钟,系统运行时钟可为第一时钟频率F1,如图2所示,正常工作时,片上系统内部以此第一时钟频率F1为最高时钟频率执行程序。当片上系统处于空闲状态时,可将片上系统当前正在运行的第一时钟频率F1切换为第二时钟频率F2,从而大幅降低片上系统内部运行频率以便于降低功耗。
由于时钟频率为1秒内出现时钟基本单元的次数,而降低片上系统的处理速度可看作是减少单位时间内片上系统处理事件的时钟个数,因而,可通过减小单位时间内时钟基本单元出现的次数,降低片上系统的运行频率和功耗。基于此,在本发明实施例中,第二时钟频率F2在单位时间内出现时钟基本单元A的次数大幅小于第一时钟频率F1在单位时间内出现时钟基本单元A的次数。
并且,第一时钟频率F1的时钟基本单元A与第二时钟频率F2的时钟基本单元A相同,从而保证第二时钟频率每次变化的基本频率与系统运行时钟每次变化的基本频率一致,由此,在识别到事务请求P后能够迅速恢复至第一时钟频率F1,保证降低频率后能够及时处理事件,实现时钟变化的无延迟衔接,解决了时钟分频方式需等待一个周期执行完毕的问题。
具体而言,本发明实施例的方法可通过下面的控制逻辑实现,其中,该控制逻辑支持配置第一时钟频率F1和第二时钟频率F2,同时生成第一时钟频率F1和第二时钟频率F2以供给片上系统使用。
该控制逻辑可识别是否有事务请求发出即是否有需要片上系统处理的事件发生,其中,当有事务请求发出时,控制逻辑可优先接收到该事务请求,如果识别到事务请求,则动态切换回第一时钟频率F1,以利用高频率时钟快速处理事件,且通过设置第一时钟频率F1的时钟基本单元A与第二时钟频率F2的时钟基本单元A相同,可立即切换回第一时钟频率,实现时钟变化的无延迟衔接。
同时,该控制逻辑可自动识别片上系统是否处于空闲状态,如果片上系统处于空闲状态,则自动切换时钟频率为第二时钟频率F2,从而降低片上系统的时钟频率,降低功耗。
更具体地,控制逻辑可包括时钟发生逻辑、状态判断逻辑和事务识别逻辑,其中,时钟发生逻辑用于产生第二时钟频率F2,即言,时钟发生逻辑可使用时钟基本单元作为基础时钟来生成第二时钟频率F2;状态判断逻辑用于根据片上系统进入空闲状态时执行的程序指令来判断片上系统是否处于空闲状态;事务识别逻辑用于识别事务请求,并在识别到识别事务请求时随之进行时钟切换。
根据本发明的一个实施例,可通过判断是否接收到中断请求以识别事务发生点,并在事务发生点将片上系统的时钟频率切换回第一时钟频率。
也就是说,可通过中断请求识别事务请求并确定事务发生点,当接收到中断请求时识别到事务请求,并且在中断请求的发生时刻即为事务发生点,在事务发生点,可将片上系统的时钟频率切换回第一时钟频率F1,以利用高频率时钟快速处理事件,且通过设置第一时钟频率F1的时钟基本单元A与第二时钟频率F2的时钟基本单元A相同,可实现时钟变化的无延迟衔接。
根据本发明的一个具体实施例,如图2所示,第一时钟频率F1为50MHz,第二时钟频率F2为5Hz,第一时钟频率F1的时钟基本单元A与第二时钟频率F2的时钟基本单元A均为50MHz的时钟脉冲。
下面结合图2实施例来详细描述本发明实施例的用于片上系统的时钟频率动态控制方法。
需要说明的是,片上系统的系统时钟可为第一时钟频率例如为50MHz,即每秒钟有50M个50MHz的时钟脉冲,用以驱动片上系统运行程序。其中,片上系统内部看门狗溢出时间为2秒,即经过100M个50MHz的时钟脉冲后,会触发片上系统复位。即,当片上系统处于空闲状态时,只需在每2秒内进行一次清除看门狗的操作即可,清除看门狗操作所需要的50MHz的时钟脉冲的个数为5个。为满足上述应用,可设置片上系统空闲时运行的第二时钟频率为5Hz,即每秒钟出现50MHz的时钟脉冲的个数为5,与50MHz相比,频率降低了一千万倍,从而理论上,空闲时片上系统的功耗为片上系统处理事务时的功耗的千万分之一。
基于此,在本发明实施例中,可设置对应的控制逻辑中具有两种系统时钟,即50MHz时钟(第一时钟频率F1)和5Hz时钟(第二时钟频率F2),且50MHz时钟和5Hz时钟不存在固定的分频关系,即5Hz时钟只需保证在1秒内出现5次50MHz的时钟脉冲(时钟基本单元A)即可。
当片上系统进入空闲状态时,控制逻辑可截取片上系统发出的指令地址和指令数据,并根据指令地址和指令数据判断片上系统当前是否进入空闲状态,如果进入空闲状态,则立即将50MHz时钟切换为5Hz的时钟,由于50MHz时钟和5Hz时钟的时钟基本单元均为50MHz的时钟脉冲,因此可以实现时钟的无延迟切换。
当有事务请求发出时,控制逻辑会优先收到事务请求,并且立即切换回50MHz的时钟,同时,将事务请求送入片上系统以使片上系统根据事务请求运行程序,由于50MHz时钟和5Hz时钟的时钟基本单元均为50MHz的时钟脉冲,因此片上系统无需等待时钟切换的稳定时间,可立即运用高频率时钟进行事务处理。
根据本发明的一个具体实施例,可通过计数器生成第二时钟频率。具体地,第二时钟频率F2以时钟基本单元为基础时钟,第二时钟频率F2可为1秒内发送F2中时钟基本单元。假设1秒内最多可发送F1个时钟基本单元,计数器可以F1为计数周期,即计数器计满一个计数周期为F1个时钟基本单元,在每个计数周期,可在F1个计数值中任意F2个计数值分别输出一个时钟基本单元,并在其他计数值不进行时钟输出。
举例来说,如图2所示,第二时钟频率F2为5Hz,第二时钟频率F2的时钟基本单元A为50MHz的时钟脉冲,5Hz时钟可为1秒钟开始时连续发送5个50MHz的时钟脉冲,接下来剩余时间将维持时钟不产生,以此循环为不均匀频率的5Hz时钟。具体地,计数器计满一个计数周期为50M,则计数器从1计到5时,5Hz时钟进行时钟输出,剩下计数则控制5Hz时钟维持不变,不进行时钟输出。
综上,根据本发明实施例提出的用于片上系统的时钟频率动态控制方法,如果片上系统进入空闲状态,则将片上系统当前正在运行的第一时钟频率切换为第二时钟频率,并在识别到事务请求时切换回第一时钟频率,其中,第一时钟频率大于第二时钟频率,且第一时钟频率的时钟基本单元与第二时钟频率的时钟基本单元相同。由此,本发明实施例的时钟频率动态控制方法,能够动态判断片上系统当前处于哪一种工作状态,同时产生对应频率的时钟,而且时钟切换时无需等待时钟切换的稳定时间,解决了分频时钟方式需要执行完毕一个周期的问题,从而实现时钟变化的无延迟衔接,保证片上系统高效率处理事务,同时大幅降低功耗。
与上述几种实施例提供的用于片上系统的时钟频率动态控制方法相对应,本发明的一种实施例还提供一种用于片上系统的时钟频率动态控制装置,由于本发明实施例提供的用于片上系统的时钟频率动态控制装置与上述几种实施例提供的用于片上系统的时钟频率动态控制方法相对应,因此在前述用于片上系统的时钟频率动态控制方法的实施方式也适用于本实施例提供的用于片上系统的时钟频率动态控制装置,在本实施例中不再详细描述。
图3是根据本发明实施例的用于片上系统的时钟频率动态控制装置的方框示意图。如图3所示,用于片上系统的时钟频率动态控制装置包括:判断模块10和切换控制模块20。
其中,判断模块10用于判断片上系统是否进入空闲状态;切换控制模块20用于在片上系统进入空闲状态时将片上系统当前正在运行的第一时钟频率切换为第二时钟频率,并在识别到事务请求时切换回第一时钟频率,其中,第一时钟频率大于第二时钟频率,且第一时钟频率的时钟基本单元与第二时钟频率的时钟基本单元相同。
根据本发明的一个实施例,如图4所示,用于片上系统的时钟频率动态控制装置还包括获取模块30,获取模块30用于获取片上系统发出的指令地址和指令数据,判断模块10根据片上系统发出的指令地址和指令数据判断片上系统是否进入空闲状态。
也就是说,当片上系统进入空闲状态时,判断模块10通过获取模块30截取片上系统发出的指令地址和指令数据即地址和数据信号判断当前是否处于空闲状态。具体地,判断模块10可设置片上系统状态判断逻辑,用于根据片上系统进入空闲状态时执行的程序指令来判断片上系统是否处于空闲状态。
需要说明的是,时钟频率可定义为每个周期时间实际出现的时钟基本单元的个数m与每个周期时间能够出现的时钟基本单元的最大值n之比再乘以时钟基本单元的时钟脉冲的频率F,即F×m/n。例如,周期时间为1s,时钟基本单元为50MHz的时钟脉冲,即F为50MHz,那么1s内能够出现的时钟基本单元的最大值n为50M,当1s内出现5次50MHz的时钟脉冲时,时钟频率即为50MHz×5/50M=5Hz,当1s内出现50M次50MHz的时钟脉冲时,时钟频率即为50MHz×50M/50M=50M Hz。
简单来说,时钟频率还可定义为1s内出现时钟基本单元的次数,即,时钟频率为F0,即表示1秒内,该时钟基本单元的次数为F0次。例如,当1s内出现5次50MHz的时钟脉冲时,时钟频率即5Hz,当1s内出现50M次50MHz的时钟脉冲时,时钟频率即为50M Hz。
也就是说,片上系统的内部设置有系统运行时钟,系统运行时钟可为第一时钟频率F1,如图2所示,正常工作时,片上系统内部以此第一时钟频率F1为最高时钟频率执行程序。当判断模块10判断片上系统处于空闲状态时,切换控制模块20可将片上系统当前正在运行的第一时钟频率F1切换为第二时钟频率F2,从而大幅降低片上系统内部运行频率以便于降低功耗。
由于时钟频率为1秒内出现时钟基本单元的次数,而降低片上系统的处理速度可看作是减少单位时间内片上系统处理事件的时钟个数,因而,可通过减小单位时间内时钟基本单元出现的次数,降低片上系统的运行频率和功耗。基于此,在本发明实施例中,第二时钟频率F2在单位时间内出现时钟基本单元A的次数大幅小于第一时钟频率F1在单位时间内出现时钟基本单元A的次数。
并且,第一时钟频率F1的时钟基本单元A与第二时钟频率F2的时钟基本单元A相同,从而保证第二时钟频率每次变化的基本频率与系统运行时钟每次变化的基本频率一致,由此,切换控制模块20在识别到事务请求P后能够迅速恢复至第一时钟频率F1,保证降低频率后能够及时处理事件,实现时钟变化的无延迟衔接,解决了时钟分频方式需等待一个周期执行完毕的问题。
具体而言,本发明实施例的装置可通过下面控制逻辑实现,其中,该控制逻辑支持配置第一时钟频率F1和第二时钟频率F2,同时生成第一时钟频率F1和第二时钟频率F2以供给片上系统使用。
该控制逻辑可识别是否有事务请求发出即是否有需要片上系统处理的事件发生,其中,当有事务请求发出时,控制逻辑可优先接收到该事务请求,如果识别到事务请求,切换控制模块20则将片上系统的时钟频率动态切换回第一时钟频率F1,以利用高频率时钟快速处理事件,且通过设置第一时钟频率F1的时钟基本单元A与第二时钟频率F2的时钟基本单元A相同,可立即切换回第一时钟频率,实现时钟变化的无延迟衔接。
同时,该控制逻辑可自动识别片上系统是否处于空闲状态,如果片上系统处于空闲状态,切换控制模块20则将片上系统的时钟频率自动切换为第二时钟频率F2,从而降低片上系统的时钟频率,降低功耗。
更具体地,控制逻辑可包括时钟发生逻辑、状态判断逻辑和事务识别逻辑,其中,时钟发生逻辑用于产生第二时钟频率F2,即言,时钟发生逻辑可使用时钟基本单元作为基础时钟来生成第二时钟频率F2;状态判断逻辑用于根据片上系统进入空闲状态时执行的程序指令来判断片上系统是否处于空闲状态;事务识别逻辑用于识别事务请求,并在识别到识别事务请求时随之进行时钟切换。
根据本发明的一个实施例,如图4所示,用于片上系统的时钟频率动态控制装置还包括事务处理请求模块40,事务处理请求模块40用于判断是否接收到中断请求,切换控制模块20根据中断请求识别事务发生点,并在事务发生点将片上系统的时钟频率切换回第一时钟频率。
也就是说,事务处理请求模块40可通过中断请求识别事务请求并确定事务发生点,切换控制模块20在事务处理请求模块40接收到中断请求时判断识别到事务请求,并且在中断请求的发生时刻即为事务发生点,在事务发生点,切换控制模块20可将片上系统的时钟频率切换回第一时钟频率F1,以利用高频率时钟快速处理事件,且通过设置第一时钟频率F1的时钟基本单元A与第二时钟频率F2的时钟基本单元A相同,可实现时钟变化的无延迟衔接。
根据本发明的一个具体实施例,第一时钟频率为50MHz,第二时钟频率为5Hz,第一时钟频率的时钟基本单元与第二时钟频率的时钟基本单元均为50MHz的时钟脉冲。
根据本发明的一个具体实施例,如图5所示,可通过计数器50生成第二时钟频率。具体地,第二时钟频率F2以时钟基本单元为基础时钟,第二时钟频率F2可为1秒内发送F2中时钟基本单元。假设1秒内最多可发送F1个时钟基本单元,计数器可以F1为计数周期,即计数器50计满一个计数周期为F1个时钟基本单元,在每个计数周期,可在F1个计数值中任意F2个计数值分别输出一个时钟基本单元,并在其他计数值不进行时钟输出。
举例来说,如图2和5所示,第二时钟频率F2为5Hz,第二时钟频率F2的时钟基本单元A为50MHz的时钟脉冲,5Hz时钟可为1秒钟开始时连续发送5个50MHz的时钟脉冲,接下来剩余时间将维持时钟不产生,如此循环为不均匀频率的5Hz时钟。具体地,计数器50计满一个计数周期为50M,则计数器50从1计到5时,5Hz时钟进行时钟输出,剩下计数则控制5Hz时钟维持不变,不进行时钟输出。
如上所述,在本发明实施例中,如图5所示,片上系统可产生第一时钟频率例如50MHz时钟,通过计数器50的计数可产生5Hz时钟。判断模块10可对片上系统的状态进行判断,事务处理请求模块40可识别事务请求,切换控制模块20可根据片上系统的状态和事务请求进行时钟选择,并根据选择的时钟进行切换控制,以控制片上系统的时钟。具体地,当获取模块30获取到片上系统发出的指令地址和指令数据时,判断模块10判断片上系统进入空闲状态,切换控制模块20可在片上系统进入空闲状态时选择第二时钟频率,将片上系统当前正在运行的第一时钟频率切换为第二时钟频率。当事务处理请求模块40接收到中断请求时,切换控制模块20根据中断请求识别事务发生点,并选择第二时钟频率,在事务发生点将片上系统的时钟频率切换回第一时钟频率。
综上,根据本发明实施例提出的用于片上系统的时钟频率动态控制装置,切换控制模块在片上系统进入空闲状态时,将片上系统当前正在运行的第一时钟频率切换为第二时钟频率,并在识别到事务请求时切换回第一时钟频率,其中,第一时钟频率大于第二时钟频率,且第一时钟频率的时钟基本单元与第二时钟频率的时钟基本单元相同。由此,本发明实施例的时钟频率动态控制装置,能够动态判断片上系统当前处于哪一种工作状态,同时产生对应频率的时钟,而且时钟切换时无需等待时钟切换的稳定时间,解决了分频时钟方式需要执行完毕一个周期的问题,从而实现时钟变化的无延迟衔接,保证片上系统高效率处理事务,同时大幅降低功耗。
最后,本发明实施例还提出了一种片上系统,包括所述实施例的用于片上系统的时钟频率动态控制装置。
根据本发明实施例提出的片上系统,能够动态判断片上系统当前处于哪一种工作状态,同时产生对应频率的时钟,而且时钟切换时无需等待时钟切换的稳定时间,解决了分频时钟方式需要执行完毕一个周期的问题,从而实现时钟变化的无延迟衔接,保证片上系统高效率处理事务,同时大幅降低功耗。
在本发明的描述中,需要理解的是,术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。
此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中,“多个”的含义是两个或两个以上,除非另有明确具体的限定。
在本发明中,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或成一体;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中,除非另有明确的规定和限定,第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触,或第一和第二特征通过中间媒介间接接触。而且,第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方,或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方,或仅仅表示第一特征水平高度小于第二特征。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外,在不相互矛盾的情况下,本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
尽管上面已经示出和描述了本发明的实施例,可以理解的是,上述实施例是示例性的,不能理解为对本发明的限制,本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (9)

1.一种用于片上系统的时钟频率动态控制方法,其特征在于,包括以下步骤:
判断所述片上系统是否进入空闲状态;
如果所述片上系统进入空闲状态,则将所述片上系统当前正在运行的第一时钟频率切换为第二时钟频率,并在识别到事务请求时切换回所述第一时钟频率,其中,所述第一时钟频率大于所述第二时钟频率,且所述第一时钟频率的时钟基本单元与所述第二时钟频率的时钟基本单元相同。
2.根据权利要求1所述的用于片上系统的时钟频率动态控制方法,其特征在于,通过获取所述片上系统发出的指令地址和指令数据判断所述片上系统是否进入空闲状态。
3.根据权利要求1或2所述的用于片上系统的时钟频率动态控制方法,其特征在于,所述第一时钟频率为50MHz,所述第二时钟频率为5Hz,所述第一时钟频率的时钟基本单元与所述第二时钟频率的时钟基本单元均为50MHz的时钟脉冲。
4.根据权利要求1或2所述的用于片上系统的时钟频率动态控制方法,其特征在于,通过判断是否接收到中断请求以识别事务发生点,并在所述事务发生点将所述片上系统的时钟频率切换回所述第一时钟频率。
5.一种用于片上系统的时钟频率动态控制装置,其特征在于,包括:
判断模块,用于判断所述片上系统是否进入空闲状态;
切换控制模块,用于在所述片上系统进入空闲状态时将所述片上系统当前正在运行的第一时钟频率切换为第二时钟频率,并在识别到事务请求时切换回所述第一时钟频率,其中,所述第一时钟频率大于所述第二时钟频率,且所述第一时钟频率的时钟基本单元与所述第二时钟频率的时钟基本单元相同。
6.根据权利要求5所述的用于片上系统的时钟频率动态控制装置,其特征在于,还包括获取模块,用于获取所述片上系统发出的指令地址和指令数据,所述判断模块根据所述片上系统发出的指令地址和指令数据判断所述片上系统是否进入空闲状态。
7.根据权利要求5或6所述的用于片上系统的时钟频率动态控制装置,其特征在于,所述第一时钟频率为50MHz,所述第二时钟频率为5Hz,所述第一时钟频率的时钟基本单元与所述第二时钟频率的时钟基本单元均为50MHz的时钟脉冲。
8.根据权利要求5或6所述的用于片上系统的时钟频率动态控制装置,其特征在于,还包括事务处理请求模块,用于判断是否接收到中断请求,所述切换控制模块根据所述中断请求识别事务发生点,并在所述事务发生点将所述片上系统的时钟频率切换回所述第一时钟频率。
9.一种片上系统,其特征在于,包括根据权利要求5-8中任一项所述的用于片上系统的时钟频率动态控制装置。
CN201710765610.4A 2017-08-30 2017-08-30 片上系统及其时钟频率动态控制方法和装置 Pending CN109426329A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710765610.4A CN109426329A (zh) 2017-08-30 2017-08-30 片上系统及其时钟频率动态控制方法和装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710765610.4A CN109426329A (zh) 2017-08-30 2017-08-30 片上系统及其时钟频率动态控制方法和装置

Publications (1)

Publication Number Publication Date
CN109426329A true CN109426329A (zh) 2019-03-05

Family

ID=65504124

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710765610.4A Pending CN109426329A (zh) 2017-08-30 2017-08-30 片上系统及其时钟频率动态控制方法和装置

Country Status (1)

Country Link
CN (1) CN109426329A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117608388A (zh) * 2024-01-15 2024-02-27 珠海全志科技股份有限公司 应用于SoC系统的功耗控制方法及装置、SoC系统

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040187045A1 (en) * 2003-03-20 2004-09-23 Sun Microsystems, Inc. On-chip clock generator allowing rapid changes of on-chip clock frequency
CN1532671A (zh) * 2003-03-18 2004-09-29 ���µ�����ҵ��ʽ���� 处理器及其驱动方法与电子信息处理产品
CN101576768A (zh) * 2009-06-15 2009-11-11 北京中星微电子有限公司 切换设备频率的方法以及设备
CN102301307A (zh) * 2008-12-31 2011-12-28 新思科技有限公司 用于控制最优时钟和电压切换的分布式表格驱动电源模式计算
CN103163940A (zh) * 2011-12-12 2013-06-19 三星电子株式会社 片上系统时钟控制方法、片上系统及包括其的半导体系统
CN104866009A (zh) * 2009-12-11 2015-08-26 Ati科技无限责任公司 用于切换运行在不同时钟频率下的多个链路的时钟频率的装置和用于切换时钟频率的方法
CN104969142A (zh) * 2013-02-05 2015-10-07 高通股份有限公司 用于以有保证的瞬态最后期限来控制中央处理单元功率的系统和方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1532671A (zh) * 2003-03-18 2004-09-29 ���µ�����ҵ��ʽ���� 处理器及其驱动方法与电子信息处理产品
US20040187045A1 (en) * 2003-03-20 2004-09-23 Sun Microsystems, Inc. On-chip clock generator allowing rapid changes of on-chip clock frequency
US7216248B2 (en) * 2003-03-20 2007-05-08 Sun Microsystems, Inc. On-chip clock generator allowing rapid changes of on-chip clock frequency
CN102301307A (zh) * 2008-12-31 2011-12-28 新思科技有限公司 用于控制最优时钟和电压切换的分布式表格驱动电源模式计算
CN101576768A (zh) * 2009-06-15 2009-11-11 北京中星微电子有限公司 切换设备频率的方法以及设备
CN104866009A (zh) * 2009-12-11 2015-08-26 Ati科技无限责任公司 用于切换运行在不同时钟频率下的多个链路的时钟频率的装置和用于切换时钟频率的方法
CN103163940A (zh) * 2011-12-12 2013-06-19 三星电子株式会社 片上系统时钟控制方法、片上系统及包括其的半导体系统
CN104969142A (zh) * 2013-02-05 2015-10-07 高通股份有限公司 用于以有保证的瞬态最后期限来控制中央处理单元功率的系统和方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117608388A (zh) * 2024-01-15 2024-02-27 珠海全志科技股份有限公司 应用于SoC系统的功耗控制方法及装置、SoC系统

Similar Documents

Publication Publication Date Title
CN102931655B (zh) 一种动态调节电压和频率的电路控制系统和方法
JP6309641B2 (ja) 低レイテンシスイッチングを用いた動的クロックおよび電圧スケーリング
US5418969A (en) Low power consumption microprocessor
CN105607720B (zh) 管理计算系统的能源效率的方法以及管理能源效率的系统
US9141421B2 (en) Reducing power grid noise in a processor while minimizing performance loss
CN103930874A (zh) 使用经调度资源组转变通过对便携式计算装置的工作负载估计而节省功率
US20070208964A1 (en) Method and apparatus for dynamic system-level frequency scaling
JPWO2005106623A1 (ja) Cpuクロック制御装置、cpuクロック制御方法、cpuクロック制御プログラム、記録媒体、及び伝送媒体
CN104408002B (zh) 串口主从通信控制系统及方法
US20140201577A1 (en) Management device, management method, and medium storing management program
CN106354557A (zh) 基于时间片任务调度系统的家电及其控制方法、控制器
CN102768637A (zh) 一种控制测试执行的方法及装置
US8762744B2 (en) Energy management system configured to generate energy management information indicative of an energy state of processing elements
CN111158867B (zh) 时间同步处理方法、线程调度方法、装置及电子设备
CN109426329A (zh) 片上系统及其时钟频率动态控制方法和装置
CN104516780B (zh) 数据处理装置
US9009513B2 (en) Multiprocessor for providing timers associated with each of processor cores to determine the necessity to change operating frequency and voltage for per core upon the expiration of corresponding timer
CN105607688A (zh) 用于时钟信号产生的集成电路、方法及系统
CN117311990B (zh) 资源调整方法、装置、电子设备、存储介质及训练平台
US9904344B2 (en) Method of executing an application on a computer system, a resource manager and a high performance computer system
CN102573073B (zh) 一种终端物理层资源分配方法及系统
US20070067652A1 (en) System using bus arbiter to power down
CN106949682B (zh) 热泵系统的控制方法及装置
JP2002157279A (ja) データ収集装置
CN106408441A (zh) 能量管理系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20210312

Address after: 518119 No.1 Yan'an Road, Kuiyong street, Dapeng New District, Shenzhen City, Guangdong Province

Applicant after: BYD Semiconductor Co.,Ltd.

Address before: 518118 BYD Road, Pingshan New District, Shenzhen, Guangdong 3009

Applicant before: BYD Co.,Ltd.

RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190305