KR20130061700A - 고체 촬상 장치, 고체 촬상 장치의 구동 방법 및 촬상 시스템 - Google Patents

고체 촬상 장치, 고체 촬상 장치의 구동 방법 및 촬상 시스템 Download PDF

Info

Publication number
KR20130061700A
KR20130061700A KR1020130054846A KR20130054846A KR20130061700A KR 20130061700 A KR20130061700 A KR 20130061700A KR 1020130054846 A KR1020130054846 A KR 1020130054846A KR 20130054846 A KR20130054846 A KR 20130054846A KR 20130061700 A KR20130061700 A KR 20130061700A
Authority
KR
South Korea
Prior art keywords
voltage
transistor
imaging device
solid
signal line
Prior art date
Application number
KR1020130054846A
Other languages
English (en)
Other versions
KR101325355B1 (ko
Inventor
게이지 마부찌
Original Assignee
소니 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 주식회사 filed Critical 소니 주식회사
Publication of KR20130061700A publication Critical patent/KR20130061700A/ko
Application granted granted Critical
Publication of KR101325355B1 publication Critical patent/KR101325355B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

물리량 검출 장치는, 외부로부터 공급되는 물리량을 검출하는 검출부 및 검출부로부터의 신호를 신호선에 출력하는 선택 트랜지스터를 각각 포함하고 2차원으로 배열되는 화소를 포함한다. 물리량 검출 장치에서, 선택 트랜지스터는 공핍형 트랜지스터이다.

Description

고체 촬상 장치, 고체 촬상 장치의 구동 방법 및 촬상 시스템{A SOLID­STATE IMAGING DEVICE, A DRIVING METHOD OF A SOLID­STATE IMAGING DEVICE, AND AN IMAGING SYSTEM}
본 발명은 2005년 11월 1일자로 일본특허청에 제출된 일본 특허 출원번호 JP 2005-317910호에 관련된 요지를 포함하며, 상기 일본 특허의 전체 내용은 참고함으로써 본 명세서에 원용된다.
본 발명은, 외부로부터 공급되는 물리량을 검출하는 물리량 검출 장치 및 외부로부터 입사되는 광을 물리량으로서 검출하는 고체 촬상 장치를 이용한 촬상 장치에 관한 것이다.
외부로부터 공급되는 물리량을 검출하는 물리량 검출 장치로서, 피사체를 거쳐 입사되는 광의 강도를 물리량으로서 검출하는 고체 촬상 장치 또는 검출 전극과 손가락의 표면 사이에 지문에 대응하여 형성되는 정전용량을 검출하는 지문 검출 장치(정전용량 검출 장치)가 알려져 있다.
도 1은, 고체 촬상 장치의 화소를 도시하는 도면이다. 도 1에 도시한 바와 같이, 화소(100)는, 광전 변환 소자로서 기능하는 포토다이오드(101), 및 전송 트랜지스터(102), 리세트 트랜지스터(103), 증폭 트랜지스터(104) 및 선택 트랜지스터(105)의 4개의 트랜지스터를 포함하며, 이들은 1개의 수직 신호선(110)에 접속된다. 이 구성에서, 4개의 트랜지스터(102∼105)로서, N-채널 MOS 트랜지스터를 이용한다.
이하, 선택 트랜지스터(105)에 대해서 기술한다. 선택 트랜지스터(105)는 화소(100)의 선택/비선택을 수행하는 스위치 소자로서 기능한다. 선택 트랜지스터(105)는, 턴온일 때에는 소스-드레인 전압에 상관없이 저항이 0이며, 턴오프일 때에는 소스-드레인 전압에 상관없이 저항이 무한대 값을 갖는 것이 이상적이다.
그러나, 실제로는, 선택 트랜지스터(105)를 턴온할 수 있는 소스-드레인 전압이 제한되어, 온-저항은 유한 값이다. 또한, 선택 트랜지스터(105)는 증폭 트랜지스터(104)에 직렬로 접속되어 있기 때문에, 전술한 구성을 갖는 화소(100)에는 다음 2가지 문제가 있다.
(1) 선택 트랜지스터(105)의 임계치의 감소로 인해 전압이 하강하기 때문에, 전원 전압(Vdd)을 낮추기 어렵다.
(2) 선택 트랜지스터(105)에 기인하는 노이즈(예를 들면, 1/f 노이즈 및 버스트 노이즈)가 수직 신호선(110)에 발생한다.
특히, 미세한 화소에서는, 1/f 노이즈와 버스트 노이즈가 문제로 된다. 도 2에 도시한 바와 같이, 버스트 노이즈는, 1개의 선에 배열되어 있는 화소 중 극히 일부에서 증가하거나, 화소마다 2진값과 3진값 사이에서 랜덤하게 천이된다. 버스트 노이즈와 1/f 노이즈는 트랜지스터의 게이트 산화막과 채널 사이의 상호 작용으로부터 유래할 가능성이 높다.
1/f 노이즈는 모든 화소 중에서 상당수의 화소에서 발생하는 랜덤 노이즈이다. 버스트 노이즈는 극히 소수의 화소가 점멸되도록 보이게 한다. 전술한 바와 같이, 특히, 선택 트랜지스터(105)는 이상적인 스위치가 아니며, 유한한 온-저항을 갖는다. 따라서, 증폭 트랜지스터(104)의 노이즈뿐만 아니라 선택 트랜지스터(105)에 기인하는 노이즈도 출력에 나타난다.
종래 기술에서, 전술한 문제 (1)를 해결하기 위해, 다음의 구성이 제안되었다: 화소(100)가 형성된 칩과 동일 칩 내에 전원 전압(Vdd)을 승압하는 승압 회로를 제공하고, 이 승압 회로에 의해 승압된 전압, 즉 전원 전압(Vdd)보다도 높은 전압을 선택 트랜지스터(105)에 게이트 전압으로서 인가한다(예를 들면, 특허 문헌 1 참조).
[특허 문헌 1] 일본특허등록공보 제3369911호
그러나, 전술한 종래 기술은 상기 문제 (1)의 해결책이지만, 상기 문제 (2), 즉 선택 트랜지스터(105)에 기인하는 노이즈에 대해서는 해결하지 못한다. 그 이유는 다음과 같다. 선택 트랜지스터(105)의 게이트 전압을 높일 때, 대량의 전류가 벌크측이 아닌, 산화막 계면을 흐르기 때문에, 화소 전류가 일정한 조건 하에서는 대량의 노이즈가 발생된다. 즉, 종래 기술은 선택 트랜지스터(105)에 기인하는 노이즈를 증가시킨다.
화소(100)가 형성된 칩과 동일 칩 위에 승압 회로를 탑재함으로써, 제조 비용의 상승이나 제조 결함, 및 외장 용량의 추가로 인한 모듈 크기의 증가를 초래한다.
화소(100) 내의 4개의 트랜지스터(102∼105) 중 선택 트랜지스터(105)는 종래 기술에서는 단순한 스위치로서 기능하기 때문에, 이 종래 기술에서는, 선택 트랜지스터(105)의 유한한 온-저항에 기인하는 1/f 노이즈나 버스트 노이즈의 측정 및 설계상의 스페셜 케어가 고려되지 않는다.
여기에서, 물리량 검출 장치로서 고체 촬상 장치를 이용할 경우의 문제점에 대해서 기술하였다. 그러나, 그 문제점은 화소를 선택하는 선택 트랜지스터를 포함하는 다른 물리량 검출 장치에서도 발생할 수 있다.
화소 내의 선택 트랜지스터의 유한한 온-저항에 기인하는 1/f 노이즈나 버스트 노이즈를 저감할 수 있는 물리량 검출 장치 및 촬상 장치를 제공하는 것이 바람직하다.
본 발명의 실시 형태에 따르면, 물리량 검출 장치는, 외부로부터 공급되는 물리량을 검출하는 검출부 및 상기 검출부로부터의 신호를 신호선에 출력하는 선택 트랜지스터를 각각 포함하며 2차원으로 배치되는 화소를 포함한다. 상기 물리량 검출 장치에서, 상기 선택 트랜지스터는 공핍형 트랜지스터이다.
전술한 실시 형태에 따른 물리량 검출 장치에서, 선택 트랜지스터는 공핍형 트랜지스터이기 때문에, 선택 트랜지스터의 게이트 전압을 전원 공급 전압으로 설정하지 않아도, 선택 트랜지스터의 온-저항은 감소한다. 선택 트랜지스터에서, 대량의 전류는 산화막 계면이 아니라, 벌크측을 흐른다.
도 1은 4개의 트랜지스터를 갖는 화소의 회로 구성을 도시하는 회로도.
도 2는 버스트 노이즈의 설명도.
도 3은 본 발명의 일 실시 형태에 따른 고체 촬상 장치의 구성도.
도 4는 제1 회로예에 따른 화소의 회로 구성을 도시하는 회로도.
도 5는 제2 회로예에 따른 화소의 회로 구성을 도시하는 회로도.
도 6은 수직 구동 회로의 구성의 일례를 도시하는 블록도.
도 7은 제2 실시 형태에 따른 방법을 적용했을 경우의 동작을 설명하는 타이밍차트.
도 8은 본 발명의 일 실시 형태에 따른 촬상 장치의 구성의 일례를 도시하는 블록도.
이하, 본 발명의 바람직한 실시 형태에 대해서 첨부 도면을 참조하여 설명한다.
본 발명에서는, 외부로부터 공급되는 물리량을 검출하는 물리량 검출 장치의 예로서, 피사체를 거쳐 입사되는 광의 강도를 검출하는 고체 촬상 장치가 제공된다.
도 3은 본 발명의 일 실시 형태에 따른 고체 촬상 장치의 구성을 개략적으로 도시하는 도면이다. 본 실시 형태에서는, 고체 촬상 장치의 예로서, CMOS(Complementary　Metal　Oxide　Semiconductor) 이미지 센서가 제공된다.
도 3에 도시한 바와 같이, 본 실시 형태에 따른 고체 촬상 장치(10)는, 반도체 기판(칩)(11) 위에, 화소 어레이부(12), 수직 구동 회로(13), 컬럼 회로군(14), 수평 구동 회로(15), 수평 신호선(16), 출력 회로(17), 제어 회로(18) 및 부전압 생성 회로(19)를 포함한다.
화소 어레이부(12)에서는, 입사광을 입사광의 강도에 대응하는 전하량을 갖는 전기 신호로 변환하는 광전 변환 소자를 각각 포함하는 복수의 화소(20)가 2차원으로 배치된다. 화소(20)의 구체적인 회로 구성에 대해서는 후술한다. 화소 어레이부(12)에서는, 화소들 중 화소 행마다 화소 구동 배선(121)이 형성되고, 화소열마다 수직 신호선(122)이 형성된다.
수직 구동 회로(13)는 화소 어레이부(12)의 화소(20) 행을 순차적으로 선택 주사하고, 그 선택 화소 행에 화소 구동 배선(121)을 통해서 필요한 구동 펄스(제어 펄스)를 공급한다. 이 실시 형태에서는, 도시를 생략하지만, 수직 구동 회로(13)는, 화소(20) 행을 순차 선택하고 해당 선택 화소(20) 행의 신호를 판독하는 판독 동작을 행하는 판독 주사계와, 해당 판독 주사계에 의한 판독 주사 이전에 셔터 속도에 대응하는 시간 동안, 동일한 화소(20) 행의 광전 변환 소자에 축적된 전하를 제거하는(리세트하는) 셔터 동작을 행하는 셔터 주사계를 포함한다.
따라서, 셔터 주사계에 의한 셔터 주사의 셔터 동작에 의해 광전 변환 소자의 불필요한 전하가 리세트되는 타이밍으로부터, 판독 주사계에 의한 판독 주사에 의해 화소(20)의 신호가 판독되는 타이밍까지의 기간은, 화소(20)의 신호 전하 축적 시간(노광 시간)이다. 즉, 전자 셔터 동작이란, 광전 변환 소자에 축적된 신호 전하를 리세트하여, 새로운 신호 전하를 축적하기 시작하는 동작을 의미한다.
선택 화소(20) 행으로부터 출력되는 신호는, 수직 신호 배선(122)을 통하여 컬럼 회로군(14)에 공급된다. 컬럼 회로군(14)은 화소 어레이부(12)의 화소 열과 일대일의 대응 관계를 갖도록 제공된 컬럼 회로를 포함한다. 컬럼 회로군(14)은 각각의 화소(20) 행으로부터 출력되는 신호를 수직 신호선을 통해 수신하고, 수신된 신호에 대하여 화소 고유의 고정 패턴 노이즈를 제거하기 위한 상관 이중 샘플링(CDS : Correlated　Double　Sampling)이나 증폭을 행한다. 컬럼 회로군(14)의 각 컬럼 회로는, A/D(아날로그-디지털) 변환 기능을 가질 수 있다.
수평 구동 회로(15)는 수평 주사 회로(151) 및 수평 선택 스위치군(152)을 포함한다. 수평 주사 회로(151)는 시프트 레지스터로 구성된다. 수평 주사 회로(151)는 수평 선택 스위치군(152)의 각 스위치를 순차 주사하여, 컬럼 회로군(14)의 컬럼 회로에 의해 처리된 1행분의 화소에 대응하는 신호를 수평 신호선(16)에 순차 출력한다.
출력 회로(17)는 컬럼 회로군(14)의 컬럼 회로로부터 수평 선택 스위치군(152) 및 수평 신호선(16)을 통해서 순차 공급되는 신호에 대하여 각종의 신호 처리를 실시하여 출력 신호(OUT)로서 상기 처리된 신호를 출력한다. 출력 회로(17)는 버퍼링 처리만을 행할 수 있거나, 혹은 예를 들면, 버퍼링 처리 전에 흑색 레벨의 조정 처리, 화소의 열 사이의 변동 보정 처리, 신호 증폭 처리 및 색 관련 처리를 행할 수도 있다.
제어 회로(18)는 인터페이스(도시하지 않음)를 통해서 고체 촬상 장치(10)의 동작 모드를 제어하는 데이터를 수신하거나, 또는 고체 촬상 장치(10)의 정보를 포함하는 데이터를 외부에 출력하고, 수직 동기 신호(Vsync), 수평 동기 신호(Hsync) 및 마스터 클럭 신호(MCK)에 기초하여, 수직 구동 회로(13), 컬럼 회로군(14) 및 수평 구동 회로(15)의 동작을 제어하는 클럭 신호나 제어 신호를 생성하고, 이 신호를 각 회로에 공급한다.
부전압 생성 회로(19)는 예를 들면, 차지 펌프 회로로 구성된다. 부전압 생성 회로(19)는 전원 전압(Vdd)에 기초하여 부전압을 생성하고, 이 생성된 부전압을 수직 구동 회로(13)에 공급한다. 암전류를 저감하기 위하여, CMOS 이미지 센서에는 화소(20)의 전송 트랜지스터가 턴오프 할 때의 게이트 전압을 해당 전송 트랜지스터가 형성되어 있는 웰의 전압보다도 오프측에 근접한 전압, 예를 들면, 본 실시 형태에서는 부전압으로 변경하기 위한 부전압 생성 회로가 제공된다(JP-A-2002-217397호 참조). 이 부전압 생성 회로를 부전압 생성 회로(19)로서 이용할 수 있다.
(화소 회로)
도 4는 제1 회로예에 따른 화소(20A)의 회로 구성을 도시하는 회로도이다. 도 4에 도시한 바와 같이, 제1 회로예에 따른 화소(20A)는 광전 변환 소자로서 기능하는 포토다이오드(21) 및 전송 트랜지스터(22), 리세트 트랜지스터(23), 증폭 트랜지스터(24) 및 선택 트랜지스터(25) 등의 4개의 트랜지스터를 포함한다. 본 실시 형태에서는, 4개의 트랜지스터(22∼25)로서 N-채널 MOS 트랜지스터를 이용하고 있다.
전송 배선(121A), 리세트 배선(121B) 및 선택 배선(121C)을 포함하는 화소 구동 배선(121)은 각각의 화소(20A) 행에 대하여 형성되어 있다.
도 4에서, 포토다이오드(21)는 입사광을 입사광의 강도에 대응하는 전하량(본 실시 형태에서는, 전자)로 변환한다. 포토다이오드(21)의 캐소드는 전송 트랜지스터(22)를 통해서 증폭 트랜지스터(24)의 게이트에 전기적으로 접속되어 있다. 이 증폭 트랜지스터(24)의 게이트에 전기적으로 접속된 노드를 FD(floating diffusion)부(26)라고 하며, 상기 FD(floating diffusion)부(26)는 청구범위의 부유 노드에 해당한다. 이 FD부(26)는 포토다이오드(21)로부터 전송된 신호 전하를 유지하고, 해당 신호 전하를 전압으로 변환한다.
전송 트랜지스터(22)는 포토다이오드(21)의 캐소드와 FD부(26) 사이에 접속되어, 전송 배선(121A)을 통해서 그 게이트에 전송 펄스(TRF)가 공급될 때에 턴온되고, 포토다이오드(21)에 의해 광전 변환된 후에 포토다이오드(21)에 축적된 광전하를 FD부(26)에 전송한다.
리세트 트랜지스터(23)는 전원 전압(Vdd)의 전원선에 접속된 드레인, FD부(26)에 접속된 소스 및 리세트 배선(121B)에 접속된 게이트를 갖는다. 리세트 펄스(RST)가 리세트 트랜지스터(23)의 게이트에 공급될 때, 리세트 트랜지스터(23)는 턴온되고, 포토다이오드(21)로부터 FD부(26)로의 신호 전하의 전송에 앞서, FD부(26)의 전하를 전원(Vdd) 선에 전송함으로써, 해당 FD부(26)를 리세트한다.
증폭 트랜지스터(24)는 FD부(26)에 접속된 게이트 및 전원 전압(Vdd)의 전원선에 접속된 드레인을 갖는다. 증폭 트랜지스터(24)는 리세트 트랜지스터(23)에 의해 리세트된 FD부(26)의 전위를 리세트 레벨로서 출력하고, 또한 전송 트랜지스터(22)에 의해 포토다이오드(21)로부터 신호 전하가 전송된 후의 FD부(26)의 전위를 신호 레벨로서 출력한다.
예를 들면, 선택 트랜지스터(25)는, 증폭 트랜지스터(24)의 소스에 접속된 드레인 및 수직 신호선(122)에 접속된 소스를 갖는다. 즉, 선택 트랜지스터(25)는 증폭 트랜지스터(24)와 수직 신호선(122) 사이의 해당 증폭 트랜지스터(24)에 대하여 직렬로 접속되어 있다. 이 선택 트랜지스터(25)는 선택 배선(121C)을 통해서 그 게이트에 선택 펄스(SEL)가 공급될 때 턴온되어, 화소(20A)가 선택 상태가 되도록 한다. 그 결과, 증폭 트랜지스터(24)에 의해 증폭된 신호를 수직 신호선(122)에 출력한다.
도 5는 제2 회로예에 따른 화소(20B)의 회로 구성을 도시하는 회로도이다. 제2 회로예에서, 도 4와 동일한 부분에는 동일 부호를 붙인다.
도 5에 도시한 바와 같이, 제1 회로예에 따른 화소(20A)와 마찬가지로, 본 제2 회로예에 따른 화소(20B)는, 광전 변환 소자로서 기능하는 포토다이오드(21) 및 전송 트랜지스터(22), 리세트 트랜지스터(23), 증폭 트랜지스터(24) 및 선택 트랜지스터(25) 등의 4개의 트랜지스터를 포함한다.
제2 회로예에 따른 화소(20B)에서, 제1 회로예에 따른 화소(20A)와 상이한 것은, 선택 트랜지스터(25)가 전원(Vdd) 선과 증폭 트랜지스터(24) 사이에 해당 증폭 트랜지스터(24)에 대하여 직렬로 접속되어 있는 점이다. 즉, 선택 트랜지스터(25)는, 전원(Vdd) 선에 접속된 드레인, 증폭 트랜지스터(24)의 드레인에 접속된 소스 및 선택 배선(121C)에 접속된 게이트를 갖는다. 선택 트랜지스터(25)의 게이트에 선택 펄스(SEL)가 공급될 때, 선택 트랜지스터(25)는 턴온되고, 증폭 트랜지스터(24)의 드레인에 전원 전압(Vdd)이 공급됨으로써, 화소(20B)가 선택된다.
(수직 구동 회로)
도 6은, 수직 구동 회로(13)의 구성의 일례를 도시하는 블록도이다. 도 6에 도시한 바와 같이, 수직 구동 회로(13)는 행 선택 회로(131), 멀티플렉서(132), 레벨 시프터(133) 및 버퍼(134)를 포함한다. 도 6에서는, 예를 들면, 접지나 전원의 입력계는 도시되지 않는다.
행 선택 회로(131)는 시프트 레지스터 혹은 디코더로 구성되며, 제어 회로(18)로부터 공급되는 주사 신호 혹은 어드레스 신호에 기초하여 화소 어레이부(12)의 화소 행을 선택 주사한다. 멀티플렉서(132)는 제어 회로(18)로부터 공급되는 화소 구동 펄스를 행 선택 회로(131)에 의해 선택 주사된 화소 행에 대하여 전송 펄스(TRF), 리세트 펄스(RST) 및 선택 펄스(SEL)로서 출력한다.
레벨 시프터(133)는 멀티플렉서(132)로부터 공급되는 화소 구동 펄스의 고레벨 및 저레벨을 소정의 레벨로 시프트(레벨 변환)한다. 레벨 시프터(133)에는 부전압 생성 회로(19)에 의해 생성된 부전압이 공급된다. 레벨 시프터(133)에 의해 레벨 시프트된 화소 구동 펄스, 즉, 전송 펄스(TRF), 리세트 펄스(RST) 및 선택 펄스(SEL)는, 저임피던스의 버퍼(134)를 통해, 화소 구동 배선(121)(즉, 전송 배선(121A), 리세트 배선(121B) 및 선택 배선(121C))에 공급된다.
전술한 구성의 고체 촬상 장치(10)는 화소(20) 내의 선택 트랜지스터(25)로서 공핍형 트랜지스터가 이용되는 것을 특징으로 한다. 종래 기술과 달리, 공핍형의 선택 트랜지스터(25)를 사용함으로써, 선택 트랜지스터(25)의 게이트 전압을 승압하지 않아도, 임계치 감소를 방지할 수 있고, 따라서 선택 트랜지스터가 저전압에서 동작 가능하다. 또한, 해당 선택 트랜지스터(25)의 온-저항을 감소시킬 수 있다.
본 발명의 실시 형태에 따르면, 게이트 전압을 승압하는 종래 기술과 달리, 1/f 노이즈나 버스트 노이즈가 감소한다. 이것은, 공핍화로 인해, 선택 트랜지스터(25)에서, 대량의 전류가 산화막 계면이 아니라, 벌크측을 흐르기 때문이다.
그런데, 공핍형 트랜지스터는, 접지 전압, 즉 트랜지스터가 형성되어 있는 웰과 같은 전압에 대하여 전류가 차단되지 않는, 즉 턴오프되지 않는 특성을 갖기 때문에, 통상적으로, 공핍형 트랜지스터는 스위치 소자로서는 사용되지 않는다. 선택 트랜지스터(25)는, 스위치의 기능을 갖고, 또한, 그 소스 전압은, 도 4에 도시한 바와 같이, 수직 신호선(122)에 접속된 정전류원(30)의 부하 트랜지스터(31)를 통해서 접지 전압과 동일하다. 따라서, 선택 트랜지스터는 전술한 예에 포함되지 않는다.
그러나, 본 발명의 실시 형태에서는 선택 트랜지스터(25)로서 공핍형 트랜지스터를 사용한다. 이 경우에, 공핍형 트랜지스터에, 선택 트랜지스터(25)의 온 상태와 오프 상태 간의 전위 차에 기초하여 화소의 행을 선택하는 기능을 제공하는 것도 가능하다. 이 구성에서, 대량의 전류는 선택 트랜지스터(25)를 통해 흐르지않는데, 이는 정전류원의 전류값이 수직 신호선 하나당 수㎂이기 때문이며, 따라서 선택 트랜지스터(25)에서 전류의 흐름을 차단하는 것이 바람직하다. 이는 소비 전력의 증가나, 전류가 특정한 화소에 흘러서 그 화소의 특성을 변화시키거나, 열전자 백색 점이 발생하기 때문이다.
따라서, 본 발명의 실시 형태에서는, 선택 트랜지스터(25)로서 공핍형 트랜지스터를 사용하며, 선택 트랜지스터(25)가 전류 흐름을 차단하기 때문에, 다음 2가지 방법 중 적어도 하나를 채용하는 것이 효과적이다. 첫째로, 1개의 수직 신호선(122)에 접속된 화소(20)의 전체 선택 트랜지스터(25)를 턴오프 할 때에, 정전류원(30)도 턴오프한다. 둘째로, 선택 트랜지스터(25)를 턴오프 할 때에, 게이트에 부전압을 인가한다.
이들 2개의 방법 중 하나, 또는 둘 다를 채용함으로써, 선택 트랜지스터(25)로서 공핍형 트랜지스터가 사용되더라도, 해당 선택 트랜지스터(25)로 전류를 차단하는 것이 가능하다. 따라서, 소비 전력의 증가나, 특성 변화나, 열전자 백색 점을 방지할 수 있으며, 따라서, 공핍형 트랜지스터에 의한 효과, 즉, 선택 트랜지스터(25)의 유한한 온-저항에 기인하는 1/f 노이즈나 버스트 노이즈의 저감 효과를 얻을 수 있다.
다음으로, 후자의 방법, 즉, 선택 트랜지스터(25)를 턴오프 할 때에 게이트에 부전압을 인가하는 실시 형태에 대해서 이하에 상세히 설명한다.
(제1 실시 형태)
제1 실시 형태는 화소(20)의 선택 트랜지스터(25)를 턴오프 할 때에, 그 게이트 전압을 해당 선택 트랜지스터(25)가 형성되어 있는 웰의 전압보다도 오프측에 근접한 전압 즉, 부전압으로 설정하는 것을 특징으로 한다.
보다 구체적으로는, 기존의 부전압 생성 회로(19)(도 3 참조)에 의해 생성되는 부전압을 이용하여, 도 6에 도시되는 레벨 시프터(133)는 선택 펄스(SEL)의 레벨을 시프트(레벨 변환)함으로써, 화소 구동 펄스 중, 선택 펄스(SEL)의 저레벨은 부전압 생성 회로(19)의 부전압으로 설정된다. 따라서, 선택 트랜지스터(25)를 턴오프 할 때에, 선택 트랜지스터(25)의 게이트에 부전압을 인가한다.
정전류원(30)에서, 부하 트랜지스터(31)의 게이트에는 임계치보다 약간 높은 전압이 인가됨으로써, 약 수㎂의 작은 정전류를 수직 신호선(122)을 통해서 선택 트랜지스터(25)에 흘리게 된다.
선택 트랜지스터(25)의 기준 전압은 그 백바이어스인 P웰의 전압이다. 그 P웰의 전압은 접지 전압이다. 접지 전압인 기준 전압에 대하여 게이트에 부전압을 인가함으로써, 공핍형 트랜지스터인 선택 트랜지스터(25)가 전류를 차단할 수 있다.
전술한 바와 같이, 선택 트랜지스터(25)로서 공핍형 트랜지스터를 사용하고, 화소(20)의 선택 트랜지스터(25)를 턴오프 할 때에, 그 게이트 전압을 해당 선택 트랜지스터(25)가 형성되어 있는 웰의 전압보다도 오프측에 근접한 전압, 즉, 부전압으로 설정함으로써, 선택 트랜지스터(25)가 오프 상태에서 확실하게 전류를 차단한 뒤에, 공핍형 트랜지스터에 의한 효과, 즉, 선택 트랜지스터(25)의 유한한 온-저항에 기인하는 1/f 노이즈나 버스트 노이즈의 저감 효과를 얻을 수 있다.
기존의 부전압 생성 회로(19)를 이용하여, 해당 부전압 생성 회로(19)에 의해 생성되어, 전송 트랜지스터(22)가 턴오프 할 때에 전송 트랜지스터(22)의 게이트에 인가되는, 부전압을 선택 트랜지스터(25)의 게이트 전압의 저레벨로서도 이용한다. 따라서, 본 실시 형태에서는 부전압 생성 회로(19)를 배치할 필요가 없다. 따라서, 본 실시 형태는 제조 비용의 상승이나, 제조 결함, 외장 용량의 추가를 방지함으로써, 모듈 크기의 증가를 방지할 수 있다.
선택 트랜지스터(25)를 턴오프 할 때에 선택 트랜지스터(25)의 게이트에 부전압을 인가하는 본 실시 형태를 채용하는 경우에는, 제1 회로예에 따른 화소(20)인 화소(20A), 즉 선택 트랜지스터(25)를 증폭 트랜지스터(24)와 수직 신호선(122) 사이에 직렬로 접속하는 화소 구성을 채용하는 것이 바람직하다.
그 이유는 다음과 같다. 제2 회로예에 따른 화소(20B)의 경우에는, 선택 트랜지스터(25)의 게이트에 인가된 부전압 및 그 드레인에 인가된 전원 전압(Vdd)은 게이트-드레인 간의 전위차를 증가시키기 때문에, 선택 트랜지스터(25)의 신뢰성을 향상시키기 어렵게 된다. 따라서, 제1 회로예에 따른 화소(20A)의 경우에는, 선택 트랜지스터(25)의 게이트에 부전압을 인가하여도, 게이트-드레인 간의 전위차를 작게 유지할 수 있다.
도 6에서, 레벨 시프터(133)에서, 레벨 시프트 기능을 갖는 단위 회로가, 전송 펄스(TRF), 리세트 펄스(RST) 및 선택 펄스(SEL) 각각에 대응하는 화소의 행마다 제공된다.
부전압 생성 회로(19)에 의해 생성된 부전압은 암전류를 저감시키기 위하여, 전송 펄스(TRF)용 단위 회로에 부전원 전압으로서 인가된다. 또한, 1/f 노이즈나 버스트 노이즈를 저감시키기 위하여, 선택 펄스(SEL)용 단위 회로에 부전원 전압(종래에는 접지 전압)으로서 부전압이 인가된다. 그러나, 리세트 펄스(RST)용 단위 회로에 부전원 전압으로서 부전압을 공급할 수도 있다. 이 방식에서, 전송 펄스(TRF)용 단위 회로, 선택 펄스(SEL)용 단위 회로 및 리세트 펄스(RST)용 단위 회로에 부전압을 공통으로 공급하여, 레벨 시프터(133)의 구성의 간소화를 도모할 수 있다.
(제2 실시 형태)
제1 실시 형태에서는, 부하 트랜지스터(31)를 수㎂의 전류를 공급하는 정전류원(30)으로서 이용하고 있다. 그러나, 제2 실시예에서는, 부하 트랜지스터(31)는 정전류원이 아니라, 스위치 소자로서 동작한다. 보다 구체적으로는, 도 4에서, 부하 트랜지스터(31)의 게이트에 도 7에 도시하는 스위칭 펄스(LOAD)를 공급함으로써, 부하 트랜지스터(31)가 스위치 소자로서 기능하도록 한다.
본 실시 형태에서는, 부하 트랜지스터(31)가 단순히 스위치로서 동작한다. 따라서, 부하 트랜지스터(31)가 턴온될 때에, 수십㎂의 대량의 전류가 흐른다. 보다 구체적으로는, 예를 들면, 부하 트랜지스터(31)가 턴온될 때의 게이트 전압의 고레벨, 즉 스위칭 펄스(LOAD)의 고레벨을 전원 전압(Vdd)으로 설정한다. 본 실시 형태에서는, 제1 실시 형태와 마찬가지로, 선택 트랜지스터(25)는 공핍형 트랜지스터이다. 또한, 선택 트랜지스터(25)가 턴오프될 때에, 부전압을 선택 트랜지스터(25)의 게이트에 인가한다.
다음으로, 제2 실시 형태에 따른 방법을 적용했을 경우의 화소(20) 및 부하 트랜지스터(31)의 동작은 도 7의 타이밍차트를 참고로 하여 설명한다.
수직 신호선에 접속된 모든 화소의 선택 트랜지스터(25)를 턴오프할 때에(선택 펄스(SEL)는 저레벨임), 부하 트랜지스터(31)를 스위칭하는 스위칭 펄스(LOAD)가 활성화(예를 들면, 전원 전압(Vdd)) 된다. 그 후, 부하 트랜지스터(31)가 턴온되어, 수직 신호선(122)의 전위를 소정의 전압, 본 실시 형태에서는 예를 들면, 접지 전압으로 변경한다. 수직 신호선(122)의 전위가 저레벨인 동안, 리세트 펄스(RST)를 활성화(고레벨)한 후에, 리세트 트랜지스터(23)가 턴온되어 선택 화소(20) 행의 FD부(26)를 리세트한다.
그 후, 선택 화소 행의 선택 펄스(SEL)를 활성화(고레벨)하여 선택 트랜지스터(25)를 턴온시킨다. 즉, 선택부[선택 트랜지스터(25)]는 제1 유닛[부하 트랜지스터(31)]이 턴오프된 후 비활성 상태에서 활성 상태로 변환된다. 이에 의해, 수직 신호선(122)의 전위는 FD부(26)의 전위에 대응하는 전압에 근접하게 되며, 이것은, FD부(26)가 리세트 트랜지스터(23)에 의해 리세트되는 것을 반영한다.
수직 신호선(122)의 전위가 FD부(26)의 전위에 대응하는 전압에 근접하는 단계에서, 컬럼 회로군(14)(도 3 참조)의 대응 컬럼 회로가 수직 신호선(122)의 전위를 리세트 레벨로서 샘플링한다. 그 후, 선택 펄스(SEL)를 비활성화(예를 들면, -1V의 부전압)하여, 선택 트랜지스터(25)를 턴오프시킨다.
다음으로, 스위칭 펄스(LOAD)에 의해 부하 트랜지스터(31)를 턴온시켜 수직 신호선(122)의 전위를 저레벨로 변경하며, 수직 신호선(122)의 전위가 저레벨인 동안에, 전송 펄스(TRF)를 활성화(고레벨)하여 전송 트랜지스터(22)를 턴온시킴으로써, 포토다이오드(21)의 광전 변환에 의해 얻어진 신호 전하를 FD부(26)에 전송한다.
그 후, 선택 화소 행의 선택 펄스(SEL)를 활성화하여 선택 트랜지스터(25)를 턴온시킨다. 이에 의해, 수직 신호선(122)의 전위는 FD부(26)의 전위에 대응하는 전압에 근접하게 된다. 이는 신호 전하가 포토다이오드(21)로부터 전송된 후에, 신호 전하가 FD부(26)에 축적되는 것을 나타낸다.
수직 신호선(122)의 전위가 어느 정도 FD부(26)의 전위에 대응하는 전압에 근접하는 단계에서, 컬럼 회로가 수직 신호선(122)의 전위를 신호 레벨로서 샘플링한다. 그 후, 선택 펄스(SEL)를 비활성화하여 선택 트랜지스터(25)를 턴오프시킨다.
컬럼 회로군(14)의 대응 컬럼 회로는 제1 샘플링에 의해 얻어진 리세트 레벨과, 제2 샘플링에 의해 얻어진 신호 레벨 사이의 차를 이용하여, 화소 고유의 고정 패턴 노이즈를 제거함으로써, 고정 패턴 노이즈를 포함하지 않는 신호를 얻는다.
전술한 바와 같이, 부하 트랜지스터(31)를 정전류원이 아닌, 스위치로서 동작시켜, 짧은 펄스에 의해 수직 신호선(122)의 전위를 저레벨로 변경한다. 그 후, 정전류를 흘리지 않는 상태에서 화소(20)로부터 신호를 판독한다. 그 결과, 부하 트랜지스터(31)에서의 전압 손실을 방지할 수 있기 때문에 소비 전력을 저감할 수 있다. 또한, 수직 신호선(122)을 통해서 충전/방전 전류만이 흐르기 때문에, 소비 전력을 저감할 수 있다.
또한, 짧은 펄스에 의해 수직 신호선(122)의 전위를 저레벨로 변경하기 때문에, 부하 트랜지스터(31)를 정전류원이 아니라, 저임피던스를 갖는 스위치로 사용한다. 이 경우, 선택 트랜지스터(25)로서 공핍형 트랜지스터를 사용하면, 부하 트랜지스터(31)에 인가하는 스위칭 펄스(LOAD)의 활성화 기간에 선택 트랜지스터(25)가 턴오프될 수 없어, 제1 실시 형태에서 흐르는 전류보다 10배 내지 100배가 큰 전류가 흐르게 된다. 이 경우에, 선택 트랜지스터(25)로서 단순하게 공핍형 트랜지스터를 사용한 제1 실시 형태에서의 문제와 동일한 심각한 문제가 발생하며, 접지선이나 전원선에서의 전압 강하의 문제도 발생한다. 이러한 이유로, 선택 트랜지스터(25)를 턴오프할 때의 게이트 전압을 부전압으로 설정하고 해당 선택 트랜지스터(25)를 스위치시켜, 전류를 차단하는 것이 효과적이다.
전술한 실시 형태에서는, 제1 회로예 및 제2 회로예에 따른 각 화소(20A 및 20B)의 4개의 트랜지스터(22∼25)로서 N-채널 MOS 트랜지스터를 이용하지만, 본 발명에 이에 한정되지 않는다. 예를 들면, P-채널 MOS 트랜지스터를 4개의 트랜지스터(22~25)로서 이용할 수도 있다. 이 경우에, 부전압 생성 회로(19) 대신에 승압 회로를 제공하여, 선택 트랜지스터(25)를 턴오프 할 때에, 게이트 전압으로서 전원 전압(Vdd)을 초과하는 전압을 설정할 수 있다.
전술한 실시 형태에서는, 외부로부터 공급되는 물리량을 검출하는 물리량 검출 장치로서, 피사체를 거쳐 입사되는 광의 강도를 검출하는 고체 촬상 장치를 사용하지만, 본 발명은 이에 한정되지 않는다. 예를 들면, 물리량 검출 장치는 검출 전극과 손가락의 표면 사이의 지문에 대응하여 형성되는 정전용량을 검출하는 지문 검출 장치(정전용량 검출 장치), 혹은, 외부로부터 공급되는 물리량으로서 압력이나 화학 물질의 분포를 검출하는 검출 장치이어도 된다. 또한, 본 발명은 외부로부터 공급되는 물리량을 검출하는 검출부 및 해당 검출부로부터의 신호를 선택적으로 신호선에 출력하는 선택 트랜지스터를 각각 포함하고, 2차원으로 배치되는 화소를 포함하는 물리량 검출 장치 전반에 적용 가능하다.
(적용예)
전술한 실시 형태에 따른 고체 촬상 장치(10)는 디지털 스틸 카메라나 비디오　카메라 등의 촬상 장치의 촬상 디바이스(화상 입력 디바이스)로서 이용하는 것이 바람직하다.
촬상 장치란, 촬상 디바이스로서 기능하는 고체 촬상 장치, 해당 고체 촬상 장치의 촬상면(수광면) 위에 피사체의 광학 상을 결상시키는 광학계 및 해당 고체 촬상 장치의 신호 처리 회로를 포함하는 카메라 모듈(예를 들면, 휴대 전화 등의 전자 기기에 탑재되는 카메라 모듈) 및 디지털 스틸 카메라나 비디오　카메라 등의 해당 카메라 모듈을 탑재한 카메라 시스템을 의미한다.
도 8은 본 발명의 실시 형태에 따른 촬상 장치의 구성의 일례를 도시하는 블록도이다. 도 8에 도시한 바와 같이, 본 발명의 실시 형태에 따른 촬상 장치는 렌즈(41)를 포함하는 광학계, 촬상 디바이스(42) 및 카메라 신호 처리 회로(43)를 포함한다.
렌즈(41)는 피사체로부터의 광학 상을 촬상 디바이스(42)의 촬상면에 결상한다. 촬상 디바이스(42)는 렌즈(41)에 의해 촬상면에 결상된 광학 상을 화소 단위로 전기 신호로 변환해서 얻어지는 화상 신호를 출력한다. 이 촬상 디바이스(42)로서 전술한 실시 형태에 따른 고체 촬상 장치(10)가 이용된다. 카메라 신호 처리부(43)는 촬상 디바이스(42)로부터 출력되는 화상 신호에 대하여 각종의 신호 처리를 행한다.
전술한 바와 같이, 비디오　카메라나 전자 스틸 카메라 및 휴대 전화 등의 모바일 기기용 카메라 모듈 등의 촬상 장치에서, 그 촬상 디바이스(42)로서 전술한 실시 형태에 따른 고체 촬상 장치(10)를 이용함으로써, 해당 고체 촬상 장치(10)에서는 화소의 선택 트랜지스터의 유한한 온-저항에 기인하는 1/f 노이즈나 버스트 노이즈를 저감할 수 있기 때문에, 매우 작은 노이즈를 갖는 촬상 장치를 얻을 수 있다.
본 발명은 특허청구범위 또는 그 등가물의 권리범위를 벗어나지 않는 한, 설계 요건 및 다른 인자에 따라 각종 수정, 조합, 부조합 및 변경이 가능하다는 점을 당업자가 인식하여야 한다.
본 발명의 물리량 검출 장치 및 촬상 장치에 따르면, 화소 내의 선택 트랜지스터의 유한한 온-저항에 기인하는 1/f 노이즈나 버스트 노이즈를 저감할 수 있다.
10 : 고체 촬상 장치
11 : 반도체 기판
12 : 화소 어레이부
13 : 수직 구동 회로
14 : 컬럼 회로군
15 : 수평 구동 회로
16 : 수평 신호선
17 : 출력 회로
18 : 제어 회로
19 : 부전압 생성 회로
20, 20A , 20B : 화소
21 : 포토다이오드
22 : 전송 트랜지스터
23 : 리세트 트랜지스터
24 : 증폭 트랜지스터
25 : 선택 트랜지스터
26 : FD(플로팅 디퓨전)부
30 : 정전류원
31 : 부하 트랜지스터

Claims (9)

  1. 고체 촬상 장치로서,
    신호선;
    2차원 배열의 복수의 화소를 포함하는 화소부 - 각각의 상기 화소는 (a) 입사광을 화상 신호로 변환하는 적어도 하나의 광전 변환 소자와 (b) 상기 화상 신호를 상기 신호선에 선택적으로 출력하는 선택부를 포함함-; 및
    상기 신호선과 기준 전위 사이에 연결되어, 활성 상태와 비활성 상태 간에 스위칭 가능한 제1 유닛
    을 포함하고,
    상기 선택부는 상기 제1 유닛이 활성 상태에서 비활성 상태로 스위칭된 후 비활성 상태에서 활성 상태로 스위칭되고,
    상기 선택부는 공핍형 트랜지스터이고,
    상기 선택부의 비활성 상태에서, 상기 공핍형 트랜지스터의 게이트 전압은, 상기 선택부가 형성되어 있는 웰(well)의 전압보다 오프측에 더 근접한 전압으로 설정되는, 고체 촬상 장치.
  2. 제1항에 있어서, 상기 제1 유닛은 부하 트랜지스터인, 고체 촬상 장치.
  3. 제1항에 있어서, 상기 선택부가 형성되어 있는 웰의 전압보다 오프측에 더 근접한 상기 전압은 네거티브 전압인, 고체 촬상 장치.
  4. 제1항에 있어서, 상기 화소는 전송부(transfer unit), 부유 노드 및 증폭부를 더 포함하는, 고체 촬상 장치.
  5. 제1항에 있어서, 상기 선택부는 상기 화상 신호를 선택적으로 출력하기 위한 게이트, 상기 신호선에 접속된 소스 영역 및 상기 증폭부의 소스 영역에 접속된 드레인 영역을 포함하는, 고체 촬상 장치.
  6. 제5항에 있어서, 상기 선택부는 상기 선택부의 상기 게이트에 펄스 신호가 제공될 때에 활성 상태인, 고체 촬상 장치.
  7. 고체 촬상 장치의 구동 방법으로서,
    광전 변환 소자를 이용하여 입사광을 화상 신호로 변환하는 단계;
    제1 유닛을 이용하여 신호선을 기준 전압에 선택적으로 연결하는 단계;
    상기 신호선을 상기 기준 전압으로부터 분리하도록 상기 제1 유닛이 스위칭된 후 선택부를 비활성 상태에서 활성 상태로 스위칭하는 단계 - 상기 선택부는 공핍형 트랜지스터임 - ;
    상기 비활성 상태에서, 상기 공핍형 트랜지스터의 게이트 전압을, 상기 선택부가 형성되어 있는 웰의 전압보다 오프측에 더 근접한 전압으로 설정하는 단계; 및
    상기 선택부를 이용하여 상기 화상 신호를 상기 신호선에 선택적으로 출력하는 단계를 포함하는, 고체 촬상 장치의 구동 방법.
  8. 제7항에 있어서, 상기 선택부가 형성되어 있는 웰의 전압보다 오프측에 더 근접한 상기 전압은 네거티브 전압인, 고체 촬상 장치의 구동 방법.
  9. 촬상 시스템으로서,
    고체 촬상 장치;
    광학계; 및
    촬상 처리부를 포함하며,
    상기 고체 촬상 장치는 (a) 신호선; (b) 2차원 배열의 복수의 화소를 포함하는 화소부 - 각각의 상기 화소는 입사광을 화상 신호로 변환하는 광전 변환 소자와 상기 화상 신호를 신호선에 선택적으로 출력하는 선택부를 적어도 포함함-; 및 (c) 상기 신호선과 기준 전압 사이에 연결된 제1 유닛을 포함하고,
    상기 선택부는 상기 제1 유닛이 상기 신호선을 상기 기준 전압으로부터 분리하도록 스위칭된 후 비활성 상태에서 활성 상태로 스위칭되고,
    상기 선택부는 공핍형 트랜지스터이고,
    상기 비활성 상태에서, 상기 공핍형 트랜지스터의 게이트 전압은, 상기 선택부가 형성되어 있는 웰의 전압보다 오프측에 더 근접한 전압으로 설정되는, 촬상 시스템.
KR1020130054846A 2005-11-01 2013-05-15 고체 촬상 장치, 고체 촬상 장치의 구동 방법 및 촬상 시스템 KR101325355B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005317910A JP4848739B2 (ja) 2005-11-01 2005-11-01 物理量検出装置および撮像装置
JPJP-P-2005-317910 2005-11-01

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020060107093A Division KR101320772B1 (ko) 2005-11-01 2006-11-01 고체 촬상 장치, 고체 촬상 장치의 구동 방법 및 촬상 시스템

Publications (2)

Publication Number Publication Date
KR20130061700A true KR20130061700A (ko) 2013-06-11
KR101325355B1 KR101325355B1 (ko) 2013-11-08

Family

ID=37729231

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020060107093A KR101320772B1 (ko) 2005-11-01 2006-11-01 고체 촬상 장치, 고체 촬상 장치의 구동 방법 및 촬상 시스템
KR1020130054846A KR101325355B1 (ko) 2005-11-01 2013-05-15 고체 촬상 장치, 고체 촬상 장치의 구동 방법 및 촬상 시스템

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020060107093A KR101320772B1 (ko) 2005-11-01 2006-11-01 고체 촬상 장치, 고체 촬상 장치의 구동 방법 및 촬상 시스템

Country Status (6)

Country Link
US (3) US7649561B2 (ko)
EP (2) EP1781016A3 (ko)
JP (1) JP4848739B2 (ko)
KR (2) KR101320772B1 (ko)
CN (2) CN102186024B (ko)
TW (1) TWI335076B (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4848739B2 (ja) 2005-11-01 2011-12-28 ソニー株式会社 物理量検出装置および撮像装置
JP4992446B2 (ja) * 2006-02-24 2012-08-08 ソニー株式会社 固体撮像装置及びその製造方法、並びにカメラ
US7368698B2 (en) * 2006-04-12 2008-05-06 Micron Technology, Inc. Imaging device with reduced row readout time and method of operating the same
JP4991436B2 (ja) * 2007-08-02 2012-08-01 キヤノン株式会社 撮像装置及び撮像システム
CN101557456B (zh) * 2008-04-10 2010-12-29 联咏科技股份有限公司 相关二重取样电路及互补金属氧化物半导体影像感测单元
JP5282690B2 (ja) * 2009-07-23 2013-09-04 ソニー株式会社 画素回路、固体撮像素子、およびカメラシステム
JP5342969B2 (ja) * 2009-09-10 2013-11-13 富士フイルム株式会社 撮像装置及び撮像方法
KR101029618B1 (ko) * 2009-12-30 2011-04-21 주식회사 하이닉스반도체 Ｃｍｏｓ 이미지 센서
KR101898297B1 (ko) 2010-03-08 2018-09-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 구동 방법
JPWO2013027524A1 (ja) * 2011-08-24 2015-03-19 シャープ株式会社 固体撮像素子
JP5403019B2 (ja) * 2011-09-05 2014-01-29 ソニー株式会社 物理量検出装置および撮像装置
US8809925B2 (en) * 2012-10-11 2014-08-19 Omnivision Technologies, Inc. Partial buried channel transfer device in image sensors
JP6094511B2 (ja) * 2014-02-25 2017-03-15 ソニー株式会社 撮像素子および撮像装置
US9531968B2 (en) * 2014-02-25 2016-12-27 Semiconductor Components Industries, Llc Imagers having image processing circuitry with error detection capabilities
US10021332B2 (en) * 2014-06-25 2018-07-10 Sony Semiconductor Solutions Corporation Image sensor, method of driving an image sensor, electronic apparatus, and program
WO2016098624A1 (ja) * 2014-12-18 2016-06-23 ソニー株式会社 固体撮像素子、撮像装置、および電子機器
CN107068700A (zh) * 2016-12-28 2017-08-18 格科微电子（上海）有限公司 图像传感器
US10755070B2 (en) * 2017-12-12 2020-08-25 Silicon Display Technology Sensor pixel, fingerprint and image sensor including the same, and driving method thereof
CN107945736B (zh) * 2018-01-02 2020-02-07 京东方科技集团股份有限公司 像素控制电路及控制方法、像素单元、显示基板及装置

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3695827B2 (ja) 1996-03-13 2005-09-14 株式会社東芝 固体撮像装置
JP3474700B2 (ja) * 1996-03-13 2003-12-08 株式会社東芝 固体撮像装置
US6043525A (en) * 1997-04-07 2000-03-28 Chen; Pao-Jung High speed CMOS photodetectors with wide range operating region
JP3369911B2 (ja) 1997-06-30 2003-01-20 株式会社東芝 固体撮像装置
EP1711002A3 (en) * 1997-08-15 2011-06-08 Sony Corporation Solid-state image sensor and method of driving same
JP3814379B2 (ja) * 1997-09-01 2006-08-30 キヤノン株式会社 光電変換装置
KR100278285B1 (ko) * 1998-02-28 2001-01-15 김영환 씨모스 이미지센서 및 그 제조방법
US6512544B1 (en) * 1998-06-17 2003-01-28 Foveon, Inc. Storage pixel sensor and array with compression
JP3621844B2 (ja) * 1999-02-24 2005-02-16 シャープ株式会社 増幅型固体撮像装置
JP3693281B2 (ja) * 1999-09-30 2005-09-07 シャープ株式会社 増幅型固体撮像装置
JP3652608B2 (ja) * 2000-02-22 2005-05-25 イノテック株式会社 固体撮像装置の光信号の蓄積方法
JP3724374B2 (ja) * 2001-01-15 2005-12-07 ソニー株式会社 固体撮像装置及びその駆動方法
FI110455B (fi) * 2001-09-17 2003-01-31 Nokia Corp Menetelmä sijainninmäärityksen suorittamiseksi ja elektroniikkalaite
JP4434530B2 (ja) * 2001-09-17 2010-03-17 ソニー株式会社 固体撮像装置
JP4147782B2 (ja) * 2002-02-15 2008-09-10 ソニー株式会社 アイドリング電流制御方法および固体撮像装置
JP4336508B2 (ja) * 2003-03-06 2009-09-30 キヤノン株式会社 撮像装置
EP1463306B8 (en) * 2003-03-25 2009-11-11 Panasonic Corporation Imaging device that prevents loss of shadow detail
JP4297416B2 (ja) * 2003-06-10 2009-07-15 シャープ株式会社 固体撮像素子、その駆動方法およびカメラ
US7709777B2 (en) * 2003-06-16 2010-05-04 Micron Technology, Inc. Pumps for CMOS imagers
US7022965B2 (en) * 2003-07-22 2006-04-04 Omnivision Tehnologies, Inc. Low voltage active CMOS pixel on an N-type substrate with complete reset
US6974943B2 (en) * 2003-07-22 2005-12-13 Omnivision Technologies, Inc. Active pixel cell using negative to positive voltage swing transfer transistor
JP4071190B2 (ja) 2003-12-02 2008-04-02 シャープ株式会社 増幅型固体撮像装置およびその駆動方法
JP4051034B2 (ja) * 2004-01-28 2008-02-20 シャープ株式会社 増幅型固体撮像装置およびその駆動方法
JP4074599B2 (ja) * 2004-03-26 2008-04-09 シャープ株式会社 増幅型固体撮像装置
JP2007096791A (ja) 2005-09-29 2007-04-12 Sharp Corp 増幅型固体撮像装置
JP4848739B2 (ja) 2005-11-01 2011-12-28 ソニー株式会社 物理量検出装置および撮像装置
KR20080083475A (ko) * 2007-03-12 2008-09-18 삼성전자주식회사 픽셀의 누설전류를 방지할 수 있는 영상 촬상 장치 및 그방법

Also Published As

Publication number Publication date
EP1781016A3 (en) 2010-06-02
US7649561B2 (en) 2010-01-19
KR101320772B1 (ko) 2013-10-21
CN102186024B (zh) 2013-08-21
EP1781016A2 (en) 2007-05-02
CN1960448A (zh) 2007-05-09
US20070109879A1 (en) 2007-05-17
TWI335076B (en) 2010-12-21
US8675108B2 (en) 2014-03-18
US20100091159A1 (en) 2010-04-15
US8004591B2 (en) 2011-08-23
US20110291161A1 (en) 2011-12-01
EP2244455A1 (en) 2010-10-27
JP2007129288A (ja) 2007-05-24
CN1960448B (zh) 2013-03-06
KR101325355B1 (ko) 2013-11-08
JP4848739B2 (ja) 2011-12-28
KR20070047225A (ko) 2007-05-04
CN102186024A (zh) 2011-09-14
TW200735338A (en) 2007-09-16
EP2244455B1 (en) 2013-02-13

Similar Documents

Publication Publication Date Title
KR101325355B1 (ko) 고체 촬상 장치, 고체 촬상 장치의 구동 방법 및 촬상 시스템
US9749557B2 (en) Solid-state image pickup device in which charges overflowing a memory during a charge transfer period are directed to a floating diffusion and method of driving same
US9479715B2 (en) Solid-state imaging device, method of driving the same, and electronic system including the device
KR101186734B1 (ko) 고체 촬상 장치, 카메라 및 그 구동 방법
US8618589B2 (en) Solid-state imaging device and driving method therefor
JP5258416B2 (ja) 固体撮像装置
KR20030067490A (ko) 상관 이중 샘플링 회로와 이 상관 이중 샘플링 회로를구비한 ｃｍｏｓ 이미지 센서
JP5403019B2 (ja) 物理量検出装置および撮像装置

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161021

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171020

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee