KR20130044120A - 유기 ｅｌ 표시 패널과 그 제조 방법 - Google Patents

유기 ｅｌ 표시 패널과 그 제조 방법 Download PDF

Info

Publication number
KR20130044120A
KR20130044120A KR1020117016262A KR20117016262A KR20130044120A KR 20130044120 A KR20130044120 A KR 20130044120A KR 1020117016262 A KR1020117016262 A KR 1020117016262A KR 20117016262 A KR20117016262 A KR 20117016262A KR 20130044120 A KR20130044120 A KR 20130044120A
Authority
KR
South Korea
Prior art keywords
film
organic
layer
resist
reflective metal
Prior art date
Application number
KR1020117016262A
Other languages
English (en)
Other versions
KR101699093B1 (ko
Inventor
히로시 유아사
Original Assignee
파나소닉 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 파나소닉 주식회사 filed Critical 파나소닉 주식회사
Publication of KR20130044120A publication Critical patent/KR20130044120A/ko
Application granted granted Critical
Publication of KR101699093B1 publication Critical patent/KR101699093B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/30—Organic light-emitting transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/813—Anodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/818—Reflective anodes, e.g. ITO combined with thick metallic layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80515—Anodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80518—Reflective anodes, e.g. ITO combined with thick metallic layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은, 비교적 저비용으로 생산 가능하고, 화소 규제층을 이용하지 않아도 단락이나 이상 발광을 방지하여, 적절히 화소 분리를 도모하는 것을 기대할 수 있는 유기 EL 표시 패널과, 그 제조 방법을 제공한다. 또, 종래보다도 균일한 막 두께로 발광층을 형성하고, 양호한 화상 표시 성능을 기대할 수 있는 유기 EL 표시 패널과 그 제조 방법을 제공한다.
패널(100)의 하부 전극(6)에 있어서, 반사 금속막(60)만의 단층 영역(150, 151)을 설치한다. 노출된 반사 금속막(60)의 표면에 당해 반사 금속막(60) 유래의 금속 재료로 구성되는 금속 산화물막(62, 63)을 존재시킨다. 금속 산화물막(62, 63)은, 하부 전극 공정의 에칭 처리 및 애싱 처리로 형성한다.

Description

유기 ＥＬ 표시 패널과 그 제조 방법{ORGANIC EL DISPLAY PANEL AND METHOD OF MANUFACTURING SAME}
본 발명은, 유기 전계 발광 소자(이하 「유기 EL 소자」라고 칭함)를 이용한 유기 EL 표시 패널과 그 제조 방법에 관한 것이며, 특히 양극 주변의 구성의 개량 기술에 관한 것이다.
유기 EL 소자는 전류 구동형의 발광 소자이며, 양극과 음극의 사이에 유기 발광 재료를 포함하는 발광층이 설치된 기본 구조를 가진다. 구동시에는 상기 전극간에 전압 인가하고, 양극으로부터 주입되는 홀과, 음극으로부터 주입되는 전자를 발광층에서 재결합시켜, 이에 수반하는 전계 발광 현상을 이용한다. 유기 EL 소자는 자기 발광형으로 시인성이 높고, 완전 고체 소자로 내충격성에도 우수하다.
유기 EL 소자의 형식으로서는, 고분자 재료나 박막 형성성이 좋은 저분자를 포함하는 잉크를 조정하고, 이것을 잉크젯 방식 등으로 기판에 도포하여, 발광층이나 전하 주입층을 형성하는 도포형이 있다. 근년, TFT 배선부를 형성한 기판 상에, 도포형의 복수의 유기 EL 소자를 매트릭스형상으로 설치한 유기 EL 표시 패널이, 각종 디스플레이나 화상 표시 장치 등으로서 실용화되어 있다.
기판 상에 있어서 각 유기 EL 소자는, 소정 형상을 가지는 뱅크(격벽)에 의해 구획된다. 대표적인 라인 뱅크 구조는, 라인 뱅크를 기판의 열방향으로 연장하고, 행 방향으로 복수에 걸쳐 병설한 것이다. 인접하는 뱅크의 사이에는 동색의 발광 소자가 일정 간격을 두고 배열된다. 행방향으로는 RGB 중 어느 하나의 색의 발광 소자가 배열됨으로써, 패널 전체적으로 컬러 표시가 이루어진다.
도 10에, 종래의 유기 EL 표시 패널의 제조 공정의 일부를 나타냈다. 도 10의 (e－3)에 나타낸 바와 같이, 양극(하부 전극)(6X)은 뱅크(10)의 길이(X)방향을 따라, 소자 형성 영역마다 배치된다. 인접하는 소자 형성 영역의 사이에는 간극(11)이 존재한다. 하부 전극(6)으로서는 반사 금속막(60) 및 투명 도전막(61)의 적층으로 이루어지는 전극이 장척형상으로 형성된다. 반사 금속막(60)은 평탄화막(4)을 파내어 이루어지는 개구부(컨택트홀(8))를 통해, 상기 TFT 배선부의 급전 전극(3)과 전기 접속되어 있다. 통상, 컨택트홀(8)은 유기 EL 소자의 발광 영역을 피해, 비발광 영역(화소 규제 영역)에 있어서의 하부 전극(60)의 X방향 일단 부근에 형성된다. 하부 전극(6) 상에는 도 7에 나타낸 바와 같이, (유기)발광층(7), 상부 전극(9), 시일층(도시하지 않음) 등이 순차적으로 형성된다.
여기서 기판 상에 형성되는 각 유기 EL 소자에서는, 간극(11)을 향하는 반사 금속막(60)의 에지부나 컨택트홀(8)의 주변(특히 개구부 주연부)에서, 도 7에 나타낸 바와 같이 발광층(7)의 막 두께가 얇아지기 쉽다. 이 때문에, 발광층(7)의 단 끊어짐에 의해 단락이 발생하거나, 막 두께가 얇은 부분에 전계가 집중해 이상 발광이 일어날 우려가 있다.
또, 라인 뱅크 구조를 가지는 유기 EL 표시 패널에서는 적절한 화상 표시 성능을 얻기 위해, 열(X)방향에서 인접하는 유기 EL 소자를 규제해 분리할 필요도 있다. 이 때문에 당해 영역에는, 도 8, 도 10의 (e－3)에 나타낸 바와 같이, 투명 도전막(61)과 발광층(7)의 사이에, 뱅크(10)의 길이(X) 방향과 직교하는 SiON등의 절연성 재료로 이루어지는 화소 규제층(66)이 피복된다. 화소 규제층(66)을 설치한 영역에서는 구동시에 하부 전극(6), 상부 전극(9)으로부터 발광층(7)으로 흐르는 것을 방지할 수 있어, 전계 이상에 의한 발광 불균일이나 단락의 발생에 일정한 효과를 기대할 수 있다.
특허 문헌 1:일본국 특허 공개 2007－26754호 공보 특허 문헌 2:일본국 특허 공개 2007－59383호 공보
그러나, 종래의 라인 뱅크 구조를 가지는 유기 EL 표시 패널에서는, 몇개의 과제가 있다.
제1의 과제로서, 유기 EL 표시 패널의 제조 공정에서는 화소 규제층을 형성하기 위한 공정(화소 규제층을 SiON으로 구성하는 경우는 스패터링 공정)이 별도 필요하게 된다. 이 때문에 당해 공정을 실시하는 전용 장치가 필요한 것 외에, 제조 공정이 복잡화되는 경우가 있으며, 생산 코스트의 상승을 초래할 우려가 있다.
제2의 과제로서, 화소 규제층을 설치해도 하부 전극 및 상부 전극의 단락을완전히 방지하는 것이 어렵다는 문제가 있다. 일반적으로 화소 규제층은 스패터법 혹은 CVD법에 의해 성막된 SiON막 등으로 구성되는데, 이러한 성막 방법은, 단차 피복성이 충분하지 않다. 이 때문에 도 8의 단면도에 나타낸 바와 같이, 하부 전극(6x)의 단부 가공 형상으로서 반사 금속막(60) 상의 투명 도전막(61)이 차양 형상으로 된 경우, X방향으로 인접하는 유기 EL 소자들의 간극(11)부가 완전히 피복되지 않고, 화소 규제층에 단 끊어짐이 발생하는 경우가 있다. 이 단이 끊어진 부분을 전류 패스로서, 반사 금속막(60) 혹은 투명 도전막(61)이 음극(9)과 단락될 우려가 있다.
본 발명은 이상의 과제를 감안하여 이루어진 것으로서, 제1의 목적으로서, 비교적 저비용으로 생산 가능하며, 화소 규제층을 이용하지 않아도 단락이나 이상발광을 방지하고, 적절하게 화소 분리를 도모할 수 있는 것을 기대할 수 있는 유기 EL 표시 패널과, 그 제조 방법을 제공한다. 제2의 목적으로서, 종래보다도 균일한 막 두께로 발광층을 형성함으로써, 양호한 화상 표시 성능을 기대할 수 있는 유기 EL 표시 패널과 그 제조 방법을 제공한다.
상기 과제를 해결하기 위해서, 본 발명의 일 양태에 있어서의 유기 EL 표시 패널은, 기판과, 기판에 형성된 박막 트랜지스터층과, 박막 트랜지스터층의 상방에 배치된 층간 절연막과, 층간 절연층 상에 라인형상으로 병설된 복수의 격벽과, 상기 복수의 격벽 중에서 인접하는 격벽간에 일렬을 따라 배치된 복수의 제1 전극과, 상기 일렬을 따라 배치된 각 제1 전극의 상방에 걸쳐 형성된 발광층과, 상기 발광층의 상방에 형성된 제2 전극을 구비하고, 상기 제1 전극의 각각은, 반사 금속막과 투명 도전막이 적층되어 이루어지는 2층 영역을 포함하고, 상기 일렬을 따라 마주 보는 각 제1 전극의 대향 단부에는, 투명 도전막이 적층되어 있지 않은 반사 금속막의 단층 영역이 존재하고, 당해 단층 영역에 있어서의 반사 금속막의 표면에는, 당해 반사 금속막을 구성하는 금속 재료에 유래하는 금속 산화물막이 존재하는 구성으로 했다.
본 발명의 유기 EL 표시 패널에서는, 상기 라인 단위로 인접하는 2개의 제1전극(하부 전극)에 있어서, 서로의 대향 단부에서 반사 금속막으로 이루어지는 단층 영역에, 금속 산화물막을 형성하고 있다. 이 금속 산화물막을 형성한 영역에서는, 제1 전극과 제2 전극(상부 전극)의 사이에 당해 금속 산화물막이 개재하는 구조로 되므로, 유기 EL 표시 패널의 구동시에 있어서, 당해 영역에 전류가 흐르지 않도록 제어할 수 있다. 그 결과, 상기 금속 산화물막을 형성한 영역에서는, 종래와 같이 화소 규제층을 설치하지 않아도 발광층에서의 이상 발광의 발생이나, 제1 전극과 제2 전극의 단락의 발생을 피하는 것이 가능하다. 이와 같이 본 발명에서는, 마치 동일 라인 단위를 따라, 각 소자 형성 영역(제1 전극의 위치)을 구획하도록 화소 규제층을 형성한 경우와 동일한 기능을, 상기 금속 산화물막에 의해 발휘시킬 수 있다.
도 1은 실시형태 1에 따른 유기 EL 표시 패널(100)의 구성을 나타내는 부분 사시도이다.
도 2는 유기 EL 표시 패널(100)의 구성을 나타내는 표면도이다.
도 3은 유기 EL 표시 패널(100)의 구성을 나타내는 부분 단면도이다.
도 4는 실시형태 2에 따른, 밀착층을 설치한 유기 EL 표시 패널(100A)의 구성을 나타내는 부분 단면도이다.
도 5는 본 발명의 하부 전극(양극) 주변의 제조 공정을 나타내는 도면이다.
도 6은 본 발명의 하부 전극(양극) 주변의 제조 공정을 나타내는 도면이다.
도 7은 화소 규제층을 설치하지 않는 경우의 종래 과제를 나타내는 단면도이다.
도 8은 화소 규제층을 설치한 경우의 종래 과제를 나타내는 단면도이다.
도 9는 종래의 하부 전극(양극) 주변의 제조 공정을 나타내는 도면이다.
도 10은 종래의 하부 전극(양극) 주변의 제조 공정을 나타내는 도면이다.
도 11은 유기 EL 표시 패널(100)을 이용한 화상 표시 장치의 구성을 나타내는 도면이다.
도 12는 화상 표시 장치의 이용 형태를 예시한 도면이다.
〈발명의 양태〉
본 발명의 일 양태에 있어서의 유기 EL 표시 패널은, 기판과, 기판에 형성된 박막 트랜지스터층과, 박막 트랜지스터층의 상방에 배치된 층간 절연막과, 층간 절연층 상에 라인형상으로 병설된 복수의 격벽과, 상기 복수의 격벽 중에서 인접하는 격벽간에 일렬을 따라 배치된 복수의 제1 전극과, 상기 일렬을 따라 배치된 각 제1 전극의 상방에 걸쳐서 형성된 발광층과, 상기 발광층의 상방에 형성된 제2 전극을 구비하고, 상기 제1 전극의 각각은, 반사 금속막과 투명 도전막이 적층되어 이루어지는 2층 영역을 포함하고, 상기 일렬을 따라 마주 보는 각 제1 전극의 대향 단부에는, 투명 도전막이 적층되어 있지 않은 반사 금속막의 단층 영역이 존재하고, 당해 단층 영역에 있어서의 반사 금속막의 표면에는, 당해 반사 금속막을 구성하는 금속 재료에 유래하는 금속 산화물막이 존재하는 구성으로 한다.
이와 같이 본 발명에서는, 적어도 상기 라인 단위로 대향하는 제1 전극의 단부 단면과 상면에 있어서, 반사 금속막의 표면에 금속 산화물막을 형성하고 있으므로, 당해 금속 산화물막을 형성한 영역에서는 제1 전극과 제2 전극의 사이에 전류가 흐르지 않도록 제어할 수 있다. 그 결과, 당해 영역에서는, 종래와 같이 화소 규제층을 설치하지 않아도, 발광층의 전계 집중에 의한 이상 발광이나 단락의 발생을 회피하는 것이 가능하다. 이러한 금속 산화물막을 설치함으로써, 마치 동일 라인 단위를 따라 형성된 각 유기 EL 소자를 구획하는 화소 규제층과 동일한 기능을 달성할 수 있다.
여기서, 상기 금속 산화물막은 퇴적물이 아니라, 반사 금속막 유래의 금속 재료를 부분 산화함으로써(이른바 표면 반응을 일으키게 한다) 구성된다. 이 금속 산화물막은, 구체적으로는 에칭 처리 및 애싱 처리를 이용한 제1 전극의 형성 공정과 동시에 형성할 수 있다. 따라서 본 발명은, 금속 산화물막을 설치하기 때문에 새로운 공정을 별도로 설치할 필요가 없으므로, 생산 코스트의 면에서 우수하다. 또, 본 발명은 상기 금속 산화물막의 채용에 의해, 화소 규제층의 형성 공정을 생략할 수 있기 때문에, 이에 의해서도 생산 코스트의 저감을 도모할 수 있어, 생산 효율의 향상을 기대할 수 있는 이점이 있다.
또한, 본 발명에서는 한 세트의 격벽간에 화소 규제층을 설치하지 않기 때문에, 유기 발광 재료의 잉크를 도포한 경우, 잉크는 한 세트의 격벽 사이의 복수의 각 소자 형성 영역에 걸쳐서 이동(상호 유동)할 수 있다. 이에 의해 복수의 유기EL 소자에 있어서, 발광층의 막 두께의 균일화를 도모할 수 있다. 여기서, 도포된 잉크는 건조할 때까지 유동하므로, 잉크의 토출량을 그만큼 엄밀하게 설정하지 않아도, 발광층의 막 두께의 균일화를 기대할 수 있다. 이에 의해 본 발명에서는, 발광층의 막 두께의 조정도 용이하게 하는 효과를 얻을 수 있다.
또한, 화소 규제층을 설치하지 않는다는 점으로부터, 한 세트의 격벽 사이에 유기 발광 재료를 도포한 경우, 유기 발광 재료는 복수의 화소 형성 영역에 걸쳐서 이동(상호유동)할 수 있다. 이 때문에, 복수의 유기 EL 소자에 있어서, 발광층의 막 두께의 균일화를 도모하는 것이 가능하다. 본 발명에서는, 유기 발광 재료는 건조할 때까지 유동성을 발휘할 수 있기 때문에, 각 발광층의 막 두께의 균일화를 도모하기 위해 인쇄시에 도포하는 잉크량을 그만큼 엄밀하게 하지 않아도 되다. 따라서 본 발명에 의하면, 발광층의 막 두께에 대해서도 용이하게 조정할 수 있는 이점이 있다.
여기서 본 발명의 다른 양태로서, 상기 금속 산화물막은 상기 단층 영역에 있어서, 적어도 상기 격벽에 덮혀있지 않은 반사 금속막의 상면, 및, 상기 각 한 세트의 격벽 내에서 마주 보는 단면에 존재하는 구성으로 할 수도 있다.
이와 같이 금속 산화물막을 형성하면, 적어도 격벽에 덮혀있지 않은 제1 전극의 단층 영역의 표면의 거의 모두에 금속 산화물막을 존재시킬 수 있고, 상기한 제1 전극 및 제2 전극의 단락 방지 효과와, 발광층의 이상 발광의 방지 효과를 양호하게 얻을 수 있다.
또 본 발명의 다른 양태로서, 상기 층간 절연막에는, 박막 트랜지스터층과 제1 전극의 각각을 도통시키는 컨택트홀이 설치되고, 각 제1 전극의 단부는, 상기 컨택트홀 상에 겹쳐지는 영역을 가지도록 배치되어 있으며, 상기 금속 산화물막은, 상기 컨택트홀 상에 겹쳐지는 영역에 존재하는 구성으로 할 수도 있다.
이와 같이 컨택트홀에 겹쳐지는 영역에 금속 산화물막을 형성하면, 종래는 발광층의 이상 발광을 발생하기 쉬운 컨택트홀의 개구 주연부를 금속 산화물막으로 피복함으로써, 양호하게 상기 이상 발광의 발생을 방지할 수 있어, 효과적이다.
또 본 발명의 다른 양태로서, 상기 각 한 세트의 격벽간에 배치된 각 제1 전극의 상방에 걸쳐서 형성된 발광층은, 동일색인 구성으로 할 수도 있다.
이러한 구성을 취함으로써, 본 발명의 유기 EL 표시 패널을 컬러 표시에 대응시킬 수 있다.
또 본 발명의 다른 양태로서, 상기 각 한 세트의 격벽간에 배치되는 발광층은, 적색, 녹색, 청색 중 어느 하나에 대응하는 색이며, 상기 각 한 세트의 격벽간에 있어서의 각 제 1 전극의 배치 위치는, 상기 격벽의 길이 방향에 직교하는 방향을 따라 설치되어 있는 구성으로 할 수도 있다.
또 본 발명의 다른 양태로서, 발광층의 두께는, 상기 격벽의 길이 방향을 따라, 제1 전극의 단부로부터 중앙 영역을 향해 증대하여, 일정치에 점근하고 있으며, 상기 라인의 길이 방향을 따른 상기 반사 금속막의 상기 상면에 있어서의 단층 영역의 길이는, 적어도, 상기 제1 전극의 단부로부터 중앙 영역을 향해, 발광층의 막 두께가 당해 발광층의 평균 막 두께의 90%에 달할 때까지의 길이로 설정되어 있는 구성으로 할 수도 있다.
이와 같이 반사 금속막의 단층 영역 길이를 조정함으로써, 당해 영역에 형성되는 금속 산화물막은, 적어도 막 두께가 얇아지기 쉬운 발광층의 영역에 형성할 수 있다. 따라서, 전계 집중에 의해 발생할 수 있는 발광층의 이상 발광을, 상기 금속 산화물막에 의해 효과적으로 방지할 수 있다.
또 본 발명의 다른 양태로서, 층간 절연막과 상기 복수의 제1 전극의 사이에, 밀착층이 존재하는 구성으로 할 수도 있다.
또 본 발명의 다른 양태로서, 상기 밀착층은, 티탄, 크롬, 도전성 금속 산화물 중 어느 하나로 구성되어 있는 구성으로 할 수도 있다.
또, 본 발명의 다른 양태로서, 반사 금속막을 알루미늄 또는 알루미늄 합금으로 구성하고, 상기 금속 산화물막을 산화 알류미늄으로 구성할 수도 있다. 이러한 재료를 이용하면, 양호한 반사 특성을 가지는 반사 금속막이 얻어져, 뛰어난 절연성을 가지는 금속 산화물막을 얻을 수도 있다.
또 본 발명의 다른 양태로서, 상기한 어느 하나의 본 발명의 유기 EL 표시 패널을 구비하는 유기 EL 표시 장치로 했다.
또, 본 발명의 일 양태인 유기 ElL 표시 패널의 제조 방법으로서는, 기판에 형성된 박막 트랜지스터층의 상방에 층간 절연막을 형성하고, 상기 박막 트랜지스터층의 상방을 평탄화하는 제1 공정과, 상기 층간 절연막 상에, 복수의 제1 전극을 일렬을 따라, 또한, 복수열에 걸쳐 배치하는 제2 공정과, 상기 일렬을 따라 배치된 각 제1 전극의 양측면에 공통적으로, 라인형상의 격벽을 복수 설치하는 제3 공정과, 상기 일렬을 따라 배치된 제1 전극의 상방에 걸쳐 발광층을 형성하는 제4 공정과, 상기 발광층의 상방에 제2 전극을 형성하는 제5 공정을 구비하고, 상기 제2 공정에 있어서, 복수의 제1 전극의 각각을, 반사 금속막과 투명 도전막이 적층되어 이루어지는 2층 영역을 포함하고, 상기 일열을 따라 마주 보는 각 제1 전극의 대향 단부에는, 투명 도전막이 적층되어 있지 않은 반사 금속막의 단층 영역을 존재시키도록 형성할 수도 있다.
또 본 발명의 다른 양태로서, 상기 제1 공정과 상기 제2 공정의 사이에 있어서, 상기 층간 절연막에, 박막 트랜지스터층과 제1 전극의 각각을 도통시키는 컨택트홀을 형성하는 공정을 실시하고, 상기 제2 공정에 있어서, 상기 복수의 컨택트홀의 각각을 통해 상기 복수의 제1 전극의 각각을 상기 박막 트랜지스터층에 접속하고, 각 제1 전극의 단부를 상기 컨택트홀 상에 겹쳐지는 영역을 가지도록 형성하고, 또한, 상기 금속 산화물막을, 상기 컨택트홀 상에 겹쳐지는 영역에 존재시킬 수도 있다.
여기서 본 발명의 다른 양태로서, 상기 제2 공정에서는, 상기 층간 절연막 상에, 반사 금속막과 투명 도전막을 순차적으로 적층하는 적층 단계와, 투명 도전막 표면의 일부 영역에 제1 레지스트를 배치하고, 상기 일부 영역 이외의 투명 도전막 표면의 영역에, 제1 레지스트보다도 투명 도전막의 막 두께에 대응하는 분만큼 막 두께가 두꺼운 제2 레지스트를 배치하는 레지스트 배치 단계와, 제1 레지스트 및 제2 레지스트에 덮혀있지 않은 반사 금속막 및 투명 도전막을 에칭하는 에칭 단계와, 제1 레지스트가 제거될 때까지, 제1 레지스트 및 제2 레지스트를 제1의 공통 처리로 처리하는 제1 공통 처리 단계와, 제1 레지스트가 제거되어 노출된 상기 일부 영역의 투명 도전막을 제거하는 투명 도전막 제거 단계와, 제2 레지스트의 제거와, 상기 일부 영역의 투명 도전막을 제거해 노출된 반사 금속막의 표면의 산화 처리를, 제2의 공통 처리로 처리하는 제2 공통처리 단계를 순차적으로 거칠 수도 있다.
여기서 본 발명의 다른 양태로서, 레지스트 배치 단계에서는, 하프톤마스크를 이용한 포토레지스트법에 의해, 투명 도전막 상에 제2 레지스트를 배치할 수도 있다.
또 본 발명의 다른 양태로서, 상기 제1의 공통 처리를 하프 애싱 처리로 실시하고, 상기 제2의 공통 처리를 애싱 처리로 실시할 수도 있다.
이 방법에 의하면, 제2 레지스트를 배치한 영역에서는, 반사 금속 도전층 상에 투명 도전층이 잔존하기 때문에, 제1 레지스트 및 제2 레지스트에 대해 일괄하여 애싱 처리를 행해도, 제2 레지스트를 배치한 영역에서는, 반사 금속 도전막층의 표면에 있어서의 도전성을 유지할 수 있다. 게다가, 금속 산화물막을 형성해야 하는 반사 금속층의 표면(제1 레지스트 배치 영역)만을 산화 처리할 수 있어, 효율적이다.
여기서 본 발명의 다른 양태로서, 상기 제2 공정에서는, 반사 금속막의 재료로서 알루미늄 또는 알루미늄 합금 재료를 이용하고, 금속 산화물막으로서, 산화 알류미늄막을 형성하는 것도 가능하다.
＜실시형태 1＞
(유기 EL 표시 패널(100)의 구성)
도 1은, 본 발명의 실시형태 1에 따른 탑 이미션형의 유기 EL 표시 패널(100)(이하, 단순히 「패널(100)」이라고 칭함.)의 구성을 나타내는 부분 사시도이다. 도 2는 패널(100)의 정면도이다. 또한 도 1, 2에서는 하부 전극(6)의 설명을 위해, 발광층(7)보다 상방에 배치되는 상부 전극, 시일층 등의 구성을 생략하고 있다. 도 3은, 패널(100)의 구성을 모식적으로 나타내는 부분 단면도(도 2의 c－c＇단면도)이다.
패널(100)에서는, 도 1에 나타낸 바와 같이, RGB 중 어느 하나의 색에 대응하는 발광층(7)을 가지는 유기 EL 소자(15)(15R, 15B, 15G)를, 각각 서브 픽셀로서 행(Y)방향으로 반복하여 설치하고 있다. 인접하는 3색의 서브 픽셀의 조합이 1화소(픽셀)로서 기능한다.
패널(100)의 전체에서는, 도 2의 정면도에 나타낸 바와 같이, 각 유기 EL 소자(15R, 15G, 15B)는 열(X)방향 및 행(Y) 방향에 걸쳐 매트릭스형상으로 배치되어 있다. 패널(100)은 이른바 라인 뱅크 구조를 채용하고, 열(X)방향으로 라인형상으로 연장되고, 또한, 행(Y)방향으로 스트라이프형상으로 병설되도록, 복수의 뱅크(10)가 형성된다. 한 세트의 인접하는 뱅크(10)의 각 사이에는, 이것을 라인 단위로서 동색의 유기 EL 소자(15R, 15B, 15G)가 복수에 걸쳐 배열된다.
또한, 패널(100)은 컬러 표시형을 상정하고 있는데, 당연히 이에 한정되지 않는다. 예를 들면 전 유기 EL 소자(15R, 15G, 15B)를 동색으로 발광시켜, 단색 표시형으로 할 수도 있다.
도 3의 단면도에 나타낸 바와 같이, 패널(100)은, TFT 기판(1)(이하, 단순히「기판(1)」이라고 칭함.)의 편측 주면에 대해, TFT 배선부(TFT층)(2), 평탄화막(4), 하부 전극(양극)(6)이 순차적으로 적층되어 이루어진다.
또한 하부 전극(6)의 상에는, 각 유기 EL 소자 형성 영역(개구부(13))을 구획하는 뱅크(10)가 형성된다. 개구부(13)의 내부에는 발광층(7), 상부 전극(음극)(9)이 순차적으로 적층 형성된다.
기판(1)은 패널(100)에 있어서의 베이스 부분이며, 무알칼리 유리, 소다 유리, 무형광 유리, 인산계 유리, 붕산계 유리, 석영, 아크릴계 수지, 스티렌계 수지, 폴리카보네이트계 수지, 에폭시계 수지, 폴리에틸렌, 폴리에스테르, 실리콘계 수지, 또는 알루미늄 등의 절연성 재료 중 어느 하나의 공지 재료를 이용하여 형성할 수 있다.
TFT 배선부(2)(박막 트랜지스터층)는, 당해 기판(1)의 표면에 있어서, 패널 전체의 각 소자(15R, 15G, 15B)를 액티브 매트릭스방식으로 구동하기 위해서 형성되어 있다.
평탄화막(층간 절연막)(4)은, 내열성 및 절연성이 뛰어난 폴리이미드 등의 유기 재료로 구성되고, TFT 배선부(2)에 있어서의 급전 전극(투명 전극부)(3)을 제외하는 부분을 피복하고, 기판 표면을 평탄화하기 위해서 설치된다. 또한 평탄막(4)에는, 급전 전극(3)을 노출시키도록, 당해 급전 전극(3)에 대응하는 부분을 두께 (Z)방향을 따라 파냄으로써, 원형의 저면을 가지는 구멍(컨택트 홀(8))이 형성되어 있다. 당해 컨택트홀(8)의 내부에서, TFT 배선부(2)는 급전 전극(3)에서 하부 전극(6)과 전기적으로 접속되어 있다.
또한, 컨택트홀(8)은 필수는 아니고, 서브 픽셀 영역마다 2개 이상 설치할 수도 있다. 또, 형상은 원형 저면을 가지는 형상으로 한정되지 않고, 다각형상의 저면을 가지는 형상이어도 된다.
하부 전극(6)은, 반사 금속막(60)의 표면에 투명 도전막(61)을 적층한 적층영역을 가지도록 구성된 일정한 길이를 가지는 전극체이며, 도 1, 2에 나타낸 바와 같이, 열(X)방향을 길이로서, 소자 형성 영역마다 배치된다. 상기 적층 영역은, 유기 EL 소자(15R, 15B, 15G)에 있어서의 발광 영역에 대응한다.
반사 금속막(반사 양극)(60)은 발광층 측에 급전을 행함과 더불어, 발광층에서 발생한 광을 효율적으로 상방으로부터 취출할 수 있도록, 양호한 가시광선 반사율을 가지는 금속 재료(알루미늄 또는 알루미늄 합금)를 이용해 구성된다. 여기서 말하는 「알루미늄 합금」이란, 알루미늄에 대해, 철, 동, 망간, 아연, 니켈, 마그네슘, 팔라듐, 코발트, 네오딤 중 적어도 어느 하나를 더해 구성되는 합금을 가리킨다. 반사 금속막(60)의 하면의 대부분은 평탄화막(4)의 표면과 접하고 있는데, 컨택트홀(8)의 내부에 있어서는 급전 전극(3)과 접하도록, 패널(100)의 두께 (Z)방향을 향해 오목부 단면형상을 이루도록 형성된다(도 3 참조).
투명 도전막(61)은, lTO, IZO 등의 공지의 투명 도전재료로 구성되고, 반사 금속막(60)을 피복하여, 반사 금속막(60)을 대기중의 산소 등으로부터 차단하고, 불필요한 피막 형성에 의해 반사 금속막(60)의 반사율이나 도전성이 저하되는 것을 방지하기 위해 설치된다. 투명 도전막(61)은, 일반적으로는 반사 금속막(60)의 전면을 피복하도록 형성되지만, 패널(100)에 있어서는 하부 전극(6)의 반사 금속막(60)의 표면 중, 적어도 컨택트홀(8)을 포함하는 단부 영역과, 타단측의 단부 영역에는 투명 도전막(61)을 설치하고 있지 않다.
이와 같이 패널(100)에서는, 열 (X)방향을 따른 하부 전극(6)의 발광 영역 이외의 화소 규제 영역에, 반사 금속막(60)의 단층 영역(150, 151)을 설치하고 있다. 그리고, 당해 단층 영역(150, 151)의 반사 금속막(60)에 있어서, 그 표면에, 반사 양극 유래의 금속(즉 알루미늄 또는 알루미늄 합금)에 유래하는 금속 산화물막(62, 63)을 존재시키고 있다. 금속 산화물막(62, 63)은, 적어도 대향 단면부(620, 630), 상면부(624, 634)를 가지고 이루어진다.
이 금속 산화물막(62, 63)은 산화 알류미늄(Al2O3)으로 이루어지며, 절연성이다. 이 때문에 금속 산화물막(62, 63)에 의해 덮인 반사 금속막(60)의 단층 영역(150, 151)에서는, 두께 (Z)방향으로 캐리어가 흐르지 않으므로, 당해 영역을 발광층(7)을 발광시키지 않는 불등 영역(이른바 화소 규제 영역)으로 할 수 있다.
뱅크(격벽)(10)는, 절연성의 유기 재료(예를 들면 아크릴계 수지, 폴리이미드계 수지, 노볼락형 페놀 수지 등)로 구성되며, 적어도 표면이 발수성을 가지도록 형성되어 있다. 패널(100)에서는 뱅크(10)를 라인 뱅크 구조로 하기 때문에, 폭(Y)방향으로 사다리꼴 단면 형상을 가지고, X방향으로 라인형상으로 연장되어 구성된다. 패널(100)에 있어서, 뱅크(10)는 폭 (Y)방향으로 일정한 피치를 두고 복수개에 걸쳐 병설되어 있다.
발광층(7)은, 하부 전극(6) 표면에 있어서, RGB 중 어느 하나의 색에 대응하도록 소정의 유기 발광 재료를 이용하여 구성되어 있다. 패널(100)에 있어서, 발광층은 한 세트의 뱅크(10) 사이의 각 소자 형성 영역에 걸쳐 형성된다. 상기 유기 발광 재료로서는, 공지 재료를 이용할 수 있다. 예를 들어 일본국 특허 공개 평 5－163488호 공보에 기재된 옥시노이드 화합물, 페릴렌 화합물, 쿠마린 화합물, 아자쿠마린 화합물, 옥사졸 화합물, 옥사디아졸 화합물, 페리논 화합물, 피롤로피롤 화합물, 나프탈렌 화합물, 안트라센 화합물, 플루오렌 화합물, 플루오란텐 화합물, 테트라센 화합물, 피렌 화합물, 코로넨 화합물, 퀴놀론 화합물 및 아자퀴놀론 화합물, 피라졸린 유도체 및 피라졸론 유도체, 로다민 화합물, 크리센 화합물, 페난트렌 화합물, 시크로펜타디엔 화합물, 스틸벤 화합물, 디페닐키논 화합물, 스티릴 화합물, 부타디엔 화합물, 디시아노메틸렌피란 화합물, 디시아노메틸렌티오피란 화합물, 플루오레세인 화합물, 피릴륨 화합물, 티아피릴륨 화합물, 세레나피릴륨 화합물, 텔루로피릴륨 화합물, 방향족 알다디엔 화합물, 올리고페닐렌 화합물, 티오키산텐 화합물, 안트라센 화합물, 시아닌 화합물, 아크리딘 화합물, 8－히드록시 키놀린 화합물의 금속 착체, 2－비피리딘 화합물의 금속 착체, 시프염과 III족 금속의 착체, 옥신 금속착체, 희토류 착체 등의 형광 물질 등을 들 수 있다.
상부 전극(9)은 음극이며, 예를 들면 ITO(산화 인듐 주석), IZO(산화 인듐 아연) 등으로 구성된다. 패널(100)에서는 탑이미션형 구조를 취하므로, 상부 전극(9)의 재료에 광투과성 재료를 이용할 필요가 있다.
또한, 도 1～3에는 도시하지 않았는데, 상부 전극(9) 상에는 공지의 시일층이 설치된다. 시일층은, 예를 들면 SiN(질화 실리콘), SiON(산질화 실리콘) 등의 재료로 형성되고, 발광층(7)이 수분이나 공기 등에 닿아 열화하는 것을 억제한다. 또한, 당해 시일층도 광투과성 재료로 구성한다.
(표시 장치의 구성예)
도 11은, 패널(100)을 이용한 표시 장치(200)의 구성을 나타내는 도면이다.
표시 장치(200)는, 패널(100)과, 이에 접속된 구동 제어부(120)로 구성되어 있다. 구동 제어부(120)는, 4개의 구동 회로(121～124)와 제어 회로(125)로 구성되어 있다.
도 12는, 표시 장치(200)를 이용한 텔레비젼 시스템의 일례를 나타내는 외관 형상이다.
이상의 구성을 가지는 패널(100)에서는, 이웃하는 한 세트의 뱅크(10) 사이에 형성된 각 유기 EL 소자(15R, 15G, 15B)에 있어서, 화소 규제 영역에 대응하는 반사 금속막(60)의 단층 영역(150, 151)에 반사 금속막(60) 유래의 금속 재료로 절연성의 금속 산화물막(62, 63)을 형성하고 있다. 이 금속 산화물막(62, 63)이 존재하는 부분에서는, 반사 금속막(60)의 도전성이 발휘되지 않기 때문에, 패널(100)의 구동시에 발광층(7)에 캐리어가 흐르지 않는다.
여기서 도 3에 나타낸 바와 같이, 금속 산화물막(62, 63)으로서는, 적어도 대향 단면부(620, 630)와 상면부(624, 634)의 부분을 설치한다. 특히 상면부(624, 634)에 있어서, 반사 금속막(60)의 에지부(621, 631)나 컨택트홀(8)의 주연부(622)를 피복하도록 설치함으로써, 이들 위치에서 발광층(7)의 막 두께가 과도하게 얇게 되어 있어도, 전계 집중에 의한 이상 발광의 발생을 방지할 수 있다. 혹은 이들 위치에서 발광층(7)이 단 끊어짐을 일으키고 있다고 해도, 하부 전극(6)과 상부 전극(9)의 사이에 일어날 수 있는 불필요한 단락(도 7, 8 참조)의 발생을 방지할 수 있다.
이 때문에 패널(100)에서는, 마치 종래의 화소 규제층이 가지고 있던 기능이 금속 산화물막(62, 63)에 의해 발휘되어, 화소 규제층을 설치한 경우와 거의 동일하게 양호한 발광 특성을 얻을 수 있다.
또한, 패널(100)에 있어서의 금속 산화물막(62, 63)은, 반사 금속막(60)에 대해 별도 설치되는 것(퇴적물)은 아니고, 반사 금속막(60) 유래의 금속 재료(구체적으로는 반사 금속막(60) 표면 부분)가 부분적으로 산화되어 형성된 것이다. 이 금속 산화물막(62, 63)은, 구체적으로는 후술하는 제조 방법에 나타낸 바와 같이, 포토레지스트법을 이용한 하부 전극(6)의 형성 공정을 행할 때에 있어서, 레지스트를 애싱 처리로 제거할 때에, 산화성 분위기에 반사 금속막(60)이 노출됨으로써 형성된다. 따라서, 금속 산화물막(62, 63)은 도포 공정에서 설치되는 화소 규제층과 같이, 단 끊어짐이 발생하지 않고, 산화성 분위기에 노출되는 반사 금속막(60)의 소정 표면에 대해 효율적으로 균일하게 형성된다. 이 때문에, 종래의 화소 규제층에 비해, 단락의 발생 방지나 전계 집중에 의한 이상 발광을 확실하게 억제하는 효과를 기대할 수 있다. 또, 금속 산화물막(62, 63)을 설치하기 위해서 별도의 공정을 필요로 하지 않으므로, 생산성도 뛰어나고, 양호한 실현성을 구비하고 있다. 이 생산성의 우위점은, 화소 규제층을 불요로 함에 따른 공정 삭감의 효과와 더불어, 매우 유효하다.
또한, 패널(100)에서는 화소 규제층을 이용하지 않기 때문에, 제조 공정에 있어서, 인접하는 뱅크(10)의 사이에 도포한 유기 발광 재료를 포함하는 잉크가, 열(X)방향의 소자 형성 영역에 걸쳐서 이동(상호 유동)할 수 있다. 이에 의해, 균일한 막 두께를 가지는 발광층(7)이 각각 형성되고, 패널(100)의 전체에 있어서 발광 불균일이 작은 양호한 화상 표시 성능을 발휘할 수 있도록 되어 있다.
또한, 종래의 유기 EL 표시 패널에 있어서도, 하부 전극(6X)의 형성 공정에있어서, 도 7, 8에 나타낸 바와 같이, 간극(11)을 향하는 반사 금속막(60)의 대향 단면에 자연 산화 등에 의한 산화 알류미늄막이 형성되는 일이 있다. 그러나, 이 산화 알류미늄막으로는, 반사 금속막 상에 배치되는 투명 도전막을 경유한 전류 패스에 의한 단락을 방지할 수 없다(도 8). 또, 반사 금속막의 상면에는 이상 발광을 방지하기 위해서 화소 규제층을 설치할 필요가 있다. 이에 반해, 패널(100)에서는 적어도 대향 단면과 상면에 금속 산화물막을 설치하여 확실하게 단락과 이상 발광을 방지함과 더불어, 화소 규제층을 불요로 한 것으로서, 종래 구성과 크게 상위하다.
(금속 산화물막을 설치하는 영역에 대해서)
상기한 바와 같이, 금속 산화물막(62, 63)을 형성한 단층 영역(150, 151)에서는 패널(100)의 두께 (Z)방향으로 캐리어가 흐르지 않고, 불발광 영역이 된다. 이 때문에, 금속 산화물막(62, 63)의 형성 영역이 너무 크면, 발광 영역이 축소하고, 화상 표시 성능에 영향을 끼친다. 또 금속 산화물막(62, 63)의 형성 영역이 너무 작으면, 종래의 화소 규제층의 기능(화소 분리 기능과 이상 발광 방지 기능, 단락 방지 기능)을 발휘할 수 없게 된다. 따라서, 패널(100)에서는 적어도 반사 금속막(60)의 상면에 있어서, 적절한 영역에 걸쳐서, 금속 산화물막(62, 63)을 형성하는 것이 중요하다.
여기서 발광층(7)은, 잉크젯법에 의거해, 잉크젯 헤드(도시하지 않음)를 뱅크의 길이(X)방향으로 주사하면서, 유기 발광 재료를 포함하는 잉크를, 상기 잉크젯 헤드로부터 인접하는 한 세트의 뱅크(10)간에 도포하고, 당해 잉크의 용매 휘발을 거쳐 형성된다. 이 때문에 공정의 특성상, 일반적으로는 도 3에 나타낸 바와 같이, 발광층(7)의 막 두께는 단부(P2(P3))로부터 중앙 영역측(P1(P4))을 향해 증대하여, 그 후에 일정하게 점근하는 형상이 된다. 발광층(7)의 막 두께가 얇은 영역에서는, 전계 집중에 의한 이상 발광과 단락이 발생하기 쉽기 때문에, 이를 적절하게 방지할 필요가 있다.
따라서 반사 금속막(60)의 상면에 설치해야 하는 금속 산화물막(624, 634)의단층 영역 길이(L1, L2)는, 각각 에지부(621, 631)를 기점으로 하는 위치(P2, P3)로부터, 발광층(7)의 막 두께가 일정하게 점근하는 내방 단부(623, 633)의 위치까지 확보한다. 이것을 구체적으로 말하면, 단층 영역 길이(L1, L2)는, 에지부(621, 631)를 기점으로 하는 위치(P2, P3)로부터 소자(15)의 중앙 영역측을 향해, 발광층(7)의 막 두께가 그 평균 막 두께의 90% 이상(평균 막 두께의 발광층(7)의 전계에 대한 전계 변화율이 10% 이상)에 달할 때까지의 부분을 포함하도록 설정하는 것이 적절하다.
또한, 금속 산화물막(62, 63)의 상면부(624, 634)는, 반사 금속막(60)의 단차 부분(단부(P2, P3) 부근의 에지부(621, 631)와, 컨택트홀(8)의 주연부(622))에 적어도 설치하면, 종래, 가장 전계 집중에 의한 이상 발광이나 단락이 발생하기 쉬운 하부 전극(6)의 부분에서, 이러한 문제를 방지할 수 있다. 그러나 금속 산화물막(62, 63)에 의한 최량의 효과를 얻으려면, 상기한 바와 같이 단층 영역 길이(L1, L2)의 전체에 걸쳐서, 상면부(624, 634)를 연속적으로 넓은 범위에 형성해야 한다.
또한, 어느 경우에나 패널(100)의 금속 산화물막(62, 63)으로서는, 뱅크(10)에 덮혀있지 않은 단층 영역(150, 151)에 있어서, 적어도 열(X)방향을 따라 간극(11)에서 마주 보는 대향 단면부(620, 630)와, 상면부(624, 634)를 형성할 필요가 있는 점에 유의한다.
또, 반사 금속막(60)의 폭(Y)방향 양측면의 부분은, 뱅크(10)에 덮혀있지 않기 때문에, 반드시 이 부분에 금속 산화물막을 존재시키지 않아도 된다. 여기서 도 10의 (f－1), (f－2)에서는, 반사 금속막(60)의 금속 산화물막으로서, Y방향 양측면부(625)를 금속 산화물막을 형성하는 공정을 나타내고 있다.
＜실시형태 2＞
본 발명의 실시형태 2에 대해서, 실시형태 1과 차이를 중심으로 설명한다.
실시형태 1의 패널(100)에서는, 평탄화막(4) 상에 직접, 반사 금속막(60)을 설치하는 구성을 나타냈는데, 패널의 구성은 이에 한정되지 않는다. 평탄화막(4)과 반사 금속막(60)의 사이에 별도로, 도전성의 막을 형성할 수도 있다.
구체적으로는 도 4의 패널(100A)의 부분 단면도에 나타낸 바와 같이, 평탄화막(4)과 반사 금속막(60)의 사이에, Ti, Cr 등의 금속, 또는 ITO, IZO 등의 도전성 금속 산화물로 구성되는 밀착층(65)을 설치하고, 반사 금속막(60)을 효과적으로 평탄화막(4)의 상방에 밀착시키는 구성으로 할 수도 있다.
이러한 구성을 가지는 패널(100A)에 있어서도, 패널(100)과 동일하게, 금속 산화물막(62, 63)의 설치에 의해, 단층 영역(150, 151)에 있어서 하부 전극(6) 및 상부 전극(9)의 단락의 방지를 도모하고, 발광층(7)의 이상 발광을 회피하는 효과를 바랄 수 있다. 또, 화소 규제층을 배제함으로써 인접 뱅크(10)간에 도포되는 잉크의 유동성을 확보할 수 있기 때문에, 각 유기 EL 소자(15R, 15B, 15G)에 있어서, 발광층(7)의 막 두께의 균일화가 도모되어, 양호한 화상 표시 성능을 기대할 수 있다.
〈본 발명의 유기 EL 표시 패널의 제조 방법〉
본 발명의 유기 EL 표시 패널은, 이하의 제조 방법을 얻음으로써 제조할 수 있다.
［제1 공정；평탄화막 형성 공정］
우선, 기판(1)을 준비하고, 스패터 성막 장치의 챔버 내에 올려놓는다. 이 챔버 내에 소정의 스패터 가스를 도입하고, 반응성 스패터링법에 의거해, 기판(1) 상에 TFT 배선부(2) 및 급전 전극(3)을 형성한다(도 3 참조).
그 후, TFT 배선부(2) 및 급전 전극(3) 상에 절연성이 뛰어난 공지의 포트레지스트(예를 들면 실록산 공중합형 감광성 폴리이미드)를 스핀 코트한다. 포토레지스트법에 의거해, 상기 코트한 레지스트를 패턴 마스크를 통해 감광 처리하고, 그 후, 불필요한 레지스트를 제거한다. 이에 의해, 두께 약 4μm의 평탄화막(4)을 형성한다(도 4(b)). 이 공정에서는, 상기 패턴 마스크에 의해, 하부 전극(6)과 급전 전극(3)을 전기 접속하기 위한 컨택트홀(8)을, 열(X)방향을 따라, 평탄화막(4) 상에 일정 간격마다 형성한다. 패턴 마스크를 이용한 포토레지스트법을 실시함으로써, 평탄화막(4)과 컨택트홀(8)을 동시에 형성할 수 있다.
또한, 컨택트홀(8)의 형성 방법은 이에 한정되지 않는다. 예를 들면, 균일하게 평탄화막(4)을 형성한 후, 소정 위치의 평탄화막(4)을 에칭으로 제거하여, 컨택트홀(8)을 형성할 수도 있다.
［제2 공정:하부 전극 형성 공정］
여기에서는 본 발명의 주된 특징 부분의 하나인, 하부 전극 형성 공정을 설명한다. 당해 공정은, 이하 6개의 서브 단계를 순차적으로 거쳐 행한다.
도 5의 (a－1)～(f－1), (a－2)～(f－2), 도 6의 (a－3)～(f－3)는, 각각 도 2의 a－a＇단면도(컨택트홀을 횡단하는 Y방향 단면도), b－b＇단면도(하부 전극 중앙 영역의 Y방향 단면도), c－c＇단면(X방향 단면도)으로서 나타낸, 하부 전극의 형성 공정을 설명하는 도면이다.
(서브 단계 2－1:도전층 적층 단계)
평탄화막(4) 상에, 진공 증착법 또는 스패터링법에 의거해, 두께 5Onm 정도의 알루미늄 또는 알루미늄 합금 재료로 구성되는 반사 금속층(60X)을 형성한다. 이 때, 평탄화막(4)에 형성된 컨택트홀(8)을 통해, 반사 금속층(60X)을 TFT층의 급전 전극(3)과 전기적으로 접속시킨다. 또한, 반사 금속층(60X)의 상면에, ITO 또는 IZO 재료로 구성되는 투명 도전층(61X)을, 반사 금속층(60X)과 동일한 형성 방법으로 적층한다.
또한, 실시형태 2의 패널(100A)을 제조하는 경우는, 먼저 밀착층의 재료(Ti, Cr 등의 금속, 또는 ITO, IZO 등의 도전성 금속 산화물)를 진공 증착법이나 스패터링법에 의거해, 평탄화막(4) 상에 설치한다. 그 후, 상기 방법으로 반사 금속층(60X)을 설치한다.
(서브 단계 2－2：레지스트 배치 단계)
다음에, 투명 도전층(61X) 상에 균일하게 감광성 레지스트를 배치하고, 소정의 마스크를 겹치고, 포토리소그래피법에 의거해, 형성해야 하는 하부 전극(6)의 패턴에 맞추어 레지스트를 패터닝한다.
이 패터닝에서는, 도 5 (a－1), (a－2), 도 6 (a－3)에 나타낸 바와 같이, 산화막을 형성해야 하는 투명 도전막 표면의 일부 영역에 소정의 막 두께의 제1 레지스트(PR1)를 배치함과 더불어, 상기 일부 영역 이외의 투명 도전막 표면의 영역(즉 패널(100)에 있어서의 발광 영역)에 대해, 제1 레지스트(PR1)보다도 투명 도전막의 막 두께에 대응하는 분만큼 막 두께가 두꺼운 제2 레지스트(PR2)를 배치한다. 이들 레지스트(PR1, PR2)는, 예를 들면 같은 레지스트 재료를 동시에 배치한 후, 공지의 하프톤 마스크를 이용함으로써, 일괄하여 형성할 수 있다. 또, 제1 레지스트(PR1)를 배치한 후, 부분적으로 제1 레지스트(PR1) 상에 또한 레지스트를 퇴적시켜 제2 레지스트(PR2)를 형성할 수도 있다.
(서브 단계 2－3：에칭 단계)
이와 같이 레지스트(PR1, PR2)를 설치한 후, 도 5 (b－1), (b－2), 도 6 (b－3)에 나타낸 바와 같이, 당해 레지스트(PR1, PR2)에 덮혀있지 않은 반사 금속층(60X), 투명 도전층(61X)의 각 부분(간극(11)이 형성되는 부분)을 웨트 에칭 처리에 의해 제거하여, 패터닝을 행한다. 여기서, 웨트 에칭 처리는, 예를 들면 이하의 조건으로 실시할 수 있다.
약액:범용 혼산(인산＋초산(硝酸)＋초산(酢酸))
온도:30～40℃
시간:3분 정도(에칭 속도：100nm/min)
방법:딥 방식
이 공정으로, 일렬을 따라 복수의 소자 형성 영역을 배치하고, 또한, 평행한 복수의 열에 걸쳐서 상기 소자 형성 영역을 배치하도록, 반사 금속층(60X) 및 투명 도전층(61X)의 적층 패턴을 형성한다.
(서브 단계 2－4:제1 공통 처리 단계)
여기에서는 제1 레지스트(PR1)의 애싱 처리와 금속 산화물막의 형성 처리를 공통의 처리 단계에서 행한다.
구체적으로는 제1 레지스트(PR1) 및 제2 레지스트(PR2)에 대해, 제1 레지스트(PR1)가 제거될 때까지, 산소 플라스마 애싱(회화(灰化)) 처리를 실시한다.
이 산소 플라스마 애싱 처리의 설정 조건은, 이하와 같이 설정할 수 있다. 또한, 이 설정예는 당연히 일례에 지나지 않고, 가스 유량이나 고주파 전원 밀도 등을 변경함으로써, 처리 시간을 조절하는 것이 가능하다.
설비:ICP형 에칭 장치
고주파 전원 밀도:3W/cm2, 주파수 13.56MHz
레지스트 에칭시의 압력：13Pa
02 가스 유량:1700sccm
이 설정 조건예에 의하면, 레지스트는 400nm/min 정도의 속도로 에칭(제거) 된다. 이에 의해, 도 5의 (c－1), (c－2), 도 6의 (c－3)에 나타낸 바와 같이, 제1 레지스트(PR1)는 제거되고, 당해 레지스트(PR1)가 덮고 있던 투명 도전막(61) 및 반사 금속막(60)이 노출된다. 또, 제2 레지스트(PR2)는 제1 레지스트(PR1)의 높이 분만큼 제거(하프 애싱)되어, 처리 후의 제2 레지스트(PR2‘)가 된다.
한편, 상기 산소 플라스마 애싱 처리에 노출됨으로써, 간극(11)을 향하는 반사 금속막(60)의 단면, 및 측면이 산화되어, 각각의 부분에 있어서, 반사 금속막(60) 유래의 금속 재료(알루미늄 또는 알루미늄 합금)에 유래하는 금속 산화물막(산화 알류미늄막)(62, 63)이 형성된다. 여기서 도 5 (c－1), (c－2)는 폭(Y)방향 측면부(625)가 형성된 양태를 나타낸다. 또, 도 6 (c－3)에서는, 대향 단면부(620, 630)가 형성된 양태를 나타낸다.
또한, 반사 금속막(60)의 표면에는 상기한 애싱 처리를 60sec 이상에 걸쳐 실시함으로, 막 두께 10nm 정도인 안정된 형태를 가지는 금속 산화물막(62, 63)이 형성된다.
(서브 단계 2－5：투명 도전막 제거 단계)
다음에, 도 5의 (d－1), (d－2), 도 6의 (d－3)의 각 단계에 나타낸 바와 같이, 상기 노출된 부분의 투명 도전막(61)을 웨트 에칭 처리함으로써, 이것을 제거한다. 이에 의해 단층 영역(150, 151)이 형성되고, 도 5의 (d－1), 도 6의 (d－3)의 각 단계에 나타낸 바와 같이, 투명 도전막(61)에 덮혀 있던 반사 금속막(60)의 상면이 부분적으로 노출된다.
(서브 단계 2－6：제2 공통 처리 단계)
상기 2－4의 단계와 동일한 설정 조건으로 산소 플라스마 애싱 처리를 실시하고, 잔존하는 처리 후의 제2 레지스트(PR2＇)를 제거하는 처리와 더불어, 2－5의 서브 단계에서 노출된 반사 금속막(60)의 상면을 산화시키고, 당해 부분에 금속 산화물막(62, 63)(상면부(624, 634))을 형성하는 처리를 공통적으로 행한다. 이에 의해, 도 5의 (e－1), (e－2), 도 6의 (e－3)에 나타낸 바와 같이, 하부 전극(6)의 단층 영역(150, 151)에 형성해야 하는 금속 산화물막(62, 63)이 모두 설치된다. 여기에서는, 금속 산화물막(62, 63)을 드라이 가스 처리 공정인 산소 플라스마 애싱 처리로 형성하기 때문에, 목적의 반사 금속막(60)의 표면에 있어서 결손 부분 없이 양호하게 형성할 수 있다. 따라서 도 8에 나타낸 바와 같이, 종래의 화소 규제층과 같이 단 끊어짐이 발생하지 않기 때문에, 화소 규제 영역에 있어서, 상부 전극(6) 및 하부 전극(9)의 사이에 전류 패스가 형성되어 단락이 발생할 우려를 비약적으로 저감하는 것이 가능이다.
또한, 반사 금속막(60)을 대기 분위기 등의 산화성 분위기에 올려놓은 경우,자연 산화에 의해 생긴 금속 산화물막(Al203)이 5～6nm 정도의 막 두께로 형성된다. 이러한 자연 산화에 의해 생긴 금속 산화물막을 이용해도, 종래의 화소 규제층과 동일한 일정한 효과는 바랄 수 있는데, 더 확실한 효과를 얻기 위해, 충분한 두께(상기한 10nm 이상의 두께)를 가지는 금속 산화물막을 형성하는 것이 바람직하다. 이 때문에, 금속 산화물막(62, 63)은 상기 산화 플라스마 애싱 처리를 이용하여 형성하는 것이 바람직하다고 생각된다.
또, 금속 산화물막(62, 63)의 두께로서는, 상기한 바와 같이 10nm 정도이면 충분하나, 특히 이 수치로 한정되지 않고, 또한 두께를 늘릴 수도 있다. 현실적인 산화 플라스마 애싱 처리를 고려하면, 구체적으로는 15～20nm 정도의 두께로 설정하는 것이 적절하다. 이와 같이 단층 영역(150, 151)에 있어서의 금속 산화물막(62, 63)의 체적을 증대시킴으로써, 단층 영역(150, 151)으로의 불필요한 통전을 저감하여, 패널(100)의 발광 효율의 향상을 기대할 수도 있다. 금속 산화물막(62, 63)의 막 두께의 조정은, 예를 들면 애싱 처리 시간을 조절함으로써 비교적 용이하게 제어 가능하다.
또, 상기예에서는 서브 단계 2－5에 있어서, 제1 레지스트(PR1)를 제거한 후에 나타난 투명 도전막(61)을 부분적으로 제거하고, 그 후, 단층 영역(15O, 151)에서 노출된 반사 금속막(60)의 표면에 금속 산화물막(62, 63)을 형성했는데, 이 방법에 한정되지 않는다.
예를 들면 제1 공정 후, 평탄화막(4) 상에 반사 금속막(60)만을 형성하고, 단층 영역(150, 151)에 대응하는 표면을 산화 처리하여 금속 산화물막(62, 63)을 형성한다. 그 후, 반사 금속막(60) 상에 투명 도전막(61)을 설치하도록 하면, 투명 도전막(61)을 단층 영역(150, 151)의 상면부(624, 634)의 상면에 대해, 도통시키지 않고 설치할 수 있다.
혹은 제1 공정 후, 일단은, 투명 도전막(61)을 단층 영역(150, 151)의 상면부(624, 634)의 상면에도 적층하여 설치해 두고, 그 후에, 단층 영역(150, 151)의 투명 도전막(61)을 에칭으로 제거할 수도 있다.
또 다른 방법으로서, 도 5의 a－1, a－2, 도 6의 a－3에 있어서, 투명 도전층(61X)을 형성하지 않고 반사 금속층(60X) 상에 직접, 제1 레지스트(PR1), 제2 레지스트(PR2)를 형성한다. 그 후는 도 5의 c－1, c－2, 도 6의 c－3의 각 단계를 실시하고, 산소 플라스마 애싱 처리에 있어서, 레지스트(PR1)의 아래부터 노출된 반사 금속층(60X)의 표면을 산화 처리한다. 이 방법에서는, 투명 도전막(61X)이 원래 존재하지 않기 때문에, 산소 플라스마 애싱 처리에 의해, 레지스트(PR1)의 제거와 더불어, 그 아래부터 노출된 반사 금속층(60X)의 표면을 동일 프로세스로 연속해서 산화시킬 수 있어, 효율적이다.
(종래의 하부 전극 형성 공정과의 비교)
여기서, 본 발명의 제조 방법에 의한 효과를, 종래의 하부 전극 형성 공정과 비교하여 구체적으로 고찰한다. 도 9의 (a－1)～(e－1), (a－2)～(e－2), 도 10의 (a－3)～(e－3)는, 각각 종래의 하부 전극의 형성 공정을 순차적으로 나타낸 도면이며, 본 발명의 공정을 나타낸 도 5의 (a－1)～(f－1), (a－2)～(f－2), 도 6의 (a－3)～(f－3)에 각각 대응한다.
종래는, 평탄화막(4) 상에 반사 금속층(60X), 투명 도전층(61X)을 순차적으로 형성한 후, 포토리소그래피법에 의거해 제3 레지스트(PR3)를 하부 전극 형성 영역에 형성한다. 그 후, 웨트 에칭 처리 및 웨트 애싱 처리를 실시함으로써, 하부 전극의 패터닝을 실시한다(도 9의 (a－1)～(b－1), (a－2)～(b－2), 도 10의 (a－3)～(b－3)). 이에 의해 하부 전극(6x)이 형성된다. 다음에 기판 상에 SiON를 이용한 스패터링이나 CVD법을 실시해 균일하게 절연막(66X)을 형성하고, 그 후, 포토리소그래피법에 의거해, 하부 전극에 대응하는 위치의 절연막(66X)만을 제4 레지스트(PR4)로 피복한다(도 9의 (c－1), (c－2), 도 10의 (c－3)). 그 후, 드라이 에칭 처리에 의해 절연막(66X)을 패터닝하여 화소 규제층(66)을 형성한다. 그 후는 웨트 애싱 처리를 행하여, 제4 레지스트(PR4)를 제거하고, 기판을 세정한다. 다음에, 포토리소그래피법에 의거해, 뱅크(10)를 설치한다(도 9의 (d－1)～(e－1), (d－2)～(e－2), 도 10의 (d－3)～(e－3)). 또한, 제4 레지스트(PR4)를 제거하는 웨트 애싱 처리를 할 때에, 하부 전극(6X)의 측면에는, 두께가 5～6nm 정도인 얇은 금속 산화물막(62X)이 형성되는데, 당해 막(62X)에서는 상술한 바와 같이 투명 도전막(61)을 전류 패스로 하는 단락을 방지할 수 없기 때문에, 본 발명의 금속 산화물막(62, 63)과는 명확하게 상이한 것이다.
이와 같이 종래의 공정에서는, 하부 전극(6X) 및 화소 규제층(66)을 형성하기 위해서는, 레지스트(PR3, PR4)를 배설하는 별개의 포토리소그래피 공정, 절연막(66X)의 성막(퇴적) 공정, 에칭 처리, 애싱 처리, 세정 공정 등을 실시할 필요가 있다. 따라서, 공정이 번잡하고, 에칭의 폐수량도 많아지는 문제가 있다. 이에 반해 본 발명에서는, 상술한 바와 같이 레지스트(PR1, PR2)를 일괄하여 설치할 수 있음과 더불어, 하부 전극(6)을 형성하기 위한 애싱 처리와 더불어, 금속 산화물막(62, 63)의 형성 처리도 공통적으로 행할 수 있다. 이 때문에, 본 발명에서는 공정수가 비교적 적어도 되고, 그 만큼, 에칭의 폐수량도 적기 때문에, 대단히 양호한 실현성을 가지고 있다.
또한, 다음의 제3 공정으로 이동하기 전에, 홀 주입층을 반응성 스패터링법으로 성막할 수도 있다. 구체적으로는, 몰리브덴이나 텅스텐 등의 금속 재료를 스패터원(타겟)으로서 이용하고, 스패터 가스로서 아르곤가스, 반응성 가스로서 산소 가스를 각각 챔버 내에 도입한다. 이에 의해, 몰리브덴이나 텅스텐의 산화물로 구성되는 홀 주입층이 형성된다.
［제3 공정：뱅크 형성 공정］
여기에서는 도 2, 도 5의 (f－1), (f－2), 도 6의 (f－3)에 나타낸 바와 같이, 기판 상에 대해, 라인형상의 복수의 뱅크(10)를 소정의 피치를 두고 스트라이프형상으로 병설한다. 이 때 각 제 1 전극의 행(Y)방향 양측면이, 이웃하는 한 세트의 뱅크(10)에 덮혀지도록, 뱅크(10)의 피치를 조정한다.
뱅크의 구체적인 형성 공정으로서는, 뱅크 재료로서 예를 들면 감광성의 레지스트 재료, 혹은 불소계나 아크릴계 재료를 함유하는 레지스트 재료를 준비한다. 그리고 포토레지스트법에 의거해, 뱅크 재료를 하부 전극(6) 상에 균일하게 도포하고, 그 위에 포토레지스트를 겹쳐 도포한다. 그 위에, 형성하는 뱅크(10)의 패턴에 맞춘 마스크를 겹친다. 계속해서 마스크의 상으로부터 감광시키고, 레지스트 패턴을 형성한다. 그 후는, 여분의 뱅크 재료 및 미경화의 포토레지스트를 수계 혹은 비수계 에칭액(박리제)으로 씻어낸다. 이에 의해, 뱅크 재료의 패터닝이 완료된다. 그 후, 패터닝된 뱅크 재료의 위의 포토레지스트(레지스트 잔사)를 순수로 세정하여 제거한다. 이상으로 표면이 적어도 발수성인 뱅크(10)가 완성된다.
또한, 뱅크(10)의 형성 공정에서는, 또한 유기 발광 재료를 포함하는 잉크에 대한 뱅크(10)의 접촉각을 조절하거나, 적어도 표면에 발수성을 부여하기 때문에, 뱅크(10)의 표면을 소정의 알칼리성 용액이나 물, 유기 용매 등에 의해 표면 처리하거나, 플라스마 처리를 실시해도 된다.
［제4 공정:발광층 형성 공정］
다음에, 유기 발광 재료인 유기 재료와 용매를 소정 비율로 혼합하여, 잉크를 조정한다. 이 잉크를, 공지의 잉크젯 장치 시스템의 잉크젯 헤드에 공급하고, 잉크젯 방식에 의한 웨트 프로세스에 의거해, 인접하는 각 세트의 뱅크(10)간에 도포한다. 여기서 본 발명에서는, 화소 규제층을 설치하지 않기 때문에, 도포된 잉크는 각 소자 형성 영역에 걸쳐서 이동(상호 유동)하는 것이 가능하다. 따라서, 도포된 잉크는 건조 전이면, 평탄한 막 두께가 되도록 유동하고, 잉크 중의 용매 성분이 휘발함으로써, 발광 영역에 있어서 균일한 막 두께를 가지는 발광층(7)이 형성되게 된다(도 3).
［제5 공정:상부 전극 형성 공정］
다음에, 발광층(7)의 표면에, ITO, IZO 등의 재료를 이용하여, 진공 증착법으로 성막한다. 이에 의해 상부 전극(9)이 형성된다(도 3).
또한, 상부 전극(9)의 표면에는, SiN(질화 실리콘), SiON(산질화 실리콘) 등의 재료를 진공 증착법으로 성막함으로써, 시일층을 형성한다.
이상의 공정을 거침으로써, 본 발명의 유기 EL 표시 패널이 완성된다.
〈그 외의 사항〉
본 발명의 제조 방법에 적용할 수 있는 애싱 처리는, 공지의 각종 방법, 즉, 플라스마 애싱, 배럴형 애싱, 매엽식 애싱, 다운 플로어 애싱, 광여기 애싱, 오존 애싱 중 어느 하나이어도 된다. 단, 애싱을 실시할 때에, 반사 금속막(60)을 구성하는 알루미늄 또는 알루미늄 합금을 산화시킬 수 있는 산소 분위기로 조정할 필요가 있음에 유의한다.
또, 상기한 본 발명의 공정에서는, 에칭 처리로서 주로 드라이 에칭을 실시하는 예를 나타냈는데, 웨트 에칭을 실시할 수도 있다.
본 발명은, 휴대 전화용 디스플레이나 텔레비젼 등의 표시 소자, 각종 광원 등에 사용되는 유기 EL 소자 및 이것을 이용한 유기 EL 표시 패널의 제조 방법으로서 이용하는 것이 가능하다
L1, L2:라인 뱅크의 길이(X)방향을 따른 단층 영역 길이
PR1～PR4, PR2‘:레지스트
1:기판
2:TFT 배선부(박막 트랜지스터층)
3:급전 전극
4:평탄화막(층간 절연막)
6:하부 전극(양극)
7:발광층
8:컨택트홀
9:상부 전극(음극)
10:뱅크(라인 뱅크)
11:간극
15, 15R, 15G, 15B:유기 EL 소자(서브 픽셀)
60X:반사 금속층
60:반사 금속막(반사 양극)
61X:투명 도전층
61:투명 도전막
62, 63:금속 산화물막
66:화소 규제층
66X:절연막
100, 100A:유기 EL 표시 패널
150:컨택트홀을 포함하는 단층 영역
151:단층 영역
200:표시 장치
620, 630:대향 단면부
621, 631:에지부
622:컨택트홀 주연부
623, 633:내방 단부
624,634:상면부
625:폭(Y)방향 측면부

Claims (16)

  1. 기판과,
    기판에 형성된 박막 트랜지스터층과,
    박막 트랜지스터층의 상방에 배치된 층간 절연막과,
    층간 절연층 상에 라인형상으로 병설된 복수의 격벽과,
    상기 복수의 격벽 중에서 인접하는 격벽간에 일렬을 따라 배치된 복수의 제1 전극과,
    상기 일렬을 따라 배치된 각 제1 전극의 상방에 걸쳐 형성된 발광층과,
    상기 발광층의 상방에 형성된 제2 전극을 구비하고,
    상기 제1 전극의 각각은, 반사 금속막과 투명 도전막이 적층되어 이루어지는 2층 영역을 포함하고, 상기 일렬을 따라 마주 보는 각 제1 전극의 대향 단부에는, 투명 도전막이 적층되어 있지 않은 반사 금속막의 단층 영역이 존재하고,
    당해 단층 영역에 있어서의 반사 금속막의 표면에는, 당해 반사 금속막을 구성하는 금속 재료에 유래하는 금속 산화물막이 존재하는, 유기 EL 표시 패널.
  2. 청구항 1에 있어서,
    상기 금속 산화물막은, 상기 단층 영역에 있어서, 적어도 상기 격벽에 덮혀있지 않은 반사 금속막의 상면, 및, 상기 일렬을 따라 마주보는 각 반사 금속막의 단면에 존재하는, 유기 EL 표시 패널.
  3. 청구항 1에 있어서,
    상기 층간 절연막에는, 박막 트랜지스터층과 제1 전극의 각각을 도통시키는 컨택트홀이 설치되고,
    각 제1 전극의 단부는, 상기 컨택트홀 상에 겹쳐지는 영역을 가지도록 배치되어 있으며,
    상기 금속 산화물막은, 상기 컨택트홀 상에 겹쳐지는 영역에 존재하는, 유기 EL 표시 패널.
  4. 청구항 1에 있어서,
    상기 일렬로 배치된 각 제1 전극의 상방에 걸쳐 형성된 발광층은 동일색인, 유기 EL 표시 패널.
  5. 청구항 1에 있어서,
    상기 일렬마다 배치되는 발광층은, 적색, 녹색, 청색 중 어느 하나에 대응 하는 색이며,
    상기 일렬을 따른 각 제1 전극의 배치 위치는, 상기 격벽의 길이 방향에 직교하는 방향을 따라 설치되어 있는, 유기 EL 표시 패널.
  6. 청구항 1에 있어서,
    발광층의 두께는, 상기 일렬을 따라, 제1 전극의 단부로부터 중앙 영역을 향해 증대하여, 일정치에 점근하고 있으며,
    상기 일렬을 따른 상기 반사 금속막의 단층 영역의 길이는, 적어도, 상기 제1 전극의 단부로부터 중앙 영역을 향해, 발광층의 막 두께가 평균 막 두께의 90%에 달할 때까지의 길이로 설정되어 있는, 유기 EL 표시 패널.
  7. 청구항 1에 있어서,
    층간 절연막과 상기 복수의 제1 전극의 사이에, 밀착층이 존재하는, 유기 EL 표시 패널.
  8. 청구항 7에 있어서,
    상기 밀착층은, 티탄, 크롬, 도전성 금속 산화물 중 어느 하나로 구성되어 있는, 유기 EL 표시 패널.
  9. 청구항 1에 있어서,
    반사 금속막은 알루미늄 또는 알루미늄 합금으로 구성되고,
    상기 금속 산화물막은 산화 알류미늄으로 구성되어 있는, 유기 EL 표시 패널.
  10. 청구항 1에 기재된 유기 EL 표시 패널을 구비하는, 유기 EL 표시 장치.
  11. 기판에 형성된 박막 트랜지스터층의 상방에 층간 절연막을 형성하고, 상기 박막 트랜지스터층의 상방을 평탄화하는 제1 공정과,
    상기 층간 절연막 상에, 복수의 제1 전극을 일렬을 따라, 또한, 복수열에 걸쳐 배치하는 제2 공정과,
    상기 일렬을 따라 배치된 각 제1 전극의 양측면에 공통적으로, 라인형상의 격벽을 복수 설치하는 제3 공정과,
    상기 일렬을 따라 배치된 제1 전극의 상방에 걸쳐 발광층을 형성하는 제4 공정과,
    상기 발광층의 상방에 제2 전극을 형성하는 제5 공정을 구비하고,
    상기 제2 공정에 있어서,
    복수의 제1 전극의 각각을, 반사 금속막과 투명 도전막이 적층되어 이루어지는 2층 영역을 포함하고, 상기 일렬을 따라 마주 보는 각 제1 전극의 대향 단부에는, 투명 도전막이 적층되어 있지 않은 반사 금속막의 단층 영역을 존재시키도록 형성하는, 유기 EL 표시 패널의 제조 방법.
  12. 청구항 11에 있어서,
    상기 제1 공정과 상기 제2 공정의 사이에 있어서,
    상기 층간 절연막에, 박막 트랜지스터층과 제1 전극의 각각을 도통시키는 컨택트홀을 형성하는 공정을 실시하고,
    상기 제2 공정에 있어서,
    상기 복수의 컨택트홀의 각각을 통해 상기 복수의 제1 전극의 각각을 상기 박막 트랜지스터층에 접속하고, 각 제1 전극의 단부를 상기 컨택트홀 상에 겹쳐지는 영역을 가지도록 형성하고, 또한, 상기 금속 산화물막을, 상기 컨택트홀 상에 겹쳐지는 영역에 존재시키는, 유기 EL 표시 패널의 제조 방법.
  13. 청구항 11에 있어서,
    상기 제2 공정에서는,
    상기 층간 절연막 상에, 반사 금속막과 투명 도전막을 순차적으로 적층하는 적층 단계와,
    투명 도전막 표면의 일부 영역에 제1 레지스트를 배치하고, 상기 일부 영역이외의 투명 도전막 표면의 영역에, 제1 레지스트보다도 투명 도전막의 막 두께에 대응하는 분만큼 막 두께가 두꺼운 제2 레지스트를 배치하는 레지스트 배치 단계와,
    제1 레지스트 및 제2 레지스트에 덮혀있지 않은 반사 금속막 및 투명 도전막을 에칭하는 에칭 단계와,
    제1 레지스트가 제거될 때까지, 제1 레지스트 및 제2 레지스트를 제1의 공통 처리로 처리하는 제1 공통 처리 단계와,
    제1 레지스트가 제거되어 노출된 상기 일부 영역의 투명 도전막을 제거하는 투명 도전막 제거 단계와,
    제2 레지스트의 제거와, 상기 일부 영역의 투명 도전막을 제거해 노출된 반사 금속막의 표면의 산화 처리를, 제2의 공통 처리로 처리하는 제2 공통 처리 단계를 순차적으로 거치는, 유기 EL 표시 패널의 제조 방법.
  14. 청구항 13에 있어서,
    레지스트 배치 단계에서는, 하프톤 마스크를 이용한 포토 레지스트법에 의해, 투명 도전막 상에 제2 레지스트를 배치하는, 유기 EL 표시 패널의 제조 방법.
  15. 청구항 13 또는 청구항 14에 있어서,
    상기 제1의 공통 처리는 하프 애싱 처리이며,
    상기 제2의 공통 처리는 애싱 처리인, 유기 EL 표시 패널의 제조 방법.
  16. 청구항 11에 있어서,
    상기 제2 공정에서는, 반사 금속막의 재료로서 알루미늄 또는 알루미늄 합금 재료를 이용하고,
    금속 산화물막으로서, 산화 알류미늄막을 형성하는, 유기 EL 표시 패널의 제조 방법.
KR1020117016262A 2010-07-27 2010-07-27 유기 ｅｌ 표시 패널과 그 제조 방법 KR101699093B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2010/004760 WO2012014252A1 (ja) 2010-07-27 2010-07-27 有機ｅｌ表示パネルとその製造方法

Publications (2)

Publication Number Publication Date
KR20130044120A true KR20130044120A (ko) 2013-05-02
KR101699093B1 KR101699093B1 (ko) 2017-02-01

Family

ID=45525820

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117016262A KR101699093B1 (ko) 2010-07-27 2010-07-27 유기 ｅｌ 표시 패널과 그 제조 방법

Country Status (5)

Country Link
US (1) US8569774B2 (ko)
JP (1) JP5677290B2 (ko)
KR (1) KR101699093B1 (ko)
CN (1) CN102960069B (ko)
WO (1) WO2012014252A1 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102474938B (zh) 2009-09-29 2015-09-09 株式会社日本有机雷特显示器 发光元件以及使用该发光元件的显示装置
WO2011055496A1 (ja) 2009-11-04 2011-05-12 パナソニック株式会社 表示パネル装置及びその製造方法
JP5607654B2 (ja) 2010-01-08 2014-10-15 パナソニック株式会社 有機ｅｌパネル、それを用いた表示装置および有機ｅｌパネルの製造方法
WO2012017500A1 (ja) * 2010-08-06 2012-02-09 パナソニック株式会社 有機ｅｌ表示パネル、表示装置、及び有機ｅｌ表示パネルの製造方法
US8916862B2 (en) 2010-11-24 2014-12-23 Panasonic Corporation Organic EL panel, display device using same, and method for producing organic EL panel
WO2012070087A1 (ja) 2010-11-24 2012-05-31 パナソニック株式会社 有機ｅｌパネル、それを用いた表示装置および有機ｅｌパネルの製造方法
US8847217B2 (en) 2010-11-24 2014-09-30 Panasonic Corporation Organic EL panel, display device using same, and method for producing organic EL panel
JP5600752B2 (ja) 2010-11-24 2014-10-01 パナソニック株式会社 有機ｅｌパネル、それを用いた表示装置および有機ｅｌパネルの製造方法
CN103229301B (zh) 2011-11-29 2017-02-08 株式会社日本有机雷特显示器 薄膜晶体管以及薄膜晶体管的制造方法
KR102449804B1 (ko) * 2015-03-02 2022-10-04 삼성디스플레이 주식회사 투명 유기 발광 표시 장치 및 이의 제조 방법
JP2018190551A (ja) 2017-04-28 2018-11-29 キヤノン株式会社 有機発光装置、撮像装置、及び有機発光装置の製造方法
CN107170790A (zh) * 2017-06-19 2017-09-15 京东方科技集团股份有限公司 光色改善的显示器件
JP6993809B2 (ja) 2017-08-04 2022-01-14 キヤノン株式会社 表示装置およびその製造方法ならびに電子機器
CN107731854B (zh) * 2017-09-28 2020-05-05 京东方科技集团股份有限公司 一种阵列基板的制备方法及阵列基板、显示装置
CN110085569B (zh) * 2018-01-25 2020-12-22 联华电子股份有限公司 半导体结构及其制作方法
CN110165080B (zh) * 2019-05-30 2021-12-03 京东方科技集团股份有限公司 发光器件、显示面板及其制备方法
CN110277510B (zh) * 2019-06-27 2021-03-23 京东方科技集团股份有限公司 一种显示面板及其制备方法、以及显示装置
KR20210034809A (ko) 2019-09-23 2021-03-31 엘지디스플레이 주식회사 표시장치 및 이의 제조방법
CN111180502A (zh) * 2020-03-09 2020-05-19 深圳市华星光电半导体显示技术有限公司 像素排列结构及oled显示装置
KR20220033650A (ko) * 2020-09-09 2022-03-17 삼성디스플레이 주식회사 반사 전극 및 이를 포함하는 표시 장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007026754A (ja) 2005-07-13 2007-02-01 Matsushita Electric Ind Co Ltd 有機エレクトロルミネッセンス素子、露光装置および画像形成装置
JP2007059383A (ja) 2005-07-29 2007-03-08 Matsushita Electric Ind Co Ltd 有機エレクトロルミネッセンス素子、露光装置および画像形成装置
JP2009200049A (ja) * 2007-05-28 2009-09-03 Panasonic Corp 有機ｅｌデバイス
KR20100047283A (ko) * 2008-05-29 2010-05-07 파나소닉 주식회사 유기 ｅｌ 디스플레이 및 그 제조 방법
KR20100054351A (ko) * 2008-11-14 2010-05-25 삼성전자주식회사 유기 발광 표시 장치 및 그 제조 방법
JP2010160946A (ja) * 2009-01-07 2010-07-22 Sumitomo Chemical Co Ltd 有機エレクトロルミネッセンス装置の製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5443922A (en) 1991-11-07 1995-08-22 Konica Corporation Organic thin film electroluminescence element
JPH05163488A (ja) 1991-12-17 1993-06-29 Konica Corp 有機薄膜エレクトロルミネッセンス素子
JP2003059660A (ja) 2001-08-17 2003-02-28 Toshiba Corp 自己発光型表示装置の製造方法
JP3995476B2 (ja) * 2001-12-28 2007-10-24 三洋電機株式会社 表示装置及びその製造方法
JP4761777B2 (ja) * 2005-01-20 2011-08-31 三菱電機株式会社 表示装置及びその製造方法
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP2006236839A (ja) * 2005-02-25 2006-09-07 Mitsubishi Electric Corp 有機電界発光型表示装置
EP1911111A1 (en) 2005-07-29 2008-04-16 Matsushita Electric Industrial Co., Ltd. Organic electroluminescence element, exposure device and image forming apparatus
JP4774891B2 (ja) * 2005-09-28 2011-09-14 カシオ計算機株式会社 表示装置及びその製造方法
EP2872804B1 (en) * 2006-04-12 2017-11-29 Waters Technologies Corporation Active valve and methods of operation thereof
JP4862527B2 (ja) 2006-07-18 2012-01-25 三菱電機株式会社 半導体装置
JP5028900B2 (ja) * 2006-08-01 2012-09-19 カシオ計算機株式会社 発光素子を用いたディスプレイパネルの製造方法
US8339031B2 (en) 2006-09-07 2012-12-25 Saint-Gobain Glass France Substrate for an organic light-emitting device, use and process for manufacturing this substrate, and organic light-emitting device
EP2408268A1 (fr) 2006-11-17 2012-01-18 Saint-Gobain Glass France Electrode pour dispositif electroluminescent organique, sa gravure acide, ainsi que dispositif electroluminescent organique l'incorporant
JP2007273487A (ja) * 2007-06-18 2007-10-18 Matsushita Electric Works Ltd 有機エレクトロルミネッセンス素子及びその製造方法
US8207667B2 (en) * 2007-08-31 2012-06-26 Sharp Kabushiki Kaisha Organic EL display and manufacturing method thereof
JP4439589B2 (ja) 2007-12-28 2010-03-24 パナソニック株式会社 有機ｅｌデバイスおよび有機ｅｌディスプレイパネル、ならびにそれらの製造方法
JP5574114B2 (ja) 2009-12-22 2014-08-20 パナソニック株式会社 表示装置とその製造方法
WO2011077477A1 (ja) 2009-12-22 2011-06-30 パナソニック株式会社 表示装置とその製造方法
JP5574112B2 (ja) 2009-12-22 2014-08-20 パナソニック株式会社 表示装置とその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007026754A (ja) 2005-07-13 2007-02-01 Matsushita Electric Ind Co Ltd 有機エレクトロルミネッセンス素子、露光装置および画像形成装置
JP2007059383A (ja) 2005-07-29 2007-03-08 Matsushita Electric Ind Co Ltd 有機エレクトロルミネッセンス素子、露光装置および画像形成装置
JP2009200049A (ja) * 2007-05-28 2009-09-03 Panasonic Corp 有機ｅｌデバイス
KR20100047283A (ko) * 2008-05-29 2010-05-07 파나소닉 주식회사 유기 ｅｌ 디스플레이 및 그 제조 방법
KR20100054351A (ko) * 2008-11-14 2010-05-25 삼성전자주식회사 유기 발광 표시 장치 및 그 제조 방법
JP2010160946A (ja) * 2009-01-07 2010-07-22 Sumitomo Chemical Co Ltd 有機エレクトロルミネッセンス装置の製造方法

Also Published As

Publication number Publication date
JPWO2012014252A1 (ja) 2013-09-09
US8569774B2 (en) 2013-10-29
CN102960069B (zh) 2015-09-02
US20120025224A1 (en) 2012-02-02
CN102960069A (zh) 2013-03-06
JP5677290B2 (ja) 2015-02-25
KR101699093B1 (ko) 2017-02-01
WO2012014252A1 (ja) 2012-02-02

Similar Documents

Publication Publication Date Title
KR101699093B1 (ko) 유기 ｅｌ 표시 패널과 그 제조 방법
US10720478B2 (en) Organic EL display panel, organic EL display device, and organic EL display panel manufacturing method
US8624275B2 (en) Organic light-emitting panel for controlling an organic light emitting layer thickness and organic display device
US8604492B2 (en) Organic light-emitting panel for controlling an organic light emitting layer thickness and organic display device
US9818808B2 (en) Organic electroluminescence display panel and method of manufacturing the same
JP6519933B2 (ja) 有機発光デバイスとその製造方法
US9153628B2 (en) Display panel having an inter-layer insulation layer with planar and protruding regions
US8889474B2 (en) Organic light-emitting element and process for production thereof, and organic display panel and organic display device
JP5543441B2 (ja) 有機発光素子とその製造方法、有機表示パネル、有機表示装置
US10680047B2 (en) Organic EL display panel, organic EL display device, and method of manufacturing organic EL display panel
JP2019204664A (ja) 有機ｅｌ表示パネル及び有機ｅｌ表示パネルの製造方法
US20170077190A1 (en) Organic el display panel and organic el display device
KR20130018501A (ko) 유기 발광 표시 장치의 제조 방법
US9006718B2 (en) Organic electroluminescence display panel and manufacturing method
WO2013093974A1 (ja) 有機ｅｌ表示パネル
WO2017204150A1 (ja) 有機ｅｌ表示パネル、有機ｅｌ表示装置、及び、その製造方法
JP2019125501A (ja) 有機ｅｌ表示パネル及びその製造方法
JP2009092908A (ja) 表示装置及びその製造方法
JP2019016496A (ja) 有機ｅｌ表示パネル及び有機ｅｌ表示パネルの製造方法
JP2018060677A (ja) 有機ｅｌ素子及びその製造方法
JP2014022221A (ja) 表示パネルの製造方法
US10581019B2 (en) Organic EL element having reduced electric power consumption by optimizing film thicknesses thereof and method of manufacturing same
JP2019133835A (ja) 有機ｅｌ表示パネル及び有機ｅｌ表示パネルの製造方法
US20200243613A1 (en) Organic el display panel and method of manufacturing organic el display panel
JP2022102056A (ja) 自発光パネル、および、自発光パネルの製造方法

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant