KR20130025835A

KR20130025835A - 페라이트 자기 조성물, 세라믹 전자 부품, 및 세라믹 전자 부품의 제조 방법

Info

Publication number: KR20130025835A
Application number: KR1020120096120A
Authority: KR
Inventors: 도모유끼 안뀨; 아쯔시 야마모또; 유꼬 노미야; 와따루 가나미
Original assignee: 가부시키가이샤 무라타 세이사쿠쇼
Priority date: 2011-09-02
Filing date: 2012-08-31
Publication date: 2013-03-12
Also published as: TW201311607A; US20150077210A1; JP2013053041A; US20130057375A1; US9230722B2; CN102976727A; KR101475566B1; TWI486321B; JP5761609B2

Abstract

Cu를 주성분으로 하는 금속 선재와 동시 소성해도, 절연성을 확보할 수 있어, 양호한 전기 특성을 얻을 수 있는 인덕터 등의 세라믹 전자 부품을 실현한다. 금속 선재(3)가 자성체부(2) 중에 매설되어 있다. 금속 선재(13)가 Cu를 주성분으로 하는 도전성 재료로 형성됨과 함께, 상기 자성체부(2)가, CuO의 함유 몰량이 5㏖％ 이하, Fe₂O₃의 함유 몰량 x, Mn₂O₃의 함유 몰량 y를 (x, y)로 표시하였을 때에, (x, y)가, A(25, 1), B(47, 1), C(47, 7.5), D(45, 7.5), E(45, 10), F(35, 10), G(35, 7.5) 및 H(25, 7.5)의 범위 내에 있는 Ni-Mn-Zn계 페라이트로 형성된다.

Description

페라이트 자기 조성물, 세라믹 전자 부품, 및 세라믹 전자 부품의 제조 방법{FERRITE CERAMIC COMPOSITION, CERAMIC ELECTRONIC COMPONENT, AND PROCESS FOR PRODUCING CERAMIC ELECTRONIC COMPONENT}

본 발명은 페라이트 자기 조성물, 세라믹 전자 부품 및 세라믹 전자 부품의 제조 방법에 관한 것으로, 보다 상세하게는, Cu를 주성분으로 한 도전성 재료와의 동시 소성이 가능한 페라이트 자기 조성물, 그 페라이트 자기 조성물을 사용한 칩형 인덕터 등의 세라믹 전자 부품과 그 제조 방법에 관한 것이다.

최근, 세라믹 전자 부품이 각 방면에서 광범위하게 사용되고 있고, 예를 들면, 휴대 전화, 노트북 등의 전자 기기로부터 발생하는 노이즈를 제거하는 고주파용 필터로서 칩형 인덕터가 널리 이용되고 있다.

이러한 종류의 칩형 인덕터의 제법으로서는 다양한 것이 있고, 예를 들면 특허 문헌 1에는, 유기 바인더의 첨가된 페라이트 페이스트를 기판 위에 인쇄하여 건조하는 공정을 복수회 반복하여 제1 페라이트 그린 시트층을 형성하고, 그 제1 페라이트 그린 시트층 위에 금속 도체를 배치하고, 그 제1 페라이트 그린 시트층 위 및 그 금속 도체 위에, 상기 페라이트 페이스트를 인쇄하여 건조하는 공정을 복수회 반복하여 제2 페라이트 그린 시트층을 형성하고, 상기 제1 페라이트 그린 시트층, 상기 금속 도체 및 상기 제2 페라이트 그린 시트층을 압착하여 소성하도록 한 인덕터 소자의 제조 방법이 제안되어 있다.

또한, 특허 문헌 1에서는, 금속 도체로서 Ag, Pd, Pt, Ni 및 Cu 중으로부터 선택되는 1종의 금속 혹은 2종 이상의 합금을 사용하는 것이 기재되어 있다.

그리고, 특허 문헌 1에서는, 상기 제조 방법을 사용함으로써, 구조 결함 등이 생기는 일도 없이, 단시간에 고품질의 칩형 인덕터를 얻고자 하고 있다.

또한, 특허 문헌 2에는, 금속선으로 이루어지는 도선을 성형 금형 내에 삽입하고, 성형 금형의 내부에 형성된 지지부에 도선의 양단부를 지지하여 도선을 성형 금형의 중심부에 위치시키는 공정과, 상기 성형 금형 내에 자성 세라믹 슬러리를 주입하는 공정과, 상기 성형 금형 내에 주입된 세라믹 슬러리를 습식 프레스법으로 성형하고, 도선을 매설한 성형체를 얻는 공정과, 성형체를 소성하는 공정과, 소성된 자성체 코어의 양단면에, 도선의 양단부와 접속되는 외부 전극을 형성하는 공정을 구비한 칩형 인덕터의 제조 방법이 제안되어 있다.

또한, 이 특허 문헌 2에는, 도선으로서는, Ag, Cu 또는 이들의 합금이 이용되는 것이 기재되어 있다.

그리고, 이 특허 문헌 2에서는, 도선을 매설한 성형체를 습식 프레스법으로 얻음으로써, 고밀도로 고품질의 칩형 인덕터를 얻고자 하고 있다.

일본 특허 출원 공개 평7-22266호 공보(청구항 1, 청구항 2, 단락 번호 [0007], [0017] 등) 일본 특허 출원 공개 제2001-52946호 공보(청구항 1, 단락 번호 [0014], [0026] 등)

그러나, 특허 문헌 1에서는, Ag, Pd, Pt, Ni, Cu, 또는 이들의 합금이 사용되지만, Ag, Pd, 또는 Pt 등의 귀금속 재료를 사용하면 재료 코스트가 높아져, 생산성이 떨어진다고 하는 문제가 있다.

또한, Ni-Zn계 페라이트는, 대기 분위기에서 소성되는 것이 일반적이지만, 금속 선재로서 Ni나 Cu 등의 비금속 재료를 사용한 경우, 대기 분위기에서 소성하면 금속 선재가 산화되어 버릴 우려가 있다.

한편, 상기 비금속 재료의 산화를 회피하기 위해 환원 분위기에서 소성을 행하면, 페라이트 재료 중의 Fe₂O₃이 Fe₃O₄로 환원되어, 이로 인해 비저항 ρ의 저하를 초래할 우려가 있다.

즉, 금속 선재로서 Cu를 사용하고, 금속 선재를 매립시킨 상태에서 자성체 시트와 소성을 사용하고자 한 경우, 800℃ 이상의 온도에서는, Fe₂O₃의 상태를 유지하는 산화성 분위기에 산소 분압을 설정하여 소성을 행한 경우, Cu도 산화되어 Cu₂O를 생성한다. 한편, Cu 금속의 상태를 유지하는 환원성 분위기에 산소 분압을 설정하여 소성을 행한 경우는, Fe₂O₃이 환원되어 Fe₃O₄를 생성한다.

이와 같이 Cu-Cu₂O의 평형 산소 분압과 Fe₂O₃-Fe₃O₄의 평형 산소 분압의 관계로부터, 800℃ 이상의 고온에서는 Cu와 Fe₂O₃이 공존하는 영역이 존재하지 않는 것이 알려져 있다.

또한, Ni-NiO의 평형 산소 분압과 Fe₂O₃-Fe₃O₄의 평형 산소 분압의 관계도 대략 마찬가지이다.

따라서, 특허 문헌 1에서는, 환원 분위기 하에, Cu나 Ni 등의 비금속 재료와 페라이트 재료를 동시 소성하고 있지만, 이들 비금속 재료와 Fe₂O₃이 공존하는 영역이 존재하지 않으므로, 비금속 재료가 산화되지 않는 환원성 분위기에서 소성하면, Fe₂O₃이 Fe₃O₄로 환원되기 때문에 비저항 ρ가 저하되어, 이로 인해 임피던스 특성 등의 전기 특성이 열화될 우려가 있다.

본 발명은 이와 같은 사정을 감안하여 이루어진 것이며, Cu를 주성분으로 하는 금속 선재와 동시 소성해도, 절연성을 확보할 수 있어, 양호한 전기 특성을 얻을 수 있는 페라이트 자기 조성물, 그 페라이트 자기 조성물을 사용한 칩형 인덕터 등의 세라믹 전자 부품 및 세라믹 전자 부품의 제조 방법을 제공하는 것을 목적으로 한다.

본 발명자들은, 일반식 X₂O₃ㆍMeO(X는 Fe, Mn, Me는 Zn, Cu, Ni)로 표시되는 스피넬형 결정 구조의 페라이트 재료에 대해서 예의 연구를 행한 바, CuO의 함유 몰량을 5㏖％ 이하로 할 때에, Fe₂O₃과 Mn₂O₃의 배합량을 특정 범위로 함으로써, Cu계 재료와 페라이트 재료를 동시 소성해도, 원하는 양호한 절연성을 얻을 수 있어, 이에 의해 양호한 전기 특성을 갖는 세라믹 전자 부품을 얻는 것이 가능하다고 하는 지견을 얻었다.

본 발명은 이와 같은 지견에 기초하여 이루어진 것이며, 본 발명에 따른 페라이트 자기 조성물은, 적어도 Fe, Mn, Ni 및 Zn을 함유한 페라이트 자기 조성물로서, Cu의 함유 몰량이 CuO로 환산하여 0 내지 5㏖％이고, 또한, Fe를 Fe₂O₃으로 환산하였을 때의 함유 몰량 x㏖％ 및 Mn을 Mn₂O₃으로 환산하였을 때의 함유 몰량 y㏖％를 (x, y)로 표시하였을 때에, (x, y)가, A(25, 1), B(47, 1), C(47, 7.5), D(45, 7.5), E(45, 10), F(35, 10), G(35, 7.5) 및 H(25, 7.5)로 둘러싸여지는 영역에 있는 것을 특징으로 하고 있다.

또한, 본 발명자들의 한층 더한 예의 연구의 결과, 보다 한층 양호한 특성을 얻는 관점으로부터는, 페라이트 자기 조성물 자석 중에 ZnO를 함유시키는 것이 바람직하지만, ZnO의 함유량이 33㏖％를 초과하면 퀴리점 Tc가 저하되고, 고온에서의 동작 보증이 손상되어 신뢰성의 저하를 초래할 우려가 있는 것을 알 수 있었다.

즉, 본 발명의 페라이트 자기 조성물은, 상기 Zn의 함유 몰량이, ZnO로 환산하여 33㏖％ 이하인 것이 바람직하다.

또한, 본 발명자들의 연구 결과에 의해, 페라이트의 투자율 μ를 고려하면, ZnO의 함유량은 6㏖％ 이상인 것이 바람직한 것을 알 수 있었다.

즉, 본 발명의 페라이트 자기 조성물은, 상기 Zn의 함유 몰량이, ZnO로 환산하여 6㏖％ 이상인 것이 바람직하다.

또한, 본 발명에 따른 세라믹 전자 부품은, 금속 선재가 자성체부 중에 매설된 세라믹 전자 부품으로서, 상기 금속 선재가 Cu를 주성분으로 하는 도전성 재료로 형성됨과 함께, 상기 자성체부가, 상술한 페라이트 자기 조성물로 형성되어 있는 것을 특징으로 하고 있다.

또한, 본 발명의 세라믹 전자 부품은, 상기 금속 선재가 직선 형상을 갖고 있는 것이 바람직하다.

또한, 본 발명의 세라믹 전자 부품은, 상기 금속 선재가, 나선 형상을 갖고 있는 것이 바람직하다.

또한, 본 발명의 세라믹 전자 부품은, 상기 자성체부는, Cu-Cu₂O의 평형 산소 분압 이하의 분위기에서 소성되어 이루어지는 것이 바람직하다.

또한, 본 발명에 따른 세라믹 전자 부품의 제조 방법은, Cu의 함유 몰량이 CuO로 환산하여 0 내지 5㏖％이고, 또한, Fe를 Fe₂O₃으로 환산하였을 때의 함유 몰량 x㏖％ 및 Mn을 Mn₂O₃으로 환산하였을 때의 함유 몰량 y㏖％를 (x, y)로 표시하였을 때에, (x, y)가, A(25, 1), B(47, 1), C(47, 7.5), D(45, 7.5), E(45, 10), F(35, 10), G(35, 7.5) 및 H(25, 7.5)로 둘러싸여지는 영역을 충족시키도록 Fe 화합물, Mn 화합물, Cu 화합물, Zn 화합물 및 Ni 화합물을 칭량하고, 이들 칭량물을 혼합한 후, 가소하여 가소 분말을 제작하는 가소 공정과, 상기 가소 분말로부터 세라믹 박층체를 제작하는 세라믹 박층체 제작 공정과, Cu를 주성분으로 하는 직선 형상의 금속 선재를 적어도 한 쌍의 세라믹 박층체간에 협지시킨 형태에서 복수의 세라믹 박층체를 적층하고, 적층체를 형성하는 적층체 형성 공정과, Cu-Cu₂O의 평형 산소 분압 이하의 소성 분위기에서 상기 적층체를 소성하는 소성 공정을 포함하고 있는 것을 특징으로 하고 있다.

또한, 본 발명에 따른 세라믹 전자 부품의 제조 방법은, Cu의 함유 몰량이 CuO로 환산하여 0 내지 5㏖％이고, 또한, Fe를 Fe₂O₃으로 환산하였을 때의 함유 몰량 x㏖％ 및 Mn을 Mn₂O₃으로 환산하였을 때의 함유 몰량 y㏖％를 (x, y)로 표시하였을 때에, (x, y)가, A(25, 1), B(47, 1), C(47, 7.5), D(45, 7.5), E(45, 10), F(35, 10), G(35, 7.5) 및 H(25, 7.5)로 둘러싸여지는 영역을 충족시키도록 Fe 화합물, Mn 화합물, Cu 화합물, Zn 화합물 및 Ni 화합물을 칭량하고, 이들 칭량물을 혼합한 후, 가소하여 가소 분말을 제작하는 가소 공정과, 상기 가소 분말로부터 페라이트 페이스트를 제작하는 페라이트 페이스트 제작 공정과, Cu를 주성분으로 하는 금속 선재를 금형 내에 배치한 후, 상기 페라이트 페이스트를 상기 금형 내에 주입하고, 성형 처리를 실시하여 성형체를 제작하는 성형체 제작 공정과, Cu-Cu₂O의 평형 산소 분압 이하의 소성 분위기에서 상기 성형체를 소성하는 소성 공정을 포함하고 있는 것을 특징으로 하고 있다.

상기 페라이트 자기 조성물에 따르면, Cu의 함유 몰량이 CuO로 환산하여 0 내지 5㏖％이고, 또한, Fe를 Fe₂O₃으로 환산하였을 때의 함유 몰량 x㏖％ 및 Mn을 Mn₂O₃으로 환산하였을 때의 함유 몰량 y㏖％를 (x, y)로 표시하였을 때에, (x, y)가, 상술한 점 A 내지 점 H로 둘러싸여지는 특정 영역에 있어서, Cu계 재료를 매립시킨 상태에서 소성 처리를 행해도, Cu가 산화되거나 Fe₂O₃이 환원되는 것을 억제할 수 있어, 이에 의해 비저항 ρ의 저하를 초래하는 일도 없이, 원하는 절연성을 확보할 수 있다.

구체적으로는, 비저항 ρ는 10⁷Ωㆍ㎝ 이상의 양호한 절연성을 얻을 수 있다. 그리고 이에 의해, 임피던스 특성 등의 전기 특성이 양호한 원하는 세라믹 전자 부품을 얻는 것이 가능하게 된다.

또한, Zn의 함유 몰량을 ZnO로 환산하여 33㏖％ 이하로 함으로써, 충분한 퀴리점을 확보할 수 있어, 사용시의 온도가 높은 조건 하에서의 동작이 보증된 세라믹 전자 부품을 얻을 수 있다.

또한, Zn의 함유 몰량을 ZnO로 환산하여 몰비로 6㏖％ 이상으로 함으로써, 양호한 투자율을 확보하는 것이 가능하게 된다.

또한, 본 발명의 세라믹 전자 부품에 따르면, 직선 형상 또는 나선 형상의 금속 선재가 자성체부 중에 매설된 세라믹 전자 부품으로서, 상기 금속 선재가 Cu를 주성분으로 하는 도전성 재료로 형성됨과 함께, 상기 자성체부가, 상술한 페라이트 자기 조성물로 형성되어 있으므로, 금속 선재가 매립된 상태에서 자성체부를 소성해도, Cu가 산화되거나 Fe₂O₃이 환원되는 것을 회피하는 것이 가능해져, 원하는 비저항 ρ를 갖는 전기 특성이 양호한 세라믹 전자 부품을 얻는 것이 가능하게 된다.

또한, Cu-Cu₂O의 평형 산소 분압 이하의 분위기에서 소성됨으로써, Cu를 주성분으로 하는 도전성 재료를 매립시킨 상태에서 자성체부를 소성해도, Cu가 산화되거나 Fe₂O₃이 환원되는 일도 없이 자성체부를 소결시킬 수 있어, 전기 특성이 양호한 세라믹 전자 부품으로서의 칩형 인덕터를 얻을 수 있다.

또한, 본 발명의 세라믹 전자 부품의 제조 방법에 따르면, Cu의 함유 몰량이 CuO로 환산하여 0 내지 5㏖％이고, 또한, Fe를 Fe₂O₃으로 환산하였을 때의 함유 몰량 x㏖％ 및 Mn을 Mn₂O₃으로 환산하였을 때의 함유 몰량 y㏖％를 (x, y)로 표시하였을 때에, (x, y)가, 상술한 점 A 내지 점 H로 둘러싸여지는 특정 범위를 충족시키도록 Fe 화합물, Mn 화합물, Cu 화합물, Zn 화합물 및 Ni 화합물을 칭량하고, 이들 칭량물을 혼합한 후, 가소하여 가소 분말을 제작하는 가소 공정과, 상기 가소 분말로부터 세라믹 박층체를 제작하는 세라믹 박층체 제작 공정과, Cu를 주성분으로 하는 직선 형상의 금속 선재를 적어도 한 쌍의 세라믹 박층체의 사이에 협지시킨 형태에서 복수의 세라믹 박층체를 적층하고, 적층체를 형성하는 적층체 형성 공정과, Cu-Cu₂O의 평형 산소 분압 이하의 소성 분위기에서 상기 적층체를 소성하는 소성 공정을 포함하고 있으므로, Cu-Cu₂O의 평형 산소 분압 이하의 소성 분위기에서, Cu를 주성분으로 하는 직선 형상의 금속 선재를 동반시켜 소성해도, Cu가 산화되거나 Fe가 환원되는 일도 없이, 절연성이 양호하며 전기 특성이 양호한 세라믹 전자 부품을 얻을 수 있다.

또한, 본 발명의 세라믹 전자 부품의 제조 방법에 따르면, Cu의 함유 몰량이 CuO로 환산하여 0 내지 5㏖％이고, 또한, Fe를 Fe₂O₃으로 환산하였을 때의 함유 몰량 x㏖％ 및 Mn을 Mn₂O₃으로 환산하였을 때의 함유 몰량 y㏖％를 (x, y)로 표시하였을 때에, (x, y)가, (x, y)가, 상술한 점 A 내지 점 H로 둘러싸여지는 특정 범위를 충족시키도록 Fe 화합물, Mn 화합물, Cu 화합물, Zn 화합물 및 Ni 화합물을 칭량하고, 이들 칭량물을 혼합한 후, 가소하여 가소 분말을 제작하는 가소 공정과, 상기 가소 분말로부터 페라이트 페이스트를 제작하는 페라이트 페이스트 제작 공정과, Cu를 주성분으로 하는 금속 선재를 금형 내에 배치한 후, 상기 페라이트 페이스트를 상기 금형 내에 주입하고, 성형 처리를 실시하여 성형체를 제작하는 성형체 제작 공정과, Cu-Cu₂O의 평형 산소 분압 이하의 소성 분위기에서 상기 성형체를 소성하는 소성 공정을 포함하고 있으므로, 상술한 바와 마찬가지로, Cu가 산화되거나 Fe가 환원되는 일도 없이, 절연성이 양호하고 고 신뢰성을 갖는 세라믹 전자 부품을 얻을 수 있다.

도 1은 본 발명에 따른 페라이트 자기 조성물의 Fe₂O₃과 Mn₂O₃의 조성 범위를 나타내는 도면.
도 2는 본 발명에 따른 세라믹 전자 부품으로서의 칩형 인덕터의 일 실시 형태(제1 실시 형태)를 나타내는 사시도.
도 3은 도 2의 A-A 화살표 단면도.
도 4는 상기 제1 실시 형태의 주요부를 도시하는 분해 사시도.
도 5는 본 발명에 따른 세라믹 전자 부품으로서의 칩형 인덕터의 제2 실시 형태를 나타내는 사시도.
도 6은 도 5의 종단면도.
도 7은 상기 제2 실시 형태의 제조 방법의 주요부를 도시하는 단면도.
도 8은 실시예 1에서 제작된 비저항 측정용 시료의 단면도.
도 9는 실시예 2에서 제작된 본 발명 시료의 임피던스 특성을 본 발명 범위 외의 비교예 시료와 함께 도시한 도면.

다음으로, 본 발명의 실시 형태를 상세하게 설명한다.

본 발명의 일 실시 형태로서의 페라이트 자기 조성물은, 일반식 X₂O₃ㆍMeO로 나타내지는 스피넬형 결정 구조를 갖고, 적어도 3가의 원소 화합물인 Fe₂O₃, Mn₂O₃ 및 2가의 원소 화합물인 ZnO, NiO를 포함하고, 필요에 따라서 2가의 원소 화합물인 CuO를 함유하고 있다.

구체적으로는, 본 페라이트 자기 조성물은, CuO의 함유 몰량이 0 내지 5㏖％가 되고, Fe₂O₃ 및 Mn₂O₃의 각 함유 몰량은, 도 1에 도시하는 바와 같이, Fe₂O₃의 함유 몰량을 x㏖％, Mn₂O₃의 함유 몰량을 y㏖％로 하였을 때에, (x, y)가 점 A 내지 점 H로 둘러싸여지는 사선부 X의 영역이 되고, 잔부가 ZnO, NiO로 형성되어 있다.

여기서, 점 A 내지 점 H의 각 점(x, y)은, 이하의 함유 몰량을 나타내고 있다.

A(25, 1), B(47, 1), C(47, 7.5), D(45, 7.5), E(45, 10), F(35, 10), G(35, 7.5) 및 H(25, 7.5) 다음으로, CuO, Fe₂O₃, Mn₂O₃의 함유 몰량을, 상술한 범위로 한 이유에 대해서 상세하게 설명한다.

(1) CuO의 함유 몰량 Ni-Zn계 페라이트에서는, 융점이 1026℃로 낮은 CuO를 페라이트 자기 조성물 중에 함유시킴으로써, 보다 저온에서의 소성이 가능해져, 소결성을 향상시킬 수 있다.

한편, Cu를 주성분으로 한 Cu계 재료와 페라이트 재료를 동시 소성하는 경우, 대기 분위기에서 소성하면 Cu는 용이하게 산화되어 Cu₂O를 생성하므로, Cu가 산화되지 않는 환원성 분위기에서 소성할 필요가 있다.

그러나, 이와 같은 환원성 분위기에서 소성한 경우, CuO의 함유 몰량이 5㏖％를 초과하면, 페라이트 원료 중의 CuO가 환원되어 Cu₂O의 생성량이 증가되고, 이로 인해 비저항 ρ의 저하를 초래할 우려가 있다.

따라서, 본 실시 형태에서는, CuO의 함유 몰량이 5㏖％ 이하, 즉 0 내지 5㏖％가 되도록 배합량을 조정하고 있다.

(2) Fe₂O₃ 및 Mn₂O₃의 각 함유 몰량 Fe₂O₃을 화학 양론 조성으로부터 감량시키고, Fe의 일부를 Mn으로 치환하는 형태로 Mn₂O₃을 함유시킴으로써, 비저항 ρ가 저하되는 것을 회피할 수 있어, 절연성의 향상을 도모할 수 있다.

즉, 스피넬형 결정 구조(일반식 X₂O₃ㆍMeO)의 경우, 화학 양론 조성에서는, X₂O₃(X:Fe, Mn)과 MeO(Me:Ni, Zn, Cu)의 비율은 50:50이며, X₂O₃과 MeO는, 통상적으로, 대략 화학 양론 조성이 되도록 배합된다.

그리고, Cu를 주성분으로 한 Cu계 재료와 페라이트 재료를 동시 소성하는 경우, 대기 분위기에서 소성하면 Cu는 용이하게 산화되어 Cu₂O를 생성하므로, Cu가 산화되지 않는 환원성 분위기에서 소성할 필요가 있다. 한편, 페라이트 재료의 주성분인 Fe₂O₃을 환원성 분위기에서 소성하면 Fe₃O₄를 생성하므로, Fe₂O₃에 대해서는 산화성 분위기에서 소성할 필요가 있다.

그러나, [발명이 해결하고자 하는 과제]의 항에서도 설명한 바와 같이, Cu-Cu₂O의 평형 산소 분압과 Fe₃O₄-Fe₂O₃의 평형 산소 분압의 관계로부터, 800℃ 이상의 온도로 소성하는 경우, Cu 금속과 Fe₂O₃이 공존하는 영역이 존재하지 않는 것이 알려져 있다.

그런데, Mn₂O₃은, 800℃ 이상의 온도 영역에서는 Fe₂O₃에 비해, 보다 높은 산소 분압에 의해 환원성 분위기가 된다. 따라서, Cu-Cu₂O의 평형 산소 분압 이하의 산소 분압에서는, Mn₂O₃은 Fe₂O₃에 비해 강 환원성 분위기가 되고, 이 때문에 Mn₂O₃이 우선적으로 환원되어 소결을 완료시키는 것이 가능하게 된다. 즉, Mn₂O₃이 Fe₂O₃에 비해 우선적으로 환원되므로, Fe₂O₃이 Fe₃O₄로 환원되기 전에 소성 처리를 완료시키는 것이 가능하게 된다.

이와 같이 Fe₂O₃의 함유 몰량을 화학 양론 조성으로부터 감량시키는 한편, 동일한 3가의 원소 화합물인 Mn₂O₃을 페라이트 자기 조성물 중에 함유시킴으로써, Cu-Cu₂O의 평형 산소 분압 이하로 Cu계 재료와 페라이트 재료를 동시 소성해도, Mn₂O₃이 우선적으로 환원되므로, Fe₂O₃이 환원되기 전에 소결을 완료시키는 것이 가능해져, Cu 금속과 Fe₂O₃을 보다 효과적으로 공존시킬 수 있다. 그리고 이에 의해 비저항 ρ가 저하되는 것을 회피할 수 있어, 절연성을 향상시킬 수 있다.

단, Fe₂O₃의 함유 몰량이 25㏖％ 미만으로 되면, Fe₂O₃의 함유 몰량이 과도하게 적어져 오히려 비저항 ρ의 저하를 초래하여, 원하는 절연성을 확보할 수 없게 된다.

또한, Mn₂O₃의 함유 몰량이 1㏖％ 미만으로 되면, Mn₂O₃의 함유 몰량이 과도하게 적어지기 때문에, Fe₂O₃이 Fe₃O₄로 환원되기 쉬워지고, 비저항 ρ가 저하되어, 충분한 절연성을 확보할 수 없다.

또한, Fe₂O₃의 함유 몰량이 47㏖％를 초과하는 경우도, Fe₂O₃의 함유 몰량이 과잉으로 되어 Fe₂O₃이 Fe₃O₄로 환원되기 쉬워지고, 비저항 ρ가 저하되어, 충분한 절연성을 확보할 수 없다.

또한, Mn₂O₃의 함유 몰량이 10㏖％를 초과한 경우도, 충분히 큰 비저항 ρ를 얻을 수 없어, 절연성을 확보할 수 없다.

또한, Fe₂O₃의 함유 몰량이 25㏖％ 이상이어도 35㏖％ 미만인 경우 및 Fe₂O₃의 함유 몰량이 45㏖％ 이상이어도 47㏖％ 미만인 경우에는, Mn₂O₃의 함유 몰량이 7.5㏖％를 초과하면, 오히려 비저항 ρ의 저하를 초래하여, 원하는 절연성을 확보할 수 없게 된다.

따라서, 본 실시 형태에서는, Fe₂O₃ 및 Mn₂O₃의 함유 몰량은, 도 1의 점 A 내지 점 H로 둘러싸여진 영역이 되도록 각 함유 몰량을 조정하고 있다.

또한, 페라이트 자기 조성물 중의 ZnO 및 NiO의 각 함유 몰량은, 특별히 한정되는 것이 아니라, Fe₂O₃, Mn₂O₃ 및 CuO의 각 함유 몰량에 따라서 적절히 설정할 수 있지만, ZnO:6 내지 33㏖％, NiO:잔부가 되도록 배합하는 것이 바람직하다.

즉, ZnO의 함유 몰량이 33㏖％를 초과하면, 퀴리점 Tc가 저하되고, 고온에서의 동작 보증이 이루어지지 않을 가능성이 있으므로, ZnO의 함유량은 33㏖％ 이하가 바람직하다.

한편, ZnO는 투자율 μ의 향상에 기여하는 효과가 있지만, 이러한 효과를 발휘하기 위해서는 ZnO의 함유 몰량은 6㏖％가 필요하다.

따라서, ZnO의 함유 몰량은 6 내지 33㏖％가 바람직하다.

이와 같이 본 페라이트 자기 조성물은, Cu의 함유 몰량이 CuO로 환산하여 0 내지 5㏖％이고, 또한, Fe를 Fe₂O₃으로 환산하였을 때의 함유 몰량 x㏖％ 및 Mn을 Mn₂O₃으로 환산하였을 때의 함유 몰량 y㏖％를 (x, y)로 표시하였을 때에, (x, y)가, 상술한 점 A 내지 점 H로 둘러싸여지는 특정한 범위에 있어서, Cu계 재료와 동시 소성해도, 비저항 ρ의 저하를 초래하는 일도 없이, 원하는 절연성을 확보하는 것이 가능하게 된다.

또한, Zn의 함유 몰량을 ZnO로 환산하여 6 내지 33㏖％로 함으로써, 양호한 투자율을 가짐과 함께, 충분한 퀴리점을 확보할 수 있어, 사용시의 온도가 높은 조건 하에서의 동작이 보증된 세라믹 전자 부품을 얻을 수 있다.

다음으로, 상기 페라이트 자기 조성물을 사용한 세라믹 전자 부품에 대해서, 도 2 내지 도 7을 참조하면서 상세하게 설명한다.

도 2는 본 발명에 따른 세라믹 전자 부품으로서의 적층 인덕터의 일 실시 형태(제1 실시 형태)를 나타내는 사시도이고, 도 3은 도 2의 A-A 화살표 단면도이다.

이 적층 인덕터는, 부품 소체(1)가, 자성체부(2)와, 그 자성체부(2)에 매설된 금속 선재(3)로 구성되어 있다. 그리고, 부품 소체(1)의 양단부에는 외부 전극(4a, 4b)이 형성되어 있다.

금속 선재(3)는, 직선 형상으로 형성됨과 함께, 자성체부(2)의 길이 방향의 대략 중앙부에 매설되고, 양단이 외부 전극(4a, 4b)에 각각 전기적으로 접속되어 있다.

그리고, 본 제1 실시 형태에서는, 금속 선재(3)가 Cu를 주성분으로 하는 도전성 재료로 형성됨과 함께, 자성체부(2)가 상술한 본 발명의 페라이트 자기 조성물로 형성되어 있다.

그리고 이에 의해, Cu가 산화되거나 Fe₂O₃이 환원되는 것을 회피할 수 있으므로, 양호한 비저항 ρ를 확보할 수 있어, 원하는 양호한 전기 특성을 갖는 적층 인덕터를 얻는 것이 가능하게 된다.

구체적으로는, 비저항 ρ를 10⁷Ωㆍ㎝ 이상으로 개선할 수 있어, 특정 주파수 영역에서 높은 임피던스를 갖는 노이즈 흡수에 적합한 적층 인덕터를 얻을 수 있다.

도 4는 부품 소체(1)의 분해 사시도이다.

이하, 이 도 4를 참조하면서 상기 적층 인덕터의 제조 방법을 상세하게 설명한다.

우선, 세라믹 소원료(素原料)로서, Fe₂O₃, ZnO, NiO 및 필요에 따라서 CuO를 준비한다. 그리고, CuO가 0 내지 5㏖％이고, Fe₂O₃ 및 Mn₂O₃이 점 A 내지 점 H로 둘러싸여지는 특정 영역을 충족시키도록 각 세라믹 소원료를 칭량한다.

다음으로, 이들의 칭량물을 순수 및 PSZ(부분 안정화 지르코니아) 볼 등의 옥석과 함께 포트밀에 넣어, 습식에 의해 충분히 혼합 분쇄하고, 증발 건조시킨 후, 700 내지 800℃의 온도로 소정 시간 가소한다.

다음으로, 이들의 가소 분말에, 폴리비닐부틸알계 등의 유기 바인더, 에탄올, 톨루엔 등의 유기 용제 및 PSZ 볼과 함께, 다시 포트밀에 투입하고, 충분히 혼합 분쇄하고, 세라믹 슬러리를 제작한다.

다음으로, 닥터 블레이드법 등을 사용하여 상기 세라믹 슬러리를 시트 형상으로 성형 가공하고, 소정 막 두께의 자성체 세라믹 그린 시트(세라믹 박층체 ; 이하, 간단히 「자성체 시트」라고 함)(5)를 제작한다.

다음으로, 복수매의 자성체 시트(5)를 적층하여 제1 자성체층(6a)을 형성하고, 그 제1 자성체층(6a)의 상면에 직경 50 내지 100㎛ 정도의 금속 선재(3)를 제1 자성체층(6a)의 측면과 평행하게 양단면의 대략 중앙부에 재치한다. 그리고, 그 위에 복수매의 자성체 시트(5)를 적층하고, 제2 자성체층(6b)을 형성하고, 가압ㆍ압착시켜, 소정 치수로 절단하여 적층 성형체를 제작한다.

다음으로, 이 적층 성형체를 Cu가 산화되지 않는 분위기 하에, 가열하여 충분히 탈지한 후, Cu-Cu₂O의 평형 산소 분압 이하가 되도록 N₂-H₂-H₂O의 혼합 가스로 분위기 조정된 소성로에 공급하고, 900 내지 1050℃에서 소정 시간 소성하고, 금속 선재(3)가 자성체부(2)에 매설된 부품 소체(1)를 얻는다.

다음으로, 부품 소체(1)의 양단부에, Cu 등을 주성분으로 한 외부 전극용 도전 페이스트를 도포하고, 건조시킨 후, 900℃에서 소부하여 외부 전극(4a, 4b)을 형성하고, 이에 의해 상술한 적층 인덕터가 제작된다.

이와 같이 본 제1 실시 형태에서는, Cu의 함유 몰량이 CuO로 환산하여 0 내지 5㏖％이고, 또한, Fe를 Fe₂O₃으로 환산하였을 때의 함유 몰량 x㏖％ 및 Mn을 Mn₂O₃으로 환산하였을 때의 함유 몰량 y㏖％를 (x, y)로 표시하였을 때에, (x, y)가, 상술한 점 A 내지 점 H로 둘러싸여지는 특정 영역을 충족시키도록 Fe 화합물, Mn 화합물, Cu 화합물, Zn 화합물 및 Ni 화합물을 각각 칭량하고, 이들 칭량물을 혼합한 후, 가소하여 가소 분말을 제작하는 가소 공정과, 상기 가소 분말로부터 자성체 시트(5)를 제작하는 자성체 시트 제작 공정과, Cu를 주성분으로 하는 직선 형상의 금속 선재(3)를 한 쌍의 자성체 시트(5) 사이에 협지시킨 형태에서 복수의 자성체 시트(5)를 적층하고, 적층체를 형성하는 적층체 형성 공정과, Cu-Cu₂O의 평형 산소 분압 이하의 소성 분위기에서 상기 적층체를 소성하는 소성 공정을 포함하고 있으므로, Cu-Cu₂O의 평형 산소 분압 이하의 소성 분위기 하에, Cu를 주성분으로 하는 직선 형상의 금속 선재(3)와 동반시켜 소성해도, Cu가 산화되거나 Fe가 환원되는 일도 없이, 절연성이 양호하며 전기 특성이 양호한 인덕터를 얻을 수 있다.

도 5는 본 발명에 따른 세라믹 전자 부품으로서의 인덕터의 제2 실시 형태를 나타내는 사시도이고, 도 6은 도 5의 단면도이다.

이 인덕터는, 제1 실시 형태와 대략 마찬가지로, 부품 소체(11)가, 자성체부(12)와, 그 자성체부(12)에 매설된 금속 선재(13)로 구성되어 있다. 그리고, 부품 소체(11)의 양단부에는 외부 전극(14a, 14b)이 형성되어 있다.

즉, 금속 선재(13)는 나선 형상으로 형성됨과 함께, 자성체부(12)의 길이 방향의 대략 중앙부에 매설되고, 양단이 외부 전극(14a, 14b)에 각각 전기적으로 접속되어 있다.

이 제2 실시 형태에서는, 금속 선재(13)가 나선 형상이므로, 직선 형상으로 한 제1 실시 형태에 비해, 인덕턴스가 높은 인덕터를 얻을 수 있다.

그리고, 본 제2 실시 형태에서도, 금속 선재(13)가 Cu를 주성분으로 하는 도전성 재료로 형성됨과 함께, 자성체부(12)가 상술한 본 발명의 페라이트 자기 조성물로 형성되어 있다. 그리고 이에 의해, 금속 선재(13)를 자성체부(12)에 매립한 상태로 소성해도, Cu가 산화되거나 Fe₂O₃이 환원되는 것을 회피할 수 있으므로, 양호한 비저항 ρ를 확보할 수 있어, 원하는 양호한 전기 특성을 갖는 세라믹 전자 부품을 얻는 것이 가능하게 된다.

다음으로, 상기 인덕터의 제조 방법을 상세하게 설명한다.

우선, 제1 실시 형태와 마찬가지의 방법ㆍ수순으로 가소 분말을 제작한다.

다음으로, 이들의 가소 분말에, 에틸셀룰로오스 수지 등의 수지와 테르피네올 등의 유기 용제로 이루어지는 유기 비히클에 가소 분말을 혼합시키고, 삼본볼밀로 혼련시켜 페라이트 페이스트를 제작한다.

다음으로, 금형을 사용하여 성형 처리를 행한다.

도 7은 성형 장치의 단면도이다.

즉, 이 성형 장치(15)는, 제1 캐비티(16)와 페이스트 주입구(17)가 설치된 상부 금형(18)과, 제2 캐비티(19)를 갖는 하부 금형(20)을 구비하고 있다.

그리고, 나선 형상으로 형성된 Cu를 주성분으로 하는 금속 선재(13)를 하부 금형(20)의 지지 홈(도시 생략)에 계지시켜 상부 금형(20) 사이에 협착시키고, 페이스트 주입구(17)로부터 페라이트 페이스트를 주입하고, 가압하면서 가열하여 유기 용제를 증발ㆍ제거하고, 이에 성형체를 제작한다.

다음으로, 성형체를 성형 장치(15)로부터 취출한 후, 그 성형체를 Cu가 산화되지 않는 분위기 하에, 가열하여 충분히 탈지한 후, Cu-Cu₂O의 평형 산소 분압 이하가 되도록 N₂-H₂-H₂O의 혼합 가스로 분위기 조정된 소성로에 공급하고, 900 내지 1050℃에서 소정 시간 소성하고, 이에 의해 금속 선재(13)가 자성체부(12)에 매설된 부품 소체(11)를 얻는다.

다음으로, 부품 소체(11)의 양단부에, Cu 등을 주성분으로 한 외부 전극용 도전 페이스트를 도포하고, 건조시킨 후, 900℃에서 소부하여 외부 전극(14a, 14b)을 형성하고, 이에 의해 상술한 인덕터가 제작된다.

이 제2 실시 형태에서도, 제1 실시 형태와 대략 마찬가지로, Cu-Cu₂O의 평형 산소 분압 이하의 소성 분위기 하에, Cu를 주성분으로 하는 나선 형상의 금속 선재(13)와 동반시켜 소성해도, Cu가 산화되거나 Fe가 환원되는 일도 없이, 절연성이 양호하며 전기 특성이 양호한 인덕터를 얻을 수 있다.

또한, 본 발명은 상기 실시 형태에 한정되는 것은 아니다. 예를 들면, 상기 제1 실시 형태에서는, 가소 분말로부터 세라믹 그린 시트(5)를 제작하고 있지만, 세라믹 박층체이면 좋고, 예를 들면, PET 필름 위에 인쇄 처리를 행하여 자성 도포막을 형성해도 좋다.

또한, 상기 제2 실시 형태에서는, 나선 형상으로 형성된 금속 선재(13)를 사용하고 있지만, 그 금속 선재(13)의 형상은 특별히 한정되는 것이 아니라, 예를 들면, 각기둥 형상, 편평 형상 등이어도 마찬가지로 적용할 수 있는 것은 물론이다.

또한, 본 발명의 페라이트 자기 조성물은, 각종 인덕터에 적용할 수 있는 것은 물론이고, 또한, Cu를 주성분으로 하는 도전성 재료와 동시 소성하는 용도에 광범위하게 사용할 수 있어, 다른 세라믹 전자 부품에도 적용 가능한 것은 물론이다.

다음으로, 본 발명의 실시예를 구체적으로 설명한다.

<실시예 1>

세라믹 소원료로서, Fe₂O₃, Mn₂O₃, ZnO, CuO 및 NiO를 준비하고, 함유 몰량이 표 1 내지 표 3에 나타내는 바와 같은 조성이 되도록, 이들 세라믹 소원료를 칭량하였다. 즉, ZnO를 30㏖％, CuO를 1㏖％로 고정하고, Fe₂O₃과 Mn₂O₃의 함유 몰량을 여러 가지로 다르게 하여, 잔부가 NiO가 되도록 각 세라믹 소원료를 칭량하였다.

다음으로, 이들 칭량물을 순수 및 PSZ 볼과 함께 염화 비닐제의 포트밀에 넣어, 습식에 의해 충분히 혼합 분쇄하고, 이를 증발 건조시킨 후, 750℃의 온도에서 가소하고, 가소 분말을 얻었다.

다음으로, 이 가소 분말을, 폴리비닐부틸알계 바인더(유기 바인더), 에탄올(유기 용제) 및 PSZ 볼과 함께, 다시 염화 비닐제의 포트밀에 투입하고, 충분히 혼합 분쇄하고, 세라믹 슬러리를 얻었다.

다음으로, 닥터 블레이드법을 사용하고, 두께가 25㎛가 되도록 세라믹 슬러리를 시트 형상으로 성형하고, 이를 세로 50㎜, 가로 50㎜의 크기로 펀칭하고, 자성체 시트를 제작하였다.

다음으로, 이와 같이 하여 제작된 자성체 시트를, 두께가 총계로 1.0㎜가 되도록 복수매 적층하고, 60℃로 가열하고, 100㎫의 압력으로 60초간 가압하여 압착하고, 그 후, 외경이 20㎜, 내경이 12㎜가 되도록 링 형상으로 잘라내고, 세라믹 성형체를 얻었다.

다음으로, 얻어진 세라믹 성형체를 가열하여 충분히 탈지하였다. 그리고, N₂-H₂-H₂O의 혼합 가스를 소성로에 공급하여 산소 분압을 6.7×10^-2㎩로 조정한 후, 상기 세라믹 성형체를 소성로에 투입하고, 1000℃의 온도에서 2시간 소성하고, 이에 의해 링 형상 시료를 얻었다.

또한, 이 산소 분압 6.7×10^-2㎩는, 1000℃에 있어서의 Cu-Cu₂O의 평형 산소 분압이고, 세라믹 성형체를 Cu-Cu₂O의 평형 산소 분압에 의해 2시간 소성하고, 이에 의해 시료 번호 1 내지 104의 링 형상 시료를 제작하였다.

그리고, 시료 번호 1 내지 104의 각 링 형상 시료에 대해서, 연동선을 20턴 권회하고, 임피던스 애널라이저(애질런트ㆍ테크놀로지사제, E4991A)를 사용하고, 측정 주파수 1㎒에서 인덕턴스를 측정하고, 그 측정값으로부터 투자율 μ를 구하였다.

다음으로, 테르피네올(유기 용제) 및 에틸셀룰로오스 수지(바인더 수지)를 함유한 유기 비히클에 Cu 분말을 혼합하고, 삼본롤밀로 혼련하고, 이에 의해 Cu 페이스트를 제작하였다.

다음으로, 자성체 시트의 표면에 Cu 페이스트를 스크린 인쇄하고, 소정 패턴의 도전막을 제작하였다. 그리고, 도전막이 형성된 자성체 시트를 소정 순서로 소정 매수 적층하고, 도전막이 형성되어 있지 않은 자성체 시트로 협지하고, 압착하고, 소정의 크기로 절단하고, 적층 성형체를 얻었다.

다음으로, 적층 성형체를 충분히 탈지한 후, N₂-H₂-H₂O의 혼합 가스를 소성로에 공급하여 산소 분압을 6.7×10^-2㎩(1000℃에 있어서의 Cu-Cu₂O의 평형 산소 분압)로 조정하고, 이 적층 성형체를 소성로에 공급한 후, 1000℃의 온도에서 2시간 소성하고, 내부 전극이 매설된 세라믹 소결체를 얻었다.

다음으로, 이 세라믹 소결체를 물과 함께 포트에 투입하고, 원심 배럴기를 이용하여 세라믹 소결체에 배럴 처리를 실시하고, 이에 의해 세라믹 소체를 얻었다.

그리고, 세라믹 소체의 양단에, Cu 등을 주성분으로 하는 외부 전극용 도전성 페이스트를 도포하고, 건조시킨 후, 산소 분압을 4.3×10^-3㎩로 조정한 소성로 내에서 750℃의 온도로 소부 처리를 행하고, 시료 번호 1 내지 104의 비저항 측정용 시료를 제작하였다. 또한, 산소 분압:4.3×10^-3㎩는 온도 750℃에 있어서의 Cu-Cu₂O의 평형 산소 분압이다.

비저항 측정용 시료의 외형 치수는, 세로 3.0㎜, 가로 3.0㎜, 두께 1.0㎜이었다.

도 8은, 비저항 측정용 시료의 단면도이며, 세라믹 소체(51)에는 인출부가 서로 다르게 되도록 내부 전극(52a 내지 52d)이 자성체층(53)에 매설되고, 또한, 세라믹 소체(51)의 양단면에는 외부 전극(54a, 54b)이 형성되어 있다.

다음으로, 시료 번호 1 내지 104의 비저항 측정용 시료에 대해서, 외부 전극(54a, 54b)에 50V의 전압을 30초간 인가하고, 전압 인가시의 전류를 측정하였다. 그리고 이 측정값으로부터 저항을 산출하고, 시료 치수로부터 비저항의 대수 log ρ(이하, 「비저항 log ρ」라고 함)를 산출하였다.

표 1 내지 표 3은 시료 번호 1 내지 104의 페라이트 조성과 측정 결과를 나타내고 있다.

시료 번호 1 내지 17, 22 내지 25, 30 내지 33, 39 내지 41, 47 내지 49, 55 내지 57, 63 내지 65, 71 내지 73, 78 내지 81 및 86 내지 104는, 도 1의 사선부 X의 영역 외이므로, 비저항 log ρ가 7 미만으로 되어 비저항 log ρ가 작아, 원하는 절연성을 얻을 수 없었다.

이에 대해 시료 번호 18 내지 21, 26 내지 29, 34 내지 38, 42 내지 46, 50 내지 54, 58 내지 62, 66 내지 70, 74 내지 77 및 82 내지 85는, 도 1의 사선부 X로 둘러싸여지는 영역 내에 있어서, 비저항 log ρ가 7 이상으로 되어, 양호한 절연성이 얻어지고, 투자율 μ도 50 이상의 실용적으로 충분한 값이 얻어지는 것을 알 수 있었다.

<실시예 2>

세라믹 소원료를, 표 4에 나타내는 바와 같이, Fe₂O₃의 함유 몰량을 44㏖％, Mn₂O₃의 함유 몰량을 5㏖％와 본 발명 범위 내로 하고, 또한 ZnO의 함유 몰량을 30㏖％로 하고, CuO를 여러 가지로 다르게 하여, 잔부가 NiO가 되도록 칭량하였다. 그리고 그 이외에는, 실시예 1과 마찬가지의 방법ㆍ수순으로 시료 번호 201 내지 209의 링 형상 시료 및 비저항 측정용 시료를 제작하였다.

다음으로, 시료 번호 201 내지 209에 대해서, 실시예 1과 마찬가지의 방법ㆍ수순으로 비저항 log ρ 및 투자율을 측정하였다.

표 4는, 시료 번호 201 내지 209의 페라이트 조성과 측정 결과를 나타내고 있다.

시료 번호 207 내지 209는, CuO의 함유 몰량이 5㏖％를 초과하고 있기 때문에, 비저항 log ρ가 7 미만으로 되어 비저항 log ρ가 작아, 원하는 절연성을 얻을 수 없었다.

이에 대해 시료 번호 201 내지 206은, CuO의 함유 몰량이 0 내지 5㏖％와 본 발명 범위 내이므로, 비저항 log ρ가 7 이상으로 되어, 양호한 절연성이 얻어지고, 투자율 μ도 210 이상으로 양호한 결과가 얻어졌다.

<실시예 3>

표 5에 나타내는 바와 같이, Fe₂O₃의 함유 몰량을 44㏖％, Mn₂O₃의 함유 몰량을 5㏖％, CuO의 함유 몰량을 1㏖％와 본 발명 범위 내로 하고, ZnO의 함유 몰량을 여러 가지로 다르게 하여, 잔부가 NiO가 되도록 세라믹 소원료를 칭량한 이외에는, 실시예 1과 마찬가지의 방법ㆍ수순으로 시료 번호 301 내지 309의 링 형상 시료 및 비저항 측정용 시료를 제작하였다.

그리고, 시료 번호 301 내지 309에 대해서, 실시예 1과 마찬가지의 방법ㆍ수순으로 비저항 log ρ 및 투자율을 측정하였다.

또한, 시료 번호 301 내지 309에 대해서, 진동 시료형 자력계(도에이 고교사제 VSM-5-15형)를 사용하고, 1T(테슬라)의 자계를 인가하고, 포화 자화의 온도 의존성을 측정하였다. 그리고, 이 포화 자화의 온도 의존성으로부터 퀴리점 Tc를 구하였다.

표 5는, 시료 번호 301 내지 309의 페라이트 조성과 측정 결과를 나타내고 있다.

시료 번호 309는, ZnO의 함유 몰량이 33㏖％를 초과하고 있으므로, 비저항 log ρ나 투자율 μ는 양호하였지만, 퀴리점 Tc가 110℃가 되고, 다른 시료에 비해 낮아지는 것을 알 수 있었다.

또한, 시료 번호 301, 302는, ZnO의 함유 몰량이 6㏖％ 미만이므로, 비저항 log ρ나 퀴리점 Tc는 양호하였지만, 투자율 μ가 20 이하로 저하되었다.

이에 대해 시료 번호 303 내지 308은, ZnO의 함유 몰량이 6 내지 33㏖％이므로, 퀴리점 Tc는 165℃ 이상으로 되어 130℃ 정도의 고온 하에서의 동작 보증을 얻을 수 있고, 또한, 투자율 μ도 35 이상으로 되어 실용적인 투자율 μ가 얻어지는 것을 알 수 있었다.

이상으로 ZnO의 함유 몰량을 증가시키면 투자율 μ가 커지지만, 과도하게 증량시키면 퀴리점 Tc가 저하되는 것이 확인되었다.

<실시예 4>

실시예 1에서 제작한 시료 번호 1 및 27과 동일 조성의 자성체 시트를 사용하고, 적층 인덕터(시료 번호 1', 27')를 제작하였다(도 2 내지 4 참조).

즉, 우선, 시료 번호 1 및 27과 동일 조성의 자성체 시트를 준비하였다. 다음으로, 이들 복수매의 자성체 시트를 적층하여 제1 자성체층을 형성하고, 그 제1 자성체층의 상면에 직경 100㎛의 Cu선을 제1 자성체층의 측면과 평행하게 양단면의 대략 중앙부에 재치하였다. 그리고, 그 위에 복수매의 자성체 시트를 적층하고, 제2 자성체층을 형성하고, 다음으로, 60℃로 가열하고, 100㎫의 압력으로 60초간 가압하여 압착시키고, 그 후 소정 치수로 절단하고, 적층 성형체를 제작하였다.

다음으로, 이 적층 성형체를 Cu가 산화되지 않도록 산소 분압을 1.0×10^-15㎩로 조정하여 600℃의 온도에서 충분히 탈지한 후, 산소 분압이 6.7×10^-2㎩로 되도록 N₂-H₂-H₂O의 혼합 가스로 분위기 조정된 소성로에 공급하고, 1000℃의 온도에서 2시간 소성하고, 자성체부에 Cu선이 매설된 세라믹 소결체를 얻었다.

다음으로, 얻어진 세라믹 소결체의 끝면에 돌출된 Cu선을 샌드 블러스트나 연마기를 사용하여 깎아내고, 부품 소체를 얻었다.

다음으로, 부품 소체(1)의 양단부에, Cu 등을 주성분으로 한 외부 전극용 도전 페이스트를 도포하고, 건조시킨 후, 900℃에서 소부하여 외부 전극을 형성하고, 또한 전해 도금을 실시하여 외부 전극의 표면에 Ni 피막 및 Sn 피막을 형성하고, 이에 의해 시료 번호 1', 27'의 적층 인덕터를 제작하였다.

제작된 시료 번호 1', 27'의 각 시료의 외형 치수는, 세로:1.6㎜, 가로:0.8㎜, 두께:0.8㎜이었다.

다음으로, 시료 번호 1', 27'의 각 시료에 대해서, 실시예 1에서 사용한 임피던스 애널라이저를 사용하고, 임피던스 특성을 측정하였다.

도 9는 그 측정 결과를 나타내고 있다. 실선이 본 발명 시료인 시료 번호 27'의 임피던스 특성을 나타내고, 파선이 본 발명의 범위 외 시료인 시료 번호 1'의 임피던스 특성을 나타내고 있다. 횡축이 주파수(㎒), 종축은 임피던스(Ω)이다.

시료 번호 1'는, 비저항 log ρ가 2.8로 낮고, 본 발명의 범위 외 시료이기 때문에 임피던스는 최대라도 15Ω 정도이고, 높은 임피던스를 얻을 수 없었다.

이에 대해 시료 번호 27'는, 비저항 log ρ가 7.6으로 충분히 크고, 본 발명의 범위 내에 있기 때문에, 임피던스도 최대로 50Ω 가까운 고임피던스를 얻을 수 있고, 특정 주파수 영역에서 높은 산형 형상의 원하는 임피던스가 얻어지는 것을 알 수 있었다.

Cu를 주성분으로 하는 도전성 재료를 매립한 상태에서 페라이트 재료를 소성해도, 절연성이 양호하며, 양호한 전기 특성을 갖는 인덕터 등의 세라믹 전자 부품을 실현할 수 있다.

2, 12 : 자성체부
3, 13 : 금속 선재

Claims

적어도 Fe, Mn, Ni 및 Zn을 함유한 페라이트 자기 조성물로서,
Cu의 함유 몰량이 CuO로 환산하여 0 내지 5㏖％이고, 또한,
Fe를 Fe₂O₃으로 환산하였을 때의 함유 몰량 x㏖％ 및 Mn을 Mn₂O₃으로 환산하였을 때의 함유 몰량 y㏖％를 (x, y)로 표시하였을 때에, (x, y)가, A(25, 1), B(47, 1), C(47, 7.5), D(45, 7.5), E(45, 10), F(35, 10), G(35, 7.5) 및 H(25, 7.5)로 둘러싸여지는 영역에 있는 것을 특징으로 하는 페라이트 자기 조성물.
제1항에 있어서,
상기 Zn의 함유 몰량이, ZnO로 환산하여 33㏖％ 이하인 것을 특징으로 하는 페라이트 자기 조성물.
제1항 또는 제2항에 있어서,
상기 Zn의 함유 몰량이, ZnO로 환산하여 6㏖％ 이상인 것을 특징으로 하는 페라이트 자기 조성물.
금속 선재가 자성체부 중에 매설된 세라믹 전자 부품으로서,
상기 금속 선재가 Cu를 주성분으로 하는 도전성 재료로 형성됨과 함께, 상기 자성체부가, 제1항 또는 제2항에 기재된 페라이트 자기 조성물로 형성되어 있는 것을 특징으로 하는 세라믹 전자 부품.
금속 선재가 자성체부 중에 매설된 세라믹 전자 부품으로서,
상기 금속 선재가 Cu를 주성분으로 하는 도전성 재료로 형성됨과 함께, 상기 자성체부가, 제3항에 기재된 페라이트 자기 조성물로 형성되어 있는 것을 특징으로 하는 세라믹 전자 부품.
제4항에 있어서,
상기 금속 선재가, 직선 형상을 갖고 있는 것을 특징으로 하는 세라믹 전자 부품.
제5항에 있어서,
상기 금속 선재가, 직선 형상을 갖고 있는 것을 특징으로 하는 세라믹 전자 부품.
제4항에 있어서,
상기 금속 선재가, 나선 형상을 갖고 있는 것을 특징으로 하는 세라믹 전자 부품.
제5항에 있어서,
상기 금속 선재가, 나선 형상을 갖고 있는 것을 특징으로 하는 세라믹 전자 부품.
제4항에 있어서,
상기 자성체부는, Cu-Cu₂O의 평형 산소 분압 이하의 분위기에서 소성되어 이루어지는 것을 특징으로 하는 세라믹 전자 부품.
제5항에 있어서,
상기 자성체부는, Cu-Cu₂O의 평형 산소 분압 이하의 분위기에서 소성되어 이루어지는 것을 특징으로 하는 세라믹 전자 부품.
제6항에 있어서,
상기 자성체부는, Cu-Cu₂O의 평형 산소 분압 이하의 분위기에서 소성되어 이루어지는 것을 특징으로 하는 세라믹 전자 부품.
제7항에 있어서,
상기 자성체부는, Cu-Cu₂O의 평형 산소 분압 이하의 분위기에서 소성되어 이루어지는 것을 특징으로 하는 세라믹 전자 부품.
제8항에 있어서,
상기 자성체부는, Cu-Cu₂O의 평형 산소 분압 이하의 분위기에서 소성되어 이루어지는 것을 특징으로 하는 세라믹 전자 부품.
제9항에 있어서,
상기 자성체부는, Cu-Cu₂O의 평형 산소 분압 이하의 분위기에서 소성되어 이루어지는 것을 특징으로 하는 세라믹 전자 부품.
Cu의 함유 몰량이 CuO로 환산하여 0 내지 5㏖％이고, 또한,
Fe를 Fe₂O₃으로 환산하였을 때의 함유 몰량 x㏖％ 및 Mn을 Mn₂O₃으로 환산하였을 때의 함유 몰량 y㏖％를 (x, y)로 표시하였을 때에, (x, y)가, A(25, 1), B(47, 1), C(47, 7.5), D(45, 7.5), E(45, 10), F(35, 10), G(35, 7.5) 및 H(25, 7.5)로 둘러싸여진 영역을 충족시키도록 Fe 화합물, Mn 화합물, Cu 화합물, Zn 화합물 및 Ni 화합물을 칭량하고, 이들 칭량물을 혼합한 후, 가소하여 가소 분말을 제작하는 가소 공정과,
상기 가소 분말로부터 세라믹 박층체를 제작하는 세라믹 박층체 제작 공정과,
Cu를 주성분으로 하는 직선 형상의 금속 선재를 적어도 한 쌍의 세라믹 박층체간에 협지시킨 형태에서 복수의 세라믹 박층체를 적층하고, 적층체를 형성하는 적층체 형성 공정과,
Cu-Cu₂O의 평형 산소 분압 이하의 소성 분위기에서 상기 적층체를 소성하는 소성 공정을 포함하고 있는 것을 특징으로 하는 세라믹 전자 부품의 제조 방법.
Cu의 함유 몰량이 CuO로 환산하여 0 내지 5㏖％이고, 또한 Fe를 Fe₂O₃으로 환산하였을 때의 함유 몰량 x㏖％ 및 Mn을 Mn₂O₃으로 환산하였을 때의 함유 몰량 y㏖％를 (x, y)로 표시하였을 때에, (x, y)가, A(25, 1), B(47, 1), C(47, 7.5), D(45, 7.5), E(45, 10), F(35, 10), G(35, 7.5) 및 H(25, 7.5)로 둘러싸여지는 영역을 충족시키도록 Fe 화합물, Mn 화합물, Cu 화합물, Zn 화합물 및 Ni 화합물을 칭량하고, 이들 칭량물을 혼합한 후, 가소하여 가소 분말을 제작하는 가소 공정과,
상기 가소 분말로부터 페라이트 페이스트를 제작하는 페라이트 페이스트 제작 공정과,
Cu를 주성분으로 하는 금속 선재를 금형 내에 배치한 후, 상기 페라이트 페이스트를 상기 금형 내에 주입하고, 성형 처리를 실시하여 성형체를 제작하는 성형체 제작 공정과,
Cu-Cu₂O의 평형 산소 분압 이하의 소성 분위기에서 상기 성형체를 소성하는 소성 공정을 포함하고 있는 것을 특징으로 하는 세라믹 전자 부품의 제조 방법.