KR20120128144A - 탈결합 인터커넥트 구조들 - Google Patents

탈결합 인터커넥트 구조들 Download PDF

Info

Publication number
KR20120128144A
KR20120128144A KR1020127024924A KR20127024924A KR20120128144A KR 20120128144 A KR20120128144 A KR 20120128144A KR 1020127024924 A KR1020127024924 A KR 1020127024924A KR 20127024924 A KR20127024924 A KR 20127024924A KR 20120128144 A KR20120128144 A KR 20120128144A
Authority
KR
South Korea
Prior art keywords
interconnect
layer
forming
extension
dielectric layer
Prior art date
Application number
KR1020127024924A
Other languages
English (en)
Other versions
KR101375437B1 (ko
Inventor
칭 마
준 히
패트릭 모로우
폴 비. 피셔
스리다르 발라크리쉬난
사티쉬 라다크리쉬난
타트야나 탄야 안드류쉬첸코
구앙하이 수
Original Assignee
인텔 코오퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코오퍼레이션 filed Critical 인텔 코오퍼레이션
Publication of KR20120128144A publication Critical patent/KR20120128144A/ko
Application granted granted Critical
Publication of KR101375437B1 publication Critical patent/KR101375437B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • B23K1/0016—Brazing of electronic components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H05K3/4015—Surface contacts, e.g. bumps using auxiliary conductive elements, e.g. pieces of metal foil, metallic spheres
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/245—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1028—Thin metal strips as connectors or conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

본 요지는 마이크로 전자 디바이스들의 제조 분야와 관련된다. 적어도 일 실시예에서, 본 요지는 외부 디바이스에 부착 후에 냉각 중에 마이크로 전자 디바이스로부터 탈결합되게 되는 그의 부분을 갖는 인터커넥트를 형성하는 것과 관련된다. 탈결합된 부분은 인터커넥트가 구부러지게 하고 응력을 흡수할 수 있게 한다.

Description

탈결합 인터커넥트 구조들{DEBOND INTERCONNECT STRUCTURES}
마이크로 전자 디바이스들은 일반적으로 마이크로 전자 디바이스들의 본드 패드들 상에 형성된 인터커넥트들에 의해, 인쇄 회로 기판들과 같은, 외부 디바이스들에 접속된다. 마이크로 전자 디바이스를 외부 디바이스에 장착하기 위하여, 마이크로 전자 디바이스는 외부 디바이스 상의 대응하는 본드 패드들과 정렬하도록 배치되어 그것에 부착된다. 마이크로 전자 디바이스가 솔더(solder)에 의해 외부 디바이스에 부착될 때, 솔더는 마이크로 전자 디바이스 인터커넥트들을 외부 디바이스 본드 패드에 고정하기 위해 열, 압력, 및/또는 음파 에너지에 의해 리플로우(reflow)된다.
본 개시의 요지는 특히 명세서의 결론 부분에 언급되고 명백하게 청구된다. 본 개시의 앞서 말한 및 다른 특징들은 첨부 도면들과 결합하여, 다음의 설명 및 첨부된 청구항들로부터 더욱 완전히 명백하게 될 것이다. 첨부 도면들은 본 개시에 따라 몇몇 실시예들만을 도시하고, 따라서 그의 범위의 제한으로서 고려되지 않는다는 것을 이해한다. 개시는 본 개시의 이점들이 더욱 쉽게 확인될 수 있도록, 첨부 도면들의 이용을 통해 부가적인 특이성 및 상세에 의해 설명될 것이다.
도 1은 마이크로 전자 디바이스의 부착 표면의 평면도를 도시한다.
도 2는 도 1의 마이크로 전자 디바이스의 라인 2를 따르는 인터커넥트의 측면 단면도를 도시한다.
도 3-14는 인터커넥트를 형성하는 프로세스의 일 실시예의 측면 단면도를 도시한다.
도 15는 외부 디바이스에 부착된 마이크로 전자 디바이스의 인터커넥트의 측면 단면도이다.
도 16은 인터커넥트의 일 실시예의 경사도이다.
도 17은 인터커넥트의 다른 실시예의 경사도이다.
도 18은 본 개시의 인터커넥트들을 갖는 마이크로 전자 디바이스의 부착 표면의 평면도를 도시한다.
도 19-25는 인터커넥트를 형성하는 프로세스의 다른 실시예의 측면 단면도를 도시한다.
도 26-29는 인터커넥트를 형성하는 프로세스의 또 다른 실시예의 측면 단면도를 도시한다.
도 30-38은 인터커넥트를 형성하는 프로세스의 또 다른 실시예의 측면 단면도를 도시한다.
도 39는 인터커넥트를 형성하는 프로세스의 실시예의 흐름도이다.
다음의 상세한 설명에서, 예시에 의해, 청구된 요지가 실시될 수 있는 특정 실시예들을 도시하는 첨부 도면들에 대해 참조가 이루어진다. 이 실시예들은 이 기술분야의 통상의 기술자가 요지를 실시할 수 있도록 충분히 상세하게 설명된다. 다양한 실시예들은, 비록 상이하더라도, 반드시 상호 배타적이지는 않다는 것을 이해한다. 예를 들어, 일 실시예와 관련한, 본원에 설명된 특정 특징, 구조, 또는 특성은 청구된 요지의 사상 및 범위에서 벗어나지 않고 다른 실시예들 내에서 구현될 수 있다. 또한, 각각의 개시된 실시예 내에서 개별 요소들의 배치 또는 배열은 청구된 요지의 사상 및 범위에서 벗어나지 않고 수정될 수 있다는 것을 이해한다. 따라서, 다음의 상세한 설명은 한정하는 의미에서 취해진 것이 아니고, 요지의 범위는 첨부된 청구항들이 권리가 주어지는 전체 범위의 등가물들과 함께, 적절하게 해석되는, 첨부된 청구항들에 의해서만 정의된다. 도면들에서, 동일한 번호는 몇개의 도면들에 걸쳐서 동일하거나 유사한 요소들 또는 기능을 가리키고, 그 안에 도시된 그 요소들은 반드시 서로 비례적으로 그려지지 않고, 오히려 개별 요소들은 본 설명의 문맥에서 요소들을 더욱 쉽게 이해하기 위하여 확대 또는 축소될 수 있다.
본 요지의 실시예들은 마이크로 전자 디바이스들의 제조와 관련된다. 적어도 일 실시예에서, 본 요지는, 일반적으로 외부 디바이스에 부착 후에 냉각 중에, 미리 결정된 양의 응력이 제공될 때 마이크로 전자 디바이스로부터 탈결합되게 되는 부분을 갖는 인터커넥트를 형성하는 것과 관련된다. 인터커넥트의 탈결합된 부분은 그것이 구부러지게 하고 응력을 흡수할 수 있게 한다.
도 1은 마이크로프로세서, 메모리 디바이스, 또는 어플리케이션 특정 집적 회로(application specific integrated circuit) 등과 같은 마이크로 전자 디바이스(100)의 부착 표면(102)의 평면도이다. 도 1 및 2를 참조하면, 복수의 인터커넥트(104)(솔더 볼들로서 도시됨)는 마이크로 전자 디바이스 부착 표면(102)에 근접한 본드 패드들(112)(도 2 참조)에 물리적으로 그리고 전기적으로 접속될 수 있다. 본드 패드들(112)은 마이크로 전자 디바이스(100)의 통합 회로 내에 신호들 및/또는 전력을 라우팅하는, 도전성 트레이스들(점선(114)으로 도시됨)에 물리적으로 그리고 전기적으로 접속될 수 있다.
마이크로 전자 디바이스(100)가 인쇄 회로 기판과 같은 외부 디바이스(도시되지 않음)에 부착될 때, 마이크로 전자 디바이스(100)와 외부 디바이스 사이의 열 팽창 불일치(thermal expansion mismatch)로 인해, 특히 마이크로 전자 디바이스(100)의 주변(106) 근처에, 높은 전단 응력이 생길 수 있다. 이 기술분야의 통상의 기술자들에게 이해되는 바와 같이, 높은 전단 응력으로 인해, 범프 전단(bump shear)(예를 들어, 본드 패드(112) 또는 외부 디바이스(도시되지 않음)에서 벗어나는 인터커넥트들(104))이 생길 수 있고, 마이크로 전자 디바이스(100) 내에 층간 유전체 균열(도시되지 않음)이 생길 수 있다. 일반적으로, 최대 전단 응력 레벨들은 마이크로 전자 디바이스 주변(106) 근처이고, 마이크로 전자 디바이스 주변(106)으로부터 마이크로 전자 디바이스(100)의 중심(110)을 향해 이동함에 따라 빠르게 감소된다. 일 실시예에서, 전단 응력 레벨들은 점선(108)에서 마이크로 전자 디바이스(100)의 중심(110)을 향하는 층간 유전체 균열 또는 범프 전단으로부터의 손상 위험을 가하지 않도록 충분히 낮다.
본 설명의 요지의 실시예가 도 3-14에 도시된다. 도 3은 그 위에 도전성 트레이스(204)를 갖는 제1 유전체 층(202)을 포함하는 마이크로 전자 디바이스(200)를 도시한다. 외부 유전체 층(206)은 제1 유전체 층(202) 및 도전성 트레이스(204) 위에 형성될 수 있고, 제1 개구부(208)가 도전성 트레이스(204)의 일부분을 노출하기 위해 외부 유전체 층(206)을 통해 연장된다. 제1 유전체 층(202) 및/또는 외부 유전체 층(206)은 탄소 도핑된 실리콘 이산화물 및 불소 도핑된 실리콘 이산화물을 포함하지만 이것으로 한정되지 않는, 실리콘 산화물, 실리콘 질화물, 또는 로우-K 유전체 물질(즉, 실리콘 산화물보다 낮은 유전 상수 "K"를 갖는 유전체 물질들)일 수 있다. 제1 유전체 층(202), 도전성 트레이스(204), 및 외부 유전체 층(206)은 이 기술분야의 통상의 기술자에 의해 이해되는 바와 같이, 임의의 알려진 기법들에 의해 형성될 수 있다.
도 4는 외부 유전체(206) 위에 그리고 제1 개구부(208) 내에 형성되는, 티타늄 및 그의 합금들과 같은, 도전성 부착 층(212)을 도시한다. 도전성 부착 층(212)은 화학 증기 증착(chemical vapor deposition), 원자층 퇴적(atomic layer deposition), 물리 증기 증착(physical vapor deposition) 등을 포함하지만 이것으로 한정되지 않는 임의의 알려진 퇴적 기법에 의해 형성될 수 있다.
도 5는 도전성 부착 층(212) 상에 패터닝된 제1 마스크(214)를 도시한다. 제1 마스크(214) 내의 제2 개구부(216)는 제1 개구부(208)(도 4 참조)에 근접한 도전성 부착 층(212)의 일부분을 노출한다. 제1 마스크(214)는 포토레지스트 물질을 갖는 알려진 포토리소그래피 기법들을 포함하지만 이것으로 한정되지 않는, 이 기술분야에 알려진 임의의 방식으로 패터닝될 수 있다. 도 6에 도시된 바와 같이, 제2 개구부(216)를 통해 노출된 도전성 부착 층(212)의 일부분은 예를 들어, 습식 또는 건식 식각 기법들에 의해서 제거될 수 있다. 제1 마스크(214)는 그 다음에 도 7에 도시된 바와 같이, 임의의 알려진 기법에 의해서, 예를 들어, 화학적 박리 또는 애싱(ashing)(산소 및/또는 불소)에 의해서 제거될 수 있다.
도 8에 도시된 바와 같이, 시드 층(218)이 외부 유전체 층(206) 및 남아있는 도전성 부착 층(212)의 노출된 부분들 위에 퇴적될 수 있다. 시드 층(218)은 구리, 은, 알루미늄, 금, 및 그의 합금들을 포함하지만 이것으로 한정되지 않는 금속일 수 있다. 시드 층(218)은 화학 증기 증착, 원자층 퇴적, 물리 증기 증착 등을 포함하지만 이것으로 한정되지 않는, 임의의 알려진 퇴적 기법에 의해 형성될 수 있다.
도 9에 도시된 바와 같이, 제2 마스크(222)가 시드 층(218)의 일부분을 노출하는 제3 개구부(224)를 가지고, 시드 층(218) 상에 패터닝될 수 있다. 제2 마스크(222)는 포토레지스트 물질을 갖는 알려진 포토리소그래피 기법들을 포함하지만 이것으로 한정되지 않는, 이 기술분야에 알려진 임의의 방식으로 패터닝될 수 있다. 제3 개구부(224)는 논의되는 바와 같이, 후속하여 형성되는 인터커넥트에 대해 원하는 패턴으로 모양이 형성될 수 있다.
도 9의 어셈블리는 그 다음에 도 10에 도시된 바와 같이 도전성 물질로 도금됨으로써, 제3 개구부(224) 내에 도금된 영역(226)을 형성한다. 도금은 무전해 도금 및 전기 도금을 포함하지만 이것으로 한정되지 않는, 이 기술분야에 알려진 임의의 알려진 방법에 의해 실현될 수 있다. 도전성 물질은 구리, 은, 알루미늄, 금, 및 그의 합금들을 포함하지만 이것으로 한정되지 않는, 금속일 수 있다. 도금된 영역(226)에 인접해 있는 시드 층(218)은 그 안에 포함될 수 있다.
제2 마스크(222)는 임의의 알려진 기법에 의해서, 예를 들어, 화학적 박리 또는 애싱(산소 및/또는 불소)에 의해서 제거될 수 있고, 도 11에 도시된 바와 같이, 제3 마스크(228)는 도금된 영역(226)의 일부분을 노출하는 제4 개구부(232)를 가지고 도금된 영역(226) 및 시드 층(218) 상에 패터닝될 수 있다. 제4 개구부(232)는 제1 개구부(208)(도 3 참조)로부터 먼 위치에서 도금된 영역(226) 위에 형성될 수 있다. 제3 마스크(228)는 포토레지스트 물질을 갖는 알려진 포토리소그래피 기법들을 포함하지만 이것으로 한정되지 않는, 이 기술분야에 알려진 임의의 방식으로 패터닝될 수 있다.
도 11의 어셈블리는 그 다음에 도 12에 도시된 바와 같이 도전성 물질로 도금됨으로써, 제3 개구부(232) 내에 콘택트 돌출부(contact projection)(234)를 형성한다. 도금은 무전해 도금 및 전기 도금을 포함하지만 이것으로 한정되지 않는, 이 기술분야에 알려진 임의의 알려진 방법에 의해 실현될 수 있다. 도전성 물질은 구리, 은, 알루미늄, 금, 및 그의 합금들을 포함하지만 이것으로 한정되지 않는 금속일 수 있다.
제3 마스크(228)는 도 13에 도시된 바와 같이, 임의의 알려진 기법에 의해서, 예를 들어, 화학적 박리 또는 애싱(산소 및/또는 불소)에 의해서 제거될 수 있다. 그 다음에 외부 유전체 층(206)의 부분들을 노출하기 위해, 예를 들어, 이 기술분야에 알려진 습식 또는 건식 식각 기법들에 의해서, 도금된 영역(226)에 의해 보호되지 않는 시드 층(218) 및 도전성 부착 층(212)의 부분들이 제거되고, 이것은 도전성 부착 층(212)에 부착된 인터커넥트 연장부(236)의 제1 부분(236a) 및 인접하는 외부 유전체 층(206)의 제2 부분(236b)을 갖는, 인터커넥트 연장부(236) 및 콘택트 돌출부(234)를 포함하는, 도 14에 도시된 바와 같은, 인터커넥트(240)를 형성한다. 일 실시예에서, 인터커넥트 연장부(236)는 인터커넥트 연장부 제1 부분(236a)과 실질적으로 대향하는 위치에 있을 수 있다.
도 15에 도시된 바와 같이, 마이크로 전자 디바이스(200)는 솔더(244)에 의해 외부 디바이스(242) 상의 본드 패드(246)에 인터커넥트 연장부(236)를 부착함으로써 외부 디바이스(242)에 부착될 수 있다. 솔더에 의한 부착은 이 기술분야의 통상의 기술자들에게 이해되는 바와 같이, 솔더(244)가 리플로우 온도로 가열되도록 요구한다. 그러나, 마이크로 전자 디바이스(200)와 외부 디바이스(242)가 솔더(244)의 리플로우 온도로부터 냉각될 때 그것들 사이에 상당한 열적 불일치 응력이 일어날 수 있다. 이러한 열적 불일치 기간 중에, 충분한 응력이 주어지면, 도전성 부착 층(212)에 의해 보호되지 않는 인터커넥트 연장부(236)의 부분은 도시된 바와 같이 외부 유전체(206)로부터 탈결합할 수 있다. 다시 말해, 인터커넥트 연장부(236)와 외부 유전체 층(206) 사이의 부착은 외부 유전체 층(206)으로부터 인터커넥트 연장부(236)가 탈결합하기에 충분히 약해서, 도전성 부착 층(212)에 의해 마이크로 전자 디바이스(200)에 고정되는 인터커넥트 연장부 제1 부분(236a)을 갖는 스프링형 탈결합된 인터커넥트(spring-like debonded interconnect)(250)를 생성한다.
이 탈결합된 인터커넥트(250)는 마이크로 전자 디바이스(200)에 주어지는 응력을 실질적으로 줄이거나 없앰으로써, 마이크로 전자 디바이스(200)에 대한 범프 전단 손상, 로우 K 층간 유전체 손상, 또는 임의의 다른 응력 관련 손상을 실질적으로 줄이거나 없앤다. 따라서, 이러한 실시예의 활용은 마이크로 전자 디바이스(200)에 걸쳐서 유전체 층들로서, 다공성 실리콘 이산화물 및 다공성 탄소 도핑된 실리콘 이산화물과 같은, 비교적 취약한 울트라 로우 K 층간 유전체(2.5보다 작은 유전 상수 값)의 이용을 허용할 것이다.
일 실시예에서, 외부 유전체 층(206) 및 인터커넥트 연장부(236)를 위한 물질들은 마이크로 전자 디바이스(200)가 외부 디바이스(242)에 부착되기 전에 인터커넥트 연장부(236)가 외부 유전체 층(206)으로부터 탈결합하지 않도록 선택된다. 특정 실시예에서, 외부 유전체 층(206)은 미국 캘리포니아 서니베일 JSR Micro로부터 이용가능한 WPR( TM )과 같은 감광성 유전체 물질, 또는 미국 미시건 미드랜드 Dow Corporation으로부터 이용가능한 Cyclotene®과 같은 벤조시클로부텐(benzocyclobutene)일 수 있고, 인터커넥트 연장부(236)는 구리 및 그의 합금들일 수 있다.
또한, 도 1과 관련하여 앞서 논의한 바와 같이, 탈결합은 일반적으로 마이크로 전자 디바이스의 주변 근처에서 국부화(localize)될 수 있고, 마이크로 전자 디바이스의 중심으로 더 전파하지 않을 수 있는데, 그 이유는, 마이크로 전자 디바이스의 다이 코너들 및 에지들에서의 응력은 에지로부터 멀리 이동함에 따라 빠르게 감소되기 때문이다. 따라서, 내부 인터커넥트들(예를 들어, 도 1의 점선(108) 내의 인터커넥트)에 대한 본 개시의 탈결합된 인터커넥트들의 실시예들을 제조할 필요가 없을 수 있다. 따라서, 내부 인터커넥트들은 더 큰 전류들을 운반하는 데 이용될 수 있고, 이로써, 이 기술분야의 통상의 기술자에게 이해되는 바와 같이, 본 개시의 인터커넥트들이 갖는 잠재적인 최대 전류 이슈들을 완화한다.
본 개시의 실시예들은 외부 디바이스(242)에 부착 전에 마이크로 전자 디바이스(200)의 핸들링에 관하여 상당한 이점들을 가질 수 있다. 일 실시예에서, 인터커넥트 연장부(236)와 외부 유전체 층(206) 사이의 부착은, 프로빙(probing), 웨이퍼 박막화(wafer thinning), 다이싱(dicing), 및 테이프 필링(tape peeling)과 같은 다양한 생산 단계들 중에 탈결합하지 않기에 충분한데, 그 이유는, 표 1에 도시된 바와 같이, 이러한 생산 단계들로부터의 응력이 외부 디바이스(242)에의 마이크로 전자 디바이스(200)의 부착 후 냉각 중에 응력들보다 적어도 6배 낮을 수 있기 때문이다.
Figure pct00001
따라서, 본 개시의 일 실시예에서, 인터커넥트는 약 20 MPa보다 큰 전단 응력들에서 인터커넥트 연장부(236)가 외부 유전체 층(206)에 대해 탈결합하도록 설계될 수 있다. 또한, 인터커넥트 연장부(236)는 외부 디바이스(242)에의 부착 전에 탈결합하지 않기 때문에, 마이크로 전자 디바이스(200)의 특별한 핸들링이 필요하지 않다.
본 개시의 실시예들은 또한 패키지(즉, 외부 디바이스에 부착된 마이크로 전자 디바이스)와 관련하여 상당한 이점들을 가질 수 있다. 부착에서 외부 디바이스와 관련하여 그의 위치를 고정하기 위해 마이크로 전자 디바이스의 코너 또는 에지에서 접착제 물질이 이용될 수 있지만, 탈결합된 인터커넥트는 언더필(underfill) 없이 50%를 넘는 응력을 줄일 수 있기 때문에, 응력 감소 목적을 위해 언더필이 필요하지 않을 수 있다. 또한, 이 기술분야의 통상의 기술자들에게 이해되는 바와 같이, 본 개시의 실시예들은 DCA(Direct Chip Attach)를 가능하게 할 수 있다.
인터커넥트 연장부(236)는 외부 유전체 층(206)에 대한 평면 관계에서, 비선형 모양들을 포함하는 다양한 모양들을 가질 수 있다는 것을 이해한다. 도 16에 도시된 바와 같이, 인터커넥트 연장부(236)는 아치형 인터커넥트(260)를 형성하기 위해 곡선 또는 아치 모양을 가질 수 있다. 이 곡선 모양은 인터커넥트 연장부(236)의 굽힘 모션(flexing motion)에 대해 더 큰 자유도를 허용한다. 다시 말해, 인터커넥트 연장부(236)가 비선형일 때, 그것은 도 16에서 회전 모션 Xr, Yr, 및 Zr로서 예시된 바와 같이, X, Y, 및/또는 Z 축에 대해 더 많이 회전할 수 있다. 움직임의 더 큰 자유도를 가지면, 인터커넥트 연장부(236)는 이 기술분야의 통상의 기술자에 의해 이해되는 바와 같이, 인터커넥트 연장부(236)가 탈결합된 후에 전단 응력들에 응답하여 더 쉽게 구부러질 수 있다. 물론, 인터커넥트 연장부(236) 모양은 다양한 모양들이 이용될 수 있기 때문에 움직임의 유사한 자유도를 실현하기 위해 곡선으로 될 필요가 없다는 것을 이해한다. 예를 들어, 인터커넥트 연장부(236)는 도 17에 도시된 바와 같이, 각을 이룬 인터커넥트(270)를 형성하기 위해 각들을 가질 수 있다.
앞서 논의된 바와 같이, 본 개시의 인터커넥트들은 마이크로 전자 디바이스(100)의 주변(106)에 근접하게 분포될 필요가 있을 뿐이고, 물론, 도 18에 도시된 바와 같이, 마이크로 전자 디바이스(100)의 전체 부착 표면(102)이 본 개시의 인터커넥트들(240)로 채워질 수 있다는 것을 이해한다.
다른 실시예에서, 도 19-25에 도시된 바와 같이, 콘택트 돌출부는 솔더 물질로부터 형성될 수 있다. 도 10에서 시작되어, 제2 마스크(222)는 도 19에 도시된 바와 같이, 제거될 수 있다. 도 20에 도시된 바와 같이, 시드 층(218)은 외부 유전체 층(206)의 부분들을 노출하기 위해, 예를 들어, 이 기술분야에 알려진 습식 또는 건식 식각 기법들에 의해서 제거될 수 있고, 이것은 인터커넥트 연장부(236)를 형성한다. 도 21에 도시된 바와 같이, 실리콘 질화물 층과 같은 솔더 유지 층(272)이 인터커넥트 연장부(236) 및 외부 유전체 층(206) 위에 퇴적될 수 있다. 솔더 유지 층(272)은 화학 증기 증착, 원자층 퇴적, 물리 증기 증착 등을 포함하지만 이것으로 한정되지 않는 이 기술분야에 알려진 임의의 기법에 의해 퇴적될 수 있다.
도 22에 도시된 바와 같이, 제3 마스크(228)는 인터커넥트 연장부(236) 상의 솔더 유지 층(272)의 일부분을 노출하기 위해 그것을 통해 제4 개구부(232)를 가지고 솔더 유지 층(272) 상에 패터닝될 수 있다. 제4 개구부(232)는 부착 층(212)에 의해 부착되는 인터커넥트 연장부(236)의 부분으로부터 먼 거리에 형성될 수 있다. 제3 마스크(228)는 포토레지스트 물질을 갖는 알려진 포토리소그래피 기법들을 포함하지만 이것으로 한정되지 않는, 이 기술분야에 알려진 임의의 방식으로 패터닝될 수 있다.
그 다음에 제4 개구부(232) 내의 솔더 유지 층(272)의 노출된 부분은, 도 23에 도시된 바와 같이 인터커넥트 연장부(236)의 일부분을 노출하기 위해, 예를 들어, 습식 또는 건식 식각에 의해서 제거될 수 있다. 도 24에 도시된 바와 같이, 이 기술분야에 알려진 임의의 방법에 의해, 제4 개구부(232)(도 23 참조) 내에 솔더 페이스트 물질(274)이 배치될 수 있다. 솔더 페이스트 물질(274)은 63% 주석/37% 납 솔더와 같은 납/주석 합금들, 또는 순수 주석과 같은 납 없는 솔더들, 또는 주석/비스무트, 공융(eutectic) 주석/은, 3원(ternary) 주석/은/구리, 공융 주석/구리, 및 유사한 합금들과 같은 높은 주석 함유 합금들(예를 들어, 90% 이상의 주석)을 포함하지만 이것으로 한정되지 않는 임의의 적절한 물질일 수 있다.
도 25에 도시된 바와 같이, 제3 마스크(228)는 임의의 알려진 기법에 의해서, 예를 들어, 화학적 박리 또는 애싱(산소 또는 불소의 플라즈마)에 의해서 제거될 수 있고, 콘택트 돌출부(276)를 형성하기 위해 솔더 페이스트(274)가 리플로우됨으로써, 인터커넥트(280)를 형성한다. 이 기술분야에 알려진 기술자들에게 이해되는 바와 같이, 솔더 유지 층(272)은 솔더 페이스트(274)가 리플로우될 때 인터커넥트 연장부(236)의 노출된 부분을 넘어서 솔더 페이스트(274)(도 24 참조)가 퍼지는 것을 방지한다.
발명의 다른 실시예에서, 도 26-29에 도시된 바와 같이, 외부 유전체와 인터커넥트 사이에 해방 물질 층(release material layer)이 배치될 수 있다. 도 7에서 시작하면, 해방 물질 층(282)은 도 26에 도시된 바와 같이, 외부 유전체 층(206) 및 나머지 도전성 부착 층(212)의 노출된 부분 위에 퇴적될 수 있다. 도 27에 도시된 바와 같이, 해방 물질 층 마스크(284)가 해방 물질 층(282) 상에 패터닝될 수 있다. 해방 물질 층 마스크(284)는 포토레지스트 물질을 갖는 알려진 포토리소그래피 기법들을 포함하지만 이것으로 한정되지 않는, 이 기술분야에 알려진 임의의 방식으로 패터닝될 수 있다. 해방 물질 층(282)의 노출된 부분들은 예를 들어, 습식 또는 건식 식각 기법들에 의해서 제거될 수 있다. 해방 층 마스크(284)는 그 다음에 도 28에 도시된 바와 같이, 임의의 알려진 기법에 의해서, 예를 들어, 화학적 박리 또는 애싱(산소 또는 불소의 플라즈마)에 의해서 제거될 수 있다.
해방 물질 층(282)은 탄소(탄소의 부착 특성은 이 기술분야의 통상의 기술자에게 이해되는 바와 같이 퇴적 조건들에 따라 조정될 수 있다), 알루미늄과 같은 귀금속, 및 산화 알루미늄, 산화철 등을 포함하지만 이것으로 한정되지 않는 금속 산화물들을 포함하지만 이것으로 한정되지 않는 다양한 물질로부터 형성될 수 있다. 금속 산화물은 산소 가스의 존재에서 금속을 스퍼터 퇴적하는 것에 의해 형성될 수 있다.
도 3-13과 관련하여 설명된 것들과 같은 프로세싱 단계들은 도전성 부착 층(212)에 부착된 인터커넥트 연장부 제1 부분(236a) 및 해방 층(282)에 인접한 인터커넥트 연장부 제2 부분(236b)을 갖는, 이 기술분야의 통상의 기술자에게 이해되는 바와 같이, 도 29에 도시된 바와 같은, 인터커넥트(290)가 생기도록 수행될 수 있다. 또한 도 19-25와 관련한 프로세싱 단계들은 해방 층(282) 및 솔더 콘택트 돌출부(276)를 갖는 인터커넥트가 생기도록 수행될 수 있다는 것을 이해한다. 해방 층(282)은 탈결합이 일어나기 전에 허용될 응력의 양을 조절하는 데 이용될 수 있다. 물론, 해방 층(282)은 외부 유전체 층으로부터 탈결합하거나, 인터커넥트 연장부(236)로부터 탈결합하거나, 또는 그 자체 내에서 탈결합할 수 있다는 것을 이해한다.
발명의 또 다른 실시예에서, 도 30-38에 도시된 바와 같이, 해방 물질 층은 부착 층의 퇴적 전에 외부 유전체와 인터커넥트 사이에 배치될 수 있다. 도 30은 그 위에 도전성 트레이스(204)를 갖는 제1 유전체 층(202)을 포함하는 마이크로 전자 디바이스(200)를 도시한다. 외부 유전체 층(206)은 제1 유전체 층(202) 및 도전성 트레이스(204) 위에 형성될 수 있고, 제1 개구부(208)는 도전성 트레이스(204)의 일부분을 노출하기 위해 외부 유전체 층(206)을 통해 연장한다.
도 31은 제1 유전체 층(202) 상에 그리고 제1 개구부(208) 내에 퇴적된 제1 마스크(214)를 도시하고, 제1 마스크(218)는 외부 유전체 층(218)의 일부분을 노출하기 위해 그 안에 제2 개구부(218) 패턴을 갖는다. 해방 물질 층(282)은 도 31에 더 도시된 바와 같이, 외부 유전체 층(206)의 노출된 영역들 및 패터닝된 제1 마스크(214) 상에 퇴적될 수 있다. 도 32에 도시된 바와 같이, 제1 마스크(214)는 외부 유전체 층(206) 상에 패터닝된 해방 물질 층(282)을 남기도록 제거될 수 있다. 도 33에 도시된 바와 같이, 도전성 부착 층(212)은 해방 물질 층(282), 외부 유전체 층(206) 위에, 그리고 제1 개구부(208) 내에 퇴적될 수 있다. 도 34에 도시된 바와 같이, 시드 층(218)은 외부 유전체 층(206) 및 나머지 도전성 부착 층(212)의 노출된 부분들 위에 퇴적될 수 있다.
제2 마스크(222)는 시드 층(218)의 일부분을 노출하는 제3 개구부(224)를 가지고 도 35에 도시된 바와 같이 시드 층(218) 상에 패터닝될 수 있다. 도 35의 어셈블리는 그 다음에 도 36에 도시된 바와 같이, 도전성 물질로 도금될 수 있어, 제3 개구부(224) 내에 도금된 영역(226)을 형성한다. 제2 마스크(222)는 도 37에 도시된 바와 같이 제거될 수 있다. 도 38에 도시된 바와 같이, 시드 층(218)은 외부 유전체 층(206)의 부분들을 노출하도록 제거될 수 있고, 이것은 인터커넥트 연장부(236)를 형성한다. 도 3-13 및 도 19-25와 관련하여 설명된 것들과 같은 프로세싱 단계들은 본 개시에 예시된 것들과 같은 인터커넥트가 생기도록 수행될 수 있다.
도 39는 탈결합된 인터커넥트를 제조하기 위한 프로세스(300)의 실시예의 흐름도를 도시한다. 프로세스는 블록(310)으로서 도시된 바와 같이, 외부 유전체 층 및 노출된 트레이스를 형성함으로써 시작할 수 있다. 부착 층은 블록(320)으로서 도시된 바와 같이, 노출된 트레이스에 근접하고 그에 접촉하는 외부 유전체 층의 부분 상에 형성될 수 있다. 옵션의 해방 층이 도 330에 도시된 바와 같이, 부착 층에 근접한 외부 유전체 층 상에 형성될 수 있다. 블록(340)으로서 도시된 바와 같이, 인터커넥트 연장부가 형성될 수 있고, 여기서 일부분이 부착 층에 부착될 수 있고, 일부분이 외부 유전체 층에 근접할 수 있다. 블록(350)으로서 도시된 바와 같이, 콘택트 돌출부가 부착 층으로서 먼 위치에 인터커넥트 연장부 상에 형성될 수 있다.
상세한 설명은 일러스트레이션들, 블록도들, 흐름도들, 및/또는 예들의 이용을 통해 디바이스들 및/또는 프로세스들의 다양한 실시예들을 설명하였다. 이러한 일러스트레이션들, 블록도들, 흐름도들, 및/또는 예들이 하나 이상의 기능들 및/또는 동작들을 포함하는 한, 각각의 일러스트레이션들, 블록도들, 흐름도들, 및/또는 예들 내의 각각의 기능 및/또는 동작은 광범위한 하드웨어, 소프트웨어, 펌웨어, 또는 그의 실질적으로 임의의 조합에 의해, 개별적으로 및/또는 집합적으로, 구현될 수 있다는 것을 이 기술분야의 통상의 기술자에 의해 이해될 것이다.
설명된 요지는 때때로 상이한 다른 컴포넌트들 내에 포함되거나 그와 접속된 상이한 컴포넌트들을 예시한다. 이러한 예시들은 단지 대표적인 것이고, 많은 대안적인 구조들이 동일한 기능을 실현하기 위해 구현될 수 있다는 것을 이해한다. 개념론적 의미에서, 동일한 기능을 실현하기 위한 컴포넌트들의 임의의 배열은 원하는 기능이 실현되도록 효과적으로 "연관(associated)"된다. 따라서, 특정 기능을 실현하기 위해 결합된 본원의 임의의 2개의 컴포넌트들은 구조들 또는 중간 컴포넌트들에 상관없이, 원하는 기능이 실현되도록 서로 "연관되는" 것으로서 볼 수 있다. 마찬가지로, 그렇게 연관된 임의의 2개의 컴포넌트들은 또한 원하는 기능을 실현하기 위해 서로 "동작가능하게 접속되는", 또는 "동작가능하게 결합되는" 것으로서 볼 수 있고, 그렇게 연관될 수 있는 임의의 2개의 컴포넌트들은 또한 원하는 기능을 실현하기 위해 서로 "동작가능하게 결합가능한" 것으로서 볼 수 있다. 동작가능하게 결합가능한의 특정 예들은, 물리적으로 결합가능한 및/또는 물리적으로 상호작용하는 컴포넌트들 및/또는 무선으로 상호작용가능한 및/또는 무선으로 상호작용하는 컴포넌트들 및/또는 논리적으로 상호작용하는 및/또는 논리적으로 상호작용가능한 컴포넌트들을 포함하고, 이것으로 한정되지 않는다.
본원 및 특히 첨부된 청구항들에 이용된 용어들은 일반적으로 "오픈(open)" 용어들로서 의도된다는 것이 이 기술분야의 통상의 기술자들에 의해 이해될 것이다. 일반적으로, "포함하는" 또는 "포함한다"라는 용어들은 각각 "포함하지만 그것으로 한정되지 않는" 또는 "포함하지만 그것으로 한정되지 않는다"로서 해석되어야 한다. 부가적으로, "갖는"이라는 용어는 "적어도 갖는"으로서 해석되어야 한다.
상세한 설명 내의 복수 및/또는 단수 용어들의 이용은 문맥 및/또는 응용에 적절하게 복수로부터 단수로 및/또는 단수로부터 복수로 번역될 수 있다.
또한, 요소들의 번호의 표시가 청구항에서 이용되는 경우, 청구항이 그렇게 한정되도록 하는 의도는 청구항에 명백하게 기재되고, 이러한 기재가 없으면 그러한 의도는 존재하지 않는다는 것이 이 기술분야의 통상의 기술자들에 의해 이해될 것이다. 부가적으로, 특정 수의 소개된 청구항 기재가 명백하게 기재된 경우, 이 기술분야의 통상의 기술자는 그러한 기재가 통상적으로 "적어도" 기재된 수를 의미하도록 해석되어야 함을 인식할 것이다.
명세서에서의 "실시예", "일 실시예", "일부 실시예들", "다른 실시예", 또는 "다른 실시예들"이라는 용어들의 이용은 하나 이상의 실시예들과 관련하여 설명된 특정 특징, 구조, 또는 특성이 적어도 일부 실시예들에 포함될 수 있고, 반드시 모든 실시예들에 포함되지 않을 수 있다는 것을 의미할 수 있다. 상세한 설명에서의 "실시예", "일 실시예", "다른 실시예", 또는 "다른 실시예들"이라는 용어들의 다양한 이용은 반드시 모두 동일한 실시예들을 가리키는 것은 아니다.
특정 예시적인 기법들이 다양한 방법들 및 시스템들을 이용하여 본원에 설명되고 도시되었지만, 청구된 요지 또는 그의 사상에서 벗어나지 않고, 다양한 다른 수정들이 행해질 수 있고, 등가물들이 치환될 수 있다는 것이 이 기술분야의 통상의 기술자들에 의해 이해되어야 한다. 부가적으로, 본원에 설명된 중심 개념에서 벗어나지 않고, 청구된 요지의 교시들로 특정 상황을 적응시키기 위해 많은 수정들이 행해질 수 있다. 따라서, 청구된 요지는 개시된 특정 예들로 한정되지 않고, 그러한 청구된 요지는 또한 첨부된 청구항들 및 그의 등가물들의 범위 내에 있는 모든 구현들을 포함할 수 있다는 것이 의도된다.

Claims (30)

  1. 인터커넥트(interconnect)로서,
    제1 부분 및 제2 부분을 갖는 인터커넥트 연장부(interconnect extension)를 포함하고,
    상기 인터커넥트 연장부의 제1 부분은 부착 층에 부착되고, 도전성 부착 층은 유전체 층에 부착되고,
    상기 인터커넥트 연장부의 제2 부분은 상기 유전체 층에 인접해 있고, 상기 인터커넥트 연장부의 제2 부분은 응력에 의해 상기 유전체 층으로부터 탈결합(debond)하도록 구성되는 인터커넥트.
  2. 제1항에 있어서, 상기 인터커넥트 연장부의 제2 부분은 약 20 MPa보다 큰 응력으로 상기 유전체 층으로부터 탈결합하도록 구성되는 인터커넥트.
  3. 제1항에 있어서, 상기 인터커넥트 연장부는 구리 함유 물질을 포함하는 인터커넥트.
  4. 제1항에 있어서, 상기 유전체 층은 감광성 유전체 물질을 포함하는 인터커넥트.
  5. 제1항에 있어서, 상기 도전성 부착 층은 티타늄 부착 층을 포함하는 인터커넥트.
  6. 제1항에 있어서, 상기 인터커넥트 연장부의 제2 부분 상의 콘택트 돌출부(contact projection)를 더 포함하는 인터커넥트.
  7. 제6항에 있어서, 상기 콘택트 돌출부는 솔더 콘택트 돌출부(solder contact projection)를 포함하는 인터커넥트.
  8. 제1항에 있어서, 상기 인터커넥트 연장부는 비선형 모양인 인터커넥트.
  9. 인터커넥트로서,
    제1 및 제2 부분을 갖는 인터커넥트 연장부 - 상기 인터커넥트 연장부의 제1 부분은 부착 층에 부착되고, 도전성 부착 층은 유전체 층에 부착됨 - ;
    상기 유전체 층에 인접해 있는 해방 층(release layer)을 포함하고,
    상기 인터커넥트 연장부의 제2 부분은 상기 해방 층에 인접해 있고, 상기 인터커넥트 연장부의 제2 부분은 응력에 의해 상기 해방 층에서 탈결합하도록 구성되는 인터커넥트.
  10. 제9항에 있어서, 상기 인터커넥트 연장부의 제2 부분은 약 20 MPa보다 큰 응력으로 상기 해방 층에서 탈결합하도록 구성되는 인터커넥트.
  11. 제9항에 있어서, 상기 해방 층은 탄소 해방 층을 포함하는 인터커넥트.
  12. 제9항에 있어서, 상기 해방 층은 금속 산화물 해방 층을 포함하는 인터커넥트.
  13. 제12항에 있어서, 상기 금속 산화물 해방 층은 산화철을 포함하는 인터커넥트.
  14. 제12항에 있어서, 상기 금속 산화물 해방 층은 산화 알루미늄을 포함하는 인터커넥트.
  15. 제9항에 있어서, 상기 도전성 부착 층은 티타늄 부착 층을 포함하는 인터커넥트.
  16. 제9항에 있어서, 상기 인터커넥트 연장부의 제2 부분 상의 콘택트 돌출부를 더 포함하는 인터커넥트.
  17. 제16항에 있어서, 상기 콘택트 돌출부는 솔더 콘택트 돌출부를 포함하는 인터커넥트.
  18. 제9항에 있어서, 상기 인터커넥트 연장부는 비선형 모양인 인터커넥트.
  19. 인터커넥트를 형성하는 방법으로서,
    도전성 트레이스를 노출하도록 그 안에 개구부를 갖는 유전체 층을 형성하는 단계;
    상기 유전체 층의 일부분 상에 상기 노출된 도전성 트레이스에 접촉하는 도전성 부착 층을 형성하는 단계;
    상기 부착 층에 부착되는 제1 부분 및 상기 유전체 층에 근접한 제2 부분을 갖는 인터커넥트 연장부를 형성하는 단계; 및
    상기 인터커넥트 연장부의 제2 부분을 탈결합하기 위해 상기 인터커넥트 연장부에 응력을 도입하는 단계
    를 포함하는 인터커넥트의 형성 방법.
  20. 제19항에 있어서, 상기 인터커넥트 연장부에 응력을 도입하는 단계는, 약 20 MPa보다 큰 응력을 도입하는 단계를 포함하는 인터커넥트의 형성 방법.
  21. 제19항에 있어서, 상기 인터커넥트 연장부를 형성하는 단계는, 구리 함유 인터커넥트 연장부를 형성하는 단계를 포함하는 인터커넥트의 형성 방법.
  22. 제19항에 있어서, 유전체 층을 형성하는 단계는, 감광성 유전체 물질을 형성하는 단계를 포함하는 인터커넥트의 형성 방법.
  23. 제19항에 있어서, 도전성 부착 층을 형성하는 단계는, 티타늄 부착 층을 형성하는 단계를 포함하는 인터커넥트의 형성 방법.
  24. 제19항에 있어서, 상기 인터커넥트 연장부와 상기 유전체 층 사이에 해방 층을 형성하는 단계를 더 포함하는 인터커넥트의 형성 방법.
  25. 제24항에 있어서, 상기 해방 층을 형성하는 단계는, 탄소 해방 층을 형성하는 단계를 포함하는 인터커넥트의 형성 방법.
  26. 제24항에 있어서, 상기 해방 층을 형성하는 단계는, 금속 산화물 해방 층을 형성하는 단계를 포함하는 인터커넥트의 형성 방법.
  27. 제26항에 있어서, 금속 산화물 해방 층을 형성하는 단계는, 산화철을 형성하는 단계를 포함하는 인터커넥트의 형성 방법.
  28. 제26항에 있어서, 금속 산화물 해방 층을 형성하는 단계는, 산화 알루미늄을 형성하는 단계를 포함하는 인터커넥트의 형성 방법.
  29. 제19항에 있어서, 상기 인터커넥트 연장부의 제2 부분 상에 콘택트 돌출부를 형성하는 단계를 더 포함하는 인터커넥트의 형성 방법.
  30. 제29항에 있어서, 상기 콘택트 돌출부를 형성하는 단계는, 솔더 콘택트 돌출부를 형성하는 단계를 포함하는 인터커넥트의 형성 방법.
KR1020127024924A 2010-04-08 2011-03-31 탈결합 인터커넥트 구조들 KR101375437B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/756,748 2010-04-08
US12/756,748 US8637778B2 (en) 2010-04-08 2010-04-08 Debond interconnect structures
PCT/US2011/030808 WO2011126925A2 (en) 2010-04-08 2011-03-31 Debond interconnect structures

Publications (2)

Publication Number Publication Date
KR20120128144A true KR20120128144A (ko) 2012-11-26
KR101375437B1 KR101375437B1 (ko) 2014-03-17

Family

ID=44760127

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127024924A KR101375437B1 (ko) 2010-04-08 2011-03-31 탈결합 인터커넥트 구조들

Country Status (5)

Country Link
US (3) US8637778B2 (ko)
KR (1) KR101375437B1 (ko)
CN (1) CN102835194B (ko)
TW (1) TWI495408B (ko)
WO (1) WO2011126925A2 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8637778B2 (en) 2010-04-08 2014-01-28 Intel Corporation Debond interconnect structures
US10050012B2 (en) * 2015-11-25 2018-08-14 International Business Machines Corporation Method for semiconductor die removal rework

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5148266A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies having interposer and flexible lead
US5518964A (en) * 1994-07-07 1996-05-21 Tessera, Inc. Microelectronic mounting with multiple lead deformation and bonding
US5989936A (en) * 1994-07-07 1999-11-23 Tessera, Inc. Microelectronic assembly fabrication with terminal formation from a conductive layer
US6429112B1 (en) * 1994-07-07 2002-08-06 Tessera, Inc. Multi-layer substrates and fabrication processes
WO1999040761A1 (en) 1998-02-09 1999-08-12 Tessera, Inc. Components with releasable leads
US6423907B1 (en) * 1998-02-09 2002-07-23 Tessera, Inc. Components with releasable leads
US6827584B2 (en) * 1999-12-28 2004-12-07 Formfactor, Inc. Interconnect for microelectronic structures with enhanced spring characteristics
US6824959B2 (en) * 2002-06-27 2004-11-30 Ppg Industries Ohio, Inc. Process for creating holes in polymeric substrates
DE10238523B4 (de) * 2002-08-22 2014-10-02 Epcos Ag Verkapseltes elektronisches Bauelement und Verfahren zur Herstellung
CN100492627C (zh) * 2005-10-24 2009-05-27 财团法人工业技术研究院 芯片结构、芯片封装结构及其工艺
US7696562B2 (en) * 2006-04-28 2010-04-13 Semiconductor Energy Laboratory Co., Ltd Semiconductor device
JP4344954B2 (ja) * 2006-10-03 2009-10-14 セイコーエプソン株式会社 素子基板の製造方法
US8637778B2 (en) 2010-04-08 2014-01-28 Intel Corporation Debond interconnect structures

Also Published As

Publication number Publication date
KR101375437B1 (ko) 2014-03-17
US20160133596A1 (en) 2016-05-12
US9461010B2 (en) 2016-10-04
US8637778B2 (en) 2014-01-28
CN102835194B (zh) 2016-07-06
TW201206268A (en) 2012-02-01
US20110247872A1 (en) 2011-10-13
US20140106560A1 (en) 2014-04-17
WO2011126925A2 (en) 2011-10-13
TWI495408B (zh) 2015-08-01
CN102835194A (zh) 2012-12-19
WO2011126925A3 (en) 2012-02-02
US9269686B2 (en) 2016-02-23

Similar Documents

Publication Publication Date Title
US8513810B2 (en) Semiconductor device and method of manufacturing same
US9391036B2 (en) Semiconductor device and manufacturing method thereof
CN102208388B (zh) 半导体装置以及半导体装置的制造方法
JP2001177010A (ja) 配線基板、配線基板を有する半導体装置、及び、その製造方法、実装方法
JP5064632B2 (ja) 相互接続構造を形成するための方法及び装置
JP2016086069A (ja) 半導体素子および半導体装置
JP2010272737A (ja) 半導体装置の製造方法
JP2005268765A (ja) 半導体装置の製造方法
JP5830702B2 (ja) 回路装置の製造方法
JP2017168503A (ja) 電子部品の製造方法及び電子部品の製造装置
TWI556327B (zh) 可靠的裝置組合
JP5562438B2 (ja) 電子部品実装体、電子部品、基板
KR101375437B1 (ko) 탈결합 인터커넥트 구조들
US10256117B2 (en) Manufacturing method and wiring substrate with through electrode
JP4094574B2 (ja) 半導体装置及びその製造方法
JP2008147307A (ja) 回路基板およびこれを用いた半導体モジュール
JP2005322948A (ja) 半導体集積回路装置
JP2006120931A (ja) 半導体装置とその製造方法、および３次元半導体装置
JP2018204066A (ja) 電極形成方法及び半導体素子電極構造
JP4119740B2 (ja) 半導体装置の製造方法
JP2011091087A (ja) 半導体装置とその製造方法
JP2010092974A (ja) 半導体装置及びその製造方法、並びに電子装置
JP2006120803A (ja) 半導体装置及び半導体装置の製造方法
JP2012049481A (ja) インターポーザ、半導体パッケージ、インターポーザの製造方法及び半導体パッケージの製造方法
JP2007317860A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170302

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190227

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20200227

Year of fee payment: 7