CN102835194B - 解除键合互连结构 - Google Patents

解除键合互连结构 Download PDF

Info

Publication number
CN102835194B
CN102835194B CN201180017441.7A CN201180017441A CN102835194B CN 102835194 B CN102835194 B CN 102835194B CN 201180017441 A CN201180017441 A CN 201180017441A CN 102835194 B CN102835194 B CN 102835194B
Authority
CN
China
Prior art keywords
interconnection
layer
extension
dielectric layer
microelectronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201180017441.7A
Other languages
English (en)
Other versions
CN102835194A (zh
Inventor
Q·马
J·何
P·莫罗
P·B·菲舍尔
S·巴拉克夏南
S·拉达克里希南
T·T·安徳留先科夫
G·许
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN102835194A publication Critical patent/CN102835194A/zh
Application granted granted Critical
Publication of CN102835194B publication Critical patent/CN102835194B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • B23K1/0016—Brazing of electronic components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H05K3/4015—Surface contacts, e.g. bumps using auxiliary conductive elements, e.g. pieces of metal foil, metallic spheres
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/245—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1028—Thin metal strips as connectors or conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

本主题涉及微电子装置制造领域。在至少一个实施例中，本主题涉及互连的形成，在微电子装置附着至外部装置之后的冷却过程中，所述互连的一部分变得与所述微电子装置解除键合。解除键合的部分允许互连产生挠曲，并吸收应力。

Description

解除键合互连结构
技术领域
本发明总体上涉及微电子装置，并且更具体地涉及一种互连。
背景技术
微电子装置通常利用已经形成于微电子装置的键合焊盘上的互连连接至诸如印刷电路板的外部装置。为了将微电子装置安装到所述外部装置上，将所述微电子装置置于与所述外部装置上的对应键合焊盘对准的位置上，并附着至所述键合焊盘上。在使微电子装置通过焊料附着至外部装置时，通过加热、施压和/或声能使焊料回流，以确保微电子装置与外部装置键合焊盘的互连。
发明内容
根据本发明的一个实施例，提供了一种互连。该互连包括：具有第一部分和第二部分的互连延伸部；所述互连延伸部的所述第一部分粘附至导电粘附层，其中所述导电粘附层的一部分和所述互连的所述第一部分的一部分延伸到微电子装置的电介质层中，所述导电粘附层粘附至所述电介质层；与所述电介质层毗连的金属氧化物释放层；以及所述互连延伸部的所述第二部分毗连所述金属氧化物释放层，其中所述互连延伸部的所述第二部分适于在由热膨胀失配导致的应力作用下在所述金属氧化物释放层处与所述微电子装置的所述电介质层解除键合。
附图说明
在说明书的结束部分具体指出了并且明确主张了本公开的主题。通过结合附图给出的下述说明和所附权利要求，本公开的上述和其他特征将变得更为充分地显而易见。应当理解，附图只是描绘了根据本公开的几个实施例，因此不应将其视为限定本公开的范围。通过采用附图以额外的特异性和细节描述了本公开，因而能够更加容易地确定本公开的优点，其中：
图1示出了微电子装置的附着表面的平面图；
图2示出了沿图1的微电子装置的线2的互连的侧视截面图；
图3-14示出了形成互连的过程的一个实施例的侧视截面图；
图15是附着至外部装置的微电子装置的互连的侧视截面图；
图16是互连的一个实施例的斜视图；
图17是互连的另一实施例的斜视图；
图18示出了具有本公开的互连的微电子装置的附着表面的平面图；
图19-25示出了形成互连的过程的另一实施例的侧视截面图；
图26-29示出了形成互连的过程的又一实施例的侧视截面图；
图30-38示出了形成互连的过程的又一实施例的侧视截面图；以及
图39是形成互连的过程的实施例的流程图。
具体实施方式
在下文的具体实施方式中，将参考附图，所述附图以举例说明的方式示出了可以实践所主张的主题的具体实施例。对这些实施例给出了充分详细的说明，从而使本领域技术人员能够实践所述主题。应当理解，尽管各个实施例是不同的，但是未必是相互排斥的。例如，在不背离所主张的主题的精神和范围的情况下，可以在其他实施例内实施在文中结合某一实施例描述的特定特征、结构或特性。此外，应当理解，在不背离所主张的主题的精神和范围的情况下可以对所公开的每一实施例中的各个元件的位置和布置做出修改。因此，不应从限定的意义上考虑下述详细说明，所述主题的范围仅由所附权利要求限定，其中，要连同赋予所附权利要求权利的全套等同要件对权利要求加以适当的解释。在附图中，几幅图中的类似附图标记表示相同或类似的元件或功能，而且其中描绘的元件未必是相互按比例绘制的，相反可能使个体元件放大或缩小，其目的在于使所述元件在本说明书的语境下更易于理解。
本主题的实施例涉及微电子装置的制造。在至少一个实施例中，本主题涉及互连的形成，在微电子装置遇到预定量的应力时，所述互连的一部分将变得与所述微电子装置解除键合，其中，一般是在附着到外部装置之后的冷却过程中遇到所述应力。互连的解除键合的部分允许其产生挠曲，并吸收应力。
图1是诸如微处理器、存储装置、专用集成电路等的微电子装置100的附着表面102的平面图。参考图1和图2，可以使多个互连104(被示为焊球)物理和电气连接至紧贴微电子装置附着表面102的键合焊盘112(参考图2)。可以使所述键合焊盘112物理和电气连接至导电迹线(被示为虚线114)，所述迹线在微电子装置100的集成电路内对信号和/或功率进行路由。
在将微电子装置100附着至诸如印刷电路板的外部装置(未示出)时，微电子装置100和外部装置之间的热膨胀失配能够导致高剪切应力，尤其是在微电子装置100的边缘106的附近。所述高剪切应力能够导致凸点切断(例如，互连104与键合焊盘112或外部装置(未示出)脱离)，并且能够导致微电子装置100内的层间电介质裂隙(未示出)，这是本领域技术人员将能够理解的。一般而言，最大的剪切应力水平接近微电子装置边缘106，并且随着从微电子装置边缘106朝向微电子装置100的中心110移动而迅速降低。在一个实施例中，所述剪切应力水平充分低到足以在虚线108处以及一直朝向微电子装置100的中心110都能够避免造成由凸点切断或层间电介质裂隙造成的危害。
图3-14示出了本说明书的主题的实施例。图3示出了包括第一电介质层202的微电子装置200，所述第一电介质层202具有位于其上的导电迹线204。可以在所述第一电介质层202和导电迹线204之上形成外侧电介质层206，其中，第一开口208穿过所述外侧电介质层206延伸，从而露出导电迹线204的一部分。所述第一电介质层202和/或外侧电介质层206可以是氧化硅、氮化硅或低K电介质材料(即，具有比氧化硅的低的介电常数“K”的电介质材料)，其包括但不限于掺碳二氧化硅和掺氟二氧化硅。可以通过任何已知技术形成第一电介质层202、导电迹线204和外侧电介质层206，这是本领域技术人员所理解的。
图4示出了形成于外侧电介质层206之上以及第一开口208之内的诸如钛及其合金的导电粘附层212。可以通过任何已知的淀积技术形成导电粘附层212，其包括但不限于化学气相淀积、原子层淀积、物理气相淀积等。
图5示出了导电粘附层212上的图案化第一掩模214。第一掩模214中的第二开口216暴露了导电粘附层212的紧邻第一开口208的一部分(参考图4)。可以通过本领域已知的任何方式使第一掩模214图案化，其包括但不限于已知的采用光致抗蚀剂材料的光刻技术。如图6所示，同样地可以通过湿法或干法蚀刻技术去除通过第二开口216露出的导电粘附层212的一部分。之后，可以通过任何已知技术，例如，通过化学剥离或灰化(氧和/或氟)去除第一掩模214，如图7所示。
如图8所示，可以在外侧电介质层206的露出部分和剩余的导电粘附层212之上淀积种子层218。种子层218可以是金属，其包括但不限于铜、银、铝、金及其合金。种子层218可以由任何已知的淀积技术形成，所述技术包括但不限于化学气相淀积、原子层淀积、物理气相淀积等。
可以使种子层218上的第二掩模222图案化，如图9所示，所述掩模具有使种子层218的一部分露出的第三开口224。可以通过本领域已知的任何方式使第二掩模222图案化，其包括但不限于已知的采用光致抗蚀剂材料的光刻技术。可以按照接下来形成的互连所需的图案设定第三开口224的形状，将对此予以讨论。
之后，采用导电材料对图9的组件进行电镀，如图10所示，从而在第三开口224内形成电镀区域226。可以通过本领域已知的任何方法实现所述电镀，其包括但不限于无电镀和电镀。所述导电材料可以是包括但不限于铜、银、铝、金及其合金的金属。与电镀区域226毗邻的种子层218可以包含于所述电镀材料内。
可以通过诸如化学剥离或灰化(氧和/或氟)的任何已知技术去除第二掩模222，并且如图11所示，可以在电镀区域226和种子层218上使第三掩模228图案化，该掩模具有使电镀区域226的一部分露出的第四开口232。可以在与第一开口208相隔一定距离的位置在电镀区域226之上形成第四开口232(参考图3)。可以通过本领域已知的任何方法使第三掩模228图案化，其包括但不限于已知的采用光致抗蚀剂材料的光刻技术。
之后，采用导电材料对图11的组件电镀，如图12所示，从而在第三开口232内形成接触突起234。可以通过本领域已知的任何方法实现所述电镀，其包括但不限于无电镀和电镀。所述导电材料可以是包括但不限于铜、银、铝、金及其合金的金属。
可以通过任何已知技术，例如，化学剥离或会话(氧和/或氟)去除第三掩模228，如图13所示。之后，通过(例如)本领域已知的湿法或干法蚀刻技术去除不受电镀区域226保护的种子层218和导电粘附层212的部分，从而露出外侧电介质层206的一部分，由此形成图14所示的互连240，其包括互连延展部236和接触突起234，互连延展部236的第一部分236a附着至导电粘附层212，第二部分236b附着至相邻的外侧电介质层206。在一个实施例中，互连延展部236可以处于与互连延伸部的第一部分236a基本相对(oppose)的位置上。
如图15所示，可以采用焊料244使互连延伸部236附着到外部装置242上的键合焊盘246上，从而使微电子装置200附着到外部装置242上。本领域技术人员将理解，通过焊料的附着要求将焊料244加热到回流温度上。然而，随着微电子装置200和外部装置242从焊料244的回流温度冷却下来，在它们之间将产生显著的热失配应力。在这一热失配期间，如果赋予充分的应力，那么未受导电粘附层212固定的互连延伸部236的部分能够与外侧电介质层206解除键合，如图所示。换言之，互连延伸部236和外侧电介质层206之间具有充分弱的附着，从而使互连延伸部236与外侧电介质层206解除键合，由此建立类似于弹簧的解除了键合的互连250，其中，互连延伸部第一部分236a采用导电粘附层212固定至微电子装置200。
这一解除了键合的互连250充分降低或消除了施加到微电子装置200上的应力，从而充分降低或消除了凸起剪切损坏、低K层间电介质损坏或者对微电子装置200造成的任何其他与应力相关的损坏。因而，这样的实施例的采用将允许使用相对较脆的超低K层间电介质(具有低于2.5的介电常数值)作为整个微电子装置200内的电介质层，例如，所述电介质为多孔二氧化硅和多孔掺碳二氧化硅。
在一个实施例中，对外侧电介质层206和互连延伸部236的材料加以选择，从而在使微电子装置200附着至外部装置242之前不会使互连延伸部236与外侧电介质层206解除键合。在一个具体实施例中，外侧电介质层206可以是光敏电介质材料，例如，可以从美国加利福尼亚州桑尼维尔的JSRMicro得到的WPR(TM)，或者可以是苯并环丁烯，例如，可以从美国密歇根州米德兰的DowCorporation得到的而互连延伸部236则可以是铜或其合金。
此外，如前文参考图1所讨论的，一般可以使解除键合局限在微电子装置的边缘附近，而不使其向微电子装置的中央进一步传播，因为在离开所述边缘之后管芯拐角和微电子装置边缘处的应力迅速降低。因此，没有必要为内部互连(例如图1的虚线108内的互连)制造本公开的解除键合互连实施例。因而，内部互连可以用来承载较大的电流，从而缓和本公开的互连所存在的潜在最大电流问题，这一点本领域技术人员可以理解。
由于在将微电子装置200附着至外部装置242之前对微电子装置进行处理，因而本公开的实施例具有显著的优点。在一个实施例中，互连延伸部236和外侧电介质层206之间的粘附足以使其在诸如探测(probing)、晶片减薄、划片和带剥离的各种制造步骤中不发生解除键合，因为来自于这样的制造步骤的应力可以比将微电子装置200附着到外部装置242上之后的冷却过程中的应力至少小6倍，如表1所示。
剪切应力(MPa)
探测 ～10-20MPa
减薄 ～0.01-0.02MPa
划片/剥离 ～5-15MPa
微电子装置附着 ～120-140MPa
表1
因而，在本公开的一个实施例中，可以将所述互连设计为使互连延伸部236在剪切应力大于20MPa左右时与外侧电介质层206解除键合。此外，由于在附着至外部装置242之前，互连延伸部236不发生解除键合，因而无需对微电子装置200进行特殊的操纵。
就封装(即，使微电子装置附着到外部装置上)而言，本公开的实施例也具有显著的优点。尽管在附着时在微电子装置的拐角或边缘处可能需要胶粘剂材料使其相对于外部装置固定其位置，但是并不需要为了降低应力的目的而进行底部填充，因为在无需底部填充的情况下所述解除键合的互连就能够使应力降低50％以上。此外，本领域技术人员应当理解，本公开的实施例能够实现直接芯片附着(DCA)。
应当理解，在与外侧电介质层206具有平面关系的情况下，互连延伸部236可以具有各种形状，包括非直线形状。如图16所示，互连延伸部236可以具有弯曲或弓状，以形成弓状互连260。这一弯曲形状为互连延伸部236的挠曲运动提供了更大的自由度。换言之，在互连延伸部236非直线时，其将具有更大的围绕X、Y和/或Z轴旋转的能力，如图16中的旋转运动Xr、Yr和Zr所示。具有更大的移动自由度将允许互连延伸部236在互连延伸部236解除键合之后更易于响应于剪切应力发生挠曲，这是本领域技术人员将理解的。当然，应当理解，互连延伸部236的形状未必一定是弯曲的才能达到类似的移动自由度，可以采用各种形状。例如，如图17所示，互连延伸部236可以具有角度，从而形成有角度互连270。
尽管如前所讨论的，本公开的互连可以只须分布在微电子装置100的边缘106附近，但是当然可以理解，如图18所示，可以使本公开的互连240遍布在微电子装置100的整个附着表面102上。
在另一实施例中，如图19-25所示，接触突起可以由焊料材料形成。从图10开始，可以去除第二掩模222，如图19所示。如图20所示，可以通过本领域已知的湿法或干法蚀刻技术去除种子层218，以露出外侧电介质层206的一部分，由此形成了互连延伸部236。如图21所示，可以在互连延伸部236和外侧电介质层206之上淀积诸如氮化硅层的焊料保留层272。可以通过本领域已知的任何技术淀积所述焊料保留层272，所述技术包括但不限于化学气相淀积、原子层淀积、物理气相淀积等。
如图22所示，可以使焊料保留层272上的第三掩模228图案化为具有第四开口232，所述第四开口贯穿所述掩模，从而使互连延伸部236上的焊料保留层272的部分露出。可以在与互连延伸部236的通过粘附层212粘附的部分相距一定距离的位置处形成第四开口232。可以通过本领域已知的任何方法使第三掩模228图案化，其包括但不限于已知的采用光致抗蚀剂材料的光刻技术。
之后，可以通过(例如)湿法或干法蚀刻去除第四开口232内的所露出的焊料保留层272的部分，从而露出互连延伸部236的一部分，如图23所示。如图24所示，可以通过本领域已知的任何方法将焊膏材料274设置到所述第四开口内(参考图23)。焊膏材料274可以是任何适当的材料，其包括但不限于铅/锡合金，例如，63％锡/37％铅焊料，或者无铅焊料，例如，纯锡或高锡含量合金(例如，90％或更高含量的锡)，例如，锡/铋合金、低共熔锡/银合金、三元锡/银/铜合金、低共熔锡/铜合金以及类似合金。
如图25所示，可以通过诸如化学剥离或灰化(氟或氧中的等离子体)的任何已知技术去除第三掩模228，并使焊膏274回流，以形成接触突起276，由此形成互连280。本领域技术人员将理解，在使焊膏274回流时，焊料保留层272避免了焊膏274(参考图24)扩展到互连延伸部236的露出部分以外。
在本发明的另一实施例中，如图26-29所示，可以在所述外侧电介质和所述互连之间设置释放材料层。
从图7开始，可以在外侧电介质层206的露出部分和剩余的导电粘附层212之上淀积释放材料层282，如图26所示。可以在释放材料层282上使释放材料层掩模284图案化，如图27所示。可以通过本领域已知的任何方式使释放材料层掩模284图案化，其包括但不限于已知的采用光致抗蚀剂材料的光刻技术。例如，可以通过湿法或干法蚀刻技术去除所述释放材料层282的露出部分。之后，可以通过任何已知技术，例如，通过化学剥离或灰化(氧和/或氟中的等离子体)去除释放层掩模284，如图28所示。
释放材料层282可以由各种材料形成，其包括但不限于碳(其中，可以根据淀积条件调节碳的粘附特性，这是本领域技术人员所能理解的)、诸如铝的贵金属以及包括但不限于氧化铝、氧化铁等的金属氧化物。可以通过存在氧气的情况下的溅射淀积形成所述金属氧化物。
本领域技术人员可以理解，随后可以实施诸如参考图3-13描述的步骤的处理步骤，从而得到互连290，如图29所示，其中，互连延伸部第一部分236a粘附至导电粘附层212，互连延伸部第二部分236b与释放层282相邻。也可以理解，随后还可以实施参考图19-25所述的处理步骤，从而得到具有释放层282和焊料接触突起276的互连。可以采用释放层282调节发生解除键合之前将容忍的应力的量。当然可以理解，释放层282能够与外侧电介质层解除键合，与互连延伸部236解除键合，或者在其自身内发生解除键合。
在本发明的又一实施例中，如图30-38所示，可以在淀积所述粘附层之前在所述外侧电介质和所述互连之间设置释放材料层。图30示出了包括第一电介质层202的微电子装置200，所述第一电介质层202具有处于其上的导电迹线204。可以在所述第一电介质层202和导电迹线204之上形成外侧电介质层206，其中，第一开口208穿过所述外侧电介质层206延伸，从而露出导电迹线204的一部分。
图31示出了淀积于第一电介质层202上和第一开口208内的第一掩模214，其中，所述第一掩模218具有位于其内的第二开口218，从而露出外侧电介质层218的一部分。可以在图案化的第一掩模214和外侧电介质层206的露出区域上淀积释放材料层282，图31对此给出了进一步的图示。如图32所示，可以去除第一掩模214，从而保留在外侧电介质层206上图案化的释放材料层282。如图33所示，可以在释放材料层282、外侧电介质层206之上以及第一开口208内淀积导电粘附层212。如图34所示，可以在外侧电介质层206的露出部分和剩余导电粘附层212之上淀积种子层218。
可以使种子层218上的第二掩模222图案化，如图35所示，所述掩模具有使种子层218的一部分露出的第三开口224。之后，采用导电材料对图35的组件进行电镀，如图36所示，从而在第三开口224内形成电镀区域226。如图37所示，可以去除第二掩模222。如图38所示，可以去除种子层218，从而露出外侧电介质层206的一部分，由此形成了互连延伸部236。随后可以实施诸如参考图3-13和图19-25描述的步骤的处理步骤，从而得到诸如本公开中给出了图示的那些互连的互连。
图39示出了制造解除了键合的互连的过程300的实施例的流程图。所述过程可以从形成外侧电介质层和露出的迹线开始，将其示为块310。可以在外侧电介质层的紧邻所露出的迹线的部分上并且接触所露出的迹线形成粘附层，如块320所示。可以在紧邻所述粘附层的外侧电介质层上形成任选的释放层，如图330所示。可以形成互连延伸部，其中，一部分粘附至所述粘附层，一部分可以紧贴所述外侧电介质层，如块340所示。可以在远离粘附层的位置上在所述互连延伸部上形成接触突起，如块350所示。
具体实施方式部分已经利用示意图、方框图、流程图和/或例子描述了装置和/或过程的各种实施例。在这样的示意图、方框图、流程图和/或例子含有一项或多项功能和/或操作的情况下，本领域技术人员应当理解，可以通过各种各样的硬件、软件、固件或者几乎其任意组合以个体和/或集体的方式对每一示意图、方框图、流程图和/或例子中的每一功能和/或操作加以实现。
所描述的主题有时示出了包含于不同的其他部件内的或者与不同的其他部件连接的不同部件。应当理解，这样的图示只是示范性的，可以实现很多替代结构来实现相同的功能。从概念的意义上来讲，任何实现相同功能的部件布置都是实际“相关”的，从而实现预期的功能。因而，可以将文中任何两个结合起来实现具体的功能的部件看作彼此“相关”，从而实现预期的功能，而不管结构或者中间部件如何。类似地，可以将任何两个如此相关的部件视为相互“操作连接”或“操作耦合”，以实现预期功能，也可以将任何两个如此相关的部件视为“可相互操作耦合”，以实现预期功能。可操作耦合的具体例子包括但不限于可物理配对的和/或发生物理相互作用的部件和/或可无线相互作用的和/或发生无线相互作用的部件和/或发生逻辑相互作用的和/或可逻辑相互作用的部件。
本领域技术人员将理解文中采用的词汇，尤其是所附权利要求中采用的词汇一般具有作为“开放性”词汇的用意。一般而言，“包括”一词应当被解释为“包括但不限于”。此外，“具有”一词应当被解释为“至少具有”。
可以根据语境和/或应用酌情对具体实施方式部分中采用的复数和/或单数词语进行从复数到单数和/或从单数到复数的转换。
本领域技术人员还应当理解，如果在权利要求中采用了元件数量的指示，那么将在所述权利要求中明确阐述对所述权利要求做出这样的限定的意图，如果没有这样的阐述，就不存在这样的意图。此外，如果明确阐述了所引入的权利要求阐述的具体数量，那么本领域技术人员将认识到通常应当将这样的阐述解释成是指“至少”所阐述的数量。
说明书对词语“实施例”、“一个实施例”、“一些实施例”、“另一实施例”或者“其他实施例”的使用可以指至少在一些实施例中，而未必在所有的实施例中均包括联系一个或多个实施例描述的具体特征、结构或特点。在具体实施方式中对词语“实施例”、“一个实施例”、“另一实施例”或“其他实施例”的各种使用未必都是指相同的实施例。
尽管文中采用各种方法和系统对某些示范性技术进行了描述和图示，但是本领域技术人员应当理解，在不背离所主张的主题或其精神的情况下可以做出各种其他修改或者采用等价方案代替。此外，在不背离文中描述的核心原理的情况下，可以做出很多种修改，从而使具体的情况适于所主张的主题的教导。因此，其旨在表明所主张的主题不限于所公开的具体例子，相反这样的所主张的主题还可以包括落在所附权利要求及其等同要件的范围内的所有实现。

Claims (12)

1.一种互连，包括：
具有第一部分和第二部分的互连延伸部；
所述互连延伸部的所述第一部分粘附至导电粘附层，其中所述导电粘附层的一部分和所述互连的所述第一部分的一部分延伸到微电子装置的电介质层中，所述导电粘附层粘附至所述电介质层；
与所述电介质层毗连的金属氧化物释放层；以及
所述互连延伸部的所述第二部分毗连所述金属氧化物释放层，其中所述互连延伸部的所述第二部分适于在由热膨胀失配导致的应力作用下在所述金属氧化物释放层处与所述微电子装置的所述电介质层解除键合。
2.根据权利要求1所述的互连，其中，所述互连延伸部的所述第二部分适于在大于20MPa的应力下在所述金属氧化物释放层处解除键合。
3.根据权利要求1所述的互连，其中，所述金属氧化物释放层被替换为碳释放层。
4.根据权利要求1所述的互连，其中，所述互连延伸部包括含有铜的材料。
5.根据权利要求1所述的互连，其中，所述电介质层包括光敏电介质材料。
6.根据权利要求1所述的互连，其中，所述金属氧化物释放层包括氧化铁。
7.根据权利要求1所述的互连，其中，所述金属氧化物释放层包括氧化铝。
8.根据权利要求1所述的互连，其中，所述导电粘附层包括钛粘附层。
9.根据权利要求1所述的互连，还包括所述互连延伸部的所述第二部分上的接触突起。
10.根据权利要求9所述的互连，其中，所述接触突起包括焊料接触突起。
11.根据权利要求1所述的互连，其中，所述互连延伸部具有非直线形状。
12.根据权利要求1所述的互连，其中，所述金属氧化物释放层在所述互连延伸部和所述电介质层之间。
CN201180017441.7A 2010-04-08 2011-03-31 解除键合互连结构 Expired - Fee Related CN102835194B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/756,748 US8637778B2 (en) 2010-04-08 2010-04-08 Debond interconnect structures
US12/756,748 2010-04-08
PCT/US2011/030808 WO2011126925A2 (en) 2010-04-08 2011-03-31 Debond interconnect structures

Publications (2)

Publication Number Publication Date
CN102835194A CN102835194A (zh) 2012-12-19
CN102835194B true CN102835194B (zh) 2016-07-06

Family

ID=44760127

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180017441.7A Expired - Fee Related CN102835194B (zh) 2010-04-08 2011-03-31 解除键合互连结构

Country Status (5)

Country Link
US (3) US8637778B2 (zh)
KR (1) KR101375437B1 (zh)
CN (1) CN102835194B (zh)
TW (1) TWI495408B (zh)
WO (1) WO2011126925A2 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8637778B2 (en) 2010-04-08 2014-01-28 Intel Corporation Debond interconnect structures
US10050012B2 (en) * 2015-11-25 2018-08-14 International Business Machines Corporation Method for semiconductor die removal rework

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5148266A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies having interposer and flexible lead
US6429112B1 (en) * 1994-07-07 2002-08-06 Tessera, Inc. Multi-layer substrates and fabrication processes
US5518964A (en) 1994-07-07 1996-05-21 Tessera, Inc. Microelectronic mounting with multiple lead deformation and bonding
US5989936A (en) * 1994-07-07 1999-11-23 Tessera, Inc. Microelectronic assembly fabrication with terminal formation from a conductive layer
EP1059019A4 (en) * 1998-02-09 2007-10-17 Tessera Inc COMPONENTS HAVING DETACHABLE WIRES
US6423907B1 (en) * 1998-02-09 2002-07-23 Tessera, Inc. Components with releasable leads
US6827584B2 (en) * 1999-12-28 2004-12-07 Formfactor, Inc. Interconnect for microelectronic structures with enhanced spring characteristics
US6824959B2 (en) * 2002-06-27 2004-11-30 Ppg Industries Ohio, Inc. Process for creating holes in polymeric substrates
DE10238523B4 (de) * 2002-08-22 2014-10-02 Epcos Ag Verkapseltes elektronisches Bauelement und Verfahren zur Herstellung
CN100492627C (zh) * 2005-10-24 2009-05-27 财团法人工业技术研究院 芯片结构、芯片封装结构及其工艺
US7696562B2 (en) * 2006-04-28 2010-04-13 Semiconductor Energy Laboratory Co., Ltd Semiconductor device
JP4344954B2 (ja) * 2006-10-03 2009-10-14 セイコーエプソン株式会社 素子基板の製造方法
US8637778B2 (en) 2010-04-08 2014-01-28 Intel Corporation Debond interconnect structures

Also Published As

Publication number Publication date
US8637778B2 (en) 2014-01-28
WO2011126925A2 (en) 2011-10-13
US9269686B2 (en) 2016-02-23
KR101375437B1 (ko) 2014-03-17
US9461010B2 (en) 2016-10-04
US20160133596A1 (en) 2016-05-12
US20110247872A1 (en) 2011-10-13
TWI495408B (zh) 2015-08-01
US20140106560A1 (en) 2014-04-17
KR20120128144A (ko) 2012-11-26
WO2011126925A3 (en) 2012-02-02
TW201206268A (en) 2012-02-01
CN102835194A (zh) 2012-12-19

Similar Documents

Publication Publication Date Title
TWI223419B (en) Semiconductor device and method of manufacturing the same
TWI261343B (en) Semiconductor device and method of manufacturing the same
JP2005175019A (ja) 半導体装置及び積層型半導体装置
TW200302529A (en) Flip chip type semiconductor device and method of manufacturing the same
JP6406975B2 (ja) 半導体素子および半導体装置
TW200403827A (en) Methods of forming electronic structures including conductive shunt layers and related structures
TW517270B (en) Semiconductor device, production method thereof, and coil spring cutting jig and coil spring guiding jig applied thereto
TW200830493A (en) Electronic component
JP6928896B2 (ja) 実装基板及び実装基板の製造方法
JP2010272737A (ja) 半導体装置の製造方法
TWI380423B (en) Substrate structure and manufacturing method thereof
JP5385452B2 (ja) 半導体装置の製造方法
TWI506747B (zh) 製造具有一液晶聚合物焊料光罩之一電子裝置之方法及其相關裝置
CN102835194B (zh) 解除键合互连结构
US7145113B2 (en) Heating device
US20100140797A1 (en) Device mounting board and method of manufacturing the board, semiconductor module and method of manufacturing the module
JP2008124390A (ja) 半導体装置
CN109979833A (zh) 一种基于嵌套结构和退火的快速常温微凸点键合方法
TWI816267B (zh) 內埋式封裝結構
JP2016046430A (ja) 回路基板、および電子装置
JP2019140343A (ja) 半導体装置および半導体装置の製造方法
JP6155838B2 (ja) 端子、電子部品および電子装置
JP2010087147A (ja) 半導体装置の製造方法
JP6557481B2 (ja) 電子装置
JP2006245070A (ja) 回路装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1179810

Country of ref document: HK

C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1179810

Country of ref document: HK

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160706

Termination date: 20210331

CF01 Termination of patent right due to non-payment of annual fee