KR20120082813A - 플래쉬 이이피롬 메모리를 삭제하는 방법 - Google Patents

플래쉬 이이피롬 메모리를 삭제하는 방법 Download PDF

Info

Publication number
KR20120082813A
KR20120082813A KR1020110145451A KR20110145451A KR20120082813A KR 20120082813 A KR20120082813 A KR 20120082813A KR 1020110145451 A KR1020110145451 A KR 1020110145451A KR 20110145451 A KR20110145451 A KR 20110145451A KR 20120082813 A KR20120082813 A KR 20120082813A
Authority
KR
South Korea
Prior art keywords
voltage bias
applying
semiconductor region
well
electrode
Prior art date
Application number
KR1020110145451A
Other languages
English (en)
Other versions
KR101212360B1 (ko
Inventor
지. 왕 리
후앙 주이-훙
Original Assignee
에프에스 세미컨덕터 코포레이션 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에프에스 세미컨덕터 코포레이션 리미티드 filed Critical 에프에스 세미컨덕터 코포레이션 리미티드
Publication of KR20120082813A publication Critical patent/KR20120082813A/ko
Application granted granted Critical
Publication of KR101212360B1 publication Critical patent/KR101212360B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/10Programming or data input circuits
    • G11C16/14Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/10Programming or data input circuits

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

플래쉬 EEPROM 메모리 장치를 삭제하는 방법이 개시된다. 상기 메모리 장치는 반대 전도타입의 제2반도체영역 안에 형성된 한 전도타입의 제1반도체영역, 상기 제1반도체영역 안에 상기 반대 전도타입의 반도체 층으로부터 형성된 소스 및 드레인 영역들, 상기 제1반도체영역 내부에 상기 전도 타입의 반도체 층으로부터 형성된 우물 전극, 유전체 층에 의해 상기 제1반도체 영역으로부터 전기적으로 절연되고 전기적 전하 보유 특성을 가지는 전하저장층, 및 결합 유전체들의 인터층에 의해 상기 전하저장층으로부터 전기적으로 절연된 제어 게이트 전극을 가진다. 상기 방법은, F/N 터널링의 지속시간 동안 상기 우물 전극 및 상기 제2반도체 영역 모두에 제1전압 바이어스 및 상기 제어 게이트 전극에 제2전압 바이어스를 적용하는 단계; 트랩들 과소(traps depopulation)의 지속시간 동안 상기 우물 전극 및 상기 제2반도체 영역 모두에 양의 극성의 제3전압 바이어스 및 상기 제어 게이트 전극에 제1제로 전압 바이어스를 적용하는 단계; 및 상기 트랩들 과소의 지속시간 후, 트랩들의 보조를 받는 터널링의 지속시간 동안 상기 제어 게이트 전극에 제4전압 바이어스 및 상기 제2반도체영역 및 상기 우물 전극 모두에 제2제로 전압 바이어스를 적용하는 단계를 포함한다.

Description

플래쉬 이이피롬 메모리를 삭제하는 방법{METHOD OF ERASING A FLASH EEPROM MEMORY}
본 발명은 비휘발성 플래쉬 메모리 셀의 작동(operation)에 관한 것으로서, 보다 상세하게는 그 안에 저장된 전하들을 조작하는 것에 의해 상기 셀을 삭제하는 것에 관한 것이다.
본 출원서는 대니 베르코가 발명하고 FS 반도체 주식회사가 양수한 미국등록특허 제 7,796,443호에 관련된 것으로서, 그 전체가 참조에 의해 여기에 반영된다.
(대니 베르코에 의한) 미국등록특허 제 7,796,443호는 전기적으로 삭제가능한 프로그램가능 판독 전용 플래쉬 메모리(flash Electrical Erasable Programmable Read Only Memory(EEPROM))가 2 개의 시간적으로 분리된 전압 펄스들을 반도체 기판 및 제어 게이트 각각에 적용하는 것에 의해 삭제될 수 있음을 보여준다. 베르코 특허의 상기 2 개의 시간적으로 분리된 전압 펄스 시퀀스는 음의 게이트 소스 삭제(Negative Gate Source Erase, NGSE)에 비해 좋은 신뢰도를 가지고 있고, 종래의 채널 파울러-노르트하임(Fowler-Nordheim, F/N) 터널링보다는 빠른 삭제 속도를 가지고 있다. 종래의 채널 F/N 터널링 방법이 터널링 유전체(이산화규소) 안에서의 홀 관련 손상들로 귀결되는 핫-홀 주입(hot-hole injection)을 가지지 않음에도 불구하고, 터널링 프로세스는 저장된 전기적 전하들(전자들 또는 홀들)이 저장 물질로부터 터널링하는 데 장시간이 필요하다. 종래의 F/N 터널링 펄스들에 대한 지속시간들(durations)은 서브밀리세컨드(sub-milliseconds)에서부터 수 백 밀리세컨드까지의 범위 안에 있다. 통상적으로, F/N 터널링을 이용하여 소망하는 임계전압 범위로 플래쉬 어레이를 삭제하는 데 필요한 시간은, 적용되는 터닐링 전기장 세기(유전체 두께로 나눠지는 터널링 유전체에 걸리는 전압들), 및 상기 저장 물질의 특성에 따라 수 초 동안일 수 있다. 상기 저장 물질은 폴리실리콘; 나노-크리스탈들, 또는 질화물(nitride)과 같은 트랩에 기초한 유전체막일 수 있다. 전하 트랩 물질로서의 질화막은 보통 상기 저장 물질로서 폴리실리콘을 사용한 것보다 더 긴 시간이 걸린다.
F/N 터널링을 이용한 삭제 효율은 셀들의 임계전압들이 본래의 임계전압들에서 삭제될 때 매우 나빠진다는 것을 관찰해 오고 있는데, 이때 상기 저장 물질은 거의 제로의 순수 전하들(채널 영역들 안의 제어 게이트 아래의 전자들 및 홀들의 순수 전하들)을 저장한다. 우리는 이 현상을 터널 전류와 터널링 유전체 트랩들, 특히 계면 트랩들 사이의 상호작용 탓으로 돌리고 있다. 사실, 상기 셀 터널링 유전체가 더 높은 트랩 밀도를 가지는 스트레스된 셀들 또는 느린-비트 셀들의 느린 삭제/프로그램 동작들 또한 유사한 상호작용을 보여준다. 이와 대조적으로, 빠른 삭제/프로그램 비트 셀들은 상기 터널링 유전체가 더 낮은 트랩 밀도를 가진다.
한편, 상기 베르코 특허의 상기 빠른 삭제 방법은 F/N 터널링에 대한 수 백 내지 수 십 밀리세컨드까지의 펄스 지속시간들과는 대조적으로 수 백 마이크로세컨드(microseconds)의 펄스 지속시간들을 가지는 하나의 삭제 펄스 당 매우 큰 임계전압 다운-시프트를 보여준다. 상기 베르코 특허의 펄스 지속시간들은 종래의 F/N 터널링 삭제보다 수 백 배 짧다. 그러므로, 상기 베르코 특허에서 개시된 방법을 이용한 삭제 속도들은 종래의 F/N 터널링 삭제보다 대략 2 차수(orders)의 크기로 더 빠르다. 베르코 특허의 더 짧은 삭제 펄스에도 불구하고, 우리는 상기 베르코 특허의 삭제 방법은 종래의 F/N 터널링 삭제에 비하여 여러 번의 프로그램/삭제 싸이클링 후 상기 터널링 유전체에 더 많은 전자들을 축적한다는 것을 알고 있다. 상기 터널링 유전체 안의 전자들의 축적은 삭제 효율을 떨어뜨려, 수 백배 짧은 펄스 지속시간에도 불구하고 상기 사이클된 플래쉬 셀들에 대하여 소망하는 삭제 임계 전압들을 획득하기 위해서는 더 많은 수의 삭제 펄스 샷들이 필요한 것으로 귀결된다.
US 7,796,443B (Danny Berco) 2010.9.14
상기 베르코 특허에서 개시된 방법에 있어서 상기 터널링 유전체 안의 전자 축적 효과를 최소화하고 상기 본래의 셀 임계전압들 근처의 F/N 터널링에 대한 삭제 효율을 향상시키기 위해, 본 발명에서는 F/N 터널링 펄스들과 2 개의 시간적으로 분리된 펄스들 모두를 결합시키는 새로운 삭제 시퀀스를 적용한다. 상기 새로운 삭제 시퀀스는 사용되지 않은 플래쉬 셀들 및 프로그램/삭제 사이클된 플래쉬 셀들 모두에 대하여 매우 높은 삭제 효율과 보다 작은 전자 축적을 보여준다.
반대 전도타입의 제2반도체영역 안에 형성된 한 전도타입의 제1반도체영역, 상기 제1반도체영역 안에 상기 반대 전도타입의 반도체 층으로부터 형성된 소스 및 드레인 영역들, 상기 제1반도체영역 내부에 상기 전도 타입의 반도체 층으로부터 형성된 우물 전극, 유전체 층에 의해 상기 제1반도체 영역으로부터 전기적으로 절연되고 전기적 전하 보유 특성을 가지는 전하저장층, 및 결합 유전체들의 인터층에 의해 상기 전하저장층으로부터 전기적으로 절연된 제어 게이트 전극을 가지는 플래쉬 메모리 장치가 개시된다. 전형적인 n-타입과 전형적인 p-타입 비휘발성 반도체 메모리들의 대응하는 전극들 및 단면도들은 도 1 및 도 2에 각각 도시되어 있다.
본 발명의 일 실시예에 따라, 전자들이 홀들로 대체된 삭제 방법은, 이하의 단계들을 포함한다.
(1) 2 내지 3 밀리세컨드(ms)의 간격 동안 상기 소스 및 드레인 영역들은 플로팅을 유지하거나 또는 상기 우물 전극과 동일한 전압을 유지하면서, 상기 우물 전극 및 상기 제2반도체 영역 모두에 양의 극성의 제1전압 바이어스 및 상기 제어 게이트 전극에 음의 극성의 제2전압 바이어스를 동시에 적용하는 단계.
(2) 상기 소스 및 드레인 영역들은 플로팅을 유지하거나 또는 상기 우물 전극과 동일한 전압을 유지하면서, 상기 우물 전극 및 상기 제2반도체 영역 모두에 양의 극성의 제3전압 바이어스를 적용하는 한편, 마이크로세컨드(㎲)의 간격 동안 상기 제어 게이트 전압 바이어스를 제로로 유지하는 단계.
(3) 상기 우물 전극에 상기 제3전압 바이어스 적용 후, 수백 ㎲의 간격 동안 상기 제어 게이트 전극에 음의 극성의 제4전압 바이어스를 적용하는 단계.
상기 저장 물질로부터 저장된 전하들을 터널링시키기 위해 F/N 터널링은 단계 1에서 발생한다. 이로써, 상기 전하저장층 내에 저장된 전하들(전자들)이 상기 터널링 유전체를 통해 상기 우물 전극과 소스 및 드레인 영역들로 F/N 터널링에 의해 상기 삭제 시퀀스의 처음 반만큼 제거된 후(단계 1), 상기 삭제 시퀀스의 나머지 반(단계 2 및 3, 이하, 트랩의 보조를 받는 채널 삭제, Trap Assisted Channel Erase(TACE)로 지칭하기로 함)은 상기 전하저장층 내의 한 저장 전하 극성(전자들)으로부터 다른 저장 전하 극성(홀들)으로의 프로세스를 향상시킨다.
본 발명의 일 실시예에 따라, 홀들이 전자들로 대체된 삭제 방법은 이하의 단계들을 포함한다.
(1) ㎲의 간격 동안 상기 소스 및 드레인 영역들은 플로팅을 유지하거나 또는 상기 우물 전극과 동일한 전압을 유지하면서, 상기 우물 전극 및 상기 제2반도체 영역 모두에 음의 극성의 제1전압 바이어스를 적용하는 한편, 상기 제어 게이트 전압 바이어스를 제로로 유지하는 단계.
(2) 상기 제1전압 바이어스 적용 후, 수백 ㎲의 간격 동안 상기 제어 게이트에 양의 극성의 제2전압 바이어스를 적용하는 단계.
(3) 2 내지 3 ms의 간격 동안 상기 소스 및 드레인 영역들은 플로팅을 유지하거나 또는 상기 우물 전극과 동일한 전압을 유지하면서, 상기 우물 전극 및 상기 제2반도체 영역 모두에 음의 극성의 제4전압 바이어스를 또한 상기 제어 게이트 전극에 양의 극성의 제3전압 바이어스를 동시에 적용하는 단계.
단계 3에서의 F/N 터널링은 전자들이 상기 전하저장층으로 터널링하도록 한다.
이로써, 한 저장 전하 극성(홀들)이 상기 삭제 시퀀스의 처음 반으로 상기 전하저장층 내의 다른 저장 전하 극성(전자들)로 교환된 후(단계1 및 2, TACE), 상기 F/N 터널링 프로세스는 더 많은 전자들이 상기 전하저장층으로 터널링한다(단계 3).
본 발명의 삭제 방법은 상기 저장 전하들을 삭제하거나 더하기 위해 F/N 터널링을 적용하고, 상기 전하저장층 내의 상기 저장 전하 극성을 교환하기 위해 트랩의 보조를 받는 채널 삭제(TACE)를 적용하는 것에 의한 진보적인 접근을 도입한다. TACE의 제1 단계 동안 상기 우물 전극에 양의 전압을 적용하는 것에 의해, 실리콘 기판 주위의 인터페이스 트랩들은 전하 수(charge population)를 감소시키게 할 것이다. 예를 들어, 상기 실리콘 기판 주위의 상기 인터페이스 트랩들을 차지하는 전자들은 양의 전압을 적용하는 것에 의해 감소될 것이다. TACE의 이하의 단계 동안, 상기 제어 게이트는 역으로 바이어스되어, 전하들이 빈 인터페이스 트랩들과 상기 전하저장층 사이에서 터널링된다. 우리는 이러한 전하 교환 프로세스의 향상은 2개의 분리된 전압 펄스들(즉, TACE) 사이의 시간 간격이 수백 ㎲보다 커질 때 사라지는 것을 관찰했다. 이러한 현상은 수백 ㎲의 차수의 완화 시간(relaxation time)을 갖는 인터페이스 트랩들이 이러한 전하 교환 프로세스와 관련이 있다는 것을 지시한다.
도 1은, 전형적인 n-타입 비휘발성 반도체 메모리 셀 및 삭제 시퀀스에서 전압 바이어스들이 적용되는 그 전극들의 단면도이다.
도 2는, 전형적인 p-타입 비휘발성 반도체 메모리 셀 및 삭제 시퀀스에서 전압 바이어스가 적용되는 그 전극들의 단면도이다.
도 3은, n-타입 및 p-타입 비휘발성 반도체 메모리 셀들 모두에 대한 저장 물질을 전자-저장 상태에서 홀-저장 상태로 변경하는 본 발명의 삭제 시퀀스 및 그들의 바이어스 전압 파형 타이밍 정렬의 일 실시예의 도면이다.
도 4는, n-타입 및 p-타입 비휘발성 반도체 메모리 셀들 모두에 대한 저장 물질을 전자-저장 상태에서 홀-저장 상태로 변경하는 본 발명의 삭제 시퀀스 및 그들의 바이어스 전압 파형 타이밍 정렬의 일 실시예의 도면이다.
도 5는, n-타입 및 p-타입 비휘발성 반도체 메모리 셀들 모두에 대한 저장 물질을 홀-저장 상태에서 전자-저장 상태로 변경하는 본 발명의 삭제 시퀀스 및 그들의 바이어스 전압 파형 타이밍 정렬의 일 실시예의 도면이다.
도 6은, n-타입 및 p-타입 비휘발성 반도체 메모리 셀들 모두에 대한 저장 물질을 홀-저장 상태에서 전자-저장 상태로 변경하는 본 발명의 삭제 시퀀스 및 그들의 바이어스 전압 파형 타이밍 정렬의 일 실시예의 도면이다.
이하의 상세한 설명은 설명을 위한 것일 뿐 한정하기 위한 것은 아니다. 다른 실시예가 사용될 수 있고, 본 발명의 범위를 벗어나지 않으면서 구조적 변화들이 있을 수 있음을 이해해야 한다. 또한, 여기서 사용된 용어 및 전문용어는 설명을 목적으로 한 것으로서, 한정으로 간주되어서는 안됨을 이해해야 한다. "포함하는", "구성되는" 또는 "가지는" 및 이들의 변형들의 사용은 그 이하에서 열거되는 항목들 및 그 균등물들 뿐만 아니라, 추가적인 항목들도 망라하는 것으로 해석된다.
도 1은, n-타입 비휘발성 반도체 메모리 및 본 발명에 적용되는 대응 전극들의 단면도를 보여준다. 상기 비휘발성 메모리 장치(100)는 p-타입 기판(103)에 형성된, n-타입 깊은 우물(102) 안에 형성된, p-타입 삼중 우물(triple well, 101)에 형성된다. 상기 장치(100)는 그 사이에 삽입되어 있는 인터층 결합 유전체(106)을 가지는 저장 물질(105)(이하, 전하저장층이라고 함) 상에 형성된 제어 게이트(104)를 가진다. 상기 저장 물질(105)은 폴리-실리콘 플로팅 게이트; 트랩에 기초한 유전체막 유사 질화물, 또는 나노-크리스탈들일 수 있다. 상기 저장 물질(105)은 터널링 유전체층(107)에 의해 채널 영역으로부터 분리된다. 드레인(108)은 소스(110)처럼 n-타입 반도체로부터 형성된다. 상기 삼중 p-우물(101)은 많이 도핑된 p-타입 영역(112)을 이용해 접촉되고, 상기 깊은 n-우물(102)은 많이 도핑된 n-타입 영역(114)을 이용해 접촉된다. 필드분리 영역들(109)은 다양한 종류의 우물들 및 p-기판을 위한 접촉 영역들 및 메모리 장치들을 전기적으로 분리한다.
도 2는 p-타입 비휘발성 반도체 메모리 및 본 발명에 적용되는 대응 전극들의 단면도를 보여준다. 상기 비휘발성 메모리 장치(200)는 p-타입 기판(203) 안에 형성된 n-타입 우물(202) 안에 형성된다. 상기 장치(200)는 그 사이에 삽입되어 있는 인터층 결합 유전체(206)을 가지는 저장 물질(205) 상에 형성된 제어 게이트(204)를 가진다. 상기 저장 물질(205)은 폴리-실리콘 플로팅 게이트; 트랩에 기초한 유전체막 유사 질화물, 또는 나노-크리스탈들일 수 있다. 상기 저장 물질(205)은 터널링 유전체층(207)에 의해 채널 영역으로부터 분리된다. 드레인(208)은 소스(210)처럼 p-타입 반도체로부터 형성된다. 상기 n-우물(202)은 많이 도핑된 n-타입 영역(212)을 이용해 접촉되고, 상기 p-타입 기판(203)은 많이 도핑된 p-타입 영역(214)을 이용해 접촉된다. 필드분리 영역들(209)은 n-타입 우물(202) 및 p-기판(203)을 위한 접촉 영역들 및 메모리 장치들을 전기적으로 분리한다.
본 발명의 일 실시예에 있어서, 상기 저장 물질은 전자-저장 상태에서 홀-저장 상태로 변화되는 경우, 도 1 및 도 2에 각각 도시된 상기 n-타입 및 p-타입 비휘발성 반도체 장치들 각각에 대한 상기 플래쉬 셀을 삭제하는 것은 도 3에 도시된 우물 및 게이트 전극들을 바이어스하는 것에 의해 달성된다. 상기 우물 전압 바이어스는 양의 극성이고, 상기 게이트 전압 바이어스는 음의 극성이다. F/N 터널링 단계에서, 동시에 적용된 우물 전압 바이어스(V1)과 제어 게이트 전압 바이어스(V2) 사이의 전압 바이어스 차이(V1-V2)로부터 생성되는 전기장 세기는 수 ms의 시간 간격(T1) 동안 상기 터널링 유전체를 통한 F/N 터널링을 야기시킬 수 있을 정도로 강하다. F/N 터널링에 대하여 통상 적용되는 전압 차이는 수 십 볼트의 범위 안에 있다. 상기 F/N 터널링 프로세스 동안, 보다 높은 에너지 상태를 가지는 전자들은 상기 저장 물질(105)로부터 터널링한다. 도 3 및 도 4에 도시된 우물 전압 바이어스는 상기 우물 전극(112) 및 (많이 도핑된 n-타입 영역(114)을 통해) 상기 깊은 n-우물 (102)에 동시에 적용되지만, 상기 소스(110) 및 상기 드레인(108) 각각은 플로팅되거나 상기 우물 전극(112)과 동일한 전압일 수 있다.
상기 F/N 터널링 프로세스 후, 상기 제어 게이트(104)의 전압 바이어스는 제로로 전환되고, 상기 우물 전압 바이어스는 제3의 양의 전압(V3)으로 전환되어, 상기 전압 차이(V3)에 의해 생성된 전기장은 상기 저장 물질(105)과 기판(103) 사이에 F/N 터널링을 야기시키기에는 불충분하다. 한편, 상기 전압 바이어스(V3)의 상기 우물에의 적용은 채널 인터페이스 주위의 트랩들 안의 전자들을 감소시킨다. 상기 트랩 과소화 프로세스는 빠르고 ㎲ 보다 작은 시간 간격(T2) 동안 계속된다. 대략 수백 ㎲의 제3 시간 간격(T3) 동안, 상기 우물의 전압 바이어스는 제로로 전환되고, 음의 극성의 제4전압(V4)이 상기 제어 게이트(104)에 적용된다. 도 3 및 도 4에 있어서, 상기 시간 간격(T3)은 트랩들의 보조를 받는 터널링의 지속 시간으로 정의된다. 상기 시간 간격(T3) 동안, 전하들은 상기 저장 물질(105)과 상기 인터페이스 트랩들 사이에서 터널링한다. 상기 적용된 전압 바이어스들이 꺼진 후, 상기 트랩들 안의 잉여 전자들은 평정 상태로 진정된다. 상기 저장 물질(105) 안의 순수 전하 상태는 전자-저장 상태에서 홀-저장 상태로 변경된다.
본 발명의 다른 실시예에 있어서, 상기 저장 물질은 전자-저장 상태에서 홀-저장 상태로 변화되는 경우, 도 1 및 도 2에 각각 도시된 상기 n-타입 및 p-타입 비휘발성 반도체 장치들 각각에 대한 상기 플래쉬 셀을 삭제하는 것은 도 4에 도시된 우물 및 게이트 전극들을 바이어스하는 것에 의해 달성된다. 상기 우물 전압 바이어스는 양의 극성이고, 상기 게이트 전압 바이어스는 음의 극성이다. 동시에 적용된 우물 전압 바이어스(V1)과 제어 게이트 전압 바이어스(V2) 사이의 전압 바이어스 차이(V1-V2)로부터 생성되는 전기장 세기는 수 ms의 시간 간격(T1) 동안 상기 터널링 유전체를 통한 F/N 터널링을 야기시킬 수 있을 정도로 충분히 강하다. 상기 2 개의 전극들 사이에 통상 적용되는 전압 차이는 전형적인 비휘발성 반도체 메모리에 대한 수 십 볼트의 범위 안에 있다. 상기 F/N 터널링 프로세스 동안, 보다 높은 에너지 상태를 가지는 전자들은 상기 저장 물질(105)로부터 터널링한다. 시간 간격(T1) 후, 상기 제어 게이트(104)에의 음의 전압 바이어스 및 상기 우물 전극(112)에의 양의 전압 바이어스 모두는 지연 시간(TD) 동안 제로로 전환된다.
상기 지연 시간(TD)에 이어, 상기 우물 전압 바이어스는 제3의 양의 전압(V3)으로 전환되어, 상기 2 개의 전극들 사이의 상기 전압 차이(V3)에 의해 생성된 전기장은 상기 저장 물질(105)과 기판(103) 사이에 F/N 터널링을 야기시키기에는 불충분하다. 한편, 상기 전압 바이어스(V3)의 상기 우물에의 적용은 채널 인터페이스 주위의 트랩들 안의 전자들을 감소시킨다. 상기 트랩 과소화 프로세스는 빠르고 ㎲ 보다 작은 시간 간격(T2) 동안 계속된다. 대략 수백 ㎲의 제3 시간 간격(T3) 동안, 상기 우물 전극(112)에의 전압 바이어스는 제로로 전환되고, 음의 극성의 제4전압(V4)이 상기 제어 게이트(104)에 적용된다. 상기 시간 간격(T3) 동안, 전하들은 상기 저장 물질(105)과 상기 인터페이스 트랩들 사이에서 터널링한다. 상기 적용된 전압 바이어스들이 꺼진 후, 상기 트랩들 안의 잉여 전자들은 평정 상태로 진정된다. 상기 저장 물질(105) 안의 순수 전하 상태는 전자-저장 상태에서 홀-저장 상태로 변경된다.
본 발명의 일 실시예에 있어서, 상기 저장 물질은 홀-저장 상태에서 전자-저장 상태로 변화되는 경우, 도 1 및 도 2에 각각 도시된 상기 n-타입 및 p-타입 비휘발성 반도체 장치들 각각에 대한 상기 플래쉬 셀을 삭제하는 것은 도 5에 도시된 우물 및 게이트 전극들을 바이어스하는 것에 의해 달성된다. 제로 전압 바이어스가 상기 게이트 전극(204)에 적용되고, 상기 우물 전극(212)에는 제1 음의 전압(V1)이적용되어, 상기 전압 차이(V1)에 의해 생성되는 전기장 세기는 상기 저장 물질(205)과 기판(203) 사이에서 F/N 터널링을 야기시키기에는 불충분하다. 한편, 상기 음의 극성의 전압 바이어스(V1)의 상기 우물에의 적용은 장치 채널 인터페이스 주위의 트랩들 안의 홀들을 감소시킨다. 상기 트랩 과소화 프로세스는 빠르고 ㎲ 보다 작은 시간 간격(T1) 동안 계속된다. 대략 수백 ㎲의 제2 시간 간격(T2) 동안, 음의 극성의 전압 바이어스(V2)가 상기 제어 게이트(204)에 적용되지만, 상기 우물 전압 바이어스는 제로로 전환된다. 도 5 및 도 6에 있어서, 상기 시간 간격(T2)은 트랩들의 보조를 받는 터널링의 지속 시간으로 정의된다. 상기 시간 간격(T2) 동안, 전하들은 상기 저장 물질(205)과 상기 인터페이스 트랩들 사이에서 터널링한다. 상기 저장 물질(205) 안의 순수 전하 상태는 홀-저장 상태에서 전자-저장 상태로 변경된다. 도 5 및 도 6에 도시된 상기 우물 전압 바이어스는 상기 우물 전극(212) 및 (많이 도핑된 p-타입 영역(214)을 통해) 상기 기판(203)에 동시에 적용되지만, 상기 소스(210) 및 상기 드레인(208) 각각은 플로팅되거나 상기 우물 전극(212)과 동일한 전압일 수 있다.
상기 상태 변경에 이어, 상기 제어 게이트 전압 바이어스(V3)는 양의 극성이고, 상기 우물 전압 바이어스(V4)는 음의 극성이다. 동시에 적용된 제어 게이트 전압 바이어스(V3)와 우물 전압 바이어스(V4) 사이의 전압 바이어스 차이(V3-V4)로부터 생성되는 전기장 세기는 수 ms의 시간 간격(T3) 동안 상기 터널링 유전체를 통한 F/N 터널링을 야기시킬 수 있을 정도로 충분히 강하다. 통상 적용되는 전압 차이는 수 십 볼트의 범위 안에 있다. 상기 F/N 터널링 프로세스 동안, 전자들은 상기 저장 물질(205)로 터널링한다.
본 발명의 다른 실시예에 있어서, 상기 저장 물질은 홀-저장 상태에서 전자-저장 상태로 변화되는 경우, 도 1 및 도 2에 각각 도시된 상기 n-타입 및 p-타입 비휘발성 반도체 장치들 각각에 대한 상기 플래쉬 셀을 삭제하는 것은 도6에 도시된 우물 및 게이트 전극들을 바이어스하는 것에 의해 달성된다. 제로 전압 바이어스가 상기 게이트 전극(204)에 적용되고, 상기 우물 전극(212)에는 제1 음의 전압(V1)이 적용되어, 상기 전압 차이(V1)에 의해 생성되는 전기장 세기는 상기 저장 물질(205)과 기판(203) 사이에서 F/N 터널링을 야기시키기에는 불충분하다. 한편, 상기 전압 바이어스(V1)의 상기 우물에의 적용은 장치 채널 인터페이스 주위의 트랩들 안의 홀들을 감소시킨다. 상기 트랩 과소화 프로세스는 빠르고 ㎲ 보다 작은 시간 간격(T1) 동안 계속된다. 대략 수백 ㎲의 제2 시간 간격(T2) 동안, 양의 극성의 제2전압(V2)이 상기 제어 게이트(204)에 적용되지만, 상기 우물 전압 바이어스는 제로로 전환된다. 상기 시간 간격(T2) 동안, 전하들은 상기 저장 물질(205)과 상기 인터페이스 트랩들 사이에서 터널링한다. 상기 적용된 전압 바이어스들이 꺼진 후, 상기 트랩들 안의 잉여 홀들은 평정 상태로 진정된다. 상기 시간 간격(T2)의 끝에서 상기 저장 물질(205) 안의 순수 전하 상태는 홀-저장 상태에서 전자-저장 상태로 변경된다.
상기 트랩들 진정 기간 후, 양의 극성의 전압 바이어스(V3) 및 음의 극성의 전압 바이어스(V4) 각각이 시간 간격(T3) 동안, 상기 제어 게이트(204) 및 상기 우물 전극(212)에 적용된다. 동시에 적용된 제어 게이트 전압 바이어스(V3)와 우물 전압 바이어스(V4) 사이의 전압 바이어스 차이(V3-V4)로부터 생성되는 전기장 세기는 수 ms의 시간 간격(T3) 동안 상기 터널링 유전체를 통한 F/N 터널링을 야기시킬 수 있을 정도로 충분히 강하다. 통상 적용되는 전압 차이는 수 십 볼트의 범위 안에 있다. 상기 F/N 터널링 프로세스 동안, 전자들은 상기 저장 물질(205)로 터널링한다.
상기의 동작 설명은 셀을 구현하는 데 이용되는 반도체의 종류 및 조작되는 전하의 극성에 따라 그 극성이 역전되거나 또는 동일한 파형을 사용하는 어떠한 종류의 EEPROM 셀에도 유효하다. 상기에 기초하여, 당업자는 여기에 설명된 본 발명의 실시예들이 단지 설명을 위한 것일 뿐 어떠한 형태로든 한정하는 것이 아님을 이해할 것이다. 본 발명의 다른 실시예들은 이 설명의 측면에서 당업자에 의해 명백할 것이다.
본 발명의 바람직한 실시예의 상기의 설명은 설명의 목적으로 제시된 것이다. 이것은 본 발명을 특정한 형태 또는 개시된 대표적인 실시예들로 한정하거나 철저히 다 설명하기 위한 의도는 아니다. 따라서, 상기의 설명은 제한적이기보다는 설명적인 것으로 간주되어야 한다. 당연히, 많은 변형물들 및 변경물들이 당업자에게는 명백할 것이다. 상기의 실시예들은 본 발명의 원리 및 최적 모드 실시예를 잘 설명하기 위해 선택되고 설명되어, 당업자가 다양한 실시예들에 대한 발명을 이해하여, 특정 용도 또는 구현에 적합한 다양한 변형물들을 생각해 낼 수 있도록 해준다. 본 발명의 범위는 여기에 첨부된 청구항들 및 그 균등물들에 의해 정의되고, 그 용어들은 따로 지시하지 않는 한, 합리적으로 수용될 수 있는 최광의로 해석한다. 따라서, "발명", "본 발명" 등의 용어는 특정 실시예로 그 권리범위를 한정할 필요는 없고, 본 발명의 특정한 바람직한 대표적인 실시예들을 참조하는 것은 본 발명의 한정을 의미하는 것이 아니고, 이러한 한정을 전혀 암시하고 있지 않다. 본 발명은 첨부된 청구항들의 개념 및 범위에 의해서만 한정된다.
100: 비휘발성 메모리 장치 101: p-타입 삼중 우물
102: n-타입 깊은 우물 103: p-타입 기판
104: 제어 게이트 105: 저장 물질, 전하저장층
106: 결합 유전체 107: 터널링 유전체층
108: 드레인 109: 필드분리 영역들
110: 소스 112: 많이 도핑된 p-타입 영역
114: 많이 도핑된 n-타입 영역

Claims (17)

  1. 반대 전도타입의 제2반도체영역 안에 형성된 한 전도타입의 제1반도체영역, 상기 제1반도체영역 안에 상기 반대 전도타입의 반도체 층으로부터 형성된 소스 및 드레인 영역들, 상기 제1반도체영역 내부에 상기 전도 타입의 반도체 층으로부터 형성된 우물 전극, 유전체 층에 의해 상기 제1반도체 영역으로부터 전기적으로 절연되고 전기적 전하 보유 특성을 가지는 전하저장층, 및 결합 유전체들의 인터층에 의해 상기 전하저장층으로부터 전기적으로 절연된 제어 게이트 전극을 가지는 전기적으로 삭제가능하고 프로그램가능 판독 전용 플래쉬 메모리를 삭제하는 방법에 있어서,
    F/N 터널링의 지속시간 동안 상기 우물 전극 및 상기 제2반도체 영역 모두에 양의 극성의 제1전압 바이어스 및 상기 제어 게이트 전극에 음의 극성의 제2전압 바이어스를 적용하는 단계;
    상기 F/N 터널링의 지속시간 후, 트랩들 과소(traps depopulation)의 지속시간 동안 상기 우물 전극 및 상기 제2반도체 영역 모두에 양의 극성의 제3전압 바이어스 및 상기 제어 게이트 전극에 제1제로 전압 바이어스를 적용하는 단계; 및
    상기 트랩들 과소의 지속시간 후, 트랩들의 보조를 받는 터널링의 지속시간 동안 상기 제어 게이트 전극에 음의 극성의 제4전압 바이어스 및 상기 제2반도체영역 및 상기 우물 전극 모두에 제2제로 전압 바이어스를 적용하는 단계를 포함하는, 전기적으로 삭제가능하고 프로그램가능 판독 전용 플래쉬 메모리를 삭제하는 방법.
  2. 제 1 항에 있어서, 상기 제1전압 바이어스와 상기 제2전압 바이어스를 적용하는 단계와 상기 제3전압 바이어스와 상기 제1제로 전압 바이어스를 적용하는 단계 사이의 시간 간격 동안 상기 제어 게이트 전극, 상기 우물 전극, 및 상기 제2반도체영역에 제3제로 전압 바이어스를 적용하는 단계를 더 포함하는, 전기적으로 삭제가능하고 프로그램가능 판독 전용 플래쉬 메모리를 삭제하는 방법.
  3. 제 1 항에 있어서, 상기 소스 및 드레인 영역들 각각은 플로팅을 유지하거나 또는 상기 우물 전극과 동일한 전압인, 전기적으로 삭제가능하고 프로그램가능 판독 전용 플래쉬 메모리를 삭제하는 방법.
  4. 제 1 항에 있어서, 상기 전하저장층은 초기에 전자-저장 상태인, 전기적으로 삭제가능하고 프로그램가능 판독 전용 플래쉬 메모리를 삭제하는 방법.
  5. 제 1 항에 있어서, 상기 전하저장층은 상기 제4전압 바이어스 및 상기 제2제로 전압 바이어스를 적용하는 단계 후 홀-저장 상태인, 전기적으로 삭제가능하고 프로그램가능 판독 전용 플래쉬 메모리를 삭제하는 방법.
  6. 반대 전도타입의 제2반도체영역 안에 형성된 한 전도타입의 제1반도체영역, 상기 제1반도체영역 안에 상기 반대 전도타입의 반도체 층으로부터 형성된 소스 및 드레인 영역들, 상기 제1반도체영역 내부에 상기 전도 타입의 반도체 층으로부터 형성된 우물 전극, 유전체 층에 의해 상기 제1반도체 영역으로부터 전기적으로 절연되고 전기적 전하 보유 특성을 가지는 전하저장층, 및 결합 유전체들의 인터층에 의해 상기 전하저장층으로부터 전기적으로 절연된 제어 게이트 전극을 가지는 전기적으로 삭제가능하고 프로그램가능 판독 전용 플래쉬 메모리를 삭제하는 방법에 있어서,
    트랩들 과소의 지속시간 동안 상기 우물 전극 및 상기 제2반도체 영역 모두에 음의 극성의 제1전압 바이어스 및 상기 제어 게이트 전극에 제1제로 전압 바이어스를 적용하는 단계;
    상기 트랩들 과소의 지속시간 후, 트랩들의 보조를 받는 터널링의 지속시간 동안 상기 제어 게이트 전극에 양의 극성의 제2전압 바이어스 및 상기 제2반도체영역 및 상기 우물 전극 모두에 제2제로 전압 바이어스를 적용하는 단계; 및
    상기 트랩들의 보조를 받는 터널링의 지속시간 후, F/N 터널링의 지속시간 동안 상기 제어 게이트 전극에 양의 극성의 제3전압 바이어스 및 상기 제2반도체영역 및 상기 우물 전극 모두에 음의 극성의 제4전압 바이어스를 적용하는 단계를 포함하는, 전기적으로 삭제가능하고 프로그램가능 판독 전용 플래쉬 메모리를 삭제하는 방법.
  7. 제 6 항에 있어서, 상기 제2전압 바이어스와 상기 제2제로 전압 바이어스를 적용하는 단계와 상기 제3전압 바이어스와 상기 제4전압 바이어스를 적용하는 단계 사이의 시간 간격 동안 상기 제어 게이트 전극, 상기 우물 전극, 및 상기 제2반도체영역에 제3제로 전압 바이어스를 적용하는 단계를 더 포함하는, 전기적으로 삭제가능하고 프로그램가능 판독 전용 플래쉬 메모리를 삭제하는 방법.
  8. 제 6 항에 있어서, 상기 소스 및 드레인 영역들 각각은 플로팅을 유지하거나 또는 상기 우물 전극과 동일한 전압인, 전기적으로 삭제가능하고 프로그램가능 판독 전용 플래쉬 메모리를 삭제하는 방법.
  9. 제 6 항에 있어서, 상기 전하저장층은 초기에 홀-저장 상태인, 전기적으로 삭제가능하고 프로그램가능 판독 전용 플래쉬 메모리를 삭제하는 방법.
  10. 제 6 항에 있어서, 상기 전하저장층은 상기 제2전압 바이어스 및 상기 제2제로 전압 바이어스를 적용하는 단계 후 전자-저장 상태인, 전기적으로 삭제가능하고 프로그램가능 판독 전용 플래쉬 메모리를 삭제하는 방법.
  11. 반대 전도타입의 제2반도체영역 안에 형성된 한 전도타입의 제1반도체영역, 상기 제1반도체영역 안에 상기 반대 전도타입의 반도체 층으로부터 형성된 소스 및 드레인 영역들, 상기 제1반도체영역 내부에 상기 전도 타입의 반도체 층으로부터 형성된 우물 전극, 유전체 층에 의해 상기 제1반도체 영역으로부터 전기적으로 절연되고 전기적 전하 보유 특성을 가지는 전하저장층, 및 결합 유전체들의 인터층에 의해 상기 전하저장층으로부터 전기적으로 절연된 제어 게이트 전극을 가지는 전기적으로 삭제가능하고 프로그램가능 판독 전용 플래쉬 메모리를 삭제하는 방법에 있어서,
    F/N 터널링의 지속시간 동안 상기 우물 전극 및 상기 제2반도체 영역 모두에 제1전압 바이어스 및 상기 제어 게이트 전극에 제2전압 바이어스를 적용하는 단계;
    트랩들 과소(traps depopulation)의 지속시간 동안 상기 우물 전극 및 상기 제2반도체 영역 모두에 제3전압 바이어스 및 상기 제어 게이트 전극에 제1제로 전압 바이어스를 적용하는 단계; 및
    상기 트랩들 과소의 지속시간 후, 트랩들의 보조를 받는 터널링의 지속시간 동안 상기 제어 게이트 전극에 제4전압 바이어스 및 상기 제2반도체영역 및 상기 우물 전극 모두에 제2제로 전압 바이어스를 적용하는 단계를 포함하는, 전기적으로 삭제가능하고 프로그램가능 판독 전용 플래쉬 메모리를 삭제하는 방법.
  12. 제 11 항에 있어서, 상기 소스 및 드레인 영역들 각각은 플로팅을 유지하거나 또는 상기 우물 전극과 동일한 전압인, 전기적으로 삭제가능하고 프로그램가능 판독 전용 플래쉬 메모리를 삭제하는 방법.
  13. 제 11 항에 있어서, 상기 제1전압 바이어스의 극성은 상기 제2전압 바이어스의 극성과 반대이고, 상기 제3전압 바이어스의 극성은 상기 제1전압 바이어스의 극성과 동일하나 상기 제4전압 바이어스의 극성과 반대인, 전기적으로 삭제가능하고 프로그램가능 판독 전용 플래쉬 메모리를 삭제하는 방법.
  14. 제 11 항에 있어서, 상기 전하저장층이 초기에 전자-저장 상태일 때, 상기 제1전압 바이어스와 상기 제2전압 바이어스를 적용하는 단계에 이어 상기 제3전압 바이어스와 상기 제1제로 전압 바이어스를 적용하는 단계인, 전기적으로 삭제가능하고 프로그램가능 판독 전용 플래쉬 메모리를 삭제하는 방법.
  15. 제 14 항에 있어서, 상기 제1전압 바이어스와 상기 제2전압 바이어스를 적용하는 단계와 상기 제3전압 바이어스와 상기 제1제로 전압 바이어스를 적용하는 단계 사이의 시간 간격 동안 상기 제어 게이트 전극, 상기 우물 전극, 및 상기 제2반도체영역에 제3제로 전압 바이어스를 적용하는 단계를 더 포함하는, 전기적으로 삭제가능하고 프로그램가능 판독 전용 플래쉬 메모리를 삭제하는 방법.
  16. 제 11 항에 있어서, 상기 전하저장층이 초기에 홀-저장 상태일 때, 상기 제4전압 바이어스와 상기 제2제로 전압 바이어스를 적용하는 단계에 이어 상기 제1전압 바이어스와 상기 제2 전압 바이어스를 적용하는 단계인, 전기적으로 삭제가능하고 프로그램가능 판독 전용 플래쉬 메모리를 삭제하는 방법.
  17. 제 16 항에 있어서, 상기 제4전압 바이어스와 상기 제2제로 전압 바이어스를 적용하는 단계와 상기 제1전압 바이어스와 상기 제2 전압 바이어스를 적용하는 단계 사이의 시간 간격 동안 상기 제어 게이트 전극, 상기 우물 전극, 및 상기 제2반도체영역에 제3제로 전압 바이어스를 적용하는 단계를 더 포함하는, 전기적으로 삭제가능하고 프로그램가능 판독 전용 플래쉬 메모리를 삭제하는 방법.
KR1020110145451A 2011-01-14 2011-12-29 플래쉬 이이피롬 메모리를 삭제하는 방법 KR101212360B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/006,847 US8274839B2 (en) 2011-01-14 2011-01-14 Method of erasing a flash EEPROM memory
US13/006,847 2011-01-14

Publications (2)

Publication Number Publication Date
KR20120082813A true KR20120082813A (ko) 2012-07-24
KR101212360B1 KR101212360B1 (ko) 2012-12-13

Family

ID=46481185

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110145451A KR101212360B1 (ko) 2011-01-14 2011-12-29 플래쉬 이이피롬 메모리를 삭제하는 방법

Country Status (5)

Country Link
US (1) US8274839B2 (ko)
JP (1) JP5460748B2 (ko)
KR (1) KR101212360B1 (ko)
CN (1) CN102592675B (ko)
TW (1) TWI489467B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5952366B2 (ja) 2014-10-02 2016-07-13 ウィンボンド エレクトロニクス コーポレーション 高信頼性不揮発性半導体メモリ
TWI556246B (zh) * 2015-01-29 2016-11-01 華邦電子股份有限公司 高可靠性非揮發性半導體儲存裝置及其資料抹除方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4698787A (en) 1984-11-21 1987-10-06 Exel Microelectronics, Inc. Single transistor electrically programmable memory device and method
US5077691A (en) 1989-10-23 1991-12-31 Advanced Micro Devices, Inc. Flash EEPROM array with negative gate voltage erase operation
US5243559A (en) 1990-12-12 1993-09-07 Nippon Steel Corporation Semiconductor memory device
JPH04310697A (ja) 1991-04-10 1992-11-02 Nec Corp 不揮発性半導体記憶装置の起動方法
US5457652A (en) 1994-04-01 1995-10-10 National Semiconductor Corporation Low voltage EEPROM
US5790460A (en) 1997-05-12 1998-08-04 Eon Silicon Devices, Inc. Method of erasing a flash EEPROM memory
JP3704460B2 (ja) 2000-07-05 2005-10-12 シャープ株式会社 不揮発性半導体メモリ装置の消去方法
JP3883391B2 (ja) 2001-02-28 2007-02-21 シャープ株式会社 不揮発性半導体メモリのウェル電圧設定回路およびそれを備えた半導体メモリ装置
JP3980874B2 (ja) * 2001-11-30 2007-09-26 スパンション エルエルシー 半導体記憶装置及びその駆動方法
US6614693B1 (en) * 2002-03-19 2003-09-02 Taiwan Semiconductor Manufacturing Company Combination erase waveform to reduce oxide trapping centers generation rate of flash EEPROM
CN100463138C (zh) * 2004-04-26 2009-02-18 旺宏电子股份有限公司 电荷陷入非易失性存储器的电荷平衡操作方法
US7209390B2 (en) * 2004-04-26 2007-04-24 Macronix International Co., Ltd. Operation scheme for spectrum shift in charge trapping non-volatile memory
JP2007035214A (ja) * 2005-07-29 2007-02-08 Renesas Technology Corp 不揮発性半導体記憶装置
US20090201739A1 (en) * 2006-06-12 2009-08-13 Nec Corporation Method for driving semiconductor device, and semiconductor device
CN100552961C (zh) * 2006-12-29 2009-10-21 旺宏电子股份有限公司 多位准存储单元的操作方法
US7796443B2 (en) 2008-06-12 2010-09-14 Fs Semiconductor Corp., Ltd. Method of erasing a flash EEPROM memory

Also Published As

Publication number Publication date
TW201230046A (en) 2012-07-16
KR101212360B1 (ko) 2012-12-13
US20120182811A1 (en) 2012-07-19
CN102592675B (zh) 2015-10-07
JP2012150877A (ja) 2012-08-09
US8274839B2 (en) 2012-09-25
CN102592675A (zh) 2012-07-18
TWI489467B (zh) 2015-06-21
JP5460748B2 (ja) 2014-04-02

Similar Documents

Publication Publication Date Title
KR101056797B1 (ko) 불휘발성 반도체 기억장치
US7110293B2 (en) Non-volatile memory element with oxide stack and non-volatile SRAM using the same
US7394702B2 (en) Methods for erasing and programming memory devices
EP1351252A1 (en) Erase scheme for non-volatile memory
JP2004221554A (ja) 不揮発性半導体記憶装置
JP2006338863A (ja) 不揮発性電荷トラッピングメモリデバイスの動作方法およびプログラミング/消去の状態の決定方法
TW200908343A (en) Non-volatile semiconductor memory device
JP2008217972A (ja) 不揮発性メモリ素子の作動方法
WO2007117610A2 (en) Methods for erasing memory devices and multi-level programming memory device
US7170794B2 (en) Programming method of a non-volatile memory device having a charge storage layer between a gate electrode and a semiconductor substrate
KR101212360B1 (ko) 플래쉬 이이피롬 메모리를 삭제하는 방법
US6418062B1 (en) Erasing methods by hot hole injection to carrier trap sites of a nonvolatile memory
KR20140085512A (ko) 분리된 소거 게이트를 구비한 스플리트 게이트 비-휘발성 플로팅 게이트 메모리 셀을 프로그래밍하는 방법
KR101281683B1 (ko) 전하 트랩형 플래시 메모리 소자의 작동 방법
KR100640973B1 (ko) 플래시 메모리 소자의 프로그래밍/소거 방법
JP2004214506A (ja) 不揮発性半導体メモリ装置の動作方法
Meliolla et al. Study of tunneling gate oxide and floating gate thickness variation effects to the performance of split gate flash memory
TWI361433B (en) Operating method of memory
KR101244842B1 (ko) 전하 트랩형 플래시 메모리 소자의 작동 방법
JP2010020848A (ja) 不揮発性半導体メモリ及びデータ読み出し方法
WO2009081290A1 (en) A memory cell, a memory array and a method of programming a memory cell
KR100591122B1 (ko) 플래시메모리, 그의 구동방법 및 그의 배치구조
Adiono et al. Design and simulation of hafnium dioxide based charge trapping flash memory device
EP1553635A1 (en) Nonvolatile semiconductor memory and operating method of the memory
JP2017195010A (ja) 不揮発性半導体記憶装置のデータ書き込み方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150907

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160420

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170419

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180418

Year of fee payment: 7