KR20120068965A - 에칭액 - Google Patents

에칭액 Download PDF

Info

Publication number
KR20120068965A
KR20120068965A KR1020127011925A KR20127011925A KR20120068965A KR 20120068965 A KR20120068965 A KR 20120068965A KR 1020127011925 A KR1020127011925 A KR 1020127011925A KR 20127011925 A KR20127011925 A KR 20127011925A KR 20120068965 A KR20120068965 A KR 20120068965A
Authority
KR
South Korea
Prior art keywords
etching
mol
ammonia
boiling point
concentration
Prior art date
Application number
KR1020127011925A
Other languages
English (en)
Other versions
KR101170296B1 (ko
Inventor
미츠시 이타노
신고 나카무라
다케히코 게즈카
다이스케 와타나베
Original Assignee
다이킨 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다이킨 고교 가부시키가이샤 filed Critical 다이킨 고교 가부시키가이샤
Publication of KR20120068965A publication Critical patent/KR20120068965A/ko
Application granted granted Critical
Publication of KR101170296B1 publication Critical patent/KR101170296B1/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/08—Etching, surface-brightening or pickling compositions containing an inorganic acid containing a fluorine compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/06—Etching, surface-brightening or pickling compositions containing an inorganic acid with organic material
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K15/00—Anti-oxidant compositions; Compositions inhibiting chemical change
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Weting (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

본 발명은, 약액의 증발 등에 수반하는 조성 변화가 적고, 약액의 교환 빈도가 적어도 되고, 한편, 경시적으로도 에칭 레이트의 변화가 적고 균일하게 실리콘 산화막을 에칭 가능한 에칭액을 제공한다. 구체적으로는, 불화수소산(a), 불화암모늄(b) 및 불화수소와 암모니아보다 비점이 높은 염기와의 염(c)을 포함하는 에칭액이고, 불화암모늄(b)의 농도가 8.2mol/kg 이하이고, 불화암모늄(b)과 불화수소와 암모니아보다 비점이 높은 염기의 염(c)과의 합계가 9.5mol/kg 이상인 에칭액, 그 제조 방법 및 그 에칭액을 이용한 에칭 방법에 관한 것이다.

Description

에칭액{ETCHING SOLUTION}
본 발명은, 반도체 공정, 액정 공정 등에 이용되는 실리콘 산화막의 에칭액, 그 제조 방법, 상기 에칭액을 이용한 에칭 방법 및 상기 에칭액을 이용한 에칭 처리물의 제조 방법에 관한 것이다.
실리콘 산화막의 웨트 에칭액은, 불화수소산과 불화암모늄 용액의 혼합액인 버퍼링된 불산이 이용되고 있다(예를 들면, 특허 문헌 1, 2). 반도체 제조 공정에서, 버퍼링된 불산을 넣은 약액조에 웨이퍼를 침적하여 에칭을 행하지만, 통상 약액조는 웨이퍼 침적을 위해 개구부를 가지고 있기 때문에, 약액 성분의 증발에 의해 경시적으로 약액 조성이 변화하게 되어, 에칭 레이트에 중대한 영향을 주는 것으로 알려져 있다. 이 때문에, 시간의 경과와 더불어 약액 전량을 교환할 수 밖에 없고, 처리의 효율 및 자원의 유효 이용의 점에서 문제가 있었다.
특허 문헌 1의 단락 0005에는, 「약액 조성이 HF:0.1%, NH4F:40%의 버퍼링된 불산(BHF)일 경우, 열산화막의 에칭 레이트가 25℃로 1.6㎚/min이다. 그러나 이러한 약액을 습도 40%, 분위기 온도 25℃의 환경하에서 3일간 방치하면 에칭 레이트가 4.2㎚/min가 되어 약 2.6배로 증가한다. 이러한 환경에서 변화하는 약액은 향후의 반도체 프로세스에서 사용은 불가능하다.」라고 기재되어 있다.
버퍼링된 불산 중의 불화암모늄, 암모늄 이온 및 불화수소산의 해리는 하기 (1)식으로부터 (4)식으로 나타내어진다.
Figure pat00001
특허 문헌 1로 서술되어 있는 약액 조성(HF=0.1mass%, NH4F=40mass%)의 버퍼링된 불산은, 예를 들면 습도 40%, 온도 25℃의 환경하에 방치하면 (2)식에 의해 암모니아가 증발해, 플로톤(H+)이 액중에 발생한다. 불화수소산은 pKa=3.17의 약산이기 때문에, H+가 발생하면 (1)식으로부터 생기는 불화물 이온(F-)과 반응하여 (3)식에 의해 불화수소(HF)가 발생해, HF는 또한 F-와 반응해 실리콘 산화막의 에칭 종인 HF2 -가 발생한다. 따라서, 이러한 약액 조성의 버퍼링된 불산을 방치하면, 약액 조성이 변화해 실리콘 산화막의 에칭 레이트가 빨라지기 때문에 약액은 사용 불가능하게 된다.
또한, 특허 문헌 1의 단락 0019에는, 「NH4F 농도가 30mass%를 초과하면 약액의 증발량은 적지만, 약액의 조성 비율이 변화한다. 따라서 원래 조성에 되돌리는 것이 곤란하다.」라고 기재되어 있다.
또한, 특허 문헌 1에는, 버퍼링된 불산, 특히 HF 농도가 0.1mass% 이하이고 NH4F 농도가 30mass% 이하의 버퍼링된 불산에 관하여, 약액 조성의 경시 변화를 줄이기 위해, 조성 조정용 약액을 약액조에 공급하여 조성 변화한 약액조 중의 약액을 소정의 약액 조성에 유지하는 기술이 기재되어 있다. 이는 약액의 사용 환경을 제어함으로써 약액 조성 변화를 없애는 것이 기재되어 있음에 불과하고, 약액 그 자체의 개량에 의해 조성 변화를 적게 하는 것은 아니다.
[특허 문헌 1: 일본국 특허 공개 평9－22891호 공보]
[특허 문헌 2: 일본국 특허 공개 평9－115875호 공보]
본 발명은, 약액의 증발 등에 수반하는 조성 변화가 적고, 약액의 교환 빈도가 적어도 되고, 또한, 경시적으로도 에칭 레이트의 변화가 적고 균일하게 실리콘 산화막을 에칭 가능한 에칭액을 제공하는 것을 목적으로 한다.
본 발명은, 약액의 증발 등에 수반하는 조성 변화가 적고, 약액의 교환 빈도가 적어도 되고, 또한, 경시적으로도 에칭 레이트의 변화가 적고 균일하게 실리콘 산화막을 에칭 가능한 에칭액을 제공하는 것을 목적으로 한다.
본 발명자는, 상기의 과제를 해결하기 위해 열심히 연구를 실시한 결과, 하기의 지견을 얻었다.
버퍼링된 불산은, 불화암모늄 농도가 30mass%(8.2mol/kg)를 초과하면, 암모니아가 증발해 실리콘 산화막의 에칭 종인 HF2 - 증가해 에칭 레이트가 빨라지는 것이 알려져 있다. 따라서, 암모니아의 증발을 적게 하기 위해서는, 암모니아 대신에 암모니아의 비점 -33℃(1 기압)보다 높은 비점을 가지는 염기와 불화수소로 이루어지는 불화물염으로 바뀌면 된다.
또, 컨택트홀 세정 등에 이용하는 버퍼링된 불산은, 특허 문헌 2에 나타낸 바와 같이, 불화암모늄 농도가 특히 35mass%(9.5mol/kg)~40mass%(10.8mol/kg)의 것을 이용함으로써 가공 치수 정밀도를 유지하고 있다. 불화암모늄 농도가 높은 버퍼링된 불산의 가공 치수 정밀도가 높은 이유는, 불화암모늄 농도가 높을수록 각종 산화막의 에칭 레이트가 동일해지기 때문이다. 따라서, 일정한 가공 치수 정밀도를 유지하기 위해서는, 35mass%(9.5mol/kg) 불화암모늄 농도와 동등한 불화물염 농도로 할 필요가 있다. 따라서, 불화암모늄과 불화수소와 암모니아보다 비점이 높은 염기와의 염의 합계 농도는, 9.5mol/kg 이상이 아니어야 한다.
이상에서, 8.2mol/kg(30mass%) 농도 이하의 불화암모늄과 불화수소와 암모니아보다 비점이 높은 염기의 염을, 합계로 9.5mol/kg 이상으로 한 버퍼링된 불산이면, 방치하고 있어도 약액의 증발 등에 수반하는 조성 변화가 작기 때문에 실리콘 산화막의 에칭 레이트가 빠르게 되지 않고, 그 결과, 약액 교환 빈도가 적은 수명이 긴 에칭액을 제공할 수 있다. 또, 불화물염 농도는 컨택트홀 세정 등에 이용하는 버퍼링된 불산의 불화암모늄 농도 이상(9.5mol/kg(35mass%) 이상)이기 때문에, 가공 치수 정밀도도 만족할 수 있다. 이러한 지견에 의거해 더 연구를 거듭한 결과, 본 발명을 완성하기에 이르렀다.
즉, 본 발명은 하기의 에칭액을 제공한다.
청구항 1.　불화수소산(a), 불화암모늄(b) 및 불화수소와 암모니아보다 비점이 높은 염기의 염(c)을 포함하는 에칭액으로서, 불화암모늄(b)의 농도가 8.2mol/kg 이하이고, 불화암모늄(b)과 불화수소와 암모니아보다 비점이 높은 염기의 염(c)의 합계가 9.5mol/kg 이상인 에칭액.
청구항 2.　염기의 비점이 -30℃ 이상인 청구항 1에 기재된 에칭액.
청구항 3.　에칭액 중의 불화수소(HF)의 농도가 0.5mol/kg(1mass%) 이하인 청구항 1 또는 2에 기재된 에칭액.
청구항 4.　암모니아보다 비점이 높은 염기가, 제1 아민, 제2 아민, 제3 아민 및 제4급 암모늄으로 이루어지는 군에서 선택되는 적어도 1종인 청구항 1 내지 3의 어느 하나에 기재된 에칭액.
청구항 5.　제1 아민이, 메틸아민, 에틸아민, 프로필아민, 부틸아민, 펜틸아민, 히드록실아민, 에탄올아민, 프로판올아민, 부탄올아민, 메톡시에틸아민 및 메톡시프로필아민으로 이루어지는 군에서 선택되는 적어도 1종인 청구항 4에 기재된 에칭액.
청구항 6.　제2 아민이, 디메틸아민, 디에틸아민, 디프로필아민 및 디에탄올아민으로 이루어지는 군에서 선택되는 적어도 1종인 청구항 4에 기재된 에칭액.
청구항 7.　제3 아민이, 트리메틸아민, 트리에틸아민 및 트리에탄올아민으로 이루어지는 군에서 선택되는 적어도 1종인 청구항 4에 기재된 에칭액.
청구항 8.　암모니아보다 비점이 높은 염기가 메틸아민, 에틸아민 및 에탄올아민으로 이루어지는 군에서 선택되는 적어도 1종인 청구항 1 내지 4의 어느 하나에 기재된 에칭액.
청구항 9.　또한 계면활성제를 포함하는 청구항 1 내지 8의 어느 하나에 기재된 에칭액.
청구항 10.　불화수소산(a), 불화암모늄(b) 및 불화수소와 암모니아보다 비점이 높은 염기로 이루어지는 염(c)을 혼합해, 불화암모늄(b)의 농도를 8.2mol/kg 이하로 하고, 불화암모늄(b)과 불화수소와 암모늄보다 비점이 높은 염기의 염(c)과의 합계가 9.5mol/kg 이상으로 하는 것을 특징으로 하는 에칭액의 제조 방법.
청구항 11.　청구항 1 내지 9의 어느 하나에 기재된 에칭액을 이용하여 피에칭물을 에칭 처리하는 것을 특징으로 하는 에칭 방법.
청구항 12.　청구항 1 내지 9의 어느 하나에 기재된 에칭액을 이용하여 피에칭물을 에칭 처리하는 것을 특징으로 하는 에칭 처리물의 제조 방법.
본 발명의 에칭액은, 약액의 증발 등에 수반하는 조성 변화가 적고, 약액의 교환 빈도가 적어도 되고, 또한, 경시적으로도 에칭 레이트의 변화가 적고 균일하게 실리콘 산화막을 에칭 가능하다.
이하, 본 발명을 상술한다.
본 발명의 에칭액은, 불화수소산(a), 불화암모늄(b) 및 불화수소와 암모니아보다 비점이 높은 염기의 염(c)을 포함하는 에칭액이고, 불화암모늄(b)의 농도가 8.2mol/kg 이하이고, 불화암모늄(b)과 불화수소와 암모니아보다 비점이 높은 염기의 염(c)의 합계가 9.5mol/kg 이상인 것을 특징으로 한다.
불화수소산(a)은, 에칭이 적합하게 실시할 수 있는 불화수소(HF) 농도가 되도록 첨가한다. 예를 들면, 에칭액의 전중량에 대해 HF의 농도가 0.5mol/kg(1mass%) 이하, 바람직하게는 0.0005mol/kg(0.001mass%)~0.25mol/kg(0.5mass%), 보다 바람직하게는 0.0025mol/kg(0.005mass%)~0.2mol/kg(0.4mass%), 특히 바람직하게는 0.0025mol/kg(0.005mass%)~0.175mol/kg(0.35mass%)가 되도록 배합된다.
불화수소의 농도가 이 범위이면 에칭액으로서 적합하지만, 약액 중의 HF농도가 낮을 정도 방치 후의 에칭 레이트의 변화(증가)가 커진다. 본 발명에서는, 관련되는 낮은 HF농도의 에칭액에서도, 후술하는 소정의 염의 첨가에 의해, 에칭 레이트의 변화를 억제할 수 있게 되었다.
불화암모늄(NH4F)(b)의 함유량은, 0~8.2mol/kg, 바람직하게는 2~8.2mol/kg, 더 바람직하게는, 5~8.2mol/kg이다. 불화암모늄은 종래부터 버퍼링된 불산에 이용되고 있기 때문에 반도체 약액용의 고순도이고 저가격인 것이 생산되고 있으므로, 방치시의 에칭 레이트의 변화가 적은 상기의 범위 내에서 될수록 많이 첨가하는 것이 바람직하다.
에칭액에 함유하는 염은, 불화수소와 암모니아보다 비점이 높은 염기의 염(c)이다. 염(c)을 구성하는 암모니아보다 비점이 높은 염기로서는, 제1 아민, 제2 아민, 제3 아민, 제4급 암모늄 등이 예시된다.
제1 아민으로서는, 예를 들면, 메틸아민, 에틸아민, 프로필아민, 부틸아민, 펜틸아민, 히드록실아민, 에탄올아민, 프로판올아민, 부탄올아민, 메톡시에틸아민, 메톡시프로필아민 등이 예시된다.
제2 아민으로서는, 예를 들면, 디메틸아민, 디에틸아민, 디프로필아민, 디에탄올아민 등이 예시된다.
제3 아민으로서는, 예를 들면, 트리메틸아민, 트리에틸아민, 트리에탄올아민 등이 예시된다.
제4급 암모늄으로서는, 예를 들면, 테트라메틸암모늄하이드로옥사이드, 테트라에틸암모늄하이드로옥사이드, 코린 등이 예시된다.
상기 염기는, 상기 중 1종 혹은 2종 이상의 혼합물이어도 좋다. 상기의 염기 중, 메틸아민, 에틸아민, 에탄올아민으로 이루어지는 군에서 선택되는 적어도 1종이 적합하다.
상기 염기와 불화수소의 염(c)을 포함하는 에칭액은, HF 및 NH4F를 포함하는 버퍼링된 불산에 상기 염기와 불화수소의 염(c)을 첨가함으로써 조정할 수 있다. 또, 상기 염기와 불화수소의 염(c)을 포함하는 에칭액은, 상기 염기와 불화수소의 등몰량을 HF 및 NH4F를 포함하는 버퍼링된 불산에 더해 혼합함으로써 조제할 수 있다.
에칭액 중의 염(c)의 함유량은, 예를 들면, 에칭액의 전중량에 대해 1.3mol/kg 이상, 바람직하게는 1.3~12mol/kg, 보다 바람직하게는 1.3~4.5mol/kg이다. 이러한 농도로 함으로써, 방치 후에도 에칭 레이트 변화가 적은 에칭액이 얻어진다.
에칭액 중의, 불화암모늄(b)과 불화수소와 암모니아보다 비점이 높은 염기의 염(c)의 합계는 9.5mol/kg 이상, 바람직하게는 9.5~12mol/kg, 보다 바람직하게는 10~11mol/kg이다. (b)와(c)의 합계의 하한값을 9.5mol/kg로 하는 것은, 열산화막 및 다른 산화막을 포함하는 막에 대해 일정한 가공 치수 정밀도를 유지할 필요가 있기 때문이다. 구체적으로는, (b)와(c)의 합계가 9.5mol/kg보다 낮을 경우는, 열산화막에 대한 경시적인 에칭 레이트의 증가율은 그다지 변화할 것은 아니지만, 열산화막의 에칭 레이트에 대한, 플라스마 TEOS막, BPSG막, SOD아닐막 등의 각종 산화막의 에칭 레이트의 비가 증대하는 경향에 있어, 컨택트홀 등의 세정 용도에는 맞지 않게 되기 때문이다.
에칭액에는 또한 계면활성제를 첨가해도 된다. 계면활성제는, 소수성 표면(Si표면, Poly-Si표면 및 레지스터 표면)에 대해 젖은성이 증가해, 패턴의 형상에 의해서는 약액이 골고루 미치지 않을 경우 등을 막기 때문이다. 그 종류는, 카치온계, 음이온계, 노니온계 등 특별히 한정되지 않는다. 카치온계 계면활성제로서는, 예를 들면 C8H17NH2 등의 아민류를 들 수 있고, 음이온계 계면활성제로서는, 예를 들면 C8H17COOH 등의 탄화수소계 카르복시산, C8H17SO3H 등의 탄화수소계 설폰산, H(CF2)6COOH 등의 불소계 카르복시산을 들 수 있고 노니온계 계면활성제로서는, 폴리옥시알킬렌알킬에테르 등의 에테르류를 들 수 있다.
계면활성제의 첨가량(농도)은 에칭액의 전중량에 대해 2000mass ppm 이하, 바람직하게는 10~1500mass ppm, 보다 바람직하게는 50~1200mass ppm이다.
에칭액의 pH는, 통상 pH6.8~8.2, 바람직하게는 7~8에이다. 이러한 범위로 함으로써, 열산화막 에칭 레이트는 10Å/분으로부터 100Å/분이 되어 적합하다.
본 발명의 에칭액은, 불화수소산(a), 불화암모늄(b) 및 불화수소와 암모니아보다 비점이 높은 염기로 이루어지는 염(c)을 혼합해, 불화암모늄(b)의 농도를 8.2mol/kg(30mass%) 이하로 하고, 불화암모늄(b)과 불화수소와 암모니아보다 비점이 높은 염기의 염(c)과의 합계가 9.5mol/kg 이상으로 함으로써 제조된다.
에칭액의 조제는, 상기한 바와 같이, 불화수소산(a) 및 불화암모늄(b)을 포함하는 버퍼링된 불산에, 상기 소정의 농도가 되도록, 불화수소와 암모니아보다 비점이 높은 염기의 등몰량을 더하거나 또는, 불화수소와 암모니아보다 비점이 높은 염기의 염을 더함으로써 실시할 수 있다. 혼합은, 발열을 고려해 냉각하면서 실시하는 것이 바람직하다. pH가 상기의 범위를 벗어났을 경우에는, 필요에 따라 불화수소산(예를 들면, 50mass% 불화수소산) 또는 염기 수용액을 더해 조정할 수 있다.
본 발명의 적합한 에칭액으로서는, 에칭액의 전중량을 기준으로 하여 불화수소(a) 0.0025mol/kg(0.005mass%)~0.175mol/kg(0.35mass%), 불화암모늄(b) 5mol/kg(20mass%)~8.2mol/kg(30mass%), 불화수소와 암모니아보다 비점이 높은 유기 아민으로 이루어지는 염(c) 1.3mol/kg~4.5mol/kg 및 남은 물을 포함하는 실리콘 산화막의 에칭액을 들 수 있다.
본 발명의 에칭액을 실리콘 산화막을 포함하는 웨이퍼에 적용하는 방법은, 실리콘 산화막을 에칭 제거할 수 있는 한 특별히 한정되지 않고, 도포, 침적, 분무, 분사 등의 임의의 방법을 예시할 수 있다. 특히, 경시적인 조성 변화가 적고 에칭 레이트의 변화가 적다는 이점을 이용함으로써, 웨이퍼를 에칭액에 침적하는 방법(배치식 장치) 및 웨이퍼에 에칭액을 분사하는 방법(매엽식 장치)이 적합하다.
본 발명의 에칭액의 적용 온도는, 15~90℃ 정도, 바람직하게는 실온 부근이고, 이 정도의 온도로 에칭액을 웨이퍼에 적용함으로써, 적합하게 실리콘 산화막을 에칭할 수 있다. 에칭액의 적용 시간은, 실리콘 산화막의 막두께 등에 따르지만, 일반적으로 5초에서 30분 정도이다.
본 발명의 에칭액으로 처리하여 얻어지는 에칭 처리물은, 초순수 등으로 린스하고 건조해 에칭 처리물을 얻을 수 있다.
이하에 실시예를 나타내고, 본 발명의 특징을 명확하게 한다. 본 발명은 이들 실시예로 한정되는 것은 아니다.
［에칭액의 조제］
각 표에 나타나는 배합 비율로, HF 및 NH4F를 포함하는 버퍼링된 불산에, HF와 암모니아보다 비점이 높은 염기를 등몰량 첨가해 에칭액을 조정했다.
비교예 1 내지 6의 에칭액은, HF농도=0.07mass%, NH4F 농도=40.3mass%의 버퍼링된 불산, 50.0mass%의 불화수소산, 초순수를 이용해 초기 농도가 되도록 조정했다.
실시예 1의 에칭액은, HF농도=0.07mass%, NH4F 농도=40.3mass%의 버퍼링된 불산, 40mass% 메틸아민 수용액, 50.0mass% 불화수소산, 초순수를 이용해 조정했다. 구체적으로는, 298g의 상기 농도의 버퍼링된 불산에, 32g의 50mass% 불화수소산 및 8g의 초순수를 더해 첨가된 불화수소산과 등몰량이 되는 62g의 40mass% 메틸아민을 냉각하면서 더해 합계 400g로 했다. 조정 후에는, 호리바 제작소제 pH미터 T-21(유리 전극：6367-10D)로 pH를 측정해 초기 pH로 했다.
실시예 2 등의 암모니아보다 비점이 높은 염기로서 에틸아민을 포함하는 에칭액은, 70mass% 에틸아민 수용액을 이용하고 실시예 1과 같은 순서로 조제했다. 그 외의 실시예로 나타내는 암모니아보다 비점이 높은 염기를 포함하는 에칭액은, 98mass% 이상의 농도의 염기 용액을 사용해, 실시예 1과 같은 순서로 조제했다.
비교예 7~9, 12, 16의 에칭액은, 30mass% NH4F 농도까지는 상기 농도의 버퍼링된 불산을 첨가해, 나머지는, 50.0mass% 불화수소산과 29mass% NH3수를 중화해 조정했다.
또한, 조정액의 pH가 7~8을 벗어났을 경우는, 50.0mass% 불화수소산 또는 염기 수용액을 소량 첨가함으로써, 이 범위가 되도록 조정했다.
［에칭액의 중량 측정］
조제된 에칭액의 반을 밀폐한 용기에 보존했다. 나머지 반은, 직경 8cm의 원통 용기에 넣어 용기 내의 액의 중량(초기 중량)을 측정했다. 그 후, 드래프트 내에서 소정 시간 방치 시험을 실시했다. 소정 시간 방치 시험 후에 재차 용기 내의 중량(방치 후 중량)을 측정했다. 방치 시험시의 드래프트 내 온도는 18~22℃, 습도는 25%~35%로 했다.
［에칭 레이트의 측정 방법］
밀폐 용기에 보존한 에칭액의 온도를 항온조로 25℃로 설정해, 이에 막두께가 약 1000Å의 1.5cm×1.2cm의 열산화막피스(박막)를 침적해, 일정 시간(2.5분, 5분, 10분) 후에 침적 후의 막두께를 측정했다. 침적 전후의 막두께의 차이를 에칭량으로 했다. 세로축을 에칭량, 가로축을 에칭 시간으로 했을 때에 그 기울기를 에칭 레이트(초기 ER)로 했다.
마찬가지로 드래프트로 방치 시험 후의 에칭액의 온도를 항온조에서 25℃로 조제해, 이에 막두께가 약 1000Å의 1.5cm×1.2cm의 열산화막피스(박막)를 침적해, 일정 시간(2.5분, 5분, 10분) 후에 침적 후의 막두께를 측정했다. 침적 전후의 막두께의 차이를 에칭량으로 했다. 세로축을 에칭량, 가로축을 에칭 시간으로 했을 때에 그 기울기를 에칭 레이트(방치 후 ER)로 했다.
막두께의 측정은, 나노스펙 3000AF-T(나노메트릭스재팬 주식회사제)를 이용했다.
［에칭 레이트(ER) 증가 배율］
또, 에칭 레이트(ER) 증가 배율은, 하기식에서 계산했다.
ER 증가 배율=[방치 후 열산화막 에칭 레이트(방치 후 ER)］/［초기 열산화막 에칭 레이트(초기 ER)］
또한, 표 2~7 중, 「전F농도」란 「불화암모늄의 농도」와「불화수소와 암모니아보다 비점이 높은 염기의 염의 농도」의 합을 의미한다.
비교예 1~2
HF농도를 0.25mass%로 하고, NH4F 농도를 20mass% 및 39.4mass%에 변화시킨 2개의 약액을 조제해, 드래프트 내에 2개의 약액을 43시간 방치했다. 약액의 조성 변화와 조성 변화에 의한 열산화막 에칭 레이트에의 영향을 조사하기 위해, 방치 전의 초기 HF농도, NH4F 농도, 초기 중량, 초기 열산화막 에칭 레이트 및 방치 후의 HF농도, NH4F 농도, 방치 후 중량, 방치 후 열산화막 에칭 레이트를 조사했다. 그 결과를 표 1에 나타낸다.
NH4F 농도가 높으면 수분 증발량은 적지만 암모니아 증발량이 많기 때문에 HF농도가 높아져, 열산화막 에칭 레이트가 크게 증가하는 것을 알 수 있다.
Figure pat00002
비교예 3~6
NH4F 농도를 37mass%로 하고, HF농도를 0.05mass%로부터 0.25mass%에 변화시킨 약액을 조제해, 각 약액을 방치하여 조성 변화에 수반하는 에칭 레이트 증가 배율을 조사했다. 그 결과를 표 2에 나타낸다.
HF농도가 낮을수록 열산화막의 에칭 레이트 증가 배율은 커지는 것을 알 수 있다.
Figure pat00003
실시예 1~8, 비교예 7, 8
여러 가지의 비점이 다른 염기와 불화수소의 염을 버퍼링된 불산에 첨가해, 약액 방치에 의한 조성 변화에 수반하는 열산화막 에칭 레이트 증가 배율을 조사했다. 그 결과를 표 3에 나타낸다.
암모니아의 비점 -33℃(1기압)보다 높은 염기와 불화수소의 염을 첨가한 약액에서는, 같은 정도의 초기 에칭 레이트를 가지는 암모니아와 불화수소의 염을 또한 추가한 약액에 비해, 암모니아 증발에 기인하는 에칭 레이트 증가 배율이 낮은 것이 알게 되었다.
Figure pat00004
실시예 9~12, 비교예 9~11
에틸아민과 불화수소의 염을 불화암모늄 농도가 다른 버퍼링된 불산에 첨가해, 약액 방치에 의한 조성 변화에 수반하는 열산화막 에칭 레이트 증가 배율을 조사했다. 그 결과를 표 4에 나타낸다.
불화암모늄 농도가 8.2mol/kg(30mass%) 이하에서는, 같은 정도의 초기 에칭 레이트를 가지는 암모니아와 불화수소의 염을 또한 추가한 약액에 비해, 암모니아 증발에 기인하는 에칭 레이트 증가 배율이 낮은 것이 알게 되었다.
Figure pat00005
실시예 13~14, 비교예 12~15
에틸아민과 불화수소의 염을 불화암모늄 농도가 다른 버퍼링된 불산에 첨가해, 열산화막, 플라스마 TEOS막, BPSG아닐막, SOD아닐막의 에칭 레이트 및 각각의 막과 열산화막의 에칭 레이트비를 구했다. 표 5에 결과를 나타낸다.
불화암모늄 농도와 불화수소와 에틸아민의 염 농도의 합계가 9.5mol/kg보다 낮아지면 각각의 막과 열산화막의 에칭 레이트비는 높아지는 결과였다.
또한, 불화암모늄 농도와 불화수소와 에틸아민의 염 농도의 합계가 9.5mol/kg보다 낮아지면 표 6에 나타내는 에칭 레이트 증가율은 적지만, 각종막과 열산화막의 에칭 레이트비가 높기 때문에 컨택트홀 등의 세정액에는 사용할 수 없다.
Figure pat00006
Figure pat00007
실시예 15~17, 비교예 16
계면활성제를 100ppm 또는 200ppm 첨가한 버퍼링된 불산에 관하여, 약액 방치에 의한 조성 변화에 수반하는 열산화막 에칭 레이트 증가 배율을 조사했다. 그 결과를 표 7에 나타낸다.
계면활성제 및 에틸아민과 불화수소의 염을 첨가한 약액에서는, 같은 정도의 초기 에칭 레이트를 가지는 염무첨가의 약액(비교예 16)에 비해, 암모니아 증발에 기인하는 에칭 레이트 증가 배율이 낮은 것이 알게 되었다.
또, 계면활성제를 포함하지 않는 실시예 13의 에칭액과, 실시예 15~17의 에칭액을 비교해도, 계면활성제의 존재가 경시적인 약액 조성에 거의 영향을 주지 않는 것이 알게 되었다.
Figure pat00008
상기 실시예 1~17로 나타낸 바와 같이, 8.2mol/kg(30mass%) 농도 이하의 불화암모늄과, 불화수소와 암모니아보다 비점이 높은 염기의 염을 합계로 9.5mol/kg 이상으로 한 에칭액이면, 약액을 방치한 후에도, 암모니아 증발에 기인하는 에칭 레이트의 변화가 충분히 작기 때문에, 시간이 경과해도 균일한 에칭 레이트를 가진다. 그 때문에, 약액의 교환을 상당히 적게 할 수 있고, 에칭 처리의 효율화에도 기여한다.

Claims (10)

  1. 불화수소산(a), 불화암모늄(b), 불화수소와 암모니아보다 비점이 높은 염기의 염(c) 및 계면활성제(d)로만 이루어지는 에칭액으로서,
    상기 암모니아보다 비점이 높은 염기가, 제1 아민, 제2 아민, 제3 아민 및 제4급 암모늄으로 이루어지는 군으로부터 선택되는 1종 이상이고,
    불화암모늄(b)의 농도가 8.2mol/kg 이하이고, 불화암모늄(b)과 불화수소와 암모니아보다 비점이 높은 염기의 염(c)의 합계가 9.5mol/kg 이상이고, pH가 6.8 ~ 8.2인, 에칭액.
  2. 청구항 1에 있어서,
    염기의 비점이 -30℃ 이상인, 에칭액.
  3. 청구항 1 또는 2에 있어서,
    에칭액 중의 불화수소(HF)의 농도가 0.5mol/kg(1mass%) 이하인, 에칭액.
  4. 청구항 1 또는 2에 있어서,
    제1 아민이, 메틸아민, 에틸아민, 프로필아민, 부틸아민, 펜틸아민, 히드록실아민, 에탄올아민, 프로판올아민, 부탄올아민, 메톡시에틸아민 및 메톡시프로필 아민으로 이루어지는 군에서 선택되는 적어도 1종인, 에칭액.
  5. 청구항 1 또는 2에 있어서,
    제2 아민이, 디메틸아민, 디에틸아민, 디프로필아민 및 디에탄올아민으로 이루어지는 군에서 선택되는 적어도 1종인, 에칭액.
  6. 청구항 1 또는 2에 있어서,
    제3 아민이, 트리메틸아민, 트리에틸아민 및 트리에탄올아민으로 이루어지는 군에서 선택되는 적어도 1종인, 에칭액.
  7. 청구항 1 또는 2에 있어서,
    암모니아보다 비점이 높은 염기가 메틸아민, 에틸아민 및 에탄올아민으로 이루어지는 군에서 선택되는 적어도 1종인, 에칭액.
  8. 불화수소산(a), 불화암모늄(b), 불화수소와, 제1 아민, 제2 아민, 제3 아민 및 제4급 암모늄으로 이루어지는 군으로부터 선택되는 1종 이상인, 암모니아보다 비점이 높은 염기로 이루어지는 염(c) 및 계면활성제(d)만을 혼합하여 불화암모늄(b)의 농도를 8.2mol/kg 이하로 하고, 불화암모늄(b)과 불화수소와 암모니아보다 비점이 높은 염기와의 염(c)의 합계가 9.5mol/kg 이상이고, pH가 6.8 ~ 8.2인 것을 특징으로 하는 에칭액의 제조 방법.
  9. 청구항 1 또는 2에 기재된 에칭액을 이용하여 피에칭물을 에칭 처리하는 것을 특징으로 하는 에칭 방법.
  10. 청구항 1 또는 2에 기재된 에칭액을 이용하여 피에칭물을 에칭 처리하는 것을 특징으로 하는 에칭 처리물의 제조 방법.
KR1020127011925A 2007-04-13 2008-04-08 에칭액 KR101170296B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2007-105601 2007-04-13
JP2007105601 2007-04-13
PCT/JP2008/056958 WO2008129944A1 (ja) 2007-04-13 2008-04-08 エッチング液

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020097022596A Division KR101169129B1 (ko) 2007-04-13 2008-04-08 에칭액

Publications (2)

Publication Number Publication Date
KR20120068965A true KR20120068965A (ko) 2012-06-27
KR101170296B1 KR101170296B1 (ko) 2012-07-31

Family

ID=39875472

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020127011925A KR101170296B1 (ko) 2007-04-13 2008-04-08 에칭액
KR1020097022596A KR101169129B1 (ko) 2007-04-13 2008-04-08 에칭액

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020097022596A KR101169129B1 (ko) 2007-04-13 2008-04-08 에칭액

Country Status (7)

Country Link
US (1) US9399734B2 (ko)
EP (1) EP2139030B1 (ko)
JP (1) JP5251867B2 (ko)
KR (2) KR101170296B1 (ko)
CN (1) CN101657887B (ko)
TW (1) TWI408745B (ko)
WO (1) WO2008129944A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101437357B1 (ko) * 2012-12-03 2014-09-05 주식회사 전영 스케일 및 산화막 제거용 조성물 및 이의 제조방법

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102379028B (zh) * 2009-03-31 2016-03-02 大金工业株式会社 蚀刻液
US20110020966A1 (en) * 2009-07-23 2011-01-27 Canon Kabushiki Kaisha Method for processing silicon substrate and method for producing substrate for liquid ejecting head
KR101394133B1 (ko) * 2012-08-22 2014-05-15 주식회사 이엔에프테크놀로지 몰리브덴 합금막 및 인듐 산화막 식각액 조성물
US9012322B2 (en) * 2013-04-05 2015-04-21 Intermolecular, Inc. Selective etching of copper and copper-barrier materials by an aqueous base solution with fluoride addition
JP6433730B2 (ja) 2014-09-08 2018-12-05 東芝メモリ株式会社 半導体装置の製造方法及び半導体製造装置
JP6383254B2 (ja) * 2014-11-04 2018-08-29 株式会社東芝 処理装置および処理方法
CN109830428A (zh) * 2019-01-21 2019-05-31 武汉华星光电半导体显示技术有限公司 一种半导体器件的制备方法
CA3039235A1 (en) * 2019-04-05 2020-10-05 Fluid Energy Group Ltd. Novel mud acid composition and methods of using such
EP3978585A1 (en) 2020-09-30 2022-04-06 Imec VZW Aqueous solution for etching silicon oxide
CN114369460B (zh) * 2021-12-09 2023-07-11 湖北兴福电子材料股份有限公司 一种提高凹型沟槽结构二氧化硅蚀刻均匀性的蚀刻液

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4921572A (en) * 1989-05-04 1990-05-01 Olin Corporation Etchant solutions containing hydrogen fluoride and a polyammonium fluoride salt
JP3636504B2 (ja) 1995-07-06 2005-04-06 ステラケミファ株式会社 ウエットプロセス装置及び方法
JPH09115875A (ja) 1995-10-20 1997-05-02 Texas Instr Japan Ltd 半導体装置の製造方法及びこの方法に用いる処理液
US6200891B1 (en) * 1998-08-13 2001-03-13 International Business Machines Corporation Removal of dielectric oxides
JP2000160367A (ja) * 1998-11-24 2000-06-13 Daikin Ind Ltd エッチレートが高速化されたエッチング液
JP4661007B2 (ja) * 2001-08-23 2011-03-30 昭和電工株式会社 サイドウォール除去液
US7169323B2 (en) * 2002-11-08 2007-01-30 3M Innovative Properties Company Fluorinated surfactants for buffered acid etch solutions
JP4374989B2 (ja) 2003-11-12 2009-12-02 三菱瓦斯化学株式会社 洗浄液およびそれを用いた洗浄方法
SG129274A1 (en) * 2003-02-19 2007-02-26 Mitsubishi Gas Chemical Co Cleaaning solution and cleaning process using the solution
JP2004277576A (ja) * 2003-03-17 2004-10-07 Daikin Ind Ltd エッチング用又は洗浄用の溶液の製造法
JP2006154722A (ja) * 2004-10-28 2006-06-15 Daikin Ind Ltd Ｃｕ／ｌｏｗ−ｋ多層配線構造のアッシング残渣の剥離液及び剥離方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101437357B1 (ko) * 2012-12-03 2014-09-05 주식회사 전영 스케일 및 산화막 제거용 조성물 및 이의 제조방법

Also Published As

Publication number Publication date
EP2139030B1 (en) 2014-05-14
KR101169129B1 (ko) 2012-07-30
CN101657887B (zh) 2012-02-01
US9399734B2 (en) 2016-07-26
CN101657887A (zh) 2010-02-24
EP2139030A1 (en) 2009-12-30
KR20100009557A (ko) 2010-01-27
KR101170296B1 (ko) 2012-07-31
WO2008129944A1 (ja) 2008-10-30
EP2139030A4 (en) 2011-03-23
US20100112821A1 (en) 2010-05-06
TW200908145A (en) 2009-02-16
TWI408745B (zh) 2013-09-11
JPWO2008129944A1 (ja) 2010-07-22
JP5251867B2 (ja) 2013-07-31

Similar Documents

Publication Publication Date Title
KR101170296B1 (ko) 에칭액
KR102436721B1 (ko) 질화 규소를 포함하는 기판을 에칭하는 조성물 및 방법
TWI439434B (zh) 用於二氧化矽及氮化矽層之可印刷蝕刻介質
TWI591158B (zh) 非選擇性氧化物蝕刻濕清潔組合物及使用方法
KR101279293B1 (ko) 에칭액
JP2008053723A (ja) シリコン酸化膜選択性湿式エッチング溶液
KR20140015435A (ko) 인쇄 가능한 산화알루미늄 잉크의 제형
JP2023536836A (ja) 窒化シリコン膜を選択的にエッチングするための組成物及び方法
KR20070107383A (ko) 실리콘 산화막 식각용 용액 제조방법
US6099911A (en) Process for forming silica film
Hattori et al. Highly selective isotropic gas-phase etching of SiO2 using HF and methanol at temperatures–30° C and lower
Thanu et al. Dilute HF solutions for copper cleaning during BEOL processes: effect of aeration on selectivity and copper corrosion
KR102488515B1 (ko) 실리콘 질화막 식각방법 및 이를 이용한 반도체 소자의 제조 방법
RU2674118C1 (ru) Селективный травитель для титаната бария
Park et al. Understanding of Etching Mechanism of Si3N4 Film in H3PO4 Solution For The Fabrication of 3D NAND Devices
KR102457243B1 (ko) 실리콘 질화막 식각 조성물
US20230295499A1 (en) Silicon etching liquid, and method for producing silicon device and method for processing silicon substrate, each using said etching liquid
CN117187852A (zh) 一种低表面张力长效显影液的制备方法
KR19990082131A (ko) 에칭제
CN111925800A (zh) 一种蚀刻液组合物、其制备方法及应用
KR20140043853A (ko) 실리콘 웨이퍼의 균질한 전기화학 에칭방법

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150626

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170704

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180717

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190627

Year of fee payment: 8