CN109830428A - 一种半导体器件的制备方法 - Google Patents

一种半导体器件的制备方法 Download PDF

Info

Publication number
CN109830428A
CN109830428A CN201910055441.4A CN201910055441A CN109830428A CN 109830428 A CN109830428 A CN 109830428A CN 201910055441 A CN201910055441 A CN 201910055441A CN 109830428 A CN109830428 A CN 109830428A
Authority
CN
China
Prior art keywords
polysilicon layer
coating
oxide skin
preparation
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910055441.4A
Other languages
English (en)
Inventor
蒙元明
闫宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN201910055441.4A priority Critical patent/CN109830428A/zh
Priority to PCT/CN2019/086766 priority patent/WO2020151132A1/zh
Priority to US16/620,503 priority patent/US11087982B2/en
Publication of CN109830428A publication Critical patent/CN109830428A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/48—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating by irradiation, e.g. photolysis, radiolysis, particle radiation
    • C23C16/483—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating by irradiation, e.g. photolysis, radiolysis, particle radiation using coherent light, UV to IR, e.g. lasers
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B1/00—Single-crystal growth directly from the solid state
    • C30B1/02—Single-crystal growth directly from the solid state by thermal treatment, e.g. strain annealing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Thermal Sciences (AREA)
  • Weting (AREA)

Abstract

本发明提供一种半导体器件的制备方法，其包括在器件层上生长多晶硅层，在多晶硅层表面上形成氧化物层，氧化物层覆盖多晶硅层表面上的突起，使用缓冲氧化物刻蚀液对氧化物层进行腐蚀；在腐蚀得到的多晶硅层表面上制备功能层，得到半导体器件；基于此，本发明在得到多晶硅层后，先在多晶硅层表面上形成一道保护作用的氧化物层，然后利用缓冲氧化物刻蚀液，基于其可控性，蚀刻保护氧化膜和多晶硅层表面上的突起，从而起到降低多晶硅层表面突起的作用，同时也能很好的保护好多晶硅层表面，缓解了现有多晶硅层存在的表面粗糙的技术问题。

Description

一种半导体器件的制备方法
技术领域
本发明涉及半导体器件制备领域，尤其涉及一种半导体器件的制备方法。
背景技术
随着技术发展，硅材料，尤其是多晶，基于掺杂等特性，在半导体领域内的作用越来越大。
现有技术一般是对非晶硅进行处理之后，得到多晶硅层，此时多晶硅层的表面存在突起，这些突起导致多晶硅层表面粗糙，其粗糙度一般在10纳米至20纳米之间，多晶硅的表面粗糙度会降低击穿电场与漏电流突增，表面粗糙度增加一倍，漏电流增加两个数量级。
即现有多晶硅层存在表面粗糙的技术问题。
发明内容
本发明提供一种半导体器件的制备方法，以缓解现有多晶硅层存在的表面粗糙的技术问题。
为解决上述问题，本发明提供的技术方案如下：
本发明实施例提供一种半导体器件的制备方法，其包括：
在器件层上生长多晶硅层；
在所述多晶硅层表面上形成氧化物层，所述氧化物层覆盖所述多晶硅层表面上的突起；
使用缓冲氧化物刻蚀液，对所述氧化物层进行腐蚀；
在腐蚀得到的多晶硅层表面上制备功能层，得到半导体器件。
在本发明的制备方法中，所述在所述多晶硅层表面上形成氧化物层包括：采用化学气相沉积法，在所述多晶硅层表面上沉积氧化物，形成所述氧化物层。
在本发明的制备方法中，所述在所述多晶硅层表面上沉积氧化物包括：在所述多晶硅层表面上沉积氧化硅。
在本发明的制备方法中，所述在所器件层上生长多晶硅层包括：在器件层形成非晶硅层，采用准分子激光退火法处理所述非晶硅层，形成所述多晶硅层。
在本发明的制备方法中，所述在所述多晶硅层表面上形成氧化物层包括：在所述多晶硅层表面上形成20纳米厚度的氧化物层。
在本发明的制备方法中，所述使用缓冲氧化物刻蚀液，对所述氧化物层进行腐蚀包括：配置缓冲氧化物刻蚀液，将形成有所述氧化物层的器件层浸泡在所述缓冲氧化物刻蚀液中预设时长后取出。
在本发明的制备方法中，所述配置缓冲氧化物刻蚀液包括：配置氢氟酸缓冲刻蚀液。
在本发明的制备方法中，所述配置氢氟酸缓冲刻蚀液包括：将氢氟酸、氟化铵与水混合得到所述氢氟酸缓冲刻蚀液。
在本发明的制备方法中，所述将氢氟酸、氟化铵与水混合得到所述氢氟酸缓冲刻蚀液包括：将摩尔比为40％的氢氟酸水溶液、与摩尔比为50％的氟化铵水溶液，按体积比为1：7进行混合，到所述氢氟酸缓冲刻蚀液。
在本发明的制备方法中，所述将形成有所述氧化物层的器件层浸泡在所述缓冲氧化物刻蚀液中预设时长后取出包括：将形成有所述氧化物层的器件层在所述缓冲氧化物刻蚀液中浸泡2秒后取出。
本发明的有益效果为：本发明提供一种新的半导体器件的制备方法，其包括在器件层上生长多晶硅层，在所述多晶硅层表面上形成氧化物层，所述氧化物层覆盖所述多晶硅层表面上的突起，使用缓冲氧化物刻蚀液，对所述氧化物层进行腐蚀；在腐蚀得到的多晶硅层表面上制备功能层，得到半导体器件；基于此，本发明在得到多晶硅层后，先在多晶硅层表面上形成一道保护作用的氧化物层，然后利用缓冲氧化物刻蚀液，基于其可控性，蚀刻保护氧化膜和多晶硅层表面上的突起，从而起到降低多晶硅层表面突起的作用，同时也能很好的保护好多晶硅层表面，缓解了现有多晶硅层存在的表面粗糙的技术问题。
附图说明
为了更清楚地说明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的半导体器件制备方法的流程图。
图2为本发明实施例提供的半导体器件制备过程的示意图。
图3为本发明实施例提供的半导体器件制备系统的示意图。
图4为本发明实施例提供的半导体器件的示意图。
具体实施方式
以下各实施例的说明是参考附加的图示，用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语，例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。在图中，结构相似的单元是用以相同标号表示。
针对现有多晶硅层存在的表面粗糙的技术问题，本发明实施例可以缓解这个问题。
如图1所示，本发明实施例提供的半导体器件的制备方法包括：
步骤1、在器件层上生长多晶硅层。
在一种实施例中，本步骤包括：
如图2中(1)所示，提供一个需要生长多晶硅层的器件层，例如玻璃基板S1等；
如图2中(2)所示，在器件层形成非晶硅层S2；
如图2中(3)所示，采用准分子激光退火法ELA等工艺处理所述非晶硅层S2，形成所述多晶硅层S3。
步骤2、在所述多晶硅层表面上形成氧化物层。
在一种实施例中，本步骤包括：
如图2中(4)所示，采用化学气相沉积法CVD，在所述多晶硅层表面上沉积氧化物，形成所述氧化物层S4，所述氧化物层S4覆盖所述多晶硅层S3表面上的突起S31。采用CVD所形成的氧化物层S4致密，并且密度较好，这样就可以在蚀刻的过程中，保持蚀刻速度的均一性。
在一种实施例中，在所述多晶硅层表面上沉积氧化物包括：在所述多晶硅层表面上沉积氧化硅。这是因为氧化硅的成本比较低，且容易蚀刻。
在一种实施例中，所述在所述多晶硅层表面上形成氧化物层包括：在所述多晶硅层表面上形成20纳米厚度的氧化物层。这是因为多晶硅层表面可能会出现20纳米的突起，这样就可以完全覆盖突起。
在一种实施例中，所述在所述多晶硅层表面上形成氧化物层包括：在所述多晶硅层表面上形成大于20纳米厚度的氧化物层。这是因为多晶硅层表面可能会出现20纳米的突起，这样就可以完全覆盖突起。
步骤3、使用缓冲氧化物刻蚀液，对所述氧化物层进行腐蚀。
在一种实施例中，本步骤包括：
配置缓冲氧化物刻蚀液A；
如图2中(5)所示，将形成有所述氧化物层S4的器件层S1浸泡在所述缓冲氧化物刻蚀液A中预设时长t后，得到如图2中(6)所示的结构层之后，取出。
如图2中(6)所示，蚀刻处理后，氧化物层S4被安全蚀刻掉，露出多晶硅层S3’，同时多晶硅层S3’表面的突起S31将大大减少。
在一种实施例中，所述配置缓冲氧化物刻蚀液包括：配置氢氟酸缓冲刻蚀液。
在一种实施例中，所述配置氢氟酸缓冲刻蚀液包括：将氢氟酸、氟化铵与水混合得到所述氢氟酸缓冲刻蚀液。氢氟酸HF为主要的蚀刻液，氟化铵NH4F则作为缓冲剂使用，利用NH4F固定〔H+〕的浓度，使之保持一定的蚀刻率。
在一种实施例中，所述将氢氟酸、氟化铵与水混合得到所述氢氟酸缓冲刻蚀液包括：将摩尔比为40％的氢氟酸水溶液、与摩尔比为50％的氟化铵水溶液，按体积比为1：7进行混合，到所述氢氟酸缓冲刻蚀液。该配比的氢氟酸缓冲刻蚀液的蚀刻速度为10纳米/秒，蚀刻速度适中。
在一种实施例中，所述将形成有所述氧化物层的器件层浸泡在所述缓冲氧化物刻蚀液中预设时长后取出包括：将形成有所述氧化物层的器件层在所述缓冲氧化物刻蚀液中浸泡2秒后取出。
步骤4、在腐蚀得到的多晶硅层表面上制备功能层，得到半导体器件。
在一种实施例中，本步骤包括：
在得到如图2中(6)所示的多晶硅层S3’后，使用水等中性溶液对多晶硅层S3’表面进行清洗，去除多余的氢氟酸缓冲刻蚀液；
如图2中(7)所示，在腐蚀得到的多晶硅层S3’表面上制备功能层S5，如绝缘层和栅极金属层等，得到半导体器件，如OLED等。
在一种实施例中，如图3所示，本发明实施例提供了一种半导体器件的制备系统，用于执行图1所示的制备方法，该制备系统包括：
生长构件31，用于在器件层上生长多晶硅层。
在一种实施例中，生长构件31包括：
提供模块，用于提供一个需要生长多晶硅层的器件层，如图2中(1)所示，例如玻璃基板S1等；
非晶硅模块，用于在器件层形成非晶硅层S2，如图2中(2)所示；
多晶硅模块，采用准分子激光退火法ELA等工艺处理所述非晶硅层S2，如图2中(3)所示，形成所述多晶硅层S3。
氧化物构件32，用于在所述多晶硅层表面上形成氧化物层。
在一种实施例中，氧化物构件32用于：采用化学气相沉积法CVD，在所述多晶硅层表面上沉积氧化物，形成所述氧化物层S4，如图2中(4)所示，所述氧化物层S4覆盖所述多晶硅层S3表面上的突起31。采用CVD所形成的氧化物层S4致密，并且密度较好，这样就可以在蚀刻的过程中，保持蚀刻速度的均一性。
在一种实施例中，氧化物构件32用于：在所述多晶硅层表面上沉积氧化硅。这是因为氧化硅的成本比较低，且容易蚀刻。
在一种实施例中，氧化物构件32用于：在所述多晶硅层表面上形成20纳米厚度的氧化物层。这是因为多晶硅层表面可能会出现20纳米的突起，这样就可以完全覆盖突起。
在一种实施例中，氧化物构件32用于：在所述多晶硅层表面上形成大于20纳米厚度的氧化物层。这是因为多晶硅层表面可能会出现20纳米的突起，这样就可以完全覆盖突起。
蚀刻构件33，用于使用缓冲氧化物刻蚀液，对所述氧化物层进行腐蚀。
在一种实施例中，蚀刻构件33包括：
配置模块，用于配置缓冲氧化物刻蚀液A；
浸泡模块，用于将形成有所述氧化物层S4的器件层S1浸泡在所述缓冲氧化物刻蚀液A中，如图2中(5)所示，预设时长t后得到如图2中(6)所示的结构层之后，取出。
如图2中(6)所示，蚀刻处理后，氧化物层S4被安全蚀刻掉，露出多晶硅层S3’，同时多晶硅层S3’表面的突起31将大大减少。
在一种实施例中，配置模块用于：配置氢氟酸缓冲刻蚀液。
在一种实施例中，配置模块用于：将氢氟酸、氟化铵与水混合得到所述氢氟酸缓冲刻蚀液。氢氟酸HF为主要的蚀刻液，氟化铵NH4F则作为缓冲剂使用，利用NH4F固定氢离子H+的浓度，使之保持一定的蚀刻率。
在一种实施例中，配置模块用于：将摩尔比为40％的氢氟酸水溶液、与摩尔比为50％的氟化铵水溶液，按体积比为1：7进行混合，到所述氢氟酸缓冲刻蚀液。该配比的氢氟酸缓冲刻蚀液的蚀刻率为10纳米/秒，蚀刻速度适中。
在一种实施例中，浸泡模块用于：将形成有所述氧化物层的器件层在所述缓冲氧化物刻蚀液中浸泡2秒后取出。
制备构件34，用于在腐蚀得到的多晶硅层表面上制备功能层，得到半导体器件。
在一种实施例中，制备构件34用于：在得到如图2中(6)所示的多晶硅层S3’后，使用水等中性溶液对多晶硅层S3’表面进行清洗，去除多余的氢氟酸缓冲刻蚀液；如图2中(7)所示，在腐蚀得到的多晶硅层S3’表面上制备功能层S5，如绝缘层和栅极金属层等，得到半导体器件，如OLED等。
在一种实施例中，如图4所示，本发明实施例提供了一种半导体器件，通过图1所示的制备方法得到，该半导体器件4包括：
器件层41，例如玻璃基板S1等；
多晶硅层42，形成于所述器件层41之上，所述多晶硅层42为使用缓冲氧化物刻蚀液，对形成于多晶硅层42表面上的氧化物层进行腐蚀后得到的；
功能层43，形成于所述多晶硅层42之上，例如绝缘层和栅极金属层等，进而得到半导体器件，如OLED等。
在一种实施例中，多晶硅层42是采用准分子激光退火法ELA等工艺处理非晶硅层形成的。
在一种实施例中，形成于多晶硅层42表面上的氧化物层为：采用化学气相沉积法CVD，在所述多晶硅层表面上沉积氧化物所形成的，所述氧化物层覆盖所述多晶硅层表面上的突起31。采用CVD所形成的氧化物层S4致密，并且密度较好，这样就可以在蚀刻的过程中，保持蚀刻速度的均一性。
在一种实施例中，所述氧化物层为氧化硅。这是因为氧化硅的成本比较低，且容易蚀刻。
在一种实施例中，所述氧化物层为的厚度为20纳米。这是因为多晶硅层表面可能会出现20纳米的突起，这样就可以完全覆盖突起。
在一种实施例中，所述氧化物层为的厚度大于20纳米。这是因为多晶硅层表面可能会出现20纳米的突起，这样就可以完全覆盖突起。
在一种实施例中，多晶硅层42为形成有所述氧化物层的器件层浸泡在所述缓冲氧化物刻蚀液A中预设时长t后取出得到的。
在一种实施例中，所述缓冲氧化物刻蚀液包括：氢氟酸缓冲刻蚀液。
在一种实施例中，所述氢氟酸缓冲刻蚀液包括：氢氟酸、氟化铵与水混合得到所述氢氟酸缓冲刻蚀液。氢氟酸HF为主要的蚀刻液，氟化铵NH4F则作为缓冲剂使用，利用NH4F固定〔H+〕的浓度，使之保持一定的蚀刻率。
在一种实施例中，所述氢氟酸缓冲刻蚀液包括：将摩尔比为40％的氢氟酸水溶液、与摩尔比为50％的氟化铵水溶液，按体积比为1：7进行混合，到所述氢氟酸缓冲刻蚀液。该配比的氢氟酸缓冲刻蚀液的蚀刻速度为10纳米/秒，蚀刻速度适中。
在一种实施例中，多晶硅层42为形成有所述氧化物层的器件层在所述缓冲氧化物刻蚀液中浸泡2秒后取出。
步骤4、在腐蚀得到的多晶硅层表面上制备功能层，得到半导体器件。
根据上述实施例可知：
本发明提供一种新的半导体器件的制备方法，其包括在器件层上生长多晶硅层，在所述多晶硅层表面上形成氧化物层，所述氧化物层覆盖所述多晶硅层表面上的突起，使用缓冲氧化物刻蚀液，对所述氧化物层进行腐蚀；在腐蚀得到的多晶硅层表面上制备功能层，得到半导体器件；基于此，本发明在得到多晶硅层后，先在多晶硅层表面上形成一道保护作用的氧化物层，然后利用缓冲氧化物刻蚀液，基于其可控性，蚀刻保护氧化膜和多晶硅层表面上的突起，从而起到降低多晶硅层表面突起的作用，同时也能很好的保护好多晶硅层表面，缓解了现有多晶硅层存在的表面粗糙的技术问题。
综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。

Claims (10)

1.一种半导体器件的制备方法，其特征在于，包括：
在器件层上生长多晶硅层；
在所述多晶硅层表面上形成氧化物层，所述氧化物层覆盖所述多晶硅层表面上的突起；
使用缓冲氧化物刻蚀液，对所述氧化物层进行腐蚀；
在腐蚀得到的多晶硅层表面上制备功能层，得到半导体器件。
2.根据权利要求1所述的制备方法，其特征在于，所述在所述多晶硅层表面上形成氧化物层包括：采用化学气相沉积法，在所述多晶硅层表面上沉积氧化物，形成所述氧化物层。
3.根据权利要求2所述的制备方法，其特征在于，所述在所述多晶硅层表面上沉积氧化物包括：在所述多晶硅层表面上沉积氧化硅。
4.根据权利要求1所述的制备方法，其特征在于，所述在所器件层上生长多晶硅层包括：在器件层形成非晶硅层，采用准分子激光退火法处理所述非晶硅层，形成所述多晶硅层。
5.根据权利要求4所述的制备方法，其特征在于，所述在所述多晶硅层表面上形成氧化物层包括：在所述多晶硅层表面上形成20纳米厚度的氧化物层。
6.根据权利要求1至5任一项所述的制备方法，其特征在于，所述使用缓冲氧化物刻蚀液，对所述氧化物层进行腐蚀包括：配置缓冲氧化物刻蚀液，将形成有所述氧化物层的器件层浸泡在所述缓冲氧化物刻蚀液中预设时长后取出。
7.根据权利要求6所述的制备方法，其特征在于，所述配置缓冲氧化物刻蚀液包括：配置氢氟酸缓冲刻蚀液。
8.根据权利要求7所述的制备方法，其特征在于，所述配置氢氟酸缓冲刻蚀液包括：将氢氟酸、氟化铵与水混合得到所述氢氟酸缓冲刻蚀液。
9.根据权利要求8所述的制备方法，其特征在于，所述将氢氟酸、氟化铵与水混合得到所述氢氟酸缓冲刻蚀液包括：将摩尔比为40％的氢氟酸水溶液、与摩尔比为50％的氟化铵水溶液，按体积比为1：7进行混合，到所述氢氟酸缓冲刻蚀液。
10.根据权利要求9所述的制备方法，其特征在于，所述将形成有所述氧化物层的器件层浸泡在所述缓冲氧化物刻蚀液中预设时长后取出包括：将形成有所述氧化物层的器件层在所述缓冲氧化物刻蚀液中浸泡2秒后取出。
CN201910055441.4A 2019-01-21 2019-01-21 一种半导体器件的制备方法 Pending CN109830428A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201910055441.4A CN109830428A (zh) 2019-01-21 2019-01-21 一种半导体器件的制备方法
PCT/CN2019/086766 WO2020151132A1 (zh) 2019-01-21 2019-05-14 一种半导体器件的制备方法及系统
US16/620,503 US11087982B2 (en) 2019-01-21 2019-05-14 Method and system for fabricating a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910055441.4A CN109830428A (zh) 2019-01-21 2019-01-21 一种半导体器件的制备方法

Publications (1)

Publication Number Publication Date
CN109830428A true CN109830428A (zh) 2019-05-31

Family

ID=66861827

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910055441.4A Pending CN109830428A (zh) 2019-01-21 2019-01-21 一种半导体器件的制备方法

Country Status (3)

Country Link
US (1) US11087982B2 (zh)
CN (1) CN109830428A (zh)
WO (1) WO2020151132A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220088571A (ko) * 2020-12-18 2022-06-28 삼성디스플레이 주식회사 다결정 실리콘층의 제조 방법, 표시 장치 및 표시 장치의 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0832075A (ja) * 1994-07-19 1996-02-02 Nec Corp 薄膜トランジスタｃｍｏｓ回路
CN1487344A (zh) * 2002-08-23 2004-04-07 统宝光电股份有限公司 制造液晶显示器的方法以及形成复晶硅层的方法
CN1540719A (zh) * 2003-04-23 2004-10-27 友达光电股份有限公司 低温多晶硅薄膜的制造方法及低温多晶硅薄膜晶体管
CN102651311A (zh) * 2011-12-20 2012-08-29 京东方科技集团股份有限公司 一种低温多晶硅薄膜的制备方法及低温多晶硅薄膜
CN102655089A (zh) * 2011-11-18 2012-09-05 京东方科技集团股份有限公司 一种低温多晶硅薄膜的制作方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02163935A (ja) * 1988-12-16 1990-06-25 Fujitsu Ltd 半導体装置の製造方法
JP2002043274A (ja) * 2000-07-25 2002-02-08 Kanto Chem Co Inc ポリシリコン膜の表面処理剤及びそれを用いたポリシリコン膜の表面処理方法
KR101170296B1 (ko) * 2007-04-13 2012-07-31 다이킨 고교 가부시키가이샤 에칭액

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0832075A (ja) * 1994-07-19 1996-02-02 Nec Corp 薄膜トランジスタｃｍｏｓ回路
CN1487344A (zh) * 2002-08-23 2004-04-07 统宝光电股份有限公司 制造液晶显示器的方法以及形成复晶硅层的方法
CN1540719A (zh) * 2003-04-23 2004-10-27 友达光电股份有限公司 低温多晶硅薄膜的制造方法及低温多晶硅薄膜晶体管
CN102655089A (zh) * 2011-11-18 2012-09-05 京东方科技集团股份有限公司 一种低温多晶硅薄膜的制作方法
CN102651311A (zh) * 2011-12-20 2012-08-29 京东方科技集团股份有限公司 一种低温多晶硅薄膜的制备方法及低温多晶硅薄膜

Also Published As

Publication number Publication date
WO2020151132A1 (zh) 2020-07-30
US11087982B2 (en) 2021-08-10
US20210013036A1 (en) 2021-01-14

Similar Documents

Publication Publication Date Title
CN101015043B (zh) 选择性蚀刻方法
JPH02290045A (ja) 非珪素半導体層を絶縁層に形成する方法
EP1050901A2 (en) Method of separating composite member and process for producing thin film
EP2761649B1 (en) Structure having monolithic heterogeneous integration of compound semiconductors with elemental semiconductor
EP1062691B1 (en) Selective wet etching of inorganic antireflective coatings
TW201826556A (zh) 具有背側多晶矽鈍化接觸件的太陽能電池的製造方法
US9269724B2 (en) Semiconductor device comprising epitaxially grown semiconductor material and an air gap
WO2014171054A1 (ja) 酸化アルミニウム膜用のエッチング液と、当該エッチング液を用いた薄膜半導体装置の製造方法
CN109830428A (zh) 一种半导体器件的制备方法
CN102339782B (zh) 浅沟道隔离区的制作方法
KR101810242B1 (ko) 텍스처링된 단결정
KR20140079495A (ko) 습식 에칭을 위한 방법, 장치 및 조성물
US20060138540A1 (en) Semiconductor wafer having a semiconductor layer and an electrically insulating layer beneath it, and process for producing it
KR0175009B1 (ko) 식각용액 및 이를 이용한 반도체 장치의 식각방법
US8076219B2 (en) Reduction of watermarks in HF treatments of semiconducting substrates
JPH06224404A (ja) 集積回路装置の製造方法
Lin et al. 100‐μm‐wide silicon‐on‐insulator structures by Si molecular beam epitaxy growth on porous silicon
KR102715555B1 (ko) Soi 구조체로부터 산화물 필름을 제거하기 위한 방법들 및 soi 구조체를 준비하기 위한 방법들
CN209434166U (zh) 半导体结构
US6297087B1 (en) Process for DRAM cell production
JP2008141124A (ja) 半導体装置及びその製造方法
US20060113282A1 (en) Method of depositing an epitaxial layer of SiGe subsequent to a plasma etch
CN105655398A (zh) 半导体结构及其形成方法
CN109599459A (zh) 一种太阳能电池片的处理方法
JPS63209189A (ja) 半導体レ−ザの製造法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190531