KR20120036879A - 접착제 조성물, 접착제 시트 및 반도체 장치의 제조 방법 - Google Patents

접착제 조성물, 접착제 시트 및 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20120036879A
KR20120036879A KR1020117030697A KR20117030697A KR20120036879A KR 20120036879 A KR20120036879 A KR 20120036879A KR 1020117030697 A KR1020117030697 A KR 1020117030697A KR 20117030697 A KR20117030697 A KR 20117030697A KR 20120036879 A KR20120036879 A KR 20120036879A
Authority
KR
South Korea
Prior art keywords
adhesive
film
circuit
preferable
semiconductor wafer
Prior art date
Application number
KR1020117030697A
Other languages
English (en)
Inventor
아키라 나가이
게이스케 오오쿠보
Original Assignee
히다치 가세고교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 히다치 가세고교 가부시끼가이샤 filed Critical 히다치 가세고교 가부시끼가이샤
Publication of KR20120036879A publication Critical patent/KR20120036879A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J201/00—Adhesives based on unspecified macromolecular compounds
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J11/00—Features of adhesives not provided for in group C09J9/00, e.g. additives
    • C09J11/02—Non-macromolecular additives
    • C09J11/04—Non-macromolecular additives inorganic
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/20—Adhesives in the form of films or foils characterised by their carriers
    • C09J7/22—Plastics; Metallised plastics
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/30—Adhesives in the form of films or foils characterised by the adhesive composition
    • C09J7/35—Heat-activated
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/30—Adhesives in the form of films or foils characterised by the adhesive composition
    • C09J7/38—Pressure-sensitive adhesives [PSA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/40—Additional features of adhesives in the form of films or foils characterized by the presence of essential components
    • C09J2301/408—Additional features of adhesives in the form of films or foils characterized by the presence of essential components additives as essential feature of the adhesive layer
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/50—Additional features of adhesives in the form of films or foils characterized by process specific features
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2400/00—Presence of inorganic and organic materials
    • C09J2400/20—Presence of organic materials
    • C09J2400/22—Presence of unspecified polymer
    • C09J2400/226—Presence of unspecified polymer in the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/11444—Manufacturing methods by blanket deposition of the material of the bump connector in gaseous form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1182—Applying permanent coating, e.g. in-situ coating
    • H01L2224/11826—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/1319—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/27003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the layer preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
    • H01L2224/27436—Lamination of a preform, e.g. foil, sheet or layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/29387—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/2939—Base material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H01L2224/2949—Coating material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/81132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Adhesive Tapes (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 (A) 열가소성 수지와, (B) 열경화성 수지와, (C) 잠재성 경화제와, (D) 무기 충전재와, (E) 유기 미립자를 포함하는 접착제 조성물을 제공한다.

Description

접착제 조성물, 접착제 시트 및 반도체 장치의 제조 방법{ADHESIVE COMPOSITION, ADHESIVE SHEET, AND PROCESS FOR MANUFACTURE OF SEMICONDUCTOR DEVICE}
본 발명은, 접착제 조성물, 접착제 시트 및 반도체 장치의 제조 방법에 관한 것이다.
최근, 전자 기기의 소형화, 박형화에 따라, 회로 부재에 형성된 회로의 고밀도화가 진전되어, 인접하는 전극과의 간격이나 전극의 폭이 매우 좁아지는 경향이 있다. 이에 따라, 반도체 패키지의 박형화나 소형화에 대한 요구도 높아지고 있다. 그 때문에, 반도체칩 실장 방식으로서 금속 와이어를 사용하여 접속하는 종래의 와이어 본딩 방식 대신에, 칩 전극 위에 범프라고 불리는 돌기 전극을 형성하여, 기판 전극과 칩 전극을 범프를 통해 직접 접속하는 플립 칩 접속 방식이 주목받고 있다.
플립 칩 접속 방식으로는 땜납 범프를 사용하는 방식, 금 범프와 도전성 접착제를 이용하는 방식, 열압착 방식, 초음파 방식 등이 알려져 있다. 이들 방식에서는, 칩과 기판의 열팽창 계수차에서 유래하는 열스트레스가 접속 부분에 집중되어 접속 신뢰성이 저하된다는 문제가 있다. 이러한 접속 신뢰성의 저하를 방지하기 위해, 일반적으로 칩과 기판의 간극을 충전하는 언더필이 수지에 의해 형성된다. 언더필로의 분산에 의해 열스트레스가 완화되기 때문에, 접속 신뢰성을 향상시키는 것이 가능하다.
언더필을 형성하는 방법으로는, 일반적으로 칩과 기판을 접속한 후 액상 수지를 칩과 기판과의 간극에 주입하는 방법이 알려져 있다(특허문헌 1 참조). 또한, 이방 도전성 접착 필름(이하 ACF로 칭함)이나 비도전성 접착 필름(이하 NCF로 칭함) 등의 필름상 수지를 사용하여 칩과 기판을 접속하는 공정에서, 언더필 형성도 완료시키는 방법도 알려져 있다(특허문헌 2 참조).
한편, 최근에는 한층 더 고기능화, 고속 동작을 가능하게 하는 것으로서 칩 사이를 최단 거리로 접속하는 3차원 실장 기술인 실리콘 관통 전극(TSV: Through Silicon Via)이 주목받고 있다(비특허문헌 1 참조). 그 결과, 반도체 웨이퍼의 두께는 가능한 한 얇고, 또한 기계적 강도가 저하되지 않는 것이 요구되고 있다.
또한, 반도체 장치의 추가적인 박형화의 요구에 따라 반도체 웨이퍼를 보다 얇게 하기 위해, 웨이퍼의 이면을 연삭하는, 이른바 백그라인드가 행해지고 있어, 반도체 장치의 제조 공정은 번잡해지고 있다. 따라서, 공정의 간략화에 적합한 방법으로서 백그라인드시에 반도체 웨이퍼를 유지하는 기능과 언더필 기능을 겸비하는 수지의 제안이 이루어져 있다(특허문헌 3, 4 참조).
일본 특허 공개 제2000-100862호 공보 일본 특허 공개 제2003-142529호 공보 일본 특허 공개 제2001-332520호 공보 일본 특허 공개 제2005-028734호 공보
OKI 테크니컬 리뷰 2007년 10월/제211호 VOL.74 No.3
그러나, 반도체 장치의 박막화에 따라, 접속부의 공극이나 단자간의 피치가 보다 한층 좁아지고 있어, 접속시의 필름상 수지의 유동 부족에 의한 계면에의 습윤 부족이나 필름상 수지의 발포에 의한 공극의 발생 등에 의해, 필름상 수지의 피치 사이에의 충전이 불충분해져, 접속 신뢰성을 저하시키는 경우가 있다. 따라서, 회로 부재의 접속에 이용되는 필름상 접착제에는, 접속 신뢰성을 확보하는 점에서 압착시에 공극이 발생하기 어려워 우수한 매립성을 갖고 있거나, 경화 후의 접착력이 충분히 높은 것이 필요해지고 있다.
본 발명은 상기 사정을 감안하여 이루어진 것으로, 필름상으로 했을 때의 매립성이 충분히 우수할 뿐 아니라, 접속 신뢰성이 우수한 반도체 장치의 제작을 가능하게 하는 접착제 조성물, 그것을 사용한 접착제 시트 및 반도체 장치의 제조 방법을 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위해, 본 발명은 (A) 열가소성 수지와, (B) 열경화성 수지와, (C) 잠재성 경화제와, (D) 무기 충전재와, (E) 유기 미립자를 포함하는 접착제 조성물을 제공한다.
본 발명의 접착제 조성물에 따르면, 상기 (A), (B), (C), (D) 및 (E) 성분을 포함함으로써, 접속시의 매립성이 우수하고, 공극의 발생을 충분히 감소시킬 수 있어, 접속 신뢰성이 우수한 필름상 접착제를 형성할 수 있다.
또한, 본 발명의 접착제 조성물에 있어서, 상기 (A) 열가소성 수지, 상기 (B) 열경화성 수지 및 상기 (C) 잠재성 경화제의 총 함유량을 100 질량부로 했을 때, 상기 (D) 무기 충전재의 함유량이 50 내지 150 질량부이고, 상기 (E) 유기 미립자의 함유량이 5 내지 30 질량부이고, 상기 (D) 무기 충전재 및 상기 (E) 유기 미립자의 함유량의 합계가 65 내지 165 질량부인 것이 바람직하다. 이러한 접착제 조성물은, 매립성과 접속 신뢰성이 더욱 우수한 필름상 접착제를 형성할 수 있다.
본 발명의 접착제 조성물은 서로 대향하는 회로 부재 사이에 개재시켜서, 상기 회로 부재끼리를 접착하기 위해 사용할 수 있다. 이 경우, 회로 부재끼리를 열압착함으로써, 공극 발생을 억제하면서 충분한 접착력으로 접착할 수 있다. 이에 따라, 접속 신뢰성이 우수한 접속체를 얻을 수 있다. 회로 부재로는 고밀도화한 회로를 갖는 회로 부재를 사용할 수 있으며, 예를 들면 본 발명의 접착제 조성물은 실리콘 관통 전극을 구비하는 회로 부재를 접속하기 위해 사용할 수 있다.
본 발명의 접착제 시트는, 지지 기재와, 상기 지지 기재 위에 설치되며 상기 본 발명의 접착제 조성물로 이루어지는 접착제층을 구비한다.
상기 지지 기재는, 플라스틱 필름과 상기 플라스틱 필름 위에 설치된 점착제층을 구비하고, 상기 접착제층이 점착제층 위에 설치되어 있는 것이 바람직하다. 이에 따라, 본 발명의 접착제 시트는, 반도체 웨이퍼의 백그라인드시에 반도체 웨이퍼를 안정적으로 유지할 수 있다.
또한, 본 발명의 접착제 시트는, 서로 대향하는 회로 부재 사이에 개재시켜서, 상기 회로 부재끼리를 접착하기 위해 사용할 수 있다. 이 경우, 회로 부재끼리를 열압착함으로써, 공극 발생을 억제하면서 충분한 접착력으로 접착할 수 있다. 이에 따라, 접속 신뢰성이 우수한 접속체를 얻을 수 있다.
본 발명은, 또한 주면의 한쪽에 복수의 회로 전극을 갖는 반도체 웨이퍼를 준비하고, 상기 반도체 웨이퍼의 상기 회로 전극이 설치되어 있는 측에 본 발명의 접착제 조성물로 이루어지는 접착제층을 설치하는 공정과, 상기 반도체 웨이퍼의 상기 회로 전극이 설치되어 있는 측과는 반대측을 연삭하여 상기 반도체 웨이퍼를 박화하는 공정과, 상기 박화한 반도체 웨이퍼 및 상기 접착제층을 다이싱하여 필름상 접착제 부착 반도체 소자로 개편화하는 공정과, 상기 필름상 접착제 부착 반도체 소자의 상기 회로 전극을 반도체 소자 탑재용 지지 부재의 회로 전극에 땜납 접합하는 공정을 구비하는 반도체 장치의 제조 방법을 제공한다.
본 발명에 따르면, 필름상으로 했을 때의 매립성이 충분히 우수할 뿐 아니라, 접속 신뢰성이 우수한 반도체 장치의 제작을 가능하게 하는 접착제 조성물 및 그것을 이용한 접착제 시트를 제공할 수 있다. 또한, 본 발명의 반도체 장치의 제조 방법에 따르면, 접속 신뢰성이 우수한 반도체 장치를 제공할 수 있다.
[도 1] 본 발명에 관한 회로 부재 접속용 접착제 시트의 바람직한 한 실시 형태를 도시한 모식 단면도이다.
[도 2] 본 발명에 관한 회로 부재 접속용 접착제 시트의 바람직한 한 실시 형태를 도시한 모식 단면도이다.
[도 3] 본 발명에 관한 반도체 장치의 제조 방법의 한 실시 형태를 설명하기 위한 모식 단면도이다.
[도 4] 본 발명에 관한 반도체 장치의 제조 방법의 한 실시 형태를 설명하기 위한 모식 단면도이다.
[도 5] 본 발명에 관한 반도체 장치의 제조 방법의 한 실시 형태를 설명하기 위한 모식 단면도이다.
[도 6] 본 발명에 관한 반도체 장치의 제조 방법의 한 실시 형태를 설명하기 위한 모식 단면도이다.
[도 7] 본 발명에 관한 반도체 장치의 제조 방법의 한 실시 형태를 설명하기 위한 모식 단면도이다.
본 발명에 관한 접착제 조성물, 접착제 시트 및 반도체 장치의 제조 방법의 바람직한 실시 형태에 대하여 이하에 설명한다.
본 발명에 관한 접착제 시트는 회로 부재 접속용으로서 사용할 수 있다. 도 1은, 본 발명에 관한 회로 부재 접속용 접착제 시트의 바람직한 한 실시 형태를 도시한 모식 단면도이다. 도 1에 도시한 회로 부재 접속용 접착제 시트 (10)은, 지지 기재 (3)과, 상기 지지 기재 (3) 위에 설치되며 본 발명의 접착제 조성물로 이루어지는 접착제층 (2)와, 접착제층 (2)를 피복하는 보호 필름 (1)을 구비하고 있다.
우선, 본 실시 형태에 관한 접착제층 (2)를 구성하는 접착제 조성물에 대하여 설명한다.
본 실시 형태에 관한 접착제 조성물은, (A) 열가소성 수지와, (B) 열경화성 수지와, (C) 잠재성 경화제와, (D) 무기 충전재와, (E) 유기 미립자를 포함한다.
(A) 열가소성 수지(이하, "(A) 성분"이라고 함)로는, 폴리에스테르 수지, 폴리에테르 수지, 폴리아미드 수지, 폴리아미드이미드 수지, 폴리이미드 수지, 폴리비닐부티랄 수지, 폴리비닐포르말 수지, 페녹시 수지, 폴리히드록시폴리에테르 수지, 아크릴 수지, 폴리스티렌 수지, 부타디엔 수지, 아크릴로니트릴ㆍ부타디엔 공중합체, 아크릴로니트릴ㆍ부타디엔ㆍ스티렌 수지, 스티렌ㆍ부타디엔 공중합체, 아크릴산 공중합체를 들 수 있다. 이들은 단독으로 또는 2종 이상을 혼합하여 사용할 수 있다.
(A) 성분은, 접착제 조성물의 필름 형성성을 양호하게 할 수 있다. 필름 형성성이란, 액상의 접착제 조성물을 고형화하여 필름상으로 한 경우, 쉽게 찢어지거나, 깨지거나, 달라붙거나 하지 않는 기계 특성을 나타내는 것이다. 통상의 상태(예를 들면, 상온)에서 필름으로서의 취급이 용이하면, 필름 형성성이 양호하다고 할 수 있다. 상술한 열가소성 수지 중에서도, 내열성 및 기계 강도가 우수하기 때문에, 폴리이미드 수지나 페녹시 수지를 사용하는 것이 바람직하다.
(A) 성분의 중량 평균 분자량은 2만 내지 80만인 것이 바람직하고, 3만 내지 50만인 것이 보다 바람직하고, 4만 내지 10만인 것이 더욱 바람직하고, 4만 내지 8만인 것이 특히 바람직하다. 중량 평균 분자량이 이 범위에 있으면, 시트상 또는 필름상으로 한 접착제층 (2)의 강도, 가요성을 양호하게 균형시키는 것이 용이해질 뿐 아니라, 접착제층 (2)의 플로우성이 양호해지기 때문에, 배선의 회로 충전성(매립성)을 충분히 확보할 수 있다. 또한, 본 명세서에서 중량 평균 분자량이란, 겔 투과 크로마토그래피로 측정하고, 표준 폴리스티렌 검량선을 이용하여 환산한 값을 나타낸다.
또한, 필름 형성성을 유지하면서 경화 전의 접착제층 (2)에 점접착성을 부여하는 관점에서, (A) 성분의 유리 전이 온도는 20 내지 170 ℃인 것이 바람직하고, 25 내지 120 ℃가 보다 바람직하다. (A) 성분의 유리 전이 온도가 20 ℃ 미만이면 실온에서의 필름 형성성이 저하되고, 백그라인드 공정에서의 반도체 웨이퍼의 가공 중에 접착제층 (2)가 변형되기 쉬워지는 경향이 있고, 170 ℃를 초과하면 접착제층 (2)를 반도체 웨이퍼에 첩부할 때의 첩부 온도를 170 ℃보다 고온으로 할 필요가 발생하기 때문에, (B) 성분의 열 경화 반응이 진행되고, 접착제층 (2)의 유동성이 저하되어 접속 불량이 발생하기 쉬워지는 경향이 있다.
(A) 성분의 함유량은, (A), (B) 및 (C) 성분의 합계 100 질량부에 대하여 10 내지 50 질량부로 하는 것이 바람직하고, 15 내지 50 질량부로 하는 것이 보다 바람직하고, 20 내지 40 질량부로 하는 것이 더욱 바람직하고, 25 내지 35 질량부로 하는 것이 특히 바람직하다. (A) 성분의 함유량을 상기 범위 내로 함으로써, 접착제 조성물의 필름 형성성이 더욱 양호해지고, 열압착시에 적절한 유동성을 나타내게 되며, 범프와 회로 전극 사이의 수지 배제성이 더욱 양호해진다. 구체적으로는, (A) 성분의 함유량이 10 질량부 이상이면 필름 형성성이 더욱 양호해지고, 지지 기재와 보호 필름의 옆으로부터 접착제 조성물이 비어져 나오는 불량의 발생이 보다 확실하게 방지된다. 또한, (A) 성분의 함유량이 50 질량부 이하이면 열압착시에 적절한 유동성을 갖게 되고, 범프와 회로 전극 사이의 배제성이 양호해지고, 접속 불량의 발생이 보다 확실하게 방지된다.
(B) 열경화성 수지(이하, "(B) 성분"이라고 함)로는, 예를 들면 에폭시 수지, 불포화 폴리에스테르 수지, 멜라민 수지, 요소 수지, 디알릴프탈레이트 수지, 비스말레이미드 수지, 트리아진 수지, 폴리우레탄 수지, 페놀 수지, 시아노아크릴레이트 수지, 폴리이소시아네이트 수지, 푸란 수지, 레조르시놀 수지, 크실렌 수지, 벤조구아나민 수지, 실리콘 수지, 실록산 변성 에폭시 수지 및 실록산 변성 폴리아미드이미드 수지를 들 수 있다. 이들은 단독으로 또는 2종 이상을 혼합하여 사용할 수 있다. 내열성 및 접착성을 향상시키는 관점에서, (B) 성분으로서 에폭시 수지를 함유하는 것이 바람직하다.
상기 에폭시 수지로는, 경화하여 접착 작용을 갖는 것이면 특별히 한정되지 않으며, 예를 들면 문헌 [에폭시 수지 핸드북(신보 마사키 편, 닛칸 고교 신문사)] 등에 기재된 에폭시 수지를 널리 사용할 수 있다. 구체적으로는, 예를 들면 비스페놀 A형 에폭시 등의 이관능 에폭시 수지, 페놀노볼락형 에폭시 수지나 크레졸노볼락형 에폭시 수지 등의 노볼락형 에폭시 수지, 트리스페놀메탄형 에폭시 수지를 사용할 수 있다. 또한, 다관능 에폭시 수지, 글리시딜아민형 에폭시 수지, 복소환 함유 에폭시 수지 또는 지환식 에폭시 수지 등, 일반적으로 알려져 있는 것을 적용할 수 있다.
(B) 성분의 함유량은, (A), (B) 및 (C) 성분의 합계 100 질량부에 대하여 5 내지 88 질량부로 하는 것이 바람직하고, 20 내지 50 질량부로 하는 것이 보다 바람직하고, 20 내지 40 질량부로 하는 것이 더욱 바람직하다. (B) 성분의 함유량을 상기 범위 내로 함으로써, 경화 후의 접착제의 내열성, 접착성이 우수해지고, 높은 신뢰성이 발현된다. 구체적으로는, (B) 성분의 함유량이 5 질량부 이상이면 경화물의 응집력이 향상되고, 접속 신뢰성이 더욱 우수해진다. 또한, (B) 성분의 함유량이 88 질량부 이하이면 경화 전의 필름 상태에서 필름상 형체가 유지되기 쉽고, 취급성이 우수하다.
(C) 잠재성 경화제로는, 예를 들면 페놀계, 이미다졸계, 히드라지드계, 티올계, 벤조옥사진, 삼불화붕소-아민 착체, 술포늄염, 아민이미드, 폴리아민의 염, 디시안디아미드 및 유기 과산화물계의 경화제를 들 수 있다. 가시(可視) 시간을 연장하는 관점에서, 이들 경화제를 핵으로서 고분자 물질, 무기물 또는 금속 박막 등으로 피복하여 마이크로 캡슐화한 것을 (C) 성분으로서 사용하는 것이 바람직하다.
마이크로 캡슐형의 잠재성 경화제로는, 폴리우레탄, 폴리스티렌, 젤라틴 및 폴리이소시아네이트 등의 고분자 물질, 규산칼슘이나 제올라이트 등의 무기물, 또는 니켈이나 구리 등의 금속 박막의 피막에 의해 상기 경화제로 이루어지는 핵이 실질적으로 덮여 있는 것을 들 수 있다.
접착제 조성물이 반도체 웨이퍼에의 첩부, 연삭시의 보호, 다이싱 및 회로 기판으로의 접속을 구비하는 일련의 반도체 장치 제조 공정에 적용되는 경우, 장기간의 상온 환경하로의 폭로나 열, 습도, 광 등의 외적 인자의 영향을 받는 것이 생각된다. 그 때문에, 접착제 조성물로는 상술한 반도체 장치 제조 공정에서의 외적 인자의 영향에 대한 내성이 우수하고, 일련의 공정에 걸쳐서 충분히 사용 가능한 특성을 유지할 수 있는 것이 바람직하다.
본 실시 형태에 관한 접착제 조성물은 상술한 바와 같은 외적 인자의 영향에 대한 내성이 우수하기 때문에, 반도체 장치 제조에서의 일련의 공정에 걸쳐서 충분히 사용 가능한 특성을 유지할 수 있다. 또한, 상기 접착제 조성물은, (C) 성분으로서 마이크로 캡슐형 잠재성 경화제를 사용함으로써 상술한 바와 같은 외적 인자의 영향에 대한 내성이 더욱 우수해진다.
마이크로 캡슐형 잠재성 경화제의 평균 입경은 바람직하게는 10 ㎛ 이하, 보다 바람직하게는 5 ㎛ 이하이며, 이러한 마이크로 캡슐형 잠재성 경화제는 반응 개시 온도가 더욱 균일하고, 해당 마이크로 캡슐형 잠재성 경화제를 포함하는 접착제 조성물의 경화 개시 온도도 균일해진다. 또한, 평균 입경이 10 ㎛보다 커지면, 접착제 조성물을 경화하여 필름상으로 성형했을 때의 표면 평탄성이 충분히 얻어지지 않는 경우가 있다. 또한, 표면 평탄성이 충분하지 않으면, 회로 부재 접속용으로서 사용했을 때 피치 사이를 충분히 밀봉 충전할 수 없게 될 우려가 있다. 또한, 평균 입경의 하한값은 1 ㎛ 이상인 것이 바람직하다. 이러한 마이크로 캡슐형 잠재성 경화제는 필름 형성시의 바니시에 사용되는 용매에 대한 내용제성이 높고, 가열 가압 전의 접착제 조성물의 유동성을 장시간 유지할 수 있다. 이들 마이크로 캡슐형 잠재성 경화제는 1종을 단독으로 사용할 수도 있고, 2종 이상을 조합하여 사용할 수도 있다.
본 실시 형태에 관한 접착제 조성물에서의 (C) 성분의 함유량은, (A), (B) 및 (C) 성분의 합계 100 질량부에 대하여 2 내지 45 질량부인 것이 바람직하고, 10 내지 40 질량부인 것이 보다 바람직하고, 20 내지 40 질량부인 것이 더욱 바람직하다. (C) 성분의 함유량이 2 질량부 미만이면 경화 반응이 진행되기 어려워지는 경향이 있고, 45 질량부를 초과하면 접착제 조성물 전량에 차지하는 경화제의 비율이 지나치게 많아지기 때문에 상대적으로 열경화성 수지의 비율이 줄어들고, 내열성이나 접착성 등의 특성을 악화시키는 경향이 있다.
본 실시 형태에 관한 접착제 조성물은 (D) 무기 충전재를 포함함으로써 경화 후의 접착제층 (2)의 흡습률 및 선팽창 계수를 감소시키고, 탄성률을 높게 할 수 있기 때문에, 제작되는 반도체 장치의 접속 신뢰성을 향상시킬 수 있다. 또한, (D) 성분으로는 접착제층 (2)에서의 가시광의 산란을 방지하여 가시광 투과율을 향상시키기 때문에, 가시광 투과율을 감소시키지 않는 무기 충전재를 선택할 수 있다. 가시광 투과율의 저하를 억제 가능한 (D) 성분으로서 가시광의 파장보다도 미세한 입경을 갖는 무기 충전재를 선택하거나, 또는 수지 성분인 (A), (B) 및 (C) 성분으로 이루어지는 수지 조성물(이하, 경우에 따라 "수지 조성물"이라고 함)의 굴절률에 근사한 굴절률을 갖는 무기 충전재를 선택하는 것이 바람직하다.
가시광의 파장보다 미세한 입경을 갖는 무기 충전재로는, 투명성을 갖는 충전재이면 특별히 충전재의 조성에 제한은 없으며, 평균 입경 0.3 ㎛ 미만인 것이 바람직하고, 0.1 ㎛ 이하인 것이 보다 바람직하다. 또한, 이러한 무기 충전재의 굴절률은 1.46 내지 1.7인 것이 바람직하다.
수지 조성물의 굴절률에 근사한 굴절률을 갖는 무기 충전재로는, (A), (B) 및 (C) 성분으로 이루어지는 수지 조성물을 제작하여 굴절률을 측정한 후, 상기 굴절률에 근사한 굴절률을 갖는 무기 충전재를 선정할 수 있다. 상기 무기 충전재로서, 접착제층 (2)의 반도체칩과 회로 기판의 공극에의 충전성의 관점 및 접속 공정에서의 공극의 발생을 억제하는 관점에서, 미세한 충전재를 이용하는 것이 바람직하다. 이러한 무기 충전재의 평균 입경은 0.01 내지 5 ㎛인 것이 바람직하고, 0.1 내지 2 ㎛인 것이 보다 바람직하고, 0.3 내지 1 ㎛인 것이 더욱 바람직하다. 평균 입경이 0.01 ㎛ 미만이면, 입자의 피표면적이 커져 접착제 조성물의 점도가 증가하여, 무기 충전재의 충전이 어려워지는 경향이 있다.
수지 조성물의 굴절률에 근사한 굴절률을 갖는 무기 충전재의 굴절률은, 수지 조성물의 굴절률±0.06의 범위인 것이 바람직하다. 예를 들면, 수지 조성물의 굴절률이 1.60인 경우, 굴절률이 1.54 내지 1.66인 무기 충전재를 바람직하게 사용할 수 있다. 굴절률은, 아베 굴절계를 사용하여 나트륨 D선(589 nm)을 광원으로서 측정할 수 있다. 이러한 무기 충전재로는 복합 산화물 충전재, 복합 수산화물 충전재, 황산바륨 및 점토 광물을 들 수 있고, 구체적으로는 코디어라이트, 포르스라이트, 멀라이트, 황산바륨, 수산화마그네슘, 붕산알루미늄, 바륨 또는 실리카 티타니아를 사용할 수 있다. 또한, 실리카, 규산칼슘, 알루미나, 탄산칼슘 등도 사용할 수 있다.
또한, 상술한 2 타입의 무기 충전재는 조합하여 사용할 수도 있고, 동일한 타입 내의 무기 충전재의 2종 이상을 조합하여 사용할 수도 있다. 단, 접착제 조성물의 점도 증가를 저해하지 않기 위해서는, 가시광의 파장보다 미세한 입경을 갖는 무기 충전재의 첨가량을 (A) 성분, (B) 성분 및 (C) 성분으로 이루어지는 수지 조성물의 전량 기준으로 10 질량％ 미만으로 하는 것이 바람직하다.
또한, (D) 성분은 접착제층 (2)의 탄성률을 향상시키는 관점에서, 선팽창 계수가 0 내지 700 ℃의 온도 범위에서 7×10-6/℃ 이하인 것이 바람직하고, 3×10-6/℃ 이하인 것이 보다 바람직하다.
(D) 성분의 배합량은, 수지 성분인 (A), (B) 및 (C) 성분의 합계 100 질량부에 대하여 25 내지 200 질량부인 것이 바람직하고, 50 내지 150 질량부인 것이 보다 바람직하고, 75 내지 125 질량부인 것이 더욱 바람직하다. (D) 성분의 배합량이 25 질량부 미만이면 접착제 조성물로부터 형성되는 접착제층의 선팽창 계수의 증대와 탄성률의 저하를 초래하기 때문에, 압착 후의 반도체칩과 기판의 접속 신뢰성이 저하되기 쉽고, 접속시의 공극 억제 효과도 얻어지기 어려워진다. 한편, (D) 성분의 배합량이 200 질량부를 초과하면, 접착제 조성물의 용융 점도가 증가하고, 반도체칩과 접착제층의 계면 또는 회로 기판과 접착제층의 계면의 습윤성이 저하함으로써, 박리 또는 매립 부족에 의한 공극의 잔류가 발생하기 쉬워진다.
(E) 유기 미립자로는, 예를 들면 아크릴 수지, 실리콘 수지, 부타디엔 고무, 폴리에스테르, 폴리우레탄, 폴리비닐부티랄, 폴리아릴레이트, 폴리메틸메타크릴레이트, 아크릴 고무, 폴리스티렌, NBR, SBR, 실리콘 변성 수지 등을 성분으로서 포함하는 공중합체를 들 수 있다. 유기 미립자로는, 분자량이 100만 이상인 유기 미립자 또는 삼차원 가교 구조를 갖는 유기 미립자가 바람직하다. 이러한 유기 미립자는 접착제 조성물로의 분산성이 높다. 또한, 이러한 유기 미립자를 포함하는 접착제 조성물은, 접착성과 경화 후의 응력 완화성이 더욱 우수하다. 또한, 여기서 "삼차원 가교 구조를 갖는"다는 것은, 중합체쇄가 삼차원 메쉬 구조를 갖고 있는 것을 나타내고, 이러한 구조를 갖는 유기 미립자는 예를 들면 반응점을 복수개 갖는 중합체를 해당 반응점과 결합할 수 있는 관능기를 2개 이상 갖는 가교제로 처리함으로써 얻어진다. 분자량이 100만 이상인 유기 미립자, 삼차원 가교 구조를 갖는 유기 미립자는, 모두 용매에 대한 용해성이 낮은 것이 바람직하다. 용매에 대한 용해성이 낮은 이들 유기 미립자는, 상술한 효과를 더욱 현저히 얻을 수 있다. 또한, 상술한 효과를 더욱 현저히 얻는 관점에서는, 분자량이 100만 이상인 유기 미립자 및 삼차원 가교 구조를 갖는 유기 미립자는 (메트)아크릴산알킬-실리콘 공중합체, 실리콘-(메트)아크릴 공중합체 또는 이들의 복합체로 이루어지는 유기 미립자인 것이 바람직하다. 또한, 일본 특허 공개 제2008-150573호 공보에 기재되어 있는 바와 같은 폴리아믹산 입자, 폴리이미드 입자 등의 유기 미립자도 사용할 수 있다.
(E) 성분으로서 코어셸형의 구조를 갖고, 코어층과 셸층에서 조성이 상이한 유기 미립자를 사용할 수도 있다. 코어셸형의 유기 미립자로서 구체적으로는, 실리콘-아크릴 고무를 코어로서 아크릴 수지를 그래프트한 입자, 아크릴 공중합체를 코어로서 아크릴 수지를 그래프트로 한 입자 등을 들 수 있다. 또한, WO2009/051067호 공보에 기재되어 있는 바와 같은 코어셸형 실리콘 미립자나, WO2009/020005호 공보에 기재되어 있는 바와 같은 (메트)아크릴산알킬에스테르-부타디엔-스티렌 공중합체 또는 복합체, (메트)아크릴산알킬에스테르-실리콘 공중합체 또는 복합체, 실리콘-(메트)아크릴산 공중합체 또는 복합체 등의 유기 미립자나, 일본 특허 공개 제2002-256037호 공보에 기재되어 있는 바와 같은 코어셸 구조 중합체 입자나, 일본 특허 공개 제2004-18803호에 기재되어 있는 바와 같은 코어셸 구조의 고무 입자 등도 사용할 수 있다. 이들 코어셸형의 유기 미립자는 1종을 단독으로 사용할 수도 있고, 2종 이상을 조합하여 사용할 수도 있다.
(E) 성분이 분자량이 100만 이상인 유기 미립자 또는 삼차원 가교 구조를 갖는 유기 미립자인 경우, 유기 용제로의 용해성이 낮기 때문에 입자 형상을 유지한 채로 접착제 조성물 중에 배합할 수 있다. 그 때문에, 경화 후의 접착제층 (2) 중에 유기 미립자가 섬 형상으로 분산되고, 접속체의 강도가 향상된다. 또한, (E) 성분은 응력 완화성을 갖는 내충격 완화제로서의 기능을 갖는 것이다.
(E) 성분은 평균 입경이 0.1 내지 2 ㎛인 것이 바람직하다. 보다 바람직하게는 0.1 내지 0.9 ㎛이다. (E) 성분의 평균 입경이 0.1 ㎛ 미만이면 접착제 조성물의 용융 점도가 증가하고, 회로 부재 접속시에 땜납이 사용되는 경우 그의 땜납 습윤성을 저해하는 경향이 있고, 2 ㎛를 초과하면 용융 점도의 감소 효과가 줄어들어, 접속시에 공극 억제 효과가 얻어지기 어려운 경향이 있다.
(E) 성분은, 접속시의 공극 억제와 접속 후의 응력 완화 효과를 접착제층 (2)에 부여하기 위해, (A), (B) 및 (C) 성분의 합계 100 질량부에 대하여 5 내지 30 질량부인 것이 바람직하다. (E) 성분의 배합량이 5 질량부 미만이면 접속시의 공극을 억제하는 효과를 발휘하기 어려워질 뿐 아니라 응력 완화 효과도 발현되기 어려워지는 경향이 있고, 30 질량부를 초과하면 유동성이 낮아지기 때문에 땜납 습윤성이 저하되어 잔류 공극의 원인이 될 뿐 아니라 경화물의 탄성률이 지나치게 낮아져 접속 신뢰성이 저하되는 경향이 있다.
공극을 충분히 억제하고, 접속 후의 응력 완화 효과가 우수하고, 흡습률 및 선팽창 계수를 감소시켜 탄성률을 높이는 관점에서, (A) 성분, (B) 성분 및 (C) 성분의 총 함유량 100 질량부에 대하여 (D) 성분의 함유량이 50 내지 150 질량부이고, (E) 성분의 함유량이 5 내지 30 질량부이고, (D) 성분 및 (E) 성분의 함유량의 합계가 65 내지 165 질량부인 것이 바람직하다. 또한, (D) 성분의 함유량이 50 내지 130 질량부이고, (E) 성분의 함유량이 7 내지 20 질량부이고, (D) 성분 및 (E) 성분의 함유량의 합계가 65 내지 132 질량부인 것이 보다 바람직하고, (D) 성분의 함유량이 50 내지 110 질량부이고, (E) 성분의 함유량이 10 내지 20 질량부이고, (D) 성분 및 (E) 성분의 함유량의 합계가 65 내지 110 질량부인 것이 더욱 바람직하다.
(D) 성분의 배합량이 50 질량부 미만이면 접착제 조성물로부터 형성되는 접착제층의 벌크 강도가 낮고, 내열 시험에서의 접속 신뢰성이 저하되는 경향이 있고, (D) 성분의 배합량이 150 질량부보다 많은 경우에는 접착제 조성물의 요변성이 지나치게 높아져, 박리 불량이 증가하는 경향이 있다. 또한, (D) 성분과 (E) 성분의 함유량의 합계가 65 질량부 이상이면 공극의 억제 효과가 더욱 향상되기 때문에 바람직하고, 165 질량부 이하이면 접착제 조성물이 회로 부재 접속용으로서 바람직한 유동성을 유지하고, 계면의 습윤성이 향상되고, 박리 불량 억제 효과가 더욱 우수하기 때문에 바람직하다. 또한, (D) 성분과 (E) 성분의 함유량의 합계가 165 질량부보다 많으면 접속 저항이 악화되는 경향이 있다.
또한, (E) 성분의 함유량은 (D) 성분 100 질량부에 대하여 5 내지 100 질량부인 것이 바람직하고, 5 내지 60 질량부인 것이 보다 바람직하고, 10 내지 30 질량부인 것이 더욱 바람직하다. (E) 성분의 함유량이 (D) 성분 100 질량부에 대하여 5 질량부 이상이면 접착제 조성물의 변형성이 양호해지고, 피착체 계면에서의 박리 불량 억제 효과가 우수하다. 또한, 100 질량부보다 많으면, 무기 충전재에 의한 열 팽창 억제 효과가 얻어지지 않게 되기 때문에 접속 신뢰성이 악화된다. 한편, (D) 성분이 과잉 존재하는 경우, 요변성이 지나치게 높아지기 때문에 피착체 계면으로의 습윤성이 불충분해지고, 접속성이 저하된다.
본 실시 형태에 관한 접착제 조성물에는, 무기 충전재의 표면을 개질하여 이종 재료 간의 계면 결합을 향상시켜 접착 강도를 증대시키기 위해, 각종 커플링제를 첨가할 수도 있다. 커플링제로는, 예를 들면 실란계, 티탄계 및 알루미늄계의 커플링제를 들 수 있고, 그 중에서도 효과가 높다는 점에서 실란계 커플링제가 바람직하다.
실란계 커플링제로는, 예를 들면 γ-메타크릴옥시프로필트리메톡시실란, γ-메타크릴옥시프로필메틸디메톡시실란, γ-머캅토프로필트리메톡시실란, γ-머캅토프로필트리에톡시실란, 3-아미노프로필메틸디에톡시실란, 3-우레이도프로필트리에톡시실란, 3-우레이도프로필트리메톡시실란을 들 수 있다. 이들은 단독으로 또는 2종 이상을 조합하여 사용할 수 있다.
본 실시 형태에 관한 접착제 조성물에는 이온성 불순물을 흡착하여 흡습시의 절연 신뢰성을 향상시키기 위해, 이온 포착제를 첨가할 수도 있다. 이러한 이온 포착제로는 특별히 제한은 없으며, 예를 들면 트리아진티올 화합물, 비스페놀계 환원제 등의 구리가 이온화하여 용출되는 것을 방지하기 위해 동해 방지제(copper inhibitor)로서 알려진 화합물, 지르코늄계, 안티몬 비스무트계 마그네슘 알루미늄 화합물 등의 무기 이온 흡착제를 들 수 있다.
접착제 조성물은, 반도체칩과 회로 기판을 접속한 후의 온도 변화나 가열 흡습에 의한 팽창 등을 억제하고, 고접속 신뢰성을 달성하기 위해, 경화 후의 접착제층 (2)의 40 내지 100 ℃에서의 선팽창 계수가 60×10-6/℃ 이하인 것이 바람직하고, 55×10-6/℃ 이하인 것이 보다 바람직하고, 50×10-6/℃ 이하인 것이 더욱 바람직하다. 경화 후의 접착제층 (2)의 선팽창 계수가 60×10-6/℃를 초과하면, 실장 후의 온도 변화나 가열 흡습에 의한 팽창에 의해 반도체칩의 접속 단자와 회로 기판의 배선 사이에서의 전기적 접속을 유지할 수 없게 되는 경우가 있다. 또한, 본 발명의 접착제 조성물에 도전 입자를 함유시켜 이방 도전성 접착 필름(ACF)으로 할 수 있지만, 도전 입자를 함유시키지 않고 비도전성 접착 필름(NCF)으로 하는 것이 바람직하다.
본 실시 형태에 관한 접착제 조성물로부터 형성되는 접착제층 (2)는, 250 ℃에서 10초간 가열한 후, 시차 주사 열량 측정(이하, "DSC"라고 함)에서 측정되는 반응률이 60 ％ 이상인 것이 바람직하고, 70 ％ 이상인 것이 보다 바람직하다. 또한, 회로 부재 접속용 조성물 시트를 실온에서 14일간 보관한 후, DSC로 측정되는 접착제층 (2)의 반응률이 10 ％ 미만인 것이 바람직하다. 이에 따라, 본 실시 형태에 관한 접착제 조성물을 사용함으로써, 접속시의 반응성이 충분히 우수하며, 보존 안정성도 우수한 필름상 접착제를 얻을 수 있다.
접착제층 (2)는 미경화시의 가시광 투과율이 5 ％ 이상인 것이 바람직하고, 가시광 투과율이 8 ％ 이상인 것이 보다 바람직하고, 가시광 투과율이 10 ％ 이상인 것이 더욱 바람직하다. 가시광 투과율이 5 ％ 미만이면 플립 칩 본더에서의 인식 마크 식별을 행할 수 없게 되어, 위치 정렬 작업을 행할 수 없게 되는 경향이 있다. 한편, 가시광 투과율의 상한에 대해서는 특별히 제한은 없다.
가시광 투과율은, 히다치 제조 U-3310형 분광 광도계를 이용하여 측정할 수 있다. 예를 들면, 막 두께 50 ㎛의 데이진 듀퐁 제조 PET 필름(퓨렉스, 555 nm 투과율 86.03 ％)을 기준 물질로서 베이스 라인 보정 측정을 행한 후, PET 필름에 25 ㎛의 두께로 접착제층 (2)를 형성한 후, 400 내지 800 nm의 가시광 영역의 투과율을 측정한다. 플립 칩 본더에서 사용되는 할로겐 광원과 라이트 가이드의 파장 상대 강도에 있어서 550 내지 600 nm가 가장 강하기 때문에, 본 명세서에서는 555 nm에서의 투과율을 이용하여 접착제층 (2)의 투과율의 비교를 행하였다.
접착제층 (2)는, 상술한 본 발명에 관한 접착제 조성물을 용제에 용해 또는 분산시켜 바니시로 하고, 이 바니시를 보호 필름(이하, 경우에 따라 "제1 필름"이라고 함) (1) 위에 도포하고, 가열에 의해 용제를 제거함으로써 형성할 수 있다. 그 후, 접착제층 (2)에 지지 기재 (3)을 상온 내지 60 ℃에서 적층하여, 본 발명의 회로 부재 접속용 접착제 시트를 얻을 수 있다. 또한, 접착제층 (2)는 상기 바니시를 지지 기재 (3) 위에 도포하고, 가열에 의해 용제를 제거함으로써 형성할 수도 있다.
이용하는 용제는 특별히 한정되지 않지만, 접착제층 형성시의 휘발성 등을 비점으로부터 고려하여 결정하는 것이 바람직하다. 구체적으로는, 예를 들면 메탄올, 에탄올, 2-메톡시에탄올, 2-에톡시에탄올, 2-부톡시에탄올, 메틸에틸케톤, 아세톤, 메틸이소부틸케톤, 톨루엔, 크실렌 등의 비교적 저비점의 용매는 접착제층 형성시에 접착제층의 경화가 진행되기 어렵다는 점에서 바람직하다. 이들 용매는 1종을 단독으로 또는 2종 이상을 조합하여 사용할 수 있다.
보호 필름 (1)로는, 예를 들면 폴리에틸렌테레프탈레이트, 폴리테트라플루오로에틸렌 필름, 폴리에틸렌 필름, 폴리프로필렌 필름, 폴리메틸펜텐 필름 등의 플라스틱 필름을 사용할 수 있다. 박리성의 관점에서, 보호 필름 (1)로서 폴리테트라플루오로에틸렌 필름과 같은 불소 수지로 이루어지는 표면 에너지가 낮은 필름을 이용하는 것도 바람직하다.
보호 필름 (1)의 박리성을 향상시키기 위해, 보호 필름 (1)의 접착제층 (2)를 형성하는 면을 실리콘계 박리제, 불소계 박리제, 장쇄 알킬아크릴레이트계 박리제 등의 이형제로 처리하는 것이 바람직하다. 시판되고 있는 것으로서, 예를 들면 데이진 듀퐁 필름사 제조의 "A-63"(이형 처리제: 변성 실리콘계)이나 "A-31"(이형 처리제: Pt계 실리콘계)를 입수할 수 있다.
보호 필름 (1)은 두께가 10 내지 100 ㎛인 것이 바람직하고, 10 내지 75 ㎛인 것이 보다 바람직하고, 25 내지 50 ㎛인 것이 특히 바람직하다. 이 두께가 10 ㎛ 미만이면 도공시에 보호 필름이 찢어지는 경향이 있고, 100 ㎛를 초과하면 염가성(廉價性)이 저하되는 경향이 있다.
상기 바니시를 보호 필름 (1)(또는 지지 기재 (3)) 위에 도포하는 방법으로는, 나이프 코팅법, 롤 코팅법, 스프레이 코팅법, 그라비아 코팅법, 바 코팅법, 커튼 코팅법 등, 일반적으로 주지된 방법을 들 수 있다.
접착제층 (2)의 두께는 특별히 제한은 없지만 5 내지 200 ㎛가 바람직하고, 7 내지 150 ㎛인 것이 보다 바람직하고, 10 내지 100 ㎛인 것이 더욱 바람직하다. 두께가 5 ㎛보다 작으면, 충분한 접착력을 확보하는 것이 곤란해져, 회로 기판의 볼록 전극을 매립하지 않게 되는 경향이 있고, 200 ㎛보다 두꺼우면 비경제적일 뿐만 아니라, 반도체 장치의 소형화의 요구에 응하는 것이 곤란해진다.
지지 기재 (3)으로는, 예를 들면 폴리에틸렌테레프탈레이트 필름, 폴리테트라플루오로에틸렌 필름, 폴리에틸렌 필름, 폴리프로필렌 필름, 폴리메틸펜텐 필름, 폴리비닐아세테이트 필름, 폴리염화비닐 필름, 폴리이미드 필름 등의 플라스틱 필름을 들 수 있다. 또한, 지지 기재 (3)은 상기한 재료로부터 선택되는 2종 이상이 혼합된 것, 또는 상기한 필름이 복층화된 것일 수도 있다.
지지 기재 (3)의 두께는 특별히 제한은 없지만 5 내지 250 ㎛가 바람직하다. 두께가 5 ㎛보다 얇으면, 반도체 웨이퍼의 연삭(백그라인드)시에 지지 기재가 끊어질 가능성이 있고, 250 ㎛보다 두꺼우면 경제적이지 않기 때문에 바람직하지 않다.
지지 기재 (3)은 광 투과성이 높은 것이 바람직하며, 구체적으로는 500 내지 800 nm의 파장 영역에서의 최소 광 투과율이 10 ％ 이상인 것이 바람직하다.
또한, 지지 기재 (3)으로서 상기 플라스틱 필름(이하, 경우에 따라 "제2 필름"이라고 함) 위에 점착제층이 적층된 것을 사용할 수 있다.
도 2는, 본 발명에 관한 회로 부재 접속용 접착제 시트의 바람직한 한 실시 형태를 도시한 모식 단면도이다. 도 2에 도시한 회로 부재 접속용 접착제 시트 (11)은, 플라스틱 필름 (3b)와 상기 플라스틱 필름 (3b) 위에 설치된 점착제층 (3a)를 갖는 지지 기재 (3)과, 상기 점착제층 (3a) 위에 설치되며 본 발명의 접착제 조성물로 이루어지는 접착제층 (2)와, 접착제층 (2)를 피복하는 보호 필름 (1)을 구비하고 있다.
제2 필름 (3b)와 점착제층 (3a)의 밀착성을 향상시키기 위해, 제2 필름의 표면에는 크롬산 처리, 오존 폭로, 화염 폭로, 고압 전격 폭로, 이온화 방사선 처리 등의 화학적 또는 물리적 처리를 실시할 수도 있다.
점착제층 (3a)는 실온에서 점착력이 있고, 피착체에 대한 필요한 밀착력을 갖는 것이 바람직하고, 방사선 등의 고에너지선이나 열에 의해 경화하는(즉, 점착력을 저하시키는) 특성을 구비하는 것이 바람직하다. 점착제층 (3a)는, 예를 들면 아크릴계 수지, 각종 합성 고무, 천연 고무, 폴리이미드 수지를 이용하여 형성할 수 있다. 점착제층 (3a)의 두께는 통상 5 내지 25 ㎛ 정도이다.
상술한 회로 부재 접속용 접착제 시트 (10 및 11)은, 서로 대향하여 접합되는 회로 전극을 갖는 회로 부재와 반도체 소자 사이 또는 반도체 소자끼리의 사이에 개재시켜서, 회로 부재와 반도체 소자 또는 반도체 소자끼리를 접착하기 위해 사용할 수 있다. 이 경우, 회로 부재와 반도체 소자 또는 반도체 소자끼리를 열압착함으로써, 공극 발생을 억제하면서 충분한 접착력으로 접착할 수 있어, 회로 전극끼리를 양호하게 접합할 수 있다. 이에 따라, 접속 신뢰성이 우수한 접속체를 얻을 수 있다. 또한, 회로 부재 접속용 접착제 시트 (10 및 11)은, 실리콘 관통 전극을 사용한 적층 기술에 있어서의 접착제 시트로서 사용할 수도 있다.
다음으로, 회로 부재 접속용 접착제 시트 (10)을 사용하여 반도체 장치를 제조하는 방법에 대하여 설명한다.
도 3 내지 도 7은, 본 발명에 관한 반도체 장치의 제조 방법의 바람직한 한 실시 형태를 설명하기 위한 모식 단면도이다. 본 실시 형태에 관한 반도체 장치의 제조 방법은,
(a) 주면의 한쪽에 복수의 회로 전극을 갖는 반도체 웨이퍼를 준비하고, 상기 반도체 웨이퍼의 회로 전극이 설치되어 있는 측에 본 실시 형태에 관한 접착제 조성물로 이루어지는 접착제층을 설치하는 공정과,
(b) 반도체 웨이퍼의 회로 전극이 설치되어 있는 측과는 반대측을 연삭하여 반도체 웨이퍼를 박화하는 공정과,
(c) 박화한 반도체 웨이퍼 및 접착제층을 다이싱하여 필름상 접착제 부착 반도체 소자로 개편화하는 공정과,
(d) 필름상 접착제 부착 반도체 소자의 회로 전극을 반도체 소자 탑재용 지지 부재의 회로 전극에 접합하는 공정
을 구비한다.
본 실시 형태에서의 (a) 공정에서는, 상술한 접착제 시트 (10)의 접착제층 (2)를 반도체 웨이퍼의 회로 전극이 설치되어 있는 측에 첩부함으로써 접착제층이 설치된다. 또한, 본 실시 형태에서의 (d) 공정에서는 가열에 의해 땜납 접합이 행해짐과 동시에, 반도체 소자와 반도체 소자 탑재용 지지 부재 사이에 개재하는 필름상 접착제의 경화도 행해진다. 이하, 도면을 참조하면서, 각 공정에 대하여 설명한다.
(a) 공정
우선, 접착제 시트 (10)을 소정의 장치에 배치하고, 보호 필름 (1)을 박리한다. 이어서, 주면의 한쪽에 복수의 회로 전극 (20)을 갖는 반도체 웨이퍼 (A)를 준비하고, 반도체 웨이퍼 (A)의 회로 전극이 설치되어 있는 측에 접착제층 (2)를 첩부하여, 지지 기재 (3)/접착제층 (2)/반도체 웨이퍼 (A)가 적층된 적층체를 얻는다(도 3을 참조). 회로 전극 (20)에는, 땜납 접합용의 땜납이 도포된 범프가 설치되어 있을 수도 있다. 또한, 도체 소자 탑재용 지지 부재의 회로 전극에 땜납을 설치할 수도 있다.
회로 전극 (20)으로는, 도금이나 증착이나 금속 와이어를 사용하여 형성되는 금 범프, 구리 범프, 니켈 범프 등을 들 수 있다. 또한, 수지에 의해 형성된 도전 수지 범프나 수지를 코어로 하여 표면에 금속을 증착한 수지 코어 범프일 수도 있다. 돌출된 회로 전극은 단일의 금속으로 구성되어 있을 필요는 없으며, 금, 은, 구리, 니켈, 인듐, 팔라듐, 주석, 비스무트 등 복수의 금속 성분을 포함하고 있을 수도 있고, 이들 금속층이 적층된 형태를 취하고 있을 수도 있다.
상기 (a) 공정에서, 지지 기재 (3)/접착제층 (2)/반도체 웨이퍼 (A)가 적층된 적층체를 얻는 방법으로는, 시판되고 있는 필름 첩부 장치 또는 라미네이터를 사용할 수 있다. 반도체 웨이퍼 (A)에 공극의 권입없이 접착제층 (2)를 첩부하기 위해, 첩부 장치에는 가열 기구 및 가압 기구가 구비되어 있는 것이 바람직하고, 진공 흡인 기구가 구비되어 있는 것이 보다 바람직하다. 또한, 접착제 시트 (10)의 형상은 첩부 장치에서 작업할 수 있는 형상일 수도 있고, 롤상 또는 시트상일 수도 있고, 반도체 웨이퍼 (A)의 외형에 맞춰 가공된 것일 수도 있다.
반도체 웨이퍼 (A)와 접착제층 (2)의 라미네이트는 접착제층 (2)가 연화하는 온도에서 행하는 것이 바람직하고, 라미네이트 온도는 40 내지 80 ℃가 바람직하고, 50 내지 80 ℃가 보다 바람직하고, 60 내지 80 ℃가 더욱 바람직하다. 접착제층 (2)가 연화하는 온도 미만에서 라미네이트하는 경우, 반도체 웨이퍼 (A)가 돌출된 회로 전극 (20) 주변으로의 매립 부족이 발생하고, 공극이 권입된 상태가 되어, 다이싱시의 접착제층의 박리, 픽업시의 접착제층의 변형, 위치 정렬시의 인식 마크 식별 불량, 나아가서는 공극에 의한 접속 신뢰성의 저하가 발생하기 쉬워진다.
(b) 공정
다음으로, 도 4에 도시된 바와 같이, 반도체 웨이퍼 (A)의 회로 전극 (20)이 설치되어 있는 측과는 반대측을 그라인더 (4)에 의해 연삭하여, 반도체 웨이퍼를 박화한다. 반도체 웨이퍼의 두께는, 예를 들면 10 내지 300 ㎛로 할 수 있다. 반도체 장치의 소형화, 박형화의 관점에서, 반도체 웨이퍼의 두께를 20 내지 100 ㎛로 하는 것이 바람직하다.
(b) 공정에서, 반도체 웨이퍼 (A)의 연삭은 일반적인 백그라인드(B/G) 장치를 이용하여 행할 수 있다. B/G 공정에서 반도체 웨이퍼 (A)를 두께 불균일 없이 균일하게 연삭하기 위해서는, (a) 공정에서 접착제층 (2)를 공극의 권입없이 균일하게 첩부하는 것이 바람직하다.
(c) 공정
다음으로, 도 5(a)에 도시된 바와 같이, 적층체의 반도체 웨이퍼 (A)에 다이싱 테이프 (5)를 첩부하고, 이것을 소정의 장치에 배치하여 지지 기재 (3)을 박리한다. 이 때, 지지 기재 (3)이 점착제층 (3a)를 구비하고 있으며, 점착제층 (3a)가 방사선 경화성인 경우에는, 지지 기재 (3)측으로부터 방사선을 조사함으로써 점착제층 (3a)를 경화시켜 접착제층 (2)와 지지 기재 (3) 사이의 접착력을 저하시킬 수 있다. 여기서, 사용되는 방사선으로는, 예를 들면 자외선, 전자선, 적외선 등을 들 수 있다. 이에 따라 지지 기재 (3)을 용이하게 박리할 수 있다. 지지 기재 (3)의 박리 후, 도 5(b)에 도시된 바와 같이, 반도체 웨이퍼 (A) 및 접착제층 (2)를 다이싱소(dicing saw) (6)에 의해 다이싱한다. 이와 같이 하여 반도체 웨이퍼 (A)는 복수의 반도체 소자 (A')으로 분할되고, 접착제층 (2)는 복수의 필름상 접착제 (2a)로 분할된다.
다음으로, 도 6에 도시된 바와 같이, 다이싱 테이프 (5)를 익스팬딩(확장)함으로써, 상기 다이싱에 의해 얻어진 각 반도체 소자 (A')을 서로 이격시키면서, 다이싱 테이프 (5)측으로부터 니들로 밀어 올려진 반도체 소자 (A') 및 필름상 접착제 (2a)로 이루어지는 필름상 접착제 부착 반도체 소자 (12)를 흡인 콜릿 (7)로 흡인하여 픽업한다. 필름상 접착제 부착 반도체 소자 (12)는 트레이 포장하여 회수할 수도 있고, 그대로 플립 칩 본더로 회로 기판에 실장할 수도 있다.
(c) 공정에서, 연삭된 반도체 웨이퍼 (A)에 다이싱 테이프 (5)를 접합하는 작업은, 일반적인 웨이퍼 마운터를 사용하여 다이싱 프레임으로의 고정과 동일한 공정으로 실시할 수 있다. 다이싱 테이프 (5)는 시판되고 있는 다이싱 테이프를 적용할 수 있으며, UV 경화형일 수도 있고, 감압형일 수도 있다.
(d) 공정
다음으로, 도 7에 도시된 바와 같이, 필름상 접착제 (2a)가 부착된 반도체 소자 (A')의 회로 전극 (20)과, 반도체 소자 탑재용 지지 부재 (8)의 회로 전극 (22)를 위치 정렬하고, 필름상 접착제 부착 반도체 소자 (12)와 반도체 소자 탑재용 지지 부재 (8)를 열압착한다. 이 열압착에 의해 회로 전극 (20)과 회로 전극 (22)가 접합하여 전기적 또한 기계적으로 접속됨과 동시에, 반도체 소자 (A')과 반도체 소자 탑재용 지지 부재 (8) 사이에 필름상 접착제 (2a)의 경화물이 형성된다.
열압착시의 온도는 땜납 접합의 관점에서 200 ℃ 이상인 것이 바람직하고, 220 내지 260 ℃인 것이 보다 바람직하다. 열압착 시간은 1 내지 20초간으로 할 수 있다. 열압착의 압력은 0.1 내지 5 MPa로 할 수 있다.
플립 칩 본더를 사용한 회로 기판으로의 실장에서는, 반도체칩의 회로면에 형성된 얼라인먼트 마크를 반도체칩의 회로면에 형성된 접착제층 (2a)를 투과하여 확인하고, 회로 기판으로의 탑재 위치를 확인하여 실시할 수 있다.
이상의 공정을 거쳐서 반도체 장치 (30)이 얻어진다. 본 실시 형태에 관한 접착제 조성물로 이루어지는 필름상 접착제는 매립성 및 경화 후의 접착력이 우수하다. 그 때문에, 반도체 장치 (30)은 공극의 발생이 충분히 억제되고, 회로 전극끼리 양호하게 접합되고, 반도체 소자 (A')과 반도체 소자 탑재용 지지 부재가 충분한 접착력으로 접착된 내리플로우 균열성이나 접속 신뢰성이 우수한 것이 될 수 있다.
이상, 본 발명의 바람직한 실시 형태에 대하여 설명했지만, 본 발명은 상기실시 형태로 한정되는 것은 아니다. 예를 들면, 상기 실시 형태에서는 회로 부재 접속용 접착제 시트로서 설명했지만, 본 발명의 접착제 시트는 언더필 형성용 접착제 시트일 수도 있다.
상기 실시 형태에서 회로 부재 접속용 접착제 시트로서 설명한 바와 같이, 본 발명의 접착제 시트는 압착시에 공극이 발생하기 어려우며 우수한 매립성를 갖고 있다. 그 때문에, 예를 들면 기판과 칩의 접속에서 본 발명의 접착제 시트를 사용한 경우, 칩과 기판의 간극을 충분히 충전하는 언더필이 형성된다. 이러한 언더필에 따르면, 칩과 기판의 열팽창 계수차에서 유래하는 열스트레스가 분산되기 때문에, 열스트레스에 기인하는 접속 신뢰성의 저하를 방지할 수 있다. 본 발명의 언더필 형성용 접착제 시트로는, 상술한 회로 부재 접속용 접착제 시트의 바람직한 실시 형태와 동일한 형태를 채용할 수 있다.
[실시예]
이하, 실시예 및 비교예를 들어 본 발명을 보다 구체적으로 설명한다. 단, 본 발명은 이들 실시예로 한정되는 것은 아니다.
(지지 기재의 준비)
우선, 주단량체로서 2-에틸헥실아크릴레이트와 메틸메타크릴레이트를 이용하고, 관능기 단량체로서 히드록시에틸아크릴레이트와 아크릴산을 이용한 용액 중합법에 의해 아크릴 공중합체를 합성하였다. 얻어진 아크릴 공중합체의 중량 평균 분자량은 40만, 유리 전이점은 -38 ℃였다. 이 아크릴 공중합체 100 질량부에 대하여 다관능 이소시아네이트 가교제(닛본 폴리우레탄 고교 가부시끼가이샤 제조, 상품명 "콜로네이트 HL") 10 질량부를 배합하여 점착제 조성물 용액을 제조하였다.
얻어진 점착제 조성물 용액을 폴리올레핀 필름(두께: 100 ㎛) 위에 건조시의 점착제층의 두께가 10 ㎛가 되도록 도포하여 건조하였다. 또한, 실리콘계 이형제로 표면 처리한 2축 연신 폴리에스테르 필름(데이진 듀퐁사 제조, 상품명 A3170, 두께: 25 ㎛)을 점착제층면에 라미네이트하였다. 이 점착제층 부착 적층체를 실온에서 1주일간 방치하여 충분히 에이징을 행한 후, 폴리올레핀 필름을 박리한 것을 지지 기재로서 사용하였다.
(실시예 1)
<접착제 조성물의 제조>
"ZX1356-2"(도토 가세이 가부시끼가이샤 제조 상품명, 페녹시 수지) 25 질량부, "1032H60"(재팬 에폭시 레진 가부시끼가이샤 제조 상품명, 에폭시 수지) 25 질량부, "에피코트 828"(재팬 에폭시 레진사 제조 상품명, 액상 에폭시 수지) 15 질량부 및 "HX3941HP"(아사히 가세이 일렉트로닉스 가부시끼가이샤 제조 상품명, 마이크로 캡슐형 잠재성 경화제) 35 질량부를 톨루엔과 아세트산에틸의 혼합 용매 중에 용해하였다. 이 용액에 "KW-4426"(미츠비시 레이온 가부시끼가이샤 제조 상품명, 코어셸 타입의 유기 미립자) 10 질량부, 5 ㎛의 분급 처리를 행한 평균 입경 1 ㎛ 코디어라이트 입자(2MgOㆍ2Al2O3ㆍ5SiO2,비중 2.4, 선팽창 계수: 1.5×10-6/℃, 굴절률: 1.57) 100 질량부를 분산시켜 접착제 바니시를 얻었다.
<회로 부재 접속용 접착제 시트의 제작>
얻어진 접착제 바니시를, 폴리에틸렌테레프탈레이트(PET) 필름(데이진 듀퐁 필름사 제조, 상품명 "AH-3", 두께: 50 ㎛) 위에 롤코터를 이용하여 도포하고, 70 ℃의 오븐에서 10분간 건조시켜 두께 25 ㎛의 접착제층을 형성하였다. 다음으로, 접착제층과 상기 지지 기재에서의 점착제층면을 상온에서 접합시켜, 회로 부재 접속용 접착제 시트를 얻었다.
(실시예 2)
접착제 바니시의 제조에 있어서의 "KW-4426"의 배합량을 20 질량부, 코디어라이트 입자의 배합량을 50 질량부로 한 것 이외에는, 실시예 1과 동일하게 하여 회로 부재 접속용 접착제 시트를 얻었다.
(실시예 3)
접착제 바니시의 제조에 있어서의 "KW-4426"의 배합량을 7 질량부, 코디어라이트 입자의 배합량을 125 질량부로 한 것 이외에는, 실시예 1과 동일하게 하여 회로 부재 접속용 접착제 시트를 얻었다.
(실시예 4)
접착제 바니시의 제조에 있어서의 "KW-4426" 대신에 "EXL-2655"(롬앤드하스 재팬 가부시끼가이샤 제조 상품명, 코어셸 타입의 유기 미립자) 30 질량부를, 코디어라이트 입자 대신에 "SE2050"(애드마테크스 가부시끼가이샤 제조 상품명, 평균 입경 0.5 ㎛의 실리카 충전재) 50 질량부를 각각 배합한 것 이외에는, 실시예 1과 동일하게 하여 회로 부재 접속용 접착제 시트를 얻었다.
(실시예 5)
접착제 바니시의 제조에 있어서의 "KW-4426" 대신에 "EXL-2655" 15 질량부를, 코디어라이트 입자 대신에 "SE2050" 50 질량부를 각각 배합한 것 이외에는, 실시예 1과 동일하게 하여 회로 부재 접속용 접착제 시트를 얻었다.
(실시예 6)
접착제 바니시의 제조에 있어서의 "KW-4426" 대신에 "EXL-2655" 15 질량부를, 코디어라이트 입자 대신에 "SE2050" 150 질량부를 각각 배합한 것 이외에는, 실시예 1과 동일하게 하여 회로 부재 접속용 접착제 시트를 얻었다.
(비교예 1)
접착제 바니시의 제조에 있어서의 "KW-4426"를 배합하지 않은 것 이외에는, 실시예 1과 동일하게 하여 회로 부재 접속용 접착제 시트를 얻었다.
(비교예 2)
접착제 바니시의 제조에 있어서의 코디어라이트 입자를 배합하지 않은 것 이외에는, 실시예 2와 동일하게 하여 회로 부재 접속용 접착제 시트를 얻었다.
(비교예 3)
접착제 바니시의 제조에 있어서의 코디어라이트 입자를 배합하지 않고, "KW-4426" 대신에 "EXL-2655" 35 질량부를 배합한 것 이외에는, 실시예 1과 동일하게 하여 회로 부재 접속용 접착제 시트를 얻었다.
(비교예 4)
접착제 바니시의 제조에 있어서의 코디어라이트 입자와 "KW-4426"을 배합하지 않은 것 이외에는, 실시예 1과 동일하게 하여 회로 부재 접속용 접착제 시트를 얻었다.
[접착제층의 평가]
(선팽창 계수 측정)
실시예 및 비교예에서 얻어진 회로 부재 접속용 접착제 시트를 180 ℃로 설정한 오븐에 3 시간 동안 방치하여, 가열 경화 처리를 행하였다. 가열 경화 후의 접착제층을 지지 기재로부터 박리하여, 30 mm×2 mm의 크기의 시험편을 제작하였다. 세이코 인스트루먼츠사 제조 "TMA/SS6100"(상품명)을 이용하여, 상기 시험편을 척간 20 mm가 되도록 장치 내에 부착하고, 측정 온도 범위: 20 내지 300 ℃, 승온 속도: 5 ℃/분, 하중 조건: 시험편의 단면적에 대하여 0.5 MPa 압력이 되는 조건으로 인장 시험 모드로 열 기계 분석을 행하여 선팽창 계수를 측정하였다. 측정 후, 100 ℃와 40 ℃의 선팽창차를 구하고, 온도차로 나눈 값을 산출하여, 이것을 평균 선팽창 계수로서 비교에 사용하였다.
(반응률 측정)
실시예 및 비교예에서 얻어진 회로 부재 접속용 접착제 시트에서의 접착제층을 알루미늄제 측정 용기에 2 내지 10 mg 칭량투입하고, 퍼킨 엘머사 제조 DSC(Differential Scaning Calorimeter) "Pylis1"(상품명)을 이용하여, 승온 속도 20 ℃/분으로 30 내지 300 ℃까지 승온시켜 발열량을 측정하여, 이를 초기 발열량으로 하였다. 이어서, 열압착 장치의 가열 헤드를 세퍼레이터에 끼운 열전대로 온도 확인을 행하여 10초 후에 250 ℃에 달하는 온도로 설정하였다. 이 가열 헤드 설정으로 회로 부재 접속용 접착제 시트를 세퍼레이터에 끼워 20초간 가열하여, 열압착시와 동등한 가열 처리가 실시된 상태의 접착제층을 얻었다. 가열 처리 후의 접착제층에 대해서도 마찬가지로 발열량을 측정하여, 이를 가열 후의 발열량으로 하였다. 또한, 회로 부재 접속용 접착제 시트를 실온(25 ℃)에서 14일간 보관한 후의 접착제층에 대해서도 마찬가지로 발열량을 측정하여, 이를 보관 후의 발열량으로 하였다. 얻어진 발열량으로부터 하기 수학식 1로 반응률(％)을 산출하였다.
<수학식 1>
반응률(％)=(초기 발열량-가열 후의 발열량 또는 보관 후의 발열량)/(초기 발열량)×100
<반도체 장치의 제작 및 평가>
상기에서 얻어진 회로 부재 접속용 접착제 시트를 이용하여, 하기의 절차에 따라 반도체 장치를 제작하여 평가하였다. 결과를 표 1 및 표 2에 나타내었다.
(반도체 웨이퍼에의 첩부)
JCM 제조의 다이어 터치 필름 마운터의 80 ℃로 가열된 흡착 스테이지 위에, 금 도금 범프가 형성된 반도체 웨이퍼(6인치 직경, 두께 725 ㎛)를 범프측을 위로 향하게 하여 올려놓았다. 회로 부재 접속용 접착제 시트를 200 mm×200 mm로 절단하여 보호 필름인 제1 필름을 제외한 접착제층을 반도체 웨이퍼의 범프측을 향하게 하고, 에어를 권입하지 않도록 반도체 웨이퍼의 끝으로부터 다이어 터치 마운터의 첩부 롤러로 압박하여 라미네이트하였다. 라미네이트 후, 웨이퍼의 외형을 따라 접착제가 비어져 나온 부분을 절단하였다.
(반도체 웨이퍼이면의 백그라인드 및 지지 기재의 박리)
상기 회로 부재 접속용 접착제 시트와 반도체 웨이퍼(두께 625 ㎛)의 적층체를 가부시끼가이샤 디스코 제조 백그라인드 장치로 두께가 150 ㎛가 될 때까지 반도체 웨이퍼의 이면을 백그라인드한 후, 백그라인드한 반도체 웨이퍼를 위로 향하게 한 상태에서 JCM 제조의 다이어 터치 필름 마운터의 흡착 스테이지에 설치하고, 실온에서 다이싱 프레임과 동시에 아데카 제조 다이싱 테이프 "AD80H"를 첩부하였다. 이어서, 지지 기재 위에 니토 덴꼬 제조 백그라인드 테이프 박리 테이프를 첩부하고, 180도 필 박리로 지지 기재만을 박리하였다.
(다이싱)
상술한 다이싱 프레임에 고정된 접착제층 부착 반도체 웨이퍼를 가부시끼가이샤 디스코 제조 풀 오토매틱 다이싱톱 "DFD6361"로 10 mm×10 mm로 다이싱하였다. 다이싱 후 세정하고, 수분을 비산시킨 후, 다이싱 테이프측으로부터 UV 조사를 행한 후 개편화된 접착제 부착 반도체칩을 픽업하였다.
(압착)
접착제 부착 반도체칩을, 범프에 대향하는 위치에 SnAgCu를 구성 성분으로 하는 땜납이 형성된 회로를 갖는 유리 에폭시 기판에 마쓰시타 덴끼 산교 제조 플립 칩 본더 "FCB3"으로 위치 정렬을 행한 후, 250 ℃에서 0.5 MPa로 10초간 열압착하여 반도체 장치를 얻었다.
상술한 바와 같이 하여 제작한 반도체 장치에서의 필름상 접착제의 매립성 및 접속 저항을 평가하였다. 이어서, 제작한 반도체 장치를 85℃, 60 ％RH의 항온항습기에 168 시간 동안 방치하여 흡습시키고, 260 ℃로 설정한 리플로우로에 3회 폭로하였다. 폭로 후, 접속 저항 및 접속 부분의 계면 상태를 확인하였다.
<접속 저항>
제작한 반도체 장치에 대하여, 압착 후의 접속 저항 및 리플로우 후의 접속 저항을 디지털 멀티미터(어드밴티스트사 제조, 상품명)를 이용하여 측정하고, 하기의 기준에 기초하여 평가하였다. 결과를 표 1 및 표 2에 나타내었다.
a: 시험에 적용한 실장 TEG의 전체 단자 연결에서의 접속 저항이 얻어짐.
b: 단선 불량 단자가 존재함.
<압착 후의 매립성>
접착제층의 첩부 상태를 히다치 켄키 제조 초음파 탐상 장치(SAT)로 시찰하고, 하기의 기준에 기초하여 평가하였다. 결과를 표 1 및 표 2에 나타내었다.
a: 박리, 공극이 관찰되지 않음.
b: 박리, 공극이 관찰됨.
<리플로우 후의 접속성>
접착제층의 리플로우 후의 접속 상태를 히다치 켄키 제조 초음파 탐상 장치(SAT)로 시찰하고, 하기의 기준에 기초하여 평가하였다. 결과를 표 1 및 표 2에 나타내었다.
a: 박리가 관찰되지 않음.
b: 박리가 관찰됨.
Figure pct00001
Figure pct00002
표 1, 표 2에 나타낸 바와 같이, 실시예 1 내지 6에서 얻어진 회로 부재 접속용 접착제 시트를 이용한 경우, 접속 저항이 우수하고, 공극 발생이 없고, 리플로우후도 양호한 접속성을 나타내었다. 이에 비해, 비교예 1 내지 4에서 얻어진 회로 부재 접속용 접착제 시트를 사용한 경우 공극이 발생하고, 리플로우 후에 박리되고, 접속 신뢰성이 저하된다는 것이 확인되었다.
1…보호 필름, 2…접착제층, 3…지지 기재, 3a…점착제층, 3b…플라스틱 필름, 4…그라인더, 5…다이싱 테이프, 6…다이싱소, 7…흡인 콜릿, 8…반도체 소자 탑재용 지지 부재, 10…회로 부재 접속용 접착제 시트, 11…회로 부재 접속용 접착제 시트, 12…필름상 접착제 부착 반도체 소자, 20…회로 전극, 30…반도체 장치, A…반도체 웨이퍼

Claims (7)

  1. (A) 열가소성 수지와,
    (B) 열경화성 수지와,
    (C) 잠재성 경화제와,
    (D) 무기 충전재와,
    (E) 유기 미립자
    를 포함하는 접착제 조성물.
  2. 제1항에 있어서, 상기 (A) 열가소성 수지, 상기 (B) 열경화성 수지 및 상기 (C) 잠재성 경화제의 총 함유량 100 질량부에 대하여,
    상기 (D) 무기 충전재의 함유량이 50 내지 150 질량부이고,
    상기 (E) 유기 미립자의 함유량이 5 내지 30 질량부이고,
    상기 (D) 무기 충전재 및 상기 (E) 유기 미립자의 함유량의 합계가 65 내지 165 질량부인 접착제 조성물.
  3. 제1항 또는 제2항에 있어서, 서로 대향하는 회로 부재 사이에 개재시켜서, 상기 회로 부재끼리를 접착하기 위해 사용되는 접착제 조성물.
  4. 지지 기재와, 상기 지지 기재 위에 설치되며 제1항 내지 제3항 중 어느 한 항에 기재된 접착제 조성물로 이루어지는 접착제층을 구비하는 접착제 시트.
  5. 제4항에 있어서, 상기 지지 기재가 플라스틱 필름과 상기 플라스틱 필름 위에 설치된 점착제층을 구비하고, 상기 접착제층이 상기 점착제층 위에 설치되어 있는 접착제 시트.
  6. 제4항 또는 제5항에 있어서, 서로 대향하는 회로 부재 사이에 개재시켜서, 상기 회로 부재끼리를 접착하기 위해 사용되는 접착제 시트.
  7. 주면의 한쪽에 복수의 회로 전극을 갖는 반도체 웨이퍼를 준비하고, 상기 반도체 웨이퍼의 상기 회로 전극이 설치되어 있는 측에 제1항 내지 제3항 중 어느 한 항에 기재된 접착제 조성물로 이루어지는 접착제층을 설치하는 공정과,
    상기 반도체 웨이퍼의 상기 회로 전극이 설치되어 있는 측과는 반대측을 연삭하여 상기 반도체 웨이퍼를 박화하는 공정과,
    상기 박화한 반도체 웨이퍼 및 상기 접착제층을 다이싱하여 필름상 접착제 부착 반도체 소자로 개편화하는 공정과,
    상기 필름상 접착제 부착 반도체 소자의 상기 회로 전극을 반도체 소자 탑재용 지지 부재의 회로 전극에 접합하는 공정
    을 구비하는 반도체 장치의 제조 방법.
KR1020117030697A 2009-05-29 2010-04-28 접착제 조성물, 접착제 시트 및 반도체 장치의 제조 방법 KR20120036879A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009130907 2009-05-29
JPJP-P-2009-130907 2009-05-29
JP2009208216 2009-09-09
JPJP-P-2009-208216 2009-09-09

Publications (1)

Publication Number Publication Date
KR20120036879A true KR20120036879A (ko) 2012-04-18

Family

ID=43222557

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117030697A KR20120036879A (ko) 2009-05-29 2010-04-28 접착제 조성물, 접착제 시트 및 반도체 장치의 제조 방법

Country Status (3)

Country Link
JP (1) JP5569126B2 (ko)
KR (1) KR20120036879A (ko)
WO (1) WO2010137442A1 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5802400B2 (ja) * 2011-02-14 2015-10-28 日東電工株式会社 封止用樹脂シートおよびそれを用いた半導体装置、並びにその半導体装置の製法
CN102842512A (zh) * 2011-06-22 2012-12-26 日东电工株式会社 半导体装置的制造方法
CN102842541A (zh) * 2011-06-22 2012-12-26 日东电工株式会社 层叠膜及其使用
TW201308354A (zh) * 2011-07-07 2013-02-16 Hitachi Chemical Co Ltd 電路連接材料及電路基板的連接構造體
JP2013021119A (ja) * 2011-07-11 2013-01-31 Shin Etsu Chem Co Ltd ウエハーレベルアンダーフィル剤組成物、これを用いた半導体装置及びその製造方法
JP5961015B2 (ja) * 2012-03-06 2016-08-02 日東電工株式会社 アンダーフィル材及び半導体装置の製造方法
US9085685B2 (en) 2011-11-28 2015-07-21 Nitto Denko Corporation Under-fill material and method for producing semiconductor device
WO2013161864A1 (ja) * 2012-04-26 2013-10-31 新日鉄住金化学株式会社 フィルム状接着剤用組成物及びその製造方法、フィルム状接着剤、並びに、フィルム状接着剤を用いた半導体パッケージ及びその製造方法
JP6068106B2 (ja) * 2012-09-24 2017-01-25 株式会社タムラ製作所 異方性導電性ペーストおよびそれを用いたプリント配線基板
KR102256525B1 (ko) * 2013-11-27 2021-05-26 도레이 카부시키가이샤 반도체용 수지 조성물 및 반도체용 수지 필름, 및 이들을 사용한 반도체 장치
JP2015137299A (ja) * 2014-01-21 2015-07-30 住友ベークライト株式会社 樹脂組成物、接着シート、ダイシングテープ一体型接着シート、バックグラインドテープ一体型接着シート、バックグラインドテープ兼ダイシングテープ一体型接着シート、および電子装置
JP6530213B2 (ja) * 2014-07-22 2019-06-12 日東電工株式会社 シート状樹脂組成物、裏面研削用テープ一体型シート状樹脂組成物、及び、半導体装置の製造方法
CN104409330B (zh) 2014-12-02 2017-10-20 京东方科技集团股份有限公司 衬底基板和显示基板及其制作方法、显示装置
JP6273542B2 (ja) * 2015-11-04 2018-02-07 リンテック株式会社 硬化性樹脂フィルム及び第１保護膜形成用シート
KR102270461B1 (ko) * 2016-03-10 2021-06-29 한국전자기술연구원 점접착제 조성물 및 그의 제조방법
CN110461984A (zh) * 2017-03-29 2019-11-15 日立化成株式会社 粘接剂组合物及结构体
TW202212519A (zh) * 2020-09-28 2022-04-01 日商昭和電工材料股份有限公司 電路連接用接著劑膜、含無機填料組成物、以及電路連接結構體及其製造方法
KR102637260B1 (ko) * 2021-04-19 2024-02-15 삼성에스디아이 주식회사 (메트)아크릴계 점착 필름, 이를 포함하는 광학 부재 및 이를 포함하는 광학표시장치

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4178565B2 (ja) * 1997-08-25 2008-11-12 日立化成工業株式会社 回路部材接続用接着剤
JP2000086988A (ja) * 1998-09-11 2000-03-28 Hitachi Chem Co Ltd 回路接続用接着剤の製造法
KR100931744B1 (ko) * 2000-02-15 2009-12-14 히다치 가세고교 가부시끼가이샤 접착제 조성물, 그 제조 방법, 이것을 이용한 접착 필름, 반도체 탑재용 기판 및 반도체 장치
JP4635295B2 (ja) * 2000-04-25 2011-02-23 日立化成工業株式会社 接着フィルム
JP2001303015A (ja) * 2000-04-25 2001-10-31 Hitachi Chem Co Ltd 接着フィルム、その製造方法及び接着方法
JP2005089629A (ja) * 2003-09-18 2005-04-07 Ricoh Co Ltd 導電性接着剤
JP2005194413A (ja) * 2004-01-08 2005-07-21 Hitachi Chem Co Ltd 回路接続用接着フィルム及び回路接続構造体
JP4776188B2 (ja) * 2004-08-03 2011-09-21 古河電気工業株式会社 半導体装置製造方法およびウエハ加工用テープ
JP4839622B2 (ja) * 2005-01-31 2011-12-21 日立化成工業株式会社 接着フィルム及びこれを備える積層体
JP2007169448A (ja) * 2005-12-21 2007-07-05 Sekisui Chem Co Ltd 熱硬化性樹脂組成物及び半導体装置
JP5228426B2 (ja) * 2006-10-06 2013-07-03 日立化成株式会社 電子部品封止用液状樹脂組成物及びこれを用いた電子部品装置
JP5468199B2 (ja) * 2006-11-22 2014-04-09 日立化成株式会社 導電性接着剤組成物、電子部品搭載基板及び半導体装置
JP2008260908A (ja) * 2007-03-16 2008-10-30 Hitachi Chem Co Ltd 光導波路用接着剤組成物およびこれを用いた光導波路用接着フィルム、ならびにこれらを用いた光学装置
WO2009020005A1 (ja) * 2007-08-08 2009-02-12 Hitachi Chemical Company, Ltd. 接着剤組成物、フィルム状接着剤及び回路部材の接続構造
KR101130377B1 (ko) * 2007-10-18 2012-03-27 히다치 가세고교 가부시끼가이샤 접착제 조성물 및 이것을 이용한 회로 접속 재료, 및 회로 부재의 접속 방법 및 회로 접속체

Also Published As

Publication number Publication date
WO2010137442A1 (ja) 2010-12-02
JP5569126B2 (ja) 2014-08-13
JP2011080033A (ja) 2011-04-21

Similar Documents

Publication Publication Date Title
JP5569126B2 (ja) 接着剤組成物、接着剤シート及び半導体装置の製造方法
JP5487619B2 (ja) 回路部材接続用接着剤及びこれを用いた半導体装置
KR101136599B1 (ko) 접착제 조성물, 회로 부재 접속용 접착제 시트 및 반도체 장치의 제조 방법
JP5544766B2 (ja) 半導体加工用接着フィルム積層体
US9190381B2 (en) Connection method, connection structure, insulating adhesive member, electronic component having adhesive member, and method for manufacturing same
JP2011140617A (ja) アンダーフィル形成用接着剤組成物、アンダーフィル形成用接着剤シート及び半導体装置の製造方法
JP5224111B2 (ja) 半導体ウェハ加工用接着フィルム
JP5569121B2 (ja) 接着剤組成物、回路部材接続用接着剤シート及び半導体装置の製造方法
KR20100033527A (ko) 회로 부재 접속용 접착제
WO2021065517A1 (ja) 半導体用接着剤、半導体用接着剤シート、及び半導体装置の製造方法
JP2011171712A (ja) 半導体ウエハ加工用接着テープ、半導体ウエハ加工用接着テープ付き半導体ウエハの製造方法、半導体装置の製造方法及び半導体装置
JP5703621B2 (ja) 回路部材接続用接着剤、回路部材接続用接着剤シート、半導体装置及び半導体装置の製造方法
JP5811514B2 (ja) フィルム状接着剤
JP2010245191A (ja) フィルム状接着剤
TWI425066B (zh) Preparation method of adhesive composition, circuit board for connecting circuit member, and manufacturing method of semiconductor device
JP5544927B2 (ja) 接着剤組成物、回路部材接続用接着剤シート及び半導体装置の製造方法
JP2010265416A (ja) フィルム状接着剤
JP5321251B2 (ja) 回路板及び回路板の製造方法
JP5375351B2 (ja) 半導体回路部材の製造方法
TWI509043B (zh) Adhesive composition, method for manufacturing connection of circuit member and semiconductor device
JP2012184288A (ja) 回路接続用接着剤、回路接続用接着シート及び半導体装置の製造方法
TW202248391A (zh) 半導體用接著劑、半導體用接著劑片及半導體裝置之製造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid