KR20120025432A - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR20120025432A
KR20120025432A KR1020110089980A KR20110089980A KR20120025432A KR 20120025432 A KR20120025432 A KR 20120025432A KR 1020110089980 A KR1020110089980 A KR 1020110089980A KR 20110089980 A KR20110089980 A KR 20110089980A KR 20120025432 A KR20120025432 A KR 20120025432A
Authority
KR
South Korea
Prior art keywords
substrate
wiring board
fin
area
conductor layer
Prior art date
Application number
KR1020110089980A
Other languages
English (en)
Inventor
나오토 모리사쿠
히로쿠니 아키야마
Original Assignee
가부시키가이샤 도요다 지도숏키
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 도요다 지도숏키 filed Critical 가부시키가이샤 도요다 지도숏키
Publication of KR20120025432A publication Critical patent/KR20120025432A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/10—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects
    • H10N10/13—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects characterised by the heat-exchanging means at the junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/10—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10219—Thermoelectric component

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Thermal Sciences (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

반도체 장치는 배선 기판과, 도체층 및, 핀을 구비한다. 상기 배선 기판은 두께를 가로질러 제1 면과 제2 면을 갖고 있다. 상기 도체층은 상기 배선 기판의 제1 면에 형성되어 있다. 상기 도체층은 상기 배선 기판의 두께 방향에서 볼때, 길이부와 폭부를 갖는다. 상기 핀은 상기 배선 기판의 제2 면에 접합되며, 상기 핀은 도체층의 길이방향으로 신장하는 절목부(bent edge)를 갖는다.

Description

반도체 장치{SEMICONDUCTOR UNIT}
본 발명은, 흡열 요소와 발열 요소 중 적어도 한쪽을 갖는 반도체 장치에 관한 것으로, 특히 펠티어(Peltier) 소자의 방열에 적합한 반도체 장치에 관한 것이다.
하기 특허문헌 1에는, 방열기를 갖는 혼성 집적회로 장치가 개시되어 있다.
이 혼성 집적회로 장치는, 일측부상에 혼성 집적회로 기판을 갖고, 타측부상에 방열기를 갖는다. 상기 혼성 집적회로 기판상에는 기능성 부품이 탑재되어 배선을 형성하며, 상기 방열기는 열도체로 되어 있다. 상기 방열기는 파형으로 형성되어 있고, 이 파형의 분리부가 혼성 집적회로 기판에 접합되어 있다. 상기 기판에 접합되는 파형 방열기의 면은 사각형 형상이며, 사각형 면 전체가 접착제에 의해 상기 기판에 접합되어 있다.
하기 특허문헌 2에는, 세라믹 기판의 실장(mounting) 구조가 개시되어 있다. 이 세라믹 기판의 실장 구조에서는, 세라믹 기판이 탄성 도전재로 된 파형판을 통하여 금속제 패키지의 저벽(bottom wall) 상 또는 금속판 상에 실장되어 있어, 파형판이 휨으로써 세라믹 기판의 변형을 흡수하고 있다. 또, 세라믹 기판 상의 칩 부품으로부터 발생되는 열은 파형판의 홈을 통해 발산된다.
일본공개실용신안공보 소57-2664호 일본공개실용신안공보 소64-35788호
그러나, 특허문헌 1에 개시된 혼성 집적회로 장치에 있어서는, 방열기를 2부분으로 분할함으로써, 방열기와 기판 사이의 열팽창계수의 차이로 인해 접착층에서 발생되는 응력이 분산되지만, 이 특허문헌 1은 방열기와 기판 사이의 응력에 대해서만 고려하고 있을 뿐, IC칩과 기판 사이의 열팽창계수의 차이에 기인한 응력에 대해서는 고려하고 있지 않아, IC칩과 기판 사이의 응력에 기인한 기판의 휨을 요구하는 대로 억제할 수 없다.
한편, 특허문헌 2에 개시된 세라믹 기판의 실장 구조에 있어서는, 특허문헌 1에 개시된 혼성 집적회로 장치의 경우에서와 같이, 세라믹 기판과 파형판 사이의 응력에 대해서만 고려하고 있어, 칩 부품과 세라믹 기판 사이의 응력에 의해 야기되는 세라믹 기판의 휨을 요구하는 대로 억제할 수 없다.
본 발명의 목적은, 배선 기판의 제조시 발생되는, 배선 기판으로의 가열 및, 배선 기판상에 형성된 도체층의 흡열 또는 발열에 의해 야기되는 배선 기판의 변형을 적절하게 억제하는 것이 가능한 반도체 장치의 제공에 있다.
본 발명의 일 실시 형태에 따른 반도체 장치는 배선 기판과, 도체층 및, 핀을 구비한다. 상기 배선 기판은 두께를 가로질러 제1 면과 제2 면을 갖고 있다. 상기 도체층은 상기 배선 기판의 제1 면에 형성되어 있다. 상기 도체층은 상기 배선 기판의 두께 방향에서 볼때, 길이부와 폭부를 갖는다. 상기 핀은 상기 배선 기판의 제2 면에 접합되며, 상기 핀은 도체층의 길이방향으로 신장하는(extending) 절목부(bent edge)를 갖는다.
본 발명의 여타의 실시 형태와 장점은, 본 발명의 사상을 일예로서 보여주는, 첨부도면을 참조로 한 하기의 설명으로 부터 명확해 질 것이다.
도 1은 본 발명의 제1 실시 형태에 따른 반도체 장치를 나타내는 단면 측면도이다.
도 2는 도 1의 반도체 장치를 나타내는 단면 정면도이다.
도 3은 도 1의 반도체 장치의 배선 기판을 나타내는 평면도이다.
도 4는 도 1의 반도체 장치의 방열핀을 나타내는 부분 사시도이다.
도 5a는 본 발명의 제1 실시 형태의 제1 변형예에 따른 반도체 장치의 방열핀을 나타내는 부분 사시도이고, 도 5b는 도 5a의 방열핀을 나타내는 정면도이다.
도 6a는 본 발명의 제1 실시 형태의 제2 변형예에 따른 반도체 장치의 방열핀을 나타내는 정면도이고, 도 6b는 본 발명의 제1 실시 형태의 제3 변형예에 따른 반도체 장치의 방열핀을 나타내는 정면도이며, 도 6c는 본 발명의 제1 실시 형태의 제4 변형예에 따른 반도체 장치의 방열핀을 나타내는 정면도이다.
도 7은 본 발명의 제2 실시 형태에 따른 반도체 장치의 방열핀을 나타내는 부분 사시도이다.
도 8은 도 7의 반도체 장치의 배선 기판을 나타내는 평면도이다.
도 9는 본 발명의 제3 실시 형태에 따른 반도체 장치의 방열핀을 나타내는 정면도이다.
이하, 도 1 내지 도 4를 참조로 본 발명의 제1 실시 형태에 따른 반도체 장치를 설명키로 한다. 상기 제1 실시 형태에 따른 반도체 장치로서는 펠티어 소자가 이용된다.
반도체 장치의 단면 측면도를 나타내는 도 1을 참조하면, 펠티어 소자(10)는, 서로 대향하는 제1 기판(11A) 및 제2 기판(11B)을 가지며, 제2 기판(11B)은 본 발명의 배선 기판으로서의 역활을 한다. 제1 기판(11A) 및 제2 기판(11B)의 재료로는 질화 알루미늄(AlN) 등의 세라믹 재료가 바람직하다. 세라믹 재료는 금속 보다 열팽창계수가 작고, 전기 절연성을 가지며, 알루미나보다도 열 전도계수가 높다. 제1 기판(11A)과 제2 기판(11B)과의 사이에는, 복수의 P형 반도체 소자(12) 및 N형 반도체 소자(13)가 교대로 설치되어 있다. 도 1 및 도 2에 나타내는 바와 같이, 제1 기판(11A)의 내측면에는, 복수의 전극(14A)이 구리 도금의 에칭에 의해 형성되고, 제2 기판(11B)의 내측면에는, 구리 도금의 에칭에 의해 복수의 전극(14B)이 형성되어 있다. 각각의 전극(14B)은 본 발명의 도체층으로서의 역활을 한다. 또한, 전극(14A, 14B)을 형성하는 구리를 대신하여 알루미늄을 이용해도 좋지만, 이 경우는 에칭보다는, 경납땜(brazing)에 의해 전극(14A, 14B)을 형성한다.
도 3에 나타내는 바와 같이, 도면에 있어서의 수직 방향과 횡 방향은 각각 제2 기판(11B)의 길이 방향과 폭 방향에 상당한다. 도면의 맨 위쪽의 4개의 전극(14B)을 제외하고, 전극(14A, 14B)은 평면에서 볼 때 사각형 형상으로, 제2 기판(11B)의 길이 방향에 따른 치수가 폭 방향의 치수보다 크게 되어 있다. 또한, 도 3에 나타내는 바와 같이, 전극(14B)은 제2 기판(11B)상에 규칙적으로 배열되어 있다.
전극(14B)은 제2 기판(11B)의 내측면상에, 전극(14B)의 길이 방향이 제2 기판(11B)의 길이 방향과 일치하도록 배열되어 있다. 그러나, 후방단부(도 3에 있어서의 상단부)에 배치된 4개의 전극(14B)은 길이 방향이 제2 기판(11B)의 폭 방향과 일치하도록 배치되어 있다. 이 실시 형태에서는 제2 기판(11B)의 길이 방향 및 폭 방향에 있어서의 전극(14B)의 간격은 거의 동일하게 설정되어 있다.
도시 하지는 않지만, 제1 기판(11A)의 전극(14A)에 대해서도 제2 기판(11B)의 전극(14B)의 배열과 동일하게 규칙적으로 배열되어 있다. 그러나, 제1 기판(11A)의 전방단부(도 3에 있어서의 하단부)에 배치된 전극(14A)은, 길이 방향이 제1 기판(11A)의 폭 방향과 일치하도록 배치되고, 그 외의 전극(14A)은 길이 방향이 제1 기판(11A)의 길이 방향과 일치하도록 제1 기판(11A)의 내측면상에 배치되어 있다.
복수의 P형 반도체 소자(12) 및 복수의 N형 반도체 소자(13)는, 도 1에 나타내는 바와 같이, 복수의 전극(14A, 14B)을 통해 전기적으로 직렬 접속되어 있다. 각각의 P형 반도체 소자(12)의 한쪽 면은 전극(14A)을 통하여 제1 기판(11A)에 접합되어 있고, 다른 한쪽 면은 전극(14B)을 통하여 제2 기판(11B)에 접합되어 있다. 또한, 각각의 N형 반도체 소자(13)의 한쪽 면은 전극(14A)을 통하여 제1 기판(11A)에 접합되어 있고, 다른 한쪽 면은 전극(14B)을 통하여 제2 기판(11B)에 접합되어 있다. 도 1 또는 도 2에서와 같이, 제1 기판(11A)의 외측면(상부면)에는 흡열체(15)가 접합되고, 제2 기판(11B)의 외측면(하부면)에는 방열핀(17)이 접합되어 있다. 또한, 흡열체(15)는 방열핀(17)과 동일한 구조의 흡열핀으로 해도 좋다. 또한, P형 반도체 소자(12) 및 N형 반도체 소자(13)의 양자를 통한 전류의 방향을 변경함으로써, 흡열체(15)를 방열체로 하고, 방열핀(17)을 흡열핀으로 할 수도 있다. 방열핀(17)은 본 발명의 핀으로서의 역활을 한다. 제1 기판(11A)과 대면하는 제2 기판(11B)의 내측면은 본 발명의 배선 기판의 제1 면으로서의 역활을 하고, 제2 기판(11B)의 외측면은 본 발명의 배선 기판의 제2 면으로서의 역활을 한다.
도 1 및 도 2에 나타내는 바와 같이, 각각의 P형 반도체 소자(12)의 양쪽 면은 납땜(16)에 의해 각각 전극(14A, 14B)에 접합되어 있고, 마찬가지로, N형 반도체 소자(13)의 양쪽 면은 남땜(16)에 의해 각각 전극(14A, 14B)에 접합되어 있다. 전류가 펠티어 소자(10)를 통해 흐르면, P형 반도체 소자(12) 및 N형 반도체 소자(13) 사이에 열의 이동이 일어나고, 제1 기판(11A)과 제2 기판(11B)의 사이에 온도차가 발생하여, 제1 기판(11A) 및 제2 기판(11B) 중 한쪽이 열을 흡수하고, 다른 한쪽이 열을 방출한다. 따라서, 흡열체(15)는 냉각되고, 방열핀(17)은 가열된다.
이제, 펠티어 소자(10)의 제2 기판(11B)에 접합되어 있는 방열핀(17)에 대해서 좀 더 상세히 설명키로 한다.
도 3 및 도 4에 나타내는 바와 같이, 방열핀(17)은 오프셋 핀(offset fin)이고, 전극(14A, 14B)과 동일 재료인 구리에 의해 형성된다. 방열핀(17)은 금속판을 굽힘가공하여 형성되며, 저부(base; 18)와 상기 저부(18)로 부터 돌출하는 다수의 볼록부(19)를 갖는다.
도 4에 나타내는 바와 같이, 저부(18)는 볼록부(19)사이에 형성된 다수의 저벽(bottom wall; 20)을 가지며, 저벽(20)으로부터 수직으로 신장하는 한 쌍의 수직벽(21)과, 한 쌍의 수직벽(21)의 모서리 단부를 서로 연결하며 저벽(20)과 평행하게 신장하는 정벽(top wall; 22)을 갖는다. 볼록부(19)는 방열핀(17)의 길이 방향으로(금속이 구부려지는 방향으로) 간격을 두고 형성되어 있고, 방열핀(17)의 폭 방향으로 신장하는 복수의 볼록부의 길이 방향으로 열(row)을 형성하도록 볼록부와 오목부가 교대로 형성되도록 볼록부(19)의 열이 방열핀(17)의 폭 방향으로 간격을 두고 형성되어 있다. 따라서, 볼록부와 오목부를 구비하는 일련의 사각형 파(square wave)가 방열핀(17)의 폭 방향으로 형성되어 있다. 즉, 방열핀(17)은 접혀져, 각각의 저벽(20)과 수직벽(21)과의 경계부와, 각각의 수직벽(21)과 정벽(22)과의 경계부에 절목부(bent edge)를 갖는다. 본 실시예에 있어, 방열핀(17)의 수직벽(21) 및 저벽(20)은 열을 방출하는 역활을 하며, 본 발명의 전열부로서의 역활을 한다.
도 4에 나타내는 바와 같이, 각각의 길이 방향으로 열(row)을 이루는 볼록부(19)는 연속적으로 오프셋되게 형성되어 있어, 2개의 인접하는 볼록부(19)가 방열핀(17)의 폭 방향으로 오프셋되어 있다. 방열핀(17)의 각각의 정벽(22)은 본 발명의 접합부로서의 역활을 한다. 제2 기판(11B)에 접합된 각각의 정벽(22)의 면은 본 발명의 접합면으로서의 역활을 한다. 볼록부의 각각의 길이 방향 열은 그의 정벽(22)에, 방열핀(17)의 길이 방향으로 일정폭을 갖고 직선으로 신장하는 접합 영역(T)을 가지며, 접합 영역(T)의 폭은 전극(14B)의 폭과 동일하다. 또한, 이 실시 형태에서는, 제2 기판(11B)의 두께 방향으로 나타낸 바와 같이, 방열핀(17)과 전극(14B) 사이에 중첩 영역(overlap region; 도 4에서의 음영부)가 존재한다. 방열핀(17)의 정벽(22)의 일부가 제2 판(11B)의 두께 방향으로 나타낸 바와 같이, 각 중첩 영역내에 위치한다. 중첩 영역 전체는 제2 판(11B)의 두께 방향으로 나타낸 바와 같이, 정벽(22)내에 위치한다. 또한, 방열핀(17)의 폭방향으로 병렬로 배치된 인접하는 2개의 중첩 영역 사이에는 분리 영역이 존재한다. 상기 중첩 영역의 면적에 대해, 각각의 중첩 영역과 일치하는 정벽(22)의 접합 면의 면적이 차지하는 비율은, 상기 분리 영역의 면적에 대해, 각각의 분리 영역과 일치하는 정벽(22)의 접합 면의 면적이 차지하는 비율보다 크게 설정되어 있다.
방열핀(17)의 길이 방향으로 신장하는 방열핀(17)의 수직벽(21)은, 방열핀(17)의 길이 방향에 있어서의 구부림에 대한 강성(stiffness)을 갖고 열응력에 의해 야기되는 변형에 저항한다. 한편, 폭 방향으로 절목부를 갖는 방열핀(17)은, 방열핀(17)의 폭 방향으로 탄성 변형이 가능하게 되어 있다. 즉, 폭 방향으로 탄성 변형 가능한 방열핀(17)은, 강성에 의해 길이 방향으로는 탄성 변형되기 어렵게 되어 있다.
그런데, 도 1 및 도 2에 나타내는 바와 같이, 방열핀(17)이 제2 기판(11B)에 경납땜 등에 의해 고정되는 상태에서는, 정벽(22)이 제2 기판(11B)의 방열 면에 접합되어 있다. 각각 열을 이루는 복수의 볼록부(19)는, 전극(14B)의 길이 방향으로 연속하여 변형된다. 전극(14B)의 길이 방향과 방열핀(17)의 절목부가 신장하는 방향은 일치한다. 각각 열을 이루며 길이 방향으로 서로 인접하는 2개의 볼록부(19)의 오프셋의 방향은 전극(14A)의 폭 방향과 일치한다.
방열핀(17)이 제2 기판(11B)에 고정된 상태에서는, 전극(14B)과 정벽(22)이 제2 기판(11B)을 가로질러 서로 중첩되는 관계로 위치하고 있다. 즉, 정벽(22)이 전극(14B)에 대응하도록 위치한다. 정면에서 볼 때 전극(14B)의 투영면(S)은, 도 3 및 도 4에 나타내는 바와 같이, 각각의 볼록부(19) 열의 접합 영역(T)내에 위치한다. 또한, 접합 영역(T)은 전극(14B)의 길이 방향으로 연속하여 신장하고 있다.
다음으로, 제1 실시 형태에 따른 반도체 장치의 방열에 대해서 상세히 설명한다. 전류가 펠티어 소자(10)를 통해 흐르면, P형 반도체 소자(12) 및 N형 반도체 소자(13) 사이로 열의 이동이 일어나고, 그에 따라 제1 기판(11A)과 제2 기판(11B)과의 사이에 온도차가 발생한다. 따라서, 열을 흡수하는 제1 기판(11A)이 냉각되는 동안, 열을 방출하는 제2 기판(11B)은 가열된다. 제2 기판(11B)의 열 이동에 대해서 살펴보면, 제2 기판(11B)의 열은, 제2 기판(11B)에 접합된 정벽(22)의 면(접합면)을 통하여 수직벽(21)과 저벽(20)으로 이동한다. 방열핀(17)의 볼록부(19)의 수직벽(21)과 저벽(20)의 열은 방열핀(17)을 통과하는 공기 또는 유체등의 열 매체로 방열이 행해진다.
그런데, 제2 기판(11B)과 전극(14B)과의 열팽창계수의 차이가 비교적 커서, 전극(14B)의 발열에 수반하여 제2 기판(11B)에 열응력이 발생한다. 열응력은 제2 기판(11B)의 휨 등의 변형을 초래하는 원인이 된다. 이 실시 형태에서는, 동일한 재료로 된 전극(14B)과 정벽(22)이 제2 기판(11B)에 대하여 동일 크기의 열응력을 발생시킴으로써, 열응력에 의한 제2 기판(11B)의 변형을 상쇄하여, 제2 기판(11B) 전체의 변형을 억제한다.
방열핀(17)으로는 전극(14B)의 열이 이동하고, 제2 기판(11B)과 방열핀(17)사이의 열팽창계수의 차에 기인하여 제2 기판(11B)의 외측면에서 열응력이 발생한다. 제2 기판(11B)의 외측면에서 발생하는 열응력 중 제2 기판(11B)의 폭 방향으로 작용하여 제2 기판(11B)의 변형을 야기하는 열응력은, 방열핀(17)의 폭 방향의 탄성 변형에 의해 흡수된다. 전극(14B)의 길이 방향으로 작용하는 열응력은 제2 기판(11B)을 길이 방향으로 휘도록 하지만, 방열핀(17)의 길이 방향의 강성이 제2 기판(11B)의 변형을 야기하는 열응력에 대항하기 때문에, 전극(14B)의 길이방향으로 작용하는 열응력은 제2 기판(11B)의 변형을 야기하지 않는다.
이 실시 형태에 있어서는, 평면에서 볼 때 전극(14B)의 투영면(S)은 각 볼록부 열의 접합 영역(T)내에 위치한다. 이 때문에, 전극(14B)의 열은 전극(14B)마다 대응하는 위치에 존재하는 접합 영역(T)을 통하여 신속하게 이동되어, 제2 기판(11B)과 전극(14B) 사이의 열팽창 계수의 차에 따른 열응력에 의한 제2 기판(11B)의 변형은 보다 억제되기 쉬워진다.
또한, 이 실시 형태에 있어서는, 평면에서 볼 때 전극(14B)의 투영면(S)은 각 볼록부 열의 접합 영역(T)내에 위치하고, 전극(14B)과 방열핀(17)이 동일한 구리재로 되어 있다. 접합 영역(T)과 전극(14B)의 투영면(S)이 동일한 면적과 동일한 형상이고, 정벽(22)과 전극(14B)이 동일한 두께와 재질이며, 접합 영역(T)과 전극(14B)의 투영 면적이 서로 중첩된 위치 관계에 있으면, 열응력에 의한 제2 기판(11B)의 변형을 없게 해 준다. 이 점에서, 이 실시 형태에서는, 접합 영역(T)과 전극(14B)의 투영면(S)이 거의 같은 면적으로 겹쳐 있기 때문에, 각 전극(14B)으로 부터 발생하는 열응력에 의해 야기되는 제2 기판(11B)의 변형과 접합 영역(T)내에 위치되는 전극(14B)의 투영면(S)에서 발생하는 열응력에 의해 야기되는 제2 기판(11B)의 변형은 서로 근사하다. 즉, 전극(14B)에 의해 발생되어 제2 기판(11B)의 변형을 야기하는 열응력이, 전극(14B)의 투영면(S)에서 발생되어 제2 기의 변형을 야기하는 열응력에 의해 거의 상쇄된다. 그 결과, 제2 기판(11B)의 변형이 방지된다.
또한, 방열핀(17)을 제2 기판(11B)에 납땜에 의해 고정하는 경우에 있어서도, 방열핀(17)은 납땜에 의한 전극(14B) 폭 방향에 있어서의 열응력을 탄성 변형에 의해 흡수하고, 전극(14B)의 길이 방향에 있어서의 열응력을 강성에 의해 대항함으로써, 펠티어 소자(10) 작동시의 경우와 같이, 제2 기판(11B)의 변형을 방지한다.
전술한 제1 실시 형태에 의하면, 이하의 바람직한 효과를 가져온다.
(1) 제2 기판(11B)에 접합된 방열핀(17)은, 방열핀(17)의 길이 방향의 굽힘에 대한 강성을 갖고 방열핀(17)의 길이 방향으로의 열응력에 의해 야기되는 변형에 대응하고, 방열핀(17)의 길이 방향과 수직하는 방향으로는 탄성 변형 가능하다. 제2 기판(11B)의 전극(14B)의 열은 방열핀(17)에 의해 흡수되고, 이어서, 방열핀(17)으로 부터 방열된다. 이때, 제2 기판(11B)에서 발생하는 열응력 중, 전극(14B)의 폭 방향으로 작용하여 제2 기판(11B)의 변형을 야기하는 열응력은, 방열핀(17)의 폭 방향으로의 탄성 변형에 의해 흡수되고, 전극(14B)의 길이 방향으로 작용하여 제2 기판(11B)의 변형을 야기하는 열응력은, 방열핀(17)의 강성에 의해 대항됨으로써, 제2 기판(11B)의 변형을 방지할 수 있다.
(2) 전극(14B)의 열은, 전극(14B)마다 대응하는 위치에 설정되어 있는 접합영역(T)을 통하여 방열핀(17)에 의해 흡수된다. 이 때문에, 제2 기판(11B)의 전극(14B)의 열이 방열핀(17)으로 용이하게 이동되어, 제2 기판(11B)에 있어서의 열응력에 의한 변형을 용이하게 방지할 수 있다.
(3) 접합 영역(T)의 폭이 전극(14B)의 폭과 동일하고, 접합 영역(T)내에 전극(14B)의 투영면(S)이 위치된다. 접합 영역(T)에 있어서의 투영면(S)을 통하여 방열핀(17)에 의해 흡수된 제2 기판(11B)의 전극(14B)의 열이 방열핀(17)으로 더욱 용이하게 이동되어, 제2 기판(11B)에 있어서의 열응력에 의한 변형을 방지하여 준다.
(4) 본 실시 형태에 있어서는, 전극(14B)과 방열핀(17)이 동일 재료이기 때문에, 각각의 전극(14B)에 의해 발생된 열응력에 의해 야기되는 제2 기판(11B)의 변형과, 대응하는 접합 영역(T)내에 위치된 전극(14B)의 투영면(S)에서 발생되는 열응력에 의해 야기되는 제2 기판(11B)의 변형이 서로 근사하다. 즉, 전극(14B)에 의해 발생된 열응력에 의해 야기되는 제2 기판(11B)의 변형이, 접합 영역(T)에 의해 발생된 열응력에 의해 야기되는 제2 기판(11B)의 변형에 의해 상쇄된다. 이 때문에 전극(14B)의 열에 따른 제2 기판(11B)에 있어서의 휨을 거의 방지할 수 있다.
(5) 방열핀(17)으로서 오프셋 형식의 핀을 이용함으로써, 제2 기판(11B)에 접합되는 방열핀(17)을 단일체로서 만들 수 있다. 또한, 오프셋핀을 이용함으로써 접합 영역(T)을 형성하기 쉬워진다. 또한, 방열핀(17)이 단일체로서 만듬으로써 경납땜에 의해 제2 기판(11B)에 부착하는 것이 용이해져, 반도체 장치를 제작하기 쉬워진다.
(6) 펠티어 소자(10)에 전류를 반복적으로 흘려줌으로써 제2 기판(11B)에는 변형을 야기하는 열응력이 발생하지만, 제2 기판(11B)의 열응력에 의한 변형을 경감하는 방열핀(17)이 형성되어 있음으로써, 펠티어 소자(10)와 납땜 연결부의 수명을 향상시킬 수 있다.
다음, 도 5a, 도 5b를 참조로, 본 발명의 제1 실시 형태의 제1 변형예에 따른 반도체 장치의 방열핀(17A)을 설명키로 한다.
제1 변형예의 방열핀(17A)은 직선핀이고, 방열핀(17)의 길이 방향(절목부 방향)으로 신장하는 복수의 직선형 볼록부(19)를 구비하고 있다. 복수의 볼록부(19)는 방열핀(17)의 폭 방향(절목부 방향에 수직하는 방향)으로 병렬로 배치되어 있다. 이 실시 형태에서는, 제2 기판(11B)의 두께 방향에서 볼때, 방열핀(17A)과 전극(14B) 사이에 중첩 영역(도 5의 음영부)이 존재하며, 방열핀(17A)의 정벽(22)의 일부는 제2 기판(11B)의 두께 방향에서 보는 바와 같이, 중첩 영역내에 위치한다. 중첩 영역 전체는 제2 기판(11B)의 두께 방향에서 보는 바와 같이 방열핀(17A)의 정벽(22)내에 위치한다. 방열핀(17A)의 각 볼록부(19)는, 저벽(20)으로 부터 수직으로 신장하는 한쌍의 수직벽(21)과, 저벽(20)에 평행하게 신장하며 한쌍의 수직벽(21)의 모서리 단부를 서로 연결하는 정벽(22)을 갖는다. 전극(14B)에 접합된 정벽(22)의 전체 접합면은 접합 영역(T)에 상당하며, 정벽(22)의 폭은 전극(14B)의 폭과 동일하다. 평면에서 볼때 전극(14B)의 복수의 투영면(S)이 각 접합 영역(T) 또는 각 정벽(22)상에 위치한다. 방열핀(17A)은, 길이 방향을 따라 신장하는 복수의 절목부를 폭 방향으로 갖고 있어, 폭 방향으로 탄성 변형이 가능하고, 길이 방향으로 구부림에 대한 강성을 갖고 있다. 제1 변형예에 따른 반도체 장치는 제1 실시 형태에 따른 반도체 장치와 거의 동일한 효과를 제공하지만, 제1 변형예에 따른 직선형 핀이 제1 실시 형태에 따른 오프셋핀보다도 제작하기 쉽다.
다음, 도 6a?도 6c를 참조로, 본 발명의 제1 실시 형태의 제2?4 변형예에 따른 방열핀(17B?17D)을 설명키로 한다. 방열핀(17B?17D)은 도 5a와 도 5b의 제1 변형예의 경우와 마찬가지로 직선핀이다.
도 6a에 나타내는 방열핀(17B)에서는, 방열핀의 폭 방향으로의 2개의 인접한 볼록부(19)의 대향하는 수직벽의 간격이 제1 변형예의 경우의 간격과 비교하여 절반으로 설정되어 있다. 또한, 이 제2 변형예에서는, 제2 기판(11B)의 두께 방향에서 방열핀(17B)과 전극(14B) 사이에 중첩 영역이 존재하며, 중첩 영역의 면적에 대해 각 중첩 영역과 일치하는 정벽(22)의 접합 면이 차지하는 면적의 비율은, 1/2 이다. 이 제2 변형예에 있어서는, 방열핀(17B)의 폭방향으로 병렬로 위치된 2개의 인접하는 중첩 영역 사이에 분리 영역이 존재하며, 상기 중첩 영역의 면적에 대해, 각각의 중첩 영역과 일치하는 정벽(22)의 접합 면의 면적이 차지하는 비율은, 상기 분리 영역의 면적에 대해, 각각의 분리 영역과 일치하는 정벽(22)의 접합 면의 면적이 차지하는 비율과 동일하다.
도 6b의 방열핀(17C)에서는, 방열핀(17C)의 볼록부(19)가 상이한 간격으로 떨어져 있다. 좀 더 구체적으로, 제2 기판(11B)의 두께 방향에서 볼 때, 방열핀(17C)과 전극(14B) 사이에 중첩 영역이 존재하는 경우, 방열핀(17C)은, 폭 방향으로 인접하는 2개의 볼록부(19)의 대향하는 수직벽(21) 사이의 간격이 제1 변형예의 경우의 간격과 비교하여 1/3로 설정되는 중첩 영역에 형성된다. 방열핀(17C)의 폭 방향으로 병렬을 이루며 인접하는 2개의 중첩 영역 사이에 분리 영역이 존재하는 경우, 방열핀(17C)은, 폭 방향으로 대향하는 수직벽(21) 사이의 간격이 제1 변형예의 경우의 간격과 동일하게 설정되는 분리 영역에 형성된다. 따라서, 방열핀(17C)에는 도6b에 나타낸 바와 같이, 폭이 좁은 저벽(20A)과 폭이 넓은 저벽(20B)이 형성된다. 또한, 이 제3 변형예에서는, 중첩 영역의 면적에 대해, 각각의 중첩 영역과 일치하는 정벽(22)의 접합 면의 면적이 차지하는 비율은, 2/3이다. 상기 중첩 영역의 면적에 대해, 각각의 중첩 영역과 일치하는 정벽(22)의 접합 면의 면적이 차지하는 비율은, 상기 분리 영역의 면적에 대해, 각각의 분리 영역과 일치하는 정벽(22)의 접합 면의 면적이 차지하는 비율보다 크게 설정되어 있다.
도 6c의 방열핀(17D)에서는, 폭 방향의 볼록부(19)가 도 5b의 제1 변형예의 경우와 비율로하여 2배의 간격으로 떨어져 있다. 이 때문에, 제2 기판(11B)의 두께 방향에서 볼 때, 전극(14B)이 방열핀(17D)의 정벽(22)의 전체와 중첩 하지는 않는다. 도 6c에 나타내는 바와 같이, 방열핀(17D)은, 제2 기판(11B)을 가로질러 방열핀(17D)의 정벽(22)과 중첩하는 전극(14B)이 방열핀(17D)의 정벽(22)과 중첩하지 않는 전극(14B)이 교대로 존재하도록 형성된다. 도 6c의 제4 변형예에서는, 제2 기판(11B)의 두께 방향에서 볼 때, 방열핀(17D)과 전극(14B) 사이에 중첩 영역이 존재하며, 중첩 영역의 면적에 대하여, 각각의 중첩 영역과 일치하는 정벽(22)의 접합 면의 면적이 차지하는 비율이 0 또는 1이다. 이 제4 변형예에서는, 방열핀(17D)의 폭 방향으로 병렬을 이루는 인접하는 2개의 중첩 영역 사이에 분리 영역이 존재하며, 분리 영역의 면적에 대하여, 각각의 분리 영역과 일치하는 정벽(22)의 접합 면의 면적이 차지하는 비율이 0 또는 1이다.
제1?4 변형예의 방열핀(17A?17D)은, 제1 실시 형태에서와 같이, 전극(14B)의 폭 방향에 있어서의 열응력에 의한 변형을 탄성 변형에 의해 흡수하고, 전극(14B)의 길이 방향에 있어서의 열응력에 의한 변형을 강성에 의해 대항하여, 제2 기판(11B)의 변형을 방지할 수 있다.
다음으로, 도 7과 8을 참조로, 본 발명의 제2 실시 형태에 따른 반도체 장치에 대해서 설명키로 한다.
제2 실시 형태는, 제1 실시 형태의 방열핀(17)에 대응하는 방열핀(27)이 폭 방향뿐만 아니라 길이 방향으로도 탄성 변형이 가능한 점에서, 제1 실시 형태와 상이하다. 제2 실시 형태는, 방열핀 이외의 구성은, 제1 실시 형태와 동일하기 때문에, 제1 과 제2 실시 형태의 공통 구성요소 또는 부품에 대해서는 제1 실시 형태와 동일부호와 동일설명을 채택함으로서, 제2 실시 형태의 공통 구성요소 또는 부품에 대한 설명을 생략키로 한다.
도 7 및 도 8를 참조하면, 방열핀(27)은, 전극(14A, 14B)과 동일 재료인 구리로 제조되고, 금속판을 구부려 형성되어 있으며, 저부(28)와, 저부(28)로 부터 돌출하는 복수의 볼록부(29)를 갖는다. 도 7에 나타내는 바와 같이, 볼록부(29)는, 저벽(30)으로부터 수직으로 신장하는 한 쌍의 수직벽(31)과, 한 쌍의 수직벽(31)의 모서리 단부를 상호 연결하며 저벽(30)에 평행하게 신장하는 정벽(32)을 갖는다. 방열핀(27)의 폭 방향에 있어서 볼록부(29)는 간격을 두고 형성되어 있고, 도 7에나타내는 바와 같이, 방열핀(27)의 폭 방향으로 일련의 사각형의 볼록부와 사각형의 오목부가 교대로 형성된다. 즉, 방열핀(27)은 저벽(30)과 그에 대응하는 수직벽(31)과의 경계부와, 수직벽(31)과 그에 대응하는 정벽(32)과의 경계부에 절목부를 갖도록 형성된다. 본 실시 형태에 있어, 방열핀(27)의 수직벽(31)과 저벽(30)은 열을 방출하는 역활을 하여, 본 발명의 전열부로서의 역활을 한다.
도 7에 나타내는 바와 같이, 이 실시 형태에서는, 방열핀(27)의 한 쌍의 수직벽(31)이 방열핀(27)의 절목부 방향으로 지그재그로 굴곡되어 있고, 한 쌍의 수직벽(31)은, 저벽(30)의 폭이 동일하고 정벽(32)의 폭도 동일하도록 배치되어 있다. 전술한 바와 같이, 방열핀(27)의 평면에서 볼 때, 정벽(32)은 방열핀(27)의 전체 절목부의 길이 방향으로 지그재그식으로 형성되어 있다. 본 실시 형태에 있어서는, 방열핀(27)의 전체 절목부의 길이 방향이 본 발명의 절목부가 신장하는 방향으로서의 역활을 한다. 방열핀(27)의 각각의 볼록부(29)의 정벽(32)에는, 길이 방향으로 동일 폭을 갖고 신장하는 접합 영역(T)이 설정되고, 접합 영역(T)의 폭은 전극(14B)의 폭과 동일하다. 이 실시 형태에서는, 제2 기판(11B)의 두께 방향에서 볼 때, 방열핀(27)과 전극(14B) 사이에 중첩 영역(도 7의 음영부)이 존재한다. 또한, 방열핀(27)의 정벽(32)의 일부가 제2 기판(11B)의 두께 방향에서 볼 때 각각의 중첩 영역에 위치한다. 전체의 중첩 영역은 제2 기판(11B)의 두께 방향에서 보는 바아 같이 정벽(32)내에 위치한다. 또한, 방열핀(27)의 폭 방향으로 병렬로 배치된 인접하는 2개의 중첩 영역의 사이에는 분리 영역이 존재한다. 중첩 영역의 면적에 대하여, 각각의 중첩 영역과 일치하는 정벽(32)의 접합 면의 면적이 차지하는 비율은, 분리 영역의 면적에 대하여 각각의 분리 영역과 일치하는 정벽의 접합 면의 면적이 차지하는 비율보다도 크게 설정되어 있다.
수직벽(31)은 방열핀(27)의 길이 방향으로 지그재그로 굴곡되어, 방열핀(27)의 길이 방향으로 탄성 변형 가능하다. 따라서, 방열핀(27)은, 폭 방향 뿐만 아니라 길이 방향으로도 탄성 변형이 가능하다. 또한, 방열핀(27)의 두께는, 제1 실시 형태의 방열핀(17)의 두께보다도 두껍게 설정 되어 있다.
그런데, 도 8에 나타내는 바와 같이, 방열핀(27)이 제2 기판(11B)에 경납땜 에 의해 고정되는 상태에서는, 정벽(32)이 제2 기판(11B)의 방열면과 접합된다. 방열핀(27)의 각각의 볼록부(29)는, 전극(14B)의 길이 방향으로 연속적으로 신장하며 형성되어 있고, 전극(14B)의 길이 방향과 방열핀(27)의 절목부 전체의 길이 방향은 서로 동일한 방향이다.
방열핀(27)이 제2 기판(11B)에 고정된 상태에서, 전극(14B)과 정벽(32)은 제2 기판(11B)을 가로질러 서로 중첩된 관계로 배치된다. 즉, 본 발명의 접합부의 역활을 하는 정벽(32)이 전극(14B)마다 대응하도록 위치한다. 평면에서 볼 때 제2 기판(11B)상의 전극(14B)의 투영면(S)이, 도 7 및 도 8에 나타내는 바와 같이, 대응하는 접합 영역(T) 내에 위치된다. 또한, 접합 영역(T)은 전극(14B)의 길이 방향으로 연속하게 형성되어 있다.
제2 실시 형태에서는, 제1 실시 형태의 효과 (2)?(5)와 거의 동일한 효과를 가져온다. 또한, 본 실시 형태에 있어, 제2 기판(11B)에 접합된 방열핀(27)은, 절목부 전체의 길이 방향과, 절목부 전체의 길이 방향과 수직하는 방향으로 탄성 변형 가능하다. 단, 절목부 전체의 길이 방향에 수직하는 방향의 탄성 변형의 정도(주어진 응력수준에 대한 응력당의 변형량)는 절목부 전체의 길이 방향의 것보다도 충분히 크다. 즉, 길이 방향에 걸친 구부림에 대하여 방열핀(27)은 어느 정도의 강성을 갖는다. 제2 기판(11B)의 전극(14B)의 열은 방열핀(27)에 의해 흡수되고, 이어서 방열핀(27)으로 부터 방열된다. 이때, 제2 기판(11B)에서 발생하는 열응력 중, 전극(14B)의 폭 방향으로 작용하여 제2 기판(11B)의 변형을 야기하는 열응력은방열핀(27)의 탄성 변형에 의해 흡수하고, 전극(14B)의 길이 방향으로 작용하여 제2 기판(11B)의 변형을 야기하는 열응력은 방열핀(27)의 강성에 의해 억제된다. 이에 따라, 제2 기판(11B)의 변형을 방지할 수 있다.
그런데, 제2 기판(11B)의 판두께가 제1 실시 형태에 비해 두꺼운 경우, 길이 방향의 구부림에 대한 강성을 갖는 제1 실시 형태의 방열핀(27)에서는, 제2 기판(11B)의 외측면에서 발생하는 열응력이 제2 기판(11B)의 내측면에서 발생하는 열응력보다도 커져 버려, 제2 기판(11B)이 방열핀(27)의 길이 방향으로 작용하여 변형을 야기하는 열응력에 대항하지 못하는 경우가 있다. 그러나, 이 실시 형태의 방열핀(27)에서는, 방열핀(27)이 길이 방향으로 변형하여, 제2 기판(11B)의 내측면에서 발생하는 열응력이 제2 기판(11B)의 외측면에서 발생하는 열응력과 동일하게 됨으로써, 제2 기판(11B)의 변형을 억제할 수 있다. 방열핀의 두께와 전극(14B)을 갖는 제2 기판(11B)의 두께 사이의 관계에 따라서, 제1 실시 형태의 경우에서와 같이 방열핀(17)의 길이 방향으로 작용하여 제2 기판(11B)의 변형을 야기하는 열응력에 대항하는 강성을 갖도록 방열핀(17)이 형성될 수도 있으며, 이와는 달리, 제2 실시 형태의 경우에서와 같이 방열핀(27)의 길이 방향으로 탄성 변형 가능하게 방열핀(17)이 형성될 수도 있다. 예를 들면, 제1 실시 형태의 전극(14B)의 두께가 얇은 경우, 제2 실시 형태의 경우에서와 같이, 방열핀(17)의 길이 방향으로 탄성 변형 가능하도록 방열핀(17)을 형성할 수도 있다. 따라서, 제2 기판(11B)에 휨이 발생하지 않도록 할 수도 있다.
본 실시 형태의 방열핀(27)에서는, 전극(14B)의 열과 볼록부(29)의 열이 1대 1의 대응 관계에 있지만, 전극(14B)과 볼록부(29)를 다르게 배치할 수도 있다. 예를 들면, 1열의 볼록부가 2열의 전극(14B)에 대응하도록, 볼록부가 방열핀의 폭 방향으로 큰 각도를 갖고 굴곡하도록 방열핀을 형성할 수도 있다. 이 경우, 전극(14B)과 볼록부(29)는 2대 1의 대응 관계가 된다.
다음으로, 도 9를 참조로, 본 발명의 제3 실시 형태에 따른 반도체 장치에 대해서 설명키로 한다. 이 실시 형태에서는, 제1 실시 형태의 방열핀(17)에 대응하는 방열핀(37)이 고정되는 제2 기판(11B)의 표면에, 제2 기판(11B)의 길이 방향으로 형성된 복수의 홈이 형성되어 있다. 상기 홈은 제2 기판(11B)의 폭 방향으로 형성되어 있다. 방열핀(37)은 길이 방향에서 볼 때 지그재그로 형성된 삼각핀이다. 또한, 방열핀(37)은, 제1 실시 형태의 저벽이나 정벽이 거의 형성되지 않는 경사벽만으로 구성된다.
제1 과 제3 실시 형태의 공통 구성요소 또는 부품에 대해서는 제1 실시 형태와 동일부호와 동일설명을 채택함으로서, 제3 실시 형태의 공통 구성요소 또는 부품에 대한 설명을 생략키로 한다.
도 9에 나타내는 바와 같이, 제2 기판(11B)의 한쪽 면(제1 면)에는 본 발명의 도체층으로서의 역활을 하는 복수의 전극(14B)이 형성되고, 제2 기판(11B)의 외측면(제2 면)에는 방열핀(37)이 접합되어 있다. 제2 기판(11B)의 방열핀(37)이 고정되는 면에는, 제2 기판(11B)의 폭 방향으로 복수의 홈(111)이 형성되어 있다. 각 홈(111)은, 제2 기판(11B)의 길이 방향에서 볼 때 V 형상을 갖는다. 도면에는 도시하지 않았지만, 각 홈(111)은 방열핀(37)의 길이 방향에 걸쳐 형성되어 있고, 방열핀(37)의 길이 방향에 있어서의 열응력에 대한 구부림 강도를 향상하고 있다.
방열핀(37)은 복수의 절목부를 갖지만 제1 실시 형태와는 다르게 저벽이나 정벽이 거의 형성되지 않고, 금속판을 구부림으로서 형성되고, 연속하여 형성되고 서로 상이한 방향으로 경사지는 벽(38)을 갖는다. 방열핀(37)의 절목부는, 방열핀(37)의 정부(頂部)와 저부(底部)를 각각 형성한다. 방열핀(37)의 인접하는 2개의 정부 사이의 거리는, 제2 기판(11B)의 인접하는 2개의 홈(111) 사이의 거리와 일치한다.
이 실시 형태에서는, 제2 기판(11B)의 홈(111)에 방열핀(37)의 정부가 삽입된 상태에서, 방열핀(37)이 제2 기판(11B)에 고정되어 있다. 방열핀(37)이 제2 기판(11B)의 홈(111)내에 삽입될 경우, 방열핀(37)과 제2 기판(11B)은 서로 면접촉 하고 있으며, 제2 기판(11B)과 방열핀(37)과의 면접촉에 의한 접합 강도는 선접촉에 의한 강도보다 크다. 이와 같이, 제2 기판(11B)에 홈(111)을 형성함으로써, 정벽을 갖지 않는 방열핀(37)을 제2 기판(11B)에 고정할 수 있다. 또한, 제2 기판(11B)에 홈을 형성함으로써, 방열핀(37)의 길이 방향에 있어서의 열응력에 대한 구부림 강도를 향상하여, 열응력에 의한 변형을 억제할 수 있다.
제2 기판(11B)에 홈을 형성하는 것은 방열핀(37)의 경우로만 한정되는 것은 아니다. 제2 기판(11B)의 길이 방향으로 강성이 작은 핀에 있어서는, 제2 기판(11B)에 홈(111)을 형성함으로써, 제2 기판(11B)의 길이 방향의 변형을 효율적으로 감소시킬 수 있다.
본 실시 형태에서는, 홈(111)을 이용하여 정벽이 거의 형성되지 않는 방열핀(37)을 제2 기판(11B)에 접합하도록 했지만, 홈의 단면 형상을 한정하는 것은 아니며, 또한, 접합되는 방열핀의 형상은 자유롭게 정해진다. 예를 들면, 제1, 제2 실시 형태(변형예를 포함함)와 같이 정벽을 갖는 방열핀(17, 17A?17D, 27)을, 제3 실시 형태에서의 방열핀(37) 대신 사용해도 좋으며, 이 경우, 각 방열핀(17, 17A?17D, 27)에 각각 대응하는 정벽에 적합한 형상을 갖는 홈을 제2 기판(11B)에 형성해도 좋다.
본 발명을 상기한 실시 형태에 따라 설명하였지만, 상기한 각 실시 형태로 한정되는 것은 아니며, 본 발명이 속하는 기술분야의 통상의 기술자에 의해 하기의 예시와 같이 다양하게 실시될 수도 있다.
- 상기의 실시 형태에서는, 배선 기판으로서, 펠티어 소자의 기판(제2 기판)을 사용 했지만, 펠티어 소자 이외의 방열 요소를 갖는 어떠한 배선 기판이라도 좋다. 트랜스포머(transformer)나 전력 제어용의 전자 부품이 설치되는 배선 기판이라도 좋다.
- 상기의 실시 형태에서는, 방열핀으로서 오프셋 핀, 직선핀, 삼각핀 중 어느 것을 이용하였지만, 헤링본핀(herringbone fin), 다공판 핀, 세레이트핀(serrated fin)을 사용할 수도 있다.
- 상기의 실시 형태에서는, 도체층으로서 직사각형의 전극을 사용했지만, 도체층은 직사각형으로만 한정되는 것은 아니다. 본 발명에 따라, 도체층은 길이 방향으로 신장하는 형상을 갖는 것이면 좋아, 예를 들면, 길이 방향이 존재하지 않는 정사각형과 같은 정다각형이나 원의 형상을 배제하고, 직사각형과 타원형등의 형상이면 좋다.
- 상기의 실시 형태에서는, 방열핀과 도체층의 재질은 동일한 것으로 하였지만, 방열핀과 도체층의 재질은 상이해도 좋다. 방열핀의 접합 면과 배선 기판 사이에서 발생하는 열응력과, 도체층과 배선 기판 사이에서 발생하는 열응력이, 서로 상쇄되도록 분포하는 한, 방열핀과 도체층에 어떠한 재질을 사용해도 좋다.
- 상기의 실시 형태에서는, 방열핀의 접합부(접합 영역(T))의 폭과 도체층(전극 면상의 투영면(S))의 폭이 동일했지만, 방열핀의 접합 면과 배선 기판 사이에서 발생하는 열응력과, 도체층과 배선 기판 사이에서 발생하는 열응력이, 서로 상쇄되도록 분포하는 한, 방열핀의 접합부의 폭과 도체층의 폭은 일치하지 않아도 좋다.
- 상기의 실시 형태에서는, 본 발명의 핀으로서의 방열핀에 대해서 설명했지만, 펠티어 소자를 통한 전류의 흐름 방향을 변경함으로써, 본 발명의 핀으로서 흡열핀을 사용해도 좋다. 흡열핀의 경우, 열의 이동이 반대 방향으로 발생하지만, 방열핀의 경우에서와 동일한 효과를 달성할 수 있다.
10 : 펠티어 소자
11A : 제1 기판
11B : 제2 기판
12 : P형 반도체 소자
13 : N형 반도체 소자
14A, 14B : 전극
15 : 흡열체
16 : 납땜
17, 17A, 17B, 17C, 17D, 27, 37 : 방열핀
19, 29 : 볼록부
20, 20A, 20B : 저벽
21, 31 : 수직벽
22, 32 : 정벽(top wall)
38 : 경사면
111 : 홈(groove)
T : 접합 영역
S : 전극의 투영면

Claims (11)

  1. 두께를 가로질러 제1 면과 제2 면을 갖는 배선 기판과,
    상기 배선 기판의 제1 면에 형성되며, 상기 배선 기판의 두께 방향에서 볼때, 길이부와 폭부를 갖는 도체층및,
    상기 배선 기판의 제2 면에 접합되며, 상기 도체층의 길이방향으로 신장하는(extending) 절목부(bent edge)를 갖는 핀을 포함하는 반도체 장치.
  2. 제1항에 있어서,
    상기 도체층은 상기 배선 기판의 제1 면상에 형성된 복수의 도체층중의 하나이며, 상기 복수의 도체층은 상기 배선 기판의 두께 방향에서 볼때, 각각 길이부와 폭부를 갖고, 길이방향이 서로 일치하도록 배치되며,
    상기 핀은 접합부와, 상기 접합부로 부터 신장하는 전열부를 가지며,
    상기 핀과 상기 도체층의 사이에는 상기 배선 기판의 두께 방향에서 볼때 중첩(overlap) 영역이 존재하며, 상기 핀의 접합부의 적어도 일부는 상기 배선 기판의 두께 방향에서 볼때, 각각의 중첩 영역내에 위치하는 것을 특징으로 하는 반도체 장치.
  3. 제2항에 있어서,
    상기 배선 기판의 두께 방향에서 볼때, 상기 각각의 중첩 영역내에 위치된 접합부의 면적은, 상기 중첩 영역의 면적의 1/2 이상인 것을 특징으로 하는 반도체 장치.
  4. 제2항에 있어서,
    상기 복수의 도체층은 그의 폭방향이 서로 일치하도록 배치되며,
    2 개 이상의 중첩 영역이 상기 도체층의 폭방향으로 병렬로 배치될때, 상기 도체층의 폭방향으로 병렬로 배치된 중첩 영역의 사이에는 1 개 이상의 분리 영역이 존재하며,
    상기 배선 기판의 두께 방향에서 볼때, 상기 각각의 중첩 영역내에 위치된 접합부의 면적이, 상기 중첩 영역의 면적에 대해 차지하는 비율은, 상기 배선 기판의 두께 방향에서 볼때, 상기 분리 영역내에 위치된 접합부의 면적이, 상기 분리 영역의 면적에 대해 차지하는 비율보다 크게 설정되어 있는 것을 특징으로 하는 반도체 장치.
  5. 제2항에 있어서,
    상기 접합부는 상기 도체층의 길이 방향으로 일정폭을 갖고 직선으로 신장하는 접합 영역을 갖고, 상기 접합 영역의 폭은, 각각의 도체층의 폭과 동일한 것을 특징으로 하는 반도체 장치.
  6. 제5항에 있어서,
    상기 도체층과 상기 핀이 동일 재료로 되어 있는 것을 특징으로 하는 반도체 장치.
  7. 제5항에 있어서,
    상기 핀은 오프셋 핀(offset fin)이고, 상기 도체층은 상기 접합 영역에 대응하게 배치되어 있는 것을 특징으로 하는 반도체 장치.
  8. 제2항에 있어서,
    상기 핀의 접합부는 상기 핀의 복수의 접합부의 하나이고,
    상기 핀의 복수의 접합부는 상기 도체층의 길이 방향으로 연속하여 형성되며,
    상기 복수의 도체층은 폭방향이 서로 일치하도록 배치되며,
    상기 도체층의 길이 방향으로 연속하여 형성된 2개의 인접한 접합부가 상기 도체층의 폭방향으로 오프셋되는 것을 특징으로 하는 반도체 장치.
  9. 제2항에 있어서,
    상기 전열부는 상기 절목부가 신장하는 방향으로 지그재그 형태로 형성되어 있는 것을 특징으로 하는 반도체 장치.
  10. 제2항에 있어서,
    상기 복수의 도체층은 폭방향으로 서로 일치하도록 배치되고,
    상기 복수의 도체층의 폭방향의 간격이 거의 동일하며,
    상기 각 도체층에는 P형 반도체 소자 및 N형 반도체 소자가 배치되는 것을 특징으로 하는 반도체 장치.
  11. 제1항에 있어서,
    상기 배선 기판의 제2 면에는 상기 도체층의 길이 방향으로 홈이 형성되어 있으며,
    상기 핀이 상기 배선 기판의 홈내에 삽입되어 상기 배선 기판에 접합되어 있는 것을 특징으로 하는 반도체 장치.
KR1020110089980A 2010-09-07 2011-09-06 반도체 장치 KR20120025432A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010200047A JP2012059831A (ja) 2010-09-07 2010-09-07 配線基板の伝熱装置
JPJP-P-2010-200047 2010-09-07

Publications (1)

Publication Number Publication Date
KR20120025432A true KR20120025432A (ko) 2012-03-15

Family

ID=44772745

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110089980A KR20120025432A (ko) 2010-09-07 2011-09-06 반도체 장치

Country Status (6)

Country Link
US (1) US20120057305A1 (ko)
EP (1) EP2426748A1 (ko)
JP (1) JP2012059831A (ko)
KR (1) KR20120025432A (ko)
CN (1) CN102403285A (ko)
TW (1) TW201214637A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210028492A (ko) * 2019-09-04 2021-03-12 엘지이노텍 주식회사 열전모듈
KR20210028494A (ko) * 2019-09-04 2021-03-12 엘지이노텍 주식회사 열전모듈
US11974503B2 (en) 2019-09-04 2024-04-30 Lg Innotek Co., Ltd. Thermoelectric module

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104205382A (zh) 2012-01-25 2014-12-10 阿尔法贝特能源公司 用于热回收系统的模块化热电单元及其方法
US9257627B2 (en) 2012-07-23 2016-02-09 Alphabet Energy, Inc. Method and structure for thermoelectric unicouple assembly
US9065017B2 (en) 2013-09-01 2015-06-23 Alphabet Energy, Inc. Thermoelectric devices having reduced thermal stress and contact resistance, and methods of forming and using the same
WO2015157161A1 (en) * 2014-04-07 2015-10-15 Alphabet Energy, Inc. Flexible lead frame for multi-leg package assembly
TWI563909B (en) * 2016-01-29 2016-12-21 Delta Electronics Inc Thermo electric heat dissipation module
JP6909062B2 (ja) * 2017-06-14 2021-07-28 株式会社Kelk 熱電モジュール
WO2021194111A1 (ko) * 2020-03-23 2021-09-30 엘지이노텍 주식회사 열전 장치

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS572664U (ko) 1980-06-06 1982-01-08
JPS6435788U (ko) 1987-08-27 1989-03-03
US5225964A (en) * 1991-10-31 1993-07-06 Rockwell International Corporation Integrated lightweight card rack
JP3451107B2 (ja) * 1992-10-05 2003-09-29 株式会社エコ・トゥエンティーワン 電子冷却装置
JP3158983B2 (ja) * 1994-10-03 2001-04-23 住友精密工業株式会社 Ｌｓｉパッケージ冷却用コルゲート型放熱フィン
JP3369349B2 (ja) * 1995-03-02 2003-01-20 株式会社エコ・トゥエンティーワン 熱電変換装置
US5648892A (en) * 1995-09-29 1997-07-15 Allen-Bradley Company, Inc. Wireless circuit board system for a motor controller
JP4231610B2 (ja) * 2000-02-09 2009-03-04 サンデン株式会社 熱交換器用フィンの製造方法
JP2003124531A (ja) * 2001-10-11 2003-04-25 Komatsu Ltd 熱電モジュール
JP2006156818A (ja) * 2004-11-30 2006-06-15 Denso Corp 熱電変換装置およびその熱電変換装置の製造方法
JP4756585B2 (ja) * 2005-09-09 2011-08-24 臼井国際産業株式会社 熱交換器用伝熱管
US7436059B1 (en) * 2006-11-17 2008-10-14 Sun Microsystems, Inc. Thermoelectric cooling device arrays
TWI338390B (en) * 2007-07-12 2011-03-01 Ind Tech Res Inst Flexible thermoelectric device and manufacturing method thereof
CN201199528Y (zh) * 2008-04-03 2009-02-25 无锡职业技术学院 一种新型半导体制冷制热装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210028492A (ko) * 2019-09-04 2021-03-12 엘지이노텍 주식회사 열전모듈
KR20210028494A (ko) * 2019-09-04 2021-03-12 엘지이노텍 주식회사 열전모듈
US11974503B2 (en) 2019-09-04 2024-04-30 Lg Innotek Co., Ltd. Thermoelectric module

Also Published As

Publication number Publication date
EP2426748A1 (en) 2012-03-07
TW201214637A (en) 2012-04-01
JP2012059831A (ja) 2012-03-22
CN102403285A (zh) 2012-04-04
US20120057305A1 (en) 2012-03-08

Similar Documents

Publication Publication Date Title
KR20120025432A (ko) 반도체 장치
EP3503701B1 (en) Heat sink, heat dissipation apparatus, heat dissipation system and communication device
KR100993754B1 (ko) 반도체 디바이스
TWI458927B (zh) heat sink
JP2009105325A (ja) 半導体冷却装置
JP5228115B2 (ja) ヒートシンク
JP5538653B2 (ja) ヒートシンクおよび当該ヒートシンクを備えた半導体装置
JP2006287080A (ja) メモリモジュール
JP2014072395A (ja) 冷却装置
JPWO2004001865A1 (ja) 熱電素子とそれを用いた電子部品モジュールおよび携帯用電子機器
JP6595531B2 (ja) ヒートシンクアッセンブリ
JP2016004828A (ja) 液冷式冷却装置
JP6102676B2 (ja) 半導体装置
JP2008294279A (ja) 半導体装置
JP5904006B2 (ja) 半導体装置
JP6324457B2 (ja) 電気機器
JP2018032685A (ja) 熱電変換器
JP2008277442A (ja) 放熱基板
JP2001210763A (ja) 半導体モジュ−ル装置
JP5793295B2 (ja) 半導体装置
JP2013069959A (ja) パワーモジュールの冷却構造
JP2012222120A (ja) 熱電変換モジュール
JP2018088445A (ja) 熱電変換デバイス、積層熱電変換デバイス及び放熱構造体
JP5783865B2 (ja) 半導体装置
JP3449285B2 (ja) 熱歪吸収体およびそれを用いたパワー半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application