KR20120023672A - 칩의 실장 구조, 및 이것을 구비한 모듈 - Google Patents

칩의 실장 구조, 및 이것을 구비한 모듈 Download PDF

Info

Publication number
KR20120023672A
KR20120023672A KR1020117027490A KR20117027490A KR20120023672A KR 20120023672 A KR20120023672 A KR 20120023672A KR 1020117027490 A KR1020117027490 A KR 1020117027490A KR 20117027490 A KR20117027490 A KR 20117027490A KR 20120023672 A KR20120023672 A KR 20120023672A
Authority
KR
South Korea
Prior art keywords
adhesive
chip
base
acceleration sensor
substrate
Prior art date
Application number
KR1020117027490A
Other languages
English (en)
Other versions
KR101317727B1 (ko
Inventor
신타로 하야시
미쓰히코 우에다
요시하루 사나가와
다카마사 사카이
Original Assignee
파나소닉 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 파나소닉 주식회사 filed Critical 파나소닉 주식회사
Publication of KR20120023672A publication Critical patent/KR20120023672A/ko
Application granted granted Critical
Publication of KR101317727B1 publication Critical patent/KR101317727B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P15/12—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values by alteration of electrical resistance
    • G01P15/123—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values by alteration of electrical resistance by piezo-resistive elements, e.g. semiconductor strain gauges
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0045—Packages or encapsulation for reducing stress inside of the package structure
    • B81B7/0048—Packages or encapsulation for reducing stress inside of the package structure between the MEMS die and the substrate
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P1/00—Details of instruments
    • G01P1/02—Housings
    • G01P1/023—Housings for acceleration measuring devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P15/0802—Details
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P15/12—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values by alteration of electrical resistance
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/18—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration in two or more dimensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P2015/0805—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration
    • G01P2015/0822—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining out-of-plane movement of the mass
    • G01P2015/084—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining out-of-plane movement of the mass the mass being suspended at more than one of its sides, e.g. membrane-type suspension, so as to permit multi-axis movement of the mass
    • G01P2015/0842—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining out-of-plane movement of the mass the mass being suspended at more than one of its sides, e.g. membrane-type suspension, so as to permit multi-axis movement of the mass the mass being of clover leaf shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H01L2224/06155—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/1319—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H01L2224/13191—The principal constituent being an elastomer, e.g. silicones, isoprene, neoprene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199—Material of the matrix
    • H01L2224/1329—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1356—Disposition
    • H01L2224/13561—On the entire surface of the core, i.e. integral coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1357—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/1369—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H01L2224/13691—The principal constituent being an elastomer, e.g. silicones, isoprene, neoprene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1415—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/14154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H01L2224/14155—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1416—Random layout, i.e. layout with no symmetry
    • H01L2224/14164—Random layout, i.e. layout with no symmetry covering only portions of the surface to be connected
    • H01L2224/14165—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/14179—Corner adaptations, i.e. disposition of the bump connectors at the corners of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H01L2224/29191—The principal constituent being an elastomer, e.g. silicones, isoprene, neoprene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/8185—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/81855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/81862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15156—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Pressure Sensors (AREA)

Abstract

본 발명의 칩의 실장 구조는 베이스를 가지는 기판과, 상기 베이스의 상면 측에 배치되는 제1 칩과, 상기 제1 칩을 상기 베이스에 접착하기 위한 접착제로 구성되어 있다. 상기 베이스는 그 상면에 상기 접착제가 배치되어 있다. 제1 칩은 직사각형으로 형성되어 있고, 폭과 길이를 가지며, 그 하면이 상기 접착제에 의해 상기 베이스에 대하여 접착되어 있다. 접착제는 제1 접착제와 제2 접착제와 제3 접착제만으로 이루어지고, 이들은 상기 베이스의 상면의 3 스폿에만 배치되어 있고, 상기 베이스의 상면의 3 스폿은 삼각형의 정점에 배열되어 있다. 제1 칩은 상기 제1 접착제와 상기 제2 접착제와 상기 제3 접착제만으로 상기 베이스에 접착되어 있다.

Description

칩의 실장 구조, 및 이것을 구비한 모듈 {STRUCTURE HAVING CHIP MOUNTED THEREON AND MODULE PROVIDED WITH THE STRUCTURE}
본 발명은 기판과, 상기 기판의 상면 측에 배치되는 반도체 디바이스 등의 칩과, 상기 반도체 디바이스를 상기 기판에 실장하기 위한 접착제로 구성된 칩의 실장 구조에 관한 것이다. 또한, 본 발명은 이 칩의 실장 구조를 구비한 모듈에 관한 것이다.
일본 공개특허공보 제2006-133123호는 종래의 모듈을 개시하고 있다. 종래의 모듈은 베이스와, 가속도 센서와, 접착제를 구비한다. 베이스는 직사각형으로 형성되어 있다. 베이스는 그 상면에, 4개의 배치 스폿(spot)을 구비한다. 접착제는 4개의 스폿에 배치되어 있다. 가속도 센서는 이른바 칩이다. 가속도 센서는 베이스의 치수보다 작은 치수를 가진다. 가속도 센서는 이른바 반도체 디바이스이다. 가속도 센서는 직사각형으로 형성되어 있다. 가속도 센서는 그 하면의 네 모퉁이에 4개의 접착 스폿을 구비한다. 가속도 센서는, 베이스의 각각의 배치 스폿이 가속도 센서의 각 접착 스폿과 대향하도록, 베이스의 상면 측에 접착제에 의해 장착된다. 즉, 가속도 센서는 가속도 센서의 네 모퉁이에 위치하는 접착제에 의해 베이스에 장착되도록 구성된 실장 구조를 가진다.
이와 같은 가속도 센서는 다음과 같이 하여 조립된다. 먼저, 접착제가 베이스의 4개의 배치 스폿에 상온 하에서 도포된다. 이어서, 각각의 배치 스폿이 각 접착 스폿과 대향하도록, 가속도 센서 소자는 베이스의 상면 측에, 각 접착제를 통하여 배치된다. 이 베이스와 접착제와 가속도 센서는, 예를 들면 150도로 가열된다. 접착제가 가열되는 것에 의해, 가속도 센서는 베이스에 대하여 접착제를 통하여 접착된다. 이어서, 베이스와 접착제와 가속도 센서의 온도는 상온으로 되돌려진다. 이와같이 하여, 가속도 센서는 조립된다.
그러나, 베이스와 접착제와 가속도 센서가 150도로 가열되었을 때, 베이스는 열에 의해, 통상 상태에서 휘어진 상태가 된다. 이어서, 가속도 센서는 휘어진 베이스에 대하여 접착제에 의해 접착된다. 이어서, 휘어진 베이스와 접착제와 가속도 센서 소자가 상온으로 되돌려졌을 때, 베이스는 휘어진 상태로부터 통상 상태로 되돌아온다. 그러나, 가속도 센서는 휘어진 상태의 베이스에 접착제를 통하여 접착되어 있으므로, 베이스가 휘어진 상태로부터 통상 상태로 되돌아올 때, 응력을 받는다.
발명이 해결하려는 과제
본 발명은 상기 문제점을 감안하여 이루어진 것이다. 본 발명의 제1 목적은 칩에 인가되는 응력을 저감하도록 구성된 칩의 실장 구조를 제공하는 것이다. 그리고, 본 발명의 제2 목적은 이 칩의 실장 구조를 구비한 모듈을 제공하는 것이다.
상기 문제점을 해결하기 위하여, 본 발명의 칩의 실장 구조는 베이스를 가지는 기판과, 베이스의 상면 측에 배치되는 제1 칩과, 제1 칩을 베이스에 접착하기 위한 접착제로 구성되어 있다. 베이스는 그 상면에 상기 접착제가 배치되어 있다. 제1 칩은 직사각형으로 형성되어 있고, 폭과 길이를 가진다. 제1 칩은 그 하면이 접착제에 의해 베이스에 대하여 접착되어 있다. 접착제는 제1 접착제와 제2 접착제와 제3 접착제만으로 이루어진다. 제1 접착제와 제2 접착제와 제3 접착제는 베이스의 상면의 3 스폿에만 배치되어 있다. 베이스의 상면의 3 스폿은 일직선으로 배열되어 있지 않다. 따라서, 베이스의 상면의 3 스폿을 연결하는 선은 삼각형을 형성한다. 따라서, 베이스의 상면의 3 스폿은 베이스의 상면의 3 스폿을 연결하는 선이 형성하는 삼각형의 정점에 배열되어 있다. 제1 칩은 제1 접착제와 제2 접착제와 제3 접착제만으로 베이스에 접착되어 있다.
제1 칩을 기판에 실장할 때, 기판은 온도의 상승에 따라 변형된다. 그리고, 기판이 상온에 되돌아오는 것에 의해, 기판은 통상 상태로 되돌아온다. 그러나, 이 구성은 기판의 온도 변화에 따른 변형에 의해 제1 칩이 응력을 받는 것을 방지하는 것을 가능하게 한다.
제1 칩은 또한 복수의 제1 패드 전극을 구비하고 있는 것이 바람직하다. 이 복수의 제1 패드 전극은 제1 칩의 상면에 배치되어 있다. 제1 접착제 및 제2 접착제는 칩의 폭 방향의 일단 및 타단에 위치하는 한편, 상기 제1 칩의 길이 방향의 일단에 위치하고, 제3 접착제는 제1 칩의 길이 방향의 타단에 위치한다. 모든 제1 패드 전극은 제1 접착제와 상기 제2 접착제 사이에 위치하도록, 상기 제1 칩의 상면에 폭 방향을 따라 배열되어 있는 한편, 제3 접착제로부터 이격된 상기 제1 칩의 길이 방향의 일단에 위치한다.
이 경우, 각 제1 패드 전극에 본딩 와이어(bonding wire)를 안정적으로 본딩할 수 있다.
또, 제1 칩은 또한, 복수의 제1 패드 전극을 구비하고 있는 것이 바람직하다. 이 복수의 제1 패드 전극은 제1 칩의 상면에 배치되어 있다. 상기 제1 접착제 및 상기 제2 접착제는 상기 제1 칩의 하면의 폭 방향의 일단 및 타단에 위치하는 한편, 상기 제1 칩의 길이 방향의 일단에 위치하고, 상기 제3 접착제는 상기 제1 칩의 하면의 길이 방향의 타단에 위치하는 한편, 상기 제1 칩의 폭 방향의 일단에 위치한다. 복수의 제1 패드 전극은 제1 전극 열과 제2 전극 열로 이루어진다. 상기 제1 전극 열은 상기 제1 접착제와 상기 제2 접착제와 함께, 상기 제1 칩의 폭 방향을 따라 배열되어 있다. 상기 제2 전극 열은 상기 제1 접착제와 상기 제3 접착제와 함께, 상기 제1 칩의 길이 방향을 따라 배열되어 있다.
이 경우도, 각 제1 패드 전극에 본딩 와이어를 안정적으로 본딩할 수 있다.
그리고, 모듈은 전술한 칩의 실장 구조를 가지는 것이 바람직하다. 이 모듈은 상기 기판, 상기 제1 칩, 상기 제1 접착제, 상기 제2 접착제, 상기 제3 접착제, 제2 칩, 제4 접착제, 제5 접착제, 및 제6 접착제를 구비한다. 상기 제4 접착제와 상기 제5 접착제와 상기 제6 접착제는, 상기 제1 칩의 상면의 3개의 스폿에만 배치되어 있다. 제1 칩 상면의 3개의 스폿은 일직선으로 배열되어 있지 않다. 따라서, 제1 칩 상면의 3개의 스폿을 연결하는 선은 삼각형을 형성한다. 따라서, 제1 칩 상면의 3개의 스폿은, 제1 칩의 상면에 있어 상기 칩 상면의 3개의 스폿을 연결하는 선이 형성하는 삼각형의 정점에 배열되어 있다. 제1 칩은 또한 복수의 제1 패드 전극을 구비하고 있고, 상기 제1 패드 전극은 상기 칩의 상면에 설치되어 있다. 제2 칩은 상기 제4 접착제와 상기 제5 접착제와 상기 제6 접착제에 의해, 모든 상기 제1 패드 전극이 위쪽으로 노출되도록 상기 칩에 접착되어 있다.
제2 칩은 제1 칩이 가지는 선 팽창계수와 다른 선 팽창 계수를 가진다. 따라서, 제2 칩을 제1 칩에 실장할 때의 제2 칩의 온도 상승에 의해, 제2 칩은 크게 변형된다. 그리고, 제2 칩이 상온으로 돌아올 때, 제2 칩은 평평한 상태로 되돌아온다. 그러나, 이 구성은 제2 칩의 온도 변화에 따른 변형에 의해 발생하는 응력은, 제2 칩이 제1 칩에 대하여 기울어 접착되는 것에 의해 피할 수 있다.
상기 제1 접착제는 상기 제4 접착제와 상기 제1 칩의 두께 방향을 따라 위치 맞춤되어 있는 것이 바람직하다. 마찬가지로, 제2 접착제는 상기 제5 접착제와 상기 제1 칩의 두께 방향을 따라 위치맞춤 되어 있다. 마찬가지로, 제3 접착제는 상기 제6 접착제와 상기 제1 칩의 두께 방향을 따라 위치 맞춤되어 있다.
이 경우, 제2 칩을 제1 칩의 상면에 안정적으로 접착할 수 있다.
상기 기판은 또한 단차(段差)와 주위 벽을 구비하는 것이 바람직하다. 단차는 상기 베이스의 외단(外端)으로부터 위쪽으로 연장되어 형성되어 있고, 단차 상면을 가진다. 단차 상면은 상기 베이스의 상면으로부터 제1 높이의 높은 위치에 위치하고 있다. 주위 벽은 상기 베이스와 상기 단차를 에워싸도록 상기 베이스 및 상기 단차의 전 외주(外周)로부터 위쪽으로 연장되어 형성되어 있다. 제2 칩은 직사각형 칩으로 형성되어 있고, 폭과 길이를 가진다. 제2 칩은 중복부를 구비하는 상기 제2 칩의 길이 방향의 일단과, 상기 제4 접착제와 상기 제5 접착제에 의해 상기 칩에 접착되는 상기 제2 칩의 길이 방향의 타단을 구비한다. 상기 중복부의 하면은 상기 베이스의 상면으로부터 제2 높이의 높은 위치에 위치하고 있다. 상기 제2 높이는 상기 제1 높이보다도 높게 설정되어 있다. 제2 칩은 상기 중복부가 상기 단차 상면과 중복되도록, 상기 제1 칩의 상면에 배치되어 있다. 모듈은 또한 제7 접착제를 구비한다. 제7 접착제는 상기 중복부의 하면과 상기 단차 상면 사이에 배치되어 있고, 상기 중복부의 하면과 상기 단차 상면을 접착하도록 구성되어 있다.
이 경우, 제2 칩의 상면에 와이어 본딩을 안정적으로 행할 수 있다.
상기 제4 접착제와 상기 제5 접착제는 상기 제2 칩의 폭 방향의 일단 및 타단에 각각 위치하는 것이 바람직하다.
이 경우도, 제2 칩의 상면에 와이어 본딩을 안정적으로 행할 수 있다.
상기 제7 접착제는 상기 제2 칩의 2개의 모퉁이에 위치하도록, 상기 제2 칩의 폭 방향의 일단 및 타단 각각에만 위치하는 것이 바람직하다.
이 경우도, 제2 칩의 상면에 와이어 본딩을 안정적으로 행할 수 있다.
상기 기판은 또한 접속 전극을 구비하는 것이 바람직하다. 접속 전극은 상기 기판이 가지는 상기 3개의 스폿에 배치되어 있다. 제1 칩은 또한 복수의 단자 전극을 구비하고, 상기 단자 전극은 상기 각각의 접속 전극과 대응하는 위치에 위치하도록 상기 제1 칩의 하면에 배치되어 있다. 상기 제1 접착제와 상기 제2 접착제와 상기 제3 접착제는 각각 범프(bump)이다. 각각의 단자 전극은 상기 각각의 접속 전극에 상기 범프를 통하여 접합되어 있다.
제1 칩을 기판에 실장할 때의 기판의 온도 변화에 따라 응력이 발생한다. 그러나, 이 구성은 응력에 의해 제1 칩이 변형되는 것을 방지하는 것을 가능하게 한다.
상기 제1 칩은 MEMS 디바이스로 이루어지는 것이 바람직하다. 상기 MEMS 디바이스는 가동부를 가지고 있다. MEMS 디바이스는 복수의 제1 패드 전극을 가지고 있다. 각 제1 패드 전극은 상기 가동부로부터 이격되어 배치되어 있다.
또, 상기 제1 칩은 가속도 센서로 이루어지는 것도 바람직하다. 이 가속도 센서는 프레임, 추, 진동판, 피에조(piezo) 저항, 및 복수의 제1 패드 전극으로 이루어진다. 추는 프레임의 내측에 배치되어 있다. 진동판은 추가 프레임으로부터 소정 간격 멀어지도록, 추의 상단과 프레임의 상단을 연결한다. 진동판은 가요성을 가진다. 피에조 저항은 진동판에 형성되어 있고, 추의 진동에 의해 야기되는 변형에 의해 저항값이 변화하도록 구성되어 있다. 상기 피에조 저항은 복수의 제1 패드 전극과 전기적으로 접속되어 있다.
이 경우, MEMS 디바이스나 가속도 센서의 가동부가 변형되는 것을 방지할 수 있다.
상기 제1 접착제와 상기 제2 접착제와 상기 제3 접착제는 또한 밀봉 수지를 구비하는 것이 바람직하다. 이 밀봉 수지는 상기 범프를 밀봉하도록 구성되어 있다.
이 경우, 제1 칩을 기판에 대하여 확실하게 접합할 수 있다.
상기 기판은 또한 돌기를 구비하고, 상기 돌기는 상기 베이스의 상면으로부터 위쪽으로 돌출되어 형성되어 있는 것이 바람직하다. 돌기는 상기 베이스의 상면의 3 스폿에 위치한다. 이 돌기는 접착제에 덮여 있다.
이 경우, 제1 칩의 전(全) 하면을 베이스의 전 상면으로부터 소정 거리 이격시켜 배치할 수 있다.
상기 제1 접착제와 상기 제2 접착제와 상기 제3 접착제는, 실리콘계 수지를 포함하는 것이 바람직하다.
이 경우, 기판이 발생한 응력이 제1 칩에 전달되는 것을 방지할 수 있다.
한편, 상기 제1 접착제와 상기 제2 접착제와 상기 제3 접착제는, 수지와 구형의 스페이서(spacer)를 포함하는 것도 바람직하다.
이 경우, 제1 칩의 전 하면을 베이스의 전 상면으로부터 소정 거리 이격시켜 배치할 수 있다.
그리고, 스페이서는 유리 또는 플라스틱으로 이루어지는 것이 바람직하다.
이 구성은 제1 칩이 기판으로부터 확실하게 소정 거리 이격되는 것을 가능하게 한다.
상기 제1 접착제와 상기 제2 접착제와 상기 제3 접착제는 각각, 상기 제1 칩의 외주에 위치하고 있는 것이 바람직하다.
이 경우, 제1 칩을 안정적으로 기판에 접착할 수 있다.
상기 제7 접착제는 실리콘계 수지를 포함하는 것이 바람직하다.
이 구성에 의해, 기판에 발생하는 응력이 제1 칩에 인가되는 것을 방지하는 것이 가능해진다.
상기 제1 접착제와 상기 제2 접착제와 상기 제3 접착제 중 적어도 하나는 복수의 범프로 이루어지는 것이 바람직하다.
상기 범프는 상기 제1 칩의 외주부에 위치하고 있는 것이 바람직하다. 이 경우, 제1 칩을 안정적으로 기판에 접착할 수 있다.
상기 범프는 땜납으로 이루어지는 것이 바람직하다.
땜납으로 이루어지는 범프는 Au 등으로 이루어지는 범프보다 부드럽고, 응력을 완화하는 효과가 높다. 따라서, 기판에 발생한 응력이 제1 칩에 전달되는 것을 방지할 수 있다.
범프는 실리콘계의 도전성 페이스트에 의해 형성되어 있는 것이 바람직하다.
실리콘계의 도전성 페이스트에 의해 형성된 범프는 금속 등으로 이루어지는 범프보다 부드럽고, 응력을 완화하는 효과가 높다. 이 구성은 기판의 온도 변화에 따른 변형에 의해 제1 칩이 응력을 받는 것을 방지하는 것을 가능하게 한다.
상기 제1 접착제와 상기 제2 접착제와 상기 제3 접착제 각각은 상기 제1 칩의 측면 아래쪽을 덮고 있는 것이 바람직하다.
또, 상기 제1 칩은 가속도 센서로 이루어지는 것이 바람직하다. 이에 따라 상기 제2 칩은 IC 칩으로 이루어지는 것이 바람직하다. 가속도 센서는 프레임, 추, 진동판, 피에조 저항, 입력단, 및 복수의 출력단을 구비한다. 추는 프레임의 내측에 배치되어 있다. 진동판은 추가 프레임으로부터 소정 간격 멀어지도록, 추의 상단과 프레임의 상단을 연결한다. 진동판은 가요성을 가진다. 피에조 저항은 진동판에 형성되어 있고, 추의 진동에 의해 야기되는 변형에 의해 저항값이 변화하도록 구성되어 있다. 피에조 저항은 입력단을 통하여, 외부에 설치된 전압원에서 전압이 인가되도록 구성되어 있다. 피에조 저항은 그 저항값의 변화에 따른 전압 신호를 출력하도록 구성되어 있다. IC 칩은 입력단을 가지고, 상기 입력단으로 받은 상기 전압 신호를 연산 처리하여 가속도를 산출하도록 구성되어 있고, 상기 가속도를 그 제3 패드 전극으로부터 출력하도록 구성되어 있다.
도 1 (a)는 실시예 1의 칩의 실장 구조를 구비한 모듈의 상면도를 나타내고 있다.
도 1 (b)는 본 발명의 실시예 1에 관한 칩의 실장 구조를 구비한 모듈의 측면 단면도를 나타내고 있다.
도 2는 저항(Rx1?Rz4)의 회로도를 나타내고 있다.
도 3 (a)?(c)는 실시예 1의 모듈의 개략 측면도 및 개략 사시도를 나타내고 있다.
도 4 (a)는 실시예 1의 제1 변경예의 모듈의 상면도를 나타내고 있다.
도 4 (b)는 실시예 1의 제1 변경예의 모듈의 측면 단면도를 나타내고 있다.
도 5는 제1 접착제와 제2 접착제와 제3 접착제의 배열을 나타내는 실시예 1의 모듈의 개략 상면도이다.
도 6 (a)는 본 발명의 실시예 2의 칩의 실장 구조를 구비한 모듈의 상면도를 나타내고 있다.
도 6 (b)는 본 발명의 실시예 2의 칩의 실장 구조를 구비한 모듈의 측면 단면도를 나타내고 있다.
도 7 (a)?(e)는 실시예 2의 모듈의 제조 단계를 나타내는 상면도이다.
도 8 (a)는 실시예 2의 제1 변경예의 모듈의 상면도이다.
도 8 (b)는 실시예 2의 제1 변경예의 모듈의 측면 단면도이다.
도 9 (a)?(f)는 실시예 2의 제1 변경예의 모듈의 제조 단계를 나타내는 상면도이다.
도 10 (a)는 실시예 2의 제2 변경예의 모듈의 상면도이다.
도 10 (b)는 실시예 2의 제2 변경예의 모듈의 측면 단면도이다.
도 11 (a)?(f)는 실시예 2의 제2 변경예의 모듈의 제조 단계를 나타내는 상면도이다.
도 12 (a)는 본 발명의 실시예 3의 칩의 실장 구조를 구비한 모듈의 상면 개략도를 나타내고 있다.
도 12 (b)는 본 발명의 실시예의 칩의 실장 구조를 구비한 모듈의 측면 개략도이다.
도 13 (a)는 실시예 3의 모듈의 상면도를 나타내고 있다.
도 13 (b)는 실시예 3의 모듈의 측면 단면도이다.
도 14 (a)?(c)는 실시예 3의 모듈에서의, 기판과 칩의 범프에 의한 접합을 나타내는 개략 사시도이다.
도 15 (a)는 실시예 3의 제1 변경예의 모듈의 상면도를 나타내고 있다.
도 15 (b)는 실시예 3의 제1 변경예의 모듈의 측면 단면도를 나타내고 있다.
도 16 (a)는 실시예 1의 모듈의 변경예의 상면도이다.
도 16 (b)는 실시예 1의 변경예의 모듈의 측면 단면도이다.
(실시예 1)
본 발명의 실시예 1에 관한 칩의 실장 구조를 구비한 모듈을 첨부한 도면과 함께 설명한다. 도 1 (a)는 본 실시예의 칩의 실장 구조를 구비한 모듈의 상면도를 나타내고 있다. 도 1에 있어서, 화살표 X는 모듈의 우측 방향을 나타내고 있다. 화살표 Y는 모듈의 앞 방향을 나타내고 있다. Z 방향은 화살표 X 및 화살표 Y에 수직으로 설정되어 있고, 모듈의 상하 방향을 나타낸다. 도 1 (b)는 본 실시예의 칩의 실장 구조를 구비한 모듈의 측면 단면도를 나타내고 있다. 본 실시예의 모듈은 기판(3)과 가속도 센서(1)와 접착제(2)로 이루어진다.
기판(3)은 세라믹이나, 유리 에폭시 수지로 이루어지고, 표면에 도시하지 않은 배선이 형성되어 있다. 본 실시예에 있어서, 기판(3)은 베이스(31)로 이루어진다. 베이스(31)는 베이스 상면(3a)을 가지고, 이 베이스 상면(3a)에 제1 배치 스폿(301)과 제2 배치 스폿(302)과 제3 배치 스폿(303)을 가진다. 도 1 (a)로부터 알 수 있는 바와 같이, 제1 배치 스폿(301)과 제2 배치 스폿(302)과 제3 배치 스폿(303)은 일직선상에 배치되어 있지 않다. 따라서, 제1 배치 스폿(301)과 제2 배치 스폿(302)과 제3 배치 스폿(303) 각각을 연결하는 선은 삼각형을 형성한다. 그리고, 제1 배치 스폿(301)과 제2 배치 스폿(302)과 제3 배치 스폿(303) 각각은 삼각형의 정점에 위치한다. 이 제1 배치 스폿(301)과 제2 배치 스폿(302)과 제3 배치 스폿(303)은 그 상면에, 접착제(2)가 배치된다.
접착제(2)는 실리콘계 수지로 이루어진다. 접착제(2)는 제1 접착제(221)와 제2 접착제(222)와 제3 접착제(223) 만으로 이루어진다. 그리고, 접착제(2)는 또한 구형의 스페이서를 구비하는 것이 바람직하다. 이 경우, 베이스(31)와 가속도 센서(1) 사이의 거리는 구형의 스페이서의 직경에 의해 결정된다. 이로써, 가속도 센서(1)는 베이스(31)로부터 소정 거리를 이격되어 배치된다. 그리고, 베이스(31)가 발생하는 응력이, 가속도 센서(1)에 전달되는 것을 효과적으로 방지할 수 있다. 또, 스페이서는 유리 또는 플라스틱으로 이루어지는 것이 바람직하다. 이 경우, 스페이서의 치수 정밀도를 높일 수 있어, 가속도 센서(1)와 베이스(31) 사이의 거리를 더욱 정확히 일정하게 할 수 있다. 그리고, 접착제(2)는 3? 30μm의 직경을 가지는 스페이서를 혼합하는 것이 바람직하다. 그리고, 실리콘 수지에 대하여 스페이서가 1?20% 혼합된 접착제(2)가 바람직하다.
가속도 센서(1)는 이른바 제1 칩이다. 가속도 센서(1)는 직사각형으로 형성되어 있다. 따라서, 가속도 센서(1)는 직사각형의 상면 및 하면을 가지고, 폭과 길이를 가진다. 가속도 센서(1)는 프레임(11), 진동판(10), 추(12), 저항(Rx1), 저항(Rx2), 저항(Rx3), 저항(Rx4), 저항(Ry1), 저항(Ry2), 저항(Ry3), 저항(Ry4), 저항(Rz1), 저항(Rz2), 저항(Rz3), 저항(Rz4), 및 제1 패드 전극(19)을 구비한다.
도 1 (b)에 나타낸 바와 같이, 프레임(11)은 직사각형으로 형성되어 있고, 그 중앙에 개구가 두께 방향으로 관통하여 형성되어 있다. 따라서, 프레임(11)은 두께 방향으로 수직인 직사각형의 상면 및 직사각형의 하면을 가진다. 또, 도 1 (a) 및 도 1 (b)에 나타낸 바와 같이, 프레임(11)은 그 하면 외주에 제1 변(141), 제2 변(142), 제3 변(143), 및 제4 변(144)을 구비한다. 제1 변(141)은 제2 변(142)과 프레임(11)의 하면에 있어서 반대 측에 위치한다. 제3 변(143)과 제4 변(144)는 제1 변(141) 및 제2 변(142) 각각에 인접하여 설치되어 있다. 제3 변(143)은 제4 변(144)과 프레임(11)의 하면에 있어서 반대 측에 위치한다. 제1 변(141)의 일단은 제3 변(143)의 일단과 협동하여, 제1 접착 스폿(101)을 정의하고, 제1 변(141)의 타단은 제2 접착 스폿(102)을 정의한다. 그리고, 제2 변(142)은 그 위의 1 스폿에 있어서, 제3 접착 스폿(103)을 정의한다. 즉, 제1 접착 스폿(101)과 제2 접착 스폿(102)과 제3 접착 스폿(103)은 프레임(11)의 하면 외주에 위치한다. 프레임(11)은 상면을 구비한다. 진동판(10)은 프레임(11)의 상면에 배치되어 있다.
진동판(10)은 실리콘으로 이루어진다. 도 1 (b)에 나타낸 바와 같이, 진동판(10)은 얇게 형성되어 있다. 따라서, 진동판(10)은 플렉시블한 특성(가요성)을 가진다. 진동판(10)은 프레임(11)과 같은 치수를 가지도록, 직사각형으로 형성되어 있다. 진동판(10)은 프레임부(111)와 빔(131)와 유지부(121)로 이루어진다. 프레임부(111)는 4개의 빔(131) 및 유지부(121)와 같은 두께를 가진다. 유지부(121)는 프레임부(111)의 중앙에 설치되어 있다. 각 빔(131)은 일단이 유지부(121)와 연결되어 있고, 타단이 프레임부(111)의 내주면과 연결되어 있다. 각 빔(131)은 다른 빔(131)으로부터 이격되어 설치되어 있다. 이로써, 프레임부(111)의 내측의 개구는 빔(131) 및 유지부(121)에 의해 4개의 개구에 분할된다. 유지부(121)는 그 하면에 추(12)가 장착되어 있다.
도 1 (b)에 나타낸 바와 같이, 이 추(12)는 유지부(121)와 중복되는 부분만으로, 진동판(10)에 의해 유지되어 있다. 또, 추(12)의 두께 방향으로 수직인 면의 치수는 프레임(11)의 창의 두께 방향으로 수직인 면의 치수보다 작게 형성되어 있고, 이로써, 추(12)는 프레임(11)으로부터 간극(14)의 폭을 떨어져 프레임(11)의 내측에 배치되어 있다. 간극(14)은 빔(131)의 휨에 의한 추의 전후좌우의 요동을 허가한다. 또, 빔(131)의 굴곡은 추의 상하의 요동을 허가한다.
도 1 (a)에 나타낸 바와 같이, 진동판(10)은 유지부(121)와 좌우방향으로 연장되는 빔(131)의 접합 부분에, 저항(Rx1, Rx2, Rx3, Rx4)이 배치되어 있다. 이 저항(Rx1, Rx2, Rx3, Rx4)은 X축 방향의 가속도를 검출하기 위해 설치되어 있다. 또, 진동판(10)은 유지부(121)와 전후 방향으로 연장되는 빔(131)의 접합 부분에, 저항(Ry1, Ry2, Ry3, Ry4)이 배치되어 있다. 이 저항(Ry1, Ry2, Ry3, Ry4)은 Y축 방향의 가속도를 검출하기 위해 설치되어 있다. 또, 진동판(10)은 유지부(121)와 프레임부(111)의 접합 부분에 저항(Rz1, Rz2, Rz3, Rz4)이 설치되어 있다. 이 저항(Rz1, Rz2, Rz3, Rz4)은 Z축 방향의 가속도를 검출하기 위해 설치되어 있다. 각 저항(Rx1?Rz4)은 실리콘에 불순물이 첨가된 p형 반도체로 이루어진다. 즉, 각 저항(Rx1?Rz4)은 피에조 저항이다. 저항(Rx1, Rx2, Rx3, Rx4)은 도 2의 브리지 회로(Bx)를 형성하도록, 도시하지 않은 배선에 의해 접속되어 있다. 저항(Ry1, Ry2, Ry3, Ry4)은 도 2의 브리지 회로(By)를 형성하도록, 도시하지 않은 배선에 의해 접속되어 있다. 저항(Rz), Rz2, Rz3, Rz4)은 도 2의 브리지 회로(Bz)를 형성하도록, 도시하지 않은 배선에 의해 접속되어 있다. 그리고, 브리지 회로(Bx, By, Bz)는 각각 병렬로 접속되어 있다. 그리고, 각 브리지 회로(Bx, By, Bz)는 입력단(Vdd)을 통하여 전압이 인가된다. 한편, 각 브리지 회로(Bx, By, Bz)는 그 출력(X1, X2, Y1, Y2, Z1, Z2)을 가진다. 입력단(Vdd)과 출력단(X1?Z2)과 그라운드(어스)(GND)는 제1 패드 전극(19)과 도시하지 않은 배선에 의해 접속되어 있다. 제1 패드 전극(19)은 도시하지 않은 배선에 의해, 외부에 설치된 전원이나, 전압 검출 회로나, 그라운드 전극(어스 전극)과 접속되어 있다. 입력단(Vdd)은 외부에 설치된 전원으로부터 전압을 인가받는다. 그라운드(어스)(GND)는 외부에 설치된 그라운드 전극(어스 전극)과 접속된다. 출력단(Z1?Z2)은 외부에 설치된 전압 검출 회로와 접속된다. 전압 검출 회로는 브리지 회로(Bx, By, Bz)로부터 출력되는 전압의 변화에 따라 X 방향, Y 방향, Z 방향의 가속도를 검출한다.
또, 진동판(10)은 그 상면 외주에, 제5 변(145), 제6 변(146), 제7 변(147) 및 제8 변(148)을 구비한다. 제5 변(145)은 제7 변(147)과 평행으로 형성되어 있다. 제5 변(145)은 가속도 센서의 두께 방향에 있어 제1 변(141)의 반대 측에 위치하고 있다. 제5 변(145)과 제1 변(141)은 가속도 센서(1)의 두께 방향을 따라 위치 맞춤되어 있다. 제6 변(146)은 가속도 센서(1)의 두께 방향에 있어서 제2 변(142)과 반대 측에 위치하고 있다. 제6 변(146)과 제2 변(142)은 가속도 센서(1)의 두께 방향을 따라 위치 맞춤되어 있다. 제7 변(147)은 가속도 센서(1)의 두께 방향에 있어서 제3 변(143)의 반대 측에 위치하고 있다. 제7 변(147)과 제3 변(143)은 가속도 센서(1)의 두께 방향을 따라 위치 맞춤되어 있다. 제8 변(148)은 가속도 센서(1)의 두께 방향에 있어서 제4 변(144)의 반대 측에 위치하고 있다. 제8 변(148)과 제4 변(144)은 가속도 센서(1)의 두께 방향을 따라 위치 맞춤되어 있다.
제1 패드 전극(19)은 제1 배치 스폿(301)과 제2 배치 스폿(302) 사이에 위치하도록, 제5 변(145)에 따라 진동판(10)의 상면에 배치되어 있다. 즉, 모든 제1 패드 전극(19)은 제1 배치 스폿(301)과 제2 배치 스폿(302)과 가속도 센서(1)의 Y 방향을 따라 배열되어 있다. 이 제1 패드 전극(19)은 입력단(Vdd)과 출력단(X1?Z2)과 그라운드(GND)를 가진다.
도 1 (b)에 나타낸 바와 같이, 이 가속도 센서(1)는 제1 배치 스폿(301), 제2 배치 스폿(302), 제3 배치 스폿(303)에 배치된 접착제(2)를 통하여 베이스(31)에 접착된다. 이로써, 제1 배치 스폿(301)은 제1 접착 스폿(101)과 대향한다. 제2 배치 스폿(302)은 제2 접착 스폿(102)과 대향한다. 제3 배치 스폿(303)은 제3 접착 스폿(103)과 대향한다. 따라서, 제1 접착제(221)는 제1 접착 스폿(301)에 위치하고, 제2 접착제(222)는 제2 접착 스폿(302)에 위치하고, 제3 접착제(223)는 제3 접착 스폿(303)에 위치한다.
이와 같은 가속도 센서(1)는 진동함으로써, 추(12)가 X 방향으로 정의되는 좌우나, Y 방향으로 정의되는 전후나, Z 방향으로 정의되는 상하로 요동된다. 추(12)가 흔들림으로써 각 빔(131)이 휜다. 빔(131)이 휨으로써, 빔(131)에 인장 응력 및 압축 응력이 발생한다. 이 인장 응력 및 압축 응력은 각 저항(Rx1?Rz4)에 인가된다. 각 저항(Rx1?Rz4)은 피에조 저항으로 이루어진다. 따라서, 각 저항(Rx1?Rz4)의 저항값은 인장 응력을 받아 증가한다. 한편, 각 저항(Rx1?Rz4)의 저항값은 압축 응력을 받아 감소한다. 이와 같이 하여, 브리지 회로(Bx, By, Bz)의 저항값은 변화한다. 브리지 회로(Bx, By, Bz)는 입력단(Vdd)을 통하여 전압이 인가되고 있다. 따라서, 브리지 회로(Bz, By, Bz) 브리지 회로(Bx, By, Bz)의 출력 전압은 브리지 회로(Bz, By, Bz)의 저항값의 변화에 따라 변화한다. 이들의 출력 전압의 변화는 전압 검출 회로로 검출되고, 이어서, 모듈은 검출 결과에 따라 가속도를 검출한다.
이와 같은 가속도 센서(1)는 다음과 같이 하여, 베이스(31)에 실장된다. 먼저, 베이스 상면(3a)이 가지는 제1 배치 스폿(301)과 제2 배치 스폿(302)과 제3 배치 스폿(303)에, 접착제(2)가 도포된다. 이어서, 제1 배치 스폿(301)과 제1 접착 스폿(101)이 대향하고, 제2 배치 스폿(302)이 제2 접착 스폿(102)과 대향하고, 제3 배치 스폿(303)이 제3 접착 스폿(103)과 대향하도록, 접착제(2) 상면에 가속도 센서(1)가 배치된다. 이로써, 기판(3)과 접착제(2)와 가속도 센서(1)는 각각, 도 3 (a)에 나타낸 바와 같이 배치된다. 이 기판(3)과 제1 접착제(2)와 가속도 센서(1)는 150도 정도로 가열된다. 이때, 도 3 (b)에 나타낸 바와 같이, 150도 정도로 가열된 기판(3)은 휘어진다. 그 후 기판(3)은 상온에 냉각된다. 이로써, 가속도 센서(1)는 휘어진 상태의 베이스(31)에 대하여 접착제(2)에 의해 접착된다. 그러나, 가속도 센서(1)는 기판(3)에 대하여 제1 접착제(221)와 제2 접착제(222)와 제3 접착제(223) 3점만으로 접착되어 있다. 따라서, 베이스(31)가 휘어진 상태로부터 평평한 상태로 되돌아오는 때 발생하는 응력은 가속도 센서(1)가 베이스(31)에 대하여 기울어져 고정되는 것에 의해 회피된다. 그러나, 이 경사는 나노 미터 레벨이며, 가속도 센서(1)의 검출 정밀도에 영향을 주지 않다.
이와 같이, 본 실시예의 칩의 실장 구조에 있어서, 실장 시의 기판의 휘어진 상태 등에 의해 가속도 센서 등의 반도체 디바이스가 변형되는 것을 방지할 수 있다. 따라서, 기판에 실장된 후에도 응력의 영향을 받지 않는 가속도 센서를 얻을 수 있다.
또, 모든 제1 패드 전극(19)은 제1 접착 스폿(101)과 제2 접착 스폿(102) 사이에 위치하도록 제5 변(145)을 따라 배치되어 있다. 즉, 제1 패드 전극(19)은 제1 접착제(221)와 제2 접착제(222) 사이에 위치하도록, 제5 변(145)을 따라 배열되어 있다. 제1 패드 전극(19)은 제3 접착제(223)로부터 이격된 제5 변(145)을 따라 배열되어 있다. 이로써, 제1 패드 전극(19)에 대하여 위쪽에서 추가되더라도 가속도 센서(1)는 기판(3)에 대하여 안정적으로 지지된다. 따라서, 각 제1 패드 전극(19)에 본딩 와이어를 안정적으로 본딩할 수 있다.
또, 접착제(2)는 실리콘계 수지로 이루어진다. 실리콘계 수지는 낮은 탄성률을 가진다. 따라서, 실리콘계 수지로 이루어지는 접착제(2)에 의해, 기판(3)으로부터 가속도 센서(1)에 응력이 전달되는 것을 억제할 수 있다.
또, 접착제(2)는 가속도 센서(1)의 외주 아래쪽을 덮도록, 상기 기판상의 3 스폿에 배치되어 있다. 따라서, 가속도 센서(1)가 전후좌우 방향으로부터의 힘을 받더라도, 벗어나지 않는다.
도 4 (a)는 본 실시예의 제1 변경예의 칩의 실장 구조를 가지는 모듈의 상면도를 나타내고 있다. 도 4 (b)는 본 실시예의 변경예의 칩의 실장 구조를 가지는 모듈의 측면 단면도를 나타내고 있다. 본 변경예에 있어서, 도 4 (a) 및 도 4 (b)에 나타낸 바와 같이, 제1 접착 스폿(101)은 제1 변(141)의 일단과 제3 변(143)의 일단에 의해 정의되고, 제2 접착 스폿(102)은 제1 변(141)의 타단에 의해 정의되고, 제3 접착 스폿(103)은 제3 변(143)의 타단에 의해 정의된다. 또, 도 4 (a) 및 도 4 (b)에 나타낸 바와 같이, 모든 제1 패드 전극(19)은 제1 전극 열과 제2 전극 열로 이루어진다. 제1 전극 열은 제5 변(145)을 따라 배열되어 있다. 따라서, 제1 전극 열은 제1 접착제(221)와 제2 접착제(222) 사이에 위치하도록, 가속도 센서(1)의 Y 방향을 따라 배열되어 있다. 제2 전극 열은 제7 변(147)을 따라 배열되어 있다. 따라서, 제2 전극 열은 제1 접착제(221)와 제3 접착제(223) 사이에 위치하도록, 가속도 센서(1)의 X 방향을 따라 배열되어 있다. 이와 같은 구성의 칩의 실장 구조에 있어서도, 본딩 와이어를 각 제1 패드 전극(19)에 안정적으로 본딩할 수 있다.
그리고, 접착제(2)의 배치는 실시예 1 및 그 변경예에 나타낸 배치에 한정되지 않는다. 도 5 (a)?(l)에 나타낸 접착제(2)의 배치도 마찬가지의 효과를 얻을 수 있다. 구체적으로는 도 5의 종렬 A는, 접착제(2) 모두가 가속도 센서(1)의 하면의 3개의 모퉁이에 설치되어 있는 도면을 나타내고 있다. 도 5의 종렬 B는, 접착제(2) 중 2개가 가속도 센서(1)의 하면의 2개의 모퉁이에 설치되어 있는 도면을 나타내고 있다. 도 5의 종렬 C는, 접착제(2) 중 1개가 가속도 센서(1)의 하면의 1개의 모퉁이에 설치되어 있는 도면을 나타내고 있다. 도 5의 종렬 D는, 접착제(2) 모두가 가속도 센서(1)의 하면의 모퉁이에 설치되어 있지 않은 도면을 나타내고 있다. 그러나, 삼각형의 면적이 큰 한편, 삼각형 내에 반도체 소자의 중심이 위치하도록 접착제(2)가 위치되어 있는 것이 바람직하다.
도 16은 본 실시예의 제2 변경예에 관한 칩의 실장 구조를 가지는 모듈을 나타내고 있다. 본 변경예에 있어서, 베이스(31)는 제1 배치 스폿(301)과 제2 배치 스폿(302)과 제3 배치 스폿(303) 각각에, 돌기(900)가 설치되어 있다. 이 돌기(900)는 각각의 배치 스폿(3O1, 3O2, 3O3)과 각 접착 스폿(101, 102, 103) 사이에 위치한다. 돌기(900)는 제1 접착제(221), 제2 접착제(222), 제3 접착제(223)를 덮도록 설치되어 있다. 또, 도 16 (a)로부터 알 수 있는 바와 같이, 제1 접착제(221)와 제2 접착제(222)와 제3 접착제(223) 각각은 돌기(900)의 상면과 프레임(11)의 하면 사이에 개재한다. 이로써, 베이스(31)가 휘어진 상태로부터 평평한 상태로 되돌아오는 때 발생하는 응력을 피할 수 있다. 게다가, 베이스 상면(3a)의 전체면을 가속도 센서의 하면의 전체면으로부터 균일한 거리에 이격시킬 수 있다.
상기 실시예는 제1 칩으로서 피에조 저항형의 가속도 센서(1)를 사용하여 설명되었다. 그러나, 제1 칩은 피에조 저항형의 가속도 센서에 한정되지 않는다. 예를 들면, 이와 같은 칩의 실장 구조는 용량형의 가속도 센서, 자이로 센서, 압력 센서, 마이크로 액추에이터, 마이크로 릴레이, 마이크로 밸브, 적외선 센서 등의 MEMS 디바이스나 IC 칩 등을 구비하는 모듈에도 적용할 수 있다.
(실시예 2)
본 발명의 실시예 2에 관한 칩의 실장 구조를 가지는 모듈을, 첨부 도면과 함께 설명한다. 그리고, 실시예 1과 동일한 구성에는 동일한 부호를 부여하여 설명은 생략한다.
도 6 (a)는 본 실시예의 모듈의 상면도를 나타내고 있다. 도 6 (b)는 본 실시예의 모듈의 측면 단면도를 나타내고 있다. 도 6에 나타낸 바와 같이, 본 실시예의 모듈은 기판(3B), 접착제(2), 가속도 센서(1), 접착제(20), 및 IC 칩(200)으로 이루어진다.
기판(3B)은 세라믹이나, 유리 에폭시 수지로 이루어진다. 기판(3)은 베이스(31)와 단차(32)와 주위 벽(33)을 구비한다. 단차(32)는 베이스(31)의 외주로부터 위쪽으로 연장되어 있다. 주위 벽(33)은 베이스(31) 및 단차(32)를 에워싸도록, 단차(32)의 외주로부터 위쪽으로 연장되어 있다. 따라서, 기판(3B)은 상면이 개구된 상자 형상을 가진다. 주위 벽(33)은 그 상단에 접착제(34)가 형성되어 있고, 이 접착제(34)를 통하여 커버가 장착된다. 단차(32)는 그 상면에 단차 상면(32f)을 구비한다. 이 단차 상면(32f)은 베이스 상면(3a)으로부터 제1 높이의 높은 위치에 위치한다. 그리고, 단차 상면(32f)에는 복수의 배선(35)가 설치되어 있다.
접착제(2)는 실리콘계 수지(2a)와 실리콘계 수지(2a)에 혼합된 구형의 스페이서(2b)로 이루어진다.
가속도 센서(1)는 IC 칩(200)과 협동하여 반도체 디바이스를 구성한다. 도 7 (b)에 나타낸 바와 같이, 가속도 센서(1)는 그 센서 상면(2s)에, 제4 배치 스폿(104), 제5 배치 스폿(105), 제6 배치 스폿(106), 및 복수의 제1 패드 전극(19)을 구비한다. 제4 배치 스폿(104)과 제5 배치 스폿(105)과 제6 배치 스폿(106)은 일직선상에 배치되어 있지 않다. 따라서, 제4 배치 스폿(104)과 제5 배치 스폿(105)과 제6 배치 스폿(106) 각각을 연결하는 선은 삼각형을 형성한다. 그리고, 도 7 (c)에 나타낸 바와 같이, 제4 배치 스폿(104)은 제1 접착 스폿(301)과 가속도 센서(1)의 두께 방향을 따라 위치 맞춤되어 있다. 마찬가지로, 제5 배치 스폿(105)은 제2 접착 스폿(302)과 가속도 센서(1)의 두께 방향을 따라 위치 맞춤되어 있다. 따라서, 제5 배치 스폿(105) 및 제6 배치 스폿(106)은 각각 가속도 센서(1)의 길이 방향의 일단에 위치하는 한편, 가속도 센서(1)의 폭 방향의 양단에 위치한다. 마찬가지로, 제6 배치 스폿(106)은 제3 접착 스폿(303)과 가속도 센서(1)의 두께 방향을 따라 위치 맞춤되어 있다. 복수의 제1 패드 전극(19)은 제4 배치 스폿(104)과 제5 배치 스폿(105) 사이에 위치하도록, 제5 변(145)을 따라 배치되어 있다.
접착제(20)는 실리콘계 수지(20a)와 실리콘계 수지(20a)에 혼합된 구형의 스페이서(20b)로 이루어진다. 접착제(20)는 제4 접착제(224)와 제5 접착제(225)와 제6 접착제(226)로 이루어진다. 이 접착제(20)는 제4 배치 스폿(104)과 제5 배치 스폿(105)과 제6 배치 스폿(106)에만 배치되어 있다.
IC 칩(200)은 이른바 제2 칩이다. IC 칩(200)은 직사각형으로 형성되어 있다. IC 칩(200)은 가속도 센서(1)의 센서 상면(2s)에 대향하는 IC 칩 하면(20u)과, IC 칩 하면(20u)의 반대 측에 위치하는 IC 칩 상면(20s)을 가진다. IC 칩(200)은 IC 칩 하면(20u)에, 제4 접착 스폿(304)과 제5 접착 스폿(305)과 제6 접착 스폿(306)을 구비한다. 이 IC 칩(200)은, 모든 제1 패드 전극(19)이 가속도 센서(1)의 위쪽으로 노출되도록, 가속도 센서(1)의 상면에 배치된다. 또, IC 칩(200)은, 제4 배치 스폿(104)과 제4 접착 스폿(304)이 대향하고, 제5 배치 스폿(105)이 제5 접착 스폿(305)과 대향하고, 제6 배치 스폿(106)이 제6 접착 스폿(306)과 대향하도록, 가속도 센서(1)의 상면 측에 배치된다. 이때, IC 칩(200)의 하면은 베이스 상면(3a)으로부터 제2 높이의 높은 위치에 위치한다. 이 제2 높이는 제1 높이보다도 크게 설정되어 있다.
IC 칩(200)은 그 길이 방향의 일단에 중복부(200p)를 가지고, 그 길이 방향의 타단은 제4 접착 스폿(304) 및 제5 접착 스폿(305)을 가진다. 제4 접착 스폿(304)과 제5 접착 스폿(305)은 IC 칩(200)의 하면의 폭 방향의 양단에 배치되어 있다. 따라서, 중복부(200p)의 하면은 베이스 상면(3a)으로부터 제2 높이의 높은 위치에 위치한다. IC 칩(200)은 중복부(200p)가 단차 상면(32f)에 중복되도록, 가속도 센서(1)의 상면 측에 배치되어 있다. IC 칩(200)은 가속도 센서(1)가 가지는 길이보다 긴 길이를 가진다.
IC 칩(200)은 그 IC 칩 상면(20s)에, 복수의 제2 패드 전극(202)과 제3 패드 전극(203)을 구비한다. 모든 제2 패드 전극(202)은 제4 접착 스폿(304)과 제5 접착 스폿(305) 사이에 위치하도록, IC 칩 상면(20s)의 한 변을 따라 배치되어 있다. 제2 패드 전극(202)은 제1 패드 전극(19)과 본딩 와이어(15)에 의해 전기적으로 접속된다. 각 제2 전극 패드(202)는 각 제3 전극 패드(203)와 도시하지 않은 배선에 의해 접속되어 있다. 제3 패드 전극(203)은 기판(3B)의 복수의 배선(35)에 평행하도록 IC 칩 상면(20s)의 복수의 변을 따라 배치되어 있다. 각 제3 패드 전극(203)은 각 배선(35)과 본딩 와이어(215)에 의해 전기적으로 접속된다. 배선(35)은 외부에 설치된 전압원 등과 접속되어 있다. 이와 같이 하여, 가속도 센서(1)는 외부에 설치된 전원 등과 접속된다. 또, IC 칩은 제2 패드 전극(202)으로부터 받은 전압 신호에 기초하여, 가속도를 산출하도록 구성되어 있고, 가속도를 나타내는 신호를 제3 패드 전극을 통하여 출력하도록 구성되어 있다.
이와 같은 가속도 센서(1)와 IC 칩(200)은 다음과 같이 하여 기판(3)에 실장된다. 먼저, 도 7 (a)에 나타낸 바와 같이, 베이스 상면(3a)이 가지는 제1 배치 스폿(301)과 제2 배치 스폿(302)과 제3 배치 스폿(303)에, 접착제(2)가 도포된다. 이어서, 제1 배치 스폿(301)과 제1 접착 스폿(101)이 대향하고, 제2 배치 스폿(302)가 제2 접착 스폿(102)로 대향하고, 제3 배치 스폿(303)이 제3 접착 스폿(103)과 대향하도록, 접착제(2) 상면에 가속도 센서(1)가 배치된다. 이로써, 기판(3)과 접착제(2)와 가속도 센서(1)는 각각, 도 7 (b)에 나타낸 바와 같이 배치된다. 이 기판(3)과 접착제(2)와 가속도 센서(1)는 150도 정도로 가열된다. 이때, 도 3 (b)에 나타낸 바와 같이, 150도 정도로 가열된 기판은 휘어진다. 그 후 상온으로 냉각된다. 이로써, 가속도 센서(1)는 휘어진 상태의 기판(3)에 대하여 접착제(2)에 의해 접착된다. 그러나, 가속도 센서(1)는 기판(3)에 대하여 제1 접착제(221)와 제2 접착제(222)와 제3 접착제(223)의 3점에만 접착되어 있다. 따라서, 휘어진 상태의 기판(3)이 평평한 상태의 기판(3)과 돌아올 때 발생하는 응력은 가속도 센서(1)이 기판에 대하여 기울어져 고정되는 것에 의해 회피된다. 그러나, 이 경사는 나노 미터 레벨이며, 가속도 센서(1)의 검출 정밀도로 영향을 주지 않다. 그리고, 가속도 센서(1)는 도 7 (b)에 나타낸 상태로, 기판(3)에 대하여 장착된다.
이어서, 도 7(c)에 나타낸 바와 같이, 센서 상면(2s)이 가지는 제4 배치 스폿(104)과 제5 배치 스폿(105)과 제6 배치 스폿(106)에, 접착제(20)가 도포된다. 이어서, IC 칩(200)이 가속도 센서(1)의 상면 측에 배치된다. 이로써, 제4 배치 스폿(104)은 제4 접착 스폿(304)과 대향한다. 제5 배치 스폿(105)은 제5 접착 스폿(305)과 대향한다. 제6 배치 스폿(106)은 제6 접착 스폿(306)과 대향한다. 제1 패드 전극(19)은 가속도 센서(1)의 상면 측에 노출된다. 중복부(200p)는 단차 상면(32f)와 중복되도록 위치한다. 그 후, 기판(3), 접착제(2), 가속도 센서(1), 접착제(20), 및 IC 칩(200)은 150도 정도로 가열된다. 여기서, 가속도 센서(1)는 IC 칩(200)이 가지는 선 팽창 계수와 다른 선 팽창 계수를 가진다. 따라서, 가속도 센서(1)의 휘어진 상태는 IC 칩(200)의 휘어진 상태와 다르다. 그러나, 기판(3), 접착제(2), 가속도 센서(1), 접착제(20), 및 IC 칩(200)이 상온에 되돌려질 때, IC 칩(200)이 가속도 센서(1)에 대하여 기울어져 접착되는 것에 의해, IC 칩(200)의 휘어진 상태에 의해 발생하는 응력은 회피된다. 이로써, 상기와 마찬가지로, 가속도 센서(1)는 IC 칩(200)으로부터의 응력을 받지 않고, 기판(3)에 실장된다. 이로써, 도 7 (d)에 나타낸 바와 같이, 각각의 구성은 배치된다. 이어서, 도 7 (e)에 나타낸 바와 같이, 제1 패드 전극(19)은 제2 패드 전극(202)과 와이어(15)에 의해 전기적으로 접속된다. 제3 패드 전극(203)은 배선과 와이어(215)에 의해 전기적으로 접속된다.
이와 같은 모듈은 다음과 같이 동작한다. 모듈은 외부에 설치된 전압원으로부터 전압이 인가된다. 전압원으로부터 인가된 전압은 제3 패드 전극 등을 통하여 제1 패드 전극(19)의 입력단(Vdd)에 입력된다. 이로써, 각각의 피에조 저항(Rx1?Rz4)은 전압이 인가된다. 각각의 피에조 저항(Rx1?Rz4)은 제1 패드 전극(19)의 출력단(X1?Z2)으로부터 전압 신호를 출력한다. IC 칩(200)은 와이어(15) 및 제2 패드 전극(202)을 통하여 이 출력 신호를 받는다. IC 칩(200)은 전압 검출 회로를 구비한다. IC 칩(200)은 출력 신호에 기초하여 가속도를 산출하고, 그 가속도를 나타내는 신호를 제3 패드 전극(203), 와이어(215), 및 배선(35)를 통하여 출력한다.
이상 설명한 바와 같이, 이와 같은 칩의 실장 구조를 가지는 모듈에 있어서, 가속도 센서(1)와 IC 칩(200)으로 이루어지는 반도체 디바이스는 베이스 상면(3a)에 설치된 제1 접착제(221)와 제2 접착제(222)와 제3 접착제(223)를 통하여 베이스(31)에 실장되어 있다. 그리고, IC 칩(200)은 가속도 센서(1)의 상면에 설치된 제4 접착제(224)와 제5 접착제(225)와 제6 접착제(226)를 통하여 가속도 센서(1)에 실장되어 있다. 제1 접착제(221)는 제4 접착제(224)와 가속도 센서(1)의 두께 방향에서 위치 맞춤되어 있다. 제2 접착제(222)는 제5 접착제(225)와 가속도 센서(1)의 두께 방향에서 위치 맞춤되어 있다. 제3 접착제(223)는 제6 접착제(226)와 가속도 센서(1)의 두께 방향에서 위치 맞춤되어 있다. 따라서, 각 접착제(2)는 각 접착제(20) 각각과, 가속도 센서(1)의 두께 방향을 따라 위치 맞춤되어 있다. 따라서, 가속도 센서(1)를 기판에 실장할 때의 기판의 휘어진 상태에 의해 가속도 센서(1)가 변형되는 것을 방지할 수 있다. 따라서, 본 실시예의 칩의 실장 구조에 의해, 기판에 실장된 후에도 응력의 영향을 받지 않는 반도체 디바이스를 얻을 수 있다.
또, 접착제(20)는 실리콘계 수지로 이루어진다. 실리콘계 수지는 낮은 탄성률을 가진다. 따라서, 실리콘계 수지로 이루어지는 접착제(2)0에 의해, 기판(3)으로부터 가속도 센서(1)를 통하여 IC 칩(200)에 응력이 전달되는 것을 억제할 수 있다.
도 8은 본 실시예의 제1 변경예에 관한 모듈을 나타내고 있다. 도 8에 나타낸 바와 같이, 본 변경예의 모듈은 또한 제7 접착제(40)를 구비한다. 이 제7 접착제(40)는 단차 상면(32f)과 중복부(200p)의 하면 사이에 형성되어 있고, 이로써, 단차 상면(32f)과 중복부(200p)를 접착한다.
이와 같은 가속도 센서(1)와 IC 칩(200)은 다음과 같이 하여, 기판(3)에 실장된다. 먼저, 도 9 (a)에 나타낸 바와 같이, 베이스 상면(3a)이 가지는 제1 배치 스폿(301)과 제2 배치 스폿(302)과 제3 배치 스폿(303)에, 접착제(2)가 도포된다. 이어서, 제1 배치 스폿(301)과 제1 접착 스폿(101)이 대향하고, 제2 배치 스폿(302)이 제2 접착 스폿(102)과 대향하고, 제3 배치 스폿(303)이 제3 접착 스폿(103)과 대향하도록, 접착제(2) 상면에 가속도 센서(1)가 배치된다. 이로써, 기판(3)과 접착제(2)와 가속도 센서(1)는 각각, 도 9 (b)에 나타낸 바와 같이 배치된다. 이 기판(3)과 접착제(2)와 가속도 센서(1)는 150도 정도로 가열된다. 이때, 도 9 (b)에 나타낸 바와 같이, 150도 정도로 가열된 기판은 휘어진다. 그 후 상온에 냉각된다. 이로써, 가속도 센서(1)는 휘어진 상태의 기판(3)에 대하여 접착제(2)에 의해 접착된다. 그러나, 가속도 센서(1)는 기판(3)에 대하여 제1 접착제(221)와 제2 접착제(222)와 제3 접착제(223)만으로 접착되어 있다. 따라서, 휘어진 상태의 기판(3)이 평평한 상태의 기판(3)과 돌아올 때 발생하는 응력은 가속도 센서(1)이 기판에 대하여 기울어져 고정되는 것에 의해 회피된다. 그러나, 이 경사는 나노 미터 레벨이며, 가속도 센서(1)의 검출 정밀도로 영향을 주지 않는다. 그리고, 가속도 센서(1)는 도 9 (b)에 나타낸 상태로, 기판(3)에 대하여 장착된다.
이어서, 도 9(c)에 나타낸 바와 같이, 센서 상면(2s)이 가지는 제4 배치 스폿(104)과 제5 배치 스폿(105)과 제6 배치 스폿(106)에, 접착제(20)가 도포된다. 이어서, IC 칩(200)이 가속도 센서(1)의 상면 측에 배치된다. 이로써, 제4 배치 스폿(104)은 제4 접착 스폿(304)과 대향한다. 제5 배치 스폿(105)은 제5 접착 스폿(305)과 대향한다. 제6 배치 스폿(106)은 제6 접착 스폿(306)과 대향한다. 제1 패드 전극(19)은 가속도 센서(1)의 상면 측에 노출된다. 중복부(200p)는 단차 상면(32f)과 간극(41)을 통하여 중복되도록 위치한다. 그 후, 기판(3), 접착제(2), 가속도 센서(1), 접착제(20), 및 IC 칩(200)은 150도 정도로 가열된다. 이로써, 상기와 마찬가지로, 가속도 센서(1) 및 IC 칩(200)은 기판(3)으로부터의 응력을 받지 않고, 기판(3)에 장착된다. 이로써, 도 9 (d)에 나타낸 바와 같이, 각각의 구성은 배치된다. 이어서, 간극(41)에 제7 접착제(40)가 충전된다. 이어서, 기판(3), 접착제(2), 가속도 센서(1), 접착제(20), IC 칩(200), 및 제7 접착제(40)는 150도 정도로 가열된다. 이로써, 중복부(200p)는 단차 상면(32f)에 대하여 접착된다. 이어서, 도 9 (f)에 나타낸 바와 같이, 제1 패드 전극(19)은 제2 패드 전극(202)과 와이어(15)에 의해 전기적으로 접속된다. 제3 패드 전극(203)은 배선과 와이어(215)에 의해 전기적으로 접속된다.
이상 설명한 바와 같이, 이와 같은 칩의 실장 구조를 가지는 모듈에 있어서, IC 칩(200)은 중복부(200p)를 가지고 있다. IC 칩(200)은 중복부(200p)가 단차 상면(32f)와 간극(41)을 통하여 중복되도록, 기판(3B) 및 가속도 센서(1)의 상면 측에 설치되어 있다. 그리고, 간극(41)에는 제7 접착제(40)가 충전되어 있다. 따라서, 제2 패드 전극(202)에 대하여 안정적으로 와이어 본딩을 행할 수 있다.
도 10은 본 실시예의 제2 변경예를 나타내고 있다. 본 변경예에 있어서, 중복부(200p)의 하면은 가속도 센서(1)의 폭 방향의 양단에 중복 스폿(20ap, 20bp)을 가진다. 이로써, 중복 스폿(20ap, 20bp) 각각은 IC 칩(200)의 2개의 모퉁이에 위치한다. 이에 따라 단차 상면(32f)은 중복 스폿(20ap, 20bp)과 대향하는 배치 스폿(30ap, 30bp)을 구비한다. 그리고, 제7 접착제(40)는 중복 스폿(20ap, 20bp)과 배치 스폿(30ap, 30bp) 사이에 위치하도록 설치되는 것이 바람직하다. 이로써, 제7 접착제가 굳어질 때의 수축에 의해 발생하는 응력이 IC 칩(200)에 인가되는 것을 방지할 수 있다. 그리고, 기판의 온도 변화에 따라 발생하는 응력이 제7 접착제를 통하여 IC 칩(200)에 인 되는 것을 방지할 수 있다.
(실시예 3)
본 발명의 실시예 3에 관한 칩의 실장 구조를 가지는 모듈에 대하여, 첨부한 도면과 함께 설명한다. 그리고, 실시예 1과 동일한 구성에는 동일한 부호를 부여하여 설명은 생략한다. 도 12 및 도 13에 나타낸 바와 같이, 본 실시예의 모듈은 기판(3)과 범프(400)와 가속도 센서(1)로 이루어진다.
기판(3)은 또한 복수의 배선(39)을 구비한다. 이 복수의 배선(39)은 기판(3)의 상면에 설치되어 있다. 각 배선(39)의 일단은 접속 전극으로서 기능하고, 이 접속 전극은 제1 배치 스폿(301) 또는 제2 배치 스폿(302) 또는 제3 배치 스폿(303)에 위치하고 있고, 또한 접속 전극은 그 상면에 각각 범프(400)가 설치된다.
범프(400)는 접착제로서 기능한다. 범프(400)는 땜납으로 이루어진다. 도 12 (a)에 나타낸 바와 같이, 범프(400)는 각 배선(39)의 일단의 상면에 설치된다. 즉, 범프(400)는 제1 배치 스폿(301)과 제2 배치 스폿(302)과 제3 배치 스폿(303)에 설치되어 있다.
가속도 센서(1B)는 또한 복수의 단자 전극(190)을 구비한다. 이 단자 전극(190)은 제1 접착 스폿(101)과 제2 접착 스폿(102)과 제3 접착 스폿(103)에 위치한다. 그리고, 도 12 (a)로부터 알 수 있는 바와 같이, 각각의 단자 전극(190)이 각 배선(39)의 일단에 설치된 접속 전극과 대향하도록, 가속도 센서(1)는 기판(3)의 상면에 배치된다. 입력단(Vdd)과 출력단(X1?Z2)과 그라운드(어스)(GND)는 각각의 단자 전극(190)과 프레임(11)의 두께 방향으로 관통하여 형성된 관통공에 설치된 배선(도시하지 않음)에 의해 접속되어 있다. 각각의 단자 전극(190)은 도시하지 않은 배선에 의해, 외부에 설치된 전원이나, 전압 검출 회로나, 그라운드 전극(어스 전극)과 접속되어 있다. 입력단(Vdd)은 외부에 설치된 전원으로부터 전압이 인가된다. 그라운드(어스)(GND)는 외부에 설치된 그라운드 전극(어스 전극)과 접속된다. 출력단(Z1?Z2)은 외부에 설치된 전압 검출 회로와 접속된다. 전압 검출 회로는 브리지 회로(Bx, By, Bz)로부터 출력되는 전압의 변화에 따라 X 방향, Y 방향, Z 방향의 가속도를 검출한다.
이와 같은 가속도 센서(1)는 다음과 같이 하여, 기판(3)에 실장된다. 먼저, 도 14 (a)에 나타낸 바와 같이, 범프(400)가 각각의 단자 전극(190)의 하면에 형성된다. 이어서, 각 배선(39)의 일단에 설치된 접속 전극, 각 범프(400), 및 각 단자 전극(190)이 기판(3) 및 가속도 센서(1)의 두께 방향을 따라 위치 맞춤되도록, 가속도 센서(1)는 기판(3)의 상면에 배치된다. 이어서, 기판(3)과 범프(400)와 가속도 센서(1)는 소정의 온도로 가열된다. 이때, 도 14 (b)에 나타낸 바와 같이, 기판(3)은 열에 의해 휘어진다. 이어서, 기판(3)과 범프(400)와 가속도 센서(1)는 상온에서 냉각된다. 이로써, 가속도 센서(1)는 휘어진 상태의 기판(3)에 대하여, 범프(400)에 의해 접착된다. 그러나, 가속도 센서(1)는 기판(3)에 대하여, 3 스폿에만 접착되어 있다. 따라서, 휘어진 상태의 기판(3)이 평평한 상태의 기판(3)으로 돌아올 때 발생하는 응력은 가속도 센서(1)가 기판에 대하여 기울어져 고정되는 것에 의해 회피된다. 그러나, 이 경사는 나노 미터 레벨이다. 따라서, 이 경사는 가속도 센서(1)의 검출 정밀도로 영향을 주지 않다.
이상 설명한 바와 같이, 본 실시예의 칩의 실장 구조를 가지는 모듈에 있어서, 제1 칩의 실장 시의 기판의 휘어진 상태 등에 의해 가속도 센서 등의 제1 칩이 변형되는 것을 방지할 수 있다. 따라서, 기판에 실장된 후에 있어서도 응력의 영향을 받지 않는 제1 칩을 구비한 모듈을 얻을 수 있다.
도 15는 본 실시예의 제1 변경예를 나타내고 있다. 본 변경예의 모듈은 또한 밀봉 수지(401)를 가진다. 이 밀봉 수지(401)는 도 15 (b)에 나타낸 바와 같이, 제1 배치 스폿(301)과 제1 접착 스폿(101) 사이에 위치하고, 제2 배치 스폿(302)과 제2 접착 스폿(102) 사이에 위치하고, 제3 배치 스폿(303)과 제3 접착 스폿(103) 사이에 위치한다. 이로써, 밀봉 수지(401)는 범프(400)를 수지 밀봉한다.
이와 같은 가속도 센서(1)는 다음과 같이 하여, 기판(3)에 실장된다. 먼저, 범프(400) 및 밀봉 수지(401)가 각각의 단자 전극(190)의 하면에 형성된다. 이어서, 각 배선(39)의 일단과 각 범프(400)와 각 단자 전극(190)이 기판(3) 및 가속도 센서(1)의 두께 방향을 따라 위치 맞춤되도록, 가속도 센서(1)는 기판(3)의 상면에 배치된다. 이어서, 기판(3)과 범프(400)와 가속도 센서(1)는 소정의 온도로 가열된다. 이때, 도 14 (b)에 나타낸 바와 같이, 기판(3)은 열에 의해 휘어진다. 이어서, 기판(3)과 범프(400)와 가속도 센서(1)는 상온에서 냉각된다. 이어서, 가속도 센서(1)는 휘어진 상태의 기판(3)에 대하여 범프(400)에 의해 접착된다. 그러나, 가속도 센서(1)는 기판(3)에 대하여, 3 스폿에만 접착되어 있다. 따라서, 휘어진 상태의 기판(3)이 평평한 상태의 기판(3)과 돌아올 때 발생하는 응력은 가속도 센서(1)이 기판에 대하여 기울어져 고정되는 것에 의해 회피된다. 여기서, 기판(3)이 휘어진 상태로부터 평평한 상태로 되돌아오는 때, 범프(400)의 단자 전극(190)에 대한 금속 접합의 불량이 발생할 가능성이 있다. 그러나, 밀봉 수지(401)는 각각의 배치 스폿과 접착 스폿 사이에 배치되어 있다. 따라서, 밀봉 수지(401)에 의해, 범프(400)는 단자 전극(190)에 대하여 확실하게 전기적으로 접합된다.
이상 설명한 바와 같이, 본 변경예의 칩의 실장 구조를 가지는 모듈에 있어서, 가속도 센서(1)의 실장 시에 기판이 휘어진 상태로부터 평평한 상태로 됨으로써 범프(400)와 배선(39)의 일단에 설치된 접속 전극과의 접합 불량을 방지할 수 있다.
그리고, 본 실시예의 모듈에 있어서, 제1 배치 스폿(301)과 제2 배치 스폿(302)과 제3 배치 스폿(303) 각각에, 복수의 범프(400)가 배치되어 있다. 그러나, 적어도 1개의 배치 스폿에 복수의 범프(400)가 배치되어 있는 것도 바람직하다. 이로써, 가속도 센서(1)의 국소적인 변형을 억제할 수 있다.
또, 본 실시예에 있어서, 범프(400)는 땜납으로 이루어진다. 그러나, 범프(400)는 땜납에 한정되지 않는다. Au 등의 금속 재료로 이루어지는 범프도 상기 범프에 대신하여 사용할 수 있다. 또, 실리콘계 수지의 도전성 페이스트로 이루어지는 범프도 상기 범프에 대신하여 사용할 수 있다. 특히, 실리콘계 수지의 도전성 페이스트로 이루어지는 범프를 사용함으로써, 기판의 온도 변화에 따라 발생하는 응력의 가속도 센서(1)에 대한 영향을 저감할 수 있다. 그리고, 실리콘계 수지의 도전성 페이스트로 이루어지는 범프를 사용함으로써, 단자 전극(190)에 대하여 범프를 확실하게 접합할 수 있다.
또, 상기한 각 실시예 및 변경예에 나타낸 개별적인 특징은 임의로 조합시키는 것이 가능하다.

Claims (22)

  1. 베이스를 가지는 기판과, 상기 베이스의 상면 측에 배치되는 제1 칩과, 상기 제1 칩을 상기 베이스에 접착하기 위한 접착제를 구비하는 칩의 실장 구조로서,
    상기 베이스는 그 상면에 상기 접착제가 배치되어 있고;
    상기 제1 칩은 직사각형으로 형성되어 있고, 폭과 길이를 가지며, 그 하면이 상기 접착제에 의해 상기 베이스에 대하여 접착되어 있고;
    상기 접착제는 제1 접착제와 제2 접착제와 제3 접착제만으로 이루어지고, 이들은 상기 베이스의 상면의 3 스폿에만 배치되어 있으며, 상기 베이스의 상면의 3 스폿은 삼각형의 정점에 배열되어 있고, 상기 제1 칩은 상기 제1 접착제와 상기 제2 접착제와 상기 제3 접착제만으로 상기 베이스에 접착되는, 칩의 실장 구조.
  2. 제1항에 있어서,
    상기 제1 칩은 복수의 제1 패드 전극을 더 구비하고 있고, 상기 복수의 제1 패드 전극은 제1 칩의 상면에 배치되어 있으며;
    상기 제1 접착제 및 상기 제2 접착제는 상기 제1 칩의 하면의 폭 방향의 일단 및 타단에 위치하는 한편, 상기 제1 칩의 길이 방향의 일단에 위치하고, 상기 제3 접착제는 상기 제1 칩의 길이 방향의 타단에 위치하며;
    모든 상기 제1 패드 전극은, 상기 제1 접착제와 상기 제2 접착제 사이에 위치하도록 상기 제1 칩의 상면에 폭 방향을 따라 배열되어 있는 한편, 상기 제3 접착제로부터 이격된 상기 제1 칩의 길이 방향의 일단에 위치하는, 칩의 실장 구조.
  3. 제1항에 있어서,
    상기 제1 칩은 복수의 제1 패드 전극을 더 구비하고 있고, 상기 복수의 제1 패드 전극은 제1 칩의 상면에 배치되어 있으며;
    상기 제1 접착제 및 상기 제2 접착제는 상기 제1 칩의 하면의 폭 방향의 일단 및 타단에 위치하는 한편, 상기 제1 칩의 길이 방향의 일단에 위치하고, 상기 제3 접착제는 상기 제1 칩의 하면의 길이 방향의 타단에 위치하는 한편, 상기 제1 칩의 폭 방향의 일단에 위치하며;
    상기 복수의 제1 패드 전극은 제1 전극 열과 제2 전극 열로 이루어지고;
    상기 제1 전극 열은 상기 제1 접착제와 상기 제2 접착제와 함께, 상기 제1 칩의 폭 방향을 따라 배열되어 있고;
    상기 제2 전극 열은 상기 제1 접착제와 상기 제3 접착제와 함께, 상기 제1 칩의 길이 방향을 따라 배열되어 있는, 칩의 실장 구조.
  4. 제1항에 기재된 칩의 실장 구조를 가지는 모듈로서,
    상기 모듈은 상기 기판, 상기 제1 칩, 상기 제1 접착제, 상기 제2 접착제, 상기 제3 접착제, 제2 칩, 제4 접착제, 제5 접착제, 및 제6 접착제를 구비하고;
    상기 제4 접착제와 상기 제5 접착제와 상기 제6 접착제는, 상기 제1 칩의 상면의 3개의 스폿에만 배치되어 있고, 상기 제1 칩 상면의 3개의 스폿은 상기 제1 칩의 상면에 있어 삼각형의 정점에 배열되어 있으며;
    상기 제1 칩은 복수의 제1 패드 전극을 더 구비하고 있고, 상기 제1 패드 전극은 상기 제1 칩의 상면에 형성되어 있으며;
    상기 제2 칩은 상기 제4 접착제와 상기 제5 접착제와 상기 제6 접착제에 의해, 모든 상기 제1 패드 전극이 위쪽으로 노출되도록 상기 제1 칩에 접착되어 있는, 모듈.
  5. 제4항에 있어서,
    상기 제1 접착제는 상기 제4 접착제와 상기 제1 칩의 두께 방향을 따라 위치 맞춤되어 있고;
    상기 제2 접착제는 상기 제5 접착제와 상기 제1 칩의 두께 방향을 따라 위치 맞춤되어 있고;
    상기 제3 접착제는 상기 제6 접착제와 상기 제1 칩의 두께 방향을 따라 위치 맞춤되어 있는, 모듈.
  6. 제4항에 있어서,
    상기 기판은 단차와 주위 벽을 더 구비하고;
    상기 단차는 상기 베이스의 외단으로부터 위쪽으로 연장되어 형성되어 있고, 단차 상면을 가지며, 상기 단차 상면은 상기 베이스의 상면으로부터 제1 높이의 높은 위치에 위치하고 있으며;
    상기 주위 벽은 상기 베이스와 상기 단차를 에워싸도록 상기 베이스 및 상기 단차의 전 외주로부터 위쪽으로 연장되어 형성되어 있고;
    상기 제2 칩은 직사각형으로 형성되어 있고, 폭과 길이를 가지며, 중복부를 구비하는 상기 제2 칩의 길이 방향의 일단과, 상기 제4 접착제와 상기 제5 접착제에 의해 상기 제1 칩에 접착되는 상기 제2 칩의 길이 방향의 타단을 구비하고, 상기 중복부의 하면은 상기 베이스의 상면으로부터 제2 높이의 높은 위치에 위치하고 있고, 상기 제2 높이는 상기 제1 높이보다도 높게 설정되어 있으며;
    상기 제2 칩은, 상기 중복부가 상기 단차 상면과 중복되도록 상기 제1 칩의 상면에 배치되어 있고;
    상기 모듈은 제7 접착제를 더 구비하고, 상기 제7 접착제는 상기 중복부의 하면과 상기 단차 상면 사이에 배치되어 있고, 상기 중복부의 하면과 상기 단차 상면을 접착하도록 구성되어 있는, 모듈.
  7. 제6항에 있어서,
    상기 제4 접착제와 상기 제5 접착제는, 상기 제2 칩의 하면의 폭 방향의 일단 및 타단 각각에 위치하는, 모듈.
  8. 제6항에 있어서,
    상기 제7 접착제는 상기 제2 칩의 2개의 모퉁이에 위치하도록 상기 제2 칩의 폭 방향의 일단 및 타단 각각에만 위치하는, 모듈.
  9. 제1항에 있어서,
    상기 기판은 접속 전극을 더 구비하고, 상기 접속 전극은 상기 기판이 가지는 상기 3개의 스폿에 배치되어 있으며;
    상기 제1 칩은 복수의 단자 전극을 더 구비하고, 상기 단자 전극은 상기 각각의 접속 전극과 대응하는 위치에 위치하도록 상기 제1 칩의 하면에 배치되어 있으며;
    상기 제1 접착제와 상기 제2 접착제와 상기 제3 접착제는 각각 범프이고;
    상기 각각의 단자 전극은 상기 각각의 접속 전극에 상기 범프를 통하여 접합되어 있는, 칩의 실장 구조.
  10. 제9항에 있어서,
    상기 제1 칩은 MEMS 디바이스로 이루어지고, 상기 MEMS 디바이스는 가동부를 가지며;
    상기 MEMS 디바이스는 복수의 제1 패드 전극을 가지고;
    상기 각각의 제1 패드 전극은 상기 가동부로부터 이격되어 배치되어 있는, 칩의 실장 구조.
  11. 제9항에 있어서,
    상기 제1 접착제와 상기 제2 접착제와 상기 제3 접착제는 밀봉 수지를 더 구비하고, 상기 밀봉 수지는 상기 범프를 밀봉하도록 구성되어 있는, 칩의 실장 구조.
  12. 제1항에 있어서,
    상기 기판은 돌기를 더 구비하고, 상기 돌기는 상기 베이스의 상면으로부터 위쪽으로 돌출되어 형성되어 있으며;
    상기 돌기는 상기 베이스의 상면의 3 스폿에 위치하고;
    상기 제1 접착제와 상기 제2 접착제와 상기 제3 접착제는 상기 돌기를 덮도록 상기 베이스의 상면의 3 스폿에만 배치되어 있는, 칩의 실장 구조.
  13. 제1항에 있어서,
    상기 제1 접착제와 상기 제2 접착제와 상기 제3 접착제는 실리콘계 수지를 포함하는, 칩의 실장 구조.
  14. 제1항에 있어서,
    상기 제1 접착제와 상기 제2 접착제와 상기 제3 접착제는 수지와 구형의 스페이서를 포함하는, 칩의 실장 구조.
  15. 제14항에 있어서,
    상기 스페이서는 유리 또는 플라스틱으로 이루어지는, 칩의 실장 구조.
  16. 제1항에 있어서,
    상기 제1 접착제와 상기 제2 접착제와 상기 제3 접착제 각각은 상기 제1 칩의 외주에 위치하고 있는, 칩의 실장 구조.
  17. 제4항에 있어서,
    상기 제4 접착제와 상기 제5 접착제와 상기 제6 접착제는 실리콘계 수지를 포함하는, 모듈.
  18. 제9항에 있어서,
    상기 제1 접착제와 상기 제2 접착제와 상기 제3 접착제 중 적어도 하나는 복수의 범프로 이루어지는, 칩의 실장 구조.
  19. 제9항에 있어서,
    상기 범프는 상기 제1 칩의 하면의 외주부에 위치하고 있는, 칩의 실장 구조.
  20. 제9항에 있어서,
    상기 범프는 땜납으로 이루어지는, 칩의 실장 구조.
  21. 제9항에 있어서,
    상기 범프는 실리콘계의 도전성 페이스트에 의해 형성되어 있는, 칩의 실장 구조.
  22. 제1항에 있어서,
    상기 제1 접착제와 상기 제2 접착제와 상기 제3 접착제 각각은 상기 제1 칩의 측면 아래쪽을 덮고 있는, 칩의 실장 구조.
KR1020117027490A 2009-05-21 2009-05-21 칩의 실장 구조, 및 이것을 구비한 모듈 KR101317727B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2009/059347 WO2010134181A1 (ja) 2009-05-21 2009-05-21 チップの実装構造、及びそれを備えたモジュール

Publications (2)

Publication Number Publication Date
KR20120023672A true KR20120023672A (ko) 2012-03-13
KR101317727B1 KR101317727B1 (ko) 2013-10-15

Family

ID=43125879

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117027490A KR101317727B1 (ko) 2009-05-21 2009-05-21 칩의 실장 구조, 및 이것을 구비한 모듈

Country Status (5)

Country Link
US (1) US20120133042A1 (ko)
EP (1) EP2434297A4 (ko)
KR (1) KR101317727B1 (ko)
CN (1) CN102428375A (ko)
WO (1) WO2010134181A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170102802A (ko) * 2016-03-02 2017-09-12 오므론 가부시키가이샤 압력 센서 칩 및 압력 센서
KR20170102804A (ko) * 2016-03-02 2017-09-12 오므론 가부시키가이샤 압력 센서

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8373279B2 (en) * 2010-04-23 2013-02-12 Infineon Technologies Ag Die package
JP5779958B2 (ja) * 2011-04-21 2015-09-16 株式会社デンソー 半導体センサの実装方法
TW201250947A (en) * 2011-05-12 2012-12-16 Siliconware Precision Industries Co Ltd Package structure having a micromechanical electronic component and method of making same
US8633588B2 (en) * 2011-12-21 2014-01-21 Mediatek Inc. Semiconductor package
US9659893B2 (en) 2011-12-21 2017-05-23 Mediatek Inc. Semiconductor package
KR20130077393A (ko) * 2011-12-29 2013-07-09 삼성전기주식회사 관성센서 및 그 제조방법
JP6150375B2 (ja) * 2012-12-06 2017-06-21 ルネサスエレクトロニクス株式会社 半導体装置
TW201511552A (zh) * 2013-09-05 2015-03-16 Hon Hai Prec Ind Co Ltd 相機模組及其組裝方法
KR20150085705A (ko) * 2014-01-16 2015-07-24 삼성전기주식회사 가속도 센서
US9773740B2 (en) 2014-11-26 2017-09-26 Stmicroelectronics (Grenoble 2) Sas Stacked electronic device including a protective wafer bonded to a chip by an infused adhesive
JP2017044492A (ja) * 2015-08-24 2017-03-02 京セラ株式会社 センサおよび接合構造体
CN106960824B (zh) * 2015-10-16 2020-08-28 日月光半导体制造股份有限公司 封盖结构和包含封盖结构的半导体装置封装
CN107621272B (zh) * 2016-07-15 2021-06-04 Tdk株式会社 传感器单元
US10629557B2 (en) 2016-12-30 2020-04-21 Intel Corporation Improving mechanical and thermal reliability in varying form factors
JP6810680B2 (ja) * 2017-12-20 2021-01-06 株式会社鷺宮製作所 圧力センサ

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4107658A1 (de) * 1991-03-09 1992-09-17 Bosch Gmbh Robert Montageverfahren fuer mikromechanische sensoren
US5186383A (en) * 1991-10-02 1993-02-16 Motorola, Inc. Method for forming solder bump interconnections to a solder-plated circuit trace
US6365500B1 (en) * 1994-05-06 2002-04-02 Industrial Technology Research Institute Composite bump bonding
JP2003344439A (ja) * 2002-05-28 2003-12-03 Matsushita Electric Works Ltd 半導体加速度センサ装置
JP4442339B2 (ja) * 2004-07-08 2010-03-31 株式会社デンソー 角速度検出装置
JP4337099B2 (ja) * 2004-11-08 2009-09-30 日立金属株式会社 加速度センサ
JP2006300905A (ja) * 2005-04-25 2006-11-02 Matsushita Electric Works Ltd 加速度センサおよびその製造方法
JP4269292B2 (ja) * 2006-05-30 2009-05-27 日立金属株式会社 ３軸加速度センサー
JP4997875B2 (ja) * 2006-08-23 2012-08-08 株式会社デンソー センサ装置およびその製造方法
EP1944266A1 (en) * 2007-01-10 2008-07-16 Infineon Technologies SensoNor AS MEMS Packaging with reduced mechanical strain

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170102802A (ko) * 2016-03-02 2017-09-12 오므론 가부시키가이샤 압력 센서 칩 및 압력 센서
KR20170102804A (ko) * 2016-03-02 2017-09-12 오므론 가부시키가이샤 압력 센서

Also Published As

Publication number Publication date
EP2434297A1 (en) 2012-03-28
CN102428375A (zh) 2012-04-25
KR101317727B1 (ko) 2013-10-15
EP2434297A4 (en) 2012-11-14
WO2010134181A1 (ja) 2010-11-25
US20120133042A1 (en) 2012-05-31

Similar Documents

Publication Publication Date Title
KR101317727B1 (ko) 칩의 실장 구조, 및 이것을 구비한 모듈
KR101871865B1 (ko) 멀티-다이 ｍｅｍｓ 패키지
US7762134B2 (en) Dynamic quantity sensor
US20060042382A1 (en) Package for MEMS devices
US20070044557A1 (en) Package structure for an acceleration sensor
US20150048461A1 (en) Device with a micro- or nanoscale structure
JP4955334B2 (ja) 加速度センサ
US7100448B2 (en) Accelerometer
JP2006084200A (ja) センサ装置
US7540193B2 (en) Triaxial acceleration sensor module and method of manufacturing the same
JP2008504716A (ja) ダイを基板に取り付ける方法及び装置
US20070228499A1 (en) MEMS device package with thermally compliant insert
US20150355220A1 (en) Inertial sensor module having hermetic seal formed of metal and multi-axis sensor employing the same
JP4428210B2 (ja) 物理量センサの実装構造
JP2007322191A (ja) 半導体加速度センサ
JP4566066B2 (ja) 回路装置およびその製造方法
US11401158B2 (en) Sensor packages
JP6317956B2 (ja) 圧力センサ、及び圧力センサの製造方法
WO2020158189A1 (ja) 力覚センサ装置
JP5541208B2 (ja) 力学量センサ
JP4674622B2 (ja) センサモジュール及びその製造方法
WO2014020648A1 (ja) 電子デバイス
JP2010071817A (ja) 半導体センサ内蔵パッケージ
US20150355219A1 (en) Multi-axis sensor
WO2007020700A1 (ja) 加速度センサ装置およびセンサ装置

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee