JP2010071817A - 半導体センサ内蔵パッケージ - Google Patents

半導体センサ内蔵パッケージ Download PDF

Info

Publication number
JP2010071817A
JP2010071817A JP2008240043A JP2008240043A JP2010071817A JP 2010071817 A JP2010071817 A JP 2010071817A JP 2008240043 A JP2008240043 A JP 2008240043A JP 2008240043 A JP2008240043 A JP 2008240043A JP 2010071817 A JP2010071817 A JP 2010071817A
Authority
JP
Japan
Prior art keywords
semiconductor sensor
package
semiconductor
flat surface
sheet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008240043A
Other languages
English (en)
Inventor
Tadashi Maeda
忠賜 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2008240043A priority Critical patent/JP2010071817A/ja
Publication of JP2010071817A publication Critical patent/JP2010071817A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05554Shape in top view being square
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/10251Elemental semiconductors, i.e. Group IV
    • H01L2924/10253Silicon [Si]

Landscapes

  • Pressure Sensors (AREA)

Abstract

【課題】半導体センサをパッケージに実装するための接着層に起因する半導体センサの誤出力を低減する。
【解決手段】半導体センサ1は制御用IC32を介してパッケージ30に実装されている。半導体センサ1の下面1aは平坦に形成されている。制御用IC32の下面32b及び上面32aは平坦であり、かつ互いに平行に設けられている。両面に接着面をもつ膜厚が均一なシート状接着フィルム34によってパッケージ30の平坦な半導体センサ実装面30aと制御用IC32の下面32aが接着されている。両面に接着面をもつ膜厚の均一な第2シート状接着フィルム36によって半導体センサ1の下面1aと制御用IC32の上面32bが接着されている。
【選択図】図1

Description

本発明は、半導体基板に形成されたセンサ部を備えた半導体センサと、その半導体センサが内部に実装されるパッケージを備えた半導体センサ内蔵パッケージに関するものである。
半導体センサは、例えば走行中の自動車に加わる進行方向又は横方向の加速度の測定やビデオカメラの手ぶれ測定などに用いられる。
半導体センサとして、シリコン単結晶ウェハの表面にIC(integrated circuit)製造技術と同様の方法でピエゾ抵抗体を形成し、これを歪ゲージとして用いるものがある(例えば、特許文献1、特許文献2及び特許文献3を参照。)。ピエゾ抵抗体を利用した半導体センサは、ピエゾ抵抗体が形成された領域のシリコンウェハの裏面にエッチングなどによって凹部を設けて薄肉な可撓部を設けて、可撓部が加速度で変形するようにし、その変形によって変化するピエゾ抵抗体の抵抗値を測定することで、加速度に対応する電気信号を得る。
半導体センサには、可撓部を撓みやすくするために重錘部が設けられている。重錘部の周囲には支持部が設けられており、可撓部の一端は重錘部に固定されており他端は支持部に固定されている。支持部には、ピエゾ抵抗体に電気的に接続された金属配線パターン及び電極パッドが形成されている。
また、半導体基板に形成された半導体センサとして、可動電極と固定電極との間の静電容量の変化に基づいて加速度を検出するもの(例えば特許文献4を参照。)や、2個の振動子の振動に基づいて角速度を検出するもの(例えば特許文献5を参照。)や、圧力センサなどがある。
図6は、半導体センサの一例を示す図であり、(A)は平面図、(B)は(A)のA−A位置での断面図である。
半導体センサ1は、シリコン層2aと、シリコン層2a下に形成された絶縁層2bと、絶縁層2b下に形成されたシリコン層2cにより構成されるSOI(Silicon-on-Insulator)基板2を備えている。
SOI基板2からなる枠状の支持部4のシリコン層2aに連続してシリコン層2aからなる可撓部6が形成されている。可撓部6のシリコン層2aにピエゾ抵抗体8が形成されている。
上方から見て支持部4の中央側に、支持部4とは間隔をもって、SOI基板2からなる重錘部10が形成されている。重錘部10のシリコン層2aは可撓部6と連続して形成されている。重錘部10は可撓部6によって支持されている。
シリコン層2aの表面に絶縁膜12が形成されている。図6(A)ではピエゾ抵抗体8を便宜上図示している。絶縁膜12上に複数の金属配線パターン14及び複数の電極パッド16が形成されている。金属配線パターン14は絶縁膜12に形成されたスルーホール12aを介してピエゾ抵抗体8と電気的に接続されている。図6では電極パッド16の近傍の金属配線パターン14の図示は省略しているが、電極パッド16は金属配線パターン14を介してピエゾ抵抗体8と電気的に接続されている。
金属配線パターン14の形成領域を含んで絶縁膜12上に保護膜18((A)での図示は省略)が形成されている。電極パッド16上の保護膜18には開口部が形成されており、電極パッド16の表面は露出している。
支持部4の裏面にボトム板20が接着剤22により接合されている。重錘部10の下端面は、接着剤22の厚みによってボトム板20とは間隔をもっている。
支持部4上面の保護膜18上にカバー板24が接着剤26により接合されている。重錘部10の表面は、接着剤26の厚みによってカバー板24とは間隔をもっている。カバー板24は、上方から見て、可撓部6及び重錘部10を含むセンサ部28を覆い、電極パッド16を覆わない位置に設けられている。
このような半導体センサは、パッケージの内部に実装されて半導体センサ内蔵パッケージとして使用される。
特許第2670048号公報 特開2004−233080号公報 特開2004−257832号公報 特許第4000936号公報 特許第3627648号公報
図6に示した加速度を検出する半導体センサ1は、可撓部6が撓むことによってセンサ本体がどの向きにどれ程の加速度を受けているかを検出する機能をもっている。
しかし、例えば1G(重力加速度)の加速度を受けたとしても、可撓部の撓みは0.5μm(マイクロメートル)程度で、半導体センサの出力の精度や再現性を確保するには、加速度とは無関係の不規則な撓み等が発生することを抑える必要が有り、その許容範囲は少なくとも0.005μm以下である。
IC等のデバイスをパッケージに接着させるにはダイボンド用樹脂ペーストを用いるが、半導体センサをパッケージに実装する際にダイボンド用樹脂ペーストを用いた場合、ダイボンド用樹脂ペーストにおける接着強度や熱膨張係数の相違の影響で、半導体センサが不均一な応力を受けて歪み、この時に半導体センサの内部に存在する可撓部も変形し、加速度とは無関係な出力を生み出すことになる。
また、角速度を検出する半導体センサでは、角度の絶対精度においても高い性能が求められており、最も厳しいものでは±1°以内程度の場合がある。半導体センサをパッケージに実装する際にダイボンド用樹脂ペーストを用いた場合は、その滴下量の制御が困難なために、分量や形状のバラツキが大きく、その後に行われる半導体センサの実装工程でもマウンター自体のバラツキも上乗せされるため、パッケージに対しての半導体センサの水平度が悪化することがある。
そこで本発明は、半導体センサをパッケージに実装するための接着層に起因する半導体センサの誤出力を低減できる半導体センサ内蔵パッケージを提供することを目的とするものである。
本発明に係る半導体センサ内蔵パッケージは、半導体基板に形成されたセンサ部を備えた半導体センサと、その半導体センサが内部に実装されるパッケージを備えたものであって、上記半導体センサはその外観の下面に第1平坦面を備え、上記パッケージは上記半導体センサの実装面に第2平坦面を備え、両面に接着面をもつ膜厚の均一なシート状接着フィルムによって上記半導体センサの第1平坦面と上記パッケージの第2平坦面が接着されているものである。
本発明の半導体センサ内蔵パッケージにおいて、上記パッケージは上記半導体基板よりも小さい熱膨張係数をもつ材料、例えばセラミックによって形成されている例を挙げることができる。請求項1に記載の半導体センサ内蔵パッケージ。
また、本発明の半導体センサ内蔵パッケージにおいて、上記半導体センサは半導体チップを介して上記パッケージに実装されており、上記半導体チップは、その外観の下面に第3平坦面と、その外観の上面に第4平坦面を備え、上記第3平坦面と上記第4平坦面は互いに平行に設けられており、上記シート状接着フィルムによって上記パッケージの上記第2平坦面と上記半導体チップの上記第3平坦面が接着されており、両面に接着面をもつ膜厚の均一な第2シート状接着フィルムによって上記半導体センサの第1平坦面と上記半導体チップの第4平坦面が接着されているようにしてもよい。
本発明の半導体センサ内蔵パッケージでは、半導体センサはその外観の下面に第1平坦面を備え、パッケージは半導体センサの実装面に第2平坦面を備え、両面に接着面をもつ膜厚の均一なシート状接着フィルムによって半導体センサの第1平坦面とパッケージの第2平坦面が接着されているようにした。
従来技術のようにダイボンド用樹脂ペーストを用いると、半導体センサが斜めに取り付けられたり、半導体センサの中心からダイボンド用樹脂ペーストがずれたりすることが起きる。その場合、半導体センサ下面の平坦面では、ダイボンド用樹脂ペーストの厚みが不均一になったり、ダイボンド用樹脂ペーストの存在しない場所が発生したりすることになるので、温度が変化した際に半導体センサの各場所において、熱膨張によるダイボンド用樹脂ペーストの厚み変移量も不揃いになる。この現象により、半導体センサに不均一な応力をかけることになるので、検出すべき物理量とは関係の無い出力を発生してしまうことになる。
これに対し、膜厚の均一なシート状接着フィルムを用いると、半導体センサ下面の平坦面において、シート状接着フィルムはそれぞれの温度である一定の膜厚になり、シート状接着フィルムで膜厚の偏りは発生しないので、半導体センサに不均一な応力を与えることはない。
これにより、本発明の半導体センサ内蔵パッケージによれば、半導体センサをパッケージに実装するための接着層に起因する半導体センサの誤出力を低減できる。
さらに、膜厚の均一なシート状接着フィルムを用いることにより、半導体センサをパッケージの半導体センサ実装面に対して水平に実装することができる。
本発明の半導体センサ内蔵パッケージにおいて、パッケージは半導体基板よりも小さい熱膨張係数をもつ材料、例えばセラミックによって形成されているようにすれば、パッケージの熱膨張や熱収縮に起因する半導体センサへの応力を低減することができる。
また、本発明の半導体センサ内蔵パッケージにおいて、半導体センサは半導体チップを介してパッケージに実装されており、半導体チップは、その外観の下面に第3平坦面と、その外観の上面に第4平坦面を備え、第3平坦面と第4平坦面は互いに平行に設けられており、シート状接着フィルムによってパッケージの第2平坦面と半導体チップの第3平坦面が接着されており、両面に接着面をもつ膜厚の均一な第2シート状接着フィルムによって半導体センサの第1平坦面と半導体チップの第4平坦面が接着されているようにすれば、パッケージ内に半導体チップを実装する場合であっても、パッケージへの実装後の半導体センサへの応力を低減し、かつ半導体センサをパッケージの半導体センサ実装面に対して水平に実装することができる。
図1は一実施例を説明するための、パッケージを断面で示す側面図である。図2はその実施例の平面図である。この実施例で用いた半導体センサは図6に示したものと同じである。図1及び図2において図6と同じ部分には同じ符号を付す。図1及び図2では半導体センサを概略的に図示している。
例えばセラミックからなるパッケージ30の半導体センサ実装面(第2平坦面)30aに制御用IC(半導体チップ)32が実装されている。パッケージ30は断面が凹状に形成されている。パッケージ30の半導体センサ実装面30aは平坦に形成されている。パッケージ30で半導体センサ実装面30aの裏面である外観下面30は半導体センサ実装面30aに対して平行に形成されている。制御用IC32は下面(第3平坦面)32a及び上面(第4平坦面)32bが平坦に形成されている。制御用IC32の下面32aと上面32bは互いに平行に形成されている。パッケージ30の半導体センサ実装面30aと制御用IC32の下面32aは、両面に接着面をもつ膜厚の均一なシート状接着フィルム34によって接着されている。
制御用IC32の上面32b上に半導体センサ1が実装されている。半導体センサ1の下面(第1平坦面)1aは平坦に形成されている。半導体センサ1の下面1aと制御用IC32の上面32bは、両面に接着面をもつ膜厚の均一な第2シート状接着フィルム36によって接着されている。
シート状接着フィルム34及び第2シート状接着フィルム36の具体的な例としてはDAF(ダイアタッチドフィルム)を挙げることができる。DAFは両面に接着面をもち、半田実装時にかかる250℃の熱履歴を許容する耐熱性をもち、実使用範囲である−20〜80℃で粘着性が衰えない条件を併せもっている。
パッケージ30の半導体センサ実装面30aには制御用IC32の実装位置とは異なる位置に複数の電極パッド30cが形成されている。
制御用IC32の上面32bには半導体センサ1の実装位置とは異なる位置に複数の電極パッド32c,32dが形成されている。
パッケージ30の電極パッド30cと制御用IC32の電極パッド32cはボンディングワイヤー38によって電気的に接続されている。
制御用IC32の電極パッド32dと半導体パッケージ1の電極パッド16はボンディングワイヤー40によって電気的に接続されている。
この実施例では、第2シート状接着フィルム36を用いて半導体センサ1を制御用IC32に実装したので、第2シート状接着フィルム36の熱膨張や熱収縮に起因して半導体センサ1に不均一な応力がかかるのを防止できる。また、シート状接着フィルム34を用いて制御用IC32をパッケージ30に実装したので、シート状接着フィルム34の熱膨張や熱収縮に起因して制御用IC32に不均一な応力をかかるのを防止できる。これにより、半導体センサ1の誤出力を低減できる。
さらに、シート状接着フィルム34及び第2シート状接着フィルム36は膜厚が均一であり、制御用IC32の下面32a及び上面32bは互いに平行に形成されているので、半導体センサ1をパッケージ30の半導体センサ実装面30aに対して水平に配置することができる。
図3は図1に示した実施例の製造工程例を説明するための、パッケージを断面で示す側面図である。図3中のかっこ数字は、以下に説明する工程(1)〜(5)に対応している。図3を参照してこの製造工程例を説明する。
(1)パッケージ30を用意する。パッケージ30は断面形状が凹状であり、その凹部の底面である半導体センサ実装面30aに制御用IC32との電気的接続を行なうための電極パッド30cが形成されている。パッケージ30の材料としては、セラミックが最適で、熱膨張係数がセンサよりも充分に小さい特徴が有る上に、機械的な強度も優れている。
(2)パッケージ30の半導体センサ実装面30a上に制御用IC32を実装する。具体的には、シート状接着フィルム34を用いてパッケージ30の半導体センサ実装面30aと制御用IC32の下面32aを接着する。シート状接着フィルム34は膜厚が均一なので、制御用IC32はパッケージ30の半導体センサ実装面30a及び下面30bに対して水平に半導体センサ実装面30aに実装される。
(3)制御用IC32の上面32b上に半導体センサ1を実装する。具体的には、第2シート状接着フィルム36を用いて制御用IC32の上面32bと半導体センサ1の下面1aを接着する。第2シート状接着フィルム36は膜厚が均一なので、半導体センサ1は制御用IC32の上面32b及び下面32aに対して水平に制御用IC32の上面32bに実装される。上述のように、制御用IC32はパッケージ30の半導体センサ実装面30a及び下面30bに対して水平に半導体センサ実装面30aに実装されているので、半導体センサ1もパッケージ30の半導体センサ実装面30a及び下面30bに対して水平に実装される。
(4)ワイヤーボンディング技術を用いて、パッケージ30の電極パッド30cと制御用IC32の電極パッド32cをボンディングワイヤー38によって電気的に接続する。また、制御用IC32の電極パッド32dと半導体パッケージ1の電極パッド16をボンディングワイヤー40によって電気的に接続する。
(5)パッケージ30の上面にパッケージカバー42を取り付けることによって、半導体センサ内蔵パッケージが完成する。その後、この状態で製品のボードに実装される。
パッケージ30の半導体センサ実装面30aと制御用IC32の下面32aを接着させるシート状接着フィルム34の平面形状は特に制約はなく、作業性の面から制御用IC32の下面32aと同じ形状でよい。
また、制御用IC32の上面32bと半導体センサ1の下面1aを接着させる第2シート状接着フィルム36の平面形状も特に制約はない。しかし、半導体センサ1が応力にたいして敏感な場合は第2シート状接着フィルム36の面積を半導体センサ1の下面1aよりも小さくしてもよい。
図4(A)〜(C)は、第2シート状接着フィルム36の面積を半導体センサ1の下面1aよりも小さくする場合の第2シート状接着フィルム36の配置を半導体センサ1の下面1a側から見た状態で示す平面図である。
図4(A)に示すように、第2シート状接着フィルム36は半導体センサ1の下面1aの4角部分を含んで枠状に配置されていてもよい。
また、図4(B)に示すように、第2シート状接着フィルム36は半導体センサ1の下面1aの4角部分を含んで下面1aの対向する2辺に沿って配置されていてもよい。
また、図4(C)に示すように、第2シート状接着フィルム36は半導体センサ1の下面1aの4角部分に沿って配置されていてもよい。
このように、第2シート状接着フィルム36の面積を半導体センサ1の下面1aよりも小さくする場合は、制御用IC32の上面32aに対して半導体センサ1が水平に実装されるように、少なくとも半導体センサ1の下面1aの4角部分に第2シート状接着フィルム36を配置することが好ましい。ただし、第2シート状接着フィルム36の配置はこれらに限定されるものではない。
図1に示した実施例では、半導体センサ1はパッケージ30の半導体センサ実装面30aに、シート状接着フィルム34、制御用IC32及び第2シート状接着フィルム36を介して実装されているが、本発明はこれに限定されるものではない。
例えば、図5に示すように、半導体センサ1をパッケージ30の半導体センサ実装面30aにシート状接着フィルム34を介して実装されているようにしてもよい。この実施例では、半導体センサ1の電極パッドとパッケージ30の電極パッド30cはボンディングワイヤー44を介して電気的に接続されている。
図5に示した実施例では、半導体センサ1はパッケージ30の半導体センサ実装面30aに膜厚の均一なシート状接着フィルム34を介して実装されているので、半導体センサ1はパッケージ30の半導体センサ実装面30a及び下面30bに対して水平にパッケージ30に実装される。
また、図1に示した実施例では、制御用IC32上に半導体センサ1が実装されているが、制御用IC32と半導体センサ1の位置関係は逆であってもよい。
また、制御用IC32とは別の半導体チップを膜厚の均一なシート状接着フィルムを用いてさらに積層することも可能である。
以上、本発明の実施例を説明したが、本明細書中に示されている材料、寸法、形状、配置などは一例に過ぎず、本発明は特許請求の範囲に記載されている範囲内において種々の変更が可能である。
また、上記実施例では、ピエゾ抵抗型の半導体センサ1を用いているが、本発明の半導体センサ内蔵パッケージでパッケージ内に実装される半導体センサはピエゾ抵抗型の半導体センサに限定されない。例えば、特許文献4に開示された加速度を検出する半導体センサや、特許文献5に開示された角速度を検出する半導体センサなどであっても、外観の下面に平坦面を備えた半導体センサであれば、本発明の半導体センサ内蔵パッケージを適用することができる。
一実施例を説明するための、パッケージを断面で示す側面図である。 同実施例の平面図である。 同実施例で用いる半導体センサ領域が形成されたSOIウェハを示す平面図である。 図1に示した実施例の製造工程例を説明するための、パッケージを断面で示す側面図である。 (A)〜(C)は第2シート状接着フィルムの配置を半導体センサの下面側から見た状態で示す平面図である。 他の実施例を説明するための、パッケージを断面で示す側面図である。 半導体センサの一例を示す図であり、(A)は平面図、(B)は(A)のA−A位置での断面図である。
符号の説明
1 半導体センサ
1a 半導体センサの下面
30 パッケージ
30a 半導体センサ実装面
30b パッケージの下面
32 制御用IC
32a 制御用ICの下面
32b 制御用ICの上面
34 シート状接着フィルム
36 第2シート状接着フィルム

Claims (4)

  1. 半導体基板に形成されたセンサ部を備えた半導体センサと、その半導体センサが内部に実装されるパッケージを備えた半導体センサ内蔵パッケージにおいて、
    前記半導体センサはその外観の下面に第1平坦面を備え、
    前記パッケージは前記半導体センサの実装面に第2平坦面を備え、
    両面に接着面をもつ膜厚の均一なシート状接着フィルムによって前記半導体センサの第1平坦面と前記パッケージの第2平坦面が接着されていることを特徴とする半導体センサ内蔵パッケージ。
  2. 前記パッケージは前記半導体基板よりも小さい熱膨張係数をもつ材料によって形成されている請求項1に記載の半導体センサ内蔵パッケージ。
  3. 前記パッケージはセラミックによって形成されている請求項2に記載の半導体センサ内蔵パッケージ。
  4. 前記半導体センサは半導体チップを介して前記パッケージに実装されており、
    前記半導体チップは、その外観の下面に第3平坦面と、その外観の上面に第4平坦面を備え、前記第3平坦面と前記第4平坦面は互いに平行に設けられており、
    前記シート状接着フィルムによって前記パッケージの前記第2平坦面と前記半導体チップの前記第3平坦面が接着されており、
    両面に接着面をもつ膜厚の均一な第2シート状接着フィルムによって前記半導体センサの第1平坦面と前記半導体チップの第4平坦面が接着されている請求項1から3のいずれか一項に記載の半導体センサ内蔵パッケージ。
JP2008240043A 2008-09-18 2008-09-18 半導体センサ内蔵パッケージ Pending JP2010071817A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008240043A JP2010071817A (ja) 2008-09-18 2008-09-18 半導体センサ内蔵パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008240043A JP2010071817A (ja) 2008-09-18 2008-09-18 半導体センサ内蔵パッケージ

Publications (1)

Publication Number Publication Date
JP2010071817A true JP2010071817A (ja) 2010-04-02

Family

ID=42203745

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008240043A Pending JP2010071817A (ja) 2008-09-18 2008-09-18 半導体センサ内蔵パッケージ

Country Status (1)

Country Link
JP (1) JP2010071817A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9599516B2 (en) 2014-03-11 2017-03-21 Samsung Electronics Co., Ltd. Semiconductor packages and data storage devices including the same
CN111584451A (zh) * 2019-02-18 2020-08-25 艾普凌科有限公司 半导体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9599516B2 (en) 2014-03-11 2017-03-21 Samsung Electronics Co., Ltd. Semiconductor packages and data storage devices including the same
CN111584451A (zh) * 2019-02-18 2020-08-25 艾普凌科有限公司 半导体装置

Similar Documents

Publication Publication Date Title
US7615835B2 (en) Package for semiconductor acceleration sensor
JP5652775B2 (ja) 加速度センサー素子およびこれを有する加速度センサー
WO2010134181A1 (ja) チップの実装構造、及びそれを備えたモジュール
US8156804B2 (en) Capacitive semiconductor sensor
US8127617B2 (en) Pressure sensor, manufacturing method thereof, and electronic component provided therewith
JP2002005951A (ja) 半導体力学量センサ及びその製造方法
JP4380618B2 (ja) センサ装置
US8516892B2 (en) Pressure sensor module and electronic component
US20070102810A1 (en) Sensor block
JP2009180746A (ja) 圧力センサパッケージ及び電子部品
US20090293618A1 (en) Acceleration Sensor Device
JP5978170B2 (ja) トランスファーモールド型センサ装置
JP2010085143A (ja) 加速度センサー
JP2010071817A (ja) 半導体センサ内蔵パッケージ
US20160137488A1 (en) Method and apparatus of making mems packages
US20100255622A1 (en) Systems and methods for affixing a silicon device to a support structure
JP6528602B2 (ja) 圧脈波センサ及び生体情報測定装置
JP5475946B2 (ja) センサモジュール
US20170101307A1 (en) Semiconductor package
JP2010008123A (ja) センサモジュール
JP2010008172A (ja) 半導体装置
JP2006261469A (ja) 微小電子機械デバイス
JP5069410B2 (ja) センサエレメント
JP6044302B2 (ja) 力学量センサおよびその製造方法
JP4816065B2 (ja) センサモジュールの製造方法