KR20110112877A - 다층 배선 기판의 제조 방법과 이에 의해 수득되는 다층 배선 기판 - Google Patents

다층 배선 기판의 제조 방법과 이에 의해 수득되는 다층 배선 기판 Download PDF

Info

Publication number
KR20110112877A
KR20110112877A KR1020117021603A KR20117021603A KR20110112877A KR 20110112877 A KR20110112877 A KR 20110112877A KR 1020117021603 A KR1020117021603 A KR 1020117021603A KR 20117021603 A KR20117021603 A KR 20117021603A KR 20110112877 A KR20110112877 A KR 20110112877A
Authority
KR
South Korea
Prior art keywords
prepreg
multilayer wiring
conductive paste
weight
resin
Prior art date
Application number
KR1020117021603A
Other languages
English (en)
Other versions
KR101114058B1 (ko
Inventor
노리히로 야마구치
히로아키 우메다
겐 유카와
Original Assignee
다츠다 덴센 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다츠다 덴센 가부시키가이샤 filed Critical 다츠다 덴센 가부시키가이샤
Publication of KR20110112877A publication Critical patent/KR20110112877A/ko
Application granted granted Critical
Publication of KR101114058B1 publication Critical patent/KR101114058B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01BCABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/20Conductive material dispersed in non-conductive organic material
    • H01B1/22Conductive material dispersed in non-conductive organic material the conductive material comprising metals or alloys
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/462Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092Dispersed materials, e.g. conductive pastes or inks
    • H05K1/095Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • H05K2201/0191Dielectric layers wherein the thickness of the dielectric plays an important role
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203Fillers and particles
    • H05K2201/0263Details about a collection of particles
    • H05K2201/0272Mixed conductive particles, i.e. using different conductive particles, e.g. differing in shape
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227Other objects, e.g. metallic pieces
    • H05K2201/10378Interposers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04Soldering or other types of metallurgic bonding
    • H05K2203/0425Solder powder or solder coated metal powder
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1105Heating or thermal processing not related to soldering, firing, curing or laminating, e.g. for shaping the substrate or during finish plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/111Preheating, e.g. before soldering
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1194Thermal treatment leading to a different chemical state of a material, e.g. annealing for stress-relief, aging
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1461Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15Position of the PCB during processing
    • H05K2203/1572Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49139Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Conductive Materials (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

본 발명은 프리프레그에 레이저 가공으로 비아홀을 설치하는 천공 공정, 상기 비아홀에 수지 구성 성분과 금속분을 함유하는 도전성 페이스트를 충전하는 공정, 및 상기 충전된 도전성 페이스트의 상하에 동박 또는 패터닝된 기재의 동박 부분을 배치하여 프레스하는 공정을 포함하는 다층 기판의 제조 방법으로서,
도전성 페이스트로서 금속분 중 적어도 일부가 용융되어 인접하는 금속분끼리 합금화되는 합금형 페이스트를 사용하고, 프리프레그로서 60 ℃에서 200 ℃까지 승온하는 온도 프로파일에서 저장탄성률이 증가에서 감소로 변화하는 변곡점에서의 저장탄성률을 A, 감소에서 증가로 바뀌는 변곡점에서의 저장탄성률을 B로 한 경우의 비율 A/B가 예비가열 전에 10 이상인 것을 사용하며, 프리프레그를 천공 공정 전에 예비가열하여 비율 A/B를 10 미만으로 함으로써, 도전성 및 이의 장기안정성이 우수한 다층 배선 기판을 수득하는 것을 특징으로 한다.

Description

다층 배선 기판의 제조 방법과 이에 의해 수득되는 다층 배선 기판{MULTILAYER WIRING SUBSTRATE PRODUCING METHOD AND MULTILAYER WIRING SUBSTRATE OBTAINED BY THE SAME}
본 발명은 다층 배선 기판의 제조 방법과 이에 의해 수득되는 다층 배선 기판에 관한 것으로, 보다 상세하게는 금속분(粉)을 함유하는 도전성 페이스트로 비아홀을 충전하는 다층 배선 기판의 제조 방법에 관한 것이다.
최근, 전자 분야에서는 제품의 경박단소화(輕薄短小化)의 동향에 따라 프린트 배선 기판에도 동일한 요구가 높아지고 있다. 프린트 배선 기판의 경박단소화에는 다층화가 불가피하지만, 다층화하는 경우 박판화가 기술적 과제가 된다.
다층 배선 기판의 제조 방법의 종래 기술로서는 예를 들어 도 4에 도시한 바와 같이 (a) 절연 소재의 양면에 동박층(11)을 설치한 코어 기판(10)에 비아홀을 설치하고, 그 비아홀의 벽면에 도통 홀 도금(12)을 실시한 후, 비아-필 페이스트(13)를 인쇄, 충전하고, 경화시킨 후, (b) 충전된 페이스트(13)의 돌출부를 연마하고, 그 후 (c) 양면에 덮개 도금(14)을 실시하는 방법이 있다. 또한, 도 5의 (a)에 도시한 바와 같이 수지가 도포된 층(15)을 갖는 동박(CCL)(16)을 그 수지층(15)을 기판(10)을 향하여 기판(10)의 양면에 배치하고, (b) 프레스함으로써 코어 기판(10)의 수지층(15)의 수지에 의해 비아홀을 충전하는 방법이 있다.
그러나, 전자는 페이스트 연마후에 기재가 연신(延伸)할 우려가 있어 박막화에는 한계가 있고, 또한 덮개 도금을 실시하면 표면의 동박이 두꺼워지고 파인 패터닝이 곤란해지는 문제를 갖고 있었다. 한편, 후자는 비아홀 상에 비아홀(스택비아)을 설치할 수 없다는 문제나, 기판 표면의 평활성 부족, 장기신뢰성 시험시의 크랙발생 등의 문제를 갖고 있었다.
이들 문제에 대해서 상기와 같은 도통 홀 도금이나 덮개 도금을 실시하지 않고, 도전성 페이스트만으로 내층 도통을 수득하는 방법을 사용하게 되고, 구체적으로는 도전성 분체와 도전성 분체의 접촉으로 도전성을 발현하는 페이스트(이하, 이를 분체 접촉형 페이스트라고 함)를 사용한 프레스 공법이 사용되고 있지만, 이와 같은 페이스트를 사용하면 통상의 프레스 조건에서는 페이스트 바로 위의 기판이 팽창되어 요철이 발생하는 문제가 있고, 또한 경시적인 도전성 변화율이 크고, 장기신뢰성이 떨어지는 문제도 있었다.
이에 대해서 가열에 의해 합금화되는 금속분을 함유하는 페이스트(이하, 이를 「합금형 페이스트」라고 함)를 사용하여 도전성 분체끼리 및 분체와 동박간에서 합금을 형성시킴으로써, 도전성과 그 장기안정성을 향상시킬 수 있는 것이 개시되어 있다(특허문헌 1).
한편, 프린트 기판의 소재로서 프리프레그가 일반적으로 사용되게 되었다(특허문헌 2). 프리프레그라는 것은 열경화성 수지를 B 스테이지 상태로 한 접착시트이고, 통상 보강재인 유리포 등에 열경화성 수지를 함침시킨 것이다. 상기 프리프레그를 사용하여 기판을 제조하는 경우에는 프리프레그에 종래와 같이 레이저 가공으로 비아홀을 설치하고 도전성 페이스트를 충전하며, 상하면에 동박 또는 패터닝된 기재를 배치하여 프레스한다.
그러나, 상기 합금형 페이스트로 도통 홀을 형성하는 경우, 저융점 금속이 용융되기 전에 페이스트 수지 성분이 완전 경화되면 합금화를 저해하므로, 페이스트 수지 성분의 경화 속도를 지연시킬 필요가 있다. 그러나, 범용의 프리프레그에서는 페이스트 수지 성분의 경화 속도를 지연시키면 프레스시에 도전성 페이스트의 스며듦이 발생하거나, 프리프레그의 수지 성분과 페이스트가 섞여 원하는 특성이 수득되지 않는다는 문제가 있었다.
일본 특허공보 제4191678호 일본 공개특허공보 평7-176846호
본 발명은 상기를 감안하여 이루어진 것으로, 비용적으로 유리한 범용 프리프레그를 사용한 경우에도 도전성과 그 장기안정성이 우수한 다층 배선 기판(이하, 「다층 기판」이라고 함)이 수득되는 제조 방법, 및 이에 의해 수득되는 다층 기판을 제공하는 것을 목적으로 한다.
본 발명의 다층 기판의 제조 방법은 프리프레그에 레이저 가공으로 비아홀을 설치하는 천공(穿孔) 공정과, 상기 비아홀에 수지 구성 성분과 금속분을 함유하는 도전성 페이스트를 충전하는 공정과, 상기 충전된 도전성 페이스트의 상하에 동박 또는 패터닝된 기재의 동박 부분을 배치하여 프레스하는 공정을 포함하는 다층 기판의 제조 방법으로서, 도전성 페이스트로서 금속분 중 적어도 일부가 용융되어 인접하는 금속분끼리 합금화하는 합금형 페이스트를 사용하고, 프리프레그로서 60 ℃에서 200 ℃까지 승온하는 온도 프로파일에서 저장탄성률이 증가에서 감소로 바뀌는 변곡점에서의 저장탄성률을 A, 감소에서 증가로 바뀌는 변곡점에서의 저장탄성률을 B로 한 경우의 비율 A/B가 예비가열전에 10 이상인 것을 사용하며, 상기 프리프레그를 상기 천공 공정 전에 예비가열함으로써 비율 A/B를 10 미만으로 하는 것으로 한다.
상기에서 프리프레그로서는 페녹시 수지, 에폭시 수지 및 비스말레이미드트리아진 수지(BT 레진) 중 적어도 1종을 함유하여 이루어진 것을 사용할 수 있다.
또한, 예비가열은 통상은 80 ℃ 내지 140 ℃에서 30분 내지 120 분간 정도 실시한다.
또한, 도전성 페이스트로서는 (A) 아크릴레이트 수지 모노머 및 에폭시 수지 프리폴리머를 포함하는 수지 구성 성분 100 중량부에 대해서 (B) 인듐 단독, 또는 주석, 아연, 비스무트 및 인듐으로 이루어진 군으로부터 선택된 2 종 이상의 합금인 융점 180 ℃ 이하의 저융점 금속 적어도 1 종과, 금, 은, 동 및 니켈로 이루어진 군으로부터 선택된 적어도 1 종의 금속 및/또는 이 군으로부터 선택된 2 종 이상의 금속의 합금인 융점 800 ℃ 이상의 고융점 금속을 포함하는 금속분 200 중량부 내지 2200 중량부, (C) 페놀계 경화제 0.3 중량부 내지 35 중량부를 포함하는 경화제 0.5 중량부 내지 40 중량부, 및 (D) 플럭스 0.3 중량부 내지 80 중량부를 함유하는 것을 사용하는 것이 바람직하다.
또한, 본 발명의 다층 배선 기판은 프리프레그에 비아홀을 설치하고, 상기 비아홀에 도전성 페이스트를 충전하며, 그 충전된 도전성 페이스트의 상하에 동박 또는 패터닝된 기재의 동박 부분을 배치하여 이루어진 다층 기판으로, 상기 프리프레그로서 60 ℃에서 200 ℃까지 승온하는 온도 프로파일에서 저장탄성률이 증가에서 감소로 바뀌는 변곡점에서의 저장탄성률을 A, 감소에서 증가로 바뀌는 변곡점에서의 저장탄성률을 B로 한 경우의 비율 A/B가 10 미만인 것을 사용하고, 또한 상기 도전성 페이스트로서 가열에 의해 상호 합금화되는 2 종 이상의 금속으로 이루어진 금속분을 포함하는 것을 사용하여 이루어진 것이다. 상기 다층 배선 기판은 상기한 본 발명의 제조 방법에 의해 제조할 수 있다.
또한, 본 명세서 등에서 금속분끼리 등의 「합금화」라는 것은 2 종류 이상의 금속이 용융하여 일체화되는 것을 말하는 것으로 한다. 예를 들어, 저융점 금속 입자와 고융점 금속 입자가 혼재하는 것을 가열하면, 각각의 입자의 표층이 융해하여 일체화되고 합금층이 형성되는 것을 말한다.
본 발명의 제조 방법에 의해 수득되는 다층 기판은 덮개 도금을 사용하지 않으므로 파인 라인 패터닝이 가능하고 박판화의 요청을 충족한다. 또한, 도전성 페이스트에 포함되는 금속분끼리가 합금화되고 또한 금속분과 도통 홀 내의 도전층 단면이 합금화되므로 도전성과 그 장기안정성이 우수하다. 또한, 스며듦 등의 문제가 발생하지 않으므로 범용 프리프레그를 사용할 수도 있고 비용적으로도 유리하다. 또한 스택비아 구조의 형성도 가능하다. 또한, 다층 기판과 다층 기판을 조인트하여 초다층 기판을 수율 좋게 제조하는 것도 용이하다. 이상과 같이 종래 기술의 여러가지 문제점을 해결한 고품질의 다층 기판을 범용장치를 사용하여 저비용으로 제공하는 것이 가능해진다.
도 1은 본 발명의 다층 기판의 제조 방법의 일 실시형태를 도시한 모식 단면도이다.
도 2는 본 발명의 다층 기판의 제조 방법의 다른 실시형태를 도시한 모식 단면도이다.
도 3은 모듈러·콤팩트·레오미터(MCR)에 의한 저장탄성률 측정 차트이다.
도 4는 종래의 다층 기판의 제조 방법의 일례를 도시한 모식 단면도이다.
도 5는 종래의 다층 기판의 제조 방법의 다른 예를 도시한 모식 단면도이다.
도 6은 기판의 팽창량의 평가 방법을 도시한 모식 단면도이다.
본 발명의 다층 기판의 제조 방법은 (1) 프리프레그에 비아홀을 설치하기 전에 예비가열하는 공정, (2) 예비가열한 프리프레그에 레이저 가공으로 비아홀을 설치하는 공정, (3) 상기 비아홀에 도전성 페이스트를 충전하는 공정, (4) 상기 충전된 도전성 페이스트의 상하의 면에 동박 또는 패터닝된 기재의 동박 부분을 배치하고 프레스하여 일체화하는 공정을 적어도 포함하는 것이다. 또한, 상기 (3)에서 도전성 페이스트로서는 페이스트 경화시의 가열에 의해 용융하는 금속분을 함유하고, 용융된 금속분끼리가 합금화되는 합금형 페이스트를 사용한다. 또한, (4)에서 패터닝되어 있지 않은 동박을 적층한 경우에는 프레스 후에 패터닝을 실시한다.
이하, 도면을 사용하여 본 발명을 더욱 구체적으로 설명한다. 도 1은 본 발명의 다층 기판의 제조 방법의 일 실시형태를 도시한 모식단면도이고, (a) 프리프레그(1)의 비아홀에 도전성 페이스트(2)를 충전하고, (b) 그 프리프레그(1)의 상하 양면에 동박(3)을 배치하고 프레스하여 일체화하고, (c) 그 후, 패터닝을 실시하는 경우를 나타내고 있다. 부호 "2′"는 도전성 페이스트의 경화물을 나타내고, 부호 "3′"은 패터닝된 동박을 나타낸다.
한편, 도 2는 본 발명의 다른 실시형태를 도시한 모식단면도이고, (a) 프리프레그(1)의 비아홀에 도전성 페이스트(2)를 충전하고, (b) 그 프리프레그(1)의 상하 양면에 패터닝된 기재(4)의 동박 부분(5)이 도전성 페이스트에 접촉되도록 배치하고 프레스하여 일체화하는 경우를 나타내고 있다.
본 발명에서 사용하는 프리프레그는 도 3에 도시한 바와 같이 60 ℃에서 200℃까지 승온하는 온도 프로파일에서 저장탄성률이 증가에서 감소로 변화하는 변곡점 a에서의 저장탄성률을 A, 감소에서 증가로 바뀌는 변곡점 b에서의 저장탄성률을 B로 한 경우의 비율 A/B가 예비가열전에 10 이상인 프리프레그이다. 프리프레그의 저장탄성률의 측정에는 통상의 레오미터[예를 들어, Anton Paar제, Modular Compact Rheometer(MCR)300]를 사용할 수 있다.
프리프레그의 소재는 특별히 한정되지 않고, 종래부터 사용되고 있는 페녹시 수지, 에폭시 수지, 비스말레이미드트리아진 수지(BT 레진) 중 적어도 1 종을 성분으로 하는 것을 적절하게 사용할 수 있다. 또한, 보강 재료로서의 유리 섬유 등도 종래부터 사용되고 있는 것을 사용할 수 있다.
예비가열은 비율 A/B가 10 미만이 되는 조건을 선택하면 좋고, 수지의 종류 등에 따라 다르지만, 통상은 80 ℃ 내지 140 ℃에서 30 분 내지 120 분간 정도이다. 예비가열의 타이밍은 예비가열 후 프레스 공정까지의 시간이 짧은 쪽이 바람직하다. 또한, 예비가열을 실시하는 방법도 특별히 한정되지 않지만, 프리프레그를 스테인레스 등의 표면이 평활한 판에 끼워 실시하는 것이 바람직하다.
따라서, 비율 A/B가 10 미만이 되기 위한 소요 시간을 미리 확인하고, 상기 레이저 가공으로 비아홀을 설치하는 공정 전에, 표면이 평활한 판에 끼워 미리 확인한 소정의 조건으로 에어 오븐 등에서 가열하면 좋다.
또한, 예비가열 후에는 비아홀을 설치하지만, 그 때 레이저 가공을 사용함으로써 홀의 벽면이 어느 정도 경화되고, 이에 의해서도 프리프레그와 페이스트 수지가 섞이는 것을 방지할 수 있다.
본 발명에서 사용하는 도전성 페이스트는 수지 구성 성분과 금속분을 적어도 함유하고, 소정 온도로 가열함으로써 수지 구성 성분이 경화되고 또한 금속분의 적어도 일부가 용융되어 금속분끼리 또는 금속분과 이에 접하는 동박 또는 패터닝 동 부분 등의 도전성 단면이 합금화되는 것이면 좋다.
예를 들어, (A) 아크릴레이트 수지 모노머 및 에폭시 수지 프리폴리머를 포함하는 수지 구성 성분 100 중량부(이하, 간단히 부(部)라고 함)에 대해서 (B) 저융점 금속과 고융점 금속을 포함하는 2 종 이상의 금속으로 이루어진 금속분 200 부 내지 2200 부, (C) 페놀계 경화제 0.3 부 내지 35 부를 포함하는 경화제 0.5 부 내지 40 부, 및 (D) 플럭스 0.3 부 내지 80 부를 필수성분으로서 함유하여 이루어진 것이 바람직하다.
아크릴레이트 수지 모노머의 구체예로서는 이소아밀아크릴레이트, 네오펜틸글리콜디아크릴레이트, 트리메틸올프로판트리아크릴레이트, 디트리메틸올프로판테트라아크릴레이트, 페닐글리시딜에테르아크릴레이트헥사메틸렌디이소시아네이트우레탄 프리폴리머, 비스페놀 A 디글리시딜에테르아크릴산 부가물, 에틸렌글리콜디메타크릴레이트 및 디에틸렌글리콜디메타크릴레이트 등을 들 수 있다.
또한, 에폭시 수지의 구체예로서는 비스페놀 A형 에폭시 수지, 브롬화 에폭시 수지, 비스페놀 F형 에폭시 수지, 노보락형 에폭시 수지, 지환식 에폭시 수지, 글리시딜아민형 에폭시 수지, 글리시딜에테르형 에폭시 수지, 글리시딜에스테르형 에폭시 수지, 복소환식 에폭시 수지 등을 들 수 있다.
아크릴레이트 수지와 에폭시 수지의 배합 비율(중량%)은 5:95 내지 95:5가 바람직하고, 보다 바람직하게는 20:80 내지 80:20으로 한다.
상기 (A) 수지 구성 성분은 아크릴레이트 수지 모노머 및 에폭시 수지 프리폴리머에 알키드 수지, 멜라민 수지 또는 크실렌 수지 중의 1 종 이상의 수지 구성물을 블랜드한 것이어도 좋다. 알키드 수지, 멜라민 수지, 크실렌 수지는 각각 수지 개질제로서 사용되는 것이고, 그 목적을 달성할 수 있는 것이면 특별히 한정되지 않는다. 이들 개질제를 블랜드하는 경우의 배합비는 (A)성분 총량 중 40 중량% 미만, 바람직하게는 10 중량% 미만으로 한다.
금속분은 가열에 의해 합금화가 일어나는 것이면 좋지만, 융점이 180 ℃ 이하의 저융점 금속 1 종 이상과 융점이 800 ℃ 이상의 고융점 금속 1 종 이상을 포함하는 2 종 이상의 금속이 포함되어 있는 것이 바람직하다. 2 종 이상의 금속의 존재 형태의 예로서는 어느 종류의 금속분을 다른 종류의 금속으로 이루어진 금속분과 혼합한 것, 또는 어느 종류의 금속분을 다른 종류의 금속으로 코팅한 것, 또는 이들을 혼합한 것을 들 수 있다.
저융점 금속 및 고융점 금속으로서는 단일한 금속으로 이루어진 것 이외에, 2 종 이상의 금속의 합금을 사용할 수도 있다.
저융점 금속의 바람직한 예로서는 인듐(융점: 156 ℃) 단독, 또는 주석(융점: 231 ℃), 아연(융점: 327 ℃), 비스무트(융점: 271 ℃), 또는 인듐 중 2 종 이상을 합금으로 하여 융점 180 ℃ 이하로 한 것을 들 수 있고, 2 종 이상의 합금을 사용할 수도 있다.
또한, 고융점 금속의 바람직한 예로서는 금(융점: 1064 ℃), 은(융점: 961 ℃), 동(융점: 1083 ℃), 또는 니켈(융점: 1455 ℃)이나, 상기 금속의 2 종 이상의 합금을 들 수 있고, 이들 금속 단체(單體) 및 합금 중에서 2 종 이상 사용할 수도 있으며, 금속 단체와 합금을 조합시켜 사용할 수도 있다.
금속분의 형상은 제한이 없지만, 수지상, 구상, 비늘조각 형상 등의 종래부터 사용되고 있는 것을 사용할 수 있다. 또한, 입경(粒俓)도 제한되지 않지만 통상은 평균입경으로 1 ㎛ 내지 50 ㎛ 정도이다.
상기 금속분의 배합량은 (A) 수지 구성 성분 100부에 대해서 200 부 내지 2200 부가 바람직하다. 또한, 상기한 저융점 금속분과 고융점 금속분의 배합비(중량비, 이하 동일)는 8:2 내지 2:8의 범위내인 것이 바람직하다.
다음에 (C)경화제는 페놀계 경화제를 필수 성분으로 하고, 이 이외에 이미다졸계 경화제, 양이온계 경화제, 라디칼계 경화제(중합개시제) 등을 병용할 수도 있다.
페놀계 경화제의 사용량은 수지 구성 성분 100부에 대해서 0.3 부 내지 35부가 바람직하다. 페놀계 경화제 이외의 경화제의 사용량은 수지 100부에 대해서 0.2 부 내지 35 부가 바람직하고, 경화제 전체에서 0.5 부 내지 40 부가 바람직하다.
페놀계 경화제의 예로서는 노볼락 페놀, 나프톨계 화합물 등을 들 수 있다. 이미다졸계 경화제의 예로서는 이미다졸, 2-운데실이미다졸, 2-헵타데실이미다졸, 2-에틸이미다졸, 2-페닐이미다졸, 2-에틸-4-메틸-이미다졸, 1-시아노에틸-2-운데실이미다졸, 2-페닐이미다졸을 들 수 있다. 양이온계 경화제의 예로서는 삼불화 붕소의 아민염, P-메톡시벤젠디아조늄헥사플루오로포스페이트, 디페닐요오드늄헥사플루오로포스페이트, 트리페닐설포늄, 테트라-n-부틸포스포늄테트라페닐보레이트, 테트라-n-부틸포스포늄-o,o-디에틸포스포로디티오에이트 등으로 대표되는 오늄계 화합물을 들 수 있다. 라디칼계 경화제(중합 개시제)의 예로서는 디쿠밀퍼옥사이드, t-부틸쿠밀퍼옥사이드, t-부틸하이드로퍼옥사이드, 쿠멘하이드로퍼옥사이드 등을 들 수 있다.
또한, (D)성분인 플럭스는 상기 금속분의 합금화를 촉진하는 것으로, 예를 들어 염화아연, 락트산, 시트르산, 올레인산, 스테아린산, 글루타민산, 안식향산, 옥살산, 글루타민산 염산염, 아닐린 염산염, 브롬화 세틸피리딘, 요소, 트리에탄올아민, 글리세린, 히드라진, 로진 등을 들 수 있다. 플럭스의 사용량은 수지 구성 성분 100부에 대해서 0.3 내지 80 부가 바람직하다.
본 발명에서 사용하는 도전성 페이스트는 상기 각 성분을 혼합함으로써 수득되지만, 시판되고 있는 것에서는 예를 들어 다츠타 시스템·일렉트로닉스(주)제, 메탈라이즈페이스트(MP 시리즈)를 바람직하게 사용할 수 있다.
예비가열한 프리프레그의 비아홀에 도전성 페이스트를 충전한 후에는 사용한 합금형 페이스트에 맞는 조건으로 프레스하면서 가열함으로써 본 발명의 다층 기판이 수득된다. 수득된 다층 기판끼리를 본 발명에서 규정하는 예비가열한 프리프레그를 사용하여 조인트하고, 또한 다층화하는 것도 용이하게 실시할 수 있다. 본 발명에 의해 수득되는 다층 기판은 장기신뢰성이 우수하고, 또한 다층 기판끼리의 조인트부의 신뢰성도 우수하므로, 종래에는 곤란했던 수십층이라는 초다층 기판을 수율 좋게 제조하는 것도 본 발명에 따르면 가능하게 된다.
실시예
이하, 실시예에 의해 본 발명을 더욱 구체적으로 설명하지만, 본 발명은 이하의 실시예에 한정되는 것은 아니다.
1. 기판의 작성
표 1에 나타낸 두께 약 100 ㎛의 프리프레그[파나소닉 덴코(주)제 R-1551 또는 미츠비시가스가가쿠(주)제 GHPL-830]를 각각 사용하여 실시예 1 내지 3, 비교예 3에서는 하기와 같이 예비가열하고, 비교예 1, 2에서는 예비가열을 실시하지 않았다. 이들 프리프레그에 CO2 레이저를 사용하여, φ100 ㎛, φ150 ㎛의 구멍을 설치하고, 인쇄법에 의해 표 1에 나타낸 도전성 페이스트를 충전한 후, 진공 프레스기를 사용하여 다음의 조건에서 프레스를 실시했다.
압력: O ㎏/㎠→면압(面壓) 10.2 ㎏/㎠(승압 17 분, 유지 10 분)→면압 30.6 ㎏/㎠(승압 24 분, 유지 46 분)→0 ㎏/㎠(감압 23 분)
온도: 30 ℃→130 ℃(승온 17 분, 유지 10 분)→180 ℃(승온 24 분, 유지 46 분)→30 ℃(냉각 23 분)
프리프레그의 예비가열로서는 두께 1.2 ㎜의 스텐레스판에 프리프레그를 끼우고, 그것을 표 1에 나타낸 온도로 설정한 항온조 중에서 표에 나타낸 시간의 가열처리를 실시했다.
프리프레그의 저장탄성률은 Anton Paar제, Modular Compact Rheometer(MCR) 300을 사용하고, 60 ℃에서 200 ℃까지 승온하는 온도 프로파일에서 저장탄성률이 증가에서 감소로 변화하는 변곡점 a에서의 저장탄성률 A, 및 감소에서 증가로 바뀌는 변곡점 b에서의 저장탄성률 B를 예비가열전과 예비가열후(비교예 1, 2를 제외)에서 각각 측정하고, 이들의 측정값으로부터 비율 A/B를 구했다.
도전성 페이스트로서는 이하의 합금형 페이스트 또는 분체접촉형 페이스트를 표 1에 나타낸 바와 같이 사용했다.
합금형: 다츠타 시스템·일렉트로닉스(주)제, 메탈라이즈페이스트(MP 시리즈)
분체접촉형: 다츠타 시스템·일렉트로닉스(주)제, AE1840
2. 기판의 평가
상기에 의해 수득된 다층 기판에 대해서 이하의 평가를 실시했다.
(1) 프레스 후의 팽창
완성 기판의 단면을 광학현미경으로 관찰하여 도 6에 도시한 팽창량(s)을 측정하여, 5 ㎛ 미만을 ○, 5 ㎛ 이상을 ×로 했다.
(2) 초기 도전성
φ0.15 ㎜의 초기 도전성에 대해서는 200 구멍, 400 구멍, 600 구멍, 800 구멍 연결 패턴을 제작하고, 저항값을 측정했다. 그것을 각 구멍수로 나누고 1 구멍 당의 저항값을 구하고, 그 평균값을 산출했다. 200 구멍, 400 구멍, 600 구멍 연결패턴 제작은 N=6에서 실시하고, 800 구멍 연결 패턴 제작은 N=2에서 실시했다.
φ0.10 ㎜의 초기 도전성에 대해서는 200 구멍, 400 구멍, 600 구멍 연결 패턴을 제작하고, 저항값을 측정했다. 이들을 각 구멍수로 나누고 1 구멍 당의 저항값을 구하고, 그 평균값을 산출했다. 200 구멍, 400 구멍, 600 구멍 연결패턴 제작은 N=4에서 실시했다.
(3) 도전성 변화율(장기신뢰성)
제작한 임의의 연결 패턴에서 시험전에 측정한 저항값을 a, 시험 후에 측정한 저항값을 b로 하고, 도전성 변화율을 다음 식에 의해 구하여 도전성 변화율이 ±20 % 이내였던 경우를 ○, -20 % 미만 또는 20 %를 초과한 경우를 ×로 했다.
Figure pct00001
장기 신뢰성 시험조건은 이하와 같다.
땜납 디핑 시험: 260 ℃의 땜납에 10 초간 침지한 후 상온 대기에서 냉각시키는 사이클을 3 사이클 반복했다.
프레셔 쿠커 테스트(PCT): 121 ℃, 습도 100 %, 2 기압의 분위기에 24 시간 폭로(暴露)시켰다.
열 사이클 시험: -65 ℃에서 30 분간 유지한 후, 125 ℃에서 30 분간 유지하는 사이클을 1000 사이클 반복하는 분위기에 폭로시켰다.
내열성 시험: 100 ℃의 분위기에서 1000 시간 폭로시켰다.
내습성 시험: 온도 85 ℃, 습도 85 % 분위기에서 1000 시간 폭로시켰다.
(4) 절연신뢰성
φ 150 ㎛의 구멍에 도전성 페이스트를 충전하고, 구멍 피치가 0.6 ㎜, 0.8 ㎜, 1.0 ㎜의 3 종의 피치가 되도록 빗형 패턴을 제작했다. 그 패턴에 직류전류 50 V를 인가하고, 온도 85 ℃, 습도 85 %에서 1000 시간 폭로시킨 후 시험분위기의 상태로 저항값을 측정하고, 그 저항값이 106 Ω 이상인 경우를 ○, 106 Ω 미만인 경우를 ×로 했다.
Figure pct00002
1: 프리프레그 2: 도전성 페이스트
3,5: 동박 4: 패턴 마감 기판
10: 코어 기판 11: 동박층
12: 도통 홀 도금 13: 도전성 페이스트
14: 덮개 도금 15: 수지층
16: 동박

Claims (6)

  1. 다층 배선 기판의 제조 방법으로서,
    프리프레그에 레이저 가공으로 비아홀을 설치하는 천공(穿孔) 공정,
    상기 비아홀에 수지 구성 성분과 금속분(粉)을 함유하는 도전성 페이스트를 충전하는 공정, 및
    상기 충전된 도전성 페이스트의 상하에 동박 또는 패터닝된 기재(基材)의 동박 부분을 배치하여 프레스하는 공정
    을 포함하며,
    상기 도전성 페이스트로서, 상기 금속분의 일부 또는 전부가 용융되어 인접하는 금속분끼리 합금화되는 합금형 페이스트를 사용하고,
    상기 프리프레그로서, 60 ℃에서 200 ℃까지 승온하는 온도 프로파일에서 저장탄성률이 증가에서 감소로 변화하는 변곡점에서의 저장탄성률을 A, 감소에서 증가로 바뀌는 변곡점에서의 저장탄성률을 B로 한 경우의 비율 A/B가 예비가열전에 10 이상인 것을 사용하며,
    상기 프리프레그를 상기 천공 공정 전에 예비가열함으로써 상기 비율 A/B를 10 미만으로 하는 것을 특징으로 하는 다층 배선 기판의 제조 방법.
  2. 제 1 항에 있어서,
    상기 프리프레그로서 페녹시 수지, 에폭시 수지 및 비스말레이미드트리아진 수지 중 1 종 이상을 함유하여 이루어진 것을 사용하는 것을 특징으로 하는 다층 배선 기판의 제조 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 예비가열을 80 ℃ 내지 140 ℃에서 30 분 내지 120 분간 실시하는 것을 특징으로 하는 다층 배선 기판의 제조 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 도전성 페이스트로서 이하의 조성을 갖는 것을 사용하는 것을 특징으로 하는 다층 배선 기판의 제조 방법:
    (A) 아크릴레이트 수지 모노머 및 에폭시 수지 프리폴리머를 포함하는 수지 구성 성분 100 중량부에 대해서,
    (B) 인듐 단독, 또는 주석, 아연, 비스무트 및 인듐으로 이루어진 군으로부터 선택된 2 종 이상의 합금인 융점 180 ℃ 이하의 저융점 금속 1 종 이상과, 금, 은, 동 및 니켈로 이루어진 군으로부터 선택된 1 종 이상의 금속과 상기 군으로부터 선택된 2 종 이상의 금속의 합금 중 1 이상인 융점 800 ℃ 이상의 고융점 금속을 포함하는 금속분 200 중량부 내지 2200 중량부,
    (C) 페놀계 경화제 0.3 중량부 내지 35 중량부를 포함하는 경화제 0.5 중량부 내지 40 중량부, 및
    (D) 플럭스 0.3 중량부 내지 80 중량부.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 기재된 제조 방법으로 제조되는 것을 특징으로 하는 다층 배선 기판.
  6. 프리프레그에 비아홀을 설치하고, 상기 비아홀에 도전성 페이스트를 충전하며, 상기 충전된 도전성 페이스트의 상하에 동박 또는 패터닝된 기재의 동박 부분을 배치하여 이루어진 다층 배선 기판으로서,
    상기 프리프레그로서 60 ℃에서 200 ℃까지 승온하는 온도 프로파일에서 저장탄성률이 증가에서 감소로 변화하는 변곡점에서의 저장탄성률을 A, 감소에서 증가로 바뀌는 변곡점에서의 저장탄성률을 B로 한 경우의 비율 A/B가 10 미만인 것을 사용하고,
    상기 도전성 페이스트로서 가열에 의해 상호 합금화되는 2 종 이상의 금속으로 이루어진 금속분을 포함하는 것을 사용하는
    것을 특징으로 하는 다층 배선 기판.
KR1020117021603A 2009-03-12 2010-03-09 다층 배선 기판의 제조 방법과 이에 의해 수득되는 다층 배선 기판 KR101114058B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2009059375 2009-03-12
JPJP-P-2009-059375 2009-03-12
JPJP-P-2009-171229 2009-07-22
JP2009171229 2009-07-22
PCT/JP2010/001656 WO2010103805A1 (ja) 2009-03-12 2010-03-09 多層配線基板の製造方法及びそれにより得られる多層配線基板

Publications (2)

Publication Number Publication Date
KR20110112877A true KR20110112877A (ko) 2011-10-13
KR101114058B1 KR101114058B1 (ko) 2012-03-13

Family

ID=42728101

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117021603A KR101114058B1 (ko) 2009-03-12 2010-03-09 다층 배선 기판의 제조 방법과 이에 의해 수득되는 다층 배선 기판

Country Status (8)

Country Link
US (2) US8756805B2 (ko)
EP (1) EP2408285B1 (ko)
JP (1) JP4778114B2 (ko)
KR (1) KR101114058B1 (ko)
CN (1) CN102369791B (ko)
HK (1) HK1167776A1 (ko)
TW (1) TWI419633B (ko)
WO (1) WO2010103805A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5693940B2 (ja) 2010-12-13 2015-04-01 株式会社トクヤマ セラミックスビア基板、メタライズドセラミックスビア基板、これらの製造方法
JP4795488B1 (ja) * 2011-01-18 2011-10-19 パナソニック株式会社 配線基板、配線基板の製造方法、及びビアペースト
KR20130066929A (ko) * 2011-12-13 2013-06-21 한국전자통신연구원 패턴 형성 조성물 및 이를 이용한 패턴 형성 방법
WO2013096846A1 (en) * 2011-12-21 2013-06-27 Lawrence Livermore National Security, Llc Method of fabricating electrical feedthroughs using extruded metal vias
JP6464341B2 (ja) * 2014-10-30 2019-02-06 国立研究開発法人産業技術総合研究所 レーザ照射による金属粉末を用いた金属造形物作成法、そのための形成材料、及び作成された構造体
US10263320B2 (en) * 2015-07-17 2019-04-16 Ohio State Innovation Foundation Methods of making stretchable and flexible electronics
CN110088895B (zh) * 2016-12-28 2023-05-23 拓自达电线株式会社 散热基材、散热电路结构体及其制造方法
CN111491458A (zh) * 2019-01-25 2020-08-04 鹏鼎控股(深圳)股份有限公司 电路板及其制作方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4544801A (en) * 1982-06-28 1985-10-01 International Business Machines Corporation Circuit board including multiple wire photosensitive adhesive
JPH04191678A (ja) 1990-11-27 1992-07-09 Toshiba Corp 集積回路検査装置
US5403869A (en) * 1992-08-17 1995-04-04 Hitachi Chemical Company, Ltd. Adhesive of epoxy resins, epoxy-modified polybutadiene and photoinitiator
JP2603053B2 (ja) 1993-10-29 1997-04-23 松下電器産業株式会社 ビアホール充填用導体ペースト組成物並びにそれを用いた両面及び多層プリント基板とその製造方法
CA2196024A1 (en) * 1996-02-28 1997-08-28 Craig N. Ernsberger Multilayer electronic assembly utilizing a sinterable composition and related method of forming
JPH1072752A (ja) * 1996-05-15 1998-03-17 Matsushita Electric Ind Co Ltd プリント配線板用不織布基材とこれを用いたプリプレグ
JP2002232147A (ja) 2001-01-31 2002-08-16 Purintekku:Kk 多層配線板およびその製造方法
JP2002329974A (ja) * 2001-05-01 2002-11-15 Nitto Denko Corp 配線基板及びその製造方法
JP2004002789A (ja) * 2002-04-03 2004-01-08 Sekisui Chem Co Ltd 離型フィルム、積層離型フィルム及び基板の製造方法
WO2003105160A1 (ja) 2002-05-31 2003-12-18 タツタ電線株式会社 導電性ペースト、これを用いた多層基板及びその製造方法
JP2004158651A (ja) * 2002-11-06 2004-06-03 Murata Mfg Co Ltd 樹脂基板の製造方法、樹脂多層基板の製造方法、および樹脂基板
JP4747707B2 (ja) * 2004-11-09 2011-08-17 ソニー株式会社 多層配線基板及び基板製造方法
WO2006080073A1 (ja) * 2005-01-27 2006-08-03 Matsushita Electric Industrial Co., Ltd. 多層回路基板の製造方法、多層回路基板
SG169322A1 (en) * 2005-04-27 2011-03-30 Hitachi Chemical Co Ltd Composite, prepreg, laminated plate clad with metal foil, material for connecting circuit board, and multilayer printed wiring board and method for manufacture thereof
JP4689375B2 (ja) 2005-07-07 2011-05-25 富士通株式会社 積層基板および該積層基板を有する電子機器
TW200740334A (en) * 2005-10-20 2007-10-16 Matsushita Electric Ind Co Ltd Multilayer printed wiring board and its manufacturing method
JP5098646B2 (ja) * 2005-12-12 2012-12-12 パナソニック株式会社 回路基板の製造方法
JP2007161797A (ja) * 2005-12-12 2007-06-28 Matsushita Electric Ind Co Ltd プリプレグの特性試験方法
JP5109283B2 (ja) * 2006-04-20 2012-12-26 パナソニック株式会社 回路基板の製造方法
JP5214154B2 (ja) * 2007-01-19 2013-06-19 住友電気工業株式会社 プリント配線板およびその製造方法
JP2008205111A (ja) * 2007-02-19 2008-09-04 Fujitsu Ltd 配線基板および半導体装置、配線基板の製造方法
JP4787195B2 (ja) * 2007-03-26 2011-10-05 三菱樹脂株式会社 ビアホール充填用導電性ペースト組成物とそれを用いた多層配線基板

Also Published As

Publication number Publication date
CN102369791A (zh) 2012-03-07
CN102369791B (zh) 2013-11-13
HK1167776A1 (en) 2012-12-07
WO2010103805A1 (ja) 2010-09-16
US20140138126A1 (en) 2014-05-22
EP2408285A1 (en) 2012-01-18
US8756805B2 (en) 2014-06-24
TWI419633B (zh) 2013-12-11
EP2408285A4 (en) 2017-11-22
JPWO2010103805A1 (ja) 2012-09-13
EP2408285B1 (en) 2018-11-14
TW201043109A (en) 2010-12-01
US20120037409A1 (en) 2012-02-16
US9420706B2 (en) 2016-08-16
JP4778114B2 (ja) 2011-09-21
KR101114058B1 (ko) 2012-03-13

Similar Documents

Publication Publication Date Title
KR101114058B1 (ko) 다층 배선 기판의 제조 방법과 이에 의해 수득되는 다층 배선 기판
JP4191678B2 (ja) 導電性ペースト、これを用いた多層基板及びその製造方法
EP2180772A1 (en) Multilayered wiring board and semiconductor device
US7183497B2 (en) Multilayer wiring board
JP5333702B1 (ja) フレキシブル配線基板とその製造方法と、これを用いた実装製品と、フレキシブル多層配線基板
JP5333701B1 (ja) 配線基板とその製造方法
EP1814373A1 (en) Multilayer printed wiring board and its manufacturing method
JP4949802B2 (ja) 導電性ペースト及びこれを用いた多層基板
TW201206295A (en) Multilayer wiring substrate, and method for producing multilayer wiring substrate
JP5064842B2 (ja) 金属箔、それを用いた金属ベース回路基板、金属ベース多層回路基板の製造方法
JP2006156432A (ja) 多層プリント配線板の製造方法
JP2004055543A (ja) 導電性ペースト
JP4481733B2 (ja) 多層配線基板用導電性ペースト組成物
Weinhold et al. How advanced low coefficient of thermal expansion (CTE) laminates and prepregs can improve the reliability of printed circuit boards (PCBs)
WO2013099204A1 (ja) 配線基板とその製造方法
JP2012169500A (ja) 電子部品内蔵モジュール、電子部品内蔵モジュールの製造方法及び電子部品内蔵モジュール用層間絶縁シート
JP2007083662A (ja) 積層板および配線板
JP2005101163A (ja) プリプレグならびにこれを用いたプリント配線板用積層板およびプリント配線板
JP2004080027A (ja) 片面積層配線基板およびその製造方法
JPH05291750A (ja) 金属芯入り印刷配線用基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20141015

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170120

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180119

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20200128

Year of fee payment: 9