JP2012169500A - 電子部品内蔵モジュール、電子部品内蔵モジュールの製造方法及び電子部品内蔵モジュール用層間絶縁シート - Google Patents
電子部品内蔵モジュール、電子部品内蔵モジュールの製造方法及び電子部品内蔵モジュール用層間絶縁シート Download PDFInfo
- Publication number
- JP2012169500A JP2012169500A JP2011030222A JP2011030222A JP2012169500A JP 2012169500 A JP2012169500 A JP 2012169500A JP 2011030222 A JP2011030222 A JP 2011030222A JP 2011030222 A JP2011030222 A JP 2011030222A JP 2012169500 A JP2012169500 A JP 2012169500A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- electronic component
- temperature
- module
- component built
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
Abstract
【解決手段】電子部品内蔵モジュールは、配線パターンと、配線パターンと電気的に接続する電子部品と、電子部品が搭載される第1樹脂と、電子部品と第1樹脂とを覆う第2樹脂と、を有し、第1樹脂は、未硬化の状態で、示差走査熱量測定により測定した発熱量が温度に対して発熱ピークを含み、常温より高い温度かつ発熱ピーク以下の範囲で、発熱ピークの発熱量の1/10の発熱量となる温度の上限が100℃以上となる。
【選択図】図3
Description
図1は、本実施形態に係る電子部品内蔵モジュールの断面図である。また、図2は、図1に示す電子部品内蔵モジュールのII−II線断面斜視図である。図1に示すように、電子部品内蔵モジュール10は、第1配線層32と、第2配線層33と、第3配線層31と、電子部品50と、第1樹脂22と、第2樹脂23と、基材21と、を有する。なお、電子部品内蔵モジュール10は、第1配線層32と、第2配線層33との間に、電子部品接続部材34と、層間接続部材36と、電子部品50と、第1樹脂22と、第2樹脂23とが配置されている。また、電子部品50は、第2配線層33側に電極51を含んでいる。電極51は、電子部品接続部材34を介して第2配線層33と接続している。
以下、評価例を用いて説明する。ここで、図1に示す電子部品内蔵モジュール10の評価例及び比較例を下記表1の組成に示す材料を用いて作成した。
図7は、示差走査熱量測定の説明図である。示差走査熱量測定装置100は、電気炉101と、ヒートシンク102と、試料ホルダ105と、試料ホルダ106と、示差熱電対110と、示差走査熱量回路111とを含んでいる。試料ホルダ105は、基準物質Zを収容する。また、試料ホルダ106は、測定試料Qを収容する。示差熱電対110は、基準物質Zと、測定試料Qとに接続されている。示差走査熱量回路111が、所定のプログラムでヒートシンク内の温度を変化させ、基準物質Zと、測定試料Qとの温度差から吸熱又は発熱ピークを検出することができる。
次に、評価例及び比較例の電子部品搭載試験を行った。部品搭載温度を70℃とし、電子部品であるベアチップ状のICをダイボンダ−装置で評価例1、評価例2及び比較例1の樹脂を含むシート状の層間絶縁シート(厚さ45μm)の上へ搭載圧力2N、印圧10秒で搭載した。ベアチップ状ICは、電極のついていない面が評価例1、評価例2及び比較例1の樹脂を含むシート状の層間絶縁シートの上へ接触するように搭載した。部品搭載性の評価として、電子部品搭載試験の開始直後、開始から30分後、1時間後、5時間後にベアチップ状ICを評価例1、評価例2及び比較例1の樹脂を含むシート状の層間絶縁シートの上へ搭載した。その後、オートクレーブにより150℃の熱処理を施し、評価例1、評価例2及び比較例1の樹脂を含むシート状の層間絶縁シートの上にベアチップ状ICを固定した。評価例1、評価例2及び比較例1の樹脂を含むシート状の層間絶縁シートからベアチップ状ICを剥離し、剥離箇所の評価例1、評価例2及び比較例1の樹脂表面を観察し、表面にボイド発生痕跡のあるものを×、表面にボイド発生痕跡のなく、全面が密着していたものを○として評価した。評価結果を表1に示す。
次に、評価例及び比較例の電子部品搭載試験を行った。部品搭載温度を70℃とし、電子部品であるベアチップ状のICをダイボンダ−装置で評価例1、評価例2及び比較例1の樹脂を含むシート状の層間絶縁シート(厚さ45μm)の上へ搭載圧力2N、印圧10秒で搭載した。ベアチップ状ICは、電極のついていない面が評価例1、評価例2及び比較例1の樹脂を含むシート状の層間絶縁シートの上へ接触するように搭載した。その後、オートクレーブにより150℃の熱処理を施し、評価例1、評価例2及び比較例1の樹脂を含むシート状の層間絶縁シートの上にベアチップ状ICを固定した。次に、上述した第2樹脂を含む電子部品埋め込みシートを用意した。ベアチップ状ICを覆うように、電子部品埋め込みシートを評価例1、評価例2及び比較例1の樹脂を含むシート状の層間絶縁シートへ被せ、温度条件110℃にて、真空ラミネータを用いて部品を埋没させる様に貼り付け、さらに170℃30分の第2の加熱工程を行った。電子部品が埋没された評価例1、評価例2及び比較例1の試料を樹脂埋め研磨やFIB等で断面が分かるように加工し、図1に示す第1樹脂22の厚みと同じ搭載部品下の厚みt1を計測した。搭載部品下の厚みt1の狙い値は45μmである。また、図1に示す電子部品50の第2配線層33迄の距離と同じ搭載部品上の厚みt2を計測した。沈み込み量が10μmを超える試料を×として、表1に記載した。また、評価例1及び比較例1の実測値を下記に表2に示す。
次に、評価例及び比較例の電子部品の位置ずれ量測定試験を行った。電子部品内蔵モジュールの基板サイズを150mm×150mmとし、電子部品内蔵モジュールの基板の基板中央よりに、100mm×100mmの範囲でベアチップ状のICを121個均等に搭載した。部品搭載温度を70℃とし、電子部品であるベアチップ状のICをダイボンダ−装置で評価例1、評価例2及び比較例1の樹脂を含むシート状の層間絶縁シート(厚さ45μm)の上へ搭載圧力2N、印圧10秒で搭載した。ベアチップ状ICは、電極のついていない面が評価例1、評価例2及び比較例1の樹脂を含むシート状の層間絶縁シートの上へ接触するように搭載した。その後、オートクレーブにより、150℃の熱処理を施し、評価例1、評価例2及び比較例1の樹脂を含むシート状の層間絶縁シートの上にベアチップ状ICを固定した。次に、上述した第2樹脂を含む電子部品埋め込みシートを用意した。ベアチップ状ICを覆うように、電子部品埋め込みシートを評価例1、評価例2及び比較例1の樹脂を含むシート状の層間絶縁シートへ被せ、真空ラミネータにより貼り付け、さらに、170℃30分の第2の加熱工程を行った。図9は、部品位置ずれ量の評価における電子部品内蔵モジュールの評価位置を示す説明図である。図9の位置P1からP8の8カ所について、ベアチップ状ICを表面から削り出し、ベアチップ状ICの搭載予定位置からの位置ずれ量を測定した。位置ずれ量が50μm以下の場合は、部品位置ずれ量の評価を○とした。位置ずれ量が50μmを超える場合は、部品位置ずれ量の評価を×とした。部品位置ずれ量の評価を表1に示す。また、図9の評価位置である位置P1からP8の8カ所の実装位置及び評価例1及び比較例1の実測値を下記に表3に示す。
21 基材
22 第1樹脂
22a 樹脂表面
23 第2樹脂
31 第3配線層
32 第1配線層
33 第2配線層
34 電子部品接続部材
36 層間接続部材
50 電子部品
51 電極
100 示差走査熱量測定装置
Claims (15)
- 配線パターンと、
前記配線パターンと電気的に接続する電子部品と、
前記電子部品が搭載される第1樹脂と、
前記電子部品と第1樹脂とを覆う第2樹脂と、を有し、
前記第1樹脂は、未硬化の状態で、示差走査熱量測定により測定した発熱量が温度に対して発熱ピークを含み、常温より高い温度かつ前記発熱ピークの温度以下の範囲で、前記発熱ピークの発熱量の1/10の発熱量となる温度の上限が100℃以上となることを特徴とする電子部品内蔵モジュール。 - 前記発熱ピークは、140℃以上160℃以下の範囲で発現する請求項1に記載の電子部品内蔵モジュール。
- 前記第1樹脂は、常温で固形の樹脂シート状に加工されたものを使用して形成される請求項1又は2に記載の電子部品内蔵モジュール。
- 前記第1樹脂に埋没される埋没配線パターンを有し、前記埋没配線パターンの層厚は、50μm以下である請求項1から3のいずれか1項に記載の電子部品内蔵モジュール。
- 前記第1樹脂の厚みは、前記埋没配線パターンの層厚よりも厚く、前記第1樹脂と前記埋没配線パターンの厚みの差が50μm以下である請求項4に記載の電子部品内蔵モジュール。
- 前記電子部品は複数であり、前記第1樹脂に複数の電子部品が搭載されている請求項1から5のいずれか1項に記載の電子部品内蔵モジュール。
- 第1樹脂を未硬化状態のシート状に形成する工程と、
前記第1樹脂上に電子部品を搭載する工程と、
前記第1樹脂を加熱する工程と、
第2樹脂に前記電子部品を埋没させる工程と、
を含み、
前記第1樹脂は、未硬化の状態で、示差走査熱量測定により測定した発熱量が温度に対して発熱ピークを含み、
前記電子部品を搭載する工程は、常温より高い温度かつ前記発熱ピークの温度以下の範囲で、前記発熱ピークの発熱量の1/10以下の発熱量となる温度に前記第1樹脂を昇温し、電子部品を搭載することを特徴とする電子部品内蔵モジュールの製造方法。 - 前記第1樹脂を加熱する工程は、前記発熱ピークの発熱量に対して、8/10以上となる発熱量の温度まで前記第1樹脂を昇温し、前記第1樹脂の硬さを硬くする請求項7に記載の電子部品内蔵モジュールの製造方法。
- 前記電子部品を搭載する工程は、50℃以上80℃以下の範囲で前記第1樹脂を昇温し、電子部品を搭載する請求項7又は8に記載の電子部品内蔵モジュールの製造方法。
- 前記第1樹脂を加熱する工程は、温度を140℃以上160℃以下とし、前記第1樹脂の硬化を進行させ、前記第1樹脂の硬さを硬くする請求項7から9のいずれか1項に記載の電子部品内蔵モジュールの製造方法。
- 前記電子部品は複数であり、前記電子部品を搭載する工程は、前記第1樹脂上に複数の電子部品を搭載する請求項7から10のいずれか1項に記載の電子部品内蔵モジュールの製造方法。
- 電子部品を搭載し、かつ電子部品内蔵モジュール内の層間絶縁をする層間絶縁シートであって、
前記層間絶縁シートは、第1樹脂を含み、
前記第1樹脂は、未硬化の状態で、示差走査熱量測定により測定した発熱量が温度に対して発熱ピークを含み、常温より高い温度かつ前記発熱ピークの温度以下の範囲で、前記発熱ピークの発熱量の1/10以下の発熱量となる温度の上限が100℃以上となることを特徴とする電子部品内蔵モジュール用層間絶縁シート。 - 前記第1樹脂は、エポキシ樹脂、硬化剤、触媒及びフィラーを含む請求項12に記載の電子部品内蔵モジュール用層間絶縁シート。
- 前記第1樹脂は、前記触媒の量の増減により、示差走査熱量測定により測定した発熱量が温度に対して発熱ピークの温度が変化する請求項13に記載の電子部品内蔵モジュール用層間絶縁シート。
- 前記発熱ピークは、140℃以上160℃以下の範囲で発現する請求項12から14のいずれか1項に記載の電子部品内蔵モジュール用層間絶縁シート。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011030222A JP5413382B2 (ja) | 2011-02-15 | 2011-02-15 | 電子部品内蔵モジュールの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011030222A JP5413382B2 (ja) | 2011-02-15 | 2011-02-15 | 電子部品内蔵モジュールの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012169500A true JP2012169500A (ja) | 2012-09-06 |
JP5413382B2 JP5413382B2 (ja) | 2014-02-12 |
Family
ID=46973362
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011030222A Active JP5413382B2 (ja) | 2011-02-15 | 2011-02-15 | 電子部品内蔵モジュールの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5413382B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020050842A (ja) * | 2018-09-28 | 2020-04-02 | 積水化学工業株式会社 | 樹脂材料及び多層プリント配線板 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005322769A (ja) * | 2004-05-10 | 2005-11-17 | Shinko Electric Ind Co Ltd | 電子部品実装構造の製造方法 |
JP2008001871A (ja) * | 2006-06-26 | 2008-01-10 | Nippon Zeon Co Ltd | ワニスの製造方法およびワニスよりなる成形物 |
JP2008115365A (ja) * | 2006-10-11 | 2008-05-22 | Hitachi Chem Co Ltd | ポリアミドイミド、ポリアミドイミドの製造方法、並びにポリアミドイミドを含む樹脂組成物及び樹脂ワニス |
WO2009074303A1 (en) * | 2007-12-12 | 2009-06-18 | Atotech Deutschland Gmbh | Solid powder formulations for the preparation of resin-coated foils and their use in the manufacture of printed circuit boards |
WO2010101167A1 (ja) * | 2009-03-05 | 2010-09-10 | 日本電気株式会社 | 半導体装置及びその製造方法 |
WO2010103695A1 (ja) * | 2009-03-09 | 2010-09-16 | 株式会社村田製作所 | 部品内蔵モジュールの製造方法及び部品内蔵モジュール |
-
2011
- 2011-02-15 JP JP2011030222A patent/JP5413382B2/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005322769A (ja) * | 2004-05-10 | 2005-11-17 | Shinko Electric Ind Co Ltd | 電子部品実装構造の製造方法 |
JP2008001871A (ja) * | 2006-06-26 | 2008-01-10 | Nippon Zeon Co Ltd | ワニスの製造方法およびワニスよりなる成形物 |
JP2008115365A (ja) * | 2006-10-11 | 2008-05-22 | Hitachi Chem Co Ltd | ポリアミドイミド、ポリアミドイミドの製造方法、並びにポリアミドイミドを含む樹脂組成物及び樹脂ワニス |
WO2009074303A1 (en) * | 2007-12-12 | 2009-06-18 | Atotech Deutschland Gmbh | Solid powder formulations for the preparation of resin-coated foils and their use in the manufacture of printed circuit boards |
WO2010101167A1 (ja) * | 2009-03-05 | 2010-09-10 | 日本電気株式会社 | 半導体装置及びその製造方法 |
WO2010103695A1 (ja) * | 2009-03-09 | 2010-09-16 | 株式会社村田製作所 | 部品内蔵モジュールの製造方法及び部品内蔵モジュール |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020050842A (ja) * | 2018-09-28 | 2020-04-02 | 積水化学工業株式会社 | 樹脂材料及び多層プリント配線板 |
JP7226954B2 (ja) | 2018-09-28 | 2023-02-21 | 積水化学工業株式会社 | 樹脂材料及び多層プリント配線板 |
Also Published As
Publication number | Publication date |
---|---|
JP5413382B2 (ja) | 2014-02-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5771987B2 (ja) | 多層回路基板、絶縁シート、および多層回路基板を用いた半導体パッケージ | |
TWI538579B (zh) | Multi - layer circuit board and multilayer circuit board manufacturing method | |
TWI405523B (zh) | 積層體、基板之製造方法、基板以及半導體裝置 | |
JP5309352B2 (ja) | 電子部品内蔵モジュール用層間絶縁シート、電子部品内蔵モジュール及び電子部品内蔵モジュールの製造方法 | |
JP5064842B2 (ja) | 金属箔、それを用いた金属ベース回路基板、金属ベース多層回路基板の製造方法 | |
US11490513B2 (en) | Metal base circuit board and method of manufacturing the metal base circuit board | |
KR101409048B1 (ko) | 회로 기판의 제조 방법, 반도체 제조 장치, 회로 기판 및 반도체 장치 | |
JP7272392B2 (ja) | 樹脂組成物 | |
JP2004274035A (ja) | 電子部品内蔵モジュールとその製造方法 | |
JP6176294B2 (ja) | 支持体付き樹脂シート | |
JP5354841B2 (ja) | 半導体装置及びその製造方法 | |
JP5413382B2 (ja) | 電子部品内蔵モジュールの製造方法 | |
JP2009091566A (ja) | 接着剤組成物およびそれを用いた接着剤シート | |
JPWO2008123248A1 (ja) | 基材付絶縁シート、多層プリント配線板、半導体装置および多層プリント配線板の製造方法 | |
JP7225553B2 (ja) | ソルダーレジスト形成用の樹脂シート | |
TW202012075A (zh) | 磁性糊料 | |
JP6439960B2 (ja) | 絶縁樹脂シート、並びにそれを用いた回路基板および半導体パッケージ | |
CN107851624A (zh) | 功率模块用基板、功率模块用电路基板和功率模块 | |
JP5163279B2 (ja) | 積層板の製造方法、積層板、回路板、半導体パッケージ用基板および半導体装置 | |
CN111315129A (zh) | 软性电阻电容复合铜膜结构与使用该软性电阻电容复合铜膜结构的电路板结构 | |
JP5105030B2 (ja) | 基板、半導体装置および基板の製造方法 | |
JP2011187999A (ja) | 多層配線板 | |
JP2002270744A (ja) | リードフレームおよびその製造方法、ならびに熱伝導性基板の製造方法 | |
JP6610612B2 (ja) | 支持体付き樹脂シート | |
JP6413437B2 (ja) | 配線基板の製造方法、および半導体パッケージの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120709 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130425 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130528 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20130621 |
|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20130702 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130725 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131015 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131028 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5413382 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |