JP5413382B2 - 電子部品内蔵モジュールの製造方法 - Google Patents

電子部品内蔵モジュールの製造方法 Download PDF

Info

Publication number
JP5413382B2
JP5413382B2 JP2011030222A JP2011030222A JP5413382B2 JP 5413382 B2 JP5413382 B2 JP 5413382B2 JP 2011030222 A JP2011030222 A JP 2011030222A JP 2011030222 A JP2011030222 A JP 2011030222A JP 5413382 B2 JP5413382 B2 JP 5413382B2
Authority
JP
Japan
Prior art keywords
resin
electronic component
temperature
mounting
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011030222A
Other languages
English (en)
Other versions
JP2012169500A (ja
Inventor
善一 金丸
高章 森田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2011030222A priority Critical patent/JP5413382B2/ja
Publication of JP2012169500A publication Critical patent/JP2012169500A/ja
Application granted granted Critical
Publication of JP5413382B2 publication Critical patent/JP5413382B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19Manufacturing methods of high density interconnect preforms
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19Manufacturing methods of high density interconnect preforms
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73267Layer and HDI connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は電子部品内蔵モジュールの製造方法に関する。
近年、回路基板は、高密度化が進んでいる。配線を高密度で配置できる基板として、電子部品を内蔵する電子部品実装が提案されている。
例えば、特許文献1には、基板上に第1の未硬化樹脂層を形成する工程と、前記第1の未硬化樹脂層上に電子部品を配置する工程と、前記電子部品を被覆する第2の未硬化樹脂層を形成する工程と、熱処理することにより、前記第1及び第2の未硬化樹脂層を硬化させて、前記電子部品が埋設された絶縁層を得る工程とを有することを特徴とする電子部品実装構造の製造方法が記載されている。
特開2005−322769号公報
しかしながら、第1の未硬化樹脂層上に電子部品を配置する工程では、熱に対する粘度安定性が悪い場合、同一ボード上に複数の電子部品を搭載する場合、搭載時間が長くなるに従い、未硬化樹脂層の硬化が進行し電子部品との密着が低下するおそれがあり、搭載時間毎に搭載条件を変更しなければならない場合がある。
本発明は、上記に鑑みてなされたものであって、電子部品が安定して内蔵される電子部品内蔵モジュールの製造方法を提供することを目的とする。
上述した課題を解決し、目的を達成するために電子部品内蔵モジュールの製造方法は、第1樹脂を未硬化状態のシート状に形成する工程と、前記第1樹脂上に電子部品を搭載する工程と、前記第1樹脂を加熱する工程と、第2樹脂に前記電子部品を埋没させる工程と、を含み、前記第1樹脂は、未硬化の状態で、示差走査熱量測定により測定した発熱量が温度に対して発熱ピークを含み、前記電子部品を搭載する工程は、常温より高い温度かつ前記発熱ピークの温度以下の範囲で、前記発熱ピークの発熱量の1/10以下の発熱量となる温度に前記第1樹脂を昇温し、電子部品を搭載することを特徴とする。
これにより、搭載条件として昇温する温度が発熱ピークの発熱量の1/10以下の発熱量が続く領域までであれば、電子部品が搭載される間に未硬化の第1樹脂の粘度が変化(増加)することが低減される。このため、同一ボード上に複数の電子部品を搭載する場合、同一搭載条件で搭載しても、第1樹脂と電子部品との密着不良を抑制できる。
本発明の望ましい態様として、前記第1樹脂を加熱する工程は、前記発熱ピークの発熱量に対して、8/10以上となる発熱量の温度まで前記第1樹脂を昇温し、前記第1樹脂の硬さを硬くすることが好ましい。これにより、未硬化の第1樹脂は短時間で樹脂硬化が進行し、樹脂が硬くなることで電子部品を固定できる。その結果、後の工程で、電子部品の沈み込みや横ズレの発生を低減できる。また、硬化時に過剰な温度をかけることがないため、電子部品内蔵モジュールの反りを低減できる。その結果、搬送不具合による歩留まり低下を抑制し、配線を形成する精度が向上し、電子部品内蔵モジュールの配線をより高密度にできる。
本発明の望ましい態様として、前記電子部品を搭載する工程は、40℃以上90℃以下の範囲で前記第1樹脂を昇温し、電子部品を搭載することが好ましく、50℃以上80℃以下の範囲で前記第1樹脂を昇温し、電子部品を搭載することがより好ましい。これにより、未硬化の第1樹脂にタック性が発現する。その結果、安定して電子部品を第1樹脂に搭載できる。
本発明の望ましい態様として、未硬化の前記第1樹脂を加熱する工程は、温度を140℃以上160℃以下とし、前記第1樹脂の硬化を進行させ、硬さを硬くすることが好ましい。これにより、第1樹脂が硬くなり電子部品が固定でき、後の工程で、電子部品の沈み込みや横ズレを低減できる。また、樹脂の収縮に伴う電子部品内蔵モジュールの反りを低減できる。その結果、搬送不具合による歩留まり低下を抑制し、配線を形成する精度が向上し、電子部品内蔵モジュールの配線をより高密度にできる。
本発明の望ましい態様として、前記電子部品は複数であり、前記電子部品を搭載する工程は、前記第1樹脂上に複数の電子部品を搭載することが好ましい。例えば、搭載される電子部品が多いほど、電子部品の搭載時間が長くなるが、この場合でも電子部品の搭載不良が低減されているので電子部品を多く搭載する電子部品内蔵モジュールを製造できる。製造の途中工程に形成され、電子部品内蔵モジュールの集合体である基板全体に搭載する電子部品を高密度とする場合、例えば、同一基板上に100個以上の電子部品を載置する場合、電子部品同士の間隔が例えば1mm以下であっても、電子部品の位置精度が向上しているので干渉(搭載部品同士の接触)することがない。また、搭載条件を変えることなく製造しても、電子部品が搭載される間に第1樹脂の粘度が増加するおそれが低減されているので、電子部品との密着不良を少なくできる。その結果、電子部品内蔵モジュールが含む電子部品を高密度にできる。
本発明の電子部品内蔵モジュールの製造方法によれば、内蔵する電子部品の位置精度が向上する。
図1は、本実施形態に係る電子部品内蔵モジュールの断面図である。 図2は、図1に示す電子部品内蔵モジュールのII−II線断面斜視図である。 図3は、本実施形態に係る電子部品内蔵モジュールを構成する第1樹脂の特性を示す説明図である。 図4は、本実施形態に係る電子部品内蔵モジュールにおいて、第1配線層を第1樹脂が覆う構造を示す拡大図である。 図5は、電子部品内蔵モジュールの製造方法の一例を示すフローチャートである。 図6−1は、本実施形態に係る電子部品内蔵モジュールの製造方法の説明図である。 図6−2は、本実施形態に係る電子部品内蔵モジュールの製造方法の説明図である。 図6−3は、本実施形態に係る電子部品内蔵モジュールの製造方法の説明図である。 図6−4は、本実施形態に係る電子部品内蔵モジュールの製造方法の説明図である。 図7は、示差走査熱量測定の説明図である。 図8は、示差走査熱量測定装置での評価結果を示す説明図である。 図9は、部品位置ずれ量の評価における電子部品内蔵モジュールの評価位置を示す説明図である。
本発明を実施するための形態(実施形態)につき、図面を参照しつつ詳細に説明する。以下の実施形態に記載した内容により本発明が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成要素は適宜組み合わせることが可能である。
(実施形態1)
図1は、本実施形態に係る電子部品内蔵モジュールの断面図である。また、図2は、図1に示す電子部品内蔵モジュールのII−II線断面斜視図である。図1に示すように、電子部品内蔵モジュール10は、第1配線層32と、第2配線層33と、第3配線層31と、電子部品50と、第1樹脂22と、第2樹脂23と、基材21と、を有する。なお、電子部品内蔵モジュール10は、第1配線層32と、第2配線層33との間に、電子部品接続部材34と、層間接続部材36と、電子部品50と、第1樹脂22と、第2樹脂23とが配置されている。また、電子部品50は、第2配線層33側に電極51を含んでいる。電極51は、電子部品接続部材34を介して第2配線層33と接続している。
第1配線層32と、第2配線層33と、第3配線層31と、電子部品接続部材34と、層間接続部材36とは、種々の導電体(例えば、金属)で形成することができる。導電体の材料は、特に制限されず、例えば、金(Au)、銀(Ag)、銅(Cu)、ニッケル(Ni)、スズ(Sn)、クロム(Cr)、アルミニウム(Al)、タングステン(W)、鉄(Fe)、チタン(Ti)、ステンレス鋼(SUS材)等の金属導電材料が挙げられる。また、これらの中では、導電率やコストの観点から銅(Cu)を用いることが好ましい。第1配線層32と、第2配線層33と、第3配線層31とは、回路に合わせて配線パターンとなっている。電子部品接続部材34と、層間接続部材36とは、回路に合わせて、電子部品50、第1配線層32、第2配線層33のいずれか同士を電気的に導通できる配線である。
第1配線層32は、基材21の第2配線層33側の面に形成されている。基材21は、薄い板状の部材である。第3配線層31は、第1配線層32が配線されている基材21の面とは反対側の面に配置されている配線パターンである。第1配線層32は、第3配線層と基材21を貫通した内部層間接続部材(不図示)の配線パターンで接続されていてもよい。また、第2配線層33上に、他の基材を積層し、他の基材を介して反対面に他の配線層が配置してもよい。配線層と基材とは相互に積み上げられることにより多層配線を形成し、本実施形態では、上下に配線層が何層あってもよい。
電子部品50は、IC、コンデンサ、ダイオード等の電子部品であり、第1配線層32と第2配線層33との間に配置されている。電子部品50は、第1樹脂22と、第2樹脂23とで電子部品50の外周が囲われている。また、電子部品50は、第2配線層33側には、電極51が設けられている。電極51は、電子部品50と第2配線層33とを導通させる。
第1樹脂22は、第1配線層32又は基材21と対向する面と、第2樹脂23と対向する面の2つの面に配置されている。第1樹脂22は、第1配線層32に対して密着している。第1樹脂22は、詳細に後述する。
第2樹脂23は、第1樹脂22と第2配線層33との間の他の部材が配置されていない領域に配置されている。つまり、第2樹脂23は、第1樹脂22と第2配線層33との間の空間に隙間なく存在している。ここで、第2樹脂23は、シート状又はフィルム状に成型可能なものであれば特に制限されず使用可能である。第2樹脂23は、第1樹脂22と同じ樹脂としてもよく、異なる樹脂としてもよい。
電子部品内蔵モジュール10は、層間接続部材36が電子部品50の配置されていない領域に形成されている。電子部品内蔵モジュール10は、層間接続部材36の位置を組み合わせて配置することで、電子部品50と、第1配線層32と、第2配線層33とを任意の組み合わせで導通させることができる。本実施例の電子部品内蔵モジュール10は、基本的に以上のような構成である。
なお、電子部品内蔵モジュール10は、最終製品に組み込まれて、回路として使用される場合は、例えば、第2配線層33及び第3配線層31が他の電子部品と接続し、電流(電気信号)が流されることで使用される。また、電子部品内蔵モジュール10は、複数の基板が連結された状態で、最終製品に組み込まれる前に、切断されて、個別の基板として使用される場合もある。
なお、電子部品内蔵モジュール10は、第1樹脂22の厚みと第2樹脂23との厚みの合計が、電子部品50の厚みよりも厚くなる。また、図2に示すように、電子部品内蔵モジュール10は、基板面内の複数箇所に電子部品50を内蔵できる。これにより、電子部品50の搭載箇所を増やすことができる。このため、電子部品50の電子部品内蔵モジュール10あたりの密度を増やすことができる。その結果、回路が高密度となり、回路全体が省スペースで、低背となる。
ここで、電子部品内蔵モジュール10は、第1樹脂22の厚みt1が一定であることが好ましい。これにより、電子部品50の第2配線層33迄の距離(搭載部品上の厚み)t2が安定する。その結果、電子部品50と第2配線層33との間の導通距離が一定となり、抵抗ばらつきが低減される。また、電子部品50と第2配線層33との間の導通不良のおそれも低減する。
図3は、本実施形態に係る電子部品内蔵モジュールを構成する第1樹脂の特性を示す説明図である。電子部品内蔵モジュール10は、第1樹脂22の厚みt1を一定とするために、未硬化の第1樹脂22は、常温で固形の樹脂シート状に加工されて、使用されることが好ましい。また、常温でシート状であることにより、不用意な変形を伴うおそれを低減できるため、取りまわしも容易となる。常温においてシート状であるとは、第1樹脂22がタック性(粘着性)を発現していない状態をいう。タック性とは、第1樹脂22の層間絶縁シート上で粘着し、層間絶縁シート上に搭載する物を固定する力がある状態をいう。
図3に示すように、未硬化状態の第1樹脂22は、示差走査熱量測定(DSC:Differential Scanning Calorimetry)により測定した発熱量が温度に対して発熱ピークMを含んでいる。また、DSCにより測定した発熱量が常温(25℃)より高い温度かつ発熱ピークMの発現する温度以下の範囲で、発熱ピークMの発熱量の1/10以下の発熱量となる温度範囲Lの上限の温度が100℃以上となっている。
第1樹脂22に電子部品50を搭載する温度(部品搭載温度)は、発熱ピークMの発熱量の1/10以下の発熱量となる、温度範囲Lの上限温度よりも30℃以上低い温度で選定されることが好ましい。常温でシート状の第1樹脂22が、搭載に必要なタック性を有するために、部品搭載温は、40℃以上好ましくは50℃以上であることが好ましい。また、搭載した電子部品が横ズレや沈み込みを起こさないために、90℃以下、より好ましくは80℃以下であることが好ましい。このため、温度範囲Lが50℃以上110℃以下を含んでいることがより好ましい。
発熱ピークMは、140℃以上160℃以下の範囲で発現することが好ましい。発熱ピークMが160℃以下であれば、第1樹脂上に電子部品50を搭載後、所定の熱処理を加えてやることで、未硬化の第1樹脂22が容易に硬化し、電子部品50を固定できる。その結果、後述する第2樹脂23で電子部品50を埋め込む工程又は第2樹脂23を硬化させる工程で、電子部品50の沈み込みや横ズレを低減することができる。また、高い温度・長時間で加熱処理を行う必要がないので、樹脂の収縮に伴う電子部品内蔵モジュール10の反りを低減できる。その結果、配線を形成する精度が向上し、配線をより高密度にできる。また、熱処理に対応できる安価な設備が利用でき、製造コストを低減できる。発熱ピークMが140℃以上であれば、発熱ピークMの発熱量の1/10以下の発熱量の温度の上限が100℃以上となりやすくなり、同一ボード上に複数の電子部品50を搭載する場合、同一搭載条件で搭載しても、電子部品50の密着不良を低減できる。
また、後述する未硬化の第1樹脂22を加熱する工程において、加熱温度領域での発熱量は、発熱ピークMの温度での発熱量の8/10以上の発熱量であることが好ましい。これは、発熱ピークMの発熱量の8/10以上の発熱量を有すれば、第1樹脂22が加熱温度領域で十分な硬化速度を有することを意味しており、加熱温度領域で第1樹脂が硬くなることで電子部品を固定でき、電子部品の沈み込みや横ズレを低減することができる。その結果、電子部品の位置精度を向上できる。
第1の加熱工程での加熱温度は、140℃以上160℃以下とすることが好ましい。これにより、第1樹脂が硬くなり電子部品を固定でき、後の工程で、電子部品の沈み込みや横ズレを低減することができる。
また、高い温度・長時間で加熱処理を行う必要がないので、樹脂の収縮に伴う電子部品内蔵モジュールの反りを低減できる。その結果、搬送不具合による歩留まり低下を抑制し、配線を形成する精度が向上し、電子部品内蔵モジュールの配線をより高密度にできる。また、160℃程度の加熱手段は、市販のオートクレーブ(加熱加圧装置)又は乾燥装置等を利用することができるので、熱処理に対応できる安価な設備が利用でき、製造コストを低減できる。
第1樹脂22は、エポキシ樹脂、硬化剤、触媒、フィラーを含むことができる。例えば、エポキシ樹脂は、ビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂、ビフェニル型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、トリフェニルメタン型エポキシ樹脂、テトラフェニルエタン型エポキシ樹脂、フェノールアラルキル型エポキシ樹脂、ナフタレン型エポキシ樹脂、ナフトール型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、シリコン変形エポキシ樹脂等の材料が挙げられ、これらは、単独で又は複数組み合わせて使用することができ、電気特性、機械特性、吸水性、リフロー耐性等の観点から、適宜選択して用いることができる。
エポキシ樹脂は、シート加工後のハンドリングを良くするため、上述した材料の中で固形と液状の2種類以上を組み合わせて、形成することが好ましい。エポキシ樹脂は、例えば、液状のビスフェノールA型エポキシ樹脂と、固形のビスフェノールA型エポキシ樹脂とを組み合わせて形成される。また、他の例として、エポキシ樹脂は、液状のビスフェノールA型エポキシ樹脂と、固形のジシクロペンタジエン型エポキシ樹脂とを組み合わせて形成される。また、他の例として、エポキシ樹脂は、液状のビスフェノールA型エポキシ樹脂と、固形のナフタレン型エポキシ樹脂とを組み合わせて形成される。
第1樹脂22は、流動性を抑制するフェノキシ樹脂又は熱可塑性樹脂を添加成分として含んでもよい。また、第1樹脂22は、硬化剤としてシアノグアニジンを含んでもよい。シアノグアニジンは、エポキシ樹脂のエポキシ当量に対して0.4当量以上1.0当量以下、含んでいることが好ましい。
第1樹脂22は、触媒としてトリフェニルフォスフィン、テトラフェニルフォスフィン等の有機リン化合物を選択できる。また、第1樹脂22は、触媒として2−フェニル−4,5−ジヒドロキシメチルイミダゾ−ル、2−フェニル−4−メチルイミダゾ−ル、1−シアノエチル−2−ウンデシルイミダゾ−ル等のイミダゾール系触媒を選択できる。例えばこれら触媒の添加量を調整することにより、図3に示すDSCにより測定した発熱量が部品搭載温度から部品搭載温度+30℃の温度範囲で発熱ピークの発熱量の1/10以下となるように添加量を選定できる。
第1樹脂22としては、エポキシ樹脂に、フィラーを加えてもよい。なお、フィラーとしては、特に制限されないが、例えば、シリカ、タルク、炭酸カルシウム、炭酸マグネシウム、水酸化アルミニウム、水酸化マグネシウム、ホウ酸アルミウイスカ、チタン酸カリウム繊維、硫酸バリウム、アルミナ、ガラスフレーク、窒化タンタル、窒化アルミニウム、窒化ホウ素、又は、マグネシウム、ケイ素、チタン、亜鉛、カルシウム、ストロンチウム、ジルコニウム、錫、ネオジウム、サマリウム、アルミニウム、ビスマス、鉛、ランタン、リチウム及びタンタルのうち少なくとも1種の金属を含む金属酸化物粉末等が挙げられ、樹脂母材料と同様、これらも、単独で又は複数組み合わせて使用することができ、また、電気特性、機械特性、吸水性、リフロー耐性等の観点から、適宜選択して用いることができる。上述したフィラーは、充填性、機械特性(線膨張係数)等の観点から、シリカ又は溶融シリカがより好ましい。また、上述したフィラーの表面はシランカップリング剤等で表面処理されていることが好ましい。
第1樹脂22としては、フィラーを含む樹脂全体の質量を100としてフィラー添加量が30質量%以上80質量%以下であることが好ましい。また、第1樹脂22としては、フィラーを含む樹脂全体の質量を100としてフィラー添加量が70質量%以上80質量%以下であることがより好ましい。フィラーの添加量を適切にすれば、埋め込まれる電子部品との線膨張の違いによる反り等を低減することができる。
DSCにより測定した発熱量が部品搭載温度+30℃の温度で発熱ピークの発熱量の1/10以下である場合、電子部品搭載中に第1樹脂22の粘度が上昇し電子部品50の密着不良を低減できる。つまり、DSCにより測定した発熱量が部品搭載温度+30℃の温度で、発熱ピークの発熱量の1/10以上である場合、搭載時間の経過に伴い第1樹脂22の硬化が進み電子部品50が接着できない(密着不良を起こす)おそれがある。
部品搭載温度は、40℃以上90℃以下が好ましい。部品搭載温度は、50℃以上80℃以下がより好ましい。第1樹脂22が早くタック性を発現し、確実に電子部品50を接着すると共に、第1樹脂22の粘度が低下しすぎることによる電子部品50の第1樹脂22への沈み込みのおそれを低減できるからである。
図4は、本実施形態に係る電子部品内蔵モジュールにおいて、第1配線層を第1樹脂が覆う構造を示す拡大図である。つまり、第1配線層32は、第1樹脂22に埋没される埋没配線パターンとなる。図4に示すように、第1配線層32の厚みm1は、第1樹脂22の厚みt1よりも小さく、第1樹脂22が第1配線層32を覆って埋没している。ここで、第1配線層32の厚みm1は50μm以下であることが好ましい。これにより、第1樹脂22が第1配線層32を確実に覆い、気泡等のボイドのおそれを低減できる。本実施形態に係る電子部品内蔵モジュール10は、第1配線層32と電子部品50とを第1樹脂22とを介して形成できる。これにより、回路設計は自由となり、電子部品内蔵モジュール10は、高密度又は高機能とすることができる。
また、第1樹脂22の厚みt1は、第1配線層32の厚みm1よりも厚い。また、第1配線層32を覆う第1樹脂22の厚さ(第1樹脂22と第1配線層32の厚みの差)t3は50μm以下であることが好ましい。第1樹脂22と第1配線層32の厚みの差t3が50μm以下である場合、加熱処理工程による反りのおそれを低減できる。また、他の製造装置へ搬送する際に搬送不具合等による歩留まり低下を防ぐことができる。また、第2配線層33をパターニングする際に、反りによる精度低下を防ぐことができる。また、第1樹脂22と第1配線層32の厚みの差t3が薄いと厚み方向のクッション性が低下し、部品搭載時の粘度変化が搭載に与える影響がより顕著になる。本実施形態に係る電子部品内蔵モジュール10は、部品搭載時の粘度変化を低減しているので、第1樹脂を薄くでき、電子部品内蔵モジュールの低背に寄与できる。
また、本実施形態では、反りに対してよりよい効果を得ることができるため、基材21を一方の面側に配置したが、これに限定されず、両方の面に基材21を配置してもよい。配線層を3つ設けた構成としたが、これに限定されず、少なくとも1つの配線層があればよい。
次に、電子部品内蔵モジュール10の製造方法について説明する。ここで、図5は、電子部品内蔵モジュールの製造方法の一例を示すフローチャートである。図6−1から図6−4は、本実施形態に係る電子部品内蔵モジュールの製造方法の説明図である。なお、電子部品内蔵モジュール10は、マニピュレータ、樹脂硬化機能、半導体プロセス機能、レーザ照射処理、エッチング処理等、種々の機能を備える製造装置により製造することができる。なお、製造装置は、複数の装置に分離されていてもよい。また、各装置間の搬送や、部品の設置は、作業者が行ってもよい。
図5のフローチャートに沿って電子部品内蔵モジュール10の製造方法について説明する。ここで、図1から図3及び図6−1から図6−4参照する。まず、製造装置は、準備工程を行う(手順S1)。ここで、準備工程として、製造装置は、製造装置は、図6−1に示すように、露光、現像、エッチング等の処理を施して第1配線層32及び第3配線層31の配線パターンを形成し、基材21と共に第1配線層32及び第3配線層31を形成する。
次に、製造装置は、図6−2に示すように、未硬化の第1樹脂22を含む層間絶縁シート22Aを準備する。上述したように、層間絶縁シート22Aは、常温(25℃)においてシート状である。従来、液状の接着剤を使用して、その上に電子部品を搭載する製造方法がある。この従来の製造方法において、工程数が増加し製造に必要な時間が長くなると、液状の接着剤の粘度が低いため、搭載後の位置ずれにより、面方向の位置精度が悪くなるおそれがあった。また液状の接着剤の厚みが不定形であるため、厚み方向の精度も取り難く、電子部品と配線層の距離がバラバラになることにより、信頼性が低下してしまうおそれがあった。本実施形態の層間絶縁シート22Aは、厚みを定型とすることができ、電子部品の載置する位置精度を向上することができる。
また、図3に示すように、層間絶縁シート22Aは、DSCにより測定した発熱量が、温度に対して発熱ピークMを含んでいる。また、DSCにより測定した発熱量が常温(25℃)より高い温度かつ発熱ピークMの発現する温度以下の範囲で、発熱ピークMの発熱量の1/10以下の発熱量の温度範囲Lの上限の温度が100℃以上となる。これにより電子部品が搭載される間に第1樹脂の粘度が増加するおそれが低減される。このため、同一ボード(同一基板)上に複数の電子部品を搭載する場合、同一搭載条件で搭載しても、第1樹脂と電子部品との密着不良を低減できる。
第1樹脂22は、エポキシ樹脂、硬化剤、触媒、フィラーを含むことができる。例えば、エポキシ樹脂は、ビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂、ビフェニル型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、トリフェニルメタン型エポキシ樹脂、テトラフェニルエタン型エポキシ樹脂、フェノールアラルキル型エポキシ樹脂、ナフタレン型エポキシ樹脂、ナフトール型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、シリコン変形エポキシ樹脂等の材料が挙げられ、これらは、単独で又は複数組み合わせて使用することができ、電気特性、機械特性、吸水性、リフロー耐性等の観点から、適宜選択して用いることができる。
エポキシ樹脂は、シート加工後のハンドリングを良くするため、上述した材料の中で固形と液状の2種類以上を組み合わせて、形成することが好ましい。エポキシ樹脂は、例えば、液状のビスフェノールA型エポキシ樹脂と、固形のビスフェノールA型エポキシ樹脂とを組み合わせて形成される。また、他の例として、エポキシ樹脂は、液状のビスフェノールA型エポキシ樹脂と、固形のジシクロペンタジエン型エポキシ樹脂とを組み合わせて形成される。また、他の例として、エポキシ樹脂は、液状のビスフェノールA型エポキシ樹脂と、固形のナフタレン型エポキシ樹脂とを組み合わせて形成される。
第1樹脂22は、流動性を抑制するフェノキシ樹脂又は熱可塑性樹脂を添加成分として含んでもよい。また、第1樹脂22は、硬化剤としてシアノグアニジンを含んでもよい。シアノグアニジンは、エポキシ樹脂のエポキシ当量に対して0.4当量以上1.0当量以下、含んでいることが好ましい。
第1樹脂22は、触媒としてトリフェニルフォスフィン、テトラフェニルフォスフィン等の有機リン化合物を選択できる。また、第1樹脂22は、触媒として2−フェニル−4,5−ジヒドロキシメチルイミダゾ−ル、2−フェニル−4−メチルイミダゾ−ル、1−シアノエチル−2−ウンデシルイミダゾ−ル等のイミダゾール系触媒を選択できる。例えばこれら触媒の添加量を調整することにより、図3に示すDSCにより測定した発熱量の挙動を調整できる。触媒の量の増減により、示差走査熱量測定により測定した発熱量が温度に対して発熱ピークの温度範囲を変化させることができるので、所望のDSC挙動に調整することができる。
第1樹脂22としては、エポキシ樹脂に、添加剤として適宜のフィラーを加えてもよい。なお、フィラーとしては、特に制限されないが、例えば、シリカ、タルク、炭酸カルシウム、炭酸マグネシウム、水酸化アルミニウム、水酸化マグネシウム、ホウ酸アルミウイスカ、チタン酸カリウム繊維、硫酸バリウム、アルミナ、ガラスフレーク、窒化タンタル、窒化アルミニウム、窒化ホウ素、又は、マグネシウム、ケイ素、チタン、亜鉛、カルシウム、ストロンチウム、ジルコニウム、錫、ネオジウム、サマリウム、アルミニウム、ビスマス、鉛、ランタン、リチウム及びタンタルのうち少なくとも1種の金属を含む金属酸化物粉末等が挙げられ、樹脂母材料と同様、これらも、単独で又は複数組み合わせて使用することができ、また、電気特性、機械特性、吸水性、リフロー耐性等の観点から、適宜選択して用いることができる。第1樹脂22としては、充填性、機械特性(線膨張係数)等の観点から、シリカ又は溶融シリカがより好ましい。また、上述したフィラーの表面はシランカップリング剤等で表面処理されていることが望ましい。
第1樹脂22としては、フィラーを含む樹脂全体の質量を100としてフィラー添加量を30質量%以上80質量%以下とすることが好ましい。また、第1樹脂22としては、フィラーを含む樹脂全体の質量を100としてフィラー添加量を70質量%以上80質量%以下とすることがより好ましい。フィラーの添加量を適切にすれば、充填によるボイドを低減し、又は線膨張の違いによる反り等を低減することができる。
次に、第1樹脂22のシート形成方法について説明する。第1樹脂22は、エポキシ樹脂、硬化剤、触媒、フィラー等を分散しておくことが好ましい。分散は、エポキシ樹脂、硬化剤、触媒、フィラー等含む組成物を例えばN,N−ジメチルホルムアミド、1−メトキシ−2−プロパノール又は2−ブタノン等の溶媒に溶解させて行う。溶媒は、樹脂成分を溶解できれば特に限定されない。また、上述した溶媒の1種又は2種以上を溶媒としてもよい。2種以上の混合溶媒とすると、乾燥速度を調整することができる。また、フィラーが樹脂に分散するように、ボールミル又はディスパーミルにより、分散することが好ましい。
層間絶縁シート22Aは、第1樹脂22が例えばポリエチレンテレフタレート等のベース上に所定の厚みになるように塗布される。塗布された第1樹脂は、熱風又は赤外線の乾燥炉により上述した溶媒が蒸発させられる。塗布は、ドクターブレード法、スリッド法、ダイコータ、リップコータなど所定のシート厚み及び精度となるように適宜選択された方法により行われる。
次に、製造装置は、図6−2に示すように、第1配線層32上に上述した層間絶縁シート22Aを第1配線層32に、常圧ラミネータ又は真空ラミネータを用いて一定時間、加圧することで、両者を密着させた状態とする層間絶縁シート貼り付け工程を行う(手順S2)。
次に、製造装置は、電子部品を搭載する電子部品搭載工程を行う(手順S3)。具体的には、製造装置は、図6−3に示すように第1樹脂22に電子部品を搭載(載置)する。例えば、図2に示すように、電子部品50は、第1樹脂22上に多数配置される。また、電子部品50は、第1樹脂22の樹脂表面22aに搭載される。電子部品搭載工程では、製造装置がヒータを用いて加熱する。
電子部品を搭載する電子部品搭載工程では、第1樹脂22に電子部品50を搭載する温度(部品搭載温度)を40℃以上80℃以下とすることが好ましい。部品搭載温度が40℃以上である場合、第1樹脂22にタック性(粘着性)が発現し、第1樹脂22は電子部品50を密着不良なく搭載(接着)できる。また、部品搭載温度が80℃以下である場合、第1樹脂22の粘度が上昇しすぎることなく搭載時間が経過してもタック性が継続し、電子部品50と第1樹脂22との密着不良が低減され、電子部品50が第1樹脂22に搭載(接着)される。また、部品搭載温度が80℃以下である場合、電子部品50が搭載される第1樹脂22の過度な粘度低下による、電子部品50の第1樹脂22への沈み込みが低減される。
ここで、図3を参照して説明すると、電子部品を搭載する工程は、常温より高い温度かつ発熱ピークMの発熱量の1/10以下の発熱量となる、温度範囲Lの上限温度よりも、30℃以上低い温度まで第1樹脂を昇温し、電子部品を搭載することが好ましい。部品搭載温度が、上記範囲である場合、第1樹脂22の粘度が上昇しすぎることなく搭載時間が経過してもタック性が継続し、電子部品50と第1樹脂22との密着不良が低減され、電子部品50が第1樹脂22に搭載できる。
製造装置は、電子部品を搭載した状態で第1の加熱工程を行う(手順S4)。第1の加熱工程では、第1樹脂22が硬化又は半硬化し、電子部品50が第1樹脂22の表面に固着する。第1の加熱工程での加熱温度は、140℃以上160℃以下とすることが好ましい。これにより、第1樹脂が硬くなり電子部品を固定でき、後の工程で、電子部品の沈み込みや横ズレを低減することができる。また、高い温度・長時間で加熱処理を行う必要がないので、樹脂の収縮に伴う電子部品内蔵モジュールの反りを低減できる。その結果、搬送不具合による歩留まり低下を抑制し、配線を形成する精度が向上し、電子部品内蔵モジュールの配線をより高密度にできる。また、160℃程度の加熱手段は、市販のオートクレーブ(加熱加圧装置)又は乾燥装置等を利用することができるので、熱処理に対応できる安価な設備が利用でき、製造コストを低減できる。
ここで図3を参照して説明すると、第1の加熱工程は、発熱ピークMの温度の発熱量に対して、8/10以上の発熱量を有する温度領域まで加熱することが好ましい。発熱ピークM時の発熱量の8/10以上の発熱量を有することは、十分な硬化速度を有していることを意味し、短時間で樹脂の硬化を進行させ、第1樹脂を硬くして電子部品を固定することができる。
次に、製造装置は、電子部品埋め込みシート貼り付け工程を行う(手順S5)。第2樹脂23を含む電子部品埋め込みシートを用意する。そして、第2樹脂23の電子部品埋め込みシートが真空ラミネータ又は常圧ラミネータにより電子部品50に貼り付けられ、電子部品50を埋没する。例えば、ホットプレスにより、110℃、0.5MPa程度で電子部品50が埋まる高さまで、第2樹脂23を押圧し、平坦としながら第2樹脂23で電子部品を埋め込む工程を行ってもよい。
第2樹脂23は、シート状又はフィルム状に成型可能な樹脂であれば特に制限されず使用可能である。また、第2樹脂23は第1樹脂22と同じ組成もしくは類似の組成の樹脂配合物とすれば、埋没される電子部品50の上下層で物性差が生じることなく、剥離や反りの発生が低減される。
製造装置は、真空熱プレスにより第2樹脂23を硬化する第2の加熱工程を行う(手順S6)。第2の加熱工程では、例えば、160℃以上190℃以下で、真空熱プレスにより第2樹脂23を数MPaの圧力で押圧し、平坦としながら第2樹脂23を硬化させる。ここで第1樹脂22は、第1の加熱工程にて、図3に示す発熱ピークMと加熱温度を合致させることで、部品を固定できる程度まで硬化されているため、第2の加熱工程にて、さらに温度や圧力が加わっても、電子部品50の第1樹脂22への沈み込みや横ズレの発生を抑制することができる。なお、本実施形態では、図6−4に示すように第2樹脂23上面に第2配線層33を貼り付けた後、第2樹脂を加熱、加圧することで、硬化させる。これにより、製造装置は、図6−4に示すように、電子部品50が第2樹脂23によって埋まっており、かつ、第2配線層33が配置された基板を形成することができる。
製造装置は、第2配線層33に露光、現像、エッチング等により、配線パターンを形成する配線パターン工程を行う(手順S7)。製造装置は、所定位置にビアを形成する。ここで、ビアは、第1樹脂22又は第2樹脂23を貫通する穴、第2配線層33から、電子部品50の電極51まで届く穴、又は第2配線層33から、第1配線層32の金属部分まで届く穴等である。また、ビアは、レーザ加工やブラスト加工により形成することができる。
製造装置は、ビアを形成したら、導電ペーストの埋め込み又はめっき処理を行い、形成したビアに金属を充填する。なお、めっき処理は、無電解めっきを行った後、電解めっきを行っても、無電解めっきのみを行ってもよい。これにより、図1に示すように、電子部品接続部材34と、層間接続部材36とが形成される。その後、製造装置は、配線層33をパターニングすることで、図1に示すように、配線パターンを形成する。このように、金属の一部を除去することで、配線パターンとなる。なお、パターニングの方法は特に限定されず、例えば、配線形成プロセス(レジスト形成、露光、エッチング、マスク除去)により行っても、レーザ加工やブラスト加工により行ってもよい。
(評価例及び比較例の試料)
以下、評価例を用いて説明する。ここで、図1に示す電子部品内蔵モジュール10の評価例及び比較例を下記表1の組成に示す材料を用いて作成した。
Figure 0005413382
ここで、表1に示すエポキシ樹脂Aは、下記化学式1に示すビスフェノールA型エポキシ樹脂を使用した。エポキシ樹脂Aは、平均分子量590、エポキシ当量245g/eqである。また、表1に示すエポキシ樹脂Bは、下記化学式1に示すビスフェノールA型エポキシ樹脂を使用した。エポキシ樹脂Bは、平均分子量1600、エポキシ当量800g/eqである。
Figure 0005413382
また、表1に示すフェノール樹脂Aは、下記化学式2に示すフェノール樹脂(DIC株式会社製TD2093)を使用した。
Figure 0005413382
また、表1に示す硬化剤は、下記化学式3に示すシアノグアニジン(三菱化学社製DICY7)を使用した。
Figure 0005413382
また、表1に示す硬化触媒は、1−シアノエチル−2−ウンデシルイミダゾ−ル(四国化成製C11Z−CN)を使用した。
また、フィラーは、評価例1、評価例2及び比較例1のいずれも電機化学工業製FB−1SDXを使用した。フィラーは、シート総質量の(フィラーを含む樹脂全体の質量を100として)75質量%としている。また、フィラーは、信越シリコン製シランカップリング剤KMB573により表面処理されている。
また、表1に示す配合で、評価例1、評価例2及び比較例1の組成の材料を各々用意した。第1溶媒である関東化学製のN,N−ジメチルホルムアミド、及び第2溶媒である純正化学製の1−メトキシ−2−プロパノールを1:1で混合し、混合溶媒とした。評価例1、評価例2及び比較例1の組成の材料を各々用意した混合溶媒で溶解し、ボールミルで分散した。十分フィラーが分散した後、ドクターブレード法によって、ポリエチレンテレフタレート等のベース上に所定の厚みになるように、評価例1、評価例2及び比較例1の組成の材料を各々塗布し、乾燥炉により120℃で10分間乾燥させた。
(評価例及び比較例の発熱量の測定)
図7は、示差走査熱量測定の説明図である。示差走査熱量測定装置100は、電気炉101と、ヒートシンク102と、試料ホルダ105と、試料ホルダ106と、示差熱電対110と、示差走査熱量回路111とを含んでいる。試料ホルダ105は、基準物質Zを収容する。また、試料ホルダ106は、測定試料Qを収容する。示差熱電対110は、基準物質Zと、測定試料Qとに接続されている。示差走査熱量回路111が、所定のプログラムでヒートシンク内の温度を変化させ、基準物質Zと、測定試料Qとの温度差から吸熱又は発熱ピークを検出することができる。
評価例1、評価例2及び比較例1の樹脂は、測定試料Qとして示差走査熱量測定装置100で計測した。具体的には、示差走査熱量測定装置は、島津製作所製 島津熱流束示差走査熱量計DSC−50を使用した。また、昇温速度は、1℃/min、測定温度は25℃以上280℃以下である。
図8は、示差走査熱量測定装置での評価結果を示す説明図である。図8は、縦軸は熱量(W/g)、横軸は温度(℃)であり、評価例1がグラフG1、評価例2がグラフG2、比較例1がグラフG3である。グラフG1の発熱ピーク温度は152℃、発熱ピークの発熱量は、0.029(W/g)であった。グラフG2の発熱ピーク温度は、168℃、発熱ピークの発熱量は、0.023(W/g)であった。グラフG3の発熱ピーク温度は145℃、発熱ピークの発熱量は、0.023(W/g)であった。グラフG1の100℃の発熱量は、0.00071(W/g)であった。グラフG2の100℃の発熱量は、0.00095(W/g)であった。グラフG3の100℃の発熱量は、0.00628(W/g)であった。そこで、100℃の発熱量と発熱ピークの発熱量との比を求めると、グラフG1における100℃の発熱量/発熱ピークの発熱量が0.02、グラフG2における100℃の発熱量/発熱ピークの発熱量が0.04、グラフG3における100℃の発熱量/発熱ピークの発熱量が0.27であった。
図8に示すように、温度領域Aを40℃以上100℃以下とすると、温度領域Aでは、グラフG1及びグラフG2がその後の発熱のピーク値の1/10以内となっている。グラフG3は、温度領域Aにおいて、例えば100℃では発熱のピーク値の27%となってしまう。また、温度領域Bを120℃以上160℃以下とすると、発熱ピークが温度領域Bの範囲に入るのは、グラフG1のみである。
図8に示すように、硬化触媒の添加量が異なる評価例1と評価例2とは、DSCにより測定した発熱量の変化が異なる。硬化触媒の添加する量を異ならせることにより、DSCにより測定した発熱量の温度に対する挙動を調整することができる。
(評価例及び比較例の電子部品搭載試験)
次に、評価例及び比較例の電子部品搭載試験を行った。部品搭載温度を70℃とし、電子部品であるベアチップ状のICをダイボンダ−装置で評価例1、評価例2及び比較例1の樹脂を含むシート状の層間絶縁シート(厚さ45μm)の上へ搭載圧力2N、印圧10秒で搭載した。ベアチップ状ICは、電極のついていない面が評価例1、評価例2及び比較例1の樹脂を含むシート状の層間絶縁シートの上へ接触するように搭載した。部品搭載性の評価として、電子部品搭載試験の開始直後、開始から30分後、1時間後、5時間後にベアチップ状ICを評価例1、評価例2及び比較例1の樹脂を含むシート状の層間絶縁シートの上へ搭載した。その後、オートクレーブにより150℃の熱処理を施し、評価例1、評価例2及び比較例1の樹脂を含むシート状の層間絶縁シートの上にベアチップ状ICを固定した。評価例1、評価例2及び比較例1の樹脂を含むシート状の層間絶縁シートからベアチップ状ICを剥離し、剥離箇所の評価例1、評価例2及び比較例1の樹脂表面を観察し、表面にボイド発生痕跡のあるものを×、表面にボイド発生痕跡のなく、全面が密着していたものを○として評価した。評価結果を表1に示す。
表1に示すように、評価例1及び評価例2には、ボイド発生痕跡はなかった。比較例1は、開始直後の試料では、ボイド発生痕跡はなかった。比較例1の開始から30分後以降の試料は、ボイドの痕跡がみられた。評価例1及び評価例2は、部品搭載工程で安定して部品を搭載できることが分かる。
(評価例及び比較例の沈み込み量測定方法)
次に、評価例及び比較例の電子部品搭載試験を行った。部品搭載温度を70℃とし、電子部品であるベアチップ状のICをダイボンダ−装置で評価例1、評価例2及び比較例1の樹脂を含むシート状の層間絶縁シート(厚さ45μm)の上へ搭載圧力2N、印圧10秒で搭載した。ベアチップ状ICは、電極のついていない面が評価例1、評価例2及び比較例1の樹脂を含むシート状の層間絶縁シートの上へ接触するように搭載した。その後、オートクレーブにより150℃の熱処理を施し、評価例1、評価例2及び比較例1の樹脂を含むシート状の層間絶縁シートの上にベアチップ状ICを固定した。次に、上述した第2樹脂を含む電子部品埋め込みシートを用意した。ベアチップ状ICを覆うように、電子部品埋め込みシートを評価例1、評価例2及び比較例1の樹脂を含むシート状の層間絶縁シートへ被せ、温度条件110℃にて、真空ラミネータを用いて部品を埋没させる様に貼り付け、さらに170℃30分の第2の加熱工程を行った。電子部品が埋没された評価例1、評価例2及び比較例1の試料を樹脂埋め研磨やFIB等で断面が分かるように加工し、図1に示す第1樹脂22の厚みと同じ搭載部品下の厚みt1を計測した。搭載部品下の厚みt1の狙い値は45μmである。また、図1に示す電子部品50の第2配線層33迄の距離と同じ搭載部品上の厚みt2を計測した。沈み込み量が10μmを超える試料を×として、表1に記載した。また、評価例1及び比較例1の実測値を下記に表2に示す。
Figure 0005413382
表1に示すように、評価例1及び比較例1、沈み込み量は許容範囲であった。表2に示すように、評価例2の沈み込み量が10.2μmに対して、評価例1は、沈み込み量1.3μmに低減できる。また、搭載部品上の厚みt2についても、評価例2の34.3μmに対して、評価例1は、搭載部品上の厚みt2を狙い値23に近づけている。このため評価例1は、評価例2よりも搭載部品上の厚みt2を狙い値に近づけているので、電子部品と第2配線層との間の導通不良のおそれも低減することができる。
(評価例及び比較例の位置ずれ量測定試験)
次に、評価例及び比較例の電子部品の位置ずれ量測定試験を行った。電子部品内蔵モジュールの基板サイズを150mm×150mmとし、電子部品内蔵モジュールの基板の基板中央よりに、100mm×100mmの範囲でベアチップ状のICを121個均等に搭載した。部品搭載温度を70℃とし、電子部品であるベアチップ状のICをダイボンダ−装置で評価例1、評価例2及び比較例1の樹脂を含むシート状の層間絶縁シート(厚さ45μm)の上へ搭載圧力2N、印圧10秒で搭載した。ベアチップ状ICは、電極のついていない面が評価例1、評価例2及び比較例1の樹脂を含むシート状の層間絶縁シートの上へ接触するように搭載した。その後、オートクレーブにより、150℃の熱処理を施し、評価例1、評価例2及び比較例1の樹脂を含むシート状の層間絶縁シートの上にベアチップ状ICを固定した。次に、上述した第2樹脂を含む電子部品埋め込みシートを用意した。ベアチップ状ICを覆うように、電子部品埋め込みシートを評価例1、評価例2及び比較例1の樹脂を含むシート状の層間絶縁シートへ被せ、真空ラミネータにより貼り付け、さらに、170℃30分の第2の加熱工程を行った。図9は、部品位置ずれ量の評価における電子部品内蔵モジュールの評価位置を示す説明図である。図9の位置P1からP8の8カ所について、ベアチップ状ICを表面から削り出し、ベアチップ状ICの搭載予定位置からの位置ずれ量を測定した。位置ずれ量が50μm以下の場合は、部品位置ずれ量の評価を○とした。位置ずれ量が50μmを超える場合は、部品位置ずれ量の評価を×とした。部品位置ずれ量の評価を表1に示す。また、図9の評価位置である位置P1からP8の8カ所の実装位置及び評価例1及び比較例1の実測値を下記に表3に示す。
Figure 0005413382
表1に示すように、評価例1及び比較例1は、部品位置ずれ量は許容範囲であった。表3に示すように、図9の評価位置である位置P1からP8の8カ所いずれにおいても、評価例2に比べ、評価例1は位置ずれ量が小さい。評価例1は、沈み込み量を低減できるので、内蔵する電子部品の位置精度を向上することができる。
10 電子部品内蔵モジュール
21 基材
22 第1樹脂
22a 樹脂表面
23 第2樹脂
31 第3配線層
32 第1配線層
33 第2配線層
34 電子部品接続部材
36 層間接続部材
50 電子部品
51 電極
100 示差走査熱量測定装置

Claims (6)

  1. 第1樹脂を未硬化状態のシート状に形成する工程と、
    前記第1樹脂上に電子部品を搭載する工程と、
    前記第1樹脂を加熱する工程と、
    第2樹脂に前記電子部品を埋没させる工程と、
    を含み、
    前記第1樹脂は、未硬化の状態で、示差走査熱量測定により測定した発熱量が温度に対して発熱ピークを含み、
    前記電子部品を搭載する工程は、常温より高い温度かつ前記発熱ピークの温度以下の範囲で、前記発熱ピークの発熱量の1/10以下の発熱量となる温度に前記第1樹脂を昇温し、電子部品を搭載することを特徴とする電子部品内蔵モジュールの製造方法。
  2. 前記第1樹脂を加熱する工程は、前記発熱ピークの発熱量に対して、8/10以上となる発熱量の温度まで前記第1樹脂を昇温し、前記第1樹脂の硬さを硬くする請求項に記載の電子部品内蔵モジュールの製造方法。
  3. 前記電子部品を搭載する工程は、40℃以上90℃以下の範囲で前記第1樹脂を昇温し、電子部品を搭載する請求項1又は2に記載の電子部品内蔵モジュールの製造方法。
  4. 前記電子部品を搭載する工程は、50℃以上80℃以下の範囲で前記第1樹脂を昇温し、電子部品を搭載する請求項1又は2に記載の電子部品内蔵モジュールの製造方法。
  5. 前記第1樹脂を加熱する工程は、温度を140℃以上160℃以下とし、前記第1樹脂の硬化を進行させ、前記第1樹脂の硬さを硬くする請求項1から4のいずれか1項に記載の電子部品内蔵モジュールの製造方法。
  6. 前記電子部品は複数であり、前記電子部品を搭載する工程は、前記第1樹脂上に複数の電子部品を搭載する請求項1から5のいずれか1項に記載の電子部品内蔵モジュールの製造方法。
JP2011030222A 2011-02-15 2011-02-15 電子部品内蔵モジュールの製造方法 Active JP5413382B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011030222A JP5413382B2 (ja) 2011-02-15 2011-02-15 電子部品内蔵モジュールの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011030222A JP5413382B2 (ja) 2011-02-15 2011-02-15 電子部品内蔵モジュールの製造方法

Publications (2)

Publication Number Publication Date
JP2012169500A JP2012169500A (ja) 2012-09-06
JP5413382B2 true JP5413382B2 (ja) 2014-02-12

Family

ID=46973362

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011030222A Active JP5413382B2 (ja) 2011-02-15 2011-02-15 電子部品内蔵モジュールの製造方法

Country Status (1)

Country Link
JP (1) JP5413382B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7226954B2 (ja) * 2018-09-28 2023-02-21 積水化学工業株式会社 樹脂材料及び多層プリント配線板

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4541753B2 (ja) * 2004-05-10 2010-09-08 新光電気工業株式会社 電子部品実装構造の製造方法
JP2008001871A (ja) * 2006-06-26 2008-01-10 Nippon Zeon Co Ltd ワニスの製造方法およびワニスよりなる成形物
JP5245338B2 (ja) * 2006-10-11 2013-07-24 日立化成株式会社 ポリアミドイミド、ポリアミドイミドの製造方法、並びにポリアミドイミドを含む樹脂組成物及び樹脂ワニス
ATE478104T1 (de) * 2007-12-12 2010-09-15 Atotech Deutschland Gmbh Festpulverformulierungen für die zubereitung von harzbeschichteten folien und ihre verwendung bei der herstellung von leiterplatten
JPWO2010101167A1 (ja) * 2009-03-05 2012-09-10 日本電気株式会社 半導体装置及びその製造方法
JP5163806B2 (ja) * 2009-03-09 2013-03-13 株式会社村田製作所 部品内蔵モジュールの製造方法及び部品内蔵モジュール

Also Published As

Publication number Publication date
JP2012169500A (ja) 2012-09-06

Similar Documents

Publication Publication Date Title
JP5309352B2 (ja) 電子部品内蔵モジュール用層間絶縁シート、電子部品内蔵モジュール及び電子部品内蔵モジュールの製造方法
TWI538579B (zh) Multi - layer circuit board and multilayer circuit board manufacturing method
CN101983425B (zh) 多层电路板、绝缘片和使用多层电路板的半导体封装件
TWI405523B (zh) 積層體、基板之製造方法、基板以及半導體裝置
JP5344022B2 (ja) エポキシ樹脂組成物、プリプレグ、積層板、樹脂シート、プリント配線板及び半導体装置
US20080116611A1 (en) Method of Manufacturing Multilayer Wiring Board
US20110120754A1 (en) Multilayer wiring board and semiconductor device
CN1744799A (zh) 布线电路基板
US11490513B2 (en) Metal base circuit board and method of manufacturing the metal base circuit board
KR101409048B1 (ko) 회로 기판의 제조 방법, 반도체 제조 장치, 회로 기판 및 반도체 장치
JP2008213426A (ja) 金属箔、それを用いた金属ベース回路基板、金属ベース多層回路基板の製造方法
JP2004274035A (ja) 電子部品内蔵モジュールとその製造方法
JP6176294B2 (ja) 支持体付き樹脂シート
JP5354841B2 (ja) 半導体装置及びその製造方法
JP5413382B2 (ja) 電子部品内蔵モジュールの製造方法
JPWO2008123248A1 (ja) 基材付絶縁シート、多層プリント配線板、半導体装置および多層プリント配線板の製造方法
JP5163279B2 (ja) 積層板の製造方法、積層板、回路板、半導体パッケージ用基板および半導体装置
JP3833938B2 (ja) リードフレームおよびその製造方法、ならびに熱伝導性基板の製造方法
JP6610612B2 (ja) 支持体付き樹脂シート
JP5105030B2 (ja) 基板、半導体装置および基板の製造方法
CN111315129A (zh) 软性电阻电容复合铜膜结构与使用该软性电阻电容复合铜膜结构的电路板结构
JP2011187999A (ja) 多層配線板
JP3614844B2 (ja) 熱伝導基板
JP6413437B2 (ja) 配線基板の製造方法、および半導体パッケージの製造方法
JP5234729B2 (ja) 絶縁材料、配線基板及び半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120709

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130528

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20130621

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20130702

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130725

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131015

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131028

R150 Certificate of patent or registration of utility model

Ref document number: 5413382

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150