KR20110091789A - 전구체의 제조 방법, 초전도 선재의 제조 방법, 전구체 및 초전도 선재 - Google Patents

전구체의 제조 방법, 초전도 선재의 제조 방법, 전구체 및 초전도 선재 Download PDF

Info

Publication number
KR20110091789A
KR20110091789A KR1020117014873A KR20117014873A KR20110091789A KR 20110091789 A KR20110091789 A KR 20110091789A KR 1020117014873 A KR1020117014873 A KR 1020117014873A KR 20117014873 A KR20117014873 A KR 20117014873A KR 20110091789 A KR20110091789 A KR 20110091789A
Authority
KR
South Korea
Prior art keywords
layer
metal
superconducting wire
superconducting
precursor
Prior art date
Application number
KR1020117014873A
Other languages
English (en)
Other versions
KR101612149B1 (ko
Inventor
하지메 오타
Original Assignee
스미토모 덴키 고교 가부시키가이샤
도요 고한 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미토모 덴키 고교 가부시키가이샤, 도요 고한 가부시키가이샤 filed Critical 스미토모 덴키 고교 가부시키가이샤
Publication of KR20110091789A publication Critical patent/KR20110091789A/ko
Application granted granted Critical
Publication of KR101612149B1 publication Critical patent/KR101612149B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B12/00—Superconductive or hyperconductive conductors, cables, or transmission lines
    • H01B12/02—Superconductive or hyperconductive conductors, cables, or transmission lines characterised by their form
    • H01B12/06—Films or wires on bases or cores
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B13/00—Apparatus or processes specially adapted for manufacturing conductors or cables
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/01—Manufacture or treatment
    • H10N60/0268—Manufacture or treatment of devices comprising copper oxide
    • H10N60/0296—Processes for depositing or forming superconductor layers
    • H10N60/0576—Processes for depositing or forming superconductor layers characterised by the substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12535—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.] with additional, spatially distinct nonmetal component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12861—Group VIII or IB metal-base component
    • Y10T428/12944—Ni-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31678—Of metal

Abstract

초전도 선재의 제조 방법은 이하의 공정을 구비하고 있다. 제 1 금속층과, 제 1 금속층 상에 형성된 Ni층을 갖는 적층 금속을 준비한다. 적층 금속의 Ni층 상에 중간층(20)을 형성한다. 중간층(20) 상에 초전도층(30)을 형성한다. 중간층(20)을 형성하는 공정 및 초전도층(30)을 형성하는 공정 중 적어도 어느 하나 이후에 적층 금속을 열처리함으로써 적층 금속으로부터 비자성 Ni 합금층(12)을 형성한다.

Description

전구체의 제조 방법, 초전도 선재의 제조 방법, 전구체 및 초전도 선재{PRECURSOR MANUFACTURING METHOD, SUPERCONDUCTING WIRE ROD MANUFACTURING METHOD, PRECURSOR, AND SUPERCONDUCTING WIRE ROD}
본 발명은 전구체의 제조 방법, 초전도 선재의 제조 방법, 전구체 및 초전도 선재에 관한 것이다.
종래부터, 기판과, 이 기판 상에 형성된 중간층과, 이 중간층 상에 형성된 초전도층을 구비한 초전도 선재가 이용되고 있다. 이러한 초전도 선재의 기판으로서, 예컨대 일본 특허 공개 제 2006-127847호 공보(특허 문헌 1), 일본 특허 공표 평 11-504612호 공보(특허 문헌 2) 등이 이용되고 있다.
상기 특허 문헌 1에는, 무배향이며 비자성인 제 1 금속층과, 표층이 배향한 집합 조직을 갖는 제 2 금속층을 구비하고, 제 1 금속층은 제 2 금속층보다 높은 강도를 갖는 막형성용 배향 기판이 개시되어 있다. 상기 특허 문헌 2에는, 합금화된 2축 배향 조직을 갖는 금속 기판이 개시되어 있다.
특허 문헌 1 : 일본 특허 공개 제 2006-127847호 공보 특허 문헌 2 : 일본 특허 공개 평 11-504612호 공보
그러나 상기 특허 문헌 1 및 2의 기판을 이용해서 초전도 선재를 제조하기 위해서는, 상기 기판을 형성한 후에 중간층 및 초전도층을 형성할 필요가 있다. 상기 특허 문헌 1의 제 1 금속층 및 상기 특허 문헌 2의 금속 기판이 Ni(니켈) 합금의 경우, 이들 위에 중간층을 형성하고자 하면, 제 1 금속층 및 금속 기판의 표층이 산화되어 버린다. 표층이 산화되면, 이 표층 상에 중간층을 형성할 수 없다는 문제가 있었다.
또한, 상기 특허 문헌 1의 제 1 금속층이 Ni인 경우에는, 제 1 금속층의 산화가 억제된다. 이 때문에, Ni층 상에 중간층을 형성할 수 있기 때문에, 초전도 선재를 형성할 수 있다. 그러나, Ni는 강자성 금속이기 때문에, Ni의 히스테리시스 손실에 의해서 초전도 선재의 폭 방향 단부에 자계가 집중되어 버린다. 이 때문에, 초전도 선재의 히스테리시스 손실이 커진다는 문제가 있었다.
이런 이유에서, 본 발명은 상기와 같은 과제를 해결하기 위해서 이루어진 것으로, 본 발명의 목적은 히스테리시스 손실을 저감할 수 있는 전구체의 제조 방법, 초전도 선재의 제조 방법, 전구체 및 초전도 선재를 제공하는 것이다.
본 발명의 전구체의 제조 방법은 이하의 공정을 구비하고 있다. 제 1 금속층과, 제 1 금속층 상에 형성된 Ni층을 갖는 적층 금속을 준비한다. 적층 금속의 Ni층 상에 중간층을 형성한다. 중간층을 형성하는 공정 이후에, 적층 금속을 열처리함으로써 적층 금속으로부터 비자성 Ni 합금층을 형성한다.
본 발명의 전구체는, 비자성 Ni 합금층과, 비자성 Ni 합금층 상에 형성된 중간층을 구비하고 있다. 비자성 Ni 합금층에 있어서, 중간층과의 계면으로부터, 계면과는 반대측인 표면을 향해서 Ni의 농도가 단조 감소하고 있다.
본 발명의 전구체의 제조 방법 및 전구체에 의하면, Ni층 상에 중간층을 형성하고 있다. Ni는 잘 산화되지 않고, 또한 중간층과의 격자의 매칭이 양호하다. 이 때문에, Ni층 상에 용이하게 중간층을 형성할 수 있다. 이 상태에서, 적층 금속을 열처리함으로써 Ni층을 구성하는 Ni와, 제 1 금속층을 구성하는 제 1 금속이 합금화되기 때문에, Ni 합금을 형성할 수 있다. Ni 합금의 자성은 Ni 단체(單體)의 경우보다 작게 할 수 있다. 즉, 적층 금속으로부터 비자성 Ni 합금층을 형성할 수 있다. 이 때문에, 전구체의 중간층 상에 초전도층을 형성하여 초전도 선재를 제조하면, 비자성 Ni 합금층에 의해, 초전도 선재의 폭 방향 단부에의 자계의 집중을 완화할 수 있다. 따라서, 히스테리시스 손실을 저감할 수 있는 전구체를 실현할 수 있다.
한편, 상기 전구체의 제조 방법에 의해 제조한 전구체는, 중간층을 형성하는 공정 이후에, 적층 금속을 열처리함으로써 적층 금속으로부터 비자성 Ni 합금층을 형성하고 있다. 이 때문에, 적층 금속 내에서 Ni가 확산함으로써, 비자성 Ni 합금층에 있어서, 중간층과의 계면으로부터, 계면과는 반대측인 표면을 향해서 Ni의 농도가 단조 감소하고 있다.
상기 전구체의 제조 방법에 있어서 바람직하게는, 적층 금속을 준비하는 공정에서는, 제 1 금속층 아래에, 제 1 금속층보다 강도가 높은 제 2 금속층이 형성된 적층 금속을 준비한다.
상기 전구체에 있어서 바람직하게는, 비자성 Ni 합금층 아래에 형성되고, 또한 비자성 Ni 합금층보다 강도가 높은 제 2 금속층을 더 구비하고 있다.
제 2 금속층이 제 1 금속층보다 높은 강도를 갖고 있기 때문에, 전구체의 강도를 제 1 금속층 단체의 경우보다 향상시킬 수 있다.
상기 전구체의 제조 방법에 있어서 바람직하게는, 적층 금속을 준비하는 공정에서는, Ni층은 1㎛ 이상 10㎛ 이하의 두께를 갖는다.
1㎛ 이상인 경우, 중간층을 형성하는 공정시에 Ni가 확산하는 것을 억제할 수 있기 때문에, Ni층이 잘 산화되지 않고, 또한 중간층과의 격자의 매칭이 양호한 기능을 효과적으로 발현할 수 있다. 10㎛ 이하인 경우, 비자성 Ni 확산층을 형성하는 공정시에, Ni층을 구성하는 Ni가 제 1 금속층에 용이하게 확산되기 때문에, Ni 단체로서 남아있는 것을 효과적으로 억제할 수 있다.
본 발명의 초전도 선재의 제조 방법은 이하의 공정을 구비하고 있다. 제 1 금속층과, 제 1 금속층 상에 형성된 Ni층을 갖는 적층 금속을 준비한다. 적층 금속의 Ni층 상에 중간층을 형성한다. 중간층 상에 초전도층을 형성한다. 중간층을 형성하는 공정 및 초전도층을 형성하는 공정 중 적어도 어느 하나 이후에, 적층 금속을 열처리함으로써 적층 금속으로부터 비자성 Ni 합금층을 형성한다.
본 발명의 초전도 선재는, 상기 전구체와, 중간층 상에 형성된 초전도층을 구비하고 있다.
본 발명의 초전도 선재의 제조 방법 및 초전도 선재에 의하면, Ni층 상에 중간층을 형성하고 있다. Ni는 잘 산화되지 않고, 또한 중간층과의 격자의 매칭이 양호하다. 이 때문에, Ni층 상에 용이하게 중간층을 형성할 수 있다. 이 상태 및 초전도층을 더 형성한 상태 중 적어도 어느 하나 이후에, 적층 금속을 열처리함으로써 Ni층을 구성하는 Ni와 제 1 금속층을 구성하는 제 1 금속이 합금화되기 때문에 Ni 합금을 형성할 수 있다. Ni 합금의 자성은 Ni 단체의 경우보다 작게 할 수 있다. 즉, 적층 금속으로부터 비자성 Ni 합금층을 형성할 수 있다. 이 때문에, 비자성 Ni 합금층에 의해, 초전도 선재의 폭 방향 단부에의 자계의 집중을 완화할 수 있다. 따라서, 히스테리시스 손실을 저감할 수 있는 초전도 선재를 실현할 수 있다.
상기 초전도 선재의 제조 방법에 있어서 바람직하게는, 적층 금속을 준비하는 공정에서는, 제 1 금속층 아래에, 제 1 금속층보다 강도가 높은 제 2 금속층이 형성된 적층 금속을 준비한다.
제 2 금속층이 제 1 금속층보다 높은 강도를 갖고 있기 때문에, 초전도 선재의 강도를 제 1 금속층 단체의 경우보다 향상시킬 수 있다.
상기 초전도 선재의 제조 방법에 있어서 바람직하게는, 적층 금속을 준비하는 공정에서는, Ni층은 1㎛ 이상 10㎛ 이하의 두께를 갖는다.
1㎛ 이상의 경우, 중간층을 형성하는 공정시에 Ni가 확산하는 것을 억제할 수 있기 때문에, Ni층이 잘 산화되지 않고, 또한 중간층과의 격자의 매칭이 양호한 기능을 효과적으로 발현할 수 있다. 10㎛ 이하인 경우, 비자성 Ni 합금층을 형성하는 공정시에, Ni층을 구성하는 Ni가 제 1 금속층으로 용이하게 확산되기 때문에, Ni 단체로서 남아 있는 것을 효과적으로 억제할 수 있다.
이상과 같이, 본 발명의 전구체의 제조 방법, 초전도 선재의 제조 방법, 전구체 및 초전도 선재에 의하면, 히스테리시스 손실을 저감할 수 있다.
도 1은 본 발명의 실시의 형태 1에 있어서의 전구체를 개략적으로 나타내는 단면도,
도 2는 본 발명의 실시의 형태 1에 있어서의 전구체의 제조 방법을 나타내는 흐름도,
도 3은 본 발명의 실시의 형태 1에 있어서의 적층 기판을 개략적으로 나타내는 단면도,
도 4는 본 발명의 실시의 형태 1에 있어서의 적층 금속상에 중간층을 형성한 상태를 개략적으로 나타내는 단면도,
도 5는 본 발명의 실시의 형태 2에 있어서의 초전도 선재를 개략적으로 나타내는 단면도,
도 6은 본 발명의 실시의 형태 2에 있어서의 초전도 선재의 제조 방법을 나타내는 흐름도,
도 7은 본 발명의 실시의 형태 3에 있어서의 초전도 선재의 제조 방법을 나타내는 흐름도,
도 8은 본 발명의 실시의 형태 3에 있어서의 초전도층을 형성한 상태를 개략적으로 나타내는 단면도이다.
이하, 도면에 기초해서 본 발명의 실시의 형태를 설명한다. 한편, 이하의 도면에 있어서 동일 또는 상당하는 부분에는, 동일한 참조 부호를 붙이고, 그 설명은 반복하지 않는다.
(실시의 형태 1)
도 1은 본 발명의 일 실시의 형태에 있어서의 전구체를 개략적으로 나타내는 단면도이다. 도 1을 참조하여, 본 실시의 형태의 전구체를 설명한다. 도 1에 나타낸 바와 같이, 전구체는, 제 2 금속층(11)과, 제 2 금속층(11) 상에 형성된 비자성 Ni 합금층(12)을 포함하는 기판(10) 및 비자성 Ni 합금층(12) 상에 형성된 중간층(20)을 구비하고 있다.
기판(10)은 긴 테이프상의 형상을 갖고 있다. 기판(10)은 제 2 금속층(11)과, 비자성 Ni 합금층(12)을 포함하고 있다.
비자성 Ni 합금층(12)은 비자성 금속이다. 비자성 Ni 합금층(12)을 구성하는 Ni 합금은 특별히 한정되지 않지만, Cu(구리)-Ni 합금 및 Ag(은)-Ni 합금인 것이 바람직하다. 또한 비자성 Ni 합금층은 배향하고 있는 것이 바람직하다.
비자성 Ni 합금층(12)은 Ni 단체의 자성보다 낮다. 즉, 자성이 0J/㎥인 경우와, 0J/㎥를 초과해서 Ni 단체의 자성 이하의 낮은 자성을 갖는 경우를 포함한다.
비자성 Ni 합금층(12) 내에는 Ni 농도 분포가 있다. 구체적으로는, 비자성 Ni 합금층(12)에 있어서, 중간층(20)과의 계면으로부터, 이 계면과는 반대측인 표면을 향해서 Ni의 농도가 단조 감소하고 있다. 단조 감소란, 중간층(20)과의 계면으로부터, 이 계면과는 반대측인 표면을 향해서, Ni의 농도가 항상 같거나 또는 감소하고 있으며, 또한 중간층(20)과의 계면보다, 이 계면과는 반대측인 표면쪽이 Ni 농도가 낮다는 것을 의미한다. 즉, 단조 감소란, 이 방향을 향해서 Ni 농도가 증가하고 있는 부분이 포함되어 있지 않다.
제 2 금속층(11)은 비자성 Ni 합금층(12) 아래에 형성되고, 또한 비자성 Ni 합금층(12)보다 높은 기계적 강도를 갖고 있다. 이 제 2 금속층(11)의 강도는, 초전도층의 형성시에 고온에서 텐션을 건 상태에서도 신장되지 않는 정도의 강도인 것이 바람직하다. 이러한 제 2 금속층(11)으로서, 스테인레스가 적합하게 사용된다. 한편, 제 2 금속층(11)은 생략되어도 된다.
중간층(20)은 이 표면 상에 초전도층이 형성되기 위한 층이다. 중간층(20)은 1층 또는 2층 이상으로 이루어진다. 중간층(20)이 복수의 층에 의해 구성되는 경우, 중간층(20)을 구성하는 각각의 층은 서로 다른 재질에 의해 구성되어 있어도 된다. 중간층(20)은 예컨대, 암염형, 형석형, 페로브스카이트형 및 피로클로르형중 적어도 어느 하나의 결정 구조를 갖는 산화물이어도 된다. 이러한 결정 구조를 갖는 재료로서는, 산화 세륨(CeO2), 산화 홀뮴(Ho2O3), 산화이트륨(Y2O3) 및 산화 이테르븀(Yb2O3) 등의 희토류 원소 산화물, 이트륨 안정화 지르코니아(YSZ), 산화마그네슘(MgO), 및 티타늄산 스트론튬(SrTiO3), BZO(BaZrO3), 산화 알루미늄(Al2O3) 등의 Ln-M-O 화합물(Ln은 1종 이상의 란타노이드 원소, M은 Sr, Zr 및 Ga 중에서 선택되는 1종 이상의 원소, O는 산소)를 들 수 있다.
또한, 중간층(20)은 양호한 결정 배향성을 갖고 있는 것이 바람직하다. 또한, 중간층(20)은 초전도층을 구성하는 원소와 반응 및 확산을 방지할 수 있는 재료인 것이 바람직하다. 이러한 재료로서는, 예컨대 CeO2를 들 수 있다. 한편, 중간층(20)을 구성하는 재료는, 특별히 상기한 재료로 한정되지 않는다.
도 2는, 본 실시의 형태에 있어서의 전구체의 제조 방법을 나타내는 흐름도이다. 계속해서, 도 2를 참조해서, 본 실시의 형태에 있어서의 전구체의 제조 방법에 대해서 설명한다.
도 3은 본 실시의 형태에 있어서의 적층 기판을 개략적으로 나타내는 단면도이다. 도 2 및 도 3에 나타낸 바와 같이, 우선, 제 1 금속층(13)과, 제 1 금속층(13) 상에 형성된 Ni층(14)을 갖는 적층 금속을 준비한다(스텝 S10). 본 실시의 형태에서는, 제 1 금속층(13) 아래에, 제 1 금속층(13)보다 강도가 높은 제 2 금속층(11)이 더 형성된 적층 금속을 준비한다.
구체적으로는, 우선, 제 2 금속층(11)을 준비한다(스텝 S11). 제 2 금속층(11)은 강도를 갖게 하기 위한 층이다. 이러한 제 2 층(11)으로서, 예컨대 상술한 재료를 이용할 수 있다. 제 2 금속층(11)의 두께는 예컨대 100㎛이다.
이어서, 제 2 금속층(11) 상에 제 1 금속층(13)을 형성한다(스텝 S12). 제 1 금속층(13)은 Cu, Ag 등의 배향성이 양호한 금속인 것이 바람직하다. 또한 제 1 금속층(13)은 배향하고 있는 것이 바람직하다. 제 1 금속층(13)의 두께는, 예컨대 18㎛이다.
제 1 금속층(13)을 형성하는 방법은 특별히 한정되지 않고, 예컨대 제 1 금속층(13)과 제 2 금속층(11)을 접착하는 방법을 채용할 수 있다.
그 후, 제 1 금속층(13) 상에 Ni층(14)을 형성한다(스텝 S13). Ni층(14)은 중간층을 형성할 때에, 산화를 방지하기 위한 층이다. 제 1 금속층(13)이 배향하고 있는 경우에는, 그 위에 형성되는 Ni층(14)도 배향한다. Ni층(14)의 두께는, 예컨대 1㎛이다. Ni층(14)을 형성하는 방법은 특별히 한정되지 않고, 예컨대 도금 법을 채용할 수 있다.
Ni층(14)의 두께는 1㎛ 이상 10㎛ 이하인 것이 바람직하다. 1㎛ 이상인 경우, 후술하는 중간층(20)을 형성하는 스텝 S20시에 600℃ 정도의 열이 가해져도, Ni가 확산되는 것을 억제할 수 있다. 이 때문에, Ni층(14)이 잘 산화되지 않고, 또한 중간층과의 격자의 매칭이 양호한 기능을 효과적으로 발현할 수 있다. 10㎛ 이하인 경우, 후술하는 비자성 Ni 합금층(12)을 형성하는 스텝 S30시에, Ni층(14)을 구성하는 Ni가 제 1 금속층(13)으로 용이하게 확산되기 때문에, Ni 단체로서 남아 있는 것을 효과적으로 억제할 수 있다.
상기 스텝 S11~S13에 의해, 도 3에 나타내는 적층 금속을 준비할 수 있다(스텝 S10).
도 4는 본 실시의 형태에 있어서의 적층 금속 상에 중간층을 형성한 상태를 개략적으로 나타내는 단면도이다. 도 2 및 도 4에 나타낸 바와 같이, 다음으로 적층 금속의 Ni층(14) 상에 중간층(20)을 형성한다(스텝 S20). Ni층(14)은 잘 산화되지 않기 때문에, 중간층(20)을 용이하게 형성할 수 있다.
제 1 금속층(13)이 배향하고 있는 경우에는, 그 위에 형성되는 Ni층(14)이 배향하기 때문에, Ni층(14) 상에 형성되는 중간층(20)도 배향한다. 이 때문에, 배향성이 양호한 중간층(20)을 형성할 수 있다.
중간층(20)을 형성하는 방법은 특별히 한정되지 않고, 예컨대 스퍼터링법을 채용할 수 있다. 또한, 예컨대 상술한 재료의 중간층(20)을 형성한다.
도 2에 나타낸 바와 같이, 다음으로, 중간층(20)을 형성하는 공정(스텝 S20) 이후에, 적층 금속을 열처리함으로써 적층 금속으로부터 비자성 Ni 합금층(12)을 형성한다(스텝 S30). 이 스텝 S30에 의해, Ni층(14)의 Ni를 제 1 금속층(13)으로 확산시켜서, Ni와 제 1 금속을 합금화하여 비자성 Ni 합금층(12)을 형성한다. 제 1 금속층(13)을 구성하는 제 1 금속이 Cu 또는 Ag인 경우, 비자성 Ni 합금층(12)은 Ni-Cu 합금 또는 Ni-Ag 합금이다.
열처리의 조건은 적층 금속에 있어서, Ni층(14)을 구성하는 Ni와, 제 1 금속층(13)을 구성하는 제 1 금속이 합금화되면, 특별히 한정되지 않는다. 열처리의 조건의 일례로서, 예컨대 600℃ 이상 800℃ 이하의 온도이고, Ar(아르곤)을 포함하는 분위기이며, 10Pa 이하의 압력이고, 약 1 시간 정도의 처리 시간이다.
제 1 금속층(13)이 Cu일 때, 열처리에 의한 합금화시에, 제 1 금속층(13)을 구성하는 Cu에 대해 Ni층(14)을 구성하는 Ni가 50% 이하에서 비자성의 Ni-Cu 합금층을 형성할 수 있다.
이상의 스텝 S10~S30을 실시함으로써 도 1에 나타내는 전구체를 제조할 수 있다. 한편, 제조하는 전구체는, 스텝 S30에 있어서 열처리에 의해 제 1 금속층(13)의 일부가 합금되지 않는 경우를 포함한다. 즉, 본 발명의 전구체는, 제 2 금속층(11)과, 제 2 금속층(11) 상에 형성된 제 1 금속층(13)과, 제 1 금속층(13) 상에 형성된 비자성 Ni 합금층(12)과, 비자성 Ni 합금층(12) 상에 형성된 중간층(20)을 구비하고 있어도 된다.
이상 설명한 바와 같이, 본 실시의 형태에 있어서의 전구체 및 그 제조 방법에 의하면, 중간층(20)을 형성하는 스텝 S20 이후에, 적층 금속을 열처리함으로써 적층 금속으로부터 비자성 Ni 합금층(12)을 형성하고 있다(스텝 S30).
Ni은 잘 산화되지 않고, 또한 중간층(20)과의 격자의 매칭이 양호하다. 이 때문에, Ni층(14) 상에 용이하게 중간층(20)을 형성할 수 있다. 이 상태에서, 적층 금속을 열처리함으로써 Ni층(14)을 구성하는 Ni와, 제 1 금속층(13)을 구성하는 제 1 금속이 합금화되기 때문에, Ni 합금을 형성할 수 있다. Ni 합금의 자성은 Ni 단체의 경우보다 작게 할 수 있다. 즉, 적층 금속으로부터 비자성 Ni 합금층(12)을 형성할 수 있다. 이 때문에, 전구체의 중간층(20) 상에 초전도층을 형성하여 초전도 선재를 제조하면, 비자성 Ni 합금층(12)에 의해, 초전도 선재의 폭 방향 단부에의 자계의 집중을 완화할 수 있다. 따라서, 히스테리시스 손실을 저감할 수 있는 전구체를 실현할 수 있다.
또한, 중간층(20)을 형성할 때에 Ni층(14)의 표층이 산화되는 것을 억제할 수 있다. 이 때문에, 산화가 억제된 표층 상에 형성되는 중간층의 배향성의 저하를 억제할 수 있다. 즉, 제 1 금속층(13)이 양호한 배향성을 갖고 있는 경우에는, 그 위에 형성되는 중간층(20)의 배향성도 양호하다. 따라서, 양호한 결정성의 중간층(20) 및 초전도층을 형성할 수 있다. 따라서, 이 전구체를 이용해서 초전도 선재를 제조하면, 초전도 특성의 악화를 억제할 수 있다.
(실시의 형태 2)
도 5는 본 실시의 형태에 있어서의 초전도 선재를 개략적으로 나타내는 단면도이다. 도 5를 참조하여, 본 실시의 형태에 있어서의 초전도 선재를 설명한다. 도 5에 나타낸 바와 같이, 본 실시의 형태에 있어서의 초전도 선재는, 실시의 형태 1에 있어서의 전구체와, 전구체의 중간층(20) 상에 형성된 초전도층(30)을 구비하고 있다. 즉, 제 2 금속층(11)과, 제 2 금속층(11) 상에 형성된 비자성 Ni 합금층(12)과, 비자성 Ni 합금층(12) 상에 형성된 중간층(20)과, 중간층(20) 상에 형성된 초전도층(30)을 구비하고 있다.
초전도층(30)은 긴 테이프상의 형상을 갖고 있다. 초전도층(30)은 REBa2Cu3Oy(y는 6~8, 보다 바람직하게는 거의 7, RE란 Y(이트륨) 또는 Gd(가돌리늄), Sm(사마륨), Ho(홀뮴) 등의 희토류 원소를 의미한다)로 표시되는 초전도체 등이며, 예컨대 GdBCO로 이루어지는 것이 바람직하다. GdBCO란, GdBa2Cu3Oy(y는 6~8, 보다 바람직하게는 거의 7)로서 표시된다.
한편, 초전도 선재는, 초전도층(30) 상에 형성된 안정화층(도시 생략)을 더 구비하고 있어도 된다. 안정화층은 초전도층(30)을 보호함과 아울러, 외부 전극과의 접촉부이다. 안정화층의 재료는, 특별히 한정되지 않지만, 예컨대 Ag(은)이나 Cu(구리) 등을 이용할 수 있다.
도 6은 본 실시의 형태에 있어서의 초전도 선재의 제조 방법을 나타내는 흐름도이다. 계속해서, 도 6을 참조하여, 본 실시의 형태에 있어서의 초전도 선재의 제조 방법에 대해서 설명한다.
우선, 실시의 형태 1과 같이, 도 1에 나타내는 전구체를 제조한다(스텝 S10~S30).
다음으로 도 6에 나타낸 바와 같이, 중간층(20) 상에 초전도층(30)을 형성한다(스텝 S40). 초전도층(30)의 형성 방법은 특별히 한정되지 않고, 예컨대 PLD(Pulsed Laser Deposition: 펄스 레이저 퇴적법)법, MOD(Metal Organic Deposition:유기 금속 퇴적)법 등을 채용할 수 있다. 또한, 예컨대 상술한 재료의 초전도층(30)을 형성한다.
다음으로 초전도층(30) 상에, 상술한 재료의 안정화층(도시 생략)을 형성할 수도 있다. 한편, 이 공정은 생략되어도 된다.
이상의 스텝 S10~S40을 실시함으로써 도 5에 나타내는 초전도 선재를 제조할 수 있다.
이상 설명한 바와 같이, 본 실시의 형태에 있어서의 초전도 선재 및 그 제조 방법은 중간층을 형성하는 스텝 S20 이후에, 적층 금속을 열처리함으로써 적층 금속으로부터 비자성 Ni 합금층(12)을 형성하고 있다(스텝 S30).
상술한 바와 같이, Ni층(14) 상에 용이하게 중간층(20)을 형성할 수 있다. 중간층(20)을 형성한(스텝 S20) 이후에, 적층 금속을 열처리함으로써(스텝 S30) 비자성 Ni 합금층(12)을 형성할 수 있다. 이 상태에서 초전도층(30)을 형성하기(스텝 S40) 때문에, 초전도층(30)을 용이하게 형성할 수 있다. 이 때문에, 비자성 Ni 합금층(12)에 의해, 초전도 선재의 폭 방향 단부에의 자계의 집중을 완화할 수 있다. 따라서, 히스테리시스 손실을 저감할 수 있는 초전도 선재를 실현할 수 있다.
(실시의 형태 3)
본 실시의 형태에 있어서의 초전도 선재는, 도 5에 나타내는 실시의 형태 2에 있어서의 초전도 선재와 마찬가지기 때문에, 그 설명은 반복하지 않는다.
도 7은 본 실시의 형태에 있어서의 초전도 선재의 제조 방법을 나타내는 흐름도이다. 계속해서, 도 7을 참조하여, 본 실시의 형태에 있어서의 초전도 선재의 제조 방법을 설명한다.
도 7에 나타낸 바와 같이, 우선, 제 1 금속층(13)과, 제 1 금속층(13) 상에 형성된 Ni층(14)을 갖는 적층 금속을 준비한다(스텝 S10). 다음으로 적층 금속의 Ni층(14) 상에 중간층(20)을 형성한다(스텝 S20). 이 스텝 S10, S20는, 실시의 형태 1과 마찬가지기 때문에, 그 설명을 반복하지 않는다.
도 8은 본 실시의 형태에 있어서의 초전도층을 형성한 상태를 개략적으로 나타내는 단면도이다. 도 7 및 도 8에 나타낸 바와 같이, 다음으로 중간층(20) 상에 초전도층(30)을 형성한다(스텝 S40). 이 스텝 S40은 실시의 형태 2와 마찬가지기 때문에, 그 설명은 반복하지 않는다.
다음으로 초전도층(30)을 형성하는 스텝 S40 이후에, 적층 금속을 열처리함으로써 적층 금속으로부터 비자성 Ni 합금층(12)을 형성한다(스텝 S30). 이 스텝 S30은 실시의 형태 1과 마찬가지기 때문에, 그 설명은 반복하지 않는다.
이상의 스텝 S10~S50을 실시함으로써 도 5에 나타내는 초전도 선재를 제조할 수 있다.
한편, 중간층(20)을 형성한 후에, 적층 금속을 열처리해도 된다. 즉, 중간층(20)을 형성하는 스텝 S20 및 초전도층(30)을 형성하는 스텝 S40 이후에, 열처리하는 스텝 S30을 실시해도 된다.
이상 설명한 바와 같이, 본 실시의 형태에 있어서의 초전도 선재 및 그 제조 방법은, 초전도층을 형성하는 스텝 S40 이후에 적층 금속을 열처리함으로써 적층 금속으로부터 비자성 Ni 합금층(12)을 형성하고 있다(스텝 S30).
상술한 바와 같이, Ni층(14) 상에 용이하게 중간층(20)을 형성할 수 있다. 이 때문에, 이 중간층(20) 상에 용이하게 초전도층(30)을 형성할 수 있다. 이 초전도층(30)을 형성한(스텝 S40) 이후에, 적층 금속을 열처리함으로써(스텝 S30), 비자성 Ni 합금층(12)을 형성할 수 있다. 이 때문에, 비자성 Ni 합금층(12)에 의해, 초전도 선재의 폭 방향 단부에의 자계의 집중을 완화할 수 있다. 따라서, 히스테리시스 손실을 저감할 수 있는 초전도 선재를 실현할 수 있다.
실시예
본 실시예에서는, 중간층을 형성하는 공정 및 초전도층을 형성하는 공정 중 적어도 어느 하나 이후에, 적층 금속을 열처리함으로써 적층 금속으로부터 비자성 Ni 합금층을 형성하는 공정을 구비하는 것에 의한 효과에 대해서 조사했다.
(본 발명예 1)
본 발명예 1의 초전도 선재를 실시의 형태 2에 따라서 제조했다. 구체적으로는 우선, 제 1 금속층(13)으로서 18㎛의 두께를 갖는 Cu 기판을 준비했다(스텝 S12). 제 1 금속층(13) 상에, 도금법에 의해, 1㎛의 두께를 갖는 Ni층(14)을 형성했다(스텝 S13). 이로써, 제 1 금속층(13)인 Cu 기판과, Ni층(14)이 적층된 적층 금속을 형성했다.
다음으로 Ni층(14) 상에, 스퍼터링법에 의해, 중간층(20)으로서 CeO2을 형성했다(스텝 S20).
다음으로 10Pa 이하의 압력에서, 700℃의 온도로, Ar을 포함하는 분위기에서, 적층 기판을 열처리했다(스텝 S30). 이로써, 적층 금속으로부터 비자성 Ni-Cu 합금층을 형성했다.
다음으로 중간층(20) 상에, PLD 법에 의해, 초전도층(30)으로서 GdBCO를 형성했다(스텝 S40).
이상의 스텝 S10~S40을 실시함으로써 본 발명예 1의 비자성 Ni 합금층에 있어서, 중간층과의 계면으로부터, 이 계면과는 반대측인 표면을 향해서 Ni의 농도가 단조 감소하고 있는 초전도 선재를 제조했다.
(본 발명예 2)
본 발명예 2의 초전도 선재의 제조 방법은 기본적으로는 본 발명예 1의 초전도 선재의 제조 방법과 마찬가지지만, 실시의 형태 3에 있어서의 초전도 선재의 제조 방법에 따라서 제조했다는 점에서 다르다. 즉, 본 발명예 2의 초전도 선재의 제조 방법은 초전도층(30)을 형성하는 스텝 S40의 후에 열처리하는 스텝 S30을 실시했다는 점에서 본 발명예 1와 다르다.
(비교예 1)
비교예 1의 초전도 선재의 제조 방법은 기본적으로는 본 발명예 1의 초전도 선재의 제조 방법과 마찬가지지만, 열처리하는 스텝 S30을 실시하지 않는다는 점에서 다르다.
(측정 방법)
본 발명예 1, 2 및 비교예 1의 초전도 선재에 대해서, 히스테리시스 손실 및 임계 전류값 Ic를 각각 측정했다. 그 결과를 표 1에 나타낸다.
구체적으로는, 온도가 77K이고, 자기 자장 중에서, 본 발명예 1, 2 및 비교예 1의 초전도 선재의 임계 전류값 Ic를 측정했다. 임계 전류값 Ic는 10-6V/cm의 전계가 발생했을 때의 통전 전류값으로 했다.
또한, 본 발명예 1, 2 및 비교예 1의 초전도 선재를, 실온에서, 초전도 선재의 테이프 면에 평행한 방향으로 자장을 인가했을 때의 히스테리시스 손실을, 진동자화형 자력계(VSM)를 이용해서 측정했다.
Figure pct00001
(측정 결과)
본 발명예 1, 2 및 비교예 1에서는, Ni층 상에 중간층을 형성했기 때문에, Ni층의 산화를 억제할 수 있었다. 이 때문에, 중간층을 용이하게 형성할 수 있었다.
또한, 표 1에 나타낸 바와 같이, 중간층을 형성한 후에 열처리를 실시한 본 발명예 1 및 초전도층을 형성한 후에 열처리를 실시한 본 발명예 2의 초전도 선재는, Ni와 Cu를 합금화해서 비자성 Ni-Cu 합금층을 형성할 수 있었다. 이 때문에, 본 발명예 1 및 2의 초전도 선재의 히스테리시스 손실은 0J/㎥이었다. 한편, 열처리를 실시하지 않은 비교예 1의 초전도 선재의 히스테리시스 손실은 5J/㎥이었다. 이로부터, 중간층을 형성하는 스텝 S20 및 초전도층을 형성하는 스텝 S40 중 적어도 어느 하나 이후에, 적층 금속을 열처리함으로써 히스테리시스 손실을 저감할 수 있다는 것을 확인할 수 있었다.
또한, 표 1에 나타낸 바와 같이, 본 발명예 1 및 2의 초전도 선재의 임계 전류값 Ic는, 비교예 1의 초전도 선재의 임계 전류값 Ic와 같은 250A/cm이었다. 이로부터, 중간층을 형성하는 스텝 S20 및 초전도층을 형성하는 스텝 S40 중 적어도 어느 하나 이후에 열처리를 실시해도 초전도층의 초전도 특성을 악화시키지 않는다는 것을 확인할 수 있었다.
이번 개시된 실시의 형태 및 실시예는 모든 점에서 예시로, 제한적인 것이 아니라고 간주되어야 한다. 본 발명의 범위는 상기한 실시예가 아닌 청구의 범위에 의해서 나타내어지고, 청구의 범위와 균등한 의미 및 범위 내에서의 모든 변경이 포함되는 것이 의도된다.
10 : 기판 11 : 제 2 금속층
12 : 비자성 Ni 합금층 13 : 제 1 금속층
14 : Ni층 20 : 중간층
30 : 초전도층

Claims (9)

  1. 제 1 금속층(13)과, 상기 제 1 금속층(13) 상에 형성된 니켈층(14)을 갖는 적층 금속을 준비하는 공정과,
    상기 적층 금속의 상기 니켈층(14) 상에 중간층(20)을 형성하는 공정과,
    상기 중간층(20)을 형성하는 공정 이후에, 상기 적층 금속을 열처리함으로써 상기 적층 금속으로부터 비자성 니켈 합금층(12)을 형성하는 공정
    을 구비한 전구체의 제조 방법.
  2. 제 1 항에 있어서,
    상기 적층 금속을 준비하는 공정에서는, 상기 제 1 금속층(13) 아래에, 상기 제 1 금속층(13)보다 강도가 높은 제 2 금속층(11)이 형성된 상기 적층 금속을 준비하는 전구체의 제조 방법.
  3. 제 1 항에 있어서,
    상기 적층 금속을 준비하는 공정에서는, 상기 니켈층(14)은 1㎛ 이상 10㎛ 이하의 두께를 갖는 전구체의 제조 방법.
  4. 제 1 금속층(13)과, 상기 제 1 금속층(13) 상에 형성된 니켈층(14)을 갖는 적층 금속을 준비하는 공정과,
    상기 적층 금속의 상기 니켈층(14) 상에 중간층(20)을 형성하는 공정과,
    상기 중간층(20) 상에 초전도층(30)을 형성하는 공정과,
    상기 중간층(20)을 형성하는 공정 및 상기 초전도층(30)을 형성하는 공정 중 적어도 어느 하나 이후에 상기 적층 금속을 열처리함으로써, 상기 적층 금속으로부터 비자성 니켈 합금층(12)을 형성하는 공정
    을 구비한 초전도 선재의 제조 방법.
  5. 제 4 항에 있어서,
    상기 적층 금속을 준비하는 공정에서는, 상기 제 1 금속층(13) 아래에, 상기 제 1 금속층(13)보다 강도가 높은 제 2 금속층(11)이 형성된 상기 적층 금속을 준비하는 초전도 선재의 제조 방법.
  6. 제 4 항에 있어서,
    상기 적층 금속을 준비하는 공정에서는, 상기 니켈층(14)은 1㎛ 이상 10㎛ 이하의 두께를 갖는 초전도 선재의 제조 방법.
  7. 비자성 니켈 합금층(12)과,
    상기 비자성 니켈 합금층(12) 상에 형성된 중간층(20)
    을 구비하고,
    상기 비자성 니켈 합금층(12)에 있어서, 상기 중간층(20)과의 계면으로부터, 상기 계면과는 반대측인 표면을 향해서 니켈의 농도가 단조 감소하고 있는
    전구체.
  8. 제 7 항에 있어서,
    상기 비자성 니켈 합금층(12) 아래에 형성되고, 또한 상기 비자성 니켈 합금층(12)보다 강도가 높은 제 2 금속층(11)을 더 구비한 전구체.
  9. 청구항 7에 기재된 전구체와,
    중간층(20) 상에 형성된 초전도층(30)
    을 구비한 초전도 선재.
KR1020117014873A 2008-11-28 2009-11-18 전구체의 제조 방법, 초전도 선재의 제조 방법, 전구체 및 초전도 선재 KR101612149B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008304153A JP5474339B2 (ja) 2008-11-28 2008-11-28 超電導線材の前駆体の製造方法、超電導線材の製造方法
JPJP-P-2008-304153 2008-11-28

Publications (2)

Publication Number Publication Date
KR20110091789A true KR20110091789A (ko) 2011-08-12
KR101612149B1 KR101612149B1 (ko) 2016-04-12

Family

ID=42225633

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117014873A KR101612149B1 (ko) 2008-11-28 2009-11-18 전구체의 제조 방법, 초전도 선재의 제조 방법, 전구체 및 초전도 선재

Country Status (7)

Country Link
US (3) US20110245084A1 (ko)
EP (1) EP2372722B1 (ko)
JP (1) JP5474339B2 (ko)
KR (1) KR101612149B1 (ko)
CN (2) CN103824647B (ko)
RU (1) RU2011126343A (ko)
WO (1) WO2010061757A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103718256B (zh) * 2012-04-16 2016-11-16 古河电气工业株式会社 超导成膜用基材和超导线以及超导线的制造方法
CN111969102B (zh) * 2020-09-11 2023-10-27 中国科学院紫金山天文台 一种改善超导钛-铌薄膜接触电极的制备方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6489113A (en) * 1987-09-29 1989-04-03 Fujikura Ltd Manufacture of oxide superconductive material
DE3744145A1 (de) * 1987-12-24 1989-07-06 Asea Brown Boveri Supraleiter und verfahren zu seiner herstellung
US4996187A (en) * 1988-10-17 1991-02-26 Allied-Signal Inc. Epitaxial Ba-Y-Cu-O superconductor film
US5006507A (en) * 1989-04-14 1991-04-09 General Atomics Nickel-based substrate for ceramic superconductor
US5741377A (en) 1995-04-10 1998-04-21 Martin Marietta Energy Systems, Inc. Structures having enhanced biaxial texture and method of fabricating same
US6077344A (en) * 1997-09-02 2000-06-20 Lockheed Martin Energy Research Corporation Sol-gel deposition of buffer layers on biaxially textured metal substances
JP3587956B2 (ja) * 1997-06-10 2004-11-10 古河電気工業株式会社 酸化物超電導線材およびその製造方法
JP4619475B2 (ja) * 2000-02-21 2011-01-26 株式会社フジクラ 酸化物超電導導体
JPWO2003050826A1 (ja) * 2001-12-10 2005-04-21 三菱電機株式会社 酸化物超電導厚膜用金属基材およびその製造方法
US6670308B2 (en) * 2002-03-19 2003-12-30 Ut-Battelle, Llc Method of depositing epitaxial layers on a substrate
JP5123462B2 (ja) 2004-10-27 2013-01-23 住友電気工業株式会社 膜形成用配向基板および超電導線材ならびに膜形成用配向基板の製造方法
KR100624665B1 (ko) * 2005-01-20 2006-09-19 한국기계연구원 자기이력 손실이 적은 이축 배향성 금속 테이프 및 그제조방법
JP4794886B2 (ja) * 2005-03-31 2011-10-19 古河電気工業株式会社 酸化物超電導用高強度多結晶金属基板とそれを用いた酸化物超電導線材
US8795854B2 (en) * 2005-08-01 2014-08-05 Amit Goyal Semiconductor-based, large-area, flexible, electronic devices on {110}<100> oriented substrates
US20070238619A1 (en) * 2005-09-06 2007-10-11 Superpower, Inc. Superconductor components
JP4800740B2 (ja) 2005-10-21 2011-10-26 財団法人国際超電導産業技術研究センター 希土類系テープ状酸化物超電導体及びその製造方法
JP4716324B2 (ja) * 2005-12-26 2011-07-06 古河電気工業株式会社 超電導体用基材およびその製造方法
JP4268645B2 (ja) * 2007-02-26 2009-05-27 財団法人国際超電導産業技術研究センター 希土類系テープ状酸化物超電導体及びそれに用いる複合基板
JP5382911B2 (ja) * 2008-11-12 2014-01-08 東洋鋼鈑株式会社 酸化物超電導線材用金属積層基板の製造方法及び該基板を用いた酸化物超電導線材

Also Published As

Publication number Publication date
EP2372722B1 (en) 2016-03-16
US20140342917A1 (en) 2014-11-20
EP2372722A1 (en) 2011-10-05
JP5474339B2 (ja) 2014-04-16
US8865627B2 (en) 2014-10-21
US9570215B2 (en) 2017-02-14
RU2011126343A (ru) 2013-01-10
KR101612149B1 (ko) 2016-04-12
JP2010129432A (ja) 2010-06-10
CN102227783A (zh) 2011-10-26
EP2372722A4 (en) 2013-02-27
US20140287928A1 (en) 2014-09-25
US20110245084A1 (en) 2011-10-06
CN103824647B (zh) 2019-07-12
CN103824647A (zh) 2014-05-28
WO2010061757A1 (ja) 2010-06-03

Similar Documents

Publication Publication Date Title
WO2017217487A1 (ja) 酸化物超電導線材及びその製造方法
KR101289999B1 (ko) 초전도 박막 재료의 제조 방법 및 초전도 기기
CN106961829A (zh) 氧化物超导电线材
JP6104757B2 (ja) 酸化物超電導線材及びその製造方法
KR101612149B1 (ko) 전구체의 제조 방법, 초전도 선재의 제조 방법, 전구체 및 초전도 선재
KR101680405B1 (ko) 기판, 기판의 제조 방법, 초전도 선재 및 초전도 선재의 제조 방법
CN114207745B (zh) 氧化物超导线材
KR102518604B1 (ko) 산화물 초전도 선재
JP6743233B1 (ja) 酸化物超電導線材
JP5739972B2 (ja) 超電導線材の前駆体および超電導線材
JP5802473B2 (ja) 超電導線材
JP6262304B2 (ja) 酸化物超電導線材の製造方法
JP2018106839A (ja) 酸化物超電導線材およびその製造方法
JP2019125436A (ja) 酸化物超電導線材
JP2019128989A (ja) 超電導線材および超電導線材の製造方法。

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190318

Year of fee payment: 4