KR20110063787A - 험한 환경들에 대한 인쇄회로기판 - Google Patents

험한 환경들에 대한 인쇄회로기판 Download PDF

Info

Publication number
KR20110063787A
KR20110063787A KR1020117007152A KR20117007152A KR20110063787A KR 20110063787 A KR20110063787 A KR 20110063787A KR 1020117007152 A KR1020117007152 A KR 1020117007152A KR 20117007152 A KR20117007152 A KR 20117007152A KR 20110063787 A KR20110063787 A KR 20110063787A
Authority
KR
South Korea
Prior art keywords
circuit board
printed circuit
conductors
components
component
Prior art date
Application number
KR1020117007152A
Other languages
English (en)
Other versions
KR101263312B1 (ko
Inventor
데이비드 제이. 미첼
안앤드 에이. 쿨카르니
앤드류 제이. 번스
Original Assignee
지멘스 에너지, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 지멘스 에너지, 인코포레이티드 filed Critical 지멘스 에너지, 인코포레이티드
Publication of KR20110063787A publication Critical patent/KR20110063787A/ko
Application granted granted Critical
Publication of KR101263312B1 publication Critical patent/KR101263312B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/29294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/292 - H01L2224/29291
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29344—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/45164—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/45166—Titanium (Ti) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/45181—Tantalum (Ta) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/45184—Tungsten (W) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/45669—Platinum (Pt) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/45684—Tungsten (W) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H01L2224/85207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13062—Junction field-effect transistor [JFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/049—Wire bonding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

본 발명은 가스 터빈(11)에서처럼 극히 높은 G 포스들(G force) 및 초 고온을 견딜 수 있는 인쇄회로기판(PCB)(22)에 관한 것이다. PCB는 회로의 컴포넌트들을 수용하기 위해 그 내부에 형성된 다수의 공동들(30A, 36A)을 가진 기판, 및 회로를 완성하기 위하여 컴포넌트들을 전기적으로 함께 접속하기 위하여 PCB 내에 내장되는 전도체들을 포함한다. 각각의 공동들은 본딩 층(37A) 내 인장 로드들의 전개를 방지하기 위하여 직접 접촉 방향으로 각각의 컴포넌트를 지지하는 G-포스들의 상류쪽 벽(36A')을 가진다. 컴포넌트가 집적 회로(50)일 때, 티타늄 전도체들(63)은 삽입된 전도체들의 노출된 단부들과 집적 회로 상의 접촉 패드들 사이에 결합된다. 금 페이스트(51)는 집적 회로 및 상류쪽 벽 사이의 간극 갭들 내에 삽입될 수 있다.

Description

험한 환경들에 대한 인쇄회로기판{PRINTED CIRCUIT BOARD FOR HARSH ENVIRONMENTS}
이 출원은 미국 가 출원 61/100,442 호의 2008년 9월 26일 출원일의 이익을 주장한다.
본 발명은 일반적으로 인쇄회로기판(PCB)들에 관한 것이고 구체적으로 가스 터빈 엔진의 회전하는 핫(hot) 가스 경로 컴포넌트들 상에서 발생하는 것과 같은 r극도로 높은 G-포스(ultra high G-force)들 및 초고온의 험한 환경(harsh environment)을 견디도록 설계된 PCB 구조에 관한 것이다.
동작하는 가스 터빈 엔진 내부의 온도들은 극히 높고, 종종 350℃를 초과하는 레벨들에 있다. 회전하는 터빈 블레이드(blade)가 수천의 G들에 노출되는 것과 같은 터빈의 컴포넌트들의 내부 온도들을 모니터링하거나, 동작 동안 그런 컴포넌트들 상에 놓여지는 스트레스들을 모니터링하는 것이 요구될 때, 특정 감지, 증폭 및 전송 회로가 요구된다. 이런 문제에 대한 효과적인 해결책은 발명의 명칭이 SMART COMPONENT FOR USE IN AN OPERATING ENVIRONMENT인 공개된 미국 특허 출원 공개번호 US 2005/0198967 A1에 개시된 것과 같은 무선 원격 측정법(telemetry)의 사용이다. 상기 출원에서, 가스 터빈 엔진의 움직임 가능 컴포넌트 상에 무선 원격 측정 회로를 사용하는 일반적인 개념이 개시된다. 본 특허 출원은 무선 원격 측정 회로를 하우징하고 지지하는 PCB를 구현할 때 부닥치는 특정 문제들을 해결하고, 상기 PCB는 험한 가스 터빈 환경에 적당하여야 한다.
하나의 예시적인 종래 기술 디바이스는 발명의 명칭이 CIRCUIT BOARD WITH HIGH HEAT DISSIPATIONS CHARACTERISTIC인 미국 특허 출원 번호 5,081,562 호에 개시된다. 이 특허는 집적된 회로 디바이스를 수용하고 공동의 최상부 림(rim) 상의 회로 트레이스(trace)들로부터 IC 상의 접속 패드들로 리드들을 접속하기 위한 공동을 가진 회로 기판의 제조를 가르친다. 이런 어레인지먼트(arrangement)는 접속 리드들이 편평하게 놓이도록 한다. 그러나, 회로 기판에 상기 디바이스의 부착은 또한 PCB가 수천의 G들의 원심력들에 노출될 때 상당히 스트레스를 받는다. 높은 G-포스들을 견딜 수 있는 구조의 제안 또는 지침이 없다.
다른 예시적인 종래 기술 디바이스는 발명의 명칭이 IMBEDDED COMPONENT INTEGRATED CIRCUIT ASSEMBLY AND METHOD OF MAKING SAME인 미국 특허 번호 7,116,557 B1 호에 개시된다. 이 특허는 또한 집적된 회로 디바이스를 수용하고 공동의 최상부 림 상의 회로 트레이스들로부터 IC 상의 접속 패드들로 리드들을 접속하기 위한 공동을 가진 회로 기판을 가르친다. 그러나, 이 경우 접속 리드들은 전기 접속을 형성하기 위해 아칭형으로 된다. 실리콘 겔 같은 캡슐화 재료는 공동을 채우고 접속 리드들을 캡슐화하기 위하여 부가된다. 이런 어레인지먼트는 10 G의 범위 내의 진동 및 G-포스들 동안 구조적 보전을 보장하지만 수천의 G들의 범위 내에서 작동하지 않을 것이다. 게다가, 가스 터빈의 고온 환경은 실리콘 겔 또는 에폭시 재료들 같은 중합체 캡슐화 재료들의 온도 용량을 초과한다. 고온 가능(capable) 캡슐화 재료들이 개발되어야 한다. 세라믹 시멘트들은 고온 용도를 위해 전자장치들을 캡슐화할 가능성을 제공한다. 그러나, 세라믹 시멘트는 고온에서, 특히 무선 주파수 전송기 회로를 단락시키는 무선 주파수들에서 전기적으로 전도되지 않도록 주의 깊게 선택되어야 한다.
본 발명은 도면들을 고려하여 다음 상세한 설명에서 설명된다.
도 1은 본 발명의 PCB를 포함하는 고온 회로 모듈을 하우징하는 고온 회로 패키지가 그 위에 장착된 터빈 블레이드의 투시도이다.
도 2는 본 발명의 PCB를 포함하는 고온 회로 모듈 내의 엘리먼트들을 도시하는 분해도이다.
도 3은 모두 본 발명에 따라 컴포넌트들을 수용하기 위하여 공동들이 그 내부에 형성된 고온 PCB의 평면도이다.
도 4는 PCB의 공동에 부착된 패시브(passive) 컴포넌트의 평면도이다.
도 5는 PCB의 공동 내에 부착된 도 4에 도시된 패시브 컴포넌트의 단면도이다.
도 6은 PCB의 공동 내에 부착된 액티브(active) 컴포넌트의 평면도이다.
도 7은 PCB의 공동 내에 부착된 도 6에 도시된 액티브 컴포넌트의 단면도이다.
도 8은 PCB 내의 회로에 액티브 컴포넌트의 접촉 패드들을 접속하는데 사용된 접속 리본의 단면도이다.
본 발명자들은 종래 기술 PCB들이 가스 터빈의 험한 환경에 부적당하고, 특히 PCB가 부착된 터빈 블레이드의 높은 G-포스들에 부적당하다는 것을 인식하였다. 출원자들은 또한 보다 우수한 기하구조가 극히 높은 G-포스들에 영향을 받을 때 회로 컴포넌트들을 지지하기 위하여 필요하다는 것을 인식하였다.
여기에 개시된 PCB에 의해 지지되는 회로의 컴포넌트들은 대기 온도로부터 350℃ 초과의 범위의 온도들을 가진 가스 터빈의 구역들로부터 무선 원격 측정 회로들을 통하여 데이터의 전송을 가능하게 하고, 적어도 450℃까지의 온도들을 포함할 수 있다. 이런 타입의 설계 전략은 1,000 G들을 초과하는 G-포스들에 영향을 받는 가스 터빈 블레이드와 회전하는 핫 섹션 컴포넌트 상의 설치(instrumentation)를 통합하는데 유용하여야 하는데, 그 이유는 PCB가 터빈 블레이드 상에 배치되어야 하고 따라서 450℃를 초과하는 온도들에서 동작하여야 하기 때문이다.
실시간 온도 데이터를 수집할 수 있는 하나의 그런 설치된 움직임 가능 핫 섹션 컴포넌트는 도 1에 도시되고, 여기서 터빈(11)의 블레이드(10)에는 그 위에 센서(12) 및 고온 전자 패키지(16)로 인도하는 전도체들(14)이 장착되고, 상기 고온 전자 패키지는 상기 센서(12)로부터 터빈 블레이드(10) 외부의 수신기 회로(도시되지 않음)로 전달되는 데이터를 프로세싱 및 전송한다. 도 1 및 상기 논의로부터 인식될 바와 같이, 패키지(16)는, 터빈 블레이드(10)에 직접 장착될 때 터빈 블레이드의 회전으로부터 극도로 높은 온도들 및 종종 수만 G들의 극히 높은 G-포스들에 영향을 받는다.
도 2를 지금 참조하여, 분해도는 고온 전자 패키지(16) 내에 고정된 고온 전자 모듈(18)의 엘리먼트들을 도시한다. 모듈 바닥(18A)은 모듈(18) 내의 전자장치들과 외부 센서들, 소스들 및 안테나 사이의 통신을 가능하게 하도록 상기 모듈 바닥의 단부로부터 연장되는 전기 접속 핀들(20)을 포함한다. 적어도 450℃까지의 고온에서 기능하도록, 패키지는 전자 회로 및 상기 전자 회로의 기판, 이후 PCB(22)를 포함하도록 설계 및 크기가 설정된다. 금 와이어들(23A 및 23B)의 쌍은 적소에 PCB(22)를 고정하기 위하여 바닥(18A)의 내부 벽들에 용접된다. 다음으로 뚜껑(18B)은 모듈 구조를 완전히 밀봉하기 위하여 최상부에 고정된다.
모듈(18)은 온도 및 원심력 로딩 요구조건들을 견디고 PCB(22) 상의 회로를 보호할 수 있어야 한다. 따라서, 모듈(18A) 및 뚜껑(18B)은 금-도금 Kovar® 합금으로 만들어지고 전기 접속 핀들(20)은 금으로 만들어진다. 모듈 공동 및 뚜껑 상의 금 도금은 상승된 온도들에서 Kovar® 합금의 산화를 방지한다. 접속기들(20)은 개별 절연 슬리브들(도시되지 않음)에 의해 공동(18A)으로부터 절연된다. 핀들(20)의 쌍은 도 2에 도시된 바와 같이 센서(12)와 통신하는 전기 접속기들(14)에 결합된다. 나머지 핀들은 접지 전위, 전력의 소스(양의 ac 및 음의 ac에 대해 각각 두 개), 및 안테나(도시되지 않음)에 결합될 수 있다.
개시된 PCB(22)는 고온들에서 동작할 수 있는 재료들, 예를 들어 알루미나, 지르코니아, 실리카, 마그네시아, 티타니아, 멀라이트(mullite), 실리콘 카바이드, 실리콘 질화물, 알루미늄 질화물, 등등 같은 고온 가능 재료들로 제조된다. PCB 내의 전도체들 및 회로 트레이스들은 금으로 만들어질 수 있다. 접속 핀들(20)은 높은 G-포스들 하에서 과도하게 용융되거나 구부러지지 않고 고온을 견딜 수 있는 백금 금속으로 제조될 수 있다. 이후 추가로 논의될 바와 같이, PCB(22) 내의 컴포넌트들의 새로운 어레인지먼트는 PCB가 영향을 받는 높은 G-포스들에 대한 상쇄 저항을 제공한다.
이제 도 3을 참조하여, PCB(22)(배치되지 않음)의 평면도가 도시된다. 공동들(30A, 30B, 30C 및 30D)은 캐패시터들(도 3에 도시되지 않음)을 수용하기 위해 형성된다. 금 페이스트(31A, 31B)는 4 개의 큰 캐패시터들 각각을 고정하고 상기 캐패시터들 각각과 오움 접촉하기 위한 공동들(30A-30D)의 바닥의 2 개의 측면들 상에 배치된다. 각각의 금 페이스트는 PCB(22) 내에 내장된 전도체들(도시되지 않음)과 오움 접촉을 형성한다. 이후에 도시될 바와 같이, 세라믹 시멘트는 캐패시터들 각각을 적소에 고정하기 위하여 상기 캐패시터들 각각 위에 배치될 수 있다.
공동(36A) 같은 부가적인 공동들은 일 실시예에 따라 SiC JFET들인 액티브 컴포넌트들의 수용을 위해 PCB(22) 내에 형성된다. 금 페이스트(37A)는 액티브 컴포넌트를 적소에 고정하고, 그리고 PCB(22) 내에 내장된 회로와 오움 접촉을 형성하기 위하여 공동(36A) 내에 배치될 수 있다. 다수의 공동들은 회로의 나머지 컴포넌트들의 수용을 위하여 PCB(22)에서와 유사한 방식으로 형성될 수 있다.
이제 도 4(평면도) 및 도 5(단면도)를 참조하여, 통상적인 패시브 컴포넌트(40), 예를 들어 저항기 또는 캐패시터는 공동(30A) 내에 고정되는 것으로 도시된다. 컴포넌트(40)는 금 단자들(41 및 42)을 가지며, 상기 단자들은 금 페이스트 패드들(31A 및 31B)과 오움 접촉하고 차례로 PCB(22) 내에 내장된 전도체들(43 및 44)과 오움 접촉한다. 내장된 전도체들은 비아들(45A 및 45B)을 통하여 PCB 표면으로 연장할 수 있고 다른 회로(도시되지 않음)와 접속할 수 있다. 마지막으로, 세라믹 시멘트(46)(세라믹 충전재 분말 및 접합제들을 가진 고온 가능 중합체 재료)는 컴포넌트를 적소에 고정하기 위하여 상기 컴포넌트 위에 배치된다. 중합체 재료는 입자들을 함께 홀딩하기 위하여 접합제들을 사용하는 충전재 분말들 및 세라믹 또는 금속 접착제들을 포함하는 교차-결합된 중합체일 수 있거나, 입자들을 함께 홀딩하기 위하여 접합제들을 사용하는 충전제 분말들 및 세라믹 또는 금속 접착제들을 포함하는 교차-결합된 에폭시일 수 있다. 충전제 분말들은 알루미늄 산화물, 지르코늄 산화물, 지르코늄 실리케이트, 마그네슘 산화물, 실리콘 이산화물, 운모, 흑연, 실리콘 카바이드, 실리콘 질화물, 알루미늄 질화물, 알루미늄, 니켈 및 스테인레스 스틸로 이루어진 그룹으로부터 선택될 수 있다.
도 4 및 도 5에서 G-포스의 방향은 통상적인 방식으로 바라볼 때, 우측으로부터 좌측이다. 따라서, 도면들에서 공동(30A)의 우변 상에 있는 벽(30A')은 적용된 G-포스 로드에 대하여 저항하여 컴포넌트(40)를 지지하거나 지탱할(세라믹 시멘트 46으로 완전히 둘러싸일 때) 벽이다. 벽(30A')은 때때로 여기에서 G-포스들의 상류쪽 벽으로서 지칭된다. 또한 도면들이 축척에 맞게 도시되지 않고 벽(30A')에 인전한 세라믹 시멘트의 두께가 보이는 것보다 매우 얇다는 것이 지적된다. 세라믹 시멘트 지지 층의 두께는 2 mm 미만일 수 있다.
도 6(평면도) 및 도 7(단면도)은 금 페이스트(37A)에 의해 공동(36A)의 바닥에 고정된 액티브 컴포넌트(50)를 도시한다. 도 6 및 도 7에서 G-포스 로드의 방향은 통상적인 방식으로 바라볼 때 우측으로부터 좌측인 것이 주의된다. 따라서, 도면들에서 공동(36A)의 우변 상에 있는 벽(36A')은 적용된 G-포스 로드에 저항하여 컴포넌트(50)를 지지하거나 지탱할 벽이다. 벽(36A')은 때때로 여기에서 G-포스들의 상류쪽 벽으로서 지칭된다. 벽(36A')에 인접한 벽(36A")은 또한 엄격하게 벽(36A')에 수직이 아닌 G-로드들에 저항함으로써 컴포넌트(50)를 지지하는 것을 돕고, 따라서 벽(36A")은 또한 G-포스들의 상류쪽 벽인 것으로 간주될 수 있다. 따라서, 컴포넌트(50)가 공동(36A)의 모서리에 고정되는 것이 인식될 수 있다.
이런 방식으로, 극히 높은 G-로드들은 금 페이스트(37A) 및 컴포넌트(50) 사이의 본딩 세기에 의존하지 않고 견디어질 수 있고 직접적인 압축시 PCB(22)의 베이스 재료쪽으로 운반될 수 있다. 상기 직접 접촉 지지가 없는 종래 기술 컴포넌트들은 아래 놓인 본딩 표면의 평면 위의 컴포넌트의 중력 중심의 수직 변위로 인해 아래 놓인 본딩 층에서 휨 모멘트(상류쪽 측면 상의 압축 및 하류쪽 측면 상의 인장)를 전개할 것이다. 심지어 제자리에 배치된 종래 기술 컴포넌트들은 포스팅(posting) 재료들의 고유의 가요성으로 인해 매우 높은 G-로드들(터빈 블레이드들에 의해 경험되는 바와 같은) 하에서 그런 휨 모멘트들을 전개할 것이다. 본 발명의 어레인지먼트는 공동 벽(36A')(및 선택적으로 36A") 상에 지탱하는 컴포넌트(50)의 측면을 따른 압축력으로서 모든 G-로드들에 직접 저항함으로써 아래 놓인 금 페이스트(37A) 내의 그런 휨 모멘트들/인장 로드들을 회피한다.
금 페이스트(51)는 공동(36A)의 벽들 상에 코팅될 수 있고 컴포넌트(50)는 벽들(36A' 및 36A")에 의해 정의된 모서리로 밀려진다. 금 페이스트(51)는 또한 컴포넌트(50) 및 벽(36A")의 반대편 벽 사이의 공간에 배치될 수 있다. 공동(36A)의 상류쪽 벽(36A')(36A") 상의 금 페이스트(51)는 상류쪽 벽(들)이 직접적으로 극히 높은 G-로드 포스들에 대항하여 컴포넌트(50)를 지지한다는 사실로 인해 최소 두께로 유지된다. 컴포넌트(50) 및 상류쪽 측면(36A') 반대편 측면 사이의 공간은 컴포넌트(50)의 임의의 팽창/수축의 허용을 위해 비어져 남겨질 수 있다. 공동(36A)의 벽들 또는 컴포넌트(50)의 에지들이 완전히 평면일 수 없거나 공동과 정확하게 정렬할 수 없기 때문에, 금 페이스트(51)는 디바이스 및 벽 표면들(36A' 및 36A") 사이의 임의의 간극 갭들 또는 작은 틈들을 채우기 위하여 사용된다. 다시 PCB(22)(여기에서 장착된 컴포넌트들)가 극히 높은 G 포스들에 영향을 받고 공동(36A) 및 컴포넌트(50) 사이의 임의의 갭이 뒤틀림 및 결과적인 인장력들의 결과로서 컴포넌트들을 이동시킬 수 있다는 것이 주의된다. 따라서, 금 페이스트는 발생할 수 있는 임의의 갭들을 채우고 적소에 컴포넌트를 견고하게 고정하기 위하여 사용한다. 또한 도면들이 축척에 맞지 않고 벽(36A' 또는 36A")에 인접한 금 페이스트의 두께가 도면들에서 보이는 것보다 매우 얇을 수 있다는 것이 지적된다. 금 페이스트의 두께는 2 mm 미만일 수 있다.
도 7의 단면도에서 알 수 있는 바와 같이, 금 페이스트(다이 부착)(37A)는 내장된 전도체(53)와 오움 접촉을 형성한다. 전도체(53)는 비아(54)에 의해 PCB의 표면까지 연장될 수 있다. 컴포넌트(50)의 최상부 표면상의 접촉 패드들(55, 56 및 57)은 본딩 전도체들 또는 리본들(63, 64, 65)에 의해 각각 다른 표면 전도체들(59, 60 및 61)에 결합된다. 리본들(63, 64 및 65)은 열초음파(thermosonic) 용접에 의해 각각 접촉 패드들(55, 56 및 57)에 부착된다. 마찬가지로, 리본들(63, 64 및 65)의 다른 단부는 각각 열초음파 용접에 의해 전도체들(59, 60 및 61)에 부착된다. 도 6 및 도 7에 도시된 컴포넌트가 단지 예시적임이 주의되고, 대부분의 경우들에서 액티브 컴포넌트들은 여기에 도시된 많은 접촉 패드들 및 본딩 전도체들을 포함한다.
실시예에 따라, 본딩 전도체들 또는 리본들(63, 64 및 65)은 백금으로 만들어진다. 리본들(63, 64 및 65)의 정렬이 G-로드 포스들과 평행하다는 점이 지적된다. 이런 어레인지먼트는 큰 G-로딩으로 인한 리본들의 임의의 뒤틀림을 최소화하고, 상기 뒤틀림은 만약 리본들이 G-로딩에 수직으로 정렬되었다면 매우 심각할 수 있다. 통상적인 리본의 단면도는 도 8에 도시된다. 리본들(63, 64 및 65)은 통상적으로 5:1의 종횡비(aspect ratio) 또는 1:1 및 5:1 사이의 종횡비처럼 1:1보다 다소 큰 종횡비(W/T)로 만들어진다. 이것은 리본들이 비틀리거나 뒤틀리게 하는 PCB(22) 및 컴포넌트(50) 상에 가해진 극히 높은 G-포스들을 견디게 하기에 바람직하다. 리본들(63, 64 및 65)에 적당한 다른 금속들은 Ni, Pt, Pd, Ti, Ta, W 등등을 포함한다.
본 발명의 다양한 실시예들이 여기에 도시 및 기술되었지만, 상기 실시예들은 단지 예의 방식으로 제공되는 것이 명백할 것이다. 다수의 변형들, 변화들 및 대체들이 여기에서의 본 발명으로부터 벗어나지 않고 이루어질 수 있다. 따라서, 본 발명은 첨부된 청구항들의 사상 및 범위에 의해서만 제한되는 것이 의도된다.

Claims (17)

  1. 가스 터빈의 회전하는 컴포넌트에서처럼 극히 높은 G 포스(ultra high force)를 견딜 수 있는 인쇄회로기판으로서,
    회로의 컴포넌트를 수용하기 위하여 내부에 형성된 공동을 정의하는 기판;
    상기 회로를 완성하기 위하여 상기 컴포넌트에 전기적으로 접속하기 위하여 상기 기판 내에 내장된 전도체들; 및
    압축시 상기 G-포스에 직접적으로 저항하도록 상기 컴포넌트에 기대어(against) 배치된 상기 G-포스의 상류쪽에 있는 상기 공동의 벽
    을 포함하는,
    인쇄회로기판.
  2. 제 1 항에 있어서,
    상기 기판은 알루미나, 지르코니아, 실리카, 마그네시아, 티타니아, 멀라이트, 실리콘 카바이드, 실리콘 질화물 및 알루미늄 질화물로 이루어진 그룹으로부터 선택된 고온 가능(capable) 세라믹으로 만들어지는,
    인쇄회로기판.
  3. 제 1 항에 있어서,
    상기 내장된 전도체들은 금을 포함하는,
    인쇄회로기판.
  4. 제 1 항에 있어서,
    상기 컴포넌트는 집적 회로이고, 상기 인쇄회로기판은 상기 내장된 전도체들의 노출된 단부들과, 상기 집적 회로 상의 각각의 접촉 패드들 사이에 백금, 니켈, 팔라듐, 티타늄, 탄탈륨, 및 텅스텐으로 이루어진 그룹으로부터 선택된 금속으로 만들어진 본딩 전도체들을 더 포함하는,
    인쇄회로기판.
  5. 제 4 항에 있어서,
    상기 집적 회로 및 상기 공동의 상류쪽 벽 사이의 간극 갭들 내에 삽입된 금 페이스트(paste)를 더 포함하는,
    인쇄회로기판.
  6. 제 4 항에 있어서,
    상기 본딩 전도체들은 1:1보다 큰 종횡비를 가진 단면이 직사각형인,
    인쇄회로기판.
  7. 제 4 항에 있어서,
    상기 본딩 전도체들은 1:1 및 5:1 사이의 종횡비를 가진 단면이 직사각형인,
    인쇄회로기판.
  8. 제 1 항에 잇어서,
    상기 컴포넌트는 금 페이스트에 의해 상기 공동의 바닥에 부착되는,
    인쇄회로기판.
  9. 제 1 항에 있어서,
    상기 공동 내에서 상기 컴포넌트를 둘러싸는 세라믹 시멘트를 더 포함하는,
    인쇄회로기판.
  10. 가스 터빈 엔진의 회전부 상에 사용하고 상기 가스 터빈 엔진의 극히 높은 G-포스들 및 초 고온을 견딜 수 있는 인쇄회로기판으로서,
    회로의 컴포넌트들 및 상기 회로를 형성하기 위하여 상기 컴포넌트들을 함께 전기적으로 접속하기 위해 고온 가능 세라믹 기판 내에 내장된 금 전도체들을 수용하도록 내부에 형성된 다수의 공동들을 가진 고온 가능 세라믹 기판;
    상기 컴포넌트들을 부착하기 위하여 상기 공동들의 바닥 상에 금 페이스트를 가진 상기 공동들 중 선택된 공동들; 및
    상기 G-포스들에 영향을 받을 때 각각의 컴포넌트들을 직접적으로 지지하기 위하여 배치된 상기 G-포스들의 상류쪽에 있는 상기 공동들의 적어도 하나의 벽
    을 포함하는,
    인쇄회로기판.
  11. 제 10 항에 있어서,
    상기 세라믹 기판은 알루미나, 지르코니아, 실리카, 마그네시아, 티타니아, 멀라이트, 실리콘 카바이드, 실리콘 질화물 및 알루미늄 질화물로 이루어진 그룹으로부터 선택된 재료로 만들어지는,
    인쇄회로기판.
  12. 제 10 항에 있어서,
    상기 컴포넌트들 중 하나는 집적 회로이고, 상기 인쇄회로기판은 상기 내장된 전도체들의 노출된 단부들 및 상기 집적 회로 상의 접촉 패드들 사이에 본딩 전도체들을 더 포함하고, 상기 본딩 전도체들은 백금, 니켈, 팔라듐, 티타늄, 탄탈륨 및 텅스텐으로부터 이루어진 그룹으로부터 선택된 금속으로 만들어지는,
    인쇄회로기판.
  13. 제 12 항에 있어서,
    상기 집적 회로 및 상기 적어도 하나의 상류쪽 벽 사이의 간극 갭들 내에 삽입되는 금 페이스트를 더 포함하는,
    인쇄회로기판.
  14. 제 12 항에 있어서,
    상기 본딩 전도체들은 1:1 보다 큰 종횡비를 가진 단면이 직사각형인,
    인쇄회로기판.
  15. 제 12 항에 있어서,
    상기 본딩 전도체들은 1:1 및 5:1 사이의 종횡비를 가진 단면이 직사각형인,
    인쇄회로기판.
  16. 고온 및 고 G-포스 환경에서 사용하기 위한 원격 측정 시스템에서, 움직임 가능부(moving part)에 부착되고 상기 움직임 가능부의 조건에 관하여 감지된 정보를 수신하고 상기 수신된 정보를 상기 환경의 외부에 있는 수신기에 전송하기 위하여 배치된 회로 모듈로서,
    상기 회로 모듈은 고온 및 고 G-포스 환경에 적응되고 상기 회로 모듈은:
    상기 움직임 가능부에 부착하기 위하여 적응된 고-온 저항 패키지; 및
    회로의 액티브 컴포넌트 및 패시브 컴포넌트 둘 다를 지지하기 위한 세라믹 기판 ― 상기 기판은 상기 회로의 컴포넌트들을 수용하기 위해 내부에 형성된 다수의 공동들, 및 상기 회로를 완성하기 위하여 상기 컴포넌트들을 함께 전기적으로 접속하기 위한 전도체들을 포함함 ―
    을 포함하고,
    상기 공동들은 상기 G-포스의 상류쪽에 각각의 벽들을 가지며 상기 G-포스에 영향을 받을 때 압축시 상기 각각의 컴포넌트들을 직접적으로 지지하기 위하여 배치되는,
    회로 모듈.
  17. 제 16 항에 있어서,
    상기 상류쪽 벽은 제 1 상류쪽 벽이고, 각각의 공동은 각각의 상기 제 1 상류쪽 벽에 인접하는 제 2 상류쪽 벽을 더 포함하여 상기 G-포스가 상기 각각의 상류쪽 벽들 중 어느 하나에 정상적이 아닐 때 압축시 각각의 컴포넌트들을 지지하기 위하여 배치된 모서리를 형성하는,
    회로 모듈.
KR1020117007152A 2008-09-26 2009-09-03 험한 환경들에 대한 인쇄회로기판 KR101263312B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US10044208P 2008-09-26 2008-09-26
US61/100,442 2008-09-26
US12/327,348 US8076587B2 (en) 2008-09-26 2008-12-03 Printed circuit board for harsh environments
US12/327,348 2008-12-03
PCT/US2009/055801 WO2010036496A1 (en) 2008-09-26 2009-09-03 Printed circuit board for harsh environments

Publications (2)

Publication Number Publication Date
KR20110063787A true KR20110063787A (ko) 2011-06-14
KR101263312B1 KR101263312B1 (ko) 2013-05-16

Family

ID=42056160

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117007152A KR101263312B1 (ko) 2008-09-26 2009-09-03 험한 환경들에 대한 인쇄회로기판

Country Status (7)

Country Link
US (1) US8076587B2 (ko)
EP (1) EP2340694B1 (ko)
KR (1) KR101263312B1 (ko)
CN (1) CN102165851B (ko)
BR (1) BRPI0919042A2 (ko)
CA (1) CA2738433C (ko)
WO (1) WO2010036496A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8952674B2 (en) * 2012-06-29 2015-02-10 Siemens Energy, Inc. Voltage regulator circuitry operable in a high temperature environment of a turbine engine
US8803703B2 (en) 2008-08-15 2014-08-12 Siemens Energy, Inc. Electronic circuitry for high-temperature environments
US8220990B2 (en) * 2008-08-15 2012-07-17 Siemens Energy, Inc. Wireless telemetry electronic circuit package for high temperature environments
US8766720B2 (en) 2012-06-29 2014-07-01 Siemens Energy, Inc. Hybrid load differential amplifier operable in a high temperature environment of a turbine engine
US8072764B2 (en) * 2009-03-09 2011-12-06 Apple Inc. Multi-part substrate assemblies for low profile portable electronic devices
CN104508444B (zh) * 2012-06-29 2016-09-21 西门子能量股份有限公司 用于高温环境的电子电路
US9420356B2 (en) 2013-08-27 2016-08-16 Siemens Energy, Inc. Wireless power-receiving assembly for a telemetry system in a high-temperature environment of a combustion turbine engine
US9194250B1 (en) * 2014-05-07 2015-11-24 General Electric Company Embedded wireless sensors for turbomachine component defect monitoring
CN105708030B (zh) * 2014-06-01 2017-09-26 云朵网络有限公司 一种连接件以及包括该连接件的鞋
CN103976497B (zh) * 2014-06-01 2016-07-06 云朵网络有限公司 一种连接件以及包括该连接件的鞋

Family Cites Families (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3934074A (en) 1974-04-22 1976-01-20 Trw Inc. Ceramic circuit board mounted in housing and method of fabrication thereof
JPS53147968A (en) 1977-05-30 1978-12-23 Hitachi Ltd Thick film circuit board
JPS55133597A (en) 1979-04-06 1980-10-17 Hitachi Ltd Multilayer circuit board
JPS60136294A (ja) 1983-12-23 1985-07-19 株式会社日立製作所 セラミック多層配線回路板
JPS60250686A (ja) 1984-05-25 1985-12-11 日本碍子株式会社 セラミツク配線基板の製造方法
JPS61229389A (ja) 1985-04-03 1986-10-13 イビデン株式会社 セラミツク配線板およびその製造方法
US4748085A (en) 1985-11-16 1988-05-31 Narumi China Corporation Multilayer ceramic circuit board fired at a low temperature
US4694687A (en) * 1986-04-17 1987-09-22 Vericom Corporation Vehicle performance analyzer
US5039552A (en) 1986-05-08 1991-08-13 The Boeing Company Method of making thick film gold conductor
JPS63181399A (ja) 1987-01-22 1988-07-26 日本特殊陶業株式会社 高熱伝導性厚膜多層配線基板
US4993148A (en) 1987-05-19 1991-02-19 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing a circuit board
US5290606A (en) 1989-01-30 1994-03-01 Svein Hestevik Method for manufacturing a substrate for a printed circuit board
DE69021438T2 (de) 1989-05-16 1996-01-25 Marconi Gec Ltd Verfahren zur Herstellung einer Flip-Chip-Lötstruktur für Anordnungen mit Gold-Metallisierung.
US5299730A (en) 1989-08-28 1994-04-05 Lsi Logic Corporation Method and apparatus for isolation of flux materials in flip-chip manufacturing
US5176772A (en) 1989-10-05 1993-01-05 Asahi Glass Company Ltd. Process for fabricating a multilayer ceramic circuit board
US5161093A (en) 1990-07-02 1992-11-03 General Electric Company Multiple lamination high density interconnect process and structure employing a variable crosslinking adhesive
US5294750A (en) 1990-09-18 1994-03-15 Ngk Insulators, Ltd. Ceramic packages and ceramic wiring board
JP2906282B2 (ja) 1990-09-20 1999-06-14 富士通株式会社 ガラスセラミック・グリーンシートと多層基板、及び、その製造方法
JP2913891B2 (ja) 1990-12-04 1999-06-28 三菱電機株式会社 多層配線基板
JP2584911B2 (ja) 1991-06-18 1997-02-26 富士通株式会社 ガラス−セラミック多層回路基板の製造方法
US5510954A (en) * 1994-05-20 1996-04-23 Silent Systems, Inc. Silent disk drive assembly
US5599744A (en) 1995-02-06 1997-02-04 Grumman Aerospace Corporation Method of forming a microcircuit via interconnect
US5608262A (en) 1995-02-24 1997-03-04 Lucent Technologies Inc. Packaging multi-chip modules without wire-bond interconnection
JP3292798B2 (ja) 1995-10-04 2002-06-17 三菱電機株式会社 半導体装置
US5796165A (en) 1996-03-19 1998-08-18 Matsushita Electronics Corporation High-frequency integrated circuit device having a multilayer structure
US6081426A (en) 1996-09-18 2000-06-27 Shinko Electric Industries Co., Ltd. Semiconductor package having a heat slug
JP3225854B2 (ja) 1996-10-02 2001-11-05 株式会社デンソー 厚膜回路基板及びそのワイヤボンディング電極形成方法
JP3704864B2 (ja) * 1997-02-12 2005-10-12 株式会社デンソー 半導体素子の実装構造
US6055151A (en) 1997-03-06 2000-04-25 Sarnoff Corp Multilayer ceramic circuit boards including embedded components
US6107683A (en) 1997-06-20 2000-08-22 Substrate Technologies Incorporated Sequentially built integrated circuit package
JP3368870B2 (ja) 1999-06-25 2003-01-20 日本電気株式会社 パッケージ基板及びこれを備えた半導体装置
KR20080111567A (ko) 1999-09-02 2008-12-23 이비덴 가부시키가이샤 프린트배선판 및 그 제조방법
JP2001185653A (ja) * 1999-10-12 2001-07-06 Fujitsu Ltd 半導体装置及び基板の製造方法
US6362964B1 (en) 1999-11-17 2002-03-26 International Rectifier Corp. Flexible power assembly
TW533758B (en) * 2000-07-31 2003-05-21 Ngk Spark Plug Co Printed wiring substrate and method for manufacturing the same
FI115966B (fi) * 2000-08-29 2005-08-31 Kci Kone Cranes Int Oy Menetelmä ja laitteisto nostimen nostomoottorin jarrun avautumisen valvontaan
AU2002218493A1 (en) 2000-11-29 2002-06-11 Denki Kagaku Kogyo Kabushiki Kaisha Integral-type ceramic circuit board and method of producing same
JP3840921B2 (ja) 2001-06-13 2006-11-01 株式会社デンソー プリント基板のおよびその製造方法
US6930256B1 (en) 2002-05-01 2005-08-16 Amkor Technology, Inc. Integrated circuit substrate having laser-embedded conductive patterns and method therefor
TW594888B (en) * 2001-09-05 2004-06-21 Hitachi Ltd Semiconductor device and manufacturing method thereof and wireless communication device
JP2003101184A (ja) 2001-09-27 2003-04-04 Kyocera Corp セラミック回路基板およびその製造方法
TW200302685A (en) 2002-01-23 2003-08-01 Matsushita Electric Ind Co Ltd Circuit component built-in module and method of manufacturing the same
US7901995B2 (en) 2002-02-11 2011-03-08 Gabe Cherian Interconnections resistant to wicking
US6838157B2 (en) 2002-09-23 2005-01-04 Siemens Westinghouse Power Corporation Method and apparatus for instrumenting a gas turbine component having a barrier coating
US7618712B2 (en) 2002-09-23 2009-11-17 Siemens Energy, Inc. Apparatus and method of detecting wear in an abradable coating system
US7572524B2 (en) 2002-09-23 2009-08-11 Siemens Energy, Inc. Method of instrumenting a component
US20050198967A1 (en) 2002-09-23 2005-09-15 Siemens Westinghouse Power Corp. Smart component for use in an operating environment
US7270890B2 (en) 2002-09-23 2007-09-18 Siemens Power Generation, Inc. Wear monitoring system with embedded conductors
US7116557B1 (en) 2003-05-23 2006-10-03 Sti Electronics, Inc. Imbedded component integrated circuit assembly and method of making same
US20050038817A1 (en) 2003-08-15 2005-02-17 Siemens Westinghouse Power Corporation System and method for processing inspection data for evaluating degradation of coating on components
US6930386B1 (en) * 2004-03-29 2005-08-16 The United States Of America As Represented By The Secretary Of The Air Force Shock hardened mounting and cooling of a semiconductor device
US7321098B2 (en) 2004-04-21 2008-01-22 Delphi Technologies, Inc. Laminate ceramic circuit board and process therefor
US7309838B2 (en) 2004-07-15 2007-12-18 Oki Electric Industry Co., Ltd. Multi-layered circuit board assembly with improved thermal dissipation
US7061076B2 (en) * 2004-08-12 2006-06-13 Honeywell International Inc. Solderless component packaging and mounting
US7339309B2 (en) 2004-09-14 2008-03-04 Nihon Dempa Kogyo Co., Ltd. Surface mount crystal oscillator
US7269017B2 (en) 2004-11-19 2007-09-11 Delphi Technologies, Inc. Thermal management of surface-mount circuit devices on laminate ceramic substrate
JP4915117B2 (ja) * 2005-04-20 2012-04-11 ソニー株式会社 振動衝撃吸収機構およびコンテンツ再生装置
US7339278B2 (en) 2005-09-29 2008-03-04 United Test And Assembly Center Ltd. Cavity chip package
US7368827B2 (en) 2006-09-06 2008-05-06 Siemens Power Generation, Inc. Electrical assembly for monitoring conditions in a combustion turbine operating environment

Also Published As

Publication number Publication date
EP2340694A1 (en) 2011-07-06
KR101263312B1 (ko) 2013-05-16
US20100078202A1 (en) 2010-04-01
BRPI0919042A2 (pt) 2015-12-08
CA2738433C (en) 2014-05-20
WO2010036496A1 (en) 2010-04-01
US8076587B2 (en) 2011-12-13
CN102165851B (zh) 2014-05-07
CN102165851A (zh) 2011-08-24
CA2738433A1 (en) 2010-04-01
EP2340694B1 (en) 2014-12-17

Similar Documents

Publication Publication Date Title
KR101263312B1 (ko) 험한 환경들에 대한 인쇄회로기판
JP5506798B2 (ja) 高温環境用の無線遠隔測定電子回路パッケージ
CN103221330B (zh) 包括优选为多层的陶瓷基板的传感器及其制造方法
CN103999209B (zh) 电子部件收纳用封装体以及电子装置
JP2001356064A (ja) 圧力検出装置用パッケージ
JP3404277B2 (ja) 半導体素子収納用パッケージ
JP4628083B2 (ja) 圧力検出装置用パッケージ、圧力検出装置、感圧素子および圧力検出装置用パッケージの製造方法
US10388628B2 (en) Electronic component package
JP6622583B2 (ja) 配線基板および電子装置
JP5665797B2 (ja) 圧力センサ用パッケージおよびその製造方法、ならびに圧力センサ
JP2007173668A (ja) 電子部品搭載用絶縁基体および電子装置
JP3987649B2 (ja) 半導体素子収納用パッケージ
JP6162520B2 (ja) 半導体素子収納用パッケージおよびこれを備えた実装構造体
JP2003042875A (ja) 圧力検出装置用パッケージ
JP2011249575A (ja) 配線基板および電子装置
JP2006310431A (ja) 配線基板
JP2001244390A (ja) 半導体素子用パッケージおよびその実装構造
JP2002134669A (ja) 半導体装置
JP3659297B2 (ja) 半導体素子収納用パッケージ
JP4753926B2 (ja) 圧力検出器および圧力検出器組立体
JP3659299B2 (ja) 半導体素子収納用パッケージ
JP4508666B2 (ja) 圧力検出装置用パッケージ
JP2003065873A (ja) 圧力検出装置用パッケージ
JP2003065869A (ja) 圧力検出装置用パッケージ
JP2002039893A (ja) 圧力検出装置用パッケージ

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170410

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180417

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190408

Year of fee payment: 7